JP4279919B2

JP4279919B2 - 焦点検出装置

Info

Publication number: JP4279919B2
Application number: JP24998198A
Authority: JP
Inventors: 昌広中田
Original assignee: Hoya Corp
Current assignee: Hoya Corp
Priority date: 1998-09-03
Filing date: 1998-09-03
Publication date: 2009-06-17
Anticipated expiration: 2018-09-03
Also published as: US6727950B1; JP2000081561A

Description

【０００１】
【発明の属する技術分野】
本発明は、カメラに設けられ、例えばＣＣＤ（固体撮像素子）ラインセンサを用いて被写体像の合焦状態を検出する焦点検出装置に関する。
【０００２】
【従来の技術】
従来ＣＣＤラインセンサを用いた焦点検出装置として、ラインセンサから出力されたアナログ画素信号をデジタル画素信号に変換して、隣接する各画素間の差の総和すなわちコントラストを求め、コントラストを利用して被写体像の合焦状態の検出の信頼性をチェックするものが知られている。
【０００３】
【発明が解決しようとする課題】
ラインセンサによって得られた被写体像のコントラストが低すぎると、合焦状態の検出の信頼性を高精度にチェックできない。そこで従来、コントラストが低い場合には、ラインセンサの出力信号を２倍に増幅したり、あるいはラインセンサの積分時間を２倍にするとともに、ラインセンサの出力信号を、オペアンプを用いてシフト（減算）することが行なわれていた。しかし、このような構成は、焦点検出装置の回路構成が複雑になるという問題を有している。
【０００４】
本発明は、簡単な回路構成により、焦点検出の精度を向上させることを目的としている。
【０００５】
【課題を解決するための手段】
本発明に係る焦点検出装置は、被写体像を検出し、この被写体像に対応したアナログ画素信号を出力する光学センサと、アナログ画素信号を第１の精度のデジタル画素信号に変換するＡ／Ｄ変換器と、第１の精度のデジタル画素信号を、第１の精度よりも低い第２の精度の画素信号、または第２の精度よりも低い第３の精度の画素信号に変換可能な精度変換手段と、第２または第３の精度の画素信号に基づいてコントラスト計算を行ない、被写体像のコントラストを求めるコントラスト計算手段と、コントラストが基準値よりも小さいか否かを判定するコントラスト判定手段とを備え、コントラスト判定手段が、第３の精度の画素信号に基づいて行なわれたコントラストが基準値よりも小さいと判定したとき、コントラスト計算手段は第２の精度の画素信号に基づいてコントラスト計算を行なうことを特徴としている。
【０００６】
第２の精度は、第３の精度の例えば２倍である。第１、第２および第３の精度はそれぞれ１０ビット、９ビットおよび８ビット精度であることが好ましい。
【０００７】
焦点検出装置は、精度変換手段によって得られた第２の精度の画素信号に対し、所定のシフト量だけ減算する画素信号減算手段を備えることが好ましい。第２および第３の精度がそれぞれ９ビットおよび８ビット精度である場合、画素信号減算手段は例えば、９ビットの画素信号が８ビット長になるように減算する。シフト量は固定値であってもよい。またシフト量は第２の精度の画素信号の最大値と最小値に基づいて計算されてもよく、この場合、第２の精度の画素信号の最大値と最小値の平均値であることが好ましい。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の一実施形態である焦点検出装置を備えたカメラの電気的な構成を示している。
【０００９】
このカメラは一眼レフカメラであって、カメラ本体１００と、カメラ本体１００に着脱可能な交換レンズ（撮影レンズ）２００から構成される。カメラ本体１００内において、クイックリターンミラー１０１の上方にはファインダ光学系の一部を構成するペンタプリズム１０２が配置されており、交換レンズ２００内に設けられた複数のレンズ群２０１、２０２を通過した光線は、クイックリターンミラー１０１とペンタプリズム１０２を介してファインダ光学系の接眼レンズに導かれる他、測光センサ１０３に入射する。また、レンズ群２０１、２０２を通過した光線は、クイックリターンミラー１０１の下面に取付けられたサブミラー１０４において反射され、クイックリターンミラー１０１の下方に設けられた、ＣＣＤラインセンサである焦点検出センサ３００に導かれる。
【００１０】
カメラ本体１００内に設けられた各回路は、マイコンを備えたカメラ制御回路（ＣＰＵ）１１０によって制御される。カメラ制御回路１１０は周辺回路１２０に接続されている。周辺回路１２０には測光センサ１０３の他、モータ駆動回路１２１、露光機構１２２、絞り機構１２３が接続されている。モータ駆動回路１２１は、クイックリターンミラー１０１の傾斜角を変化させるミラーモータ１２４を駆動するため、またフィルムを巻き上げる巻上モータ１２５を駆動するために設けられる。露光機構１２２は図示しないシャッタを駆動し、絞り機構１２３は図示しない絞りの開度を調整するものである。
【００１１】
カメラ制御回路１１０にはモータ駆動回路１３０が接続されている。モータ駆動回路１３０はＡＦモータ１３１を駆動するものであり、ＡＦモータ１３１にはギアブロック１３２が連結されている。ギアブロック１３２は図示しないジョイント機構を介して、交換レンズ２００内に設けられたギアブロック２０３に結合されている。ギアブロック２０３によって、レンズ群２０１、２０２が光軸方向に移動可能であり、これにより被写体像の合焦状態が調節される。すなわち、これらのレンズ群２０１、２０２はフォーカシングレンズ群である。一方ＡＦモータ１３１の出力軸にはエンコーダ１３３が接続され、エンコーダ１３３から出力されるパルス信号は、カメラ制御回路１１０に設けられたカウンタ１１１によって計数され、これによりレンズの移動量が求められる。
【００１２】
周辺回路１２０にはＤ／Ａ変換器１２６が設けられ、Ｄ／Ａ変換器１２６を介して、焦点検出センサ３００における出力レベルを決定するための電圧信号ＶAGC が焦点検出センサ３００に入力される。焦点検出センサ３００から出力される画素信号（ＶＩＤＥＯ）はカメラ制御回路１１０のＡ／Ｄ変換器１１２に入力され、レンズ群２０１、２０２を駆動して焦点調節を行なうために用いられる。
【００１３】
またカメラ制御回路１１０には、自動手動（ＡＦ／ＭＦ）切換えスイッチ１４１、レリーズスイッチ１４２、測光スイッチ１４３、メインスイッチ１４４が接続されている。自動手動（ＡＦ／ＭＦ）切換えスイッチ１４１は、焦点調節を手動と自動のいずれで行なうかを決めるために設けられている。レリーズスイッチ１４２は図示しないシャッターボタンを全押しすることによってオン状態になり、これにより撮影動作が実行される。測光スイッチ１４３はシャッターボタンを半押しすることによってオン状態になり、これにより自動焦点調節動作（ＡＦ動作）が実行される。メインスイッチ１４４は、このカメラの動作を許可するためのスイッチである。
【００１４】
カメラ制御回路１１０には、表示装置１４５と不揮発性メモリ（ＥＥＰＲＯＭ）１４６が接続されている。表示装置１４５は、撮影モード、シャッタースピード等を表示するために設けられている。ＥＥＰＲＯＭ１４６には、焦点検出に必要なデータ等が格納されている。
【００１５】
交換レンズ２００内には、自動焦点調節（ＡＦ）等の制御のために、交換レンズ固有の情報等をカメラ本体１００との間において通信するレンズ制御回路（レンズＣＰＵ）２０４が設けられている。
【００１６】
図２および図３は本実施形態のカメラの動作の全体的な制御を行なうメインルーチンのフローチャートである。このメインルーチンはカメラにバッテリを装着することによって開始する。
【００１７】
ステップＳ１０１では、システムのイニシャライズが行なわれ、種々のパラメータがそれぞれ初期値に設定される。ステップＳ１０２では、パワーダウン処理が行なわれ、バッテリの電力消費が最小限になるための処理が行なわれる。パワーダウン処理は例えば、メインスイッチ１４４がオフ状態であるとき、またシャッタボタンが所定時間以上操作されないときに実行される。
【００１８】
ステップＳ１０３では測光スイッチ１４３（図１）がオンされたか否かが判定される。測光スイッチ１４３がオフ状態である間、ステップＳ１０２へ戻る。これに対し、シャッタボタンが半押しされ測光スイッチ１４３がオン状態になると、ステップＳ１０４へ進み、パワーオン処理が実行されてカメラ内の各回路に電力が供給される。
【００１９】
ステップＳ１０５ではタイマがスタートする。ステップＳ１０６ではスイッチチェックが行なわれ、（ＡＦ／ＭＦ）切換えスイッチ１４１等のスイッチの切換状態がチェックされる。ステップＳ１０７ではレンズ通信が行なわれ、レンズ制御回路２０４とカメラ制御回路１１０の間において、レンズのＦ値等の種々の情報が伝送される。ステップＳ１０８ではＡＥ（自動露出）演算処理が行なわれ、絞り値とシャッタスピードが決定される。ステップＳ１０９では表示処理が行なわれ、絞り値、シャッタスピード等が表示装置１４５によって表示される。
【００２０】
ステップＳ１１１ではＡＦ処理が行なわれる。すなわち図４に示すＡＦ処理ルーチンに従って、測光スイッチ１４３（図１）がオン状態であれば、レンズ群２０１、２０２が駆動されて焦点調節が行なわれる。ステップＳ１１２では、ステップＳ１０５におけるタイマスタートから所定のループ時間が経過したか否かが判定される。ループ時間は例えば１００msである。ループ時間が経過する前は、ステップＳ１１１、１１２が繰り返し実行されるが、ループ時間が経過すると、ステップＳ１１３へ進む。
【００２１】
ステップＳ１１３では、測光スイッチ１４３がオン状態であるか否かが判定される。測光スイッチ１４３がオン状態であるとき、ステップＳ１０５へ戻る。すなわち再びステップＳ１０６〜１１２が実行され、約１００msの間、焦点調節が行なわれる。
【００２２】
これに対し、測光スイッチ１４３がオフ状態に切換えられると、ステップＳ１１４においてパワーホールド中フラグが１であるか否かが判定される。パワーホールド中フラグは、ステップＳ１１６において１に定められない限り０である。パワーホールド中フラグが０であるとき、ステップＳ１１５が実行されてパワーホールドタイマがスタートし、パワーホールド時間の計時が開始される。そしてステップＳ１１６では、パワーホールド中フラグが１に定められる。
【００２３】
ステップＳ１１７では、ステップＳ１１５におけるタイマスタートからパワーホールド時間が経過したか否かが判定される。パワーホールド時間が経過するまではステップＳ１０５へ戻り、上述した動作が実行されるが、パワーホールド時間が経過すると、ステップＳ１１７からステップＳ１１８へ進む。すなわちパワーホールド時間の間は、どのスイッチが操作されなくても電源のオン状態が維持され、パワーホールド時間が経過すると、ステップＳ１１８においてパワーホールド中フラグが０に定められるとともに、ステップＳ１０２が実行されてパワーダウン処理が行なわれる。
【００２４】
図４は、図３のステップＳ１１１において実行されるＡＦ処理ルーチンのフローチャートである。
ステップＳ２０１では、測光スイッチ１４３がオン状態であるか否かが判定される。測光スイッチ１４３がオフ状態であるとき、ステップＳ２０２においてＡＦロックフラグが０に定められ、このルーチンは終了する。
【００２５】
これに対し、ステップＳ２０１において測光スイッチ１４３がオン状態であると判定されたとき、ステップＳ２０３へ進み、ＡＦロックフラグが１であるか否かが判定される。ＡＦロックフラグは、合焦状態が得られているときステップＳ２０９において１に定められるが、通常は０である。ＡＦロックフラグが１であるとき、このルーチンは終了するが、ＡＦロックフラグが０であるとき、ステップＳ２０４へ進み、焦点調節が行なわれる。
【００２６】
このようにレンズ群２０１、２０２が駆動されて合焦状態が得られたとき、ステップＳ２０９においてＡＦロックフラグが１に定められた後、ＡＦ処理ルーチンは、測光スイッチ１４３がオン状態である限り、ステップＳ２０１、Ｓ２０３のみが実行されて終了する。すなわち、レンズ群２０１、２０２の駆動は禁止（フォーカスロック）される。この状態において、測光スイッチ１４３がオフ状態に切換えられると、ステップＳ２０２においてＡＦロックフラグは０に切換えられ、フォーカスロックは解除される。
【００２７】
さてステップＳ２０４では、図５および図６に示す積分処理ルーチンと、図８に示すデフォーカス演算ルーチンが実行される。積分処理ルーチンでは、焦点検出センサ（ＣＣＤラインセンサ）３００（図１）における積分動作すなわち電荷蓄積が行なわれて被写体像が１ライン分検出され、この１ライン分のアナログの画素信号がデジタル画素信号に変換されてカメラ制御回路１１０のメモリに格納される。デフォーカス演算ルーチンでは、１ライン分の画素信号に基づいてデフォーカス量が演算される。
【００２８】
ステップＳ２０５では合焦チェックが行なわれ、ステップＳ２０４において求められたデフォーカス量がメモリから読み出される。ステップＳ２０６ではデフォーカス量と基準値の差に基づいて、合焦状態が得られている否かが判定される。合焦状態が得られていないとき、ステップＳ２０７においてパルス計算が実行され、デフォーカス量に基づいて、レンズ群２０１、２０２が合焦位置まで移動すべき量が求められる。ステップＳ２０８では実際にレンズ群２０１、２０２が駆動され、ステップＳ２０７において求められた移動量だけ移動し、ＡＦ処理ルーチンは終了する。これに対し、ステップＳ２０６において合焦状態が得られていると判定されたとき、ステップＳ２０９においてＡＦロックフラグが１に定められ、ＡＦ処理ルーチンは終了する。
【００２９】
図５および図６は図４のステップＳ２０４において実行される積分処理ルーチンのフローチャートである。図７は焦点検出センサ３００（図１）に対する制御を示すタイミングチャートである。これらの図を参照して焦点検出センサ３００における積分動作を説明する。
【００３０】
ステップＳ３０１では積分が開始され（符号Ｔ１１）、被写体像に応じた電荷が焦点検出センサの各フォトダイオードに蓄積される。このとき、図示しないモニタセンサ（ＣＣＤ）においても電荷の蓄積が開始され、電荷の蓄積量は時間の経過とともに増加するので、モニタセンサの出力レベルは時間とともに変化していく（符号Ｔ１２）。
【００３１】
ステップＳ３０２では、積分が終了したか否かが判定される。モニタセンサの出力レベルが所定レベルＶAGC を越えたとき（符号Ｔ１３）、タイミング信号φＡＤがハイ（Ｈ）からロー（Ｌ）に切換わり（符号Ｔ１４）、タイミング信号φＡＤが「Ｌ」になったとき、積分が終了したと見做され、ステップＳ３０３へ進む。
【００３２】
タイミング信号φＡＤは「Ｌ」に変化した後、一定時間が経過すると「Ｈ」に切換わり（符号Ｔ１５）、その後、一定の周期で「Ｈ」と「Ｌ」の間で変化する。一方モニタセンサの出力レベルは、ＶAGC を越えた後、初期状態に復帰する（符号Ｔ１６）。
【００３３】
ステップＳ３０３では、Ａ／Ｄ変換器１１２（図１）のＡ／Ｄ変換の精度が１０ビットモードすなわち第１の精度にセットされる。ステップＳ３０４では、焦点検出センサ３００から出力されてカメラ制御回路１１０に入力される画素数、すなわち入力画素数がセットされる。
【００３４】
ステップＳ３０５ではタイミング信号φＡＤが「Ｌ」であるか否かが判定される。タイミング信号φＡＤが「Ｌ」に切換えられたとき、焦点検出センサ３００から１画素のアナログのビデオ信号がＡ／Ｄ変換器１１２（図１）に出力される。ステップＳ３０５においてタイミング信号φＡＤが「Ｌ」であると判定されたとき、ステップＳ３０６が実行され、Ａ／Ｄ変換が開始される。ステップＳ３０７ではＡ／Ｄ変換が終了したか否かが判定される。タイミング信号φＡＤの「Ｈ」と「Ｌ」の変化の周期は、１画素の信号に対してＡ／Ｄ変換を行なうための所要時間（Ｐ１）よりも長くなるように定められている。したがって、Ａ／Ｄ変換が終了する前にタイミングφＡＤが変化することはない。
【００３５】
Ａ／Ｄ変換が終了すると、ステップＳ３０７からステップＳ３０８へ進む。ステップＳ３０８では、Ａ／Ｄ変換値すなわち１０ビットのデジタル画素信号がカメラ制御回路１１０のＲＡＭに格納される。このとき画素信号は、大小関係が反転するように変換されてＲＡＭに格納される。これは、アナログの画素信号において最大値が０Ｖ、最小値が４Ｖになるように定められており、Ａ／Ｄ変換では電圧の大きさに応じたデジタル値が得られるからである。
【００３６】
ステップＳ３１１では、再積分フラグが１であるか否かが判定される。再積分フラグは図８に示すデフォーカス演算ルーチンにおいて定められる。再積分フラグは、コントラスト計算によって得られたコントラストの値が基準値以上であるとき０に定められ、コントラストの値が基準値よりも小さいとき１に定められる。
【００３７】
再積分フラグが１であるとき、ステップＳ３１２が実行され、画素信号は２で割り算されて１０ビットから９ビットの信号に変換される。すなわち画素信号は、１０ビットの精度から相対的に低い第２の精度（９ビット）の画素信号に変換される。ステップＳ３１３ではシフト計算が行なわれ、９ビットの画素信号から、ステップＳ３２７において求められたシフト量が引き算されて８ビットのデータ長の画素信号に変換される。これは、カメラ制御回路１１０のＲＡＭにおけるデータ長が８ビットであるからである。
【００３８】
ステップＳ３１４では、ステップＳ３１３において得られた８ビットの画素信号が８ビットの最大値（ＦＦｈ）よりも大きいか否かが判定される。画素信号が最大値よりも大きいとき、ステップＳ３１５において画素信号の値が最大値に設定される。すなわち画素信号の値は最大値よりも大きくならないように制限される。これに対し、画素信号の値が最大値以下であるとき、ステップＳ３１４からステップＳ３２１へ進む。
【００３９】
一方ステップＳ３１１において再積分フラグが０であると判定されたとき、ステップＳ３１６が実行される。ステップＳ３１６では、画素信号は４で割り算されて１０ビットから８ビットの信号に変換され、すなわち第２の精度よりも低い第３の精度の画素信号に変換される。ステップＳ３１７では、これまでに得られた８ビットの画素信号から最大値と最小値が検出され、カメラ制御回路１１０のＲＡＭに格納される。そしてステップＳ３２１が実行される。なお、初めてステップＳ３１７が実行されるとき、ステップＳ３１６において得られた画素信号がそのまま最大値と最小値として定められる。
【００４０】
ステップＳ３２１では、ステップＳ３１３、Ｓ３１５またはＳ３１７において得られた画素信号がカメラ制御回路１１０のＲＡＭに格納される。ステップＳ３２２では、入力画素数から１が減算される。ステップＳ３２３において入力画素数がまだ０になっていないと判定されたとき、すなわち焦点検出センサ３００から出力された全ての画素についてＡ／Ｄ変換が完了していないと判定されたとき、ステップＳ３０５へ戻る。
【００４１】
ステップＳ３２３において入力画素数が０になったと判定されると、ステップＳ３２４へ進み、積分動作終了の処理が実行され、カメラ制御回路１１０から焦点検出センサ３００に対して積分動作を終了するための指令信号が出力される。これにより焦点検出センサ３００では電荷の蓄積動作が終了する（符号Ｔ１７）。次いでステップＳ３２５では、図８に示すデフォーカス演算ルーチンが実行され、デフォーカス量が求められるとともに、再積分フラグが０または１に設定される。
【００４２】
ステップＳ３２６では、再積分フラグが１であるか否かが判定される。再積分フラグが０であるとき、積分処理ルーチンは終了する。これに対し、ステップＳ３２５において再積分フラグが１に定められたとき、ステップＳ３２７〜Ｓ３２９が実行され、ステップＳ３１３において使用されるシフト量が計算される。
【００４３】
ステップＳ３２７では、ＥＥＰＲＯＭ１４６（図１）に格納された所定値がシフト量として設定される。所定値が０以外の値であるとき、所定値（例えば１２８）はそのままシフト量として用いられる。これに対し、所定値が０であるとき、ステップＳ３２９が実行され、シフト量はステップＳ３１７において求められた最大値と最小値の平均値として求められる。
【００４４】
ステップＳ３２８またはＳ３２９の実行の後、ステップＳ３０１へ戻り、再び焦点検出センサ３００の積分動作が行なわれる。
【００４５】
以上のように積分処理ルーチンでは、まずステップＳ３０１〜Ｓ３０８が実行され、焦点検出センサ３００から出力された画素信号のＡ／Ｄ変換が開始される。Ａ／Ｄ変換は１０ビットの精度で行なわれる。最初は再積分フラグが０であるので、ステップＳ３１１からステップＳ３１６へ進み、画素信号は１０ビットから８ビットに変換される。ステップＳ３１７、Ｓ３２１、Ｓ３２２、Ｓ３２３の順に実行されてステップＳ３０５へ戻り、次の画素についてＡ／Ｄ変換が行なわれる。
【００４６】
このようにして、焦点検出センサ３００から出力された全画素についてＡ／Ｄ変換が完了すると、ステップＳ３２３からステップＳ３２４へ進み、ステップＳ３２５においてコントラスト計算とデフォーカス演算が行なわれ、再積分フラグが０または１に設定される。再積分フラグが１であるときは、ステップＳ３２７〜Ｓ３２９においてシフト量が求められる。そして、再び焦点検出センサ３００の積分動作が行なわれ、ステップＳ３１１からステップＳ３１２へ移って、画素信号は１０ビットから９ビットの精度に変換される。
【００４７】
９ビットの画素信号は、ステップＳ３１３においてシフト量だけ減算されて８ビット長に変換される。すなわち画素信号は、各画素間の差が９ビットの精度を保つようにして、８ビットの信号に変換される。例えば、９ビットの画素信号においてＮ番目の画素値が「２４４」で（Ｎ＋１）番目の画素値が「１９８」であり、シフト量が「１２２」であるとき、減算によってＮ番目の画素値は「１２２」、（Ｎ＋１）番目の画素値は「７６」になる。すなわち、「２４４」と「１９８」の差（＝４６）は減算によっても維持される。
【００４８】
図８は図６のステップＳ３２５において実行されるデフォーカス演算ルーチンのフローチャートである。
【００４９】
ステップＳ４０１ではコントラスト計算が行なわれる。すなわち、焦点検出センサ３００から出力された各画素信号に関し、隣接する画素の値の差の絶対値の総和（コントラスト値）が計算される。ステップＳ４０２では、デフォーカス演算が行なわれる。デフォーカス演算は従来公知であり、すなわち焦点検出センサ３００に形成された２つの被写体像のずれ量に基づいてレンズのデフォーカス量が求められる。
【００５０】
ステップＳ４０３では、再積分フラグが１であるか否かが判定される。再積分フラグの初期値は０であるので、初めてステップＳ４０３が実行されるとき、ステップＳ４０５へ進む。ステップＳ４０５では、ステップＳ４０１において求められたコントラスト値が基準値よりも小さいか否かが判定される。コントラスト値が基準値よりも小さいとき、すなわち焦点検出センサ３００によって得られた被写体像のコントラストが相対的に低いとき、被写体像の合焦状態を高精度に検出できないので、ステップＳ４０７において、デフォーカス演算に使用される画素信号のビット長を大きくすべく、再積分フラグが１に設定され、このルーチンは終了する。これに対し、コントラスト値が基準値以上であるとき、ステップＳ４０６において再積分フラグが０に設定され、このルーチンは終了する。
【００５１】
一方、ステップＳ４０３において再積分フラグが１であると判定されたとき、このデフォーカス演算ルーチンは既に実行されており、また積分処理ルーチンにおいて９ビットの精度の画素信号が求められている。このとき、ステップＳ４０４が実行され、前回求められたデフォーカス量と今回求められたデフォーカス量との平均値が有効なデフォーカス量として決定され、カメラ制御回路１１０のＲＡＭに格納される。そしてステップＳ４０６が実行され、このルーチンは終了する。デフォーカス量は、図４のステップＳ２０５においてＲＡＭから読み出され、レンズ群２０１、２０２の移動量を求めるために用いられる。
【００５２】
以上のように本実施形態は、コントラストをまず８ビットの精度で求め、コントラストが基準値よりも小さいと判定されたときには、９ビットの精度すなわち８ビットの２倍の精度でコントラストを求めるように構成されている。したがって、焦点検出を常に高精度に行なうことが可能になり、また回路構成を複雑にする必要はない。
【００５３】
また本実施形態は、コントラスト計算において９ビットの精度を利用したときであっても、ステップＳ３１３の計算によって、画素信号のデータ長は８ビットに変換されている。したがって、カメラ制御回路１１０のＲＡＭのデータ長を変更する必要なはく、コントラスト計算の処理は簡単である。
【００５４】
【発明の効果】
以上のように本発明によれば、簡単な回路構成により、焦点検出の精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である焦点検出装置を備えたカメラの電気的な構成をブロック図である。
【図２】カメラの動作の全体的な制御を行なうメインルーチンのフローチャートの前半部分である。
【図３】メインルーチンのフローチャートの後半部分である。
【図４】ＡＦ処理ルーチンのフローチャートである。
【図５】積分処理ルーチンのフローチャートの前半部分である。
【図６】積分処理ルーチンのフローチャートの後半部分である。
【図７】焦点検出センサに対する制御を示すタイミングチャートである。
【図８】デフォーカス演算ルーチンのフローチャートである。
【符号の説明】
１１０カメラ制御回路
１１２Ａ／Ｄ変換器
３００光学センサ

Claims

被写体像を検出し、この被写体像に対応したアナログ画素信号を出力する光学センサと、
前記アナログ画素信号を第１の精度のデジタル画素信号に変換するＡ／Ｄ変換器と、
前記第１の精度のデジタル画素信号を、前記第１の精度よりも低い第２の精度の画素信号、または前記第２の精度よりも低い第３の精度の画素信号に変換可能な精度変換手段と、
前記第２および第３の精度の画素信号を用いてコントラスト計算を行なうことが可能であり、前記被写体像のコントラストを求めるコントラスト計算手段と、
前記コントラストが基準値よりも小さいか否かを判定するコントラスト判定手段とを備え、
前記コントラスト判定手段が、前記第３の精度の画素信号を用いて求められたコントラストが前記基準値よりも小さいと判定したとき、前記コントラスト計算手段は前記第２の精度の画素信号を用いてコントラスト計算を行なうことを特徴とする焦点検出装置。
前記第２の精度が前記第３の精度の２倍であることを特徴とする請求項１に記載の焦点検出装置。
前記第１、第２および第３の精度がそれぞれ１０ビット、９ビットおよび８ビット精度であることを特徴とする請求項１に記載の焦点検出装置。
前記精度変換手段によって得られた第２の精度の画素信号に対し、所定のシフト量だけ減算する画素信号減算手段を備えたことを特徴とする請求項１に記載の焦点検出装置。
前記第２および第３の精度がそれぞれ９ビットおよび８ビット精度であり、前記画素信号減算手段は、９ビットの画素信号が８ビット長になるように減算することを特徴とする請求項４に記載の焦点検出装置。
前記シフト量が固定値であることを特徴とする請求項４に記載の焦点検出装置。
前記シフト量が前記第２の精度の画素信号の最大値と最小値の平均値であることを特徴とする請求項４に記載の焦点検出装置。