JP4240160B2

JP4240160B2 - Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置

Info

Publication number: JP4240160B2
Application number: JP27681797A
Authority: JP
Inventors: 仁平川; 輝夫倉井
Original assignee: 株式会社日立プラズマパテントライセンシング
Priority date: 1997-10-09
Filing date: 1997-10-09
Publication date: 2009-03-18
Anticipated expiration: 2017-10-09
Also published as: JPH11119728A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＡＣ型ＰＤＰ（Plasma Display Panel：プラズマディスプレイパネル）の駆動方法に関する。
【０００２】
ＰＤＰは、高速表示の可能な薄型表示デバイスであり、カラー画面の実用化を機にテレビジョン映像やコンピュータのモニターなどの用途で広く用いられるようになってきた。ハイビジョン用の大画面の実現手段としても注目されている。このようなＰＤＰの課題の１つに輝度の向上がある。
【０００３】
【従来の技術】
ＡＣ型ＰＤＰは、壁電荷を利用して点灯状態を維持するために主電極を誘電体で被覆した構造のＰＤＰである。表示に際しては、点灯（発光）すべきセルのみが帯電した状態を形成するライン順次のアドレッシング（点灯／非点灯の設定）を行い、その後に全てのセルに対して一斉に交番極性の点灯維持電圧Ｖｓを印加する。点灯維持電圧Ｖｓは（１）式を満たす。
【０００４】
Ｖｆ−Ｖwall＜Ｖｓ＜Ｖｆ …（１）
Ｖｆ：放電開始電圧
Ｖwall：壁電圧
壁電荷の存在するセルでは壁電圧Ｖwallが点灯維持電圧Ｖｓに重畳するので、セルに加わる実効電圧（セル電圧ともいう）Ｖeff が放電開始電圧Ｖｆを越えて放電（サステイン放電）が生じる。点灯維持電圧Ｖｓの印加周期を短くすれば、見かけの上で連続的な点灯状態が得られる。表示の輝度は、単位時間あたりの放電回数に依存する。したがって、中間調は、セル毎に１フィールド（ノンインタレースの場合は１フレーム）の放電回数を階調レベルに応じて適切に設定することによって再現される。
【０００５】
ＰＤＰの階調表示方法としては、１フィールドを輝度（すなわち放電回数）の重み付けをした複数のサブフィールドで構成し、サブフィールド単位の点灯の有無の組合せによって１フィールドの総放電回数を設定する方法が広く知られている（特開平４−１９５１８８号）。一般には、各サブフィールドに対して重みが２ⁿ（ｎ＝０，１，２，３…）で表されるいわゆる“バイナリーの重み付け”を行う。例えばサブフィールド数を８とすれば、階調レベルが「０」〜「２５５」の２５６階調の表示が可能である。
【０００６】
カラー表示は階調表示の一種である。すなわち、表示色はＲ（赤），Ｇ（緑），Ｂ（青）の３色の輝度の組合せによって決まる。ＰＤＰでは、Ｒ，Ｇ，Ｂの各色の蛍光体層が１つのセルに１色ずつ設けられ、１画素にはＲ，Ｇ，Ｂの各色のセルの組が対応する。各セルの輝度が２５６階調であれば、表示色数は２５６³である。
【０００７】
従来の駆動方法は、各サブフィールドにおいて、１画素に対応したＲ，Ｇ，Ｂの各色のセルで同一回数のサステイン放電を生じさせるものであった。つまり、Ｒ，Ｇ，Ｂの各発光色のセルに対して、一律に所定回数の点灯維持電圧の印加が行われていた。
【０００８】
【発明が解決しようとする課題】
従来においては、画素の色バランス（白色の再現性）を確保するために、１回のサステイン放電でのＲ，Ｇ，Ｂの発光輝度比を最適化する必要があった。そのため、蛍光体材料の選択が制限され、輝度の向上が困難であった。それは、３色について一律に輝度を高めなければならないからである。放電回数に比例して輝度が変化するように残光などの発光特性を揃える必要もある。
【０００９】
本発明は、蛍光体材料の選択の自由度を拡大し、輝度及び色純度の向上を容易にすることを目的としている。
【００１０】
【課題を解決するための手段】
本発明においては、カラー表示のための３色のそれぞれに対して個別に放電回数を設定し、３色の積分発光強度比の調整によって色バランスを確保する。すなわち、輝度の低い色の放電回数を輝度の高い色よりも多くする。１回の放電において３色の間に蛍光体材料に依存する輝度の差異があったとしても、サブフィールド単位又はフィールド単位で各色の放電回数を最適化することにより、輝度の差異を補うことができる。
【００１１】
１フィールドを輝度の重みの異なる複数のサブフィールドで構成し、サブフィールド毎にサステイン期間を割り当ててカラー表示を行う場合、３色の放電回数の比を全てのサブフィールドについて一定とするのが基本形態である。ただし、色再現に大きな支障がなければ、３色の放電回数の比はサブフィールド毎に異なってもよい。例えば、重みの小さい（放電回数の少ない）サブフィールドについては３色の放電回数を等しくし、重みの大きいサブフィールドについて色バランスを保つように３色の放電回数を異ならせてもよい。
【００１２】
請求項１の発明の方法は、マトリクス表示の行を画定する第１及び第２の電極と、列を画定する第３の電極と、発光色の異なる３種の蛍光体層とを有し、列方向に隣接するセルどうしの発光色が同一であるカラー表示用の面放電構造のＡＣ型ＰＤＰの駆動方法であって、前記第１及び第２の電極に交互にサステインパルスを印加することにより３色全てのセルに対して一斉にサステインパルスを同一回数印加するサステイン期間の途中で、前記サステインパルスの印加を中断して前記第２の電極に前記サステインパルスとは極性が反対で振幅が小さい電荷消去用のパルスを印加するとともに、発光色別に選択した列の前記第３の電極に前記サステインパルスとは極性が同じで電圧値が小さい電圧を印加することにより、当該第２の電極と第３の電極との間に中断後の再印加サステインパルスで点灯維持放電が発生しないように電荷を消去するための放電を生じさせ、その後にサステインパルスの印加を再開し、当該サステイン期間における少なくとも第１の発光色のセルにおける点灯維持放電の回数を他の発光色のセルよりも少なくするものである。
【００１３】
請求項２の発明の駆動方法は、前記電荷消去のための放電を生じさせる以前の点灯維持放電において、選択した列の前記第３の電極の近傍を当該電荷消去のための放電に寄与する極性に帯電させるものである。
【００１４】
請求項３の発明の駆動方法は、１フィールドを輝度の重みの異なる複数のサブフィールドで構成し、サブフィールド毎にサステイン期間を割り当ててカラー表示を行うにあたって、輝度の重みの降順に選択した１以上のサブフィールドのサステイン期間において、前記電荷消去のための放電を生じさせるものである。
【００１５】
本発明におけるフィールドとは、時系列の画像表示の単位画像である。すなわち、テレビジョンの場合にはインタレース形式のフレームの各フィールドを意味し、コンピュータ出力に代表されるノンインタレース形式（１対１インタレース形式とみなせる）の場合にはフレームそのものを意味する。
【００１６】
請求項４の発明のプラズマ表示装置は、マトリクス表示の行を画定する第１及び第２の電極と、列を画定する第３の電極と、発光色の異なる３種の蛍光体層とを有し、列方向に隣接するセルどうしの発光色が同一であるカラー表示用の面放電構造のＡＣ型のＰＤＰと、請求項１乃至請求項３のいずれかに記載のＡＣ型ＰＤＰの駆動方法を適用したシーケンスの電圧印加を前記ＰＤＰに対して行う駆動回路と、を備えている。
【００１７】
【発明の実施の形態】
図１は本発明に係るプラズマ表示装置１００の構成図である。
プラズマ表示装置１００は、マトリクス形式のカラー表示デバイスであるＡＣ型のＰＤＰ１と、画面（スクリーン）ＳＣを構成する多数のセルＣを選択的に点灯させるための駆動ユニット８０とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
【００１８】
ＰＤＰ１は、対のなす第１及び第２の主電極としてのサステイン電極Ｘ，Ｙが平行配置され、各セルＣにおいてサステイン電極Ｘ，Ｙと第３の電極としてのアドレス電極Ａとが交差する３電極面放電構造のＰＤＰである。サステイン電極Ｘ，Ｙは画面の行方向（水平方向）に延び、一方のサステイン電極Ｙはアドレッシングに際して行単位にセルを選択するためのスキャン電極として用いられる。アドレス電極Ａは列方向（垂直方向）に延びており、列単位にセルを選択するためのデータ電極として用いられる。サステイン電極群とアドレス電極群とが交差する領域が表示領域、すなわち画面ＳＣである。
【００１９】
駆動ユニット８０は、コントローラ８１、フレームメモリ８２、データ処理回路８３、サブフィールドメモリ８４、電源回路８５、Ｘドライバ８７、Ｙドライバ８８、及びアドレスドライバ８９を有している。駆動ユニット８０には、ＴＶチューナ、コンピュータなどの外部装置からＲ，Ｇ，Ｂの各色の輝度レベル（階調レベル）を示す画素単位のフィールドデータＤｆが各種の同期信号とともに入力される。
【００２０】
フィールドデータＤｆは、フレームメモリ８２に一旦格納された後、データ処理回路８３へ送られる。データ処理回路８３は、点灯させるサブフィールドの組合せを設定するデータ変換手段であり、フィールドデータＤｆに応じたサブフィールドデータＤｓｆを出力する。サブフィールドデータＤｓｆはサブフィールドメモリ８４に格納される。サブフィールドデータＤｓｆの各ビットの値は、サブフィールドにおけるセルの点灯の要否を示す情報である。
【００２１】
Ｘドライバ回路８７はサステイン電極Ｘに駆動電圧を印加し、Ｙドライバ回路８８はサステイン電極Ｙに駆動電圧を印加する。アドレスドライバ回路８９は、コントローラ８１からのアドレス制御信号Ｓ８９に従ってアドレス電極Ａに駆動電圧を印加する。これらドライバ回路には電源回路８５から所定の電力が供給される。
【００２２】
図２はＰＤＰ１の内部構造を示す斜視図である。
ＰＤＰ１では、前面側のガラス基板１１の内面に、行Ｌ毎に一対ずつサステイン電極Ｘ，Ｙが配列されている。行Ｌは画面における水平方向のセル列である。サステイン電極Ｘ，Ｙは、それぞれが透明導電膜４１と金属膜（バス導体）４２とからなり、低融点ガラスからなる厚さ３０μｍ程度の誘電体層１７で被覆されている。誘電体層１７の表面にはマグネシア（ＭｇＯ）からなる厚さ数千オングストロームの保護膜１８が設けられている。アドレス電極Ａは、背面側のガラス基板２１の内面を覆う下地層２２の上に配列されており、厚さ１０μｍ程度の誘電体層２４によって被覆されている。誘電体層２４の上には、高さ１５０μｍの平面視直線帯状の隔壁２９が、各アドレス電極Ａの間に１つずつ設けられている。これらの隔壁２９によって放電空間３０が行方向にサブピクセル（単位発光領域）毎に区画され、且つ放電空間３０の間隙寸法が規定されている。そして、アドレス電極Ａの上方及び隔壁２９の側面を含めて背面側の内面を被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。３色の配置パターンは、１列のセルの発光色が同一で且つ隣接する列どうしの発光色が異なるストライプパターンである。このストライプパターンによれば、隔壁２９の配列間隙に蛍光体ペーストを落とし込むスクリーン印刷を用いて効率的に蛍光体層２８Ｒ，２８Ｇ，２８Ｂを形成することができる。
【００２３】
放電空間３０には主成分のネオンにキセノンを混合した放電ガスが充填されており（封入圧力は５００Ｔｏｒｒ）、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。表示の１ピクセル（画素）は行方向に並ぶ３個のサブピクセルで構成される。各サブピクセル内の構造体がセル（表示素子）である。隔壁２９の配置パターンがストライプパターンであることから、放電空間３０のうちの各列に対応した部分は全ての行Ｌに跨がって列方向に連続している。そのため、隣接する行Ｌどうしの電極間隙（逆スリットと呼称されている）の寸法は各行Ｌの面放電ギャップ（例えば８０〜１４０μｍの範囲内の値）より十分に大きく、列方向の放電結合を防ぐことのできる値（例えば４００〜５００μｍの範囲内の値）に選定されている。
【００２４】
図３はアドレスドライバ８９の構成図である。
アドレスドライバ８９は、シフトレジスタ８９１とトライステート回路８９２とから構成されている。シフトレジスタ８９１には、アドレッシングに際して、１行の走査毎にサブフィールドメモリ８４から１行分のＲ，Ｇ，Ｂの各色のサブフィールドデータＤｓｆ−（Ｒ），Ｄｓｆ−（Ｇ），Ｄｓｆ−（Ｂ）が入力される。このとき、蛍光体層２８Ｒ，２８Ｇ，２８Ｂの配列に対応した順序で行方向にデータが並ぶように、１セル分ずつ所定順序（図ではＢ，Ｇ，Ｒ…）で各色のサブフィールドデータＤｓｆ−（Ｒ），Ｄｓｆ−（Ｇ），Ｄｓｆ−（Ｂ）がサブフィールドメモリ８４から読み出される。また、後述のサステイン期間においては、本発明に係わるＧ，Ｒの消去データＤＤＧ，ＤＤＲがサブフィールドメモリ８４からシフトレジスタ８９１に転送される。消去データＤＤＧは発光色がＧのセルで消去放電を生じさせるためのデータであり、消去データＤＤＲは発光色がＲのセルで消去放電を生じさせるためのデータである。なお、消去データＤＤＧ，ＤＤＲは表示内容に依存しない固定データであるので、Ｇ，Ｒの各色について１ライン分の消去データを転送する代わりに、シフトレジスタ８９１の入力端子電圧をシフトクロックに同期させて２値制御するようにしてもよい。
【００２５】
トライステート回路８９２には、コントローラ８１から２ビットのアドレス制御信号Ｓ８９が入力される。トライステート回路８９２は、アドレス制御信号Ｓ８９の値が「０」のときには全てのアドレス電極Ａを強制的に接地状態とし、アドレス制御信号Ｓ８９の値が「１」のときには全てのアドレス電極Ａを強制的にアドレス電位Ｖａにバイアスする。そして、アドレス制御信号Ｓ８９の値が「２」のとき、トライステート回路８９２は、シフトレジスタ８９１によってラッチされている１行分のデータに応じて各アドレス電極Ａを接地状態とし又はアドレス電位Ｖａにバイアスする。
【００２６】
以下、プラズマ表示装置１におけるＰＤＰ１の駆動方法を説明する。
図４はフィールド構成と駆動シーケンスの概要とを示す図である。
例えばテレビジョン映像の表示においては、２値の点灯制御によって階調再現を行うために、従来から行われているように入力画像である時系列の各フィールドｆ（符号の添字は表示順位を表す）を例えば８個のサブフレームｓｆ１，ｓｆ２，ｓｆ３，ｓｆ４，ｓｆ５，ｓｆ６，ｓｆ７，ｓｆ８に分割する。言い換えれば、フレームＦを構成する各フィールドｆを８個のサブフレームｓｆ１〜ｓｆ８の集合に置き換える。ただし、コンピュータ出力などのノンインタレース形式の画像を再生する場合には、各フレームを８分割する。そして、これらサブフィールドｓｆ１〜ｓｆ８における輝度の相対比率が１：２：４：８：１６：３２：６４：１２８となるように重み付けをして各サブフィールドｓｆ１〜ｓｆ８のサステインの最大発光回数を設定する。サブフィールド単位の点灯／非点灯の組合せでＲＧＢの各色毎に２５６段階の輝度設定を行うことができるので、表示可能な色の数は２５６³となる。なお、サブフィールドｓｆ１〜ｓｆ８を輝度の重みの順に表示する必要はない。例えば重みの大きいサブフィールドｓｆ８を表示期間の中間に配置するといった最適化を行うことができる。
【００２７】
各サブフィールドｓｆ１〜ｓｆ８に割り当てるサブフィールド期間Ｔｓｆは、画面全体の帯電状態を均一化するリセット期間ＴＲ、消去形式（図示の形式）又は書込み形式でアドレッシングを行うアドレス期間ＴＡ、及び階調レベルに応じた輝度を確保するために点灯状態を維持するサステイン期間ＴＳからなる。各サブフィールド期間Ｔｓｆにおいて、リセット期間ＴＲ及びアドレス期間ＴＡの長さは輝度の重みに係わらず一定であるが、サステイン期間ＴＳの長さは輝度の重みが大きいほど長い。つまり、１つのフィールドｆに対応する８つのサブフィールド期間Ｔｓｆの長さは互いに異なる。
【００２８】
リセット期間ＴＲにおいては、サステイン電極Ｘに正極性の電圧パルスＰｒを印加する第１過程と、サステイン電極Ｘに正極性の電圧パルスＰｒｘを印加し且つサステイン電極Ｙに負極性の電圧パルスＰｒｙを印加する第２過程とによって、１つ前のサブフィールドにおいて点灯した“前回点灯セル”及び点灯しなかった“前回非点灯セル”に所定の極性の壁電荷が形成される。なお、第１過程ではアドレス電極Ａを５０〜１２０Ｖ程度の正電位にバイアスし、アドレス電極Ａとサステイン電極Ｘとの間の不要の放電を防止する。第２過程に続いて、帯電の均一性を高めるため、サステイン電極Ｙに正極性の電圧パルスＰｒｓを印加して全てのセルで面放電を生じさせる。この面放電によって帯電極性は反転する。その後、電荷の消失を避けるため、サステイン電極Ｙの電位を所定値まで緩やかに低減させる。
【００２９】
アドレス期間ＴＡにおいては、先頭の行から１行ずつ順に各行を選択し、該当するサステイン電極Ｙに負極性のスキャンパルスＰｙを印加する。行の選択と同時に、非点灯とすべきセル（今回非点灯セル）に対応したアドレス電極Ａに対して正極性のアドレスパルスＰａを印加する。選択された行におけるアドレスパルスＰａの印加されたセルでは、サステイン電極Ｙとアドレス電極Ａとの間で対向放電が起こって誘電体層１７の壁電荷が消失する。アドレスパルスＰａの印加時点ではサステイン電極Ｘの近傍には正極性の壁電荷が存在するので、その壁電圧でアドレスパルスＰａが打ち消され、サステイン電極Ｘとアドレス電極Ａとの間では放電は起きない。このような消去形式のアドレッシングは、書込み形式と違って電荷の再形成が不要であるので、高速化に適している。１行当たりのアドレス時間は１．３μｓ程度である。
【００３０】
サステイン期間ＴＳにおいては、不要の放電を防止するために基本的には全てのアドレス電極Ａを正極性の電位にバイアスし、最初に全てのサステイン電極Ｘに正極性のサステインパルスＰｓを印加する。その後、サステイン電極Ｙとサステイン電極Ｘとに対して交互にサステインパルスＰｓを印加する。本実施形態では、最終のサステインパルスＰｓはサステイン電極Ｙに印加される。サステインパルスＰｓの印加によって、アドレス期間ＴＡにおいて壁電荷の残されたセル（今回点灯セル）で面放電が生じる。
【００３１】
図５は本発明の駆動方法を示す波形図である。
本実施形態では、各サブフィールドｓｆ１〜Ｓｆ８のサステイン期間ＴＳは、Ｒ，Ｇ，Ｂの各セルを発光させる３色発光期間ＴＳ３、Ｒ，Ｂの各セルを発光させる２色発光期間ＴＳ２、及びＢのセルのみを発光させる１色発光期間ＴＳ１に分かれる。つまり、今回点灯セルの点灯維持放電の回数は発光色によって異なり、Ｂが最も多く、Ｒが２番目に多く、Ｇが最も少ない。３色の点灯維持放電の回数の比は、８個のサブフィールドｓｆ１〜Ｓｆ８で点灯させたときに、良好な白色を再現できるように、蛍光体層２８Ｒ，２８Ｇ，２８Ｂの発光特性に基づいて適切に選定される。
【００３２】
このようにＧ及びＲの点灯維持放電の回数をＢよりも少なくするため、サステイン期間ＴＳの途中で、Ｇ及びＲのセルを対象に壁電荷の消去が行われる。すなわち、３色発光期間ＴＳ３の終了間際において、サステイン電極ＹにサステインパルスＰｓを印加した後、一旦、サステインパルスＰｓの印加を中断し、サステイン電極Ｙに電荷消去のための負極性のパルスＰｄｙ（波高値は−２０〜−１２０Ｖ）を印加する。このとき、Ｇのセルに対応したアドレス電極Ａについては正極性のバイアス状態（電位は５０〜１２０Ｖ）を保持し、他のアドレス電極Ａを接地状態とする。これにより、Ｇの今回点灯セルにおいて、アドレス電極Ａとサステイン電極Ｙとの間の対向放電が生じ、それがトリガーとなって面放電が生じる。パルスＰｄｙの波高値を最小限に設定しておけば、面放電で壁電荷が消失した後に電荷が再形成されず、Ｇの今回点灯セルは無帯電状態となる。一方、Ｒ，Ｂの各今回点灯セルでは、アドレス電極Ａを接地状態とすることによってパルスＰｄｙが打ち消され、帯電状態がそのまま保持される。したがって、２色発光期間ＴＳにおいて全てのセルに対するサステインパルスＰｓの印加を再開すると、Ｇの今回点灯セルは点灯せず、Ｒ，Ｂの各色の今回点灯セルが点灯する。
【００３３】
また、２色発光期間ＴＳ２の終了間際において、サステイン電極ＹにサステインパルスＰｓを印加した後、再びサステインパルスＰｓの印加を中断し、サステイン電極ＹにパルスＰｄｙを印加する。このときは、Ｂのセルに対応したアドレス電極Ａを接地状態とする。これにより、Ｒの今回点灯セルで面放電が生じ、壁電荷が消失する。Ｂの今回点灯セルでは、帯電状態がそのまま保持され、以後の１色発光期間ＴＳにおいてＢの今回点灯セルのみが点灯する。
【００３４】
図６はアドレスドライバ制御の第１例のタイムチャートである。
コントローラ８１（図３参照）は、サステイン期間ＴＳの開始時点で、不要の対向放電を防止するため、アドレス制御信号Ｓ８９の値を「１」として全てのアドレス電極Ａを強制的に正極性電位にバイアスする。その後、壁電荷の消去（ここでの対象はＧのセル）に際して、パルスＰｄｙの印加以前の最終のサステインパルスＰｓの立下がり時点以後にアドレス制御信号Ｓ８９の値を「０」として全てのアドレス電極Ａを強制的に接地状態とする。そして、サステイン電極ＹへのパルスＰｄｙの印加時点でアドレス制御信号Ｓ８９の値を「２」とする。アドレッシングの終了からこの信号切換えまでの期間内に、消去データＤＤＧをシフトレジスタ８９１に入力しておく。この場合の消去データＤＤＧは、Ｇのアドレス電極Ａをバイアスし且つＲ，Ｂのアドレス電極Ａを接地状態とするためのデータである。パルスＰｄｙの印加の後、サステインパルスＰｓの印加の再開に合わせて、再びアドレス制御信号Ｓ８９の値を「１」として全てのアドレス電極Ａを強制的に正極性電位にバイアスする。なお、Ｇのアドレス電極Ａについては、図中に鎖線で示すようにパルスＰｄｙの印加終了以後において接地状態としてもよいが、全てのアドレス電極Ａを強制的にバイアスする方が制御は簡単である。
【００３５】
図７はアドレスドライバ制御の第２例のタイムチャートである。
図７の例では、パルスＰｄｙの印加の直前のサステインパルスＰｓの印加に際して、電荷消去対象の色（ここではＧ）に対応したアドレス電極Ａを接地状態とする。すなわち、適切な消去データＤＤＧをシフトレジスタ８９１に入力しておき、サステインパルスＰｓの印加とタイミングを合わせてアドレス制御信号Ｓ８９の値を「１」から「２」へ切り換える。これにより、後述のように点灯維持放電においてＧのアドレス電極Ａの近傍に正極性の電荷が帯電し、トリガー放電が生じ易くなる。その後、図６の例と同様に、一旦、全てのアドレス電極Ａを接地状態とし、Ｇのアドレス電極Ａのみをバイアスして電荷消去のための放電を生じさせ、再び全てのアドレス電極Ａを正電位にバイアスする。全てのアドレス電極Ａを接地状態としている期間に、シフトレジスタ８９１のデータ内容を以前の消去データＤＤＧとは値が反転した消去データＤＤＧに入れ換える。
【００３６】
図８は図７の駆動方法の帯電モデルを示す図である。
３色発光期間３において、サステイン電極Ｘ，Ｙに交互にサステインパルスＰｓを印加することにより、各色の今回点灯セルにおいて面放電Ｈ２が生じ、サステイン電極Ｘ，Ｙの近傍の誘電体層１７に以前と反対極性の壁電荷が帯電する。
【００３７】
上述したとおり、サステイン電極Ｙに印加する最終のサステインパルスＰｓ以外のサステインパルスＰｓを印加するときには、不要の放電を防止するために全てのアドレス電極Ａが正電位Ｖａにバイアスされる。これに対して、最終のサステインパルスＰｓを印加するときには、Ｇのアドレス電極Ａのみが接地状態とされる。これにより、Ｇの今回点灯セルでは、アドレス電極Ａの上部の誘電体層２４に正の壁電荷が帯電する。この壁電荷は、パルスＰｄｙの印加に際して、印加電圧を高め対向放電Ｈ１を起こり易くする。したがって、面放電Ｈ２で壁電荷が消失した後の不要の電荷再形成を防ぐために、パルスＰｄｙの波高値をより低くすることができる。
【００３８】
以上の実施形態によれば、Ｇ，Ｒ，Ｂの各蛍光体層の発光輝度が異なる場合であっても、良好な白色を再現することができるので、蛍光体材料及び蛍光体ペーストの組成の選択の自由度が大きい。ただし、Ｒ，Ｇ，Ｂの３色の放電回数が互いに異なる必要はなく、１色の放電回数のみを他の２色より少なくしてもよい。
【００３９】
上述の実施形態において、サステイン期間ＴＳに電荷消去のために印加するパルスＰｄｙの波高値をアドレス期間ＴＡに印加するスキャンパルスＰｙと同一にすれば、駆動回路構成が簡単になる。パルスＰｄｙのパルス幅をスキャンパルスＰｙより長め（例えば３〜１３μｓ）とすれば、トリガー放電の生起確率が高まり、より確実に不要の電荷を消去することができる。
【００４０】
上述の実施形態においては、アドレス放電による蛍光体の劣化を軽減するためにアドレスパルスＰａを正極性と定めて他のパルスの極性を設定し、また、片方のサステイン電極のみに正極性のサステインパルスを印加するようにして駆動回路を簡単化した例を挙げたが、これに限定されるものではない。つまり、印加電圧の極性の変更は可能である。また、アドレッシングに例示の消去形式に代えて書込み形式を採用してもよい。リセット期間ＴＲにおいて全面消去を行い、今回点灯セルに壁電荷を帯電させる書込み形式のアドレッシングを行う場合には、アドレッシングにおいて全てのサステイン電極Ｙを負極性にバイアスし、走査対象行のアドレス電極Ａのみに負極性のスキャンパルスＰｙを重畳させるようにすれば、スキャンパルスＰｙの波高値を低くしてＹドライバ８８の負担を軽減することができる。そして、その場合に、サステイン期間ＴＳに電荷消去のために印加するパルスＰｄｙの波高値をアドレッシング時のバイアス電位とすれば、回路構成が簡単になる。
【００４１】
【発明の効果】
請求項１乃至請求項４の発明によれば、蛍光体材料の選択の自由度を拡大し、輝度及び色純度の向上を容易にすることができる。
【００４２】
請求項２の発明によれば、サステイン期間に電荷消去のために印加する電圧を低くし、駆動回路の負担を軽減することができる。
【図面の簡単な説明】
【図１】本発明に係るプラズマ表示装置の構成図である。
【図２】ＰＤＰの内部構造を示す斜視図である。
【図３】アドレスドライバの構成図である。
【図４】フィールド構成と駆動シーケンスの概要とを示す図である。
【図５】本発明の駆動方法を示す波形図である。
【図６】アドレスドライバ制御の第１例のタイムチャートである。
【図７】アドレスドライバ制御の第２例のタイムチャートである。
【図８】図７の駆動方法の帯電モデルを示す図である。
【符号の説明】
１ＰＤＰ
Ｘサステイン電極（第１の電極）
Ｙサステイン電極（第２の電極）
Ａアドレス電極（第３の電極）
２８Ｒ蛍光体層
２８Ｇ蛍光体層
２８Ｂ蛍光体層
Ｒ，Ｇ，Ｂ発光色
Ｃセル
Ｖｓ点灯維持電圧
ＴＳサステイン期間
Ｈ２面放電（点灯維持放電）
Ｈ１対向放電（電荷消去のための放電）
ｆフィールド
ｓｆ１〜８サブフィールド
８０駆動ユニット（駆動回路）
１００プラズマ表示装置。

Claims

マトリクス表示の行を画定する第１及び第２の電極と、列を画定する第３の電極と、発光色の異なる３種の蛍光体層とを有し、列方向に隣接するセルどうしの発光色が同一であるカラー表示用の面放電構造のＡＣ型ＰＤＰの駆動方法であって、
前記第１及び第２の電極に交互にサステインパルスを印加することにより３色全てのセルに対して一斉にサステインパルスを同一回数印加するサステイン期間の途中で、前記サステインパルスの印加を中断して前記第２の電極に前記サステインパルスとは極性が反対で振幅が小さい電荷消去用のパルスを印加するとともに、発光色別に選択した列の前記第３の電極に前記サステインパルスとは極性が同じで電圧値が小さい電圧を印加することにより、当該第２の電極と第３の電極との間に中断後の再印加サステインパルスで点灯維持放電が発生しないように電荷を消去するための放電を生じさせ、その後にサステインパルスの印加を再開し、当該サステイン期間における少なくとも第１の発光色のセルにおける点灯維持放電の回数を他の発光色のセルよりも少なくする
ことを特徴とするＡＣ型ＰＤＰの駆動方法。
前記電荷消去のための放電を生じさせる以前の点灯維持放電において、選択した列の前記第３の電極の近傍を当該電荷消去のための放電に寄与する極性に帯電させる
請求項１記載のＡＣ型ＰＤＰの駆動方法。
１フィールドを輝度の重みの異なる複数のサブフィールドで構成し、サブフィールド毎にサステイン期間を割り当ててカラー表示を行うにあたって、輝度の重みの降順に選択した１以上のサブフィールドのサステイン期間において、前記電荷消去のための放電を生じさせる
請求項１又は請求項２記載のＡＣ型ＰＤＰの駆動方法。
マトリクス表示の行を画定する第１及び第２の電極と、列を画定する第３の電極と、発光色の異なる３種の蛍光体層とを有し、列方向に隣接するセルどうしの発光色が同一であるカラー表示用の面放電構造のＡＣ型のＰＤＰと、
請求項１乃至請求項３のいずれかに記載のＡＣ型ＰＤＰの駆動方法を適用したシーケンスの電圧印加を前記ＰＤＰに対して行う駆動回路と、を備えた
ことを特徴とするプラズマ表示装置。