JP4114483B2

JP4114483B2 - Semiconductor chip mounting method, semiconductor mounting substrate, electronic device and electronic equipment

Info

Publication number: JP4114483B2
Application number: JP2003005036A
Authority: JP
Inventors: 秀隆斉藤; 英生今井; 剛依田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-01-10
Filing date: 2003-01-10
Publication date: 2008-07-09
Anticipated expiration: 2023-01-10
Also published as: JP2004221205A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器に関するものである。
【０００２】
【従来の技術】
半導体チップをテープ基板（可撓性配線基板）に実装する技術として、ＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）実装技術がある（例えば、特許文献１参照。）。
このＣＯＦ実装技術を用いて、半導体チップをテープ基板に実装する際には、半導体チップの端子と、対応する配線基板の端子とを位置決めして、この状態で、加熱・加圧を行うことにより、対応する端子同士を、例えば溶融して合金化して接合している。
【０００３】
ところが、従来の方法では、端子同士を合金化して接合することから、この接合の際に行われる加熱・加圧を、高温かつ高荷重で行う必要がある。この際、半導体チップとテープ基板とは、それぞれ高温での加熱により膨張するが、それらの熱膨張係数の違いにより、対応する端子同士にズレが生じ、確実な接合を行うことができないという問題があった。
【０００４】
また、近年、電子機器の高性能化、小型化に伴って、半導体チップに設けられる端子同士の間隔（ピッチ）は、ますます狭くなっている（狭ピッチ化している）。このような状況下、前述のような高温かつ高荷重による加熱・加圧を用いた場合、隣接する端子同士のリークの発生率が高くなる可能性が危惧される。
また、特許文献１に記載の半導体チップの端子は、電解メッキ法により形成されたものであるが、このような電解メッキ法で端子を形成する場合、その製造工程を考慮すると、端子同士の間隔をさらに狭いピッチとすることが困難であると考えられる。
【０００５】
【特許文献１】
特開２００２−２９９３６３号公報
【０００６】
【発明が解決しようとする課題】
本発明の目的は、低温での接合が可能な半導体チップの実装方法、半導体実装基板、信頼性の高い電子デバイス、および、かかる電子デバイスを備える電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的は、下記の本発明により達成される。
本発明の半導体チップの実装方法は、無電解メッキ法により形成された端子を有する半導体チップを、前記半導体チップの熱膨張係数と異なる熱膨張係数の配線基板に実装する半導体チップの実装方法であって、
前記配線基板の端子を形成する工程と、
前記無電解メッキ法により、前記配線基板の端子よりも幅広の前記半導体チップの端子を形成する工程と、
前記半導体チップの端子に、該端子とほぼ等しい幅となるように、前記半導体チップの端子の構成材料より融点の低い材料で構成された低融点金属層を形成する工程と、
前記半導体チップの端子と、これに対応する前記配線基板の端子とを、前記低融点金属層を介して接触するよう位置決めする工程と、
加熱により、前記低融点金属層を溶融して、該低融点金属層で前記配線基板の端子の側面を覆うようにして、対応する前記半導体チップの端子と前記配線基板の端子とを接合する工程と、
少なくとも前記半導体チップと前記配線基板との間に形成される間隙を、封止材により封止する工程とを有することを特徴とする。
これにより、低温での半導体チップと配線基板との接合が可能となる。
【０００８】
本発明の半導体チップの実装方法では、前記封止材は、未硬化または半硬化の熱硬化性樹脂を主としてなるものであることが好ましい。
未硬化または半硬化の熱硬化性樹脂（熱硬化性樹脂の前駆体）を主としてなる封止材は、封止材の種々の使用目的に適している。
【０００９】
本発明の半導体チップの実装方法は、無電解メッキ法により形成された端子を有する半導体チップを、前記半導体チップの熱膨張係数と異なる熱膨張係数の配線基板に実装する半導体チップの実装方法であって、
前記配線基板の端子を形成する工程と、
前記無電解メッキ法により、前記配線基板の端子よりも幅広の前記半導体チップの端子を形成する工程と、
前記半導体チップの端子に、該端子とほぼ等しい幅となるように、前記半導体チップの端子の構成材料より融点の低い材料で構成された低融点金属層を形成する工程と、
前記半導体チップと前記配線基板との間に、粘着性または接着性を有する充填物を介在させて、これらを積層するとともに、前記半導体チップの端子と、これに対応する前記配線基板の端子とを、前記低融点金属層を介して接触するよう位置決めする工程と、
加熱により、前記低融点金属層を溶融して、該低融点金属層で前記配線基板の端子の側面を覆うようにして、対応する前記半導体チップの端子と前記配線基板の端子とを接合するとともに、前記充填物を硬化させる工程とを有することを特徴とする。
これにより、低温での半導体チップと配線基板との接合が可能となる。
【００１０】
本発明の半導体チップの実装方法では、前記充填物は、ペースト状またはシート状をなすものであることが好ましい。
充填物は、各種の形態のものが使用可能である。
【００１１】
本発明の半導体チップの実装方法では、前記充填物は、未硬化または半硬化の熱硬化性樹脂を主としてなるものであることが好ましい。
未硬化または半硬化の熱硬化性樹脂（熱硬化性樹脂の前駆体）を主材料とする充填物を用いることにより、実装工程の簡略化を図ることができる。
【００１２】
本発明の半導体チップの実装方法では、前記充填物は、導電性粒子を含むものであることが好ましい。
導電性粒子を含む充填物を用いることにより、各端子と対応する端子とを確実に接触させることができる。
【００１３】
本発明の半導体チップの実装方法では、加熱により、前記低融点金属層を溶融する工程において、前記低融点金属層の溶融は、高周波または超音波を付与しつつ行われることが好ましい。
本発明の半導体チップの実装方法では、前記低融点金属層は、主としてろう材で構成されていることが好ましい。
ろう材は、比較的低温で溶融するとともに、導電性に優れ、入手も容易である。
【００１４】
本発明の半導体チップの実装方法では、前記ろう材は、半田であることが好ましい。
半田は、その融点が特に低いので、低融点金属層を半田を主材料として構成することにより、前述したような効果がより向上する。
【００１５】
本発明の半導体チップの実装方法では、前記低融点金属層は、前記半導体チップの端子に設けられていることが好ましい。
これにより、低融点金属層の取り扱いや形成が容易となる。
【００１６】
本発明の半導体チップの実装方法では、前記低融点金属層は、ディッピング法または印刷法により形成されることが好ましい。
かかる方法によれば、低融点金属層を容易かつ確実に形成することができる。
【００１７】
本発明の半導体チップの実装方法では、前記半導体チップの端子は、Ｎｉ、Ａｕ、Ｃｕ、Ｓｎまたはこれらを含む合金で構成されていることが好ましい。
これらのものは、導電性に優れ、また、半導体チップの配線パターンの構成材料との密着性も高い。
【００１８】
本発明の半導体チップの実装方法では、前記配線基板は、樹脂製の基材に配線パターンが設けられた可撓性配線基板であることが好ましい。
本発明は、半導体チップを可撓性配線基板へ実装する際に、特に有効である。
【００１９】
本発明の半導体チップの実装方法は、無電解メッキ法により形成された端子を有する半導体チップを、前記半導体チップの熱膨張係数と異なる熱膨張係数の配線基板に実装する半導体チップの実装方法であって、
前記配線基板の端子を形成する工程と、
前記無電解メッキ法により、前記配線基板の端子よりも幅広の前記半導体チップの端子を形成する工程と、
前記半導体チップの端子に、該端子とほぼ等しい幅となるように、前記半導体チップの端子の構成材料より融点の低い材料で構成された低融点金属層を形成する工程と、
前記半導体チップの端子と、これに対応する前記配線基板の端子とを、前記低融点金属層を介して接触するよう位置決めする工程と、
加熱により、前記低融点金属層を溶融して、該低融点金属層で前記配線基板の端子の側面を覆うようにして、対応する前記半導体チップの端子と前記配線基板の端子とを接合する工程とを有することを特徴とする。
本発明の半導体実装基板は、本発明の半導体チップの実装方法により、配線基板に半導体チップが実装されてなることを特徴とする。
これにより、信頼性の高い半導体実装基板が得られる。
【００２０】
本発明の電子デバイスは、本発明の半導体実装基板を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
【００２１】
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００２２】
本発明の電子機器では、表示部を備えることが好ましい。
本発明の電子機器は、特に、各種の表示機能を有する電子機器へ適用するのが好ましい。
【００２３】
【発明の実施の形態】
本発明における半導体チップには、ベアチップ（個別のチップおよびウェハの双方）および半導体パッケージのいずれのものをも含む。
以下、本発明の半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器の好適な実施形態について説明する。
【００２４】
まず、本発明で用いられる半導体チップおよび配線基板の一例について、図１に基づいて説明する。
図１は、本発明で用いられる半導体チップおよび配線基板の一例を示す断面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。
図１に示す半導体チップ１は、基板２と、基板２の一方の面（下面）２１に設けられた複数の端子３とを有している。
【００２５】
基板２は、例えば、Ｓｉ等の半導体材料で構成されている。基板２の厚さ（平均）は、特に限定されないが、通常、０．０５〜１ｍｍ程度とされる。
また、基板２は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板２の一方の面２１には、集積回路（図示せず）が形成され、この集積回路の配線パターン２１１の一部に接触するように端子３が配設されている。
【００２６】
配線パターン２１１は、例えば、Ａｌ、Ｃｕ、Ｗ、Ｍｏ、Ｔｉまたはこれらを含む合金等で構成されている。
また、この配線パターン２１１上には、例えば電解メッキ法等により、Ｎｉメッキ、Ａｕメッキ等が施されている。
なお、集積回路は、基板２の他方の面２２に形成されていてもよく、面２１および面２２の双方に形成されていてもよい。また、基板２が複数の層の積層体で構成される場合には、集積回路は、基板２の内部に形成されていてもよい。
【００２７】
端子３は、無電解メッキ法により形成されたものである。無電解メッキ法を用いて端子３を形成することにより、端子３同士の間隔（ピッチ）をより小さく（例えば、５〜３０μｍ程度）なるように設定（設計）することができる。これにより、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化（端子の配設密度の高密度化）に対応することができる。
端子３の構成材料としては、例えば、Ｎｉ、Ａｕ、Ｃｕ、Ｓｎ、Ａｇまたはこれらを含む合金等が挙げられるが、これらの中でも、特に、Ｎｉ、Ａｕ、Ｃｕ、Ｓｎまたはこれらを含む合金であるのが好ましい。これらのものは、導電性に優れ、また、前述したような配線パターン２１１の構成材料との密着性も高い。
【００２８】
端子３は、それぞれ、ほぼ等しい厚さ（高さ）に設定されており、その厚さ（平均）は、特に限定されないが、例えば、５〜３０μｍ程度とされる。また、端子３の横断面積も、特に限定されず、例えば、５×１０^−３〜５×１０^−２ｍｍ^２程度とされる。
このような端子３は、例えば、基板２の面２１上に、フォトリソグラフィー法により、所望のレジストパターンを形成し、このレジストパターンをマスクとして無電解メッキ法を行うことにより形成することができる。
【００２９】
一方、図１に示す配線基板４は、基板５と、基板５の一方の面（上面）５１に設けられた複数の端子６とを有している。
基板５は、例えば、各種ガラス、各種セラミックス、Ｓｉ等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。基板５の厚さ（平均）は、特に限定されないが、通常、０．１〜３ｍｍ程度とされる。
【００３０】
また、基板５は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板５の一方の面５１には、例えば、Ａｕ、Ｓｎ、Ｃｕ、Ａｇまたはこれらを含む合金等で構成される配線パターン６０が形成されている。そして、この配線パターン（リード）６０の端部が各端子６を構成している。
なお、配線パターン６０は、基板５が複数の層の積層体で構成される場合には、基板５の内部に形成されていてもよい。
【００３１】
次に、本発明の半導体チップの実装方法について説明する。
本発明の半導体チップの実装方法は、半導体チップ１を各種の配線基板４に実装するのに用いることができるが、半導体チップ１の熱膨張係数と異なる熱膨張係数の配線基板４に実装する場合に適用するのが好ましい。
＜第１実施形態＞
まず、本発明の半導体チップの実装方法の第１実施形態について説明する。
【００３２】
図２および図３は、それぞれ、本発明の半導体チップの実装方法の第１実施形態を示す工程図（断面図）である。なお、以下の説明では、図２および図３中の上側を「上」、下側を「下」と言う。
第１実施形態の半導体チップの実装方法は、対応する端子同士の位置決め工程と、対応する端子同士の接合工程と、封止材による封止工程とを有している。以下、各工程について、順次説明する。
【００３３】
［Ａ１］対応する端子同士の位置決め工程
本実施形態では、まず、半導体チップ１の端子３の端部（基板２と反対側の端部）に、低融点金属層７を形成（被覆）する（図２（ａ）参照）。
この低融点金属層７は、半導体チップ１の端子３の構成材料より融点の低い材料で構成されており、次工程［Ａ２］において半導体チップ１および／または配線基板４が加熱された場合、比較的低温で溶融する。
【００３４】
低融点金属層７の形成方法としては、特に限定されないが、例えば、ディッピング法、印刷法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、熱ＣＶＤ、プラズマＣＶＤ、レーザーＣＶＤ等の化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、溶射、金属箔の接合等が挙げられるが、これらの中でも、特に、ディッピング法または印刷法が好ましい。かかる方法によれば、低融点金属層７を容易かつ確実に形成することができる。なお、図２（ａ）には、印刷法を用いる場合について示した。
【００３５】
ディッピング法を用いる場合、低融点金属層７は、例えば、溶融状態の低融点金属層７の構成材料中に、端子３の端部を浸漬させることにより形成することができる。
また、印刷法を用いる場合、低融点金属層７は、例えば、図２（ａ）に示すように、端子３の横断面形状に対応した貫通孔を有するマスクＭを用いて、スキージＳで溶融状態の低融点金属層７の構成材料を掃くことにより、貫通孔を介して端子３の端面（図２（ａ）中、上面）に供給して形成することができる。
なお、このマスクＭには、端子３を無電解メッキ法により形成する際のレジストパターンを用いることもできる。
【００３６】
次に、配線基板４に半導体チップ１を積層して、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを、低融点金属層７を介して接触するよう位置決めする（図２（ｂ）参照）。
なお、本実施形態では、半導体チップ１の端子３の端部に低融点金属層７を設ける場合を代表して説明したが、低融点金属層７は、例えば、配線基板４の端子６上（図２中、上面）に設けるようにしてもよく、また、半導体チップ１を配線基板４に積層した際に、シート状（薄片状）の低融点金属層７を端子３と端子６とで挟持するような構成としてもよい。
【００３７】
なお、低融点金属層７の取り扱いや形成が容易であるという点で、低融点金属層７は、半導体チップ１の端子３の端部に設けるのが好ましい。この場合、低融点金属層７は、予め半導体チップ１に設けられて、すなわち、端子３に接合されていてもよい。
また、半導体チップ１の端子３に、予め低融点金属層７を接合しておく場合、端子３と低融点金属層７との間には、任意の目的（例えば、端子３と低融点金属層７との密着性の向上等）の層を、１層または２層以上を設けるようにしてもよい。
【００３８】
［Ａ２］対応する端子同士の接合工程
次に、前記工程［Ａ１］で得られた半導体チップ１と配線基板４との一方または双方を加熱して低融点金属層７を溶融し、固化（硬化）する。これにより、半導体チップ１の端子３と対応する配線基板４の端子６とを接合する（図２（ｃ）参照）。
前述したように、低融点金属層７は、比較的低温で溶融するため、本工程［Ａ２］における加熱の温度（加熱温度）を低く設定することができる。
【００３９】
ここで、仮に、低融点金属層７を設けない（用いない）場合、端子３と端子６との接合に際し、加熱温度には、端子３および端子６の一方または双方が溶融（または軟化）する程度（例えば、３００〜５００℃程度）の温度が必要とされる。このような高温に曝されると、半導体チップ１と配線基板４とは、それらの熱膨張係数の違いにより、互いに、面方向および厚さ方向へ膨張する程度が大きく異なってくる。これにより、端子３と対応する端子６との間に位置ズレが生じる。その結果、端子３と端子６とを確実に接合することができず、半導体チップ１と配線基板４との接合信頼性（接続信頼性）が低下する。
【００４０】
これに対し、本発明では、低融点金属層７を設ける（用いる）ことにより、端子３と端子６との接合に際し、加熱温度を低くすることができるので、半導体チップ１および配線基板４の面方向および厚さ方向への膨張を、それぞれ、小さくすることができ、その結果、端子３と対応する端子６との位置ズレを防止することができる。これにより、端子３と端子６とを確実に接合することができ、半導体チップ１と配線基板４との優れた接合信頼性（接続信頼性）が得られる。
このようなことから、低融点金属層７の構成材料は、できるだけ低温で溶融するものが好ましく、具体的には、ろう材を主材料とするものが好ましい。ろう材は、比較的低温で溶融するとともに、導電性に優れ、また、入手も容易である。
【００４１】
また、ろう材としては、例えば、半田、銀ろう、銅ろう、燐銅ろう、黄銅ろう、アルミろう、ニッケルろう等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。これらの中でも、ろう材としては、特に、半田が好適である。半田は、その融点が特に低いので、低融点金属層７を半田を主材料として構成することにより、前述したような効果がより向上する。
【００４２】
本工程［Ａ２］は、例えば、ボンディングツールによる加熱・加圧、リフロー（熱風、赤外線等）による加熱等により行うことができる。
なお、リフローを用いる場合は、もちろんのこと、ボンディングツールを用いる場合においても、本発明では、比較的低温で溶融する低融点金属層７を溶融して、端子３と端子６とを接合するため、加圧の圧力を極めて小さくするか、加圧を省略することもできる。このため、溶融状態の低融点金属層７の構成材料が面方向へはみ出すのが防止され、隣接する端子同士のリークをより確実に防止することができるという利点もある。
加熱の条件は、特に限定されないが、例えば、加熱の温度が１５０〜３００℃程度、好ましくは２００〜２６０℃程度とされ、加熱の時間が、例えば、１〜３０分程度、好ましくは３〜１０分程度とされる。
【００４３】
また、本工程［Ａ２］は、必要に応じて、例えば、高周波、超音波等を付与しつつ行うようにしてもよい。
本工程［Ａ２］により、半導体チップ１の各端子３と、対応する配線基板４の端子６とが接合される。なお、この状態では、半導体チップ１と配線基板４との間には、間隙１０が形成されている。
【００４４】
ここで、配線基板４の基板５が各種樹脂材料で構成されたもの、すなわち、樹脂製の基板（基材）５に配線パターン６０が設けられた可撓性配線基板（プレキシブル配線基板）である場合には、特に、配線基板４の熱膨張係数は、半導体チップ１のそれと大きく異なるため、端子３と端子６との接合に際し、加熱温度が高温になるのを避けたいが、本発明を用いることにより、高温での加熱を回避することができ、端子３と端子６との位置ズレを防止して、これらのより確実な接合が可能となる。
このようなことから、本発明は、半導体チップ１を可撓性配線基板へ実装する際に、特に有効である。
【００４５】
［Ａ３］封止材による封止工程
次に、半導体チップ１と配線基板４との間に形成された間隙１０に、その縁部からノズルＮを用いて封止材８を供給（充填）する（図３（ｄ）参照）。供給された封止材８は、毛細管現象により間隙１０のほぼ全域に展開され、間隙１０が封止される。
この封止材８は、例えば、間隙１０への水分（湿気）の侵入防止、半導体チップ１と配線基板４との密着性の向上、半導体チップ１および配線基板４の保護等を目的として供給されるものである。
【００４６】
封止材８としては、例えば、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、ケトン樹脂等の熱硬化性樹脂の前駆体（未硬化または半硬化の熱硬化性樹脂）を主材料とするものが好適に使用される。熱硬化性樹脂の前駆体を主としてなる封止材８は、前述したような目的への使用に適している。
また、封止材８中には、カップリング剤、着色剤、難燃剤、低応力成分、離型剤、酸化防止剤、無機フィラー等の各種添加剤を配合（混合）するようにしてもよい。
【００４７】
次に、必要に応じて、間隙１０に充填された封止材８を硬化させる。熱硬化性樹脂の前駆体を主としてなる封止材８を用いる場合は、加熱するようにすればよい。この場合、加熱の温度は、熱硬化性樹脂の種類により設定され、特に限定されないが、例えば、１００〜２００℃程度とされる。
なお、封止材８は、間隙１０に充填（供給）するのみでなく、半導体チップ１全体を覆うように供給して、その全体を封止してもよい。
以上のような工程を経て、本発明の半導体実装基板１００が得られる（図３（ｅ）参照）。
【００４８】
＜第２実施形態＞
次に、本発明の半導体チップの実装方法の第２実施形態について説明する。
図４は、本発明の半導体チップの実装方法の第２実施形態を示す工程図（断面図）である。なお、以下の説明では、図４中の上側を「上」、下側を「下」と言う。
【００４９】
以下、第２実施形態の半導体チップの実装方法について説明するが、前記第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２実施形態の半導体チップの実装方法は、前記工程［Ａ１］において充填物９を介在させて半導体チップ１と配線基板４とを積層する点、および、前記工程［Ａ３］が省略される点以外は、前記第１実施形態と同様である。
【００５０】
［Ｂ１］対応する端子同士の位置決め工程
本実施形態では、配線基板４に半導体チップ１を積層する前に、まず、配線基板４の上面（基板５の一方の面５１）に、粘着性または接着性を有する充填物９を供給する（図示せず）。
次に、配線基板４に半導体チップ１を、充填物９を介在させるように積層するとともに、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを、低融点金属層７を介して接触するよう位置決めする（図４（ｂ）参照）。
【００５１】
粘着性または接着性を有する充填物９の存在により、端子３と端子６との位置決めをより容易かつ確実に行うことができるとともに、位置決めした後においては、半導体チップ１と配線基板４とのズレを防止して、端子３と端子６とがズレるのを確実に防止することができる。
この充填物９は、ペースト状をなすもの、シート状をなすもの等のいかなるものを用いてもよい。ペースト状の充填物９を用いる場合、充填物９は、例えば、テーブル（基台）上に均一に塗布された充填物９に、配線基板４の上面を接触させる方法や、ディスペンサーにより配線基板４の上面に塗布する方法等により供給することができる。また、これらの方法は、併用することもできる。
なお、充填物９は、半導体チップ１の下面（基板２の一方の面２１）に供給するようにしてもよく、配線基板４の上面および半導体チップ１の下面の双方に供給するようにしてもよい。
【００５２】
充填物９としては、比較的高い粘度を有するものであれば、種々のものが使用可能であるが、例えば、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、ケトン樹脂等の熱硬化性樹脂の前駆体（未硬化または半硬化の熱硬化瀬樹脂）を主材料とするものが好適に使用される。
熱硬化性樹脂の前駆体を主材料とする充填物９を用いることにより、次工程［Ｂ２］の端子３と端子６とを接合する際の加熱により、充填物９が熱硬化して、半導体チップ１と配線基板４との間に形成される間隙１０が封止される。このため、本実施形態では、前述したような工程［Ａ３］を省略することができる。
【００５３】
［Ｂ２］対応する端子同士の接合工程
次に、前記工程［Ａ２］と同様の工程を行う。これにより、対応する端子同士を接合するとともに、充填物９を硬化させる。
以上のような工程を経て、本発明の半導体実装基板１００’が得られる（図４（ｃ）参照）。
このような第２実施形態の半導体チップの実装方法によっても、前記第１実施形態と同様の作用・効果が得られる。
【００５４】
＜第３実施形態＞
次に、本発明の半導体チップの実装方法の第３実施形態について説明する。
図５は、本発明の半導体チップの実装方法の第３実施形態を示す工程図（断面図）である。なお、以下の説明では、図５中の上側を「上」、下側を「下」と言う。
【００５５】
以下、第３実施形態の半導体チップの実装方法について説明するが、前記第１および第２実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第３実施形態の半導体チップの実装方法は、前記工程［Ｂ１］で用いる充填物９の構成と異なる構成の充填物９’を用いる点以外は、前記第２実施形態と同様である。
【００５６】
［Ｃ１］対応する端子同士の位置決め工程
本実施形態では、充填物として導電性粒子９１を含む充填物９’（異方性導電性ペースト、異方性導電性膜）を用いる。
これにより、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを位置決めすると、低融点金属層７と配線基板４の端子６との間に、導電性粒子９１が介在するようになる（図５（ｂ）参照）。
【００５７】
このような導電性粒子９１を含む充填物９’を用いることにより、例えば、半導体チップ１の端子３や配線基板４の端子６に、高さのバラツキがある場合等でも、半導体チップ１を配線基板４に積層した際に、このバラツキに起因して生じる端子３と対応する端子６との隙間（ギャップ）を導電性粒子９１により補うことができ、その結果、各端子３と対応する端子６とを確実に接触させることができるという利点がある。
この導電性粒子９１としては、例えば、Ｎｉ、Ｓｎ、Ａｇ、Ａｕまたはこれらを含む合金等の各種金属材料で構成される粒子、各種樹脂材料で構成された粒子の表面を前記の金属材料で被覆したもの等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００５８】
［Ｃ２］対応する端子同士の接合工程
次に、前記工程［Ｂ２］と同様の工程を行う。
以上のような工程を経て、本発明の半導体実装基板１００’’が得られる（図５（ｃ）参照）。
このような第３実施形態の半導体チップの実装方法によっても、前記第１および第２実施形態と同様の作用・効果が得られる。
【００５９】
次に、上述のような半導体実装基板１００（または１００’、１００’’）を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを表示装置に適用した場合を一例に説明する。
【００６０】
図６は、本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図６中の上側を「上」、下側を「下」と言う。
図６に示す表示装置（電気光学装置）３００は、透過型の液晶表示装置であり、表示パネル（表示部）２００と、本発明の半導体実装基板１００（または１００’、１００’’）と、図示しないバックライトとを有している。
【００６１】
表示パネル２００は、枠状のシール材２３０を介して貼りあわされた第１パネル基板２２０と、第１パネル基板２２０に対向する第２パネル基板２４０と、これらで囲まれる空間に封入された液晶を含む液晶層２７０とを有している。
第１パネル基板２２０および第２パネル基板２４０は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板２２０、２４０の液晶層２７０側の面には、それぞれ、例えばＩＴＯ等で構成される透明電極２１０、２５０が設けられている。これらの透明電極２１０、２５０を介して、液晶層２７０に電圧が印加される。
【００６２】
また、第１パネル基板２２０の下面および第２パネル基板２４０の上面（いずれも液晶層２７０と反対側の面）には、それぞれ、偏光板２６０、２８０が設けられている。
また、第１パネル基板２２０は、第２パネル基板２４０から張り出した部分（張出領域２０１）を有している。この張出領域２０１にまで、各透明電極２１０、２５０が延在して設けられている。
【００６３】
半導体実装基板（可撓性回路基板）１００は、配線基板４と、この配線基板４に実装された半導体チップ１とを有している。
配線基板４は、可撓性を有する基板５の一方の面（図６中、上面）５１に配線パターン（リード）６０が形成され、その一端部（図６中、左側）において、配線パターン６０が下方を向くように長手方向の途中で折り曲げられている。
そして、この一端部において、配線パターン６０と張出領域２０１に延在する各透明電極２１０、２５０の端部とが、導電性粒子４１０を含む異方性導電性材料（異方性導電性ペースト、異方性導電性膜）４００を介して接続されている。
【００６４】
また、配線パターン６０の面方向の中央部には、配線パターン６０の端部により端子６が形成されており、この端子６に半導体チップ１の端子３が接合（接続）されている。
これにより、各透明電極２１０、２５０と半導体チップ１との電気的導通が得られている。
半導体チップ１は、表示パネル２００の駆動用ＩＣとして設けられており、各透明電極２１０、２５０への電圧の印加量、印加パターン等を制御する。この半導体チップ１の駆動制御により、表示パネル２００では、所望の情報（静止画および動画の双方を含む画像）が表示される。
【００６５】
なお、本発明の電子デバイスは、図示の表示装置３００への適用に限定されず、例えば、有機または無機ＥＬ表示装置、電気泳動表示装置等の他の表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド等に適用することもできる。
そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
【００６６】
以下、本発明の電子機器について、図７〜図９に示す実施形態に基づき、詳細に説明する。
図７は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００は、表示ユニット１１０６が前述の表示装置３００を備えており、表示パネル（表示部）２００の表示面が表示ユニット１１０６の前面に向くよう配置されている。
【００６７】
図８は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、前述の表示装置３００を備えている。
表示装置３００の表示パネル（表示部）２００は、操作ボタン１２０２と受話口１２０４との間において、その表示面が携帯電話機１２００の前面に向くよう配置されている。
【００６８】
図９は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
【００６９】
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、前述の表示装置３００の表示パネル（表示部）２００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示パネル２００は、被写体を電子画像として表示するファインダとして機能する。
また、ケース１３０２の正面側（図９においては裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が表示パネル２００に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリ１３０８に転送・格納される。
【００７０】
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図９に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ１３０８に格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
【００７１】
なお、本発明の電子機器は、図７のパーソナルコンピュータ（モバイル型パーソナルコンピュータ）、図８の携帯電話、図９のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンタ）、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ等に適用することができる。
【００７２】
以上、本発明の半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体チップの実装方法では、必要に応じて、任意の目的の工程を追加することもできる。
また、本発明の半導体チップの実装方法は、複数の半導体チップを積層するのに用いてもよい。
また、本発明において実装される半導体チップは、予め複数の半導体チップを積層した積層体であってもよい。
【図面の簡単な説明】
【図１】本発明で用いられる半導体チップおよび配線基板の一例を示す断面図である。
【図２】本発明の半導体チップの実装方法の第１実施形態を示す工程図（断面図）である。
【図３】本発明の半導体チップの実装方法の第１実施形態を示す工程図（断面図）である。
【図４】本発明の半導体チップの実装方法の第２実施形態を示す工程図（断面図）である。
【図５】本発明の半導体チップの実装方法の第３実施形態を示す工程図（断面図）である。
【図６】本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。
【図７】本発明の電子デバイスを備える電子機器（ノート型パーソナルコンピュータ）である。
【図８】本発明の電子デバイスを備える電子機器（携帯電話）である。
【図９】本発明の電子デバイスを備える電子機器（ディジタルスチルカメラ）である。
【符号の説明】
１‥‥半導体チップ２‥‥基板２１、２２‥‥面２１１‥‥配線パターン３‥‥端子４‥‥配線基板５‥‥基板５１‥‥面６‥‥端子６０‥‥配線パターン７‥‥低融点金属層８‥‥封止材９、９’‥‥充填物９１‥‥導電性粒子１０‥‥間隙１００、１００’、１００’’‥‥半導体実装基板２００‥‥表示パネル２０１‥‥張出領域２１０‥‥透明電極２２０‥‥第１パネル基板２３０‥‥シール材２４０‥‥第２パネル基板２５０‥‥透明電極２６０、２８０‥‥偏光板２７０‥‥液晶層３００‥‥表示装置４００‥‥異方性導電性材料４１０‥‥導電性粒子１１００‥‥パーソナルコンピュータ１１０２‥‥キーボード１１０４‥‥本体部１１０６‥‥表示ユニット１２００‥‥携帯電話機１２０２‥‥操作ボタン１２０４‥‥受話口１２０６‥‥送話口１３００‥‥ディジタルスチルカメラ１３０２‥‥ケース（ボディー）１３０４‥‥受光ユニット１３０６‥‥シャッタボタン１３０８‥‥メモリ１３１２‥‥ビデオ信号出力端子１３１４‥‥データ通信用の入出力端子１４３０‥‥テレビモニタ１４４０‥‥パーソナルコンピュータＭ‥‥マスクＳ‥‥スキージＮ‥‥ノズル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor chip mounting method, a semiconductor mounting substrate, an electronic device, and an electronic apparatus.
[0002]
[Prior art]
As a technique for mounting a semiconductor chip on a tape substrate (flexible wiring board), there is a COF (Chip On Film) mounting technique (see, for example, Patent Document 1).
When mounting a semiconductor chip on a tape substrate using this COF mounting technology, the terminals of the semiconductor chip and the corresponding wiring substrate terminals are positioned, and heating and pressurization are performed in this state. Corresponding terminals are melted and alloyed, for example.
[0003]
However, in the conventional method, since the terminals are alloyed and joined, it is necessary to perform heating and pressurization performed at the time of joining at a high temperature and a high load. At this time, the semiconductor chip and the tape substrate are each expanded by heating at a high temperature, but due to the difference in their thermal expansion coefficients, there is a problem that the corresponding terminals are displaced from each other and reliable bonding cannot be performed. there were.
[0004]
In recent years, as electronic devices have higher performance and smaller size, the distance (pitch) between terminals provided on a semiconductor chip is becoming narrower (narrower pitch). Under such circumstances, when heating / pressurization with high temperature and high load as described above is used, there is a concern that the rate of occurrence of leakage between adjacent terminals may increase.
Moreover, although the terminal of the semiconductor chip described in Patent Document 1 is formed by an electrolytic plating method, when the terminal is formed by such an electrolytic plating method, the distance between the terminals is considered in consideration of the manufacturing process. It is considered difficult to make the pitch more narrow.
[0005]
[Patent Document 1]
JP 2002-299363 A
[0006]
[Problems to be solved by the invention]
An object of the present invention is to provide a semiconductor chip mounting method capable of bonding at a low temperature, a semiconductor mounting substrate, a highly reliable electronic device, and an electronic apparatus including such an electronic device.
[0007]
[Means for Solving the Problems]
  Such an object is achieved by the present invention described below.
  The semiconductor chip mounting method of the present invention is a semiconductor chip mounting method in which a semiconductor chip having a terminal formed by an electroless plating method is mounted on a wiring board having a thermal expansion coefficient different from that of the semiconductor chip. And
Forming a terminal of the wiring board;
Forming the terminals of the semiconductor chip wider than the terminals of the wiring board by the electroless plating method;
Forming a low melting point metal layer made of a material having a melting point lower than the constituent material of the terminal of the semiconductor chip so that the terminal of the semiconductor chip has a width substantially equal to the terminal;
  The terminal of the semiconductor chip and the terminal of the wiring board corresponding to this,Said low melting point metal layerPositioning to contact via
  The low melting point metal layer is melted by heating,Covering the side surface of the terminal of the wiring board with the low melting point metal layer, the corresponding terminal of the semiconductor chip and the terminal of the wiring boardJoining, and
  And a step of sealing at least a gap formed between the semiconductor chip and the wiring substrate with a sealing material.
  As a result, the semiconductor chip and the wiring board can be joined at a low temperature.
[0008]
In the semiconductor chip mounting method of the present invention, the sealing material is preferably mainly composed of an uncured or semi-cured thermosetting resin.
A sealing material mainly composed of an uncured or semi-cured thermosetting resin (thermosetting resin precursor) is suitable for various uses of the sealing material.
[0009]
  The semiconductor chip mounting method of the present invention is a semiconductor chip mounting method in which a semiconductor chip having a terminal formed by an electroless plating method is mounted on a wiring board having a thermal expansion coefficient different from that of the semiconductor chip. And
Forming a terminal of the wiring board;
Forming the terminals of the semiconductor chip wider than the terminals of the wiring board by the electroless plating method;
Forming a low melting point metal layer made of a material having a melting point lower than the constituent material of the terminal of the semiconductor chip so that the terminal of the semiconductor chip has a width substantially equal to the terminal;
  An adhesive or adhesive filler is interposed between the semiconductor chip and the wiring board, and these are stacked, and the terminals of the semiconductor chip and the corresponding terminals of the wiring board are provided. ,The low melting point metal layerPositioning to contact via,
  The low melting point metal layer is melted by heating,Covering the side surface of the terminal of the wiring board with the low melting point metal layer, the corresponding terminal of the semiconductor chip and the terminal of the wiring boardAnd a step of curing the filler.
  As a result, the semiconductor chip and the wiring board can be joined at a low temperature.
[0010]
In the semiconductor chip mounting method of the present invention, it is preferable that the filling is in a paste form or a sheet form.
Various types of fillers can be used.
[0011]
In the semiconductor chip mounting method of the present invention, it is preferable that the filler is mainly composed of an uncured or semi-cured thermosetting resin.
By using a filler whose main material is uncured or semi-cured thermosetting resin (precursor of thermosetting resin), the mounting process can be simplified.
[0012]
In the semiconductor chip mounting method of the present invention, it is preferable that the filler contains conductive particles.
By using the filler containing electroconductive particle, each terminal and the corresponding terminal can be made to contact reliably.
[0013]
In the semiconductor chip mounting method of the present invention, in the step of melting the low melting point metal layer by heating, the low melting point metal layer is preferably melted while applying high frequency or ultrasonic waves.
  In the semiconductor chip mounting method of the present invention, it is preferable that the low melting point metal layer is mainly composed of a brazing material.
  The brazing filler metal melts at a relatively low temperature, is excellent in conductivity, and is easily available.
[0014]
In the semiconductor chip mounting method of the present invention, the brazing material is preferably solder.
Since the melting point of solder is particularly low, the above-described effects are further improved by configuring the low melting point metal layer using solder as a main material.
[0015]
In the semiconductor chip mounting method of the present invention, it is preferable that the low melting point metal layer is provided on a terminal of the semiconductor chip.
This facilitates handling and formation of the low melting point metal layer.
[0016]
In the semiconductor chip mounting method of the present invention, the low melting point metal layer is preferably formed by a dipping method or a printing method.
According to this method, the low melting point metal layer can be easily and reliably formed.
[0017]
In the semiconductor chip mounting method of the present invention, it is preferable that the terminal of the semiconductor chip is made of Ni, Au, Cu, Sn, or an alloy containing these.
These materials are excellent in conductivity and have high adhesion to the constituent material of the wiring pattern of the semiconductor chip.
[0018]
In the semiconductor chip mounting method of the present invention, the wiring board is preferably a flexible wiring board in which a wiring pattern is provided on a resin base material.
The present invention is particularly effective when a semiconductor chip is mounted on a flexible wiring board.
[0019]
  The semiconductor chip mounting method of the present invention is a semiconductor chip mounting method in which a semiconductor chip having a terminal formed by an electroless plating method is mounted on a wiring board having a thermal expansion coefficient different from that of the semiconductor chip. And
Forming a terminal of the wiring board;
Forming the terminals of the semiconductor chip wider than the terminals of the wiring board by the electroless plating method;
Forming a low melting point metal layer made of a material having a melting point lower than the constituent material of the terminal of the semiconductor chip so that the terminal of the semiconductor chip has a width substantially equal to the terminal;
  The terminal of the semiconductor chip and the terminal of the wiring board corresponding to this,Said low melting point metal layerPositioning to contact via
  The low melting point metal layer is melted by heating,Covering the side surface of the terminal of the wiring board with the low melting point metal layer, the corresponding terminal of the semiconductor chip and the terminal of the wiring boardAnd a step of bonding.
  The semiconductor mounting substrate of the present invention is characterized in that the semiconductor chip is mounted on the wiring substrate by the semiconductor chip mounting method of the present invention.
  Thereby, a highly reliable semiconductor mounting substrate can be obtained.
[0020]
An electronic device according to the present invention includes the semiconductor mounting substrate according to the present invention.
Thereby, an electronic device with high reliability can be obtained.
[0021]
An electronic apparatus according to the present invention includes the electronic device according to the present invention.
As a result, a highly reliable electronic device can be obtained.
[0022]
The electronic device of the present invention preferably includes a display unit.
The electronic device of the present invention is particularly preferably applied to electronic devices having various display functions.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
The semiconductor chip in the present invention includes both a bare chip (both individual chip and wafer) and a semiconductor package.
Hereinafter, preferred embodiments of a semiconductor chip mounting method, a semiconductor mounting substrate, an electronic device, and an electronic apparatus according to the present invention will be described.
[0024]
First, an example of a semiconductor chip and a wiring board used in the present invention will be described with reference to FIG.
FIG. 1 is a cross-sectional view showing an example of a semiconductor chip and a wiring board used in the present invention. In the following description, the upper side in FIG. 1 is referred to as “upper” and the lower side is referred to as “lower”.
A semiconductor chip 1 shown in FIG. 1 has a substrate 2 and a plurality of terminals 3 provided on one surface (lower surface) 21 of the substrate 2.
[0025]
The substrate 2 is made of a semiconductor material such as Si, for example. The thickness (average) of the substrate 2 is not particularly limited, but is usually about 0.05 to 1 mm.
Moreover, the board | substrate 2 may be comprised not only with what was comprised by the single layer but by the laminated body of a some layer.
An integrated circuit (not shown) is formed on one surface 21 of the substrate 2, and the terminals 3 are disposed so as to contact a part of the wiring pattern 211 of the integrated circuit.
[0026]
The wiring pattern 211 is made of, for example, Al, Cu, W, Mo, Ti, or an alloy containing these.
On the wiring pattern 211, Ni plating, Au plating, or the like is performed by, for example, electrolytic plating.
The integrated circuit may be formed on the other surface 22 of the substrate 2 or may be formed on both the surface 21 and the surface 22. Further, in the case where the substrate 2 is configured by a stacked body of a plurality of layers, the integrated circuit may be formed inside the substrate 2.
[0027]
The terminal 3 is formed by an electroless plating method. By forming the terminals 3 using the electroless plating method, the distance (pitch) between the terminals 3 can be set (designed) to be smaller (for example, about 5 to 30 μm). As a result, it is possible to cope with the narrow pitch (higher arrangement density of terminals) required in accordance with higher performance and smaller size of electronic devices.
The constituent material of the terminal 3 includes, for example, Ni, Au, Cu, Sn, Ag, or an alloy containing these, and among these, Ni, Au, Cu, Sn, or an alloy containing these is particularly preferable. Is preferred. These materials are excellent in conductivity and have high adhesion to the constituent material of the wiring pattern 211 as described above.
[0028]
Each of the terminals 3 is set to have substantially the same thickness (height), and the thickness (average) is not particularly limited, but is, for example, about 5 to 30 μm. Also, the cross-sectional area of the terminal 3 is not particularly limited, and for example, 5 × 10^-3~ 5x10^-2mm²It is said to be about.
Such a terminal 3 can be formed, for example, by forming a desired resist pattern on the surface 21 of the substrate 2 by photolithography and performing electroless plating using the resist pattern as a mask.
[0029]
On the other hand, the wiring substrate 4 shown in FIG. 1 has a substrate 5 and a plurality of terminals 6 provided on one surface (upper surface) 51 of the substrate 5.
The substrate 5 is composed of, for example, various glasses, various ceramics, semiconductor materials such as Si, various resin materials, or any combination thereof. The thickness (average) of the substrate 5 is not particularly limited, but is usually about 0.1 to 3 mm.
[0030]
Further, the substrate 5 is not limited to a single layer, but may be a multilayer structure.
A wiring pattern 60 made of, for example, Au, Sn, Cu, Ag, or an alloy containing these is formed on one surface 51 of the substrate 5. The end portions of the wiring pattern (lead) 60 constitute each terminal 6.
Note that the wiring pattern 60 may be formed inside the substrate 5 when the substrate 5 is formed of a laminate of a plurality of layers.
[0031]
Next, the semiconductor chip mounting method of the present invention will be described.
The semiconductor chip mounting method of the present invention can be used for mounting the semiconductor chip 1 on various wiring boards 4, but when mounting on the wiring board 4 having a thermal expansion coefficient different from that of the semiconductor chip 1. It is preferable to apply to.
<First Embodiment>
First, a first embodiment of a semiconductor chip mounting method of the present invention will be described.
[0032]
2 and 3 are process diagrams (cross-sectional views) showing a first embodiment of a semiconductor chip mounting method according to the present invention, respectively. In the following description, the upper side in FIGS. 2 and 3 is referred to as “upper” and the lower side is referred to as “lower”.
The semiconductor chip mounting method of the first embodiment includes a positioning process between corresponding terminals, a bonding process between corresponding terminals, and a sealing process using a sealing material. Hereinafter, each process will be described sequentially.
[0033]
[A1] Positioning process between corresponding terminals
In this embodiment, first, the low melting point metal layer 7 is formed (covered) on the end portion (end portion opposite to the substrate 2) of the terminal 3 of the semiconductor chip 1 (see FIG. 2A).
The low melting point metal layer 7 is made of a material having a melting point lower than that of the constituent material of the terminal 3 of the semiconductor chip 1. When the semiconductor chip 1 and / or the wiring substrate 4 is heated in the next step [A2], the comparison is made. Melts at low temperatures.
[0034]
The method for forming the low-melting point metal layer 7 is not particularly limited. For example, a dipping method, a printing method, a wet plating method such as electrolytic plating, immersion plating, and electroless plating, or a chemical such as thermal CVD, plasma CVD, or laser CVD. Examples include vapor deposition (CVD), vacuum deposition, sputtering, dry plating methods such as ion plating, thermal spraying, joining metal foils, etc. Among these, the dipping method or the printing method is particularly preferable. According to this method, the low melting point metal layer 7 can be easily and reliably formed. FIG. 2A shows the case where the printing method is used.
[0035]
When the dipping method is used, the low melting point metal layer 7 can be formed, for example, by immersing the end portion of the terminal 3 in the constituent material of the molten low melting point metal layer 7.
When the printing method is used, the low melting point metal layer 7 is melted by a squeegee S using a mask M having a through hole corresponding to the cross-sectional shape of the terminal 3 as shown in FIG. By sweeping the constituent material of the low-melting-point metal layer 7 in the state, it can be formed by supplying it to the end face (the upper face in FIG. 2A) of the terminal 3 through the through hole.
The mask M may be a resist pattern used when the terminals 3 are formed by an electroless plating method.
[0036]
Next, the semiconductor chip 1 is laminated on the wiring board 4, and the terminal 3 of the semiconductor chip 1 and the terminal 6 of the wiring board 4 corresponding to the semiconductor chip 1 are positioned so as to contact each other via the low melting point metal layer 7 ( (Refer FIG.2 (b)).
In the present embodiment, the case where the low melting point metal layer 7 is provided at the end of the terminal 3 of the semiconductor chip 1 has been described as a representative. However, the low melting point metal layer 7 is formed on the terminal 6 of the wiring substrate 4 ( 2 may be provided on the upper surface), and when the semiconductor chip 1 is laminated on the wiring substrate 4, the sheet-like (lamellar) low melting point metal layer 7 is sandwiched between the terminal 3 and the terminal 6. It is good also as a structure which does.
[0037]
The low melting point metal layer 7 is preferably provided at the end of the terminal 3 of the semiconductor chip 1 in terms of easy handling and formation of the low melting point metal layer 7. In this case, the low melting point metal layer 7 may be provided on the semiconductor chip 1 in advance, that is, may be bonded to the terminal 3.
Further, when the low melting point metal layer 7 is bonded to the terminal 3 of the semiconductor chip 1 in advance, an arbitrary purpose (for example, the terminal 3 and the low melting point metal layer is provided between the terminal 3 and the low melting point metal layer 7. 1) or two or more layers may be provided.
[0038]
[A2] Joining process between corresponding terminals
Next, one or both of the semiconductor chip 1 and the wiring substrate 4 obtained in the step [A1] are heated to melt and solidify (harden) the low melting point metal layer 7. Thereby, the terminal 3 of the semiconductor chip 1 and the terminal 6 of the corresponding wiring board 4 are joined (see FIG. 2C).
As described above, since the low melting point metal layer 7 melts at a relatively low temperature, the heating temperature (heating temperature) in this step [A2] can be set low.
[0039]
Here, if the low melting point metal layer 7 is not provided (not used), at the time of joining the terminal 3 and the terminal 6, one or both of the terminal 3 and the terminal 6 are melted (or softened) at the heating temperature. About a temperature (for example, about 300 to 500 ° C.) is required. When exposed to such a high temperature, the degree of expansion of the semiconductor chip 1 and the wiring substrate 4 in the surface direction and the thickness direction is greatly different from each other due to the difference in their thermal expansion coefficients. As a result, a displacement occurs between the terminal 3 and the corresponding terminal 6. As a result, the terminals 3 and 6 cannot be reliably bonded, and the bonding reliability (connection reliability) between the semiconductor chip 1 and the wiring substrate 4 is lowered.
[0040]
On the other hand, in the present invention, by providing (using) the low melting point metal layer 7, the heating temperature can be lowered at the time of joining the terminal 3 and the terminal 6, so the surfaces of the semiconductor chip 1 and the wiring substrate 4. The expansion in the direction and the thickness direction can be reduced, respectively. As a result, the positional deviation between the terminal 3 and the corresponding terminal 6 can be prevented. Thereby, the terminal 3 and the terminal 6 can be reliably bonded, and excellent bonding reliability (connection reliability) between the semiconductor chip 1 and the wiring substrate 4 can be obtained.
For this reason, the constituent material of the low melting point metal layer 7 is preferably melted at as low a temperature as possible, and specifically, a material mainly composed of a brazing material is preferable. The brazing filler metal melts at a relatively low temperature, is excellent in conductivity, and is easily available.
[0041]
Examples of the brazing material include solder, silver brazing, copper brazing, phosphor copper brazing, brass brazing, aluminum brazing, nickel brazing, and the like, and one or more of these may be used in combination. it can. Among these, solder is particularly suitable as the brazing material. Since the melting point of solder is particularly low, the above-described effects are further improved by forming the low melting point metal layer 7 using solder as a main material.
[0042]
This step [A2] can be performed, for example, by heating / pressing with a bonding tool, heating by reflow (hot air, infrared rays, etc.), or the like.
In the case of using reflow, of course, even in the case of using a bonding tool, in the present invention, the low melting point metal layer 7 that melts at a relatively low temperature is melted to join the terminals 3 and 6 together. The pressurizing pressure can be made extremely small or the pressurizing can be omitted. For this reason, it is prevented that the constituent material of the molten low melting point metal layer 7 protrudes in the surface direction, and there is an advantage that leakage between adjacent terminals can be more reliably prevented.
Although the heating conditions are not particularly limited, for example, the heating temperature is about 150 to 300 ° C., preferably about 200 to 260 ° C., and the heating time is, for example, about 1 to 30 minutes, preferably 3 to 10 It is about a minute.
[0043]
Moreover, you may be made to perform this process [A2], providing a high frequency, an ultrasonic wave, etc. as needed, for example.
By this step [A2], each terminal 3 of the semiconductor chip 1 and the corresponding terminal 6 of the wiring board 4 are joined. In this state, a gap 10 is formed between the semiconductor chip 1 and the wiring substrate 4.
[0044]
Here, the substrate 5 of the wiring substrate 4 is made of various resin materials, that is, a flexible wiring substrate (plexable wiring substrate) in which a wiring pattern 60 is provided on a resin substrate (base material) 5. In particular, since the thermal expansion coefficient of the wiring board 4 is significantly different from that of the semiconductor chip 1, it is desirable to avoid the heating temperature from becoming high when the terminals 3 and 6 are joined, but the present invention is used. Thus, heating at a high temperature can be avoided, the positional deviation between the terminal 3 and the terminal 6 can be prevented, and more reliable bonding of these can be achieved.
For this reason, the present invention is particularly effective when the semiconductor chip 1 is mounted on a flexible wiring board.
[0045]
[A3] Sealing process with sealing material
Next, the sealing material 8 is supplied (filled) into the gap 10 formed between the semiconductor chip 1 and the wiring substrate 4 from the edge using the nozzle N (see FIG. 3D). The supplied sealing material 8 is developed almost all over the gap 10 by capillary action, and the gap 10 is sealed.
The sealing material 8 is supplied for the purpose of preventing moisture (humidity) from entering the gap 10, improving the adhesion between the semiconductor chip 1 and the wiring substrate 4, protecting the semiconductor chip 1 and the wiring substrate 4, and the like. Is.
[0046]
The sealing material 8 is mainly composed of a thermosetting resin precursor (uncured or semi-cured thermosetting resin) such as an epoxy resin, a phenol resin, a urea resin, a melamine resin, or a ketone resin. Are preferably used. The sealing material 8 mainly composed of a precursor of a thermosetting resin is suitable for use for the purpose as described above.
Moreover, in the sealing material 8, you may make it mix | blend (mix) various additives, such as a coupling agent, a coloring agent, a flame retardant, a low stress component, a mold release agent, antioxidant, and an inorganic filler. .
[0047]
Next, the sealing material 8 filled in the gap 10 is cured as necessary. In the case of using the sealing material 8 mainly composed of a precursor of a thermosetting resin, it may be heated. In this case, the heating temperature is set according to the type of the thermosetting resin and is not particularly limited, but is, for example, about 100 to 200 ° C.
Note that the sealing material 8 may not only fill (supply) the gap 10 but also supply the sealing material 8 so as to cover the entire semiconductor chip 1 to seal the whole.
Through the steps as described above, the semiconductor mounting substrate 100 of the present invention is obtained (see FIG. 3E).
[0048]
Second Embodiment
Next, a second embodiment of the semiconductor chip mounting method of the present invention will be described.
FIG. 4 is a process diagram (cross-sectional view) showing a second embodiment of the semiconductor chip mounting method of the present invention. In the following description, the upper side in FIG. 4 is referred to as “upper” and the lower side is referred to as “lower”.
[0049]
Hereinafter, a semiconductor chip mounting method according to the second embodiment will be described. The description will focus on differences from the first embodiment, and description of similar matters will be omitted.
In the semiconductor chip mounting method according to the second embodiment, the semiconductor chip 1 and the wiring substrate 4 are stacked with the filler 9 interposed in the step [A1], and the step [A3] is omitted. Other than the above, the second embodiment is the same as the first embodiment.
[0050]
[B1] Positioning process between corresponding terminals
In the present embodiment, before the semiconductor chip 1 is stacked on the wiring board 4, first, the filling material 9 having adhesiveness or adhesiveness is supplied to the upper surface of the wiring board 4 (one surface 51 of the substrate 5) ( Not shown).
Next, the semiconductor chip 1 is laminated on the wiring board 4 with the filler 9 interposed therebetween, and the terminal 3 of the semiconductor chip 1 and the terminal 6 of the wiring board 4 corresponding thereto are connected to the low melting point metal layer 7. Is positioned so as to contact with each other (see FIG. 4B).
[0051]
Due to the presence of the filling material 9 having adhesiveness or adhesiveness, the terminal 3 and the terminal 6 can be positioned more easily and reliably, and after the positioning, the misalignment between the semiconductor chip 1 and the wiring substrate 4 is achieved. It is possible to reliably prevent the terminal 3 and the terminal 6 from shifting.
The filling 9 may be any material such as a paste or sheet. When the paste-like filling 9 is used, the filling 9 is, for example, a method in which the upper surface of the wiring board 4 is brought into contact with the filling 9 uniformly applied on a table (base), or by using a dispenser. It can supply by the method of apply | coating to the upper surface of this. Moreover, these methods can also be used together.
The filler 9 may be supplied to the lower surface of the semiconductor chip 1 (one surface 21 of the substrate 2), or may be supplied to both the upper surface of the wiring substrate 4 and the lower surface of the semiconductor chip 1. Good.
[0052]
As the filler 9, various materials can be used as long as they have a relatively high viscosity. For example, a thermosetting resin such as an epoxy resin, a phenol resin, a urea resin, a melamine resin, or a ketone resin can be used. What uses a precursor (uncured or semi-cured thermosetting resin) as a main material is preferably used.
By using the filler 9 whose main material is a precursor of a thermosetting resin, the filler 9 is thermoset by heating when joining the terminal 3 and the terminal 6 in the next step [B2]. A gap 10 formed between the chip 1 and the wiring substrate 4 is sealed. For this reason, in this embodiment, process [A3] as mentioned above can be omitted.
[0053]
[B2] Joining process between corresponding terminals
Next, the same process as the process [A2] is performed. Thereby, while corresponding terminals are joined, the filler 9 is hardened.
Through the steps as described above, the semiconductor mounting substrate 100 ′ of the present invention is obtained (see FIG. 4C).
Also according to the semiconductor chip mounting method of the second embodiment, the same operations and effects as those of the first embodiment can be obtained.
[0054]
<Third Embodiment>
Next, a third embodiment of the semiconductor chip mounting method of the present invention will be described.
FIG. 5 is a process diagram (cross-sectional view) showing a third embodiment of the semiconductor chip mounting method of the present invention. In the following description, the upper side in FIG. 5 is referred to as “upper” and the lower side is referred to as “lower”.
[0055]
Hereinafter, a semiconductor chip mounting method according to the third embodiment will be described. The description will focus on differences from the first and second embodiments, and description of similar matters will be omitted.
The semiconductor chip mounting method of the third embodiment is the same as that of the second embodiment, except that a filler 9 'having a configuration different from that of the filler 9 used in the step [B1] is used.
[0056]
[C1] Positioning process between corresponding terminals
In the present embodiment, a filler 9 ′ (an anisotropic conductive paste, an anisotropic conductive film) including conductive particles 91 is used as the filler.
Thus, when the terminal 3 of the semiconductor chip 1 and the terminal 6 of the wiring board 4 corresponding to the terminal 3 are positioned, the conductive particles 91 are interposed between the low melting point metal layer 7 and the terminal 6 of the wiring board 4. (See FIG. 5B).
[0057]
By using such a filling 9 ′ containing the conductive particles 91, the semiconductor chip 1 can be wired even when the terminals 3 of the semiconductor chip 1 and the terminals 6 of the wiring substrate 4 have height variations. When laminated on the substrate 4, a gap (gap) between the terminal 3 and the corresponding terminal 6 generated due to this variation can be compensated by the conductive particles 91, and as a result, the terminal 6 corresponding to each terminal 3. There is an advantage that can be reliably contacted.
As the conductive particles 91, for example, particles composed of various metal materials such as Ni, Sn, Ag, Au or alloys containing them, and the surfaces of particles composed of various resin materials are covered with the metal materials. These can be used, and one or more of these can be used in combination.
[0058]
[C2] Joining process between corresponding terminals
Next, the same process as the process [B2] is performed.
Through the steps as described above, the semiconductor mounting substrate 100 ″ of the present invention is obtained (see FIG. 5C).
Also by the semiconductor chip mounting method of the third embodiment, the same operations and effects as those of the first and second embodiments can be obtained.
[0059]
Next, an electronic device including the semiconductor mounting substrate 100 (or 100 ′, 100 ″) as described above, that is, an electronic device of the present invention will be described.
Below, the case where the electronic device of this invention is applied to a display apparatus is demonstrated to an example.
[0060]
FIG. 6 is a cross-sectional view showing an embodiment in which the electronic device of the present invention is applied to a display device. In the following description, the upper side in FIG. 6 is referred to as “upper” and the lower side is referred to as “lower”.
A display device (electro-optical device) 300 shown in FIG. 6 is a transmissive liquid crystal display device, and includes a display panel (display unit) 200, a semiconductor mounting substrate 100 (or 100 ′, 100 ″) of the present invention, A backlight (not shown).
[0061]
The display panel 200 includes a first panel substrate 220 pasted through a frame-shaped sealing material 230, a second panel substrate 240 facing the first panel substrate 220, and a liquid crystal sealed in a space surrounded by these. A liquid crystal layer 270 including
Each of the first panel substrate 220 and the second panel substrate 240 is made of a glass substrate, for example. Transparent electrodes 210 and 250 made of, for example, ITO are provided on the surfaces of the panel substrates 220 and 240 on the liquid crystal layer 270 side, respectively. A voltage is applied to the liquid crystal layer 270 through the transparent electrodes 210 and 250.
[0062]
Further, polarizing plates 260 and 280 are provided on the lower surface of the first panel substrate 220 and the upper surface of the second panel substrate 240 (both surfaces opposite to the liquid crystal layer 270), respectively.
Further, the first panel substrate 220 has a portion (an overhang region 201) that protrudes from the second panel substrate 240. The transparent electrodes 210 and 250 are provided to extend to the overhang area 201.
[0063]
A semiconductor mounting board (flexible circuit board) 100 includes a wiring board 4 and a semiconductor chip 1 mounted on the wiring board 4.
The wiring substrate 4 has a wiring pattern (lead) 60 formed on one surface (upper surface in FIG. 6) 51 of the flexible substrate 5, and the wiring pattern 60 is formed at one end (left side in FIG. 6). Is bent halfway in the longitudinal direction so as to face downward.
At one end, the wiring pattern 60 and the ends of the transparent electrodes 210 and 250 extending to the overhanging region 201 are made of an anisotropic conductive material (an anisotropic conductive paste) containing conductive particles 410. , An anisotropic conductive film) 400.
[0064]
Further, a terminal 6 is formed at the center of the wiring pattern 60 in the surface direction by an end of the wiring pattern 60, and the terminal 3 of the semiconductor chip 1 is joined (connected) to the terminal 6.
Thereby, electrical continuity between the transparent electrodes 210 and 250 and the semiconductor chip 1 is obtained.
The semiconductor chip 1 is provided as a driving IC for the display panel 200, and controls the amount of voltage applied to each transparent electrode 210, 250, the application pattern, and the like. By the drive control of the semiconductor chip 1, desired information (an image including both a still image and a moving image) is displayed on the display panel 200.
[0065]
The electronic device of the present invention is not limited to the application to the illustrated display device 300. For example, another display device such as an organic or inorganic EL display device or an electrophoretic display device, or a liquid droplet ejection device such as an inkjet recording head. It can also be applied to a head for use.
And the electronic device of this invention provided with such an electronic device is applicable to various electronic devices.
[0066]
Hereinafter, the electronic device of the present invention will be described in detail based on the embodiments shown in FIGS.
FIG. 7 is a perspective view showing the configuration of a mobile (or notebook) personal computer to which the electronic apparatus of the present invention is applied.
In this figure, a personal computer 1100 includes a main body 1104 having a keyboard 1102 and a display unit 1106. The display unit 1106 is supported by the main body 1104 via a hinge structure so as to be rotatable. Yes.
In this personal computer 1100, the display unit 1106 includes the display device 300 described above, and the display surface of the display panel (display unit) 200 is arranged to face the front surface of the display unit 1106.
[0067]
FIG. 8 is a perspective view showing a configuration of a mobile phone (including PHS) to which the electronic apparatus of the invention is applied.
In this figure, a cellular phone 1200 includes the above-described display device 300 together with a plurality of operation buttons 1202, an earpiece 1204 and a mouthpiece 1206.
The display panel (display unit) 200 of the display device 300 is arranged between the operation buttons 1202 and the earpiece 1204 so that the display surface faces the front surface of the mobile phone 1200.
[0068]
FIG. 9 is a perspective view showing the configuration of a digital still camera to which the electronic apparatus of the present invention is applied. In this figure, connection with an external device is also simply shown.
Here, an ordinary camera sensitizes a silver halide photographic film with a light image of a subject, whereas a digital still camera 1300 photoelectrically converts a light image of a subject with an imaging device such as a CCD (Charge Coupled Device). An imaging signal (image signal) is generated.
[0069]
The display panel (display unit) 200 of the display device 300 described above is provided on the back surface of the case (body) 1302 in the digital still camera 1300, and is configured to perform display based on an imaging signal from the CCD. Reference numeral 200 functions as a viewfinder that displays the subject as an electronic image.
A light receiving unit 1304 including an optical lens (imaging optical system), a CCD, and the like is provided on the front side (the back side in FIG. 9) of the case 1302.
When the photographer confirms the subject image displayed on the display panel 200 and presses the shutter button 1306, the CCD image pickup signal at that time is transferred and stored in the memory 1308.
[0070]
In the digital still camera 1300, a video signal output terminal 1312 and an input / output terminal 1314 for data communication are provided on the side surface of the case 1302. As shown in FIG. 9, a television monitor 1430 is connected to the video signal output terminal 1312 and a personal computer 1440 is connected to the input / output terminal 1314 for data communication as necessary. Further, the imaging signal stored in the memory 1308 is output to the television monitor 1430 or the personal computer 1440 by a predetermined operation.
[0071]
In addition to the personal computer (mobile personal computer) in FIG. 7, the mobile phone in FIG. 8, and the digital still camera in FIG. 9, the electronic apparatus of the present invention includes, for example, an ink jet discharge device (for example, an ink jet printer), Laptop personal computers, TVs, video cameras, video tape recorders, car navigation devices, pagers, electronic notebooks (including those with communication functions), electronic dictionaries, calculators, electronic game devices, word processors, workstations, videophones, crime prevention TV monitor, electronic binoculars, POS terminal, medical equipment (for example, electronic thermometer, blood pressure monitor, blood glucose meter, electrocardiogram measuring device, ultrasonic diagnostic device, electronic endoscope), fish detector, various measuring devices, instruments (for example, Vehicle, aircraft, ship instrumentation), flight simulator It can be applied to.
[0072]
The semiconductor chip mounting method, semiconductor mounting substrate, electronic device, and electronic apparatus of the present invention have been described based on the illustrated embodiments, but the present invention is not limited to these.
For example, in the semiconductor chip mounting method of the present invention, an optional process can be added as necessary.
Further, the semiconductor chip mounting method of the present invention may be used to stack a plurality of semiconductor chips.
Moreover, the semiconductor chip mounted in the present invention may be a stacked body in which a plurality of semiconductor chips are stacked in advance.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of a semiconductor chip and a wiring board used in the present invention.
FIG. 2 is a process diagram (cross-sectional view) showing a first embodiment of a semiconductor chip mounting method of the present invention;
FIG. 3 is a process diagram (cross-sectional view) showing a first embodiment of a semiconductor chip mounting method of the present invention;
FIG. 4 is a process diagram (cross-sectional view) showing a second embodiment of a semiconductor chip mounting method of the present invention.
FIG. 5 is a process diagram (cross-sectional view) showing a third embodiment of the semiconductor chip mounting method of the present invention;
FIG. 6 is a cross-sectional view showing an embodiment when the electronic device of the present invention is applied to a display device.
FIG. 7 is an electronic apparatus (notebook personal computer) including the electronic device of the present invention.
FIG. 8 is an electronic apparatus (mobile phone) including the electronic device of the present invention.
FIG. 9 is an electronic apparatus (digital still camera) including the electronic device of the present invention.
[Explanation of symbols]
1 .. Semiconductor chip 2... Substrate 21, 22... Surface 211... Wiring pattern 3 .. terminal 4... Wiring substrate 5 .. substrate 51 .. surface 6. Melting point metal layer 8 ... Sealing material 9, 9 '... Filling 91 ... Conductive particles 10 ... Gap 100, 100', 100 "... Semiconductor mounting substrate 200 ... Display panel 201 ... Overhang Area 210 ... Transparent electrode 220 ... First panel substrate 230 ... Sealing material 240 ... Second panel substrate 250 ... Transparent electrode 260, 280 ... Polarizer plate 270 ... Liquid crystal layer 300 ... Display device 400 ... Anisotropic conductive material 410 ... Conductive particles 1100 ... Personal computer 1102 ... Keyboard 1104 ... Main body 1106 ... Display unit 1200 ... Mobile phone Speaker 1202 ... Operation buttons 1204 ... Earpiece 1206 ... Mouthpiece 1300 ... Digital still camera 1302 ... Case (body) 1304 ... Light receiving unit 1306 ... Shutter button 1308 ... Memory 1312 ... Video signal output Terminal 1314 ... I / O terminal for data communication 1430 ... Television monitor 1440 ... Personal computer M ... Mask S ... Squeegee N ... Nozzle

Claims

A semiconductor chip mounting method for mounting a semiconductor chip having a terminal formed by an electroless plating method on a wiring board having a thermal expansion coefficient different from that of the semiconductor chip,
Forming a terminal of the wiring board;
Forming the terminals of the semiconductor chip wider than the terminals of the wiring board by the electroless plating method;
Forming a low melting point metal layer made of a material having a melting point lower than the constituent material of the terminal of the semiconductor chip so that the terminal of the semiconductor chip has a width substantially equal to the terminal;
And terminals of said semiconductor chip, comprising the steps of positioning to the terminal of the wiring substrate corresponding thereto, contact via the low melting point metal layer,
The step of melting the low melting point metal layer by heating and covering the side surface of the terminal of the wiring board with the low melting point metal layer to join the corresponding terminal of the semiconductor chip and the terminal of the wiring board When,
A method of mounting a semiconductor chip, comprising: sealing at least a gap formed between the semiconductor chip and the wiring board with a sealing material.

The semiconductor chip mounting method according to claim 1, wherein the sealing material is mainly an uncured or semi-cured thermosetting resin.

A semiconductor chip mounting method for mounting a semiconductor chip having a terminal formed by an electroless plating method on a wiring board having a thermal expansion coefficient different from that of the semiconductor chip,
Forming a terminal of the wiring board;
Forming the terminals of the semiconductor chip wider than the terminals of the wiring board by the electroless plating method;
Forming a low melting point metal layer made of a material having a melting point lower than the constituent material of the terminal of the semiconductor chip so that the terminal of the semiconductor chip has a width substantially equal to the terminal;
An adhesive or adhesive filler is interposed between the semiconductor chip and the wiring board, and these are stacked, and the terminals of the semiconductor chip and the corresponding terminals of the wiring board are provided. Positioning to contact via the low melting point metal layer ;
The low melting point metal layer is melted by heating, and the low melting point metal layer covers the side surface of the terminal of the wiring board, and joins the corresponding terminal of the semiconductor chip and the terminal of the wiring board. And a step of curing the filler. A method for mounting a semiconductor chip, comprising:

The semiconductor chip mounting method according to claim 3, wherein the filling is in a paste form or a sheet form.

The semiconductor chip mounting method according to claim 3 or 4, wherein the filling is mainly composed of an uncured or semi-cured thermosetting resin.

The semiconductor chip mounting method according to claim 3, wherein the filler contains conductive particles.

The method for mounting a semiconductor chip according to claim 1, wherein in the step of melting the low melting point metal layer by heating, the low melting point metal layer is melted while applying high frequency or ultrasonic waves.

The low melting point metal layer, a semiconductor chip mounting method according to any one of claims 1 to 7 is provided on the terminals of the semiconductor chip.

The semiconductor chip mounting method according to claim 8 , wherein the low melting point metal layer is formed by a dipping method or a printing method.

The semiconductor chip terminals, Ni, Au, Cu, Sn, or a semiconductor chip mounting method according to any one of claims 1 is composed of an alloy containing these 9.

The wiring board, a semiconductor chip mounting method according to any one of claims 1 to 10 wiring pattern made of a resin substrate is a flexible wiring board provided.

A semiconductor chip mounting method for mounting a semiconductor chip having a terminal formed by an electroless plating method on a wiring board having a thermal expansion coefficient different from that of the semiconductor chip,
Forming a terminal of the wiring board;
Forming the terminals of the semiconductor chip wider than the terminals of the wiring board by the electroless plating method;
Forming a low melting point metal layer made of a material having a melting point lower than the constituent material of the terminal of the semiconductor chip so that the terminal of the semiconductor chip has a width substantially equal to the terminal;
And terminals of said semiconductor chip, comprising the steps of positioning to the terminal of the wiring substrate corresponding thereto, contact via the low melting point metal layer,
The step of melting the low melting point metal layer by heating and covering the side surface of the terminal of the wiring board with the low melting point metal layer to join the corresponding terminal of the semiconductor chip and the terminal of the wiring board A method for mounting a semiconductor chip, comprising:

13. A semiconductor mounting substrate, wherein a semiconductor chip is mounted on a wiring substrate by the semiconductor chip mounting method according to claim 1.

An electronic device comprising the semiconductor mounting substrate according to claim 13.

An electronic apparatus comprising the electronic device according to claim 14.

The electronic device of Claim 15 provided with a display part.