[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004200247A - Terminal, forming method therefor, semiconductor chip, semiconductor mounting substrate, electronic device and electronic apparatus - Google Patents

Terminal, forming method therefor, semiconductor chip, semiconductor mounting substrate, electronic device and electronic apparatus Download PDF

Info

Publication number
JP2004200247A
JP2004200247A JP2002364399A JP2002364399A JP2004200247A JP 2004200247 A JP2004200247 A JP 2004200247A JP 2002364399 A JP2002364399 A JP 2002364399A JP 2002364399 A JP2002364399 A JP 2002364399A JP 2004200247 A JP2004200247 A JP 2004200247A
Authority
JP
Japan
Prior art keywords
terminal
mask
substrate
forming
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002364399A
Other languages
Japanese (ja)
Inventor
Takeshi Yoda
剛 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002364399A priority Critical patent/JP2004200247A/en
Publication of JP2004200247A publication Critical patent/JP2004200247A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a terminal realizing highly reliable bonding, and to provide a forming method of the terminal, a semiconductor chip, a highly reliable semiconductor mounting substrate, an electronic device and an electronic apparatus having the device. <P>SOLUTION: The terminal 3 is arranged in such a way that it is brought into contact with a part of a wiring pattern 211 formed on the side of one face 21 of the substrate 2, and a step 30 dented for a whole periphery is given at an end opposite to the substrate 2. Thus, highly reliable bonding is realized. The terminal 3 has one step 30 along a height direction and it is composed of a substrate side 3a which is on the side of the substrate 2 compared to the step 30 and of a remaining end side 3b. They form a taper shape where a cross section area continuously decreases toward a receding direction from the substrate 2. It is desirable that B/A satisfies a relation of 0.3 to 0.9 when the cross section area (average) of the substrate side 3a is set to be A[mm<SP>2</SP>] and that of the end side 3b to be B[mm<SP>2</SP>]. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明が属する技術分野】
本発明は、端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化にともない半導体チップの高密度実装の必要性が高まっている。
半導体チップの配線基板への実装方法としては、例えば、半導体チップ側の端子（バンプ）と、配線基板の端子とを、半田等のろう材を介して接続する方法等により行われている。かかる方法によれば、半導体チップと配線基板とを接続する際の加熱温度を低く抑えることができるので、接合すべき端子同士のズレを防止して、これらの接合信頼性（接続信頼性）を向上させることや、コストを削減させることができるという利点がある。
【０００３】
しかしながら、このような実装方法では、高密度実装に伴って端子の間隔（ピッチ）を狭くした場合に、隣接する端子に設けられたろう材が溶融して互いに接触し、隣接する端子同士の間でショートが生じる場合がある。
かかる問題点を解決すべく、側面の高さ方向に沿って、複数の凹部を形成した構成の端子が提案されている（例えば、特許文献１参照。）。この端子では、半導体チップを配線基板に実装する際に、溶融状態のろう材の過剰分を凹部に逃がすことができ、ろう材の面方向への広がりを抑えることができる。その結果、かかる端子を備える半導体チップの配線基板への接合信頼性を高めることができる。
【０００４】
ところで、端子にろう材を設ける方法としては、例えば、ディッピング法や印刷法等が挙げられるが、特許文献１に記載の端子に対して、これらの方法を用いてろう材を設けた場合、いずれの場合も、溶融状態のろう材が凹部を伝って半導体チップの基板にまで至り、基板上でろう材の接触が生じるおそれがある。
なお、かかる不都合を防止すべく、端子に設けるろう材の量を少なくした場合には、半導体チップ側の端子と、これに対応する配線基板側の端子とを確実に接合（接続）することができず、半導体チップと配線基板との接合信頼性（接続信頼性）が低下する場合がある。
【０００５】
【特許文献１】
特開２００２−７６０４７号公報（図５）
【０００６】
【発明が解決しようとする課題】
本発明の目的は、信頼性の高い接合を可能にする端子、この端子の形成方法、半導体チップ、信頼性の高い半導体実装基板、電子デバイスおよびこれを備える電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的は、下記の本発明により達成される。
本発明の端子は、基材上に設けられた端子であって、
前記基材と反対側の端部に、その全周に亘って凹没する段差部が形成されていることを特徴とする。
これにより、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化（端子の配線密度の高密度化）に対応することができるとともに、信頼性の高い接合が可能になる。
【０００８】
本発明の端子では、前記段差部は、平面視で環状をなしていることが好ましい。
これにより、より信頼性の高い接合が可能になる。
【０００９】
本発明の端子では、前記段差部は、その幅がほぼ一定であることが好ましい。。
これにより、より信頼性の高い接合が可能になる。
【００１０】
本発明の端子は、前記基材から遠ざかる方向に向かって横断面積が連続的に減少する部分を有することが好ましい。
これにより、さらなる狭ピッチ化に対応することができる。
【００１１】
本発明の端子は、その高さ方向に沿って前記段差部を１つ有し、
前記段差部より前記基材側の基材側部分の横断面積（平均）をＡ［ｍｍ２］とし、残りの端部側部分の横断面積（平均）をＢ［ｍｍ２］としたとき、Ｂ／Ａが０．３〜０．９なる関係を満足することが好ましい。
これにより、より信頼性の高い接合が可能になる。
【００１２】
本発明の端子は、その高さ方向の任意の位置における横断面形状が、いずれもほぼ相似形であることが好ましい。
これにより、端子をより容易に形成すること、すなわち、製造工程の簡易化等を図ることができる。
【００１３】
本発明の端子は、その横断面形状がほぼ長方形をなしていることが好ましい。
これにより、隣接する端子同士の狭ピッチ化に対応しつつ、接合すべき端子同士の十分な接触面積を確保することができる。
【００１４】
本発明の端子は、複数の金属層の積層体で構成されていることが好ましい。
これにより、各種目的に応じた端子を形成することができる。
【００１５】
本発明の端子では、複数の前記金属層のうち、最も前記基材側に位置する金属層は、ＮｉまたはＮｉを含む合金を主成分とした金属で構成されていることが好ましい。
これらのものは、硬度が高くかつ導電性に優れ、また、例えば半導体チップに形成された配線パターンの構成材料との密着性も高い。
【００１６】
本発明の端子では、前記基材と反対側の端部には、前記端子の構成材料より融点の低い低融点金属を主材料とする低融点金属層が設けられていることが好ましい。
これにより、より信頼性の高い接合（接続）が可能になる。
【００１７】
本発明の端子では、前記段差部は、前記低融点金属を載置する機能または溶融状態の前記低融点金属の流出を阻止する機能を有することが好ましい。
これにより、隣接する端子同士の間でのショートを確実に防止することができる。
【００１８】
本発明の端子の形成方法は、基材上に、該基材から遠ざかる方向の途中で、横断面積が段階的に減少する貫通孔を有するマスクを形成する工程と、
前記貫通孔内に端子を形成する工程と、
前記マスクの厚さ方向の少なくとも一部を除去する工程とを有することを特徴とする。
これにより、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化（端子の配線密度の高密度化）に対応することができるとともに、信頼性の高い接合が可能な端子が得られる。
【００１９】
本発明の端子の形成方法では、前記マスクは、複数のマスク層の積層体で構成されることが好ましい。
これにより、本発明の端子を形成するのに必要な形状のマスクをより容易に得る（形成する）ことができる。
【００２０】
本発明の端子の形成方法では、複数の前記マスク層は、マスク形状が一括して形成されることが好ましい。
これにより、製造工程数の削減や製造コストの低減を図ることができる。
【００２１】
本発明の端子の形成方法では、前記マスクは、フォトリソグラフィー法により形成されることが好ましい。
これにより、端子同士の間隔（ピッチ）をより小さくすることができるとともに、形状および位置精度のよいマスクパターンが形成できる。
【００２２】
本発明の端子の形成方法では、前記マスクの構成材料は、ネガタイプの感光性樹脂を主とするものであることが好ましい。
これにより、本発明の端子を形成するのに必要な形状のマスクをより容易に得る（形成する）ことができる。
【００２３】
本発明の端子の形成方法では、前記マスクは、複数のマスク層で構成され、これらのうちの任意の２つのマスク層について、前記基材に近い側に位置するマスク層の構成材料が、前記基材に遠い側に位置するマスク層の構成材料より、光に対する感度が低いもの、または、光の透過率が低いものであることが好ましい。
これにより、本発明の端子を形成するのに必要な形状のマスクをより容易に得る（形成する）ことができる。
【００２４】
本発明の端子の形成方法では、前記端子の形成に先立って、前記マスクの表面付近を硬化させる工程を有することが好ましい。
これにより、次工程以降における各種処理に対するマスクの耐性（強度）を向上させることができる。
【００２５】
本発明の端子の形成方法では、前記硬化は、前記マスクに紫外線を照射することにより行われることが好ましい。
これにより、大掛かりな設備を必要とせず、容易かつ確実にマスクの表面付近を硬化させることができる。
【００２６】
本発明の端子の形成方法では、前記端子は、無電解メッキ法により形成されることが好ましい。
これにより、配線パターン上に直接端子を形成することが可能であるため、製造コストを低減することができ、また、隣接する端子同士の間隔（ピッチ）をより小さくすることができる。
【００２７】
本発明の端子の形成方法では、前記マスクは、剥離液により除去されることが好ましい。
これにより、マスクの除去を、大掛かりな設備を必要とせず、容易かつ確実に行うことができる。
【００２８】
本発明の半導体チップは、本発明の端子を有することを特徴とする。
これにより、信頼性の高い接合が可能な半導体チップが得られる。
【００２９】
本発明の半導体実装基板は、本発明の半導体チップが配線基板に実装されてなることを特徴とする。
これにより、信頼性の高い半導体実装基板が得られる。
【００３０】
本発明の電子デバイスは、本発明の半導体実装基板を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
【００３１】
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００３２】
本発明の電子機器では、表示部を備えることが好ましい。
本発明の電子機器は、特に、各種の表示機能を有する電子機器に適用するのが好ましい。
【００３３】
【発明の実施の形態】
本発明の半導体チップには、ベアチップ（個別のチップおよびウェハの双方）および半導体パッケージのいずれのものをも含む。
以下、本発明の端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器を添付図面に示す好適実施形態に基づいて詳細に説明する。
【００３４】
図１は、本発明の半導体実装基板の全体構成を示す縦断面図であり、図２は、実装前の本発明の半導体チップおよび配線基板の構成を示す縦断面図であり、図３は、本発明の端子の構成を示す平面図である。以下の説明では、図１〜図３中の上側を「上」、下側を「下」と言う。
図１に示す半導体実装基板（半導体装置）１００は、本発明の半導体チップ１が配線基板４に実装され、半導体チップ１と配線基板４との間に形成される間隙７が封止材（アンダーフィル材やＮＣＰ）９で封止されてなるものである。
【００３５】
図２に示すように、本発明の半導体チップ１は、基板２と、基板２の一方の面（下面）２１側に設けられた複数の端子（バンプ）３と、低融点金属層８とを有している。
基板２は、例えば、Ｓｉ等の半導体材料で構成されている。基板２の厚さ（平均）は、特に限定されないが、好ましくは、３０〜１０００μｍ程度とされる。
また、基板２は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００３６】
この基板２の一方の面２１側には、集積回路（図示せず）が形成され、この集積回路は、パッシベーション膜（絶縁膜）２１２で覆われている。そして、このパッシベーション膜２１２から、集積回路の配線パターン２１１の一部が露出しており、かかる配線パターン２１１の露出部（パッド）に接触するように端子３が配設されている。なお、本実施形態では、基板２、集積回路、配線パターン２１１およびパッシベーション膜２１２により、基材が構成されている。
配線パターン２１１は、例えば、Ａｌ、Ｃｕ、Ｗ、Ｍｏ、Ｓｉまたはこれらを含む合金等で構成されている。さらに、この配線パターン２１１上には、例えば無電解メッキ法等により、Ｎｉメッキ、Ａｕメッキ等が施されている。
【００３７】
また、パッシベーション膜２１２は、例えば、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ−Ｎ）、ポリイミド、その他の酸化物、窒化物、酸化窒化物等で構成されている。このパッシベーション膜２１２は、これらの材料の単層膜であってもよく、２層以上が積層された多層膜であってもよい。
なお、集積回路は、基板２の他方の面２２側に形成されていてもよく、面２１側および面２２側の双方に形成されていてもよい。また、基板２が複数の層の積層体で構成される場合には、集積回路は、基板２の内部に形成されていてもよい。
【００３８】
端子３は、その基板２と反対側の端部に、その全周に亘って凹没する段差部３０を有している。本実施形態では、端子３は、その厚さ方向に沿って、この段差部３０を１つ（１段）有しており、この段差部３０より基板２側の基板側部分（図２中、上側部分）３ａと、残りの端部側部分（図２中、下側部分）３ｂとで構成されている。このような構成により、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化（端子の配線密度の高密度化）に対応することができる。
【００３９】
また、後述する低融点金属層８を、端子３の基板２と反対側の端部に設ける際には、例えば、端子３の基板２と反対側の端部を鉛直上方に向けた状態で、この端部に溶融状態の低融点金属を供給することが行われるが、この際、段差部３０が、溶融状態の低融点金属を受け止め、溶融状態の低融点金属が端子３の側方への流出を阻止することができる。すなわち、段差部３０は、溶融状態の低融点金属の流出を阻止する機能を有する。これにより、隣接する端子３に供給された低融点金属が、基板２の面２１にまで至り、互いに接触するのを防止することができる。その結果、隣接する端子３同士の間でのショートをより確実に防止することができる。
【００４０】
また、段差部３０は、低融点金属を載置する機能を有する。すなわち、端子３が段差部３０を有することにより、端子３と低融点金属との接触面積を増大させることができ、端部側部分３ｂの周囲（端子３の基板２と反対側の端部）に、端子３と配線基板４の端子６との接続（接合）の際に必要かつ十分な量の低融点金属を設けることができる。
【００４１】
この段差部３０は、図３に示すように、平面視で環状（リング状）をなし、その幅（図３中、幅Ｗ）がほぼ一定となるように設定されている。これにより、段差部３０は、端子３の周方向において、より均等に溶融状態の低融点金属を保持することができ、前述したような効果がより顕著に発揮される。その結果、より信頼性の高い接合が可能になる。
この幅Ｗは、特に限定されないが、１〜５μｍ程度であるのが好ましく、１〜３μｍ程度であるのがより好ましい。
【００４２】
このような端子３は、図２に示すように、基板側部分（基材側部分）３ａおよび端部側部分３ｂの双方が、基板２から遠ざかる方向に向かって横断面積が連続的に減少するテーパ状をなしている。これにより、さらなる狭ピッチ化（端子の配線密度の高密度化）に対応することができる。
なお、端子３は、図示の構成とは異なり、その高さ方向に沿って、横断面積がほぼ一定となっていてもよい。
【００４３】
また、端子３の寸法は、特に限定されないが、例えば、図３に示すように、基板側部分３ａの横断面積（平均）をＡ［ｍｍ２］とし、端部側部分３ｂの横断面積（平均）をＢ［ｍｍ２］としたとき、Ｂ／Ａが０．３〜０．９なる関係を満足するのが好ましく、０．７〜０．９なる関係を満足するのがより好ましい。これにより、前述したような効果がより顕著に発揮される。
具体的には、基板側部分３ａの横断面積（平均）Ａは、５００〜３０００μｍ２程度であるのが好ましく、６００〜１８００μｍ２程度であるのがより好ましい。一方、端部側部分３ｂの横断面積（平均）Ｂは、１５０〜２７００μｍ２程度であるのが好ましく、４００〜１７００μｍ２程度であるのがより好ましい。
【００４４】
端子３の横断面形状も、特に限定されず、例えば、長方形、正方形のような四角形、三角形、六角形のような多角形、円形等のいかなるものであってもよいが、ほぼ長方形をなすものであるのが好ましい。これにより、隣接する端子３同士の狭ピッチ化に対応しつつ、後述する配線基板４の端子６との十分な接触面積を確保することができる。
【００４５】
また、基板側部分３ａの横断面形状と端部側部分３ｂの横断面形状とは、異なっていてもよいが、ほぼ相似形であるのが好ましい。換言すれば、端子３は、その高さ方向の任意の位置における横断面形状が、いずれもほぼ相似形であるのが好ましい。これにより、端子３をより容易に形成すること、すなわち、製造工程の簡易化等を図ることができる。
【００４６】
本実施形態では、このような端子３は、第１の金属層３１と第２の金属層３２との２層の金属層の積層体で構成されている。端子３を複数の金属層の積層体で構成することにより、各種目的に応じた端子３を形成することができる。
第１の金属層３１は、最も基板２側に位置し、端子３の本体を構成する部分である。この第１の金属層３１は、配線パターン２１１と相互拡散しにくい材料（バリアメタル）で構成されているのが好ましい。また、隣接する端子３同士の間隔（ピッチ）が小さくなった場合、比較的硬質の材料で構成されているのが好ましい。これにより、端子３全体として変形しにくいため、隣接する端子３同士の接触を防ぐことができる。
【００４７】
第１の金属層３１の構成材料としては、例えば、Ｎｉ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｓｎ、Ｐ、Ｂまたはこれらを含む合金等が挙げられるが、これらの中でも、特に、ＮｉまたはＮｉを含む合金を主成分にした金属であるのが好ましい。これらのものは、配線パターン２１１とのバリアメタル性に優れ、さらに、硬度が高くかつ導電性に優れ、また、前述したような配線パターン２１１の構成材料との密着性も高い。
【００４８】
また、第２の金属層３２は、種々の目的で設けることができるが、本実施形態では、後述する低融点金属層８との密着性（接合性）を向上させる目的で設けらる。この場合、第２の金属層３２の構成材料としては、例えば、Ｃｕ、Ａｕまたはこれらを含む合金等が挙げられる。
端子３は、それぞれ、ほぼ等しい厚さ（高さ）に設定されており、その厚さ（平均）は、特に限定されないが、好ましくは、１５〜２５μｍ程度とされる。
なお、端子３を複数の金属層の積層体で構成する場合、３層以上であってもよく、また、端子３は、単層のものであってもよい。
【００４９】
このような端子３の基板２と反対側の端部（端部側部分３ｂの周囲）には、端子３の構成材料より融点の低い低融点金属を主材料とする低融点金属層８が設けられている。低融点金属層８は、比較的低温（例えば、１５０〜２５０℃程度）で溶融するので、端子３と端子６との接合（接続）に際し、加熱温度を低くすることができ、その結果、半導体チップ１および配線基板４の面方向および厚さ方向への膨張を、それぞれ、小さくすることができ、接合すべき端子同士の位置ズレを防止することができる。このため、接合すべき端子同士をより確実に接合することができ（すなわち、より信頼性の高い接合（接続）が可能になり）、半導体チップ１と配線基板４との接合信頼性（接続信頼性）をより向上させることができる。
低融点金属としては、例えば、半田または鉛フリー半田、銀ろう、銅ろう、燐銅ろう、黄銅ろう、アルミろう、ニッケルろうのようなろう材が好適に使用される。なお、ここで、鉛フリー半田とは、実質的に鉛を含まないか、または、鉛を含む場合でも、その含有量が極めて少ない半田のことを言う。
【００５０】
一方、図２に示す配線基板４は、基板５と、基板５の一方の面（上面）５１側に設けられた複数の端子６とを有している。
基板５は、例えば、各種ガラス、各種セラミックス、Ｓｉ等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。
基板５の厚さ（平均）は、特に限定されないが、好ましくは、２０μｍ〜３ｍｍ程度とされる。
また、基板５は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００５１】
この基板５の一方の面５１側には、例えば、Ａｕ、Ｓｎ、Ｃｕ、ＩＴＯまたはこれらを含む合金等で構成される配線パターン６０が形成され（設けられ）ている。そして、この配線パターン（リード）６０の端部が各端子６を構成している。
なお、配線パターン６０は、基板２が複数の層の積層体で構成される場合には、基板５の内部に形成されていてもよい。
【００５２】
以上のような配線基板４に、半導体チップ１を、それらの対応する端子３、６同士が接合するように実装し、半導体チップ１と配線基板４との間隙７を封止材（アンダーフィル材）９により封止して、本発明の半導体実装基板１００とする。
端子３と端子６との接合は、例えば、接合すべき端子同士を、低融点金属層８を介して位置あわせ（位置決め）した後、半導体チップ１および配線基板４の一方または双方を加熱して、低融点金属層８（および端子３の一部）を溶融または軟化した後、硬化（固化）することにより行うことができる。
【００５３】
この加熱は、例えば、ボンディングツールによる加熱や、リフロー（熱風、赤外線等による加熱）等により行うことができる。
加熱の温度（加熱温度）は、特に限定されないが、好ましくは、２００〜５００℃程度、より好ましくは、２５０〜４５０℃程度とされる。
また、この加熱の時間（加熱時間）も、特に限定されないが、好ましくは、１〜５０秒程度、より好ましくは、１〜１０秒程度とされる。
さらに、この加熱の際には、必要に応じて、例えば、加圧や、高周波、超音波等の付与等を併用するようにしてもよい。
【００５４】
このとき、本発明の端子３には、前述したような段差部３０が設けられているので、溶融状態の低融点金属のうちの不要分（過剰分）は、段差部３０に収容（吸収）される。このため、半導体チップ１の端子３と配線基板４の端子６との接合（接続）に際し、溶融状態の低融点金属が横方向（面方向）に広がり互いに接触し、隣接する端子３同士がショートするのを好適に防止することができる。特に、図示の構成とは上下逆となるようにして、すなわち、端子３の基板２と反対側の端部を鉛直上方に向けた状態で、半導体チップ１を配線基板４に実装する際に、かかる効果が顕著に発揮される。
【００５５】
以上のようにして、半導体チップ１の各端子３と、これに対応する配線基板４の端子６とを接合した状態では、半導体チップ１の基板２と配線基板４の基板５との間には、間隙７が形成されている。換言すれば、接合された端子３および６と、これに隣接する接合された端子３および６との間に間隙７が存在する。この間隙７に、封止材９を充填して、封止する。
【００５６】
間隙７への封止材９の充填方法は、特に限定されないが、例えば、半導体チップ１の縁部からノズル等を用いて封止材９を供給、充填する方法を用いることができる。半導体チップ１の縁部に供給された封止材９は、毛細管現象により間隙７のほぼ全域に展開され、間隙７が封止される。かかる方法によれば、比較的容易に、間隙７に封止材９を充填することができる。
間隙７に封止材９を充填（封止）することにより、間隙７への水分（湿気）の侵入防止、半導体チップ１と配線基板４との密着性（接合強度）の向上、半導体チップ１および配線基板４の保護等の効果が発揮される。
【００５７】
封止材９は、樹脂材料を主とするものが好ましく、特に、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ケトン樹脂等の熱硬化性樹脂またはその前駆体（未硬化または半硬化の熱硬化性樹脂）を主材料とするものが好ましい。これにより、前記効果がより顕著に発揮される。
また、封止材９中には、カップリング剤、着色剤、難燃剤、低応力成分、離型剤、酸化防止剤、無機フィラー等の各種添加剤が配合（混合）されていてもよい。
【００５８】
間隙７に充填された熱硬化性樹脂の前駆体による封止材９は、必要時に硬化させる。この封止材９の硬化は、好ましくは加熱（例えば、１００〜３００℃程度）により行われるが、その他、例えば、紫外線、電子線、放射線等の照射により硬化させる方法もある。
なお、封止材９は、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを位置決めするのに先立って、半導体チップ１の面２１側および／または配線基板４の面５１側に供給しておき、半導体チップ１を配線基板４に積層するようにしてもよい。
【００５９】
このような構成により、前述のような材料で構成される封止材９は、適度な粘着性（または接着性）を有することから、接合すべき端子同士の位置決めを行う際に、この位置決めをより容易かつ確実に行うことができるという利点がある。
また、この場合、封止材９には、導電性粒子を含むものを用いることもできる。これにより、半導体チップ１の端子３や配線基板４の端子６に、高さのバラツキがある場合等でも、半導体チップ１を配線基板４に実装した際に、このバラツキに起因して生じる端子３、６間の隙間（ギャップ）を導電性粒子により補うことができ、その結果、各端子３とこれに対応する端子６とを確実に接合し、導通させることができるという利点がある。
このような導電性粒子としては、例えば、Ｎｉ、Ｓｎ、Ａｇ、Ａｕ、Ｃｕまたはこれらを含む合金等の各種金属材料で構成される粒子、各種樹脂材料で構成された粒子の表面を前記の金属材料で被覆したもの等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００６０】
次に、本発明の端子の形成方法および低融点金属層の形成方法（半導体チップの製造方法）について説明する。図４および図５は、それぞれ、本発明の端子の形成方法および低融点金属層の形成方法を示す工程図（縦断面図）である。なお、以下の説明では、図４および図５中の上側を「上」、下側を「下」と言う。
以下、端子３および低融点金属層８の形成方法について、図４および図５を参照しつつ説明する。
【００６１】
[１Ａ] マスク（レジスト層）の形成工程
基板２の配線パターン２１１が形成された側の面（図４中、上面）に、マスクを形成する。マスクとしては、例えば、フォトリソグラフィー法、インクジェット印刷法、スクリーン印刷法等により形成されたものが挙げられるが、特に、フォトリソグラフィー法により形成されたものが好ましい。マスクをフォトリソグラフィー法により形成することにより、端子３を形成するための間隔（ピッチ）をより小さくすることができ、さらに形状および位置精度がよいという利点がある。
【００６２】
なお、以下では、フォトリソグラフィー法により形成されたレジスト層、特に、２層のレジスト層（マスク層）の積層体をマスクとして用いる場合を代表に説明する。マスクとして、複数のレジスト層（マスク層）の積層体で構成されるものを用いることにより、本発明の端子３を形成するのに必要な形状のレジスト層（マスク）をより容易に得る（形成する）ことができる。以下、詳細に説明する。
【００６３】
まず、基板２の一方の面（図４中、上面）２１側に配線パターン２１１が形成された基板２を用意する。なお、図示の構成では、配線パターン２１１を含み、基板２の一方の面２１の全面が、パッシベーション膜２１２で覆われている。
次に、図４（Ａ）に示すように、この基板２の面２１側に、すなわち、パッシベーション膜２１２上に、第１のレジスト材料１０ａと第２のレジスト材料１０ｂとを、この順で積層するようにして供給する。
【００６４】
これらのレジスト材料は、同じタイプのものを用いるのが好ましい。これにより、露光および現像を、第１のレジスト材料１０ａおよび第２のレジスト材料１０ｂに対して一括して行うことができる。このため、製造工程数の削減や製造コストの低減を図ることができる。
レジスト材料１０ａ、１０ｂの供給方法としては、特に限定されないが、例えば、液体タイプのものの場合には、スピンコート法、ディッピング法、スプレーコート法等を用いることができ、ドライフィルムタイプのものの場合には、基板２へ直接圧着する方法等を用いることができる。
【００６５】
このレジスト材料１０ａ、１０ｂは、それぞれ、主として感光性樹脂で構成されている。この感光性樹脂は、光照射部分が硬化するネガタイプ、光照射部分が溶解するポジタイプ等が挙げられるが、これらの中でも、特に、ネガタイプの感光性樹脂を主とするものであるのが好ましい。ネガタイプの感光性樹脂を主とするレジスト材料１０ａ、１０ｂを用いることにより、本発明の端子３を形成するのに必要な形状のレジスト層（マスク）１１をより容易に得る（形成する）ことができる。
【００６６】
このようなネガタイプの感光性樹脂としては、例えば、ポリケイ皮酸ビニル、ポリビニルアジドベンザジル、アクリルアミド、ポリイミド、ノボラック樹脂を主成分とするもの（例えば、酸発生剤や架橋剤を含有するノボラック樹脂のような化学増幅型樹脂）等が挙げられる。
なお、本実施形態では、レジスト材料１０ａ、１０ｂとして、ネガタイプの感光性樹脂を主とするものを使用する場合を一例に説明する。
【００６７】
次に、図４（Ｂ）に示すように、形成すべき端子３の形状に対応したマスクＭを用いて、第１のレジスト材料１０ａおよび第２のレジスト材料１０ｂに対して、露光および現像を一括して行った後、硬化していない部分のレジスト材料１０ａ、１０ｂを除去（現像）する。これにより、図４（Ｃ）に示すように、基板２側の第１のレジスト層（第１のマスク層）１１ａと、第１のレジスト層１１ａに接触する第２のレジスト層（第２のマスク層）１１ｂとで構成され、複数の貫通孔１１１を有するレジスト層（マスク）１１が形成される。
【００６８】
貫通孔１１１は、基板２から遠ざかる方向の途中で横断面積が段階的に減少している。この横断面積の段階的な減少は、各レジスト層（マスク層）同士の境界部において生じるようにすることができる。これには、第１のレジスト層（基板２に近い側に位置するマスク層）１１ａの構成材料（第１のレジスト材料１０ａ）が、第２のレジスト層（基板２に遠い側に位置するマスク層）１１ｂの構成材料（第２のレジスト材料１０ｂ）より、光（感光光）に対する感度が低いもの（すなわち、重合反応や架橋反応等により大きい光量を要するもの）、または、光（感光光）の透過率が低いものを選択するのが好ましい。
【００６９】
これにより、第１のレジスト材料１０ａが、第２のレジスト材料１０ｂよりも硬化し難くすることができるので、第２のレジスト材料１０ｂがマスクＭの開口部に対応する領域でほとんど硬化した時点においても、第１のレジスト材料１０ａは、重合反応や架橋反応等が十分に進行せず、未硬化のままとなる。このため、第１のレジスト材料１０ａと第２のレジスト材料１０ｂとで、硬化の程度が異なる時点で露光を終了することにより、第１のレジスト層１１ａと第２のレジスト層１１ｂとの境界部において横断面積が段階的に減少する貫通孔１１１を有するレジスト層（マスク）１１を、容易に形成することができる。
【００７０】
また、レジスト材料１０ａ、１０ｂは、いずれも、光（感光光）の光源に近い側（基板２から遠い側）でより早期に硬化に至る。このため、得られるレジスト層１１ａ、１１ｂのいずれにおいても、貫通孔１１１を、その横断面積が基板２から遠ざかる方向に向かって減少（漸減）する形状とすることができる。このようなレジスト層（マスク）１１を用いて端子３を形成することにより、端子３の形状を、基板２から遠ざかる方向に向かって横断面積が減少する形状（逆テーパ状）とすることができる。このため、レジスト層１１を除去する（特に、剥離する）際には、端子３にレジスト層１１が引っかかるのを防止することができ、レジスト層（マスク）１１を容易に除去（剥離）することができる。
【００７１】
このような第１のレジスト層１１ａおよび第２のレジスト層１１ｂの厚さは、それぞれ、特に限定されないが、前記範囲の高さの端子３を形成する場合には、例えば、次のようにすることができる。
すなわち、第１のレジスト層１１ａの厚さ（平均）は、１０〜２０μｍ程度であるのが好ましい。また、第２のレジスト層１１ｂの厚さ（平均）は１０〜２０μｍ程度であるのが好ましい。
【００７２】
［２Ａ］ マスク（レジスト層）の硬化工程
次に、得られたレジスト層１１の表面付近を硬化させる。この硬化方法としては、例えば、紫外線、電子線、放射線等の照射、または、加熱等の方法が挙げられるが、これらの中でも、特に、紫外線の照射による方法が好ましい。かかる方法によれば、大掛かりな設備を必要とせず、容易かつ確実にレジスト層１１の表面付近を硬化させることができる。
レジスト層１１の表面付近を硬化させておくことにより、後の工程［３Ａ］および［４Ａ］における処理に対するレジスト層１１の耐性（強度）を向上させることができる。
【００７３】
また、前記の硬化方法には、２種以上を組み合わせて用いることができ、例えば、レジスト層１１の表面付近を紫外線により硬化（仮硬化）させて、レジスト形状が変化しないようにした後、レジスト層１１全体を加熱により硬化（本硬化）させることができる。これにより、後の工程［４Ａ］における処理に対するレジスト層１１の耐性（強度）を、より向上させることができる。
【００７４】
［３Ａ］ パッシベーション膜の除去工程
次に、レジスト層１１の貫通孔１１１内側に位置するパッシベーション膜２１２を除去する。これにより、図４（Ｄ）に示すように、配線パターン２１１の一部を貫通孔１１１内に露出させる。
このパッシベーション膜２１２の除去方法としては、例えば、ＣＦ４、ＣＨＦ３、酸素またはこれらを含む混合ガスをプラズマガスとして用いるドライエッチング法、アルカリ溶液や酸溶液（弱フッ酸液）のようなエッチング液を用いるウェットエッチング法、レーザー加工等が挙げられる。また、これらの方法は、任意の２種以上を組み合わせて用いることもできる。
なお、例えば、パッシベーション膜２１２が形成されていない基板２や、予め、端子３を形成すべき部分の配線パターン２１１がパッシベーション膜２１２から露出している基板２等を用いる場合には、本工程［３Ａ］を省略することができる。
【００７５】
［４Ａ］ 端子の形成工程
次に、第１の金属層３１および第２の金属層３２を、この順で、貫通孔１１１内に形成する。これらの金属層３１、３２は、それぞれ、貫通孔１１１に沿って、貫通孔１１１の形状に対応して形成される。これにより、図５（Ｅ）に示すように、貫通孔１１１内に配線パターン２１１に接触する端子３が形成される。
【００７６】
端子３の形成方法としては、例えば、無電解メッキ、電解メッキ等の湿式メッキ法、熱ＣＶＤ、プラズマＣＶＤ、レーザーＣＶＤ等の化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、ディッピング法、印刷法、溶射等が挙げられるが、これらの中でも、特に、無電解メッキ法が好ましい。
【００７７】
以下、無電解メッキ法を用いて端子３を形成する方法について、詳述する。
なお、以下では、第１の金属層３１としてＮｉ層（ニッケル層）を形成する場合を一例として説明する。Ｎｉ層は、Ａｕ層（金層）と比べてコストが低く、かつ、短時間に形成できるという利点を有している。
まず、配線パターン２１１がＡｌ（アルミニウム）で構成されている場合には、配線パターン２１１の貫通孔１１１内に露出した部分に、アルカリ性のＺｎ（亜鉛）溶液を使用して、配線パターン２１１上にジンケート処理を施す。すなわち、Ａｌ（配線パターン２１１）の表面をＺｎに置換する。
【００７８】
また、配線パターン２１１の表面にＺｎを析出させるときに、配線パターン２１１をアルカリ性のＺｎ溶液に浸した後に、置換したＺｎを硝酸によって溶解させ、再びアルカリ性のＺｎ溶液に浸してもよい。
また、配線パターン２１１にジンケート処理を施す前には、パッシベーション膜２１２の残さを所定の溶液（例えば弱フッ酸溶液）で溶解しておくことが好ましい。
【００７９】
さらに、パッシベーション膜２１２の残さを溶解した後には、配線パターン２１１をアルカリ性の溶液に浸して、配線パターン２１１の露出部の酸化膜を除去することが好ましい。
以上のような処理により、Ａｌ（配線パターン２１１）の表面を良好にＺｎに置換することができる。
【００８０】
次に、表面をＺｎで置換した配線パターン２１１上に無電解Ｎｉメッキ液を供給し、ＺｎとＮｉの置換反応を経て、Ｎｉ層を配線パターン２１１上に形成する。また、このとき、メッキ液を９０℃程度に加熱（加温）するようにしてもよい。
【００８１】
Ｎｉ層の高さ（厚さ）は、作業温度（メッキ液の温度）、作業時間（メッキ時間）、メッキ液の量、メッキ液のｐＨ、メッキ回数（ターン数）等のメッキ条件を設定することにより調整することができる。
なお、配線パターン２１１とＮｉ層との間（界面付近）には、配線パターン２１１の表面に置換したＺｎが残っていてもよい。
上述とは別に、ジンケート処理を行わずに、Ａｌで構成された配線パターン２１１上に、Ｐｄ（パラジウム）等の還元剤を含む溶液を供給した後、無電解Ｎｉメッキ液を供給して、Ｐｄ等を核としてＮｉを析出させ、配線パターン２１１上にＮｉ層を形成してもよい。
【００８２】
また、配線パターン２１１がＣｕ（銅）を含む材料で構成されている場合には、例えば配線パターン２１１上にＮｉ層を形成する際に、Ｐｄ等の還元剤を含む溶液を配線パターン２１１上に供給した後、無電解Ｎｉメッキ液を供給することにより、Ｐｄ等を核としてニッケルを析出させればよい。
なお、第１の金属層３１を、その他の金属（上述したＡｕ、Ｃｕ等）で構成する場合には、所定の溶液（例えばＡｕメッキ液またはＣｕメッキ液）に、基板２を浸漬することにより行うことができる。この場合、溶液には、アルカリ性のものを使用してもよいし、溶液を加熱（加温）してもよい。
【００８３】
次に、第１の金属層３１の上面（表面）に、第２の金属層３２形成用の無電解メッキ液を供給し、第２の金属層３２を形成する。
なお、第２の金属層３２は、前述したようにＣｕ、Ａｕまたはこれらを含む合金で構成することができるが、端子３の基板２と反対側の端部（第２の金属層３２の上面）に、Ｓｎを主成分とする合金で構成される低融点金属層８を、ディッピング法や印刷法を用いて形成する場合には、第２の金属層３２は、Ａｕで構成することが好ましい。
【００８４】
なお、低融点金属層８を形成しない場合であっても、第２の金属層３２を、Ｃｕ、Ａｕまたはこれらを含む合金で構成することにより、端子３の先端部分（第２の金属層３２）を使用して、配線基板４の端子６との電気的接続を良好にすることができる。特に、第２の金属層３２をＡｕで構成すると、端子３は、その基板２と反対側の端部にのみＡｕ層（第２の金属層３２）を有することになるので、Ａｕ層に濡れ易いろう材（半田等）を用いて配線基板４の端子６との接合を行う場合には、ろう材が溶融時に端子３の外側に広がりにくくすることができる。
【００８５】
このようなマスクの形成工程、マスクの硬化工程、パッシベーション膜の除去工程、端子の形成工程を用いて端子３を形成することにより、隣接する端子３同士の間隔（ピッチ）をより小さく（例えば、図３中長さＬを１０〜３０μｍ程度）することができる。これにより、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化（端子の配線密度の高密度化）に対応することができる。
なお、各金属層３１、３２を、異なる形成方法を用いて形成するようにしてもよい。
【００８６】
レジスト層１１（マスク）を用いて端子３を形成することにより、端子３が貫通孔１１１を超えて横方向（面方向）に広がって形成されることを確実に防止することができる。このため、隣接する端子３同士の間隔（ピッチ）をより狭く設定した場合でも、これらが不本意に接触してしまうのを防止することができ、所望の間隔となるように端子３を正確に形成することができる。
【００８７】
また、前記工程［３Ａ］および本工程［４Ａ］において、レジスト層１１を兼用することにより、各工程毎にマスクを設ける手間を省略することができるという利点がある。
なお、本工程［４Ａ］に各種メッキ法を用いる場合には、必要に応じて、本工程［４Ａ］に先立って、メッキ液から半導体チップ１を保護するための保護膜を半導体チップ１の裏面や側面に形成するようにしてもよい。
【００８８】
［５Ａ］ マスク（レジスト層）の除去工程
次に、レジスト層１１を除去する。これにより、図５（Ｆ）に示すように、段差部３０を有する端子３（段差部３０より基板２側の基板側部分３ａと、残りの端部側部分３ｂとを有する端子３）が得られる。
レジスト層１１の除去方法としては、例えば、剥離液を用いる剥離法（いわゆるリフトオフ法）、酸素プラズマガスのようなプラズマガスを用いるドライエッチング法、有機系剥離液や、アルカリ溶液や酸溶液のようなエッチング液を用いるウェットエッチング法、レーザー加工等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。これらの中でも、レジスト層１１の除去方法としては、特に、ウェットエッチング法や剥離法が好ましい。
ウェットエッチング法や剥離法によれば、レジスト層１１の除去を、大掛かりな設備を必要とせず、容易かつ確実に行うことができる。
【００８９】
エッチング液や剥離液としては、端子３を実質的に溶解しないような組成のものを選択するようにするのが好ましい。具体的には、剥離液としては、例えば有機剥離液の場合、有機アミン系、ジメチルスルホキシド系、セロソルブ系、ｎ−メチルピロソドン系等の有機材料が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００９０】
なお、レジスト層１１（マスク）は、その全てを除去しなくてもよく、その厚さ方向の一部を残すようにしてもよい。これにより、半導体チップ１を、予め、隣接する端子３同士の間隙に樹脂が充填されたものとすることができるので、このような半導体チップ１を配線基板４に実装することにより、端子３の周辺に空隙が形成されることを好適に防止することができ、空隙へ水分が侵入することに起因して生じる隣接する端子３同士の間でのマイグレーションをより確実に防止することができる。その結果、半導体チップ１と配線基板４との接合信頼性（接続信頼性）をより向上させることができる。
【００９１】
［６Ａ］ 低融点金属層の形成工程
次に、端子３の基板２と反対側の端部を、溶融状態の低融点金属に浸漬（接触）させる。すなわち、ディッピング法を用いて、端子３の基板２と反対側の端部に低融点金属層８を形成する。これにより、図５（Ｇ）に示すように、端子３の端部側部分３ｂの周囲を覆うように低融点金属層８が形成される。
かかるディッピング法によれば、大掛かりな設備を必要とせず、容易に低融点金属層８を形成することができる。
以上のような工程を経て、本発明の半導体チップ１が得られる。
【００９２】
次に、本発明の端子、低融点金属層および低融点金属層の形成方法の他の実施形態について説明する。
図６は、本発明の端子および低融点金属層（本発明の半導体チップ）の他の実施形態を示す縦断面図であり、図７は、低融点金属層の形成方法の他の実施形態を示す工程図（縦断面図）である。なお、以下の説明では、図６および図７中の上側を「上」、下側を「下」と言う。
以下、本発明の端子、低融点金属層および低融点金属層の形成方法の他の実施形態について説明するが、前記実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００９３】
本実施形態では、端子３が３層の積層体で構成され、また、低融点金属層８が印刷法を用いて、端子３の基板２と反対側の端面に形成され、それ以外は、前記実施形態と同様である。以下、これらについて、順次説明する。
図６に示す端子３は、第１の金属層３１、第２の金属層３２および第３の金属層３３の３層の積層体で構成されている。
第１の金属層３１および第２の金属層３２は、それぞれ、前記実施形態で説明したのと同様の構成とされている。
【００９４】
また、第３の金属層３３は、第２の金属層３２と低融点金属層８との密着性（接合性）を向上させる目的で設けられている。これにより、端子３の基板２と反対側の端部には、端子３と配線基板４の端子６との接続（接合）の際に、必要かつ十分な量の低融点金属を設けることができる。
このような第３の金属層３３の構成材料としては、例えば、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｉｎ、Ｚｎまたはこれらを含む合金等が挙げられる。
【００９５】
次に、低融点金属層８の形成方法について説明する。
［１Ｂ］〜［４Ｂ］
まず、前記実施形態の工程（工程［１Ａ］〜工程［４Ａ］）と同様にして、端子３を形成する（図７（Ｅ）参照）。
なお、工程［４Ｂ］では、第１の金属層３１、第２の金属層３２および第３の金属層３３を、この順で、貫通孔１１１内に形成する。
また、各金属層３１、３２、３３のうちの１層または２層を、異なる形成方法を用いて形成するようにしてもよい。
【００９６】
［５Ｂ］ 低融点金属層の形成工程
次に、端子３形成用のレジスト層１１（マスク）を用いて、端子３の基板２と反対側の端面に、溶融状態の低融点金属を供給する。すなわち、印刷法により、端子３の基板２と反対側の端部に、低融点金属層８を形成する。これにより、図７（Ｆ）に示すように、端子３の基板２と反対側の端面に低融点金属層８が形成される。
【００９７】
かかる印刷法によれば、レジスト層１１（マスク）を兼用することにより、各工程毎にマスクを設ける手間を省略すること、すなわち、製造工程数の削減を図ることができる。
なお、図示の構成では、低融点金属層８にリフローが施され、低融点金属層８は、丸みを帯びた形状をなしている。また、このリフローは、レジスト層１１（マスク）を除去した後に低融点金属層８に施すようにしてもよい。この場合でも、端子３は、段差部３０を有することにより、溶融状態の低融点金属が基板２に至り、基板２上で接触し、隣接する端子３同士がショートするのを好適に防止することができる。
【００９８】
［６Ｂ］ マスク（レジスト層）の除去工程
次に、前記［６Ａ］と同様の工程を行う。
以上のような工程を経て、本発明の半導体チップ１が得られる（図７（Ｇ）参照）。
【００９９】
次に、本発明の半導体実装基板１００を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを表示装置に適用した場合を一例に説明する。
図８は、本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図８中の上側を「上」、下側を「下」と言う。
【０１００】
図８に示す表示装置（電気光学装置）３００は、透過型の液晶表示装置であり、表示パネル（表示部）２００と、本発明の半導体実装基板１００と、図示しないバックライトとを有している。
表示パネル２００は、枠状のシール材２３０を介して貼りあわされた第１パネル基板２２０と、第１パネル基板２２０に対向する第２パネル基板２４０と、これらで囲まれる空間に封入された液晶を含む液晶層２７０とを有している。
【０１０１】
第１パネル基板２２０および第２パネル基板２４０は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板２２０、２４０の液晶層２７０側の面には、それぞれ、例えばＩＴＯ等で構成される透明電極２１０、２５０が設けられている。これらの透明電極２１０、２５０を介して、液晶層２７０に電圧が印加される。
【０１０２】
また、第１パネル基板２２０の下面および第２パネル基板２４０の上面（いずれも液晶層２７０と反対側の面）には、それぞれ、偏光板２６０、２８０が設けられている。
また、第１パネル基板２２０は、第２パネル基板２４０から張り出した部分（張出領域２０１）を有している。この張出領域２０１にまで、各透明電極２１０、２５０が延在して設けられている。
【０１０３】
半導体実装基板（可撓性回路基板）１００は、配線基板４と、この配線基板４に実装された半導体チップ１とを有している。
配線基板４は、可撓性を有する基板５の一方の面（図８中、上面）５１に配線パターン（リード）６０が形成され、その一端部（図８中、左側）において、配線パターン６０が下方を向くように長手方向の途中で折り曲げられている。
【０１０４】
そして、この一端部において、配線パターン６０と張出領域２０１に延在する各透明電極２１０、２５０の端部とが、導電性粒子４１０を含む異方性導電性材料（異方性導電性ペースト、異方性導電性膜）４００を介して接続されている。
また、配線パターン６０の面方向の中央部には、配線パターン６０の端部により端子６が形成されており、この端子６に半導体チップ１の端子３が接合（接続）されている。
これにより、各透明電極２１０、２５０と半導体チップ１との電気的導通が得られている。
【０１０５】
半導体チップ１は、表示パネル２００の駆動用ＩＣとして設けられており、各透明電極２１０、２５０への電圧の印加量、印加パターン等を制御する。この半導体チップ１の駆動制御により、表示パネル２００では、所望の情報（静止画および動画の双方を含む画像）が表示される。
なお、本発明の電子デバイスは、図示の表示装置３００への適用に限定されず、例えば、有機または無機ＥＬ表示装置、電気泳動表示装置等の他の表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド等に適用することもできる。
そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
【０１０６】
以下、本発明の電子機器について、図９〜図１１に示す実施形態に基づき、詳細に説明する。
図９は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００は、表示ユニット１１０６が前述の表示装置３００を備えており、表示パネル（表示部）２００の表示面が表示ユニット１１０６の前面に向くよう配置されている。
【０１０７】
図１０は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、前述の表示装置３００を備えている。
表示装置３００の表示パネル（表示部）２００は、操作ボタン１２０２と受話口１２０４との間において、その表示面が携帯電話機１２００の前面に向くよう配置されている。
【０１０８】
図１１は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
【０１０９】
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、前述の表示装置３００の表示パネル（表示部）２００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示パネル２００は、被写体を電子画像として表示するファインダとして機能する。
また、ケース１３０２の正面側（図１１においては裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が表示パネル２００に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリ１３０８に転送・格納される。
【０１１０】
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図１１に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ１３０８に格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
【０１１１】
なお、本発明の電子機器は、図９のパーソナルコンピュータ（モバイル型パーソナルコンピュータ）、図１０の携帯電話、図１１のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンタ）、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ等に適用することができる。
【０１１２】
以上述べたように、本発明によれば、端子の基材と反対側の端部に、その全周に亘って凹没する段差部が形成されているので、この端部に低融点金属層を設ける場合には、接合すべき端子同士の接合に、必要かつ十分な量の低融点金属を保持することができる。また、段差部は、接合すべき端子同士を接合する際には、溶融状態となった低融点金属を収容（吸収）することができる。このようなことから、接合すべき端子同士の信頼性の高い接合が可能になる。
また、本発明によれば、このような構成の端子を、容易かつ確実（寸法精度よく）に形成することができる。
【０１１３】
以上、本発明の端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器を図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではなく、各構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することができる。
例えば、本発明では、各前記実施形態のうちの任意の２以上の構成を組み合わせることもできる。
【０１１４】
また、例えば、本発明の端子の形成方法では、必要に応じて、任意の目的の工程を追加することもできる。
また、各前記実施形態では、端子は、その高さ方向に沿って、段差部を１つ（１段）有する構成について説明したが、複数（複数段）の段差部を有する構成であってもよい。
また、各前記実施形態では、本発明の端子を半導体チップ側の端子に適用する場合について説明したが、本発明の端子は、配線基板側の端子に適用するようにしてもよい。
【図面の簡単な説明】
【図１】本発明の半導体実装基板の全体構成を示す縦断面図である。
【図２】実装前の本発明の半導体チップおよび配線基板の構成を示す縦断面図である。
【図３】本発明の端子の構成を示す平面図である。
【図４】本発明の端子の形成方法および低融点金属層の形成方法を示す工程図（縦断面図）である。
【図５】本発明の端子の形成方法および低融点金属層の形成方法を示す工程図（縦断面図）である。
【図６】本発明の端子および低融点金属層（本発明の半導体チップ）の他の実施形態を示す縦断面図である。
【図７】低融点金属層の形成方法の他の実施形態を示す工程図（縦断面図）である。
【図８】本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。
【図９】本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
【図１０】本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
【図１１】本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。
【符号の説明】
１‥‥半導体チップ ２‥‥基板 ２１、２２‥‥面 ２１１‥‥配線パターン ２１２‥‥パッシベーション膜 ３‥‥端子 ３ａ‥‥基板側部分 ３ｂ‥‥端部側部分 ３０‥‥段差部 ３１、３２、３３‥‥金属層 ４‥‥配線基板５‥‥基板 ５１‥‥面 ６‥‥端子 ６０‥‥配線パターン ７‥‥間隙 ８‥‥低融点金属層 ９‥‥封止材 １０‥‥レジスト材料 １０ａ‥‥第１のレジスト材料 １０ｂ‥‥第２のレジスト材料 １１‥‥レジスト層 １１ａ‥‥第１のレジスト層 １１ｂ‥‥第２のレジスト層 １１１‥‥貫通孔 １００‥‥半導体実装基板 ２００‥‥表示パネル ２０１‥‥張出領域 ２１０‥‥透明電極 ２２０‥‥第１パネル基板 ２３０‥‥シール材 ２４０‥‥第２パネル基板 ２５０‥‥透明電極 ２６０、２８０‥‥偏光板 ２７０‥‥液晶層３００‥‥表示装置 ４００‥‥異方性導電性材料 ４１０‥‥導電性粒子 １１００‥‥パーソナルコンピュータ １１０２‥‥キーボード １１０４‥‥本体部 １１０６‥‥表示ユニット １２００‥‥携帯電話機 １２０２‥‥操作ボタン １２０４‥‥受話口 １２０６‥‥送話口 １３００‥‥ディジタルスチルカメラ １３０２‥‥ケース（ボディー） １３０４‥‥受光ユニット １３０６‥‥シャッタボタン １３０８‥‥メモリ １３１２‥‥ビデオ信号出力端子 １３１４‥‥データ通信用の入出力端子 １４３０‥‥テレビモニタ １４４０‥‥パーソナルコンピュータ Ｍ‥‥マスク[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a terminal, a method for forming a terminal, a semiconductor chip, a semiconductor mounting substrate, an electronic device, and an electronic apparatus.
[0002]
[Prior art]
2. Description of the Related Art In recent years, the need for high-density mounting of semiconductor chips has been increasing as electronic devices have become more sophisticated and smaller.
As a method of mounting a semiconductor chip on a wiring board, for example, a method of connecting a terminal (bump) on the semiconductor chip side to a terminal of the wiring board via a brazing material such as solder is used. According to such a method, the heating temperature at the time of connecting the semiconductor chip and the wiring board can be kept low, so that the deviation of the terminals to be joined can be prevented, and the joining reliability (connection reliability) can be reduced. There is an advantage that it can be improved and the cost can be reduced.
[0003]
However, in such a mounting method, when the interval (pitch) between the terminals is reduced in accordance with the high-density mounting, the brazing material provided on the adjacent terminals is melted and comes into contact with each other, and between the adjacent terminals. A short circuit may occur.
In order to solve such a problem, there has been proposed a terminal having a configuration in which a plurality of concave portions are formed along the height direction of the side surface (for example, see Patent Document 1). In this terminal, when the semiconductor chip is mounted on the wiring board, the excess amount of the brazing material in the molten state can escape to the concave portion, and the spread of the brazing material in the surface direction can be suppressed. As a result, the bonding reliability of the semiconductor chip having such terminals to the wiring board can be improved.
[0004]
By the way, as a method of providing the brazing material to the terminal, for example, a dipping method or a printing method may be mentioned, and when the brazing material is provided to the terminal described in Patent Document 1 using these methods, Also in the case of the above, the molten brazing material may reach the substrate of the semiconductor chip through the concave portion, and may cause contact with the brazing material on the substrate.
In order to prevent such inconvenience, when the amount of brazing material provided on the terminal is reduced, it is necessary to securely join (connect) the terminal on the semiconductor chip side and the corresponding terminal on the wiring board side. In some cases, the bonding reliability (connection reliability) between the semiconductor chip and the wiring board may be reduced.
[0005]
[Patent Document 1]
JP-A-2002-76047 (FIG. 5)
[0006]
[Problems to be solved by the invention]
An object of the present invention is to provide a terminal that enables highly reliable bonding, a method for forming the terminal, a semiconductor chip, a highly reliable semiconductor mounting board, an electronic device, and an electronic device including the same.
[0007]
[Means for Solving the Problems]
Such an object is achieved by the present invention described below.
The terminal of the present invention is a terminal provided on a base material,
A stepped portion is formed at an end opposite to the base material over the entire circumference.
This makes it possible to cope with a narrow pitch (increase in the wiring density of terminals), which is required in accordance with the high performance and miniaturization of electronic devices, and to achieve highly reliable bonding.
[0008]
In the terminal of the present invention, it is preferable that the step portion has an annular shape in plan view.
This enables more reliable bonding.
[0009]
In the terminal of the present invention, it is preferable that the width of the step portion is substantially constant. .
This enables more reliable bonding.
[0010]
It is preferable that the terminal of the present invention has a portion whose cross-sectional area continuously decreases in a direction away from the base material.
Thereby, it is possible to cope with further narrowing of the pitch.
[0011]
The terminal of the present invention has one of the steps along its height direction,
The cross-sectional area (average) of the base material side portion on the base material side from the step portion is A [mm 2 ] And the cross-sectional area (average) of the remaining end portion is B [mm 2 ], It is preferable to satisfy the relationship of B / A of 0.3 to 0.9.
This enables more reliable bonding.
[0012]
The terminals of the present invention preferably have substantially similar cross-sectional shapes at arbitrary positions in the height direction.
Thus, the terminals can be formed more easily, that is, the manufacturing process can be simplified.
[0013]
The terminal of the present invention preferably has a substantially rectangular cross section.
Accordingly, it is possible to secure a sufficient contact area between the terminals to be joined while coping with the narrow pitch between the adjacent terminals.
[0014]
It is preferable that the terminal of the present invention is constituted by a laminate of a plurality of metal layers.
Thus, terminals suitable for various purposes can be formed.
[0015]
In the terminal of the present invention, it is preferable that, of the plurality of metal layers, the metal layer located closest to the base material is made of a metal mainly composed of Ni or an alloy containing Ni.
These materials have high hardness and excellent conductivity, and also have high adhesion to, for example, a constituent material of a wiring pattern formed on a semiconductor chip.
[0016]
In the terminal of the present invention, it is preferable that a low-melting-point metal layer mainly composed of a low-melting-point metal having a lower melting point than the constituent material of the terminal is provided at an end opposite to the base material.
This enables more reliable bonding (connection).
[0017]
In the terminal of the present invention, it is preferable that the step has a function of placing the low melting point metal or a function of preventing the low melting point metal from flowing out in a molten state.
Thereby, a short circuit between adjacent terminals can be reliably prevented.
[0018]
The method of forming a terminal of the present invention is a step of forming a mask having a through-hole having a cross-sectional area decreasing stepwise on a base material in the direction away from the base material,
Forming a terminal in the through hole;
Removing at least a part of the mask in the thickness direction.
This makes it possible to cope with narrow pitches (higher wiring density of terminals) required with higher performance and miniaturization of electronic devices, and to provide terminals that can be connected with high reliability. can get.
[0019]
In the method for forming a terminal according to the present invention, it is preferable that the mask is formed of a laminate of a plurality of mask layers.
Thus, a mask having a shape necessary for forming the terminal of the present invention can be more easily obtained (formed).
[0020]
In the method for forming a terminal according to the present invention, it is preferable that the plurality of mask layers have a mask shape formed collectively.
Thus, the number of manufacturing steps and the manufacturing cost can be reduced.
[0021]
In the method for forming a terminal according to the present invention, it is preferable that the mask is formed by a photolithography method.
As a result, the interval (pitch) between the terminals can be further reduced, and a mask pattern with good shape and positional accuracy can be formed.
[0022]
In the method for forming a terminal according to the present invention, it is preferable that a constituent material of the mask is mainly a negative photosensitive resin.
Thus, a mask having a shape necessary for forming the terminal of the present invention can be more easily obtained (formed).
[0023]
In the method for forming a terminal of the present invention, the mask is composed of a plurality of mask layers, and for any two of these mask layers, the constituent material of the mask layer located on the side closer to the base material is It is preferable that the material has a lower sensitivity to light or a lower light transmittance than the constituent material of the mask layer located farther from the base material.
Thus, a mask having a shape necessary for forming the terminal of the present invention can be more easily obtained (formed).
[0024]
The method of forming a terminal according to the present invention preferably includes a step of curing the vicinity of the surface of the mask before forming the terminal.
As a result, the resistance (strength) of the mask to various processes in the subsequent steps can be improved.
[0025]
In the method of forming a terminal according to the present invention, the curing is preferably performed by irradiating the mask with ultraviolet rays.
This makes it possible to easily and reliably cure the vicinity of the surface of the mask without requiring a large-scale facility.
[0026]
In the method for forming a terminal according to the present invention, the terminal is preferably formed by an electroless plating method.
As a result, the terminals can be formed directly on the wiring pattern, so that the manufacturing cost can be reduced and the interval (pitch) between adjacent terminals can be further reduced.
[0027]
In the method for forming a terminal according to the present invention, it is preferable that the mask is removed by a stripping solution.
Accordingly, the mask can be easily and reliably removed without requiring a large-scale facility.
[0028]
A semiconductor chip of the present invention has the terminal of the present invention.
As a result, a semiconductor chip capable of highly reliable bonding can be obtained.
[0029]
The semiconductor mounting board of the present invention is characterized in that the semiconductor chip of the present invention is mounted on a wiring board.
Thereby, a highly reliable semiconductor mounting substrate can be obtained.
[0030]
An electronic device according to the present invention includes the semiconductor mounting substrate according to the present invention.
Thereby, a highly reliable electronic device can be obtained.
[0031]
An electronic apparatus according to the present invention includes the electronic device according to the present invention.
Thus, a highly reliable electronic device can be obtained.
[0032]
The electronic device of the present invention preferably includes a display unit.
The electronic device of the present invention is particularly preferably applied to electronic devices having various display functions.
[0033]
BEST MODE FOR CARRYING OUT THE INVENTION
The semiconductor chip of the present invention includes both bare chips (both individual chips and wafers) and semiconductor packages.
Hereinafter, a terminal, a method of forming a terminal, a semiconductor chip, a semiconductor mounting substrate, an electronic device, and an electronic apparatus of the present invention will be described in detail based on preferred embodiments shown in the accompanying drawings.
[0034]
FIG. 1 is a longitudinal sectional view showing the overall configuration of a semiconductor mounting board of the present invention, FIG. 2 is a longitudinal sectional view showing the configuration of a semiconductor chip and a wiring board of the present invention before mounting, and FIG. It is a top view showing composition of a terminal of the present invention. In the following description, the upper side in FIGS. 1 to 3 is referred to as “upper”, and the lower side is referred to as “lower”.
In a semiconductor mounting substrate (semiconductor device) 100 shown in FIG. 1, a semiconductor chip 1 of the present invention is mounted on a wiring substrate 4, and a gap 7 formed between the semiconductor chip 1 and the wiring substrate 4 has a sealing material (under). It is sealed with a fill material or NCP 9.
[0035]
As shown in FIG. 2, a semiconductor chip 1 of the present invention includes a substrate 2, a plurality of terminals (bumps) 3 provided on one surface (lower surface) 21 side of the substrate 2, and a low melting point metal layer 8. Have.
The substrate 2 is made of, for example, a semiconductor material such as Si. The thickness (average) of the substrate 2 is not particularly limited, but is preferably about 30 to 1000 μm.
Further, the substrate 2 is not limited to a single-layer structure, but may be a multilayer structure including a plurality of layers.
[0036]
An integrated circuit (not shown) is formed on one side 21 of the substrate 2, and the integrated circuit is covered with a passivation film (insulating film) 212. Then, a part of the wiring pattern 211 of the integrated circuit is exposed from the passivation film 212, and the terminal 3 is provided so as to contact an exposed portion (pad) of the wiring pattern 211. In this embodiment, a substrate is constituted by the substrate 2, the integrated circuit, the wiring pattern 211, and the passivation film 212.
The wiring pattern 211 is made of, for example, Al, Cu, W, Mo, Si, an alloy containing these, or the like. Further, the wiring pattern 211 is plated with Ni, Au, or the like by, for example, an electroless plating method.
[0037]
The passivation film 212 is made of, for example, silicon oxide (SiO 2). 2 ), Silicon nitride (Si—N), polyimide, other oxides, nitrides, oxynitrides, and the like. The passivation film 212 may be a single layer film of these materials or a multilayer film in which two or more layers are stacked.
Note that the integrated circuit may be formed on the other surface 22 side of the substrate 2 or may be formed on both the surface 21 and the surface 22 side. In the case where the substrate 2 is formed of a laminate of a plurality of layers, the integrated circuit may be formed inside the substrate 2.
[0038]
The terminal 3 has a stepped portion 30 that is recessed over the entire periphery at the end opposite to the substrate 2. In the present embodiment, the terminal 3 has one step portion 30 (one step) along the thickness direction thereof, and a portion of the terminal 3 closer to the substrate 2 than the step portion 30 (in FIG. 2, An upper portion 3a and a remaining end portion (lower portion in FIG. 2) 3b are provided. With such a configuration, it is possible to cope with a narrow pitch (higher wiring density of terminals) required with higher performance and miniaturization of electronic devices.
[0039]
When a low-melting metal layer 8 described later is provided on the end of the terminal 3 on the side opposite to the substrate 2, for example, the end of the terminal 3 on the side opposite to the substrate 2 is directed vertically upward. The molten low-melting point metal is supplied to this end. At this time, the step portion 30 receives the molten low-melting point metal, and the molten low-melting point metal is directed to the side of the terminal 3. Outflow can be prevented. That is, the step portion 30 has a function of preventing the outflow of the low-melting metal in the molten state. This can prevent the low-melting-point metal supplied to the adjacent terminals 3 from reaching the surface 21 of the substrate 2 and coming into contact with each other. As a result, a short circuit between the adjacent terminals 3 can be more reliably prevented.
[0040]
Further, the step portion 30 has a function of placing a low melting point metal. That is, since the terminal 3 has the step portion 30, the contact area between the terminal 3 and the low melting point metal can be increased, and the periphery of the end portion 3b (the end of the terminal 3 on the opposite side to the substrate 2). In addition, a necessary and sufficient amount of a low-melting metal can be provided at the time of connection (joining) between the terminal 3 and the terminal 6 of the wiring board 4.
[0041]
As shown in FIG. 3, the step portion 30 has an annular shape (ring shape) in plan view, and is set so that its width (width W in FIG. 3) is substantially constant. Thereby, the step portion 30 can more uniformly hold the low-melting metal in the molten state in the circumferential direction of the terminal 3, and the above-described effect is more remarkably exhibited. As a result, more reliable bonding can be achieved.
Although the width W is not particularly limited, it is preferably about 1 to 5 μm, and more preferably about 1 to 3 μm.
[0042]
As shown in FIG. 2, in such a terminal 3, the cross-sectional area of both the substrate-side portion (base material-side portion) 3 a and the end-side portion 3 b decreases continuously in a direction away from the substrate 2. It has a tapered shape. Thus, it is possible to cope with a further narrow pitch (higher wiring density of terminals).
Note that, unlike the configuration shown in the drawing, the terminal 3 may have a substantially constant cross-sectional area along the height direction.
[0043]
The size of the terminal 3 is not particularly limited. For example, as shown in FIG. 3, the cross-sectional area (average) of the substrate side portion 3a is A [mm 2 ] And the cross-sectional area (average) of the end portion 3b is B [mm 2 ], It is preferable to satisfy the relationship of B / A of 0.3 to 0.9, and more preferably to satisfy the relationship of 0.7 to 0.9. Thereby, the above-described effects are more remarkably exhibited.
Specifically, the cross-sectional area (average) A of the substrate side portion 3a is 500 to 3000 μm. 2 About 600 to 1800 μm 2 More preferably, it is about On the other hand, the cross-sectional area (average) B of the end portion 3b is 150 to 2700 μm. 2 About 400 to 1700 μm 2 More preferably, it is about
[0044]
The cross-sectional shape of the terminal 3 is not particularly limited. For example, the terminal 3 may have any shape such as a rectangle such as a square, a square such as a square, a polygon such as a triangle or a hexagon, and a circle. It is preferred that Thereby, a sufficient contact area with the terminal 6 of the wiring board 4 described later can be ensured while coping with the narrow pitch between the adjacent terminals 3.
[0045]
The cross-sectional shape of the substrate-side portion 3a and the cross-sectional shape of the end portion 3b may be different, but are preferably substantially similar. In other words, it is preferable that each of the terminals 3 has a substantially similar cross-sectional shape at an arbitrary position in the height direction. Thus, the terminals 3 can be formed more easily, that is, the manufacturing process can be simplified.
[0046]
In the present embodiment, such a terminal 3 is configured by a laminate of two metal layers of a first metal layer 31 and a second metal layer 32. By configuring the terminal 3 with a laminate of a plurality of metal layers, it is possible to form the terminal 3 for various purposes.
The first metal layer 31 is located closest to the substrate 2 and is a portion constituting the main body of the terminal 3. The first metal layer 31 is preferably made of a material (barrier metal) that does not easily diffuse into the wiring pattern 211. When the distance (pitch) between the adjacent terminals 3 becomes small, it is preferable that the terminals 3 are made of a relatively hard material. This makes it difficult for the terminal 3 as a whole to be deformed, so that contact between adjacent terminals 3 can be prevented.
[0047]
The constituent material of the first metal layer 31 includes, for example, Ni, Au, Ag, Cu, Al, Sn, P, B, and alloys containing these, among which Ni or Ni is particularly preferable. It is preferable that the metal is a metal containing an alloy as a main component. These have excellent barrier metal properties with the wiring pattern 211, high hardness and excellent conductivity, and high adhesion with the constituent material of the wiring pattern 211 as described above.
[0048]
The second metal layer 32 can be provided for various purposes. In the present embodiment, the second metal layer 32 is provided for the purpose of improving the adhesion (bonding property) with the low melting point metal layer 8 described later. In this case, as a constituent material of the second metal layer 32, for example, Cu, Au, an alloy containing these, or the like can be given.
The terminals 3 are set to have substantially the same thickness (height), and the thickness (average) is not particularly limited, but is preferably about 15 to 25 μm.
When the terminal 3 is formed of a laminate of a plurality of metal layers, the terminal 3 may have three or more layers, and the terminal 3 may have a single layer.
[0049]
A low-melting-point metal layer 8 mainly composed of a low-melting-point metal having a lower melting point than the constituent material of the terminal 3 is provided at an end of the terminal 3 opposite to the substrate 2 (around the end portion 3b). Have been. Since the low melting point metal layer 8 is melted at a relatively low temperature (for example, about 150 to 250 ° C.), the heating temperature can be reduced when the terminal 3 and the terminal 6 are joined (connected). The expansion of the chip 1 and the wiring board 4 in the plane direction and the thickness direction can be reduced, respectively, and the positional displacement of the terminals to be joined can be prevented. For this reason, the terminals to be joined can be more reliably joined (that is, more reliable joining (connection) is possible), and the joining reliability between the semiconductor chip 1 and the wiring board 4 (connection reliability). ) Can be further improved.
As the low melting point metal, for example, a brazing material such as solder or lead-free solder, silver brazing, copper brazing, phosphor copper brazing, brass brazing, aluminum brazing or nickel brazing is preferably used. Here, the lead-free solder means a solder that does not substantially contain lead, or has a very small content even if it contains lead.
[0050]
On the other hand, the wiring substrate 4 shown in FIG. 2 includes a substrate 5 and a plurality of terminals 6 provided on one surface (upper surface) 51 side of the substrate 5.
The substrate 5 is made of, for example, various types of glass, various types of ceramics, semiconductor materials such as Si, various types of resin materials, or any combination thereof.
The thickness (average) of the substrate 5 is not particularly limited, but is preferably about 20 μm to 3 mm.
Further, the substrate 5 is not limited to a single-layer structure, and may be a multi-layer structure.
[0051]
On one side 51 of the substrate 5, a wiring pattern 60 made of, for example, Au, Sn, Cu, ITO, or an alloy containing them is formed (provided). The ends of the wiring pattern (lead) 60 constitute each terminal 6.
Note that the wiring pattern 60 may be formed inside the substrate 5 when the substrate 2 is formed of a laminate of a plurality of layers.
[0052]
The semiconductor chip 1 is mounted on the wiring board 4 as described above so that the corresponding terminals 3 and 6 are joined to each other, and the gap 7 between the semiconductor chip 1 and the wiring board 4 is sealed with a sealing material (underfill material). 9) Sealed to obtain a semiconductor mounting substrate 100 of the present invention.
The terminal 3 and the terminal 6 are joined by, for example, aligning (positioning) the terminals to be joined via the low melting point metal layer 8 and then heating one or both of the semiconductor chip 1 and the wiring board 4. After melting or softening the low melting point metal layer 8 (and a part of the terminal 3), it can be performed by hardening (solidifying).
[0053]
This heating can be performed by, for example, heating with a bonding tool or reflow (heating with hot air, infrared rays, or the like).
The heating temperature (heating temperature) is not particularly limited, but is preferably about 200 to 500 ° C, more preferably about 250 to 450 ° C.
The heating time (heating time) is not particularly limited, but is preferably about 1 to 50 seconds, more preferably about 1 to 10 seconds.
Further, at the time of this heating, if necessary, for example, pressurization, application of high frequency, ultrasonic waves, or the like may be used in combination.
[0054]
At this time, since the terminal portion 30 of the present invention is provided with the stepped portion 30 as described above, an unnecessary portion (excess portion) of the molten low melting point metal is accommodated (absorbed) in the stepped portion 30. Is done. For this reason, when joining (connecting) the terminals 3 of the semiconductor chip 1 and the terminals 6 of the wiring board 4, the low-melting metal in the molten state spreads in the lateral direction (plane direction) and contacts each other, and the adjacent terminals 3 are short-circuited. Can be suitably prevented. In particular, when the semiconductor chip 1 is mounted on the wiring board 4 with the configuration shown in the drawing upside down, that is, with the end of the terminal 3 on the side opposite to the substrate 2 facing vertically upward, Such an effect is remarkably exhibited.
[0055]
As described above, in a state where each terminal 3 of the semiconductor chip 1 and the corresponding terminal 6 of the wiring board 4 are joined, there is a gap between the substrate 2 of the semiconductor chip 1 and the substrate 5 of the wiring board 4. , A gap 7 is formed. In other words, there is a gap 7 between the joined terminals 3 and 6 and the joined terminals 3 and 6 adjacent thereto. The gap 7 is filled with a sealing material 9 and sealed.
[0056]
The method of filling the gap 7 with the sealing material 9 is not particularly limited. For example, a method of supplying and filling the sealing material 9 from the edge of the semiconductor chip 1 using a nozzle or the like can be used. The sealing material 9 supplied to the edge of the semiconductor chip 1 is spread over almost the entire area of the gap 7 by capillary action, and the gap 7 is sealed. According to this method, the gap 7 can be filled with the sealing material 9 relatively easily.
By filling (sealing) the gap 7 with the sealing material 9, the penetration of moisture (moisture) into the gap 7 is prevented, the adhesion between the semiconductor chip 1 and the wiring board 4 (bonding strength) is improved, and the semiconductor chip 1 is formed. In addition, effects such as protection of the wiring board 4 are exhibited.
[0057]
The sealing material 9 is preferably made mainly of a resin material. In particular, a thermosetting resin such as an epoxy resin, a phenol resin, a melamine resin, and a ketone resin or a precursor thereof (an uncured or semi-cured thermosetting resin) ) Is preferred. Thereby, the above-mentioned effect is more remarkably exhibited.
The sealing material 9 may contain (mix) various additives such as a coupling agent, a coloring agent, a flame retardant, a low stress component, a release agent, an antioxidant, and an inorganic filler.
[0058]
The sealing material 9 made of a thermosetting resin precursor filled in the gap 7 is cured when necessary. The hardening of the sealing material 9 is preferably performed by heating (for example, about 100 to 300 ° C.), but there is also a method of hardening by irradiating, for example, ultraviolet rays, electron beams, or radiation.
Prior to positioning the terminals 3 of the semiconductor chip 1 and the corresponding terminals 6 of the wiring board 4, the sealing material 9 is provided on the surface 21 side of the semiconductor chip 1 and / or the surface of the wiring board 4. The semiconductor chip 1 may be supplied to the wiring board 4 before being supplied to the 51 side.
[0059]
With such a configuration, the sealing material 9 made of the above-described material has an appropriate adhesiveness (or adhesiveness). Therefore, when positioning the terminals to be joined, this positioning is performed. There is an advantage that it can be performed more easily and reliably.
In this case, a material containing conductive particles can be used as the sealing material 9. Thus, even when the terminals 3 of the semiconductor chip 1 and the terminals 6 of the wiring board 4 have a variation in height, for example, when the semiconductor chip 1 is mounted on the wiring board 4, the terminals 3 generated due to the variation are formed. , 6 can be supplemented by the conductive particles, and as a result, there is an advantage that each terminal 3 and the corresponding terminal 6 can be securely joined and made conductive.
As such conductive particles, for example, particles composed of various metal materials such as Ni, Sn, Ag, Au, Cu or an alloy containing them, and the surface of particles composed of various resin materials are formed of the above metal. Examples thereof include materials coated with materials, and one or more of these materials can be used in combination.
[0060]
Next, a method for forming a terminal and a method for forming a low melting point metal layer (a method for manufacturing a semiconductor chip) according to the present invention will be described. 4 and 5 are process diagrams (longitudinal sectional views) showing a method for forming a terminal and a method for forming a low-melting metal layer according to the present invention, respectively. In the following description, the upper side in FIGS. 4 and 5 is referred to as “upper”, and the lower side is referred to as “lower”.
Hereinafter, a method of forming the terminal 3 and the low melting point metal layer 8 will be described with reference to FIGS.
[0061]
[1A] Step of forming mask (resist layer)
A mask is formed on the surface of the substrate 2 on which the wiring pattern 211 is formed (the upper surface in FIG. 4). Examples of the mask include those formed by a photolithography method, an inkjet printing method, a screen printing method, and the like, and particularly, those formed by a photolithography method are preferable. By forming the mask by photolithography, the interval (pitch) for forming the terminals 3 can be further reduced, and there is an advantage that the shape and positional accuracy are good.
[0062]
Hereinafter, a case where a resist layer formed by a photolithography method, in particular, a stacked body of two resist layers (mask layers) is used as a mask will be described. By using a mask composed of a laminate of a plurality of resist layers (mask layers) as a mask, a resist layer (mask) having a shape necessary for forming the terminal 3 of the present invention can be more easily obtained (formed). can do. The details will be described below.
[0063]
First, the substrate 2 having the wiring pattern 211 formed on one surface (the upper surface in FIG. 4) 21 of the substrate 2 is prepared. In the illustrated configuration, the entire surface of one surface 21 of the substrate 2 including the wiring pattern 211 is covered with the passivation film 212.
Next, as shown in FIG. 4A, a first resist material 10a and a second resist material 10b are laminated in this order on the surface 21 side of the substrate 2, that is, on the passivation film 212. Supply as you do.
[0064]
These resist materials are preferably of the same type. Thus, exposure and development can be performed on the first resist material 10a and the second resist material 10b collectively. Therefore, the number of manufacturing steps and the manufacturing cost can be reduced.
The method for supplying the resist materials 10a and 10b is not particularly limited. For example, in the case of a liquid type, a spin coating method, a dipping method, a spray coating method or the like can be used. For example, a method of directly pressing the substrate 2 can be used.
[0065]
Each of the resist materials 10a and 10b is mainly made of a photosensitive resin. Examples of the photosensitive resin include a negative type in which a light-irradiated portion is cured, a positive type in which a light-irradiated portion is dissolved, and among these, it is particularly preferable to mainly use a negative-type photosensitive resin. By using the resist materials 10a and 10b mainly composed of a negative type photosensitive resin, it is possible to more easily obtain (form) a resist layer (mask) 11 having a shape necessary for forming the terminal 3 of the present invention. it can.
[0066]
Examples of such a negative-type photosensitive resin include those mainly containing polyvinyl cinnamate, polyvinyl azido benzazyl, acrylamide, polyimide, and a novolak resin (for example, a novolak resin containing an acid generator or a crosslinking agent). Such as chemically amplified resins).
In this embodiment, an example in which a resist material mainly composed of a negative photosensitive resin is used as the resist materials 10a and 10b will be described.
[0067]
Next, as shown in FIG. 4B, exposure and development are performed on the first resist material 10a and the second resist material 10b using a mask M corresponding to the shape of the terminal 3 to be formed. After the collective operation, the uncured portions of the resist materials 10a and 10b are removed (developed). Thereby, as shown in FIG. 4C, the first resist layer (first mask layer) 11a on the substrate 2 side and the second resist layer (second mask layer) in contact with the first resist layer 11a are formed. A resist layer (mask) 11 having a plurality of through holes 111 is formed.
[0068]
The cross-sectional area of the through-hole 111 gradually decreases in the direction away from the substrate 2. The gradual decrease in the cross-sectional area can be caused at the boundary between the respective resist layers (mask layers). For this purpose, the constituent material (first resist material 10a) of the first resist layer (mask layer located on the side closer to the substrate 2) 11a is replaced with the second resist layer (mask layer located on the side farther from the substrate 2). A material having a lower sensitivity to light (photosensitive light) than the constituent material (second resist material 10b) of the layer) 11b (that is, a material requiring a larger amount of light for a polymerization reaction, a crosslinking reaction, or the like), or light (photosensitive light) Is preferably selected.
[0069]
Accordingly, the first resist material 10a can be harder to cure than the second resist material 10b, so that when the second resist material 10b is almost hardened in the region corresponding to the opening of the mask M, However, the first resist material 10a does not sufficiently proceed with a polymerization reaction, a crosslinking reaction, or the like, and remains uncured. For this reason, by exposing the first resist material 10a and the second resist material 10b at a time when the degree of curing is different, the boundary between the first resist layer 11a and the second resist layer 11b is reduced. In this case, a resist layer (mask) 11 having a through hole 111 whose cross-sectional area decreases stepwise can be easily formed.
[0070]
Further, each of the resist materials 10a and 10b cures earlier on the side closer to the light source of the light (photosensitive light) (the side farther from the substrate 2). Therefore, in each of the obtained resist layers 11 a and 11 b, the through-hole 111 can have a shape in which the cross-sectional area decreases (gradually decreases) in a direction away from the substrate 2. By forming the terminal 3 using such a resist layer (mask) 11, the terminal 3 can have a shape (inverse tapered shape) in which the cross-sectional area decreases in a direction away from the substrate 2. . Therefore, when the resist layer 11 is removed (particularly, peeled off), the resist layer 11 can be prevented from being caught on the terminal 3, and the resist layer (mask) 11 can be easily removed (peeled off). Can be.
[0071]
The thicknesses of the first resist layer 11a and the second resist layer 11b are not particularly limited, but when forming the terminal 3 having a height in the above range, for example, the following is performed. be able to.
That is, the thickness (average) of the first resist layer 11a is preferably about 10 to 20 μm. The thickness (average) of the second resist layer 11b is preferably about 10 to 20 μm.
[0072]
[2A] Step of curing mask (resist layer)
Next, the vicinity of the surface of the obtained resist layer 11 is cured. As the curing method, for example, a method such as irradiation with ultraviolet rays, an electron beam, radiation, or the like, or a method such as heating can be mentioned. Among these, a method by irradiation with ultraviolet rays is particularly preferable. According to such a method, the vicinity of the surface of the resist layer 11 can be easily and reliably cured without requiring a large-scale facility.
By hardening the vicinity of the surface of the resist layer 11, the resistance (strength) of the resist layer 11 to the processing in the following steps [3A] and [4A] can be improved.
[0073]
In the above-mentioned curing method, two or more kinds can be used in combination. For example, after the surface of the resist layer 11 is cured (temporarily cured) with ultraviolet rays so that the resist shape does not change, the resist The entire layer 11 can be cured (finally cured) by heating. Thereby, the resistance (strength) of the resist layer 11 to the processing in the subsequent step [4A] can be further improved.
[0074]
[3A] Step of removing passivation film
Next, the passivation film 212 located inside the through hole 111 of the resist layer 11 is removed. Thus, a part of the wiring pattern 211 is exposed in the through hole 111 as shown in FIG.
As a method of removing the passivation film 212, for example, a dry etching method using CF4, CHF3, oxygen or a mixed gas containing these as a plasma gas, or an etching solution such as an alkali solution or an acid solution (weak hydrofluoric acid solution) is used. Examples include a wet etching method and laser processing. These methods can be used in combination of two or more arbitrary ones.
Note that, for example, when using the substrate 2 on which the passivation film 212 is not formed, or the substrate 2 on which the wiring pattern 211 of the portion where the terminal 3 is to be formed is exposed from the passivation film 212 in advance, this step [ 3A] can be omitted.
[0075]
[4A] Terminal forming process
Next, a first metal layer 31 and a second metal layer 32 are formed in the through hole 111 in this order. These metal layers 31 and 32 are respectively formed along the through holes 111 and corresponding to the shapes of the through holes 111. As a result, as shown in FIG. 5E, the terminal 3 that contacts the wiring pattern 211 is formed in the through hole 111.
[0076]
Examples of the method of forming the terminals 3 include wet plating methods such as electroless plating and electrolytic plating, chemical vapor deposition methods (CVD) such as thermal CVD, plasma CVD, and laser CVD, and dry methods such as vacuum deposition, sputtering, and ion plating. Examples include a plating method, a dipping method, a printing method, and thermal spraying. Among them, an electroless plating method is particularly preferable.
[0077]
Hereinafter, a method of forming the terminal 3 using the electroless plating method will be described in detail.
Hereinafter, a case where a Ni layer (a nickel layer) is formed as the first metal layer 31 will be described as an example. The Ni layer has the advantages that the cost is lower than the Au layer (gold layer) and that the Ni layer can be formed in a short time.
First, when the wiring pattern 211 is made of Al (aluminum), the portion of the wiring pattern 211 exposed in the through hole 111 is formed on the wiring pattern 211 by using an alkaline Zn (zinc) solution. Apply zincate treatment. That is, the surface of Al (wiring pattern 211) is replaced with Zn.
[0078]
Further, when depositing Zn on the surface of the wiring pattern 211, after immersing the wiring pattern 211 in an alkaline Zn solution, the substituted Zn may be dissolved with nitric acid and then immersed in the alkaline Zn solution again.
Before the zincate treatment is performed on the wiring pattern 211, it is preferable to dissolve the residue of the passivation film 212 with a predetermined solution (for example, a weak hydrofluoric acid solution).
[0079]
Further, after dissolving the residue of the passivation film 212, it is preferable to immerse the wiring pattern 211 in an alkaline solution to remove the oxide film on the exposed portion of the wiring pattern 211.
Through the above processing, the surface of Al (wiring pattern 211) can be favorably replaced with Zn.
[0080]
Next, an electroless Ni plating solution is supplied onto the wiring pattern 211 whose surface is replaced with Zn, and a Ni layer is formed on the wiring pattern 211 through a substitution reaction between Zn and Ni. At this time, the plating solution may be heated (warmed) to about 90 ° C.
[0081]
The height (thickness) of the Ni layer sets plating conditions such as working temperature (plating solution temperature), working time (plating time), amount of plating solution, pH of plating solution, and number of plating times (number of turns). Can be adjusted.
Note that Zn substituted on the surface of the wiring pattern 211 may remain between the wiring pattern 211 and the Ni layer (near the interface).
Separately from the above, a solution containing a reducing agent such as Pd (palladium) is supplied onto the wiring pattern 211 made of Al without performing the zincate treatment, and then an electroless Ni plating solution is supplied. Ni may be deposited on the wiring pattern 211 to form a Ni layer on the wiring pattern 211.
[0082]
When the wiring pattern 211 is made of a material containing Cu (copper), for example, when a Ni layer is formed on the wiring pattern 211, a solution containing a reducing agent such as Pd is applied onto the wiring pattern 211. After the supply, nickel may be deposited using Pd or the like as a nucleus by supplying an electroless Ni plating solution.
When the first metal layer 31 is made of another metal (such as Au or Cu described above), the substrate 2 is immersed in a predetermined solution (for example, an Au plating solution or a Cu plating solution). It can be carried out. In this case, an alkaline solution may be used, or the solution may be heated (warmed).
[0083]
Next, an electroless plating solution for forming the second metal layer 32 is supplied to the upper surface (front surface) of the first metal layer 31 to form the second metal layer 32.
As described above, the second metal layer 32 can be made of Cu, Au or an alloy containing them, but the end of the terminal 3 on the side opposite to the substrate 2 (the upper surface of the second metal layer 32). In the case where the low-melting-point metal layer 8 composed of an alloy mainly composed of Sn is formed by dipping or printing, the second metal layer 32 is preferably composed of Au. .
[0084]
Even when the low-melting-point metal layer 8 is not formed, by forming the second metal layer 32 from Cu, Au or an alloy containing these, the tip portion of the terminal 3 (the second metal layer 32 ), The electrical connection with the terminal 6 of the wiring board 4 can be improved. In particular, when the second metal layer 32 is made of Au, the terminal 3 has an Au layer (second metal layer 32) only at the end opposite to the substrate 2, so that the terminal 3 wets the Au layer. When joining with the terminals 6 of the wiring board 4 using an easy brazing material (solder or the like), the brazing material can be less likely to spread outside the terminals 3 when molten.
[0085]
By forming the terminals 3 using such a mask forming step, a mask curing step, a passivation film removing step, and a terminal forming step, the interval (pitch) between the adjacent terminals 3 can be made smaller (for example, The length L in FIG. 3 can be about 10 to 30 μm). As a result, it is possible to cope with a narrow pitch (higher wiring density of terminals) required with higher performance and smaller size of electronic devices.
Note that the metal layers 31 and 32 may be formed using different forming methods.
[0086]
By forming the terminal 3 using the resist layer 11 (mask), it is possible to reliably prevent the terminal 3 from being formed in the lateral direction (plane direction) beyond the through hole 111. For this reason, even when the interval (pitch) between the adjacent terminals 3 is set to be narrower, it is possible to prevent the terminals 3 from unintentionally coming into contact with each other, and to accurately set the terminals 3 so as to have a desired interval. Can be formed.
[0087]
Further, in the step [3A] and the step [4A], by using the resist layer 11 also, there is an advantage that the trouble of providing a mask for each step can be omitted.
When various plating methods are used in this step [4A], if necessary, a protective film for protecting the semiconductor chip 1 from the plating solution may be provided on the back surface of the semiconductor chip 1 prior to this step [4A]. Or it may be formed on the side surface.
[0088]
[5A] Step of removing mask (resist layer)
Next, the resist layer 11 is removed. As a result, as shown in FIG. 5F, a terminal 3 having a step portion 30 (a terminal 3 having a substrate side portion 3a closer to the substrate 2 than the step portion 30 and the remaining end portion 3b) is obtained. Can be
Examples of the method for removing the resist layer 11 include a stripping method using a stripping solution (a so-called lift-off method), a dry etching method using a plasma gas such as an oxygen plasma gas, an organic stripping solution, and an alkali solution or an acid solution. Examples include a wet etching method using a suitable etching solution, laser processing, and the like, and one or more of these can be used in combination. Among these, as a method for removing the resist layer 11, a wet etching method or a peeling method is particularly preferable.
According to the wet etching method or the stripping method, the removal of the resist layer 11 can be easily and reliably performed without requiring a large-scale facility.
[0089]
It is preferable to select an etching solution or a stripping solution having a composition that does not substantially dissolve the terminal 3. Specifically, as the stripping solution, for example, in the case of an organic stripping solution, an organic amine-based, dimethylsulfoxide-based, cellosolve-based, n-methylpyrosodone-based organic material, and the like, and one or two of these materials can be used. More than one species can be used in combination.
[0090]
Note that the resist layer 11 (mask) does not need to be entirely removed, and may be left partially in the thickness direction. This allows the semiconductor chip 1 to be previously filled with the resin in the gap between the adjacent terminals 3. By mounting such a semiconductor chip 1 on the wiring board 4, The formation of a void in the periphery can be suitably prevented, and the migration between adjacent terminals 3 caused by the intrusion of moisture into the void can be more reliably prevented. As a result, the bonding reliability (connection reliability) between the semiconductor chip 1 and the wiring board 4 can be further improved.
[0091]
[6A] Step of forming low melting point metal layer
Next, the end of the terminal 3 opposite to the substrate 2 is immersed (contacted) in a low-melting metal in a molten state. That is, the low melting point metal layer 8 is formed at the end of the terminal 3 on the side opposite to the substrate 2 by using the dipping method. Thereby, as shown in FIG. 5G, the low melting point metal layer 8 is formed so as to cover the periphery of the end portion 3b of the terminal 3.
According to the dipping method, the low melting point metal layer 8 can be easily formed without requiring a large-scale facility.
Through the above steps, the semiconductor chip 1 of the present invention is obtained.
[0092]
Next, another embodiment of the method of forming the terminal, the low melting point metal layer, and the low melting point metal layer of the present invention will be described.
FIG. 6 is a longitudinal sectional view showing another embodiment of the terminal and the low melting point metal layer (semiconductor chip of the present invention) of the present invention, and FIG. 7 shows another embodiment of the method of forming the low melting point metal layer. It is a process drawing (longitudinal sectional view) shown. In the following description, the upper side in FIGS. 6 and 7 is referred to as “upper”, and the lower side is referred to as “lower”.
Hereinafter, other embodiments of the method of forming the terminal, the low-melting metal layer, and the low-melting metal layer of the present invention will be described. However, differences from the above-described embodiment will be mainly described, and similar items will be described. Is omitted.
[0093]
In the present embodiment, the terminal 3 is formed of a three-layered laminate, and the low-melting metal layer 8 is formed on the end face of the terminal 3 on the side opposite to the substrate 2 by using a printing method. This is the same as the embodiment. Hereinafter, these will be sequentially described.
The terminal 3 shown in FIG. 6 is configured by a three-layer laminate of a first metal layer 31, a second metal layer 32, and a third metal layer 33.
Each of the first metal layer 31 and the second metal layer 32 has the same configuration as that described in the above embodiment.
[0094]
The third metal layer 33 is provided for the purpose of improving the adhesion (bonding property) between the second metal layer 32 and the low-melting metal layer 8. Thereby, a necessary and sufficient amount of a low-melting metal can be provided at the end of the terminal 3 on the side opposite to the substrate 2 when connecting (joining) the terminal 3 to the terminal 6 of the wiring board 4. .
As a constituent material of such a third metal layer 33, for example, Sn, Ag, Cu, Bi, In, Zn, an alloy containing these, or the like can be given.
[0095]
Next, a method for forming the low melting point metal layer 8 will be described.
[1B]-[4B]
First, the terminals 3 are formed in the same manner as in the steps (steps [1A] to [4A]) of the embodiment (see FIG. 7E).
In step [4B], the first metal layer 31, the second metal layer 32, and the third metal layer 33 are formed in the through hole 111 in this order.
Alternatively, one or two of the metal layers 31, 32, and 33 may be formed using different forming methods.
[0096]
[5B] Step of forming low melting point metal layer
Next, using a resist layer 11 (mask) for forming the terminal 3, a low-melting metal in a molten state is supplied to the end face of the terminal 3 on the side opposite to the substrate 2. That is, the low melting point metal layer 8 is formed at the end of the terminal 3 opposite to the substrate 2 by the printing method. Thereby, as shown in FIG. 7 (F), the low melting point metal layer 8 is formed on the end face of the terminal 3 on the side opposite to the substrate 2.
[0097]
According to such a printing method, by also using the resist layer 11 (mask), the trouble of providing a mask for each step can be omitted, that is, the number of manufacturing steps can be reduced.
In the illustrated configuration, the low-melting point metal layer 8 is reflowed, and the low-melting point metal layer 8 has a rounded shape. This reflow may be performed on the low melting point metal layer 8 after removing the resist layer 11 (mask). Even in this case, since the terminal 3 has the stepped portion 30, it is possible to preferably prevent the low-melting metal in the molten state from reaching the substrate 2, making contact with the substrate 2, and short-circuiting the adjacent terminals 3. Can be.
[0098]
[6B] Step of removing mask (resist layer)
Next, the same step as the above [6A] is performed.
Through the steps described above, the semiconductor chip 1 of the present invention is obtained (see FIG. 7G).
[0099]
Next, an electronic device including the semiconductor mounting substrate 100 of the present invention, that is, an electronic device of the present invention will be described.
Hereinafter, a case where the electronic device of the present invention is applied to a display device will be described as an example.
FIG. 8 is a cross-sectional view showing an embodiment in which the electronic device of the present invention is applied to a display device. In the following description, the upper side in FIG. 8 is referred to as “upper”, and the lower side is referred to as “lower”.
[0100]
A display device (electro-optical device) 300 illustrated in FIG. 8 is a transmissive liquid crystal display device, and includes a display panel (display unit) 200, a semiconductor mounting substrate 100 of the present invention, and a backlight (not illustrated). I have.
The display panel 200 includes a first panel substrate 220 bonded via a frame-shaped sealing material 230, a second panel substrate 240 facing the first panel substrate 220, and a liquid crystal sealed in a space surrounded by these. And a liquid crystal layer 270 containing
[0101]
The first panel substrate 220 and the second panel substrate 240 are each formed of, for example, a glass substrate. Transparent electrodes 210 and 250 made of, for example, ITO are provided on the surfaces of the panel substrates 220 and 240 on the liquid crystal layer 270 side, respectively. A voltage is applied to the liquid crystal layer 270 via the transparent electrodes 210 and 250.
[0102]
Further, polarizing plates 260 and 280 are provided on the lower surface of the first panel substrate 220 and the upper surface of the second panel substrate 240 (both surfaces opposite to the liquid crystal layer 270), respectively.
In addition, the first panel substrate 220 has a portion (extending region 201) that extends from the second panel substrate 240. The transparent electrodes 210 and 250 are provided to extend to the overhang region 201.
[0103]
The semiconductor mounting board (flexible circuit board) 100 has a wiring board 4 and a semiconductor chip 1 mounted on the wiring board 4.
The wiring substrate 4 has a wiring pattern (lead) 60 formed on one surface (the upper surface in FIG. 8) 51 of the substrate 5 having flexibility, and the wiring pattern 60 is formed at one end (the left side in FIG. 8). Are bent in the longitudinal direction so as to face downward.
[0104]
Then, at this one end, the wiring pattern 60 and the end of each of the transparent electrodes 210 and 250 extending to the overhang region 201 are connected to the anisotropic conductive material (the anisotropic conductive paste) including the conductive particles 410. , Anisotropic conductive film) 400.
A terminal 6 is formed at the center of the wiring pattern 60 in the surface direction by an end of the wiring pattern 60, and the terminal 3 of the semiconductor chip 1 is joined (connected) to the terminal 6.
Thus, electrical continuity between the transparent electrodes 210 and 250 and the semiconductor chip 1 is obtained.
[0105]
The semiconductor chip 1 is provided as a driving IC for the display panel 200, and controls the amount of applied voltage, the applied pattern, and the like to each of the transparent electrodes 210 and 250. By the drive control of the semiconductor chip 1, desired information (an image including both a still image and a moving image) is displayed on the display panel 200.
Note that the electronic device of the present invention is not limited to the application to the display device 300 shown in the drawings. For example, other display devices such as an organic or inorganic EL display device, an electrophoretic display device, and droplet ejection such as an inkjet recording head The present invention can also be applied to a head for use.
The electronic device of the present invention including such an electronic device can be applied to various electronic devices.
[0106]
Hereinafter, the electronic device of the present invention will be described in detail based on the embodiments shown in FIGS. 9 to 11.
FIG. 9 is a perspective view showing a configuration of a mobile (or notebook) personal computer to which the electronic apparatus of the present invention is applied.
In this figure, a personal computer 1100 includes a main body 1104 having a keyboard 1102 and a display unit 1106. The display unit 1106 is rotatably supported by the main body 1104 via a hinge structure. I have.
In the personal computer 1100, the display unit 1106 includes the above-described display device 300, and is arranged so that the display surface of the display panel (display unit) 200 faces the front of the display unit 1106.
[0107]
FIG. 10 is a perspective view illustrating a configuration of a mobile phone (including a PHS) to which the electronic apparatus of the present invention is applied.
In this figure, a mobile phone 1200 includes the above-described display device 300, together with a plurality of operation buttons 1202, an earpiece 1204, and a mouthpiece 1206.
The display panel (display unit) 200 of the display device 300 is arranged between the operation button 1202 and the earpiece 1204 so that the display surface faces the front of the mobile phone 1200.
[0108]
FIG. 11 is a perspective view illustrating a configuration of a digital still camera to which the electronic apparatus according to the invention is applied. In this figure, connection with an external device is also simply shown.
Here, a normal camera exposes a silver halide photographic film with a light image of a subject, whereas a digital still camera 1300 photoelectrically converts a light image of a subject with an image sensor such as a CCD (Charge Coupled Device). An imaging signal (image signal) is generated.
[0109]
A display panel (display unit) 200 of the above-described display device 300 is provided on the back of a case (body) 1302 of the digital still camera 1300, and is configured to perform display based on an image pickup signal by a CCD. Reference numeral 200 functions as a finder that displays a subject as an electronic image.
In addition, a light receiving unit 1304 including an optical lens (imaging optical system) and a CCD is provided on the front side (the rear side in FIG. 11) of the case 1302.
When the photographer confirms the subject image displayed on the display panel 200 and presses the shutter button 1306, the imaging signal of the CCD at that time is transferred and stored in the memory 1308.
[0110]
In the digital still camera 1300, a video signal output terminal 1312 and a data communication input / output terminal 1314 are provided on the side surface of the case 1302. As shown in FIG. 11, a television monitor 1430 is connected to the video signal output terminal 1312, and a personal computer 1440 is connected to the input / output terminal 1314 for data communication as necessary. Further, the imaging signal stored in the memory 1308 is output to the television monitor 1430 or the personal computer 1440 by a predetermined operation.
[0111]
Note that the electronic apparatus of the present invention includes, for example, an ink jet type ejection device (eg, an ink jet printer) in addition to the personal computer (mobile personal computer) in FIG. 9, the mobile phone in FIG. 10, and the digital still camera in FIG. Laptop type personal computer, television, video camera, video tape recorder, car navigation system, pager, electronic organizer (including communication function), electronic dictionary, calculator, electronic game machine, word processor, workstation, videophone, crime prevention Television monitor, electronic binoculars, POS terminal, medical equipment (for example, electronic thermometer, sphygmomanometer, blood glucose meter, electrocardiogram measuring device, ultrasonic diagnostic device, electronic endoscope), fish finder, various measuring devices, instruments (for example, Instruments for vehicles, aircraft, ships), Flight Sumire It can be applied to the data, and the like.
[0112]
As described above, according to the present invention, at the end of the terminal opposite to the base material, a stepped portion is formed over the entire circumference, so that the low melting point metal layer is formed at this end. Is provided, a necessary and sufficient amount of the low-melting-point metal can be held in the joining of the terminals to be joined. In addition, when joining the terminals to be joined, the step portion can accommodate (absorb) the low-melting-point metal in a molten state. For this reason, highly reliable bonding between the terminals to be bonded can be achieved.
Further, according to the present invention, the terminal having such a configuration can be formed easily and reliably (with high dimensional accuracy).
[0113]
As mentioned above, although the terminal of the present invention, the method of forming the terminal, the semiconductor chip, the semiconductor mounting substrate, the electronic device and the electronic apparatus have been described based on the illustrated embodiments, the present invention is not limited to these. The configuration can be replaced with any one that can perform the same function, or an arbitrary configuration can be added.
For example, in the present invention, any two or more configurations of the above embodiments can be combined.
[0114]
Further, for example, in the method of forming a terminal of the present invention, an optional step can be added as necessary.
Further, in each of the above embodiments, the configuration in which the terminal has one step portion (one step) along the height direction has been described, but the terminal may have a configuration having a plurality (multiple steps) of step portions. Good.
Further, in each of the above embodiments, the case where the terminal of the present invention is applied to the terminal on the semiconductor chip side has been described, but the terminal of the present invention may be applied to the terminal on the wiring board side.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view showing the overall configuration of a semiconductor mounting board according to the present invention.
FIG. 2 is a longitudinal sectional view showing a configuration of a semiconductor chip and a wiring board of the present invention before mounting.
FIG. 3 is a plan view showing a configuration of a terminal of the present invention.
FIG. 4 is a process diagram (longitudinal sectional view) showing a method for forming a terminal and a method for forming a low-melting metal layer according to the present invention.
FIG. 5 is a process drawing (longitudinal sectional view) showing a method for forming a terminal and a method for forming a low-melting metal layer according to the present invention.
FIG. 6 is a longitudinal sectional view showing another embodiment of the terminal and the low melting point metal layer (semiconductor chip of the present invention) of the present invention.
FIG. 7 is a process drawing (longitudinal sectional view) showing another embodiment of the method for forming a low-melting-point metal layer.
FIG. 8 is a sectional view showing an embodiment in which the electronic device of the present invention is applied to a display device.
FIG. 9 is a perspective view illustrating a configuration of a mobile (or notebook) personal computer to which the electronic device of the invention is applied.
FIG. 10 is a perspective view illustrating a configuration of a mobile phone (including a PHS) to which the electronic apparatus of the present invention is applied.
FIG. 11 is a perspective view illustrating a configuration of a digital still camera to which the electronic apparatus according to the invention is applied.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 {Semiconductor chip 2} Substrate 21, 22} Surface 211} Wiring pattern 212 {Passivation film 3} Terminal 3a {Substrate side part 3b} End side part 30} Step part 31, 32 33 metal layer 4 wiring board 5 substrate 51 plane 6 terminal 60 wiring pattern 7 gap 8 low melting metal layer 9 sealing material 10 resist material 10a ‥‥ first resist material 10b ‥‥ second resist material 11 ‥‥ resist layer 11a ‥‥ first resist layer 11b ‥‥ second resist layer 111 ‥‥ through hole 100 ‥‥ semiconductor mounting board 200 ‥ {Display panel 201} overhang area 210} transparent electrode 220 {first panel substrate 230} sealant 240 {second panel substrate 250} transparent electrode 260, 280 {polarizing plate 270} Crystal layer 300 display device 400 anisotropic conductive material 410 conductive particles 1100 personal computer 1102 keyboard 1104 main unit 1106 display unit 1200 mobile phone 1202 operation Button 1204 earpiece 1206 mouthpiece 1300 digital still camera 1302 case (body) 1304 light receiving unit 1306 shutter button 1308 memory 1312 video signal output terminal 1314 data Input / output terminal for communication 1430 ‥‥ TV monitor 1440 ‥‥ Personal computer M ‥‥ Mask

Claims (26)

基材上に設けられた端子であって、
前記基材と反対側の端部に、その全周に亘って凹没する段差部が形成されていることを特徴とする端子。A terminal provided on a base material,
A terminal, wherein a stepped portion is formed at an end opposite to the base material over the entire periphery thereof. 前記段差部は、平面視で環状をなしている請求項１に記載の端子。The terminal according to claim 1, wherein the step portion has an annular shape in plan view. 前記段差部は、その幅がほぼ一定である請求項１または２に記載の端子。The terminal according to claim 1, wherein the width of the step portion is substantially constant. 前記端子は、前記基材から遠ざかる方向に向かって横断面積が連続的に減少する部分を有する請求項１ないし３のいずれかに記載の端子。The terminal according to any one of claims 1 to 3, wherein the terminal has a portion whose cross-sectional area continuously decreases in a direction away from the base material. 前記端子は、その高さ方向に沿って前記段差部を１つ有し、前記段差部より前記基材側の基材側部分の横断面積（平均）をＡ［ｍｍ２］とし、残りの端部側部分の横断面積（平均）をＢ［ｍｍ２］としたとき、Ｂ／Ａが０．３〜０．９なる関係を満足する請求項１ないし４のいずれかに記載の端子。The terminal has one step portion along a height direction thereof, and a cross-sectional area (average) of a substrate-side portion closer to the substrate than the step portion is A [mm 2 ], and the other end is provided. when the parts side portion cross-sectional area (average) and B [mm 2], B / a is the terminal according to any one of claims 1 to satisfy 4 0.3 to 0.9 the relationship. 前記端子は、その高さ方向の任意の位置における横断面形状が、いずれもほぼ相似形である請求項１ないし５のいずれかに記載の端子。The terminal according to any one of claims 1 to 5, wherein each of the terminals has a substantially similar cross-sectional shape at an arbitrary position in a height direction. 前記端子は、その横断面形状がほぼ長方形をなしている請求項１ないし６に記載の端子。The terminal according to claim 1, wherein the terminal has a substantially rectangular cross section. 前記端子は、複数の金属層の積層体で構成されている請求項１ないし７のいずれかに記載の端子。The terminal according to any one of claims 1 to 7, wherein the terminal is configured by a laminate of a plurality of metal layers. 複数の前記金属層のうち、最も前記基材側に位置する金属層は、ＮｉまたはＮｉを含む合金を主成分とした金属で構成されている請求項８に記載の端子。9. The terminal according to claim 8, wherein the metal layer located closest to the base material among the plurality of metal layers is made of a metal mainly containing Ni or an alloy containing Ni. 10. 前記端子の前記基材と反対側の端部には、前記端子の構成材料より融点の低い低融点金属を主材料とする低融点金属層が設けられている請求項１ないし９のいずれかに記載の端子。The low-melting-point metal layer whose main material is a low-melting-point metal having a lower melting point than the constituent material of the terminal is provided at an end of the terminal opposite to the base material. Terminal described. 前記段差部は、前記低融点金属を載置する機能または溶融状態の前記低融点金属の流出を阻止する機能を有する請求項１０に記載の端子。The terminal according to claim 10, wherein the step portion has a function of placing the low melting point metal or a function of preventing the low melting point metal from flowing out in a molten state. 基材上に、該基材から遠ざかる方向の途中で、横断面積が段階的に減少する貫通孔を有するマスクを形成する工程と、
前記貫通孔内に端子を形成する工程と、
前記マスクの厚さ方向の少なくとも一部を除去する工程とを有することを特徴とする端子の形成方法。On the substrate, in the middle of the direction away from the substrate, the step of forming a mask having a through-hole, the cross-sectional area of which gradually decreases,
Forming a terminal in the through hole;
Removing at least a part of the mask in the thickness direction. 前記マスクは、複数のマスク層の積層体で構成される請求項１２に記載の端子の形成方法。The terminal forming method according to claim 12, wherein the mask is configured by a laminate of a plurality of mask layers. 複数の前記マスク層は、マスク形状が一括して形成される請求項１３に記載の端子の形成方法。The method for forming a terminal according to claim 13, wherein the plurality of mask layers are formed in a mask shape collectively. 前記マスクは、フォトリソグラフィー法により形成される請求項１２ないし１４のいずれかに記載の端子の形成方法。The method according to claim 12, wherein the mask is formed by a photolithography method. 前記マスクの構成材料は、ネガタイプの感光性樹脂を主とするものである請求項１５に記載の端子の形成方法。The method according to claim 15, wherein a constituent material of the mask is mainly a negative photosensitive resin. 前記マスクは、複数のマスク層で構成され、これらのうちの任意の２つのマスク層について、前記基材に近い側に位置するマスク層の構成材料が、前記基材に遠い側に位置するマスク層の構成材料より、光に対する感度が低いもの、または、光の透過率が低いものである請求項１５または１６に記載の端子の形成方法。The mask is composed of a plurality of mask layers, and for any two of the mask layers, the constituent material of the mask layer located on the side closer to the base is a mask located on the side farther from the base. The method for forming a terminal according to claim 15, wherein the material has a lower sensitivity to light or a lower light transmittance than a constituent material of the layer. 前記端子の形成に先立って、前記マスクの表面付近を硬化させる工程を有する請求項１２ないし１７のいずれかに記載の端子の形成方法。The method for forming a terminal according to any one of claims 12 to 17, further comprising a step of curing the vicinity of the surface of the mask before forming the terminal. 前記硬化は、前記マスクに紫外線を照射することにより行われる請求項１８に記載の端子の形成方法。The terminal forming method according to claim 18, wherein the curing is performed by irradiating the mask with ultraviolet rays. 前記端子は、無電解メッキ法により形成される請求項１２ないし１９のいずれかに記載の端子の形成方法。The method for forming a terminal according to claim 12, wherein the terminal is formed by an electroless plating method. 前記マスクは、剥離液により除去される請求項１２ないし２０のいずれかに記載の端子の形成方法。21. The terminal forming method according to claim 12, wherein the mask is removed by a stripping solution. 請求項１ないし１１のいずれかに記載の端子を有することを特徴とする半導体チップ。A semiconductor chip comprising the terminal according to claim 1. 請求項２２に記載の半導体チップが配線基板に実装されてなることを特徴とする半導体実装基板。A semiconductor mounting board, comprising the semiconductor chip according to claim 22 mounted on a wiring board. 請求項２３に記載の半導体実装基板を備えることを特徴とする電子デバイス。An electronic device comprising the semiconductor mounting substrate according to claim 23. 請求項２４に記載の電子デバイスを備えることを特徴とする電子機器。An electronic apparatus comprising the electronic device according to claim 24. 表示部を備える請求項２５に記載の電子機器。The electronic device according to claim 25, further comprising a display unit.
JP2002364399A 2002-12-16 2002-12-16 Terminal, forming method therefor, semiconductor chip, semiconductor mounting substrate, electronic device and electronic apparatus Pending JP2004200247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002364399A JP2004200247A (en) 2002-12-16 2002-12-16 Terminal, forming method therefor, semiconductor chip, semiconductor mounting substrate, electronic device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002364399A JP2004200247A (en) 2002-12-16 2002-12-16 Terminal, forming method therefor, semiconductor chip, semiconductor mounting substrate, electronic device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2004200247A true JP2004200247A (en) 2004-07-15

Family

ID=32762274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002364399A Pending JP2004200247A (en) 2002-12-16 2002-12-16 Terminal, forming method therefor, semiconductor chip, semiconductor mounting substrate, electronic device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2004200247A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011601A1 (en) * 2004-07-29 2006-02-02 Kyocera Corporation Function element and manufacturing method thereof, and function element mounting structure
JP2007073919A (en) * 2005-09-06 2007-03-22 Tanemasa Asano Method of manufacturing bump electrode, baking apparatus used therefor, and electronic device
JP2009138224A (en) * 2007-12-05 2009-06-25 Opnext Japan Inc Plating method and electronic device
JP2009140979A (en) * 2007-12-04 2009-06-25 Casio Comput Co Ltd Method of manufacturing semiconductor device
JP2013030809A (en) * 2008-12-22 2013-02-07 Fujitsu Ltd Electronic component and method for manufacturing the same
US8508046B2 (en) 2009-08-13 2013-08-13 Disco Corporation Circuit substrate and method of manufacturing same
JP2013219402A (en) * 2013-07-29 2013-10-24 Spansion Llc Semiconductor device and manufacturing method thereof
JP2014003201A (en) * 2012-06-20 2014-01-09 Shinko Electric Ind Co Ltd Semiconductor device, wiring board, and manufacturing method of semiconductor device and wiring board

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044511B2 (en) 2004-07-29 2011-10-25 Kyocera Corporation Function element and function element mounting structure
JPWO2006011601A1 (en) * 2004-07-29 2008-05-01 京セラ株式会社 Functional element, manufacturing method thereof, and functional element mounting structure
WO2006011601A1 (en) * 2004-07-29 2006-02-02 Kyocera Corporation Function element and manufacturing method thereof, and function element mounting structure
JP4722047B2 (en) * 2004-07-29 2011-07-13 京セラ株式会社 Functional element, manufacturing method thereof, and functional element mounting structure
JP2007073919A (en) * 2005-09-06 2007-03-22 Tanemasa Asano Method of manufacturing bump electrode, baking apparatus used therefor, and electronic device
JP2009140979A (en) * 2007-12-04 2009-06-25 Casio Comput Co Ltd Method of manufacturing semiconductor device
JP2009138224A (en) * 2007-12-05 2009-06-25 Opnext Japan Inc Plating method and electronic device
JP2013030809A (en) * 2008-12-22 2013-02-07 Fujitsu Ltd Electronic component and method for manufacturing the same
US8704106B2 (en) 2008-12-22 2014-04-22 Fujitsu Limited Ferroelectric component and manufacturing the same
US8508046B2 (en) 2009-08-13 2013-08-13 Disco Corporation Circuit substrate and method of manufacturing same
JP2014003201A (en) * 2012-06-20 2014-01-09 Shinko Electric Ind Co Ltd Semiconductor device, wiring board, and manufacturing method of semiconductor device and wiring board
US9082672B2 (en) 2012-06-20 2015-07-14 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same, and wiring substrate and method of manufacturing the same
JP2013219402A (en) * 2013-07-29 2013-10-24 Spansion Llc Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4114483B2 (en) Semiconductor chip mounting method, semiconductor mounting substrate, electronic device and electronic equipment
JP4895054B2 (en) Electronic component mounting method
US7579692B2 (en) Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument
JP4219951B2 (en) Solder ball mounting method and solder ball mounting substrate manufacturing method
JP2010141055A (en) Semiconductor module, method of manufacturing semiconductor module, and portable equipment
WO2000010369A1 (en) Method of forming solder bump, method of mounting electronic device, and mounting structure of electronic device
JP2020004926A (en) Wiring board and manufacturing method thereof
JP3823318B2 (en) Method of mounting semiconductor chip on circuit board, semiconductor device, electronic device and electronic equipment
JP2004200247A (en) Terminal, forming method therefor, semiconductor chip, semiconductor mounting substrate, electronic device and electronic apparatus
JP2003243448A (en) Semiconductor device, method of manufacturing the same, and electronic device
JP7351107B2 (en) Wiring board and wiring board manufacturing method
JP3918803B2 (en) Semiconductor device substrate and manufacturing method thereof
JP2004342802A (en) Printed board with bump electrode and manufacturing method thereof
JP4059072B2 (en) Bump structure, semiconductor chip, semiconductor chip mounting method, electronic device and electronic device
JP7196936B2 (en) Method for manufacturing wiring board for semiconductor device, and wiring board for semiconductor device
JP2005129874A (en) Semiconductor chip, manufacturing method thereof, semiconductor mount substrate, electronic device, and electronic apparatus
JP2004193517A (en) Semiconductor chip, manufacturing method therefor, semiconductor mounted board, electronic device and electronic apparatus
JP4513973B2 (en) Manufacturing method of semiconductor device
JP2003209342A (en) Circuit board and method for manufacturing the same
JP2004193518A (en) Method for manufacturing and mounting semiconductor chip, semiconductor chip, semiconductor mounted board, electronic device and electronic apparatus
JP2004273959A (en) Process for producing semiconductor chip, semiconductor chip, semiconductor device, electronic device and electronic apparatus
JP2004273956A (en) Bump structure, semiconductor chip, semiconductor device, electronic device, and electronic apparatus
JP2004193230A (en) Terminal, wiring substrate, semiconductor mounting substrate, electronic device and electronic apparatus
JPH1079403A (en) Semiconductor device and manufacturing thereof
JP2005079379A (en) Terminal electrode, semiconductor device, semiconductor module, electronic equipment, method of manufacturing terminal electrode, and method of manufacturing semiconductor module