JP4111569B2 - 薄膜トランジスタ型液晶表示装置およびその製造方法 - Google Patents
薄膜トランジスタ型液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP4111569B2 JP4111569B2 JP22686597A JP22686597A JP4111569B2 JP 4111569 B2 JP4111569 B2 JP 4111569B2 JP 22686597 A JP22686597 A JP 22686597A JP 22686597 A JP22686597 A JP 22686597A JP 4111569 B2 JP4111569 B2 JP 4111569B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- aluminum
- substrate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は基板上のアルミニウム層とインジウムスズ酸化物層との接続方法を改良した薄膜トランジスタ型液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
配線材料としてのアルミニウムは低抵抗であるという利点を有しており、近年、薄膜トランジスタ型液晶表示装置において、基板上のゲート配線、ソース配線などの配線や電極に多用されてきている。ところが、薄膜トランジスタ型液晶表示装置の透明画素電極などに用いられるインジウムスズ酸化物（以下、ＩＴＯと省略）とアルミニウムを直接接触させると、ＩＴＯ中の酸素がアルミニウムに引き抜かれてしまい、その結果コンタクト部分の電気抵抗が上昇してしまうことが知られていた。
【０００３】
【発明が解決しようとする課題】
このため、従来の薄膜トランジスタ型液晶表示装置においては、アルミニウム層とＩＴＯ層が直接接触しない構造が採用されていた。例えば図３に示すように、基板３１上に設けられたアルミニウム層３２を覆うようにタングステンなどからなる導電性のバリア層３３をあらかじめ設けておき、絶縁層３４にバリア層３３に達するコンタクトホール３５を形成し、そのコンタクトホール３５においてバリア層３３とＩＴＯ層３６を接触させることで、アルミニウム層３２とＩＴＯ層３６をバリア層３３を介在させて電気的に接続していた。あるいは図４に示すように、基板４１上にアルミニウム以外の金属層４２とアルミニウム層４３を設け、絶縁層４４およびアルミニウム層４３に金属層４２表面に達するコンタクトホール４５を形成し、そのコンタクトホール４５において金属層４２とＩＴＯ層４６を接触させることで、アルミニウム層４３とＩＴＯ層４６をアルミニウム以外の金属層４２を介在させて電気的に接続していた。
【０００４】
しかし、図３に示すコンタクト構造においては、アルミニウム層３２とバリア層３３の２層で配線パターンを作成するため、この２層をエッチングした後、絶縁層３４を形成する必要がある。ところが、配線パターンをエッチングする際にアルミニウムとバリア層金属ではこれらをエッチングし得るエッチャントが異なるために、エッチャントを変えた２回のエッチングを行わなければならず工程が煩雑になっていた。また、図４に示すコンタクト構造においては、アルミニウム以外の金属層４２とアルミニウム層４３と絶縁層４４を形成した後、絶縁層４４とアルミニウム層４３をそれぞれエッチングして金属層４２の表面を露出させる必要があり、工程数が増加するという問題があった。
上記の点に鑑み、本発明はアルミニウム層とＩＴＯ層を簡単な製造プロセスによって抵抗値を増大させることなく接続することのできる薄膜トランジスタ型液晶表示装置およびその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る薄膜トランジスタ型液晶表示装置は、一対の基板間に液晶が挟持され、前記一方の基板の前記液晶が挟持される側の面上にアルミニウム層が形成され、このアルミニウム層を覆う絶縁層に前記アルミニウム層表面に達するコンタクトホールが設けられるとともに、このコンタクトホールの内面を含む前記絶縁層上にインジウムスズ酸化物層が形成され、前記コンタクトホールの底面上において前記インジウムスズ酸化物層と前記アルミニウム層の間にシリサイド層が介在していることを特徴とする。
上記構成とすることで、ＩＴＯ層とアルミニウム層は導電性を有するシリサイド層を介して接続されるので、ＩＴＯ層とアルミニウム層が直接接触することによる抵抗値上昇などの問題を起こすことはない。
【０００６】
従来のコンタクト構造では絶縁層がアルミニウム層とバリア層の２層を覆っていたのに対して、本発明では、シリサイド層は絶縁層に設けられたコンタクトホールの底面上のみに形成されているため、絶縁層はアルミニウム層１層のみを覆えばよいことになり、絶縁層のステップカバレッジが向上する。
また、コンタクトホールの底面上にシリサイド層が形成される分、コンタクトホールが浅くなるため、その後コンタクトホールの内部に形成されるＩＴＯ層の段差が緩和されることになり、これによってＩＴＯ層のステップカバレッジも向上する。
さらに、配線パターンがアルミニウム層の１層で構成されているため、配線パターン形成時のエッチングが１回で済み、配線パターンの加工が容易となる。
【０００７】
また、本発明に係る薄膜トランジスタ型液晶表示装置は、前記アルミニウム層が前記基板上に配置されたゲート配線またはソース配線の端子部の下層側をなし、前記インジウムスズ酸化物層が前記端子部の上層側をなすことを特徴とする。
薄膜トランジスタ型液晶表示装置において、コンタクトホールは薄膜トランジスタ部とゲート配線またはソース配線の端子部に存在する。これらコンタクトホールの深さを比較した場合、薄膜トランジスタ部のコンタクトホールの深さが、パッシベーション膜の膜厚分だけであるのに対して、ゲート配線またはソース配線端子部のコンタクトホールの深さは、ゲート絶縁膜とパッシベーション膜の膜厚分となり、ゲート配線またはソース配線端子部のコンタクトホールの深さの方がもともと深くなっている。本発明のコンタクト構造には、コンタクトホールの深さが浅くなり、ＩＴＯ層のステップカバレッジが良好になるという利点があるが、上記のようにゲート配線またはソース配線端子部にこの構造を採用するのがより効果的である。
なお、シリサイド層の例としてはモリブデンシリサイド、タングステンシリサイド、チタンシリサイドあるいはクロムシリサイドを用いることができ、その膜厚は２００ないし６００Å程度であることが好ましい。その理由は、２００Å以下ではバリア効果がなくなり、６００Åを超えると膜中のストレスが大きくなり過ぎ、はがれやすくなるからである。
【０００８】
本発明に係る薄膜トランジスタ型液晶表示装置の製造方法は、一対の基板の一方の基板上にアルミニウム層からなるパターンを形成し、前記アルミニウム層上に絶縁層を形成し、該絶縁層に前記アルミニウム層表面に達するコンタクトホールを形成し、シリサイド層をプラズマＣＶＤ法により基板全面に成膜した後、前記絶縁層表面のシリサイド層を除去することにより、前記コンタクトホール底部の前記アルミニウム層上にのみシリサイド層を形成し、次いで該シリサイド層の上部にインジウムスズ酸化物層を形成し、前記一方の基板と他方の基板との間に液晶を挟持したことを特徴とする。
上記構成とすることで、薄膜トランジスタ型液晶表示装置を、工程数の増加を従来より抑えて製造することができる。また、プラズマＣＶＤ法によりシリサイド層を基板全面に成膜した後、前記絶縁層表面のシリサイド層を除去することにより、前記コンタクトホール底部のアルミニウム層上にのみ下地層と強固に密着したシリサイド層を形成することができる。シリサイド層と絶縁層は、シリサイド層とアルミニウム層に比較して密着性がよくないため、絶縁層表面のシリサイド層は比較的簡単に除去することができる。
【０００９】
また、本発明に係る薄膜トランジスタ型液晶表示装置の製造方法は、一対の基板の一方の基板上にアルミニウム層からなるパターンを形成し、前記アルミニウム層上に絶縁層を形成し、該絶縁層に前記アルミニウム層表面に達するコンタクトホールを形成し、シリサイド層をスパッタ法により基板全面に成膜した後、前記絶縁層表面のシリサイド層を除去することにより、前記コンタクトホール底部の前記アルミニウム層上にのみシリサイド層を形成し、次いで該シリサイド層の上部にインジウムスズ酸化物層を形成し、前記一方の基板と他方の基板との間に液晶を挟持したことを特徴とする。
上記製造方法においては、スパッタ法によりシリサイド層を基板全面に成膜した後、前記絶縁層表面のシリサイド層を除去することにより、前記コンタクトホール底部のアルミニウム層上にのみ下地層と強固に密着したシリサイド層を形成することができる。シリサイド層と絶縁層は、シリサイド層とアルミニウム層に比較して密着性がよくないため、絶縁層表面のシリサイド層は比較的簡単に除去することができる。
【００１０】
さらに、本発明に係る薄膜トランジスタ型液晶表示装置の製造方法は、一対の基板の一方の基板上にアルミニウム層からなるパターンを形成し、前記アルミニウム層上に絶縁層を形成し、該絶縁層に前記アルミニウム層表面に達するコンタクトホールを形成し、該コンタクトホール形成時に使用したフォトレジストを残したままシリサイド層を基板全面に成膜した後、前記フォトレジストを除去するとともに前記シリサイド層を除去することにより、前記コンタクトホール底部の前記アルミニウム層上にのみシリサイド層を形成し、次いで該シリサイド層の上部にインジウムスズ酸化物層を形成し、前記一方の基板と他方の基板との間に液晶を挟持したことを特徴とする。
上記製造方法において、前記コンタクトホール形成時に使用したフォトレジストを残したままシリサイド層を基板全面に成膜した後、前記フォトレジストを除去するとともに前記フォトレジスト上のシリサイド層を除去する、いわゆるリフトオフ法と呼ばれる方法を用いることにより、前記コンタクトホール底部のアルミニウム層上にのみ下地層と強固に密着したシリサイド層を形成することができる。コンタクトホールの形成に使用したフォトレジストをそのままマスクとして使用することで、新たなマスク形成をすることなくシリサイド層を形成することができる。
【００１１】
【発明の実施の形態】
以下、図面により本発明について、詳細に説明するが、本発明はこれらの実施形態例のみに限定されるものではない。
図１は、本発明の薄膜トランジスタ型液晶表示装置の部分概略図である。符号Ａの部分は薄膜トランジスタの部分、Ｂの部分はゲート配線またはソース配線の端子部を示している。なおこれら２つの部分は、実際の液晶表示装置においては離れた箇所にあるが、図示の都合上、近接させて図示する。
【００１２】
まず、薄膜トランジスタ部Ａの部分について説明する。
薄膜トランジスタ部Ａは、膜厚１５００ないし２０００Åのアルミニウムからなるゲート電極１を設け、その上にゲート絶縁膜２を設け、このゲート絶縁膜上に膜厚１０００ないし２０００Åのアモルファスシリコン（ａ−Ｓｉ）からなる半導体膜３を設け、さらにこの半導体膜上に膜厚３００ないし５００Åのｎ+型ａ−Ｓｉ層４を設け、その上に膜厚１０００ないし２０００Åのアルミニウムからなるドレイン電極５とソース電極６とを設けて構成される。また、ドレイン電極５やソース電極６の上方にこれらを覆うパッシベーション膜７が形成され、このパッシベーション膜７にコンタクトホール８が形成されている。そして、コンタクトホール８の底面上に膜厚２００ないし６００Åのシリサイド層９が形成され、その上方に画素電極となる膜厚１０００ないし１５００ÅのＩＴＯ層１０が形成されている。このコンタクトホール８を通じてドレイン電極５とＩＴＯ層１０（画素電極）が電気的に接続されている。
【００１３】
次に、ゲート配線またはソース配線の端子部Ｂに関しては、端子部の下層側をなすアルミニウム層１１上にゲート絶縁膜２とパッシベーション膜７が形成され、この２層を貫通するコンタクトホール１２が形成されている。そして、薄膜トランジスタ部Ａのコンタクトホール８と同様、コンタクトホール１２の底面上に膜厚２００ないし６００Åのシリサイド層１３が形成され、その上方に膜厚１０００ないし１５００ÅのＩＴＯ層１４が形成されている。このコンタクトホール１２を通じてアルミニウム層１１とＩＴＯ層１４が電気的に接続されている。
【００１４】
このような構成とすることで、ＩＴＯ層とアルミニウム層は導電性を有するシリサイド層を介して接続されるので、お互いが直接接触することによる抵抗値の上昇を起こすことはない。
前記シリサイド層に用いることのできるシリサイドの例としてはモリブデンシリサイド、タングステンシリサイド、チタンシリサイドあるいはクロムシリサイドなどを挙げることができる。
また、前記パッシベーション膜の例としては、ａ（アモルファス）−ＳｉＮx：Ｈ、ａ−ＳｉＮx、ａ−ＳｉＯ2：Ｈ、ＳｉＯ2を挙げることができる。
【００１５】
次に、本発明の薄膜トランジスタ型液晶表示装置において、コンタクトホールおよびＩＴＯ層を形成する際の手順を、図２を用いて説明する。
まず、図２（ａ）に示すように、パッシベーション膜７の上面の所要部分にフォトレジスト層２１を成膜した後、パッシベーション膜７およびゲート絶縁膜２をＳＦ6系またはＣＨＦx系のガスを用いてドライエッチングしてコンタクトホール８、１２を形成する。
次に、図２（ｂ）に示すように、フォトレジスト層２１を除去し、パッシベーション膜７の表面およびコンタクトホール８、１２をオゾン水または紫外線照射下オゾン水で洗浄する。コンタクトホール８、１２の底部に露出しているアルミニウム層からなるドレイン電極５およびアルミニウム層１１の表面をＨＦ−水（１：１００）で洗浄してアルミニウム表面の酸化膜を除去した後、コンタクトホール８、１２の底部のみにシリサイド層９、１３を形成する。このコンタクトホールの底部のみにシリサイド層を形成する方法については後述する。
次に、ＩＴＯ層を全面に形成した後、パターニングすることにより、図２（ｃ）に示すように、シリサイド層９、１３の上面からコンタクトホール８、１２の内壁、パッシベーション膜７の上面にかけてＩＴＯ層１０、１４を形成する。
このような手順で、本実施の形態の薄膜トランジスタ型液晶表示装置のコンタクト構造を形成することができる。
【００１６】
上述の図２（ｂ）の工程において用いられる、コンタクトホール８、１２の底部にのみシリサイド層９、１３を形成することのできる３つの方法を以下に列記する。
まず、シリサイド層９、１３をプラズマＣＶＤ法を用いて成膜する方法を挙げることができる。あらかじめフォトレジスト層２１を除去し、シリサイド層９、１３をプラズマＣＶＤ法を用いて成膜する。この時、プラズマＣＶＤ法を用いることで基板上全面にシリサイド層が形成される。このプラズマＣＶＤ法で形成されるシリサイド層は、金属であるアルミニウム層の下地とは強固な密着性を示すが、絶縁物であるパッシベーション膜の下地とは密着性が悪いため、純水などを用いる超音波洗浄などによりパッシベーション膜上に形成されたシリサイド層は容易に除去することができ、シリサイド層９、１３は金属表面にのみ選択的に形成される。すなわち、アルミニウム層２が露出しているコンタクトホール８、１２の底部にのみシリサイド層９、１３が形成されることになる。このように、プラズマＣＶＤ法を用いると、下地と強固に密着するシリサイド層９、１３は必要な所にのみ形成されるので、シリサイド層を形成したくない部分をマスキングしたり、不要な部分のシリサイド層を除去したりする手間を省くことができる。
【００１７】
また、シリサイド層９、１３をスパッタ法を用いて成膜する方法を挙げることもできる。あらかじめフォトレジスト層２１を除去し、スパッタ法によりコンタクトホール８、１２内部からパッシベーション膜７の上面までシリサイド層９、１３を成膜する。ここで、シリサイド層９、１３とパッシベーション膜７の密着性の悪さを利用する。すなわち、水を吹き付けるあるいは超音波洗浄などの操作を行うことで、パッシベーション膜７の上面のシリサイド層９、１３のみを機械的に除去することができる。この操作においては、ドレイン電極５およびアルミニウム層１１の上に形成されたシリサイド層９、１３は除去されることはない。これにより、コンタクトホール８底部のドレイン電極５上およびコンタクトホール１２底部のアルミニウム層１１上にのみシリサイド層９、１３を形成することができる。
【００１８】
あるいは、コンタクトホール８、１２の形成に使用したフォトレジスト層２１をマスクにしてシリサイド層９、１３を成膜することも可能である。コンタクトホール８、１２内部からフォトレジスト層２１の上面までシリサイド層９、１３を成膜する。そして、フォトレジスト層２１を除去すると、それと同時にシリサイド層９、１３が除去され、コンタクトホール８、１２底部のアルミニウム層上にのみシリサイド層９、１３を形成することができる。この方法では、コンタクトホール８、１２の形成に使用したフォトレジスト層２１を再度マスクとして使用するので、新たにマスキングする必要がない。
【００１９】
従来の薄膜トランジスタ型液晶表示装置の製造方法においては、アルミニウム層３２とバリア層３３もしくは金属層４２とアルミニウム層４３の２層をエッチングして配線パターンを形成する必要があったが、本実施の形態の薄膜トランジスタ型液晶表示装置の製造方法においては、アルミニウムの層だけをエッチングすればよいので、工程数を減少させることができる。
【００２０】
また、従来の薄膜トランジスタ型液晶表示装置の製造方法においては、絶縁層３４あるいは４４を成膜する際、アルミニウム層３２とバリア層３３もしくは金属層４２とアルミニウム層４３の２層が重なっている状態で成膜しなければならなかったが、本実施の形態の薄膜トランジスタ型液晶表示装置の製造方法においては、パッシベーション膜７をアルミニウムの層上に成膜すればよいので、従来より段差が低くなった分だけ絶縁層のステップカバレッジを向上させることができる。
【００２１】
さらに、従来の薄膜トランジスタ型液晶表示装置の製造方法においては、ＩＴＯ層３６あるいは４６を成膜する際、絶縁層３４もしくは絶縁層４４とアルミニウム層４３が重なっている状態で成膜しなければならなかったが、本実施の形態の薄膜トランジスタ型液晶表示装置の製造方法においては、コンタクトホールの深さがシリサイド層９、１３によって埋められ、浅くなるので、従来より段差が低くなった分だけＩＴＯ層１０、１４のステップカバレッジを向上させることができる。
【００２２】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
また、本実施の形態で用いた膜の種類、膜厚などの具体的な数値、各工程の具体的な処理方法や処理条件に関しては適宜変更が可能である。
【００２３】
【発明の効果】
上述のごとく、本発明の薄膜トランジスタ型液晶表示装置は、ＩＴＯ層とアルミニウム層を導電性を有するシリサイド層を介して接続するものであって、ＩＴＯ層とアルミニウム層が直接接触することに起因する抵抗値の上昇などを起こすことはない。
本発明の薄膜トランジスタ型液晶表示装置の製造方法においては、配線パターンを形成する際アルミニウム層だけをエッチングすればよく、従来と比較して工程数を減少させることができる。
【００２４】
また、本発明の薄膜トランジスタ型液晶表示装置の製造方法においては、絶縁層を成膜する際、アルミニウム層の上に成膜すればよいので、従来より段差が低くなった分だけ絶縁層のステップカバレッジを向上させることができる。
さらに、本発明の薄膜トランジスタ型液晶表示装置の製造方法においては、ＩＴＯ層を成膜する際、コンタクトホールの深さがシリサイド層によって埋められ、浅くなるので、従来より段差が低くなった分だけＩＴＯ層のステップカバレッジを向上させることができる。
【図面の簡単な説明】
【図１】 本発明の薄膜トランジスタ型液晶表示装置の部分概略図である。
【図２】 本発明の薄膜トランジスタ型液晶表示装置において、コンタクトホールおよびＩＴＯ層を形成する際の手順を説明するフロー図である。
【図３】 従来のアルミニウム層とＩＴＯ層のコンタクト構造の一例を示す概略図である。
【図４】 従来のアルミニウム層とＩＴＯ層のコンタクト構造の他の一例を示す概略図である。
【符号の説明】
１ ゲート電極
２ ゲート絶縁膜
３ 半導体膜
４ ｎ+型ａ−Ｓｉ層
５ ドレイン電極
６ ソース電極
７ パッシベーション膜
８ コンタクトホール
９ シリサイド層
１０ ＩＴＯ層
１１ アルミニウム層
１２ コンタクトホール
１３ シリサイド層
１４ ＩＴＯ層
【発明の属する技術分野】
本発明は基板上のアルミニウム層とインジウムスズ酸化物層との接続方法を改良した薄膜トランジスタ型液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
配線材料としてのアルミニウムは低抵抗であるという利点を有しており、近年、薄膜トランジスタ型液晶表示装置において、基板上のゲート配線、ソース配線などの配線や電極に多用されてきている。ところが、薄膜トランジスタ型液晶表示装置の透明画素電極などに用いられるインジウムスズ酸化物（以下、ＩＴＯと省略）とアルミニウムを直接接触させると、ＩＴＯ中の酸素がアルミニウムに引き抜かれてしまい、その結果コンタクト部分の電気抵抗が上昇してしまうことが知られていた。
【０００３】
【発明が解決しようとする課題】
このため、従来の薄膜トランジスタ型液晶表示装置においては、アルミニウム層とＩＴＯ層が直接接触しない構造が採用されていた。例えば図３に示すように、基板３１上に設けられたアルミニウム層３２を覆うようにタングステンなどからなる導電性のバリア層３３をあらかじめ設けておき、絶縁層３４にバリア層３３に達するコンタクトホール３５を形成し、そのコンタクトホール３５においてバリア層３３とＩＴＯ層３６を接触させることで、アルミニウム層３２とＩＴＯ層３６をバリア層３３を介在させて電気的に接続していた。あるいは図４に示すように、基板４１上にアルミニウム以外の金属層４２とアルミニウム層４３を設け、絶縁層４４およびアルミニウム層４３に金属層４２表面に達するコンタクトホール４５を形成し、そのコンタクトホール４５において金属層４２とＩＴＯ層４６を接触させることで、アルミニウム層４３とＩＴＯ層４６をアルミニウム以外の金属層４２を介在させて電気的に接続していた。
【０００４】
しかし、図３に示すコンタクト構造においては、アルミニウム層３２とバリア層３３の２層で配線パターンを作成するため、この２層をエッチングした後、絶縁層３４を形成する必要がある。ところが、配線パターンをエッチングする際にアルミニウムとバリア層金属ではこれらをエッチングし得るエッチャントが異なるために、エッチャントを変えた２回のエッチングを行わなければならず工程が煩雑になっていた。また、図４に示すコンタクト構造においては、アルミニウム以外の金属層４２とアルミニウム層４３と絶縁層４４を形成した後、絶縁層４４とアルミニウム層４３をそれぞれエッチングして金属層４２の表面を露出させる必要があり、工程数が増加するという問題があった。
上記の点に鑑み、本発明はアルミニウム層とＩＴＯ層を簡単な製造プロセスによって抵抗値を増大させることなく接続することのできる薄膜トランジスタ型液晶表示装置およびその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る薄膜トランジスタ型液晶表示装置は、一対の基板間に液晶が挟持され、前記一方の基板の前記液晶が挟持される側の面上にアルミニウム層が形成され、このアルミニウム層を覆う絶縁層に前記アルミニウム層表面に達するコンタクトホールが設けられるとともに、このコンタクトホールの内面を含む前記絶縁層上にインジウムスズ酸化物層が形成され、前記コンタクトホールの底面上において前記インジウムスズ酸化物層と前記アルミニウム層の間にシリサイド層が介在していることを特徴とする。
上記構成とすることで、ＩＴＯ層とアルミニウム層は導電性を有するシリサイド層を介して接続されるので、ＩＴＯ層とアルミニウム層が直接接触することによる抵抗値上昇などの問題を起こすことはない。
【０００６】
従来のコンタクト構造では絶縁層がアルミニウム層とバリア層の２層を覆っていたのに対して、本発明では、シリサイド層は絶縁層に設けられたコンタクトホールの底面上のみに形成されているため、絶縁層はアルミニウム層１層のみを覆えばよいことになり、絶縁層のステップカバレッジが向上する。
また、コンタクトホールの底面上にシリサイド層が形成される分、コンタクトホールが浅くなるため、その後コンタクトホールの内部に形成されるＩＴＯ層の段差が緩和されることになり、これによってＩＴＯ層のステップカバレッジも向上する。
さらに、配線パターンがアルミニウム層の１層で構成されているため、配線パターン形成時のエッチングが１回で済み、配線パターンの加工が容易となる。
【０００７】
また、本発明に係る薄膜トランジスタ型液晶表示装置は、前記アルミニウム層が前記基板上に配置されたゲート配線またはソース配線の端子部の下層側をなし、前記インジウムスズ酸化物層が前記端子部の上層側をなすことを特徴とする。
薄膜トランジスタ型液晶表示装置において、コンタクトホールは薄膜トランジスタ部とゲート配線またはソース配線の端子部に存在する。これらコンタクトホールの深さを比較した場合、薄膜トランジスタ部のコンタクトホールの深さが、パッシベーション膜の膜厚分だけであるのに対して、ゲート配線またはソース配線端子部のコンタクトホールの深さは、ゲート絶縁膜とパッシベーション膜の膜厚分となり、ゲート配線またはソース配線端子部のコンタクトホールの深さの方がもともと深くなっている。本発明のコンタクト構造には、コンタクトホールの深さが浅くなり、ＩＴＯ層のステップカバレッジが良好になるという利点があるが、上記のようにゲート配線またはソース配線端子部にこの構造を採用するのがより効果的である。
なお、シリサイド層の例としてはモリブデンシリサイド、タングステンシリサイド、チタンシリサイドあるいはクロムシリサイドを用いることができ、その膜厚は２００ないし６００Å程度であることが好ましい。その理由は、２００Å以下ではバリア効果がなくなり、６００Åを超えると膜中のストレスが大きくなり過ぎ、はがれやすくなるからである。
【０００８】
本発明に係る薄膜トランジスタ型液晶表示装置の製造方法は、一対の基板の一方の基板上にアルミニウム層からなるパターンを形成し、前記アルミニウム層上に絶縁層を形成し、該絶縁層に前記アルミニウム層表面に達するコンタクトホールを形成し、シリサイド層をプラズマＣＶＤ法により基板全面に成膜した後、前記絶縁層表面のシリサイド層を除去することにより、前記コンタクトホール底部の前記アルミニウム層上にのみシリサイド層を形成し、次いで該シリサイド層の上部にインジウムスズ酸化物層を形成し、前記一方の基板と他方の基板との間に液晶を挟持したことを特徴とする。
上記構成とすることで、薄膜トランジスタ型液晶表示装置を、工程数の増加を従来より抑えて製造することができる。また、プラズマＣＶＤ法によりシリサイド層を基板全面に成膜した後、前記絶縁層表面のシリサイド層を除去することにより、前記コンタクトホール底部のアルミニウム層上にのみ下地層と強固に密着したシリサイド層を形成することができる。シリサイド層と絶縁層は、シリサイド層とアルミニウム層に比較して密着性がよくないため、絶縁層表面のシリサイド層は比較的簡単に除去することができる。
【０００９】
また、本発明に係る薄膜トランジスタ型液晶表示装置の製造方法は、一対の基板の一方の基板上にアルミニウム層からなるパターンを形成し、前記アルミニウム層上に絶縁層を形成し、該絶縁層に前記アルミニウム層表面に達するコンタクトホールを形成し、シリサイド層をスパッタ法により基板全面に成膜した後、前記絶縁層表面のシリサイド層を除去することにより、前記コンタクトホール底部の前記アルミニウム層上にのみシリサイド層を形成し、次いで該シリサイド層の上部にインジウムスズ酸化物層を形成し、前記一方の基板と他方の基板との間に液晶を挟持したことを特徴とする。
上記製造方法においては、スパッタ法によりシリサイド層を基板全面に成膜した後、前記絶縁層表面のシリサイド層を除去することにより、前記コンタクトホール底部のアルミニウム層上にのみ下地層と強固に密着したシリサイド層を形成することができる。シリサイド層と絶縁層は、シリサイド層とアルミニウム層に比較して密着性がよくないため、絶縁層表面のシリサイド層は比較的簡単に除去することができる。
【００１０】
さらに、本発明に係る薄膜トランジスタ型液晶表示装置の製造方法は、一対の基板の一方の基板上にアルミニウム層からなるパターンを形成し、前記アルミニウム層上に絶縁層を形成し、該絶縁層に前記アルミニウム層表面に達するコンタクトホールを形成し、該コンタクトホール形成時に使用したフォトレジストを残したままシリサイド層を基板全面に成膜した後、前記フォトレジストを除去するとともに前記シリサイド層を除去することにより、前記コンタクトホール底部の前記アルミニウム層上にのみシリサイド層を形成し、次いで該シリサイド層の上部にインジウムスズ酸化物層を形成し、前記一方の基板と他方の基板との間に液晶を挟持したことを特徴とする。
上記製造方法において、前記コンタクトホール形成時に使用したフォトレジストを残したままシリサイド層を基板全面に成膜した後、前記フォトレジストを除去するとともに前記フォトレジスト上のシリサイド層を除去する、いわゆるリフトオフ法と呼ばれる方法を用いることにより、前記コンタクトホール底部のアルミニウム層上にのみ下地層と強固に密着したシリサイド層を形成することができる。コンタクトホールの形成に使用したフォトレジストをそのままマスクとして使用することで、新たなマスク形成をすることなくシリサイド層を形成することができる。
【００１１】
【発明の実施の形態】
以下、図面により本発明について、詳細に説明するが、本発明はこれらの実施形態例のみに限定されるものではない。
図１は、本発明の薄膜トランジスタ型液晶表示装置の部分概略図である。符号Ａの部分は薄膜トランジスタの部分、Ｂの部分はゲート配線またはソース配線の端子部を示している。なおこれら２つの部分は、実際の液晶表示装置においては離れた箇所にあるが、図示の都合上、近接させて図示する。
【００１２】
まず、薄膜トランジスタ部Ａの部分について説明する。
薄膜トランジスタ部Ａは、膜厚１５００ないし２０００Åのアルミニウムからなるゲート電極１を設け、その上にゲート絶縁膜２を設け、このゲート絶縁膜上に膜厚１０００ないし２０００Åのアモルファスシリコン（ａ−Ｓｉ）からなる半導体膜３を設け、さらにこの半導体膜上に膜厚３００ないし５００Åのｎ+型ａ−Ｓｉ層４を設け、その上に膜厚１０００ないし２０００Åのアルミニウムからなるドレイン電極５とソース電極６とを設けて構成される。また、ドレイン電極５やソース電極６の上方にこれらを覆うパッシベーション膜７が形成され、このパッシベーション膜７にコンタクトホール８が形成されている。そして、コンタクトホール８の底面上に膜厚２００ないし６００Åのシリサイド層９が形成され、その上方に画素電極となる膜厚１０００ないし１５００ÅのＩＴＯ層１０が形成されている。このコンタクトホール８を通じてドレイン電極５とＩＴＯ層１０（画素電極）が電気的に接続されている。
【００１３】
次に、ゲート配線またはソース配線の端子部Ｂに関しては、端子部の下層側をなすアルミニウム層１１上にゲート絶縁膜２とパッシベーション膜７が形成され、この２層を貫通するコンタクトホール１２が形成されている。そして、薄膜トランジスタ部Ａのコンタクトホール８と同様、コンタクトホール１２の底面上に膜厚２００ないし６００Åのシリサイド層１３が形成され、その上方に膜厚１０００ないし１５００ÅのＩＴＯ層１４が形成されている。このコンタクトホール１２を通じてアルミニウム層１１とＩＴＯ層１４が電気的に接続されている。
【００１４】
このような構成とすることで、ＩＴＯ層とアルミニウム層は導電性を有するシリサイド層を介して接続されるので、お互いが直接接触することによる抵抗値の上昇を起こすことはない。
前記シリサイド層に用いることのできるシリサイドの例としてはモリブデンシリサイド、タングステンシリサイド、チタンシリサイドあるいはクロムシリサイドなどを挙げることができる。
また、前記パッシベーション膜の例としては、ａ（アモルファス）−ＳｉＮx：Ｈ、ａ−ＳｉＮx、ａ−ＳｉＯ2：Ｈ、ＳｉＯ2を挙げることができる。
【００１５】
次に、本発明の薄膜トランジスタ型液晶表示装置において、コンタクトホールおよびＩＴＯ層を形成する際の手順を、図２を用いて説明する。
まず、図２（ａ）に示すように、パッシベーション膜７の上面の所要部分にフォトレジスト層２１を成膜した後、パッシベーション膜７およびゲート絶縁膜２をＳＦ6系またはＣＨＦx系のガスを用いてドライエッチングしてコンタクトホール８、１２を形成する。
次に、図２（ｂ）に示すように、フォトレジスト層２１を除去し、パッシベーション膜７の表面およびコンタクトホール８、１２をオゾン水または紫外線照射下オゾン水で洗浄する。コンタクトホール８、１２の底部に露出しているアルミニウム層からなるドレイン電極５およびアルミニウム層１１の表面をＨＦ−水（１：１００）で洗浄してアルミニウム表面の酸化膜を除去した後、コンタクトホール８、１２の底部のみにシリサイド層９、１３を形成する。このコンタクトホールの底部のみにシリサイド層を形成する方法については後述する。
次に、ＩＴＯ層を全面に形成した後、パターニングすることにより、図２（ｃ）に示すように、シリサイド層９、１３の上面からコンタクトホール８、１２の内壁、パッシベーション膜７の上面にかけてＩＴＯ層１０、１４を形成する。
このような手順で、本実施の形態の薄膜トランジスタ型液晶表示装置のコンタクト構造を形成することができる。
【００１６】
上述の図２（ｂ）の工程において用いられる、コンタクトホール８、１２の底部にのみシリサイド層９、１３を形成することのできる３つの方法を以下に列記する。
まず、シリサイド層９、１３をプラズマＣＶＤ法を用いて成膜する方法を挙げることができる。あらかじめフォトレジスト層２１を除去し、シリサイド層９、１３をプラズマＣＶＤ法を用いて成膜する。この時、プラズマＣＶＤ法を用いることで基板上全面にシリサイド層が形成される。このプラズマＣＶＤ法で形成されるシリサイド層は、金属であるアルミニウム層の下地とは強固な密着性を示すが、絶縁物であるパッシベーション膜の下地とは密着性が悪いため、純水などを用いる超音波洗浄などによりパッシベーション膜上に形成されたシリサイド層は容易に除去することができ、シリサイド層９、１３は金属表面にのみ選択的に形成される。すなわち、アルミニウム層２が露出しているコンタクトホール８、１２の底部にのみシリサイド層９、１３が形成されることになる。このように、プラズマＣＶＤ法を用いると、下地と強固に密着するシリサイド層９、１３は必要な所にのみ形成されるので、シリサイド層を形成したくない部分をマスキングしたり、不要な部分のシリサイド層を除去したりする手間を省くことができる。
【００１７】
また、シリサイド層９、１３をスパッタ法を用いて成膜する方法を挙げることもできる。あらかじめフォトレジスト層２１を除去し、スパッタ法によりコンタクトホール８、１２内部からパッシベーション膜７の上面までシリサイド層９、１３を成膜する。ここで、シリサイド層９、１３とパッシベーション膜７の密着性の悪さを利用する。すなわち、水を吹き付けるあるいは超音波洗浄などの操作を行うことで、パッシベーション膜７の上面のシリサイド層９、１３のみを機械的に除去することができる。この操作においては、ドレイン電極５およびアルミニウム層１１の上に形成されたシリサイド層９、１３は除去されることはない。これにより、コンタクトホール８底部のドレイン電極５上およびコンタクトホール１２底部のアルミニウム層１１上にのみシリサイド層９、１３を形成することができる。
【００１８】
あるいは、コンタクトホール８、１２の形成に使用したフォトレジスト層２１をマスクにしてシリサイド層９、１３を成膜することも可能である。コンタクトホール８、１２内部からフォトレジスト層２１の上面までシリサイド層９、１３を成膜する。そして、フォトレジスト層２１を除去すると、それと同時にシリサイド層９、１３が除去され、コンタクトホール８、１２底部のアルミニウム層上にのみシリサイド層９、１３を形成することができる。この方法では、コンタクトホール８、１２の形成に使用したフォトレジスト層２１を再度マスクとして使用するので、新たにマスキングする必要がない。
【００１９】
従来の薄膜トランジスタ型液晶表示装置の製造方法においては、アルミニウム層３２とバリア層３３もしくは金属層４２とアルミニウム層４３の２層をエッチングして配線パターンを形成する必要があったが、本実施の形態の薄膜トランジスタ型液晶表示装置の製造方法においては、アルミニウムの層だけをエッチングすればよいので、工程数を減少させることができる。
【００２０】
また、従来の薄膜トランジスタ型液晶表示装置の製造方法においては、絶縁層３４あるいは４４を成膜する際、アルミニウム層３２とバリア層３３もしくは金属層４２とアルミニウム層４３の２層が重なっている状態で成膜しなければならなかったが、本実施の形態の薄膜トランジスタ型液晶表示装置の製造方法においては、パッシベーション膜７をアルミニウムの層上に成膜すればよいので、従来より段差が低くなった分だけ絶縁層のステップカバレッジを向上させることができる。
【００２１】
さらに、従来の薄膜トランジスタ型液晶表示装置の製造方法においては、ＩＴＯ層３６あるいは４６を成膜する際、絶縁層３４もしくは絶縁層４４とアルミニウム層４３が重なっている状態で成膜しなければならなかったが、本実施の形態の薄膜トランジスタ型液晶表示装置の製造方法においては、コンタクトホールの深さがシリサイド層９、１３によって埋められ、浅くなるので、従来より段差が低くなった分だけＩＴＯ層１０、１４のステップカバレッジを向上させることができる。
【００２２】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
また、本実施の形態で用いた膜の種類、膜厚などの具体的な数値、各工程の具体的な処理方法や処理条件に関しては適宜変更が可能である。
【００２３】
【発明の効果】
上述のごとく、本発明の薄膜トランジスタ型液晶表示装置は、ＩＴＯ層とアルミニウム層を導電性を有するシリサイド層を介して接続するものであって、ＩＴＯ層とアルミニウム層が直接接触することに起因する抵抗値の上昇などを起こすことはない。
本発明の薄膜トランジスタ型液晶表示装置の製造方法においては、配線パターンを形成する際アルミニウム層だけをエッチングすればよく、従来と比較して工程数を減少させることができる。
【００２４】
また、本発明の薄膜トランジスタ型液晶表示装置の製造方法においては、絶縁層を成膜する際、アルミニウム層の上に成膜すればよいので、従来より段差が低くなった分だけ絶縁層のステップカバレッジを向上させることができる。
さらに、本発明の薄膜トランジスタ型液晶表示装置の製造方法においては、ＩＴＯ層を成膜する際、コンタクトホールの深さがシリサイド層によって埋められ、浅くなるので、従来より段差が低くなった分だけＩＴＯ層のステップカバレッジを向上させることができる。
【図面の簡単な説明】
【図１】 本発明の薄膜トランジスタ型液晶表示装置の部分概略図である。
【図２】 本発明の薄膜トランジスタ型液晶表示装置において、コンタクトホールおよびＩＴＯ層を形成する際の手順を説明するフロー図である。
【図３】 従来のアルミニウム層とＩＴＯ層のコンタクト構造の一例を示す概略図である。
【図４】 従来のアルミニウム層とＩＴＯ層のコンタクト構造の他の一例を示す概略図である。
【符号の説明】
１ ゲート電極
２ ゲート絶縁膜
３ 半導体膜
４ ｎ+型ａ−Ｓｉ層
５ ドレイン電極
６ ソース電極
７ パッシベーション膜
８ コンタクトホール
９ シリサイド層
１０ ＩＴＯ層
１１ アルミニウム層
１２ コンタクトホール
１３ シリサイド層
１４ ＩＴＯ層
Claims (3)
- 一対の基板の一方の基板上にアルミニウム層からなるパターンを形成し、前記アルミニウム層上に絶縁層を形成し、前記絶縁層上に半導体層、 n + ａ−Ｓｉ層、ソース電極、ドレイン電極を形成し、これら全体を覆うようにパッシベーション膜を形成し、
該絶縁層およびパッシベーション膜に前記アルミニウム層表面に達するコンタクトホールを形成し、シリサイド層をプラズマＣＶＤ法により基板全面に成膜した後、前記絶縁層表面のシリサイド層を水により除去することにより、前記コンタクトホール底部の前記アルミニウム層上にのみシリサイド層を形成し、次いで該シリサイド層の上部にインジウムスズ酸化物層を形成し、前記一方の基板と他方の基板との間に液晶を挟持したことを特徴とする薄膜トランジスタ型液晶表示装置の製造方法。 - 一対の基板の一方の基板上にアルミニウム層からなるパターンを形成し、前記アルミニウム層上に絶縁層を形成し、前記絶縁層上に半導体層、 n + ａ−Ｓｉ層、ソース電極、ドレイン電極を形成し、これら全体を覆うようにパッシベーション膜を形成し、
該絶縁層およびパッシベーション膜に前記アルミニウム層表面に達するコンタクトホールを形成し、シリサイド層をスパッタ法により基板全面に成膜した後、前記絶縁層表面のシリサイド層を水により除去することにより、前記コンタクトホール底部の前記アルミニウム層上にのみシリサイド層を形成し、次いで該シリサイド層の上部にインジウムスズ酸化物層を形成し、前記一方の基板と他方の基板との間に液晶を挟持したことを特徴とする薄膜トランジスタ型液晶表示装置の製造方法。 - 一対の基板の一方の基板上にアルミニウム層からなるパターンを形成し、前記アルミニウム層上に絶縁層を形成し、該絶縁層に前記アルミニウム層表面に達するコンタクトホールを形成し、該コンタクトホール形成時に使用したフォトレジストを残したままシリサイド層を基板全面に成膜した後、前記フォトレジストを除去するとともに前記シリサイド層を除去することにより、前記コンタクトホール底部の前記アルミニウム層上にのみシリサイド層を形成し、次いで該シリサイド層の上部にインジウムスズ酸化物層を形成し、前記一方の基板と他方の基板との間に液晶を挟持したことを特徴とする薄膜トランジスタ型液晶表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22686597A JP4111569B2 (ja) | 1997-08-22 | 1997-08-22 | 薄膜トランジスタ型液晶表示装置およびその製造方法 |
| KR1019980033620A KR100314201B1 (ko) | 1997-08-22 | 1998-08-19 | 박막트랜지스터형액정표시장치및그제조방법 |
| US09/137,984 US5978058A (en) | 1997-08-22 | 1998-08-21 | Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22686597A JP4111569B2 (ja) | 1997-08-22 | 1997-08-22 | 薄膜トランジスタ型液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1164887A JPH1164887A (ja) | 1999-03-05 |
| JP4111569B2 true JP4111569B2 (ja) | 2008-07-02 |
Family
ID=16851793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22686597A Expired - Lifetime JP4111569B2 (ja) | 1997-08-22 | 1997-08-22 | 薄膜トランジスタ型液晶表示装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5978058A (ja) |
| JP (1) | JP4111569B2 (ja) |
| KR (1) | KR100314201B1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443840B1 (ko) * | 1998-09-01 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의제조방법 |
| US6995821B1 (en) * | 1999-04-23 | 2006-02-07 | International Business Machines Corporation | Methods of reducing unbalanced DC voltage between two electrodes of reflective liquid crystal display by thin film passivation |
| JP3527168B2 (ja) * | 1999-06-02 | 2004-05-17 | シャープ株式会社 | 液晶表示装置 |
| KR100623979B1 (ko) * | 1999-07-27 | 2006-09-13 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| JP4104800B2 (ja) * | 1999-12-08 | 2008-06-18 | 三菱電機株式会社 | 液晶表示装置およびｔｆｔパネル |
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| KR100783696B1 (ko) * | 2000-12-27 | 2007-12-07 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100799465B1 (ko) * | 2001-03-26 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| CN100378551C (zh) * | 2001-10-22 | 2008-04-02 | 三星电子株式会社 | 液晶显示器及其制造方法 |
| KR100839150B1 (ko) * | 2002-02-06 | 2008-06-20 | 삼성전자주식회사 | 반사전극을 갖는 액정표시장치의 제조방법 |
| JP2003324201A (ja) * | 2002-02-26 | 2003-11-14 | Hitachi Ltd | 薄膜トランジスタ及びそれを用いた表示装置 |
| KR100720445B1 (ko) * | 2002-08-23 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 콘택 배선 및 그 형성방법 |
| JP4746832B2 (ja) * | 2003-09-12 | 2011-08-10 | Ｎｅｃ液晶テクノロジー株式会社 | パターン形成方法 |
| KR20050070325A (ko) * | 2003-12-30 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| US7172913B2 (en) * | 2004-03-19 | 2007-02-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| KR101112538B1 (ko) * | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4579012B2 (ja) * | 2005-03-03 | 2010-11-10 | シャープ株式会社 | 液晶表示装置の製造方法 |
| TWI295088B (en) * | 2005-09-12 | 2008-03-21 | Ind Tech Res Inst | Organic thin film transistor with contact hole and method for fabricating the same |
| JP2007114360A (ja) | 2005-10-19 | 2007-05-10 | Nec Lcd Technologies Ltd | 薄膜トランジスタを備えた液晶表示装置及びその製造方法 |
| KR101184640B1 (ko) * | 2006-03-15 | 2012-09-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2007059926A (ja) * | 2006-09-27 | 2007-03-08 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| JP2008047932A (ja) * | 2007-09-18 | 2008-02-28 | Nec Lcd Technologies Ltd | 薄膜トランジスタの製造方法 |
| CN101984371B (zh) * | 2010-08-24 | 2012-05-30 | 深圳市中显微电子有限公司 | 一种降低液晶显示模组电腐蚀的方法 |
| CN107482021B (zh) | 2017-08-21 | 2020-01-24 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609159A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
| DE69230138T2 (de) * | 1991-11-29 | 2000-04-27 | Seiko Epson Corp., Tokio/Tokyo | Flüssigkristall-anzeigevorrichtung und verfahren zu ihrer herstellung |
| JP2591446B2 (ja) * | 1993-10-18 | 1997-03-19 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR0145899B1 (ko) * | 1995-02-11 | 1998-09-15 | 김광호 | 완전 자기 정렬형 액정 표시 장치용 박막 트랜지스터 기판의 제조방법 |
| KR100241287B1 (ko) * | 1996-09-10 | 2000-02-01 | 구본준 | 액정표시소자 제조방법 |
-
1997
- 1997-08-22 JP JP22686597A patent/JP4111569B2/ja not_active Expired - Lifetime
-
1998
- 1998-08-19 KR KR1019980033620A patent/KR100314201B1/ko not_active IP Right Cessation
- 1998-08-21 US US09/137,984 patent/US5978058A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5978058A (en) | 1999-11-02 |
| KR19990023709A (ko) | 1999-03-25 |
| JPH1164887A (ja) | 1999-03-05 |
| KR100314201B1 (ko) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4111569B2 (ja) | 薄膜トランジスタ型液晶表示装置およびその製造方法 | |
| JP3281167B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| CN1727976A (zh) | 液晶显示器的阵列基板及其制造方法 | |
| JP3975014B2 (ja) | 液晶表示装置の製造方法 | |
| JP4132556B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JPH10173198A (ja) | 薄膜トランジスタの製造方法 | |
| US20090242883A1 (en) | Thin film transistor, active array substrate and method for manufacturing the same | |
| JP3600112B2 (ja) | 液晶表示装置の製造方法 | |
| JPH11337973A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2002110631A (ja) | 多層薄膜パターンの製造方法 | |
| CN101197332A (zh) | 像素结构的制作方法 | |
| KR100635946B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| EP0936668B1 (en) | Method of producing thin film transistor | |
| JPH08339974A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US7561223B2 (en) | Device and method for protecting gate terminal and lead | |
| US7625823B1 (en) | Method of patterning a metal layer in a semiconductor device | |
| US7049163B1 (en) | Manufacture method of pixel structure | |
| KR100372305B1 (ko) | 액정표시장치의박막트랜지스터기판및그제조방법 | |
| KR100580397B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP4489408B2 (ja) | ゲート端子とリード線を保護する装置及びその方法 | |
| KR100678730B1 (ko) | 액정 디스플레이 패널에서 식각 공정 마진의 확보방법 | |
| JP3393470B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2522014B2 (ja) | 透明電極の形成方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080408 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |