[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4104800B2 - 液晶表示装置およびtftパネル - Google Patents

液晶表示装置およびtftパネル Download PDF

Info

Publication number
JP4104800B2
JP4104800B2 JP34901099A JP34901099A JP4104800B2 JP 4104800 B2 JP4104800 B2 JP 4104800B2 JP 34901099 A JP34901099 A JP 34901099A JP 34901099 A JP34901099 A JP 34901099A JP 4104800 B2 JP4104800 B2 JP 4104800B2
Authority
JP
Japan
Prior art keywords
line segment
region
liquid crystal
channel region
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34901099A
Other languages
English (en)
Other versions
JP2001166326A (ja
Inventor
理 青木
正直 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Mitsubishi Electric Corp
Original Assignee
Seiko Epson Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Mitsubishi Electric Corp filed Critical Seiko Epson Corp
Priority to JP34901099A priority Critical patent/JP4104800B2/ja
Priority to TW089125282A priority patent/TW546534B/zh
Priority to US09/729,086 priority patent/US6714274B2/en
Priority to KR10-2000-0074106A priority patent/KR100406614B1/ko
Priority to CNB001352911A priority patent/CN1138176C/zh
Publication of JP2001166326A publication Critical patent/JP2001166326A/ja
Application granted granted Critical
Publication of JP4104800B2 publication Critical patent/JP4104800B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1296Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ(TFT:Thin Film Transistor)を備えたアクティブマトリクス方式の液晶表示装置およびTFTパネルに関する。
【0002】
【従来の技術】
図28は、表示領域および駆動回路領域一体型のアクティブマトリクス方式の液晶表示装置のTFTパネルを示す概略図である。このTFTパネルにおいては、透明基板101の上に、表示領域102およびその周辺の領域が設けられている。周辺の領域は、X側駆動回路部111、Y側駆動回路部112、および外部接続端子部117から構成されている。各駆動回路部には、駆動トランジスタ(図示せず)が配置されて、表示領域の信号線と走査線(いずれも図示せず)の交差部に配置された画素トランジスタ(図示せず)を制御して駆動する。液晶表示装置は薄くかつコンパクトである点に大きな特徴があり、需要者もそこに引き付けられて購入する場合が多い。各駆動回路部に配置された駆動トランジスタがコンパクトに収納されれば、表示画面の縁を小さくでき、商品価値を高めることができる。この意味で、図28に示す、領域115および領域116におけるX側駆動回路部111の駆動トランジスタの配置は重要となる。
【0003】
表示領域および駆動回路領域一体型のTFTパネルにおいては、画素トランジスタはともかく、少なくとも駆動トランジスタには多結晶体シリコン(以下、「ポリシリコン」と記す)が用いられる。TFTパネルの表示領域および駆動回路領域に一体的にポリシリコン膜を形成する場合、次の方法がとられる。減圧CVD法などにより基板上に非晶質シリコン(以下、「アモルファスシリコン]と記す)を成膜し、その後、エキシマレーザのビームをそのアモルファスシリコンに照射することによりアニールし、結晶化させてポリシリコンとする。このエキシマレーザのビームは、エネルギ密度の均一性を確保し、かつなるべく広い範囲を照射する必要がある。このため、その断面形状が、長さ150〜300mmで、幅が300μmすなわち0.3mmの線に近い細長い形状のビームを用いる方法が主流になっている。面を照射するときは、上記のビームの長手方向を図28に示す座標軸のY方向にして、また断面における細い幅方向をX方向に合わせて、1ショット毎に5〜50μmずつX方向にずらしながら、約200〜300Hzの周期でパルス露光してスキャンしていく。
【0004】
薄膜半導体をポリシリコンとする理由は、駆動トランジスタにおける電荷担体の移動度を高くする必要があるためである。アモルファスシリコンにおける電荷担体の移動度は、ポリシリコンにおける移動度に比べると、格段に低いため、アモルファスシリコンを駆動トランジスタに用いることはできない。従来、表示領域と駆動回路領域とを一体的に形成していなかった場合には、画素トランジスタにはアモルファスシリコンを用い、別工程で作製する駆動トランジスタには単結晶シリコンを用いていた。ポリシリコンにおける電荷担体の移動度は単結晶における移動度より小さいが、結晶粒径を粗大化させることにより、必要な移動度を確保することができる。したがって、上記のレーザビームのエネルギ密度は、アモルファスシリコンを多結晶化したうえで適切な大きさの結晶粒径とするエネルギ密度でなければならない。この条件を満たすレーザビームのエネルギ密度は、高低に限界を有する狭い範囲に限定されるが、実施に大きな困難を生じるほどではない。
【0005】
しかしながら、上記のレーザビームのエネルギ密度のショット間の均一性については、要求性能を満たさない場合が生じる。すなわち、数万回に1回程度のオーダーでミスショットが発生し、上記の範囲内のエネルギ密度から低い側または高い側に外れる。ミスショットの悪影響が残る箇所は、スキャン1ピッチ分の幅、例えば、15μmの幅で、長さ150〜300mmにわたって十分粗大化した結晶粒径とならない。この結晶粒径粗大化が不充分となる現象は、レーザビームのエネルギ密度が小さすぎても、また大きすぎても発生する。このため、TFTのチャネル幅方向とレーザビーム断面の長手方向とが平行になる配置で、レーザビームをチャネル長方向にスキャンした場合、つぎの問題を生じる。すなわち、不良ショットがTFTチャネル領域で発生すると、結晶化不充分な領域が、TFTのチャネル領域を遮断して形成されることになる。この結果、不良トランジスタがその不良ショットの領域に沿って連続して大量に形成され、表示欠陥として歩留り低下をもたらす。図29は、そのような事態が発生する可能性がある従来例の駆動トランジスタの平面配列を示す図である。X側駆動回路部の複数の駆動トランジスタ130には、ゲート配線141、ソース配線143およびドレイン配線142が各駆動トランジスタにわたって連続して設けられている。これらの配線と駆動トランジスタの重複部に、ゲート電極、ソース電極およびドレイン電極が設けられている。ソース電極とドレイン電極とには、それぞれ半導体薄膜のソース領域133およびドレイン領域132と導通するコンタクト部137が設けられている。また、チャネル領域131は、平面的に見てゲート電極とほとんど重複している。図29において、チャネルの幅134の方向に平行にレーザビーム断面の長手方向を配置して、パルスレーザをショットをしながらチャネル長さ135の方向にスキャンする。このとき、たまたま、ミスショットがチャネル領域に重なって発生すると、ミスショットのうちのスキャン1ピッチ分140は、チャネル領域131を完全に遮断する。図29において、斜線部は、チャネル領域131とレーザビームのミスショット1ピッチ分Pとの重複部である。電荷担体は、この斜線部を通ることなく、トランジスタのチャネル領域を通過することはできない。ミスショットがトランジスタの特性に悪影響を及ぼすのは、ミスショットの1ピッチ分140がチャネル領域を完全に遮断して形成される場合であり、ソース領域やドレイン領域において、ミスショットのスキャン1ピッチ分140が完全に遮断して形成されても、それほど大きな悪影響は生じない。図29の配置の場合、ゲート配線に連なるその列の駆動トランジスタが全て劣化するので、液晶表示装置の表示品位を明確に劣化させるような悪影響を及ぼす。この図29のような駆動トランジスタの配置の場合には、図30および図31に示すように、領域115および116において、駆動トランジスタはコンパクトに収納され、表示画面の額縁を拡大することはない。X側駆動回路部の駆動トランジスタ(図示せず)のゲート配線131は、領域115および領域116の両方においてはみ出すことがない。このため、左側の額縁の幅118および右側の額縁の幅119、ともに拡大する必要がない。なお、X側駆動回路部の駆動トランジスタにおいては、n型トランジスタとp型トランジスタ(いずれも図示せず)とが、ペアで配置されるが、とくに必要ない場合はペアのn型トランジスタとp型トランジスタとを区別しない。
【0006】
上記の表示品位劣化の問題を解決するために、チャネル幅方向とレーザビーム断面の長手方向とを非平行にする提案がなされた(特開平11−87720号公報)。また、さらに非平行の条件を、チャネル幅W、チャネル長L、レーザビーム断面の短軸方向へのスキャンピッチP、レーザ光のスキャン方向とチャネル幅方向との角度θなどを用いて限定する提案がなされている(特開平11−87729号公報、特開平11−87670号公報)。すなわち、図32に示すように、駆動トランジスタをレーザビームの断面の長軸方向に対して角度θを有するように傾斜させ、チャネル部の幅134をWとし、レーザビームのスキャンピッチをPとしたとき、W・sinθ>Pを満たすようにする。この条件を課すことにより、チャネル幅Wが700μmにも及ぶ駆動トランジスタの場合、ミスショットがチャネル領域で発生しても、その特性不完全部を横切ることなくチャネル領域を通過できる部分が余裕をもって生じる。すなわち、特性の良好な領域のみを通過する電荷担体も相当程度ある。この結果、トランジスタの特性がレーザビームのミスショットによって劣化することがなくなり、表示品位が実質的に劣化する事態を避けることができる。
【0007】
【発明が解決しようとする課題】
しかしながら、表示信号を制御する駆動回路においては、多数の駆動トランジスタが連続して配列されるので、矩形画面の辺に交差する一定方向に沿って直列に駆動トランジスタを配置すると、駆動トランジスタの列が表示画面の端から大きくはみ出してしまう。図33および図34は、領域115および領域116における傾斜させた駆動トランジスタ(図示せず)の配置を示す図である。駆動トランジスタを傾斜させて配置することにより、額縁の幅118および119は大きく拡大していることが分かる。このような傾斜配置は、液晶画面の周辺部の狭額縁化に逆行し、かえって駆動回路領域が広くなってしまう。スキャンピッチPを非常に小さくできれば、角度θを小さくしても、W・sinθ>Pを満たすようにすることができる。しかし、スキャンピッチPをあまり小さくすると、ポリシリコン表面が粗くなり、使用に耐えないものになる。なお、レーザビーム断面の長手方向に対して斜めに配向した駆動トランジスタを、Y方向に沿って直列接続する配列も考えられる。この配列によれば、狭額縁化を達成することができる。しかしながら、この配置では、トランジスタ間の電極距離が狭くなり、トランジスタの直列配線の形成が困難になる。このため、斜めに配向した駆動トランジスタをY方向に沿って直列接続する配列は、実際の駆動回路部の製造には用いられない。
【0008】
そこで、本発明の目的は、エキシマレーザショットのスキャン照射によってアモルファスシリコン薄膜から生成したポリシリコン薄膜を、少なくとも駆動回路領域に備えるTFTパネルを含む液晶表示装置において、そのエキシマレーザのミスショットがあってもポリシリコン薄膜の上に形成される複数の駆動トランジスタについて、表示品位を劣化させる場合が生じる配置を避け、かつ狭額縁化を達成することができる配置とした液晶表示装置およびTFTパネルを提供することにある。
【0009】
なお、本発明が対象とする液晶表示装置は、画素トランジスタの薄膜半導体と駆動トランジスタの薄膜半導体とが同じ工程で一体的に形成されたものであってもよいし、または両者が別工程で作製された後に一体化されたものであってもよい。
【0010】
【課題を解決するための手段】
本発明の液晶表示装置は、液晶と、この液晶を駆動するTFTパネルと、その対向基板とを備え、そのTFTパネルが、交差して配線された複数の信号線および複数の走査線ならびにその交差する部位に配置された複数の画素トランジスタを含む表示領域と、複数の駆動トランジスタを含む駆動回路領域とを有している。その駆動回路領域に形成される駆動トランジスタのゲート配線は、第1の方向に沿って直線的に延びる第1の線分と、第1の方向と異なる第2の方向に沿って直線的に延びる第2の線分と、第1の線分と第2の線分とを接続する屈曲部とを備えた折れ線に沿って配置される。さらに、駆動トランジスタは、平面的に見て、そのチャネル領域が屈曲部と重ならないように、第1の線分および第2の線分に沿って配置されている。
【0011】
この構成により、ゲート配線と重なって下方に形成される駆動トランジスタのチャネル領域もこの折れ線に沿って配置される。したがって、レーザミスショットに起因する直線状の特性不完全部に対して駆動トランジスタのチャネル領域の位置をずらすことができる。この結果、特性不完全部が全てのトランジスタのチャネル部を遮断するように等しく配置される事態を避け、駆動トランジスタの位置に応じて、チャネル領域の端、ソース領域、またはドレイン領域において重なるようにすることができる。この結果、不完全特性の悪影響が分散されるので、表示品位を実質的に劣化させる事態を避けることができる。また、第1の方向の線分と第2の方向の線分とを有するジグザグ状の折れ線に沿って配置されるので、駆動回路領域が表示画面から大きくはみ出して拡大することがなく、狭額縁化を実現することができる。また、上記の折れ線に沿って駆動トランジスタのチャネル領域の中心付近を配置した上で、駆動トランジスタを上記のレーザ光の長軸方向に対して傾斜または回転させて配置することもできる。この場合、上記した各駆動トランジスタのレーザビームスキャン方向のずれに加えて、傾斜または一定角度の回転が加えられることになる。このため、レーザのミスショットに起因する特性不完全部によってチャネル領域が完全に遮断された駆動トランジスタが、その列全体にわたって発生する可能性をいっそう容易に避けることができる。すなわち、傾斜または回転を行うと、レーザビームの細長い断面の長手方向がチャネル長さ方向に平行となる配置に近づき、特性不完全部を通過しないでチャネル領域を横断できる部分が増大する。これに加えて、さらに上述のずれを有する配置を行うと、危険分散の効果に加えて、上記の特性不完全部を通過しないでチャネル領域を横断できる部分の増大の効果が加算される。その結果、駆動トランジスタの特性の劣化はほとんど生じなくなる。
【0012】
また、チャネル領域を平面的に見てゲート配線の屈曲部を避けて形成するのは、この屈曲部では電界集中が生じて、チャネル領域における電荷担体の移動に何らかの影響を及ぼし誤動作を発生する恐れがあるからである。
【0013】
なお、上記の駆動回路領域は、1枚の基板上に表示領域と一体的に同一工程内で形成されてもよいし、別の基板上に別工程で形成された後に一体化されたものであってもよい。したがって、画素トランジスタの半導体薄膜はアモルファスシリコンのままでもよいし、同じ工程で一体的に形成されたポリシリコンでもよい。
【0014】
上記液晶表示装置では、第1の線分および第2の線分は、各線分の表示領域に近い端点から遠い端点に向かう方向が、表示領域側から見て逆方向になっている。
【0015】
この構成により、特性不完全領域にその列の全ての駆動トランジスタのチャネル領域を完全に遮断させないようにした上で、狭額縁化を実際に実現することが可能になる。なお、表示領域側から見た方向または長さは、表示領域の縁辺への射影方向または射影長さである。
【0016】
上記液晶表示装置では、好ましくは、第1の線分および第2の線分は、各々、さらに小さな折れ線によって構成されている。
【0017】
この構成により、駆動トランジスタの列全体の配置は、例えば第1の線分に沿うようにして、例えば、個々の駆動トランジスタのチャネル長さ方向を、表示領域と駆動回路領域との境界の延びる方向に平行に配置することができる。すなわち、ゲート配線等の配線方向とチャネル領域の幅方向とを平行にしたうえで、各駆動トランジスタの向きの配置を自由に設定することが容易になる。
【0018】
上記液晶表示装置では、好ましくは、屈曲部は、第1の線分および第2の線分を接続する、表示領域と駆動回路領域との境界にほぼ直交する線分を含んでいる。
【0019】
この構成により、各駆動トランジスタをジグザグ状の折れ線に沿って、各駆動トランジスタを余裕をもって配置することが可能となる。
【0020】
上記液晶表示装置では、好ましくは、屈曲部は、第1の線分および第2の線分が角度をもって直接連続している部分を含んでいる。
【0021】
この構成により、X方向(表示領域と駆動回路領域の境界が延びる方向)の狭額縁化を実現できるだけでなく、Y方向(上記境界の垂直方向)についても狭額縁化を実現することができる。すなわち、駆動トランジスタはY方向について高密度で配置される。なお、上記の第1および第2の線分に配置された駆動トランジスタは、Y方向に平行な特性不完全領域に対して共通位置にならないように、危険分散をはかるためX方向の位置がずれるように配置することが好ましい。また、特性不完全領域にチャネル領域が完全に遮断されないように、チャネル領域の幅方向をY方向から大きく傾斜させて配置することが望ましい。
【0022】
上記液晶表示装置では、好ましくは、駆動トランジスタのチャネル領域の幅方向は、第1の線分および第2の線分に対して平行になるように配置されている。
【0023】
この構成により、チャネル領域幅方向のみならず、ソース領域およびドレイン領域の幅方向もそれぞれのソース配線およびドレイン配線の方向と平行になり、配線の形成が容易になる。
【0024】
上記液晶表示装置では、好ましくは、表示領域は矩形であり、駆動回路領域が、矩形の表示領域の対向する2つの平行な辺の延長線の間からはみ出さないように配置されている。
【0025】
この構成により、レーザアニールにおいてレーザビームが不必要に重複する部分を生じることなく、能率よく、表示画面全体にわたって偏ることなく結晶化および結晶成長させたうえで、狭額縁化と危険分散とを実現することができる。
【0026】
上記液晶表示装置では、好ましくは、駆動トランジスタと、その駆動トランジスタの最も近くに位置する隣の駆動トランジスタとの間の表示領域側から見た距離が、レーザビーム照射の走査痕であるピッチ縞の間隔よりも長くなっている。
【0027】
この構成により、たとえ1つの駆動トランジスタのチャネル領域をレーザビームのミスショットに起因する特性不完全部が遮断する場合が生じても、隣接する駆動トランジスタでは、その特性不完全部はソース領域か、またはドレイン領域を通過することになる。この結果、特性不完全部は表示品位に実質的に影響を及ぼさなくすることができ、歩留りを向上させることが可能となる。
【0028】
上記液晶表示装置では、好ましくは、駆動トランジスタの各々のチャネル領域は、表示領域に最も近いチャネル領域の角部と、表示領域に最も遠いチャネル領域の角部との間の表示領域側から見た距離が、レーザビーム照射の走査痕であるピッチ縞の間隔よりも長くなっている。
【0029】
この構成の場合、駆動トランジスタを上記の辺に立てた垂線に対して傾斜または回転させて配置する必要がある。各駆動トランジスタをレーザビームの長軸方向に対して傾斜または回転させて配置すると、レーザビームのミスショットに起因する特性不完全部がチャネル部を通る最悪の場合であっても、上述の理由により電荷担体が特性不完全部をよぎらずに通過できる部分が増大する。上記の請求項9の液晶表示装置では、チャネル領域を特性不完全部が通る場合であっても、確実に、電荷担体が特性不完全部を通過せずにチャネル領域を通ることできる部分が確実に存在するようにできる。したがって、特性不完全部が表示品質に悪影響しないようにすることが可能となる。
【0030】
上記の液晶表示装置は、駆動トランジスタと画素トランジスタとが、1枚の基板の上に一体的に形成されたポリシリコン膜に設けられていてもよい。または、駆動トランジスタと画素トランジスタとが、それぞれ別の基板の上に別々の工程で形成された薄膜半導体の上に形成された後に、一体化されていてもよい。どちらの液晶表示装置においても、駆動回路領域のトランジスタをアモルファスシリコンからポリシリコンにして形成する装置である限り、上記の各構成は実質的に表示品位を劣化させない作用を有する。両方の液晶表示装置ともに、表示領域の半導体は、アモルファスシリコン膜のままであってもよいし、または、アモルファスシリコン膜に対して同じ工程において一体的にエキシマレーザビームを照射してポリシリコン膜としたものでもよい。
【0031】
本発明のTFTパネルは、交差して配線された複数の信号線および複数の走査線ならびにその交差する部位に配置された複数の画素トランジスタを含む表示領域と、複数の駆動トランジスタを含む駆動回路領域とを有する、液晶を駆動するパネルである。その駆動回路領域に形成される駆動トランジスタのゲート配線は、第1の方向に沿って直線的に延びる第1の線分と、第1の方向と異なる第2の方向に沿って直線的に延びる第2の線分と、第1の線分と第2の線分とを接続する屈曲部とを備えた折れ線に沿って配置されているさらに、駆動トランジスタは、平面的に見て、そのチャネル領域が屈曲部と重ならないように、第1の線分および第2の線分に沿って配置され、第1の線分および第2の線分は、各線分の表示領域に近い端点から遠い端点に向かう方向が、表示領域側から見て逆方向になっている。
【0032】
この構成により、このTFTパネルは液晶表示装置に用いられて、特性不完全部がチャネル領域の中央部および端部、ソース領域、ドレイン領域に分散されるので、表示品位が大きく劣化する事態を避けることができる。また、駆動トランジスタどうしの上記のずれに加えて駆動トランジスタをチャネル領域を中心に一定角度だけ回転させて配置することにより、さらに危険分散を図ることが容易となる。
【0033】
【発明の実施の形態】
次ぎに、図面を用いて本発明の実施の形態について説明する。
【0034】
(実施の形態1)
図1は実施の形態1に用いたレーザ光の光学装置を示す構成図である。レーザ発振器66には、波長308nmを発生するXeClを発振ガスとするエキシマレーザを用いた。パルスのショットピッチは100Hz〜300Hzの範囲とした。発振ガスとしてKrFを用いることもできる。このとき、百万ショットにつき数ショットの割合で、ミスショットが発生する。レーザ発振器66を発したレーザ光70は、アッテネータ65を経て、ミラー62で方向を転じられ、ビーム成形光学系63,64でビーム断面形状を細長い矩形状にされる。その後、再びミラー62で方向を変えられ光学系筐体68を出て、チャンバ67の中にウィンドウ61から導入される。チャンバ67の中のX-Yステージ60の上に配置された基板1は、X-Yステージの動きによってX方向、Y方向の両方向に移動することができる。このレーザビームは、基板1の上に形成されたアモルファスシリコン膜に対して照射される。図2は、アモルファスシリコン膜に対するレーザアニールの状況を説明する図である。細長い矩形断面のレーザビーム70は、その矩形の短軸方向26に1ショットごとに一定間隔のピッチでずらしながら照射領域71をアニールする。基板1に成膜されたアモルファスシリコン膜は、照射が済んだ領域72は結晶化してポリシリコンとなっており、未照射領域73はアモルファスシリコンのままである。図3は、レーザビームの断面におけるエネルギ密度分布を示す図である。レーザビーム断面は細長い矩形状であり、長軸方向25の長さ74は150〜300mmであり、短軸方向26の長さ75は300〜400μm(0.3〜0.4mm)の範囲にある。エネルギ密度は、矩形断面において、±2%程度のばらつきがある。また、パルスショット毎のばらつきは±15%程度ある。この矩形断面のレーザビームで面をアニールする場合、図4に示すように、レーザビーム断面の短軸方向26に、一定間隔のピッチPでスキャンする。図4においてnショット目の照射領域を実線で、n+1番目のショットの照射領域を破線で、また、n+2番目のショットの照射領域を一点鎖線によって表している。
【0035】
本実施の形態では、X側駆動回路部のゲート配線41を図5のように配置する。図5では、このゲート配線に各駆動トランジスタ30のチャネル領域の幅34の方向を平行に配置している。各駆動トランジスタ30は、中央部はゲート配線41、その両側はソース配線43、ドレイン配線42によって電気的に連結されている。これらの配線と駆動トランジスタの重複部に、ゲート電極、ソース電極およびドレイン電極が形成されており、さらにソース電極とドレイン電極にはそれぞれポリシリコン膜のソース領域33およびドレイン領域32と導通するコンタクト部37が設けられている。図5において、折れ線の屈曲部に相当する部分90にチャネル領域を重複させないようにして配置するのは、駆動トランジスタの配線がこの部分で発生する電界集中を避けるためである。電界集中部にチャネル部を重複させると、誤動作を生じるので避ける必要がある。1つの線分に配置された3個の駆動トランジスタのずらしピッチのレーザビームスキャン方向への射影距離Aは、レーザビームのスキャンのピッチPよりも大きくても、または小さくてもよい。通常、チャネル幅34は20μm程度であり、チャネル長さ35は5μm程度であり、またレーザビームのスキャンピッチPは15μm程度である。
【0036】
図6は、レーザビームのスキャンのピッチPが駆動トランジスタのずらしピッチAより小さい場合において、ミスショットによる不完全領域40がチャネル領域を遮断した場合の配置を示す図である。不完全領域40は領域Bにおいて、この駆動トランジスタのチャネル部を完全に遮断している。しかし、本発明に基づく駆動トランジスタの配置をすることにより、他の隣接する駆動トランジスタにはソース、ドレイン領域32、33で重なることはあってもチャネル領域を完全に遮断することはない。図22の波線は、ジグザグ状の折れ線の2分の1波長相当分の駆動トランジスタの配列を示しているが、この範囲内で、一部の駆動トランジスタのチャネル領域において、領域Cのように重なるものもある。しかし、この場合には、矢印Dの経路に示されるように、特性不完全領域を通過しなくてもチャネル領域を横断できる部分があるので、表示特性に悪影響を及ぼすことはない。したがって、この場合には6分の1の駆動トランジスタが悪影響を及ぼすだけであり、表示特性を実質上劣化させない。したがって、歩留りが低下することはない。なお、駆動トランジスタの6分の1が悪影響を受けるのは、図6に示したジグザグ状の折れ線の2分の1波長相当分と同じ配列が残りの2分の1波長相当分においても繰り返す場合である。残りの2分の1波長相当分における駆動トランジスタの配列は、図6のそれより少しずらすことが可能であり、また、各線分の傾きや長さを変えることも可能である。そのような配列にしていた場合には、悪影響を受ける駆動トランジスタは全体の12分の1になる可能性がある。
【0037】
図7は、レーザビームのスキャンのピッチPが駆動トランジスタのずらしピッチAより大きい場合において、ミスショットによる特性不完全領域40がチャネル領域を遮断した場合の配置を示す図である。特性不完全領域40は、領域Eおよび領域Jの2つの領域において各駆動トランジスタのチャネル領域を完全に遮断している。したがって、この領域が重なっている駆動トランジスタは悪影響を受ける。しかし、例えば、不完全領域40とチャネル領域との重複領域FまたはHを有する駆動トランジスタでは、矢印GまたはIのように不完全領域40を通ることなくチャネル領域を横断できる経路部分がある。また、その他の駆動トランジスタはチャネル領域を不完全領域と重複させない。したがって、全体の3分の1程度の駆動トランジスタが悪影響を受けるだけなので、表示品位を実質的に劣化させることはない。さらに、ジグザグ状の折れ線の残りの2分の1波長相当分に配置される駆動トランジスタが図7の配置からずれていれば、特性不完全領域によってチャネル領域が完全に遮断される駆動トランジスタの比率はより小さくなる。
【0038】
図8は、図5の駆動トランジスタのVIII-VIII断面図である。駆動トランジスタ30は、透明基板1に重ねられた下地膜51の上に形成されたポリシリコンを基礎にして作製されている。駆動トランジスタの形状にパターニングされたポリシリコンの中央部にチャネル領域31、その両側にドレイン、ソース領域32、33が形成されている。これらの上には容量絶縁膜を兼ねたゲート絶縁膜53が積層されており、その下のチャネル領域31と平面的に重なる位置にゲート電極54が位置している。これらの上の層間絶縁膜55とゲート絶縁膜53とに開口されたコンタクトホールにドレイン配線57およびソース配線58が成膜され、それぞれドレイン領域32およびソース領域33とコンタクト部37を形成する。
【0039】
次ぎに、図8に示す駆動トランジスタの作製方法について説明する。まず、図9に示すように、ガラス基板1の上に、例えばPECVD(Plasma Enhanced Chemical Vapor Deposition)法によって、下地膜51としてシリコン窒化膜とシリコン酸化膜との2層膜を形成する。次ぎに、その上にアモルファスシリコン膜52を成膜し、エキシマレーザによってアモルファスシリコンをポリシリコンとした後、ソースからドレインに至る領域をパターニングして、チャネル領域31および下部電極を形成する(図10)。次いで、レジストマスク85を用いて、容量部を形成する下部電極(図示せず)以外を覆った後、燐(P)イオンを注入する(図11)。次ぎに、容量絶縁膜を兼ねたゲート絶縁膜53として、例えば、図12に示すように、CVD法によりシリコン酸化膜を形成する。次いで、Cr膜を成膜した後、パターニングしてゲート電極54および共通配線を形成する(図13)。この共通配線と下部電極との間には蓄積容量が形成されている。その後、図14に示すように、n型トランジスタ側のLDD(Lightly Doped Drain)を形成するためのレジスト86、およびp型トランジスタ側のポリシリコン半導体層を覆うレジスト87を設けて、Pイオンを注入する。この結果、n型トランジスタのドレイン、ソース領域32n、33nが形成される。次いで、図15に示すように、レジストパターンを除いた後、低濃度のPイオンを注入する。その後、図16に示すように、n型トランジスタ側をレジストで覆い、Bイオンを注入してp型トランジスタのソース、ドレイン領域33p、34pを形成する。その後、図17に示すように、層間絶縁膜55として、TEOS PECVD法によりシリコン酸化膜を形成した後、400℃で活性化アニールを行う。その後、図18に示すように、層間絶縁膜55とゲート酸化膜53とにコンタクトホール56をドライエッチにより開口する。次ぎに、図19に示すように、Cr膜を100nm、Al系合金膜400nmをスパッタ法により積層成膜し、パターニングしてソース、ドレイン電極57,58を形成する。この後は、パッシベーション膜形成、および表示部に画素電極を形成する。さらに、図20に示すプロセスにしたがって、上記の手順で作製したTFTパネルをカラーフィルタと合わせ、画素電極表面およびカラーフィルタ表面に配向膜を塗布し、ラビング処理により配向方向を設定する。その後、通常の組立て工程により組立てる。
【0040】
本実施の形態の駆動トランジスタの配列によれば、図21および図22に示すように、駆動トランジスタ(図示せず)は、ジグザグ状のゲート配線に沿ってチャネル領域(図示せず)の中央付近を合わせて配列される。この配置のため、レーザ光のミスショットがチャネル領域に重なって形成された場合の表示品位の実質的劣化を防止したうえで、額縁を拡大させることがない。すなわち、額縁の幅18および19が拡大することがなく、狭額縁化を実現することが可能となる。本実施の形態では、レーザビームのずらしピッチPは15μmを採用しており、シリコン膜の表面を粗くすることがなく、かつポリシリコン化を高能率で実施することができる。
【0041】
(実施の形態2)
図23は、実施の形態2における液晶表示装置の駆動トランジスタの平面配置を示す図である。図23において、各トランジスタのチャネル領域の幅34の方向は、レーザビームの長軸方向25に平行である。図23において、ジグザグ状の折れ線の4分の1波長相当分に配置された3個の駆動トランジスタのずれピッチAは、レーザビームのスキャンピッチPよりも大きいほうが望ましいが、小さくてもよい。この実施の形態2における第1の線分および第2の線分は、さらに小さい折れ線によって形成されている。
【0042】
この配置により、いずれかの駆動トランジスタのチャネル領域31を、たまたまミスショットに起因する特性不完全部が覆っても、すべての駆動トランジスタのチャネル部を特性不完全部が覆うことにならない。特性不完全部は、隣接する駆動トランジスタではソース領域33またはドレイン領域32にかかることがありうるが、ソース領域またはドレイン領域に特性不完全部がかかっても表示品位に及ぼす影響はほとんどない。表示品位劣化の可能性は、駆動トランジスタのずれピッチAがレーザビームのスキャンピッチPよりも大きいほうが小さくなる。しかし、たとえ駆動トランジスタのずれピッチAがレーザビームのスキャンピッチPより小さくても危険分散の作用はあるので、上記の場合が生じても表示品位の劣化の程度を限定的なものにすることが可能である。
【0043】
この結果、実質的に表示品位を劣化させる可能性を排除してX側駆動回路部を形成することが可能となり、歩留りの低下を防止することが可能となる。また、上記の駆動トランジスタはジグザグ状の線に沿って配置されるので、駆動回路部をはみ出すことがないので、実施の形態1に示した図21および図22における額縁幅18、19を拡大させず、狭額縁化を達成することが可能となる。
【0044】
(実施の形態3)
図24は、実施の形態3における駆動トランジスタの配置を示す平面図である。本実施の形態では、ジグザグ状の折れ線の4分の1波長相当分に2個の駆動トランジスタが配置される。この2個の駆動トランジスタのずれのレーザビームスキャン方向への射影距離Aは、レーザビームのスキャンのピッチPより大きいほうが望ましいが、小さくてもよい。図24に示す駆動トランジスタの配置により、たとえ万一、チャネル領域31にミスショットの1ピッチ分の領域が重なることがあっても、駆動トランジスタの全てが特性不良になることはなく、表示品位の実質的劣化を防止することが可能となる。さらに、この駆動トランジスタの配列は、額縁を拡大することがないので、狭額縁化に有効である。
【0045】
(実施の形態4)
図25は、実施の形態4における駆動トランジスタのポリシリコン半導体層の配置を示す平面図である。本実施の形態では、ジグザグ状の折れ線の4分の1波長相当分に1個の駆動トランジスタが配置される。この配置においても、隣り合う駆動トランジスタはたがいにレーザビームのスキャン方向にずれることは可能である。この場合には、隣り合う駆動トランジスタを、ある程度互いにずらした上で、図26に示すように各駆動トランジスタのチャネル幅34の方向をレーザビームの断面の長軸方向25から傾けることが望ましい。大きく傾けることができない場合においては、上記のずれの効果により、たとえ1つの駆動トランジスタのチャネル領域が完全に特性不完全領域に遮断されても、1波長相当分の範囲内の残りの3個の駆動トランジスタが問題ない配置となる可能性がある。図25の場合は、一定の傾きと長さを持った線分の場合であるが、ジグザグ状の折れ線の4分の1波長相当分ごとに不ぞろいの折れ線の場合には、上記のずれをより容易に設けることが可能となる。
【0046】
このずれの効果に加えて、傾斜(回転)配置の効果により、たとえレーザビームのミスショットの1ピッチ分が駆動トランジスタのチャネル領域に重なることが生じたとしても、そのミスショットの1ピッチ分がチャネル領域を遮断する事態を避けることがいっそう容易になる。すなわち、ミスショット部を通過することなく、チャネル領域を横切ることができる部分ができる。さらに、この駆動トランジスタの配列は、額縁を拡大することがないので、狭額縁化に有効である。
【0047】
(実施の形態5)
実施の形態5は、実施の形態4の類似態様であり、図26に示すように、駆動トランジスタを配置する。図26の配置によれば、図26の配置に得られる効果に加えて、レーザビーム断面の長軸方向(Y方向)に関して駆動トランジスタの配置を圧縮して実施することができる。この結果、この方向(Y方向)の額縁幅を狭くすることが可能になる。
【0048】
図26に示す駆動トランジスタの配置において、隣接する各駆動トランジスタをレーザビームのスキャン方向にずらすことは可能である。このレーザビームのスキャン方向へのずらしにより、危険分散をある程度高めることが可能である。しかも、狭額縁化の達成の効果に加えて、表示品位の実質的な劣化を防止する効果も得ることができる。
【0049】
図27は、特性不完全領域が駆動トランジスタのチャネル領域の中に完全に含まれて重なる場合を示す図である。すべての駆動トランジスタのチャネル領域において、特性不完全領域の幅は完全にチャネル領域の中にあり、重なり領域K、M、OおよびRを形成する。しかしながら、重なり領域Rを有する駆動トタンジスタにおいては、チャネル領域の最も表示領域に近い角部uと、最も表示領域に遠い角部vとの間の、レーザビームスキャン方向への射影距離ZがレーザビームのスキャンピッチPより大きい。このため、矢印L、N、QおよびSで示すように、特性不完全領域を通ることなくチャネル領域を横断する経路の部分があるので、駆動トランジスタが表示品位に悪影響を及ぼすほど劣化しない。図27において、特性不完全領域40の幅は完全にチャネル領域に含まれているので、この特性不完全領域の幅がチャネル領域に含まれながら、少しずれた配置であっても事情は同じである。すなわち、特性不完全領域40の位置が図27に示す位置から少し右にずれて、チャネル領域の中央部に位置する場合、特性不完全領域を通ることなくチャネル領域を横断できる部分の総面積は同じである。この場合、チャネル領域を横断できる部分は、特性不完全部40をはさんで2つの部分に分かれるが、その2つの部分の合計面積は図27に示す配置と同じである。したがって、特性不完全部40がどのように発生しても、表示品位が実質的に劣化する事態を避けることができる。すなわち、上記のように傾斜配置の回転角度を大きくとることができれば、全ての駆動トランジスタを問題ない配置とすることができる。
【0050】
上記の図27の駆動トランジスタは互いのレーザビームスキャン方向へのずれがゼロの場合であった。しかし、各駆動トランジスタはジグザグ状の折れ線4分の1波長相当分の範囲内で互いに上記スキャン方向にずらすことが可能であり、このずれにより、たとえ上記のような傾斜配置の角度を大きくとれない場合であっても、危険分散を図ることができる。すなわち、傾斜配置の回転角度が上記のように大きくとれない場合であっても、1波長相当分の範囲内で1個の駆動トランジスタのチャネル領域が特性不完全領域に完全に遮断されるが、残りの3個の駆動トランジスタは問題ない位置に配置されることになる。このような配置は、ジグザグ状の折れ線が4分の1波長相当分ごとに不ぞろいな場合において、より一層容易に実現することができる。
【0051】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含む。
【0052】
【発明の効果】
本発明により、液晶表示装置の駆動回路部のアモルファスシリコン膜のレーザアニールにおいてミスショットが発生し、そのミスショットの1ピッチ分が駆動トランジスタのチャネル領域に重なっても表示品位の実質的な劣化を防止することができる。その結果、高い歩留りを確保することが可能となる。さらに、本発明によれば、駆動回路部を拡大させて表示画面の周辺部の額縁を広げることがないので、狭額縁化を達成することができる。
【図面の簡単な説明】
【図1】 実施の形態1のレーザアニールに用いたレーザ光学装置を説明する構成図である。
【図2】 TFT基板に成膜されたアモルファスシリコン膜をエキシマレーザビームによってアニールする手順を示す概要図である。
【図3】 レーザビームのエネルギ密度の分布を示す図である。
【図4】 レーザアニールにおけるパルスレーザビームの矩形断面のスキャン方向を示す図である。
【図5】 実施の形態1における駆動トランジスタの配置を示す平面図である。
【図6】 図5の駆動トランジスタのチャネル領域にレーザ光のミスショットに起因する特性不完全領域が重なった場合であって、駆動トランジスタのずれピッチAがレーザビームのピッチPより大きい場合の特性不完全領域の各駆動トランジスタに対する配置を示す平面図である。
【図7】 駆動トランジスタのずれピッチAがレーザビームのピッチPより小さい場合の図6に相当する図である。
【図8】 図5におけるVIII-VIII断面図である。
【図9】 実施の形態1のTFTの作製において、ガラス基板の上に下地膜を形成した段階の断面図である。
【図10】 図9の状態に、アモルファスシリコン膜を成膜し、レーザアニールによりポリシリコン化したあと、トランジスタ形状にパターニングした段階の断面図である。
【図11】 図10の状態に対して、レジストマスクにより容量部を形成する下部電極以外を覆い、下部電極に燐イオンを注入した段階の断面図である。
【図12】 図11の状態に対して容量絶縁膜を兼ねたゲート絶縁膜を成膜した段階の断面図である。
【図13】 図12の状態にゲート電極および共通配線を形成した段階の断面図である。
【図14】 レジストマスクをしてn型トランジスタに燐イオンを注入している断面図である。
【図15】 レジストマスクを除いて、n型トランジスタにLDD形成のための燐イオンを注入している断面図である。
【図16】 n型トランジスタにレジストマスクを施し、p型トランジスタのソース、ドレイン領域にボロンイオンを注入している断面図である。
【図17】 図16の状態に層間絶縁膜を形成した段階の断面図である。
【図18】 図17の状態に、ソース、ドレイン領域の上にコンタクトホールを開口した段階の断面図である。
【図19】 図18の状態に、ソース、ドレイン電極を形成した段階の断面図である。
【図20】 TFTアレイ基板から液晶表示装置を形成するプロセスを示す工程図である。
【図21】 実施の形態1の駆動回路部の角部における駆動トランジスタの配列を示す平面図である。
【図22】 実施の形態1の駆動回路部のもう一つの角部における駆動トランジスタの配列を示す平面図である。
【図23】 実施の形態2における駆動トランジスタの配置を示す平面図である。
【図24】 実施の形態3における駆動トランジスタの配置を示す平面図である。
【図25】 実施の形態4における駆動トランジスタの配置を示す平面図である。
【図26】 実施の形態5における駆動トランジスタの配置を示す平面図である。
【図27】 図26の駆動トランジスタのチャネル領域にレーザ光のミスショットに起因する特性不完全領域が重なった場合の特性不完全領域の各駆動トランジスタに対する配置を示す平面図である。
【図28】 TFTパネルの構成の概要を示す平面図である。
【図29】 従来例において、ミスショットに起因する特性不完全領域が駆動トランジスタのチャネル領域に重なった場合の平面図である。
【図30】 図29の従来例における駆動回路部の角部における駆動トランジスタの配列を示す平面図である。
【図31】 図29の従来例における駆動回路部のもう一つの角部における駆動トランジスタの配列を示す平面図である。
【図32】 他の従来例における駆動トランジスタの配置を示す平面図である。
【図33】 図32の従来例における駆動回路部の角部における駆動トランジスタの配列を示す平面図である。
【図34】 図32の従来例における駆動回路部のもう一つの角部における駆動トランジスタの配列を示す平面図である。
【符号の説明】
1 透明基板、2 表示領域、11 X側駆動回路部、12 Y側駆動回路部、17 外部接続端子部領域、18,19 額縁の幅、25 レーザビーム断面の長手方向、26 レーザビーム断面の幅方向、30 駆動トランジスタ、31,31n,31p チャネル領域、32,32n,32p ドレイン領域、33,33n,33p ソース領域、34 チャネル領域の幅、35 チャネル領域の長さ、37 ソース、ドレイン領域のコンタクト部、40 ミスショットに起因する特性不完全領域、41 ゲート配線、42 ドレイン配線、43 ソース配線、51 下地膜、52 シリコン膜(アモルファスシリコン、ポリシリコン)、53 ゲート絶縁膜、54 ゲート電極、55 層間絶縁膜、57 ドレイン電極、58 ソース電極、60 X-Yステージ、61 ウィンドウ、62 ミラー、63,64 ビーム成形光学系、65 アッテネータ、66 レーザ発振器、67 チャンバ、68 光学系筐体、70 レーザビーム、71 レーザビーム照射箇所、72 レーザ照射領域、73 レーザ未照射領域、74 レーザビーム断面の長さ、75 レーザビーム断面の幅、86,87,88 レジスト、90 屈曲部、u チャネル領域の最も表示領域に近い角部、v チャネル領域の最も表示領域に遠い角部、A 駆動トランジスタのずれのスキャン方向射影長さ、B,C,E,F,H,J,K,M,O,R ミスショットに起因する特性不完全領域とチャネル領域の重複部、D,G,I,L,N,Q,S 特性不完全領域を通過しないでチャネル領域を横断できる経路、P レーザビームのスキャンピッチ、Z チャネル領域の最も表示領域に近い角部と、最も表示領域に遠い角部との間のレーザビームスキャン方向への射影距離Z。

Claims (9)

  1. 液晶と、この液晶を駆動する薄膜トランジスタ(TFT:Thin Film Transistor)パネルと、その対向基板とを備え、前記TFTパネルが、交差して配線された複数の信号線および複数の走査線ならびにその交差する部位に配置された複数の画素トランジスタを含む表示領域と、複数の駆動トランジスタを含む駆動回路領域とを有する液晶表示装置であって、
    前記駆動回路領域に形成される前記駆動トランジスタのゲート配線は、第1の方向に沿って直線的に延びる第1の線分と、前記第1の方向と異なる第2の方向に沿って直線的に延びる第2の線分と、前記第1の線分と第2の線分とを接続する屈曲部とを備えた折れ線に沿って配置され、
    前記駆動トランジスタは、平面的に見て、そのチャネル領域が前記屈曲部と重ならないように、前記第1の線分および第2の線分に沿って配置され
    前記第1の線分および第2の線分は、各線分の前記表示領域に近い端点から遠い端点に向かう方向が、前記表示領域側から見て逆方向になっている、液晶表示装置。
  2. 前記第1の線分および第2の線分は、各々、さらに小さな折れ線によって構成されている、請求項1に記載の液晶表示装置。
  3. 前記屈曲部は、前記第1の線分および第2の線分を接続する、前記表示領域と前記駆動回路領域との境界にほぼ直交する線分を含む、請求項1または2に記載の液晶表示装置。
  4. 前記屈曲部は、前記第1の線分および第2の線分が角度をもって直接連続している部分を含む、請求項1〜3のいずれかに記載の液晶表示装置。
  5. 前記駆動トランジスタのチャネル領域の幅方向は、前記第1の線分および第2の線分に対して平行になるように配置されている、請求項1〜4のいずれかに記載の液晶表示装置。
  6. 前記表示領域は矩形であり、前記駆動回路領域が、前記矩形の表示領域の対向する2つの平行な辺の延長線の間からはみ出さないように配置されている、請求項1〜5のいずれかに記載の液晶表示装置。
  7. 前記駆動トランジスタと、その駆動トランジスタの最も近くに位置する隣の駆動トランジスタとの間の前記表示領域側から見た距離が、レーザビーム照射の走査痕であるピッチ縞の間隔よりも長い、請求項1〜6のいずれかに記載の液晶表示装置。
  8. 前記駆動トランジスタの各々のチャネル領域は、前記表示領域に最も近いチャネル領域の角部と、前記表示領域に最も遠いチャネル領域の角部との間の前記表示領域側から見た距離が、レーザビーム照射の走査痕であるピッチ縞の間隔よりも長い、請求項1〜6のいずれかに記載の液晶表示装置。
  9. 交差して配線された複数の信号線および複数の走査線ならびにその交差する部位に配置された複数の画素トランジスタを含む表示領域と、複数の駆動トランジスタを含む駆動回路領域とを有する、液晶を駆動する薄膜トランジスタ(TFT:Thin Film Transistor)パネルであって、
    前記駆動回路領域に形成される前記駆動トランジスタのゲート配線は、第1の方向に沿って直線的に延びる第1の線分と、前記第1の方向と異なる第2の方向に沿って直線的に延びる第2の線分と、前記第1の線分と第2の線分とを接続する屈曲部とを備えた折れ線に沿って配置され、
    前記駆動トランジスタは、平面的に見て、そのチャネル領域が前記屈曲部と重ならないように、前記第1の線分および第2の線分に沿って配置され
    前記第1の線分および第2の線分は、各線分の前記表示領域に近い端点から遠い端点に向かう方向が、前記表示領域側から見て逆方向になっている、TFTパネル。
JP34901099A 1999-12-08 1999-12-08 液晶表示装置およびtftパネル Expired - Fee Related JP4104800B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP34901099A JP4104800B2 (ja) 1999-12-08 1999-12-08 液晶表示装置およびtftパネル
TW089125282A TW546534B (en) 1999-12-08 2000-11-29 Liquid crystal display apparatus and TFT panel
US09/729,086 US6714274B2 (en) 1999-12-08 2000-12-05 Liquid crystal display apparatus and TFT panel
KR10-2000-0074106A KR100406614B1 (ko) 1999-12-08 2000-12-07 액정 표시 장치 및 tft 패널
CNB001352911A CN1138176C (zh) 1999-12-08 2000-12-08 液晶显示装置和薄膜晶体管面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34901099A JP4104800B2 (ja) 1999-12-08 1999-12-08 液晶表示装置およびtftパネル

Publications (2)

Publication Number Publication Date
JP2001166326A JP2001166326A (ja) 2001-06-22
JP4104800B2 true JP4104800B2 (ja) 2008-06-18

Family

ID=18400887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34901099A Expired - Fee Related JP4104800B2 (ja) 1999-12-08 1999-12-08 液晶表示装置およびtftパネル

Country Status (5)

Country Link
US (1) US6714274B2 (ja)
JP (1) JP4104800B2 (ja)
KR (1) KR100406614B1 (ja)
CN (1) CN1138176C (ja)
TW (1) TW546534B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU7091400A (en) * 1999-08-31 2001-03-26 E-Ink Corporation Transistor for an electronically driven display
JP3782015B2 (ja) * 2002-01-22 2006-06-07 株式会社日立製作所 液晶表示装置
US7107543B2 (en) * 2002-01-25 2006-09-12 Tibco Software Inc. Single applet to communicate with multiple HTML elements contained inside of multiple categories on a page
US7023500B2 (en) * 2002-06-05 2006-04-04 Hitachi, Ltd. Display device with active-matrix transistor having silicon film modified by selective laser irradiation
JP4346426B2 (ja) * 2002-12-10 2009-10-21 日本写真印刷株式会社 狭額縁タッチパネル
EP2650907B1 (en) * 2004-06-04 2024-10-23 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR101105925B1 (ko) * 2004-10-27 2012-01-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2008009276A (ja) * 2006-06-30 2008-01-17 Canon Inc 表示装置及びそれを用いた情報処理装置
US8654045B2 (en) 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
JP5467449B2 (ja) * 2008-09-17 2014-04-09 Nltテクノロジー株式会社 引出線配線装置、画像表示装置及び引出線配線装置の製造方法
CN103268049B (zh) * 2012-12-06 2016-05-11 厦门天马微电子有限公司 阵列基板及其制备方法、液晶面板和显示装置
CN104091810A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP2016109845A (ja) * 2014-12-05 2016-06-20 株式会社ジャパンディスプレイ 表示装置
CN106684092A (zh) * 2015-11-09 2017-05-17 上海和辉光电有限公司 一种阵列基板及其制造方法、显示面板
CN106684091A (zh) * 2015-11-09 2017-05-17 上海和辉光电有限公司 显示面板、阵列基板及其制造方法
CN110221493B (zh) * 2018-11-26 2021-09-03 友达光电股份有限公司 显示面板
TWI684812B (zh) * 2018-11-26 2020-02-11 友達光電股份有限公司 顯示面板
CN109686253B (zh) * 2019-01-08 2021-04-23 云谷(固安)科技有限公司 布线结构以及可拉伸显示装置
CN110648641B (zh) * 2019-09-27 2022-02-25 云谷(固安)科技有限公司 一种用于显示屏的驱动电路、显示屏及显示终端
CN112420793A (zh) * 2020-11-18 2021-02-26 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113540125B (zh) * 2021-07-13 2024-01-05 武汉天马微电子有限公司 阵列基板、显示面板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844538A (en) * 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09321310A (ja) * 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JPH10319428A (ja) 1997-05-19 1998-12-04 Toshiba Corp アクティブマトリクス型液晶表示装置
JP4111569B2 (ja) * 1997-08-22 2008-07-02 エルジー.フィリップス エルシーデー カンパニー,リミテッド 薄膜トランジスタ型液晶表示装置およびその製造方法
JPH1184418A (ja) * 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
JPH1187720A (ja) 1997-09-08 1999-03-30 Sanyo Electric Co Ltd 半導体装置及び液晶表示装置
JPH1187670A (ja) 1997-09-12 1999-03-30 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH1187729A (ja) 1997-09-12 1999-03-30 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100495812B1 (ko) 1998-01-21 2005-09-30 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법

Also Published As

Publication number Publication date
TW546534B (en) 2003-08-11
JP2001166326A (ja) 2001-06-22
US20010003477A1 (en) 2001-06-14
KR20010062198A (ko) 2001-07-07
US6714274B2 (en) 2004-03-30
CN1299073A (zh) 2001-06-13
KR100406614B1 (ko) 2003-11-21
CN1138176C (zh) 2004-02-11

Similar Documents

Publication Publication Date Title
JP4104800B2 (ja) 液晶表示装置およびtftパネル
US6667198B2 (en) Method and photo mask for manufacturing an array substrate
US5858807A (en) Method of manufacturing liquid crystal display device
US6884666B2 (en) Thin film transistor, liquid crystal display substrate, and their manufacture methods
US7381990B2 (en) Thin film transistor with multiple gates fabricated using super grain silicon crystallization
US8252639B2 (en) Thin film transistor array panel and method for manufacturing the same
US7352002B2 (en) Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same
KR100998777B1 (ko) 액티브 매트릭스 기판의 제조 방법 및 이것을 이용한 화상표시 장치
US20020001888A1 (en) Method of manufacturing a semiconductor device
KR100573657B1 (ko) 레이저어닐링을실시한반도체소자를갖는표시장치및반도체장치
US7145623B2 (en) Flat panel display having concentrated switching element arrangement and method of manufacturing the same
JP2003203918A (ja) 半導体装置の作製方法
US7135389B2 (en) Irradiation method of laser beam
JP4880225B2 (ja) 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法
JP4597730B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP3550805B2 (ja) 薄膜半導体装置の製造方法
KR101054339B1 (ko) 다결정용 마스크 및 이를 이용한 규소 결정화 방법
KR101026796B1 (ko) 다결정 규소층 및 다결정 규소용 마스크, 그 다결정규소층을 포함하는 표시 장치용 표시판 및 그 제조 방법
KR100848098B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2678343B2 (ja) ドライブ回路tftの製造方法
JPH06289425A (ja) 表示基板およびその製造方法
KR20050045983A (ko) 비정질 실리콘 결정화용 광학 마스크
JP2004138912A (ja) ディスプレイ装置とその製造方法
KR20030010559A (ko) 어레이기판을 제조하는 방법 및 포토마스크
KR20040031136A (ko) 다결정 규소 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees