JP4034482B2 - 多層配線構造体及び半導体装置の製造方法 - Google Patents
多層配線構造体及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4034482B2 JP4034482B2 JP26422299A JP26422299A JP4034482B2 JP 4034482 B2 JP4034482 B2 JP 4034482B2 JP 26422299 A JP26422299 A JP 26422299A JP 26422299 A JP26422299 A JP 26422299A JP 4034482 B2 JP4034482 B2 JP 4034482B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- insulating film
- metal
- edge cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、銅などの絶縁膜中の拡散速度が速く、トランジスタ特性に悪影響を及ぼす銅などの金属を配線に用いた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、コンピュータや通信機器の重要部分には多数のトランジスタや抵抗などを電気回路を構成するように結び付け、１チップ上に集積化して形成した形成した大規模集積回路（ＬＳＩ）が多く用いられている。
このため機器全体の性能は、ＬＳＩ単体の性能に大きく影響されている。ＬＳＩ単体の性能向上は、集積度を高めること、つまり、素子の微細化により実現される。
しかし、素子の微細化に伴って配線の微細化や多層化が進んだ結果、以下のような問題が顕在化している。すなわち、配線自身の抵抗や配線間の寄生容量（線間容量や層間容量など）による信号遅延が問題になっている。
配線間の寄生容量を低減する方法として層間絶縁膜の比誘電率を下げる方法があるが、材料の比誘電率を下げるにもその物性などの関係から限界がある。そこで、層間絶縁膜の比誘電率を下げつつ、配線間の対向する面積を小さくする、つまり、配線膜厚を減少させるような方法がとられる。
この方法によると、寄生容量は下げられるものの、配線膜厚の減少による配線抵抗の増大が問題になってくる。そのため最近では、従来から使用されているアルミニウム（Ａｌ）配線に代えて、抵抗値が従来のＡｌに比べて４０％ほど低い銅（Ｃｕ）配線が用いられるようになってきた。
【０００３】
【発明が解決しようとする課題】
しかし、Ｃｕは、シリコン酸化膜のような絶縁膜中における拡散速度が速く、容易にトランジスタまで拡散してトランジスタ特性に悪影響を及ぼす。このため、Ｃｕの拡散を防止するようなバリアメタルでＣｕの配線を包むことが行われているのが現状である。
一般に、バリアメタルは、Ｃｕに比べて抵抗が高く、膜厚が厚い場合には配線の抵抗が高くなるため、一般的には極薄膜で用いられることが多い。このため、半導体基板（ウェーハ）上においてエッジカット（絶縁膜もしくはフォトレジストはウェーハ全面に形成されるが、ウェーハ側面や裏面に不要に形成されるのを防ぐためにウェーハ周端部から所定の距離はエッジカットしてその部分に絶縁膜もしくはフォトレジストを形成しない。エッジカットされた絶縁膜もしくはフォトレジストの周端部をエッジカット部という）されたような領域では、薄いバリアメタルのため横方向からＣｕが絶縁膜中に拡散するという問題が起こっている。これは、スパッタリングによるバリアメタル層の成膜の際に顕著であり、スパッタリングによって成膜されたバリアメタル層は、単位面積当たりの成膜膜厚、すなわち、バリアメタル層の体積が同じであることから、配線溝のような浅い側壁では十分な拡散防止の膜厚が確保できるものの、エッジカット領域のような深い側壁では十分な膜厚が確保できないためである。
【０００４】
図９及び図１０を用いて従来技術を説明する。
シリコンウェーハなどの半導体基板１上には、ＣＶＤＳｉＯ2 などからなる第１の絶縁膜２が形成されている。半導体基板１の表面領域には不純物拡散領域１１が形成されている。第１の絶縁膜２には不純物拡散領域１１に繋がる貫通孔が接続孔として形成され、この内部にはＴｉ膜などのバリアメタル層２１とその上、つまり接続孔内に埋め込まれたＣｕ膜２２から構成された接続配線が形成されている。第１の絶縁膜２及び接続配線の上には、例えば、シリコン窒化膜（ＳｉＮ）からなる第１の拡散防止膜３が形成されている。第１の拡散防止膜３の上にはＣＶＤＳｉＯ2 などからなる第２の絶縁膜４が形成されている。この第２の絶縁膜４の上には所定の形状にパターニングされたフォトレジスト膜８が形成されている。このパターニングされたフォトレジスト膜８をマスクとして第２の絶縁膜４をエッチングして配線溝４１を形成する（図９（ａ））。次に、フォトレジスト膜８を除去してからバリアメタル層４２を配線溝４１の側壁、底面及び第２の絶縁膜４上に形成し、さらに、Ｃｕ膜４３を配線溝４１内部及び第２の絶縁膜４上に堆積させる（図９（ｂ））。
【０００５】
Ｃｕ膜４３は、その後、化学的機械的研磨（ＣＭＰ:Chemical Mechanical Polishing) 法やＣＤＥ(Chemical Dry Etching)などにより第２の絶縁膜４上のＣｕ膜４３を除去し、Ｃｕ膜４３から構成された埋め込み配線を配線溝４１中に形成する。次に、プラズマＣＶＤ法などによりシリコン窒化膜（ＳｉＮ）などからなる第２の拡散防止膜５を形成する。その後工程において、上層の絶縁膜を複数層形成し、各層に配線層を形成して多層配線構造を半導体基板に形成する（図９ （ｃ））。
このような半導体装置の製造工程中において、各絶縁膜の表面にはＣｕなどの拡散を防ぐ拡散防止膜が形成されているが、その端部のエッジカット領域は拡散防止膜に覆われていないので、この状態で、Ｃｕプロセス工程を通ると、半導体基板の外周からＣｕが半導体基板中に拡散し、半導体基板に形成されるトランジスタの特性を変動させる恐れが生じることがある（図９（ｂ）参照）。
このように、従来のエッジカット領域は、深い側壁部分を薄いバリアメタル層のみでエッジカット領域の横方向からのＣｕの拡散防止をしていたので絶縁膜中にＣｕが拡散するという問題が起こっている。
【０００６】
また、半導体基板１上には、さらに、図９（ｃ）に示す第２の拡散防止膜５の上に第３の絶縁膜６及び第３の拡散防止膜７を順次積層して多層配線構造を形成する。この製造工程中において、拡散防止膜と絶縁膜とがエッジカット領域部分から剥がれることがあるという問題があった（図１０）。
本発明は、このような事情によりなされたものであり、半導体装置の多層配線形成において絶縁膜に配線溝もしくは接続孔をエッチング形成する際に、配線を構成する金属のトランジスタへの拡散を防止することが可能な構造を有するフォトレジストのエッジカット領域を備えた半導体装置の製造方法を提供する。
【０００７】
【課題を解決するための手段】
本発明は、半導体装置の銅もしくは銅合金からなる金属配線を少なくとも１層有する多層配線の形成工程において、絶縁膜に配線溝又は接続孔もしくは配線溝及び接続孔をエッチング形成する際に、上層にいくほど絶縁膜エッチングに用いるフォトレジストのエッジカット領域を外側にずらすこと及び銅の拡散を防止する拡散防止膜を前記絶縁膜の側壁上まで延在させることとを組み合わせて絶縁膜を各層ごとに拡散防止膜で被覆することを特徴としている。
半導体基板に多層配線を形成する工程中において、配線を構成する銅のトランジスタへの拡散を有効に防止することができる。また、拡散防止膜及び絶縁膜間の剥がれを少なくすることができる。
【０００８】
すなわち、本発明の多層配線構造体は、金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、且つエッジカット領域を有する絶縁膜を複数層積層してなる多層配線構造を有する半導体基板を具備し、上層の絶縁膜のエッジカット領域は、下層の絶縁膜のエッジカット領域の外側まで延在しており、前記積層された絶縁膜の少なくとも１層は、銅もしくは銅合金からなる金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、前記積層された絶縁膜の各層表面は、エッジカット領域の側壁部分を含めて銅の拡散を防止する拡散防止膜により被覆されていることを特徴としている。
また、本発明の多層配線構造体は、金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、且つエッジカット領域を有する絶縁膜を複数層積層してなる多層配線構造を有する半導体基板を具備し、前記積層された絶縁膜の少なくとも１層は、銅もしくは銅合金からなる金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、前記銅もしくは銅合金からなる金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれた絶縁膜は、上層の絶縁膜のエッジカット領域が下層の絶縁膜のエッジカット領域の外側まで延在しており、前記積層された絶縁膜の各層表面は、エッジカット領域の側壁部分を含めて銅の拡散を防止する拡散防止膜により被覆されていることを特徴としている。
【０００９】
本発明の半導体装置の製造方法は、半導体基板主面上にエッジカット領域を有する下層の絶縁膜を形成する工程と、前記下層の絶縁膜に配線溝又は接続孔もしくは配線溝及び接続孔を形成し、この配線溝又は接続孔もしくは配線溝及び接続孔に下層の金属配線又は金属接続配線もしくは金属配線及び金属接続配線を埋め込む工程と、前記エッジカット領域の側壁部分を被覆するように前記下層の絶縁膜上に下層の拡散防止膜を形成する工程と、前記第１の拡散防止膜上にエッジカット領域を有する上層の絶縁膜を、そのエッジカット領域が前記下層の絶縁膜のエッジカット領域の外側まで延在するように、形成する工程と、前記上層の絶縁膜上に、所定のパターンを有し、そのエッジカット領域が前記上層の絶縁膜のエッジカット領域より外側に延在するフォトレジスト膜を形成する工程と、前記フォトレジスト膜をマスクとして前記上層の絶縁膜をエッチングして配線溝又は接続孔もしくは配線溝及び接続孔を形成する工程と、前記フォトレジスト膜を除去後、前記上層の絶縁膜上及び前記配線溝又は接続孔もしくは配線溝及び接続孔の内部に金属膜を堆積させる工程と、前記配線溝又は接続孔もしくは配線溝及び接続孔に埋め込まれた金属膜以外の金属膜を除去して前記埋め込まれた部分の金属膜を上層の金属配線又は金属接続配線もしくは金属配線及び金属接続配線とする工程と、エッジカット領域の側壁部分を被覆するように前記上層の絶縁膜上に上層の拡散防止膜を形成する工程とを具備し、前記上層の絶縁膜のエッジカット領域は、前記下層の絶縁膜のエッジカット領域の外側まで延在するように構成することを特徴としている。
【００１０】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図４を参照して第１の実施例を説明する。
図１乃至図３は、半導体基板上に形成された多層配線を形成する製造工程断面図、図４は、製造工程平面図である。この実施例では、素子分離形成工程及びトランジスタ形成工程の記載は省略し、多層配線構造の内２層配線について説明する。また、配線形成において、デュアルダマシン(Dual-Damascene)工程によるＣｕ配線の形成について説明する。
図１（ａ）に示すように、シリコンウェーハなどの半導体基板１０１上には、ＣＶＤＳｉＯ2 などからなる第１の層間絶縁膜１０２が形成されている。半導体基板１０１の表面領域には素子分離領域やＭＯＳＦＥＴなどのトランジスタが形成されている。第１の層間絶縁膜１０２は、半導体基板１０１の周端部から５．０ｍｍ長のエッジカットがなされている。この周端部からエッジカット部までを層間絶縁膜のエッジカット領域という。
【００１１】
次に、第１の金属配線を形成する。そのために、まず配線溝をエッチングする際のシリコン窒化膜からなるエッチングストッパー膜１０３を半導体基板１０１上、第１の層間絶縁膜１０２の上面及び側壁上に形成する。そして、エッチングストッパー膜１０３の上に配線間の絶縁膜として比誘電率の低い第２の層間絶縁膜１０４を堆積させる。この第２の層間絶縁膜として、いくつかの材料と形成方法が考えられる。例えば、減圧プラズマＣＶＤ(Chemical Vapor Deposition) 法による弗素（Ｆ）もしくは硼素（Ｂ）を添加したシリコン酸化膜があり、スピンコート(spin-coat) 塗布法によるシリケイト系膜やポリマー系膜がある。シリケイト系膜には有機成分を含むものと、含まない無機系膜がある。その他の成膜方法としては、蒸着重合法による有機系膜がある。ここでは、低誘電率膜を主として説明するが、デバイスによっては絶縁膜の低誘電率化が必要でない製品も存在するので、これらの製品群に関しては、一般に使用されているＣＶＤ法によるシリコン酸化膜や硼素、燐（Ｐ）を含有したＢＰＳＧ(Boron-doped Phospho-Silicate Glass)膜、ＰＳＧ(Phospho-Silicate Glass)膜を用いることもできる。この実施例では減圧プラズマＣＶＤ法により成膜した弗素添加シリコン酸化膜を用いる。次に、半導体基板１０１の第２の層間絶縁膜１０４上にフォトレジスト膜１０５を形成する。
【００１２】
このフォトレジスト膜１０５は、第１の配線パターン形状にパターニングされるとともに、半導体基板１の周端部から４．５ｍｍの所にエッジカットを設定する。これにより、第１の配線形成の際のフォトレジスト膜１０５のエッジカットは、第１の層間絶縁膜１０２のエッジカットより０．５ｍｍ外側に設定されたことになる。つまり、パターニングされ、エッジカットされたフォトレジスト膜１０５は、第２の層間絶縁膜１０４の第１の層間絶縁膜１０２のエッジカット領域を覆う部分を被覆している（図１（ａ））。
図４は、半導体基板の平面の状態を説明している。半導体基板１０１は、シリコンウェーハからなり、最終的に半導体基板１０１がダイシングされて複数のチップが形成されるチップ形成領域が形成されている。この半導体基板１０１上にはエッジカットされた第２の層間絶縁膜１０４が形成されている（図４（ａ））。この上にエッジカットされたフォトレジスト膜１０５が形成されている（図４（ｂ））。このフォトレジスト膜１０５がパターニングされる。
次に、パターニングされたフォトレジスト膜１０５をマスクとして、ＲＩＥ(Reactive Ion Etching)法などを用いて第１の配線が埋め込まれる配線溝１１３を形成する。このとき、第２の層間絶縁膜１０４は、エッジカットされている（図１（ｂ）、図４）。
【００１３】
次に、フォトレジスト膜１０５を除去してから、第１の配線材料となる金属膜１０６を配線溝１１３内及び半導体基板１０１、第２の層間絶縁膜１０４上に堆積させる。この堆積方法としては、例えば、Ｃｕの拡散防止膜であるチタン窒化膜（ＴｉＮ）を１０ｎｍの厚さでスパッタリング法により堆積させ、次に、膜厚約１００ｎｍのＣｕ膜を堆積させる。さらにスパッタリングＣｕ膜の上に電気メッキ法によりＣｕ膜を８００ｎｍ程度堆積させる。この様に、金属膜１０６は、チタン窒化膜、スパッタリングＣｕ膜及び電気メッキＣｕ膜から構成されている（図１（ｃ））。次に、ＣＭＰ方法などにより、金属膜１０６を構成するＣｕ膜の平坦化を行って、配線溝１１３内にのみ金属膜１０６を構成するＣｕ膜を残置させる。配線溝１１３内の金属膜１０６は、第１の配線１０６を構成する。その後、Ｃｕに対する拡散防止膜１０７を第１の配線１０６上を含む第２の層間絶縁膜１０４上全面に堆積させる。拡散防止膜１０７としてはプラズマＣＶＤ法による薄膜のシリコン窒化膜（ＳｉＮ）などがある（図２（ａ））。
【００１４】
次に、半導体基板１０１上に拡散防止膜１０７を被覆するように、例えば、減圧プラズマＣＶＤ法による弗素添加シリコン酸化膜からなる第３の層間絶縁膜１０８を堆積させる（図２（ｂ））。第３の層間絶縁膜１０８上にはフォトレジスト膜１１４が形成される。このフォトレジスト膜１１４は、配線溝及び接続孔を形成するようにパターニングされ、第３の層間絶縁膜１０８の側面を被覆するようにエッジカットされる（図２（ｃ））。そして、リソグラフィとＲＩＥ(Reactive Ion Etching)などのドライエッチングにより、第３の層間絶縁膜１０８に第２の配線溝１１５と第１の配線１０６に達する第１の接続孔１１６を形成する。この時、パターン加工のマスクとなるフォトレジスト膜１１４のエッジカット領域は、フォトレジスト膜１０５のエッジカット領域から０．５ｍｍ外側の半導体基板１０１の終端部から４ｍｍに設定しておく（図３（ａ））。
【００１５】
次に、フォトレジスト膜１１４を除去後、第２の配線及び第１の接続配線となる金属膜１０９を半導体基板１０１上に堆積させる。この工程は、金属膜１０６を堆積させる工程と同様である。この堆積方法としては、例えば、Ｃｕの拡散防止膜であるチタン窒化膜（ＴｉＮ）を２０ｎｍの厚さでスパッタリング法により堆積させ、次に、膜厚約１００ｎｍのＣｕ膜を堆積させる。さらにスパッタリングＣｕ膜の上に電気メッキ法によりＣｕ膜を８００ｎｍ程度堆積させる。この様に、金属膜１０９は、チタン窒化膜、スパッタリングＣｕ膜及び電気メッキＣｕ膜から構成されている。次に、ＣＭＰ方法などにより、金属膜１０９を構成するＣｕ膜の平坦化を行って、配線溝１１５及び接続孔１１６内にのみＣｕ膜を残置させる。配線溝１１５内の金属膜１０９は、第２の配線を構成する。接続孔１１６内の金属膜１０９は、第１の配線１０６と電気的に接続される第１の接続配線を構成する。その後、Ｃｕに対する拡散防止膜１１０を第２の配線上を含む第３の層間絶縁膜１０８上全面に堆積させる。拡散防止膜１１０としてはプラズマＣＶＤ法による薄膜のシリコン窒化膜（ＳｉＮ）などがある（図３（ｂ））。
【００１６】
次に、半導体基板１０１上に拡散防止膜１１０を被覆するように、例えば、減圧プラズマＣＶＤ法による弗素添加シリコン酸化膜からなる第４の層間絶縁膜１１１を堆積させる（図３（ｃ））。
以上の方法を繰り返すことにより、第３、第４、・・・の多層の配線が順次形成される。
以上、この実施例では、多層配線を形成する工程において、絶縁膜に配線溝もしくは配線溝及び接続孔をエッチング形成する際に、上層にいくほど絶縁膜エッチングに用いるフォトレジスト膜のエッジカット領域を外側にずらすこと及びＣｕなどの金属の絶縁膜中への拡散を阻止する拡散防止膜を前記絶縁膜の側壁上まで延在させることとを組み合わせることにより、半導体基板に多層配線を形成する工程中において、配線を構成する金属のトランジスタへの拡散を防止することができる。また、拡散防止膜は、絶縁膜の側壁まで延在しているので、拡散防止膜と絶縁膜とが剥がれることが少なく、両者間の接合力が向上する。
【００１７】
次に、図５乃至図７を参照して第２の実施例を説明する。
図５乃至図７は、半導体基板上に形成された多層配線を形成する製造工程断面図である。この実施例では、素子分離形成工程及びトランジスタ形成工程の記載は省略し、多層配線構造の内２層配線について説明する。この実施例では、とくにシングルダマシンプロセスによる埋め込み型のＣｕ配線を有する多層配線を説明する。
図５（ａ）に示すように、シリコン半導体などの半導体基板２０１上には、ＣＶＤＳｉＯ2 などからなる第１の層間絶縁膜２０２が形成されている。半導体基板２０１の表面領域には素子分離領域やＭＯＳＦＥＴなどのトランジスタが形成されている（図示せず）。第１の層間絶縁膜２０２は、半導体基板２０１の終端部から５．０ｍｍ長のエッジカットがなされている。この終端部からエッジカット部までを層間絶縁膜のエッジカット領域という。
【００１８】
次に、第１の金属配線を形成する。そのために、まず配線溝をエッチングする際のシリコン窒化膜などからなるエッチングストッパー膜２０３を半導体基板２０１上、第１の層間絶縁膜２０２の上面及び側壁上に形成する。そして、エッチングストッパー膜２０３の上に配線間の絶縁膜として比誘電率の低い第２の層間絶縁膜２０４を堆積させる。この第２の層間絶縁膜として、いくつかの材料と形成方法が考えられる。例えば、減圧プラズマＣＶＤ法による弗素（Ｆ）もしくは硼素（Ｂ）を添加したシリコン酸化膜があり、スピンコート塗布法によるシリケイト系膜やポリマー系膜がある。シリケイト系膜には有機成分を含むものと、含まない無機系膜がある。その他の成膜方法としては、蒸着重合法による有機系膜がある。ここでは、低誘電率膜を主として説明するが、デバイスによっては絶縁膜の低誘電率化が必要でない製品も存在するので、これらの製品群に関しては、一般に使用されているＣＶＤ法によるシリコン酸化膜や硼素、燐（Ｐ）を含有したＢＰＳＧ膜、ＰＳＧ膜を用いることもできる。この実施例では減圧プラズマＣＶＤ法により成膜した弗素添加シリコン酸化膜を用いる。
【００１９】
次に、半導体基板２０１の第２の層間絶縁膜２０４上にフォトレジスト膜２０５を形成する。このフォトレジスト膜２０５は、第１の配線パターン形状にパターニングされるとともに、半導体基板２の周端部から４．５ｍｍの所にエッジカットを設定する。これにより、第１の配線形成の際のフォトレジスト膜２０５のエッジカットは、第１の層間絶縁膜２０２のエッジカットより０．５ｍｍ外側に設定されたことになる。つまり、パターニングされ、エッジカットされたフォトレジスト膜２０５は、第２の層間絶縁膜２０４の第１の層間絶縁膜２０２のエッジカット領域を覆う部分を被覆している（図５（ａ））。
次に、パターニングされたフォトレジスト膜２０５をマスクとして、ＲＩＥ法などを用いて第１の配線が埋め込まれる配線溝２１７を形成する。このとき、第２の層間絶縁膜２０４は、エッジカットされる（図５（ｂ））。
【００２０】
次に、第１の配線材料となる金属膜を配線溝２１７内及び半導体基板２０１、第２の層間絶縁膜２０４上に堆積させる。この堆積方法としては、例えば、Ｃｕの拡散防止膜であるチタン窒化膜（ＴｉＮ）を１０ｎｍの厚さでスパッタリング法により堆積させ、次に、膜厚約１００ｎｍのＣｕ膜を堆積させる。さらにスパッタリングＣｕ膜の上に電気メッキ法によりＣｕ膜を８００ｎｍ程度堆積させる。この様に、金属膜は、チタン窒化膜、スパッタリングＣｕ膜及び電気メッキＣｕ膜から構成されている。次に、ＣＭＰ方法などにより、金属膜を構成するＣｕ膜の平坦化を行って、配線溝２１７内にのみ金属膜を構成するＣｕ膜を残置させる。配線溝２１７内の金属膜は、第１の配線２０６を構成する。その後、Ｃｕに対する拡散防止膜２０７を第１の配線２０６上を含む第２の層間絶縁膜２０４上全面に堆積させる。拡散防止膜２０７としてはプラズマＣＶＤ法による薄膜のシリコン窒化膜（ＳｉＮ）などがある（図５（ｃ））。
【００２１】
次に、半導体基板２０１上に拡散防止膜２０７を被覆するように、例えば、減圧プラズマＣＶＤ法による弗素添加シリコン酸化膜からなる第３の層間絶縁膜２０８を堆積させる。第３の層間絶縁膜２０８上にフォトレジスト膜２０９が形成され、このフォトレジスト膜２０９は、接続孔を形成するようにパターニングされ、第３の層間絶縁膜２０８の側面を被覆するようにエッジカットされる。そして、リソグラフィとＲＩＥなどのドライエッチングにより、第３の層間絶縁膜２０８に第１の配線２０６に達する第１の接続孔２１８を形成する。この時、パターン加工のマスクとなるフォトレジスト膜２０９のエッジカット領域は、フォトレジスト膜２０５のエッジカット領域から０．５ｍｍ外側の半導体基板２０１の終端部から４ｍｍに設定しておく（図６（ａ））。
【００２２】
次に、フォトレジスト膜２０９を除去後、第１の接続配線となる金属膜を半導体基板２０１上に堆積させる。この堆積方法としては、例えば、高融点金属のチタン窒化膜（ＴｉＮ）を３００ｎｍの厚さでスパッタリング法により堆積させ、ついで、タングステン（Ｗ）膜をＴｉＮ膜全面に堆積させる。この様に、金属膜は、ＴｉＮ膜及びＷ膜から構成されている。次に、ＣＭＰ方法などにより、金属膜を構成するＷ膜の平坦化を行って、第１の接続孔２１８内にのみ金属膜を残置させる。第１の接続孔２１８内の金属膜は、第１の配線２０６と電気的に接続される第１の接続配線２１０を構成する。その後、第２の配線溝加工の際のエッチングストッパーとなるストッパー膜２１１を第１の接続配線２１０上を含む第３の層間絶縁膜２０８上全面に堆積させる。ストッパー膜２１１には、Ｃｕの拡散防止効果も兼ねるプラズマＣＶＤ法による薄膜のシリコン窒化膜（ＳｉＮ）などを用いる（図６（ｂ））。
【００２３】
次に、半導体基板２０１上にストッパー膜２１１を被覆するように、例えば、減圧プラズマＣＶＤ法による弗素添加シリコン酸化膜からなる第４の層間絶縁膜２１２を堆積させる。そして、第４の層間絶縁膜２１２上にフォトレジスト膜２１３が形成される。このフォトレジスト膜２１３は、配線溝を形成するようにパターニングされ、第４の層間絶縁膜２１２の側面を被覆するようにエッジカットされる。そして、リソグラフィとＲＩＥなどのドライエッチングにより、第４の層間絶縁膜２１２に第１の接続配線２１０に達する第２の配線溝２１９を形成する。この時、パターン加工のマスクとなるフォトレジスト膜２１３のエッジカット領域は、フォトレジスト膜２０９のエッジカット領域から０．５ｍｍ外側の半導体基板２０１の終端部から３．５ｍｍに設定しておく（図６（ｃ））。
【００２４】
次に、フォトレジスト膜２１３を除去後、第２の配線となる金属膜を半導体基板２０１上に堆積させる。この堆積方法としては、例えば、Ｃｕの拡散防止膜であるチタン窒化膜（ＴｉＮ）を１０ｎｍの厚さでスパッタリング法により堆積させ、次に、膜厚約１００ｎｍのＣｕ膜を堆積させる。さらにスパッタリングＣｕ膜の上に電気メッキ法によりＣｕ膜を８００ｎｍ程度堆積させる。この様に、金属膜は、ＴｉＮ膜、スパッタリングＣｕ膜及び電気メッキＣｕ膜から構成されている。次に、ＣＭＰ方法などにより、金属膜を構成するＣｕ膜の平坦化を行って、第２の配線溝２１９内にのみＣｕ膜を残置させる。第２の配線溝２１９内の金属膜は、第１の接続配線２１０と電気的に接続される第２の配線２１４を構成する。その後、Ｃｕの絶縁膜への拡散を防止する拡散防止膜２１５を第２の配線２１４上を含んだ第４の層間絶縁膜２１２上の全面に堆積させる。この拡散防止膜２１５にはプラズマＣＶＤ法による薄膜のシリコン窒化膜（ＳｉＮ）等を用いる（図７（ａ））。
次に、半導体基板２０１上に拡散防止膜２１５を被覆するように、例えば、減圧プラズマＣＶＤ法による弗素添加シリコン酸化膜からなる第５の層間絶縁膜２１６を堆積させる（図７（ｂ））。
【００２５】
以上の方法を繰り返すことにより、第３、第４、・・・の多層の配線が順次形成される。図８は、４層の配線層を例示した半導体基板の断面図である。半導体基板（ウェーハ）３０１上には各エッジカット部を有する第１の絶縁膜３０２、第２の絶縁膜３０４、第３の絶縁膜３０６、第４の絶縁膜３０８及び第５の絶縁膜３１０が積層されており、それぞれは第１の拡散防止膜３０３、第２の拡散防止膜３０５、第３の拡散防止膜３０７、第４の拡散防止膜３０９及び第５の拡散防止膜３１１により被覆されている。また、第１の絶縁膜３０２には半導体基板３０１と上層の配線を接続する第１の接続配線３１２が形成されている。第２の絶縁膜３０４には第１の配線３１４が形成されている。第３の絶縁膜３０６には第２の配線３１６及び第２の接続配線３１５が形成されている。第４の絶縁膜３０８には第３の配線３１７及び第３の接続配線３１８が形成されている。そして、第５の絶縁膜３１０には第４の配線３２０及び第４の接続配線３１９が形成されている。このように、本発明では、上層の絶縁膜は、下層の絶縁膜のエッジカット部を被覆するように形成されている。配線及び接続配線にはＣｕもしくはＣｕ合金が用いられるが、例えば、第２の配線３１６及び第２の接続配線３１５の材料をアルミニウム（Ａｌ）にした場合、第３の絶縁膜３０６は、第２の絶縁膜３０４のエッジカット部を被覆する必要はないので、第３の絶縁膜３０６のエッジカット部が第２の絶縁膜３０４のエッジカット部より内側に形成しても良い（しかし、第３の絶縁膜は、第１の絶縁膜のエッジカット部を被覆するようにしなければならない）。
【００２６】
以上、この実施例では、多層配線を形成する工程において、絶縁膜に配線溝もしくは接続孔をエッチング形成する際に、上層にいくほど絶縁膜エッチングに用いるフォトレジスト膜のエッジカット領域を外側にずらすこと及びＣｕなどの金属の絶縁膜中への拡散を阻止する拡散防止膜を前記絶縁膜の側壁上まで延在させることとを組み合わせることにより、半導体基板に多層配線を形成する工程中において、配線を構成する金属のトランジスタへの拡散を防止することができる。また、拡散防止膜は、絶縁膜の側壁まで延在しているので、拡散防止膜と絶縁膜とが剥がれることが少なく、両者間の接合力が向上する。
【００２７】
【発明の効果】
本発明は、絶縁膜に配線溝又は接続孔もしくは配線溝及び接続孔をエッチング形成する際に、上層にいくほど絶縁膜エッチングに用いるフォトレジストのエッジカット領域を外側にずらすこと及び銅の拡散を防止する拡散防止膜を前記絶縁膜の側壁上まで延在させることとを組み合わせて絶縁膜を各層ごとに拡散防止膜で被覆するので、半導体基板に多層配線を形成する工程中において配線を構成する銅のトランジスタへの拡散を有効に防止することができる。また、拡散防止膜及び絶縁膜間の剥がれを少なくすることができる。
【図面の簡単な説明】
【図１】第１の実施例の製造工程断面図。
【図２】第１の実施例の製造工程断面図。
【図３】第１の実施例の製造工程断面図。
【図４】第１の実施例の半導体基板の平面図。
【図５】第２の実施例の製造工程断面図。
【図６】第２の実施例の製造工程断面図。
【図７】第２の実施例の製造工程断面図。
【図８】本発明の半導体基板の断面図。
【図９】従来の半導体装置の製造工程断面図。
【図１０】従来の半導体装置の断面図。
【符号の説明】
１、１０１、２０１、３０１・・・半導体基板（ウェーハ）、
２、４、６、１０２、１０４、１０８、１１１、２０２、２０４、２０８、２１２、２１６、３０２、３０４、３０６、３０８、３１０・・・絶縁膜、
３、５、７、１０３、１０７、１１０、２０３、２０７、２１１、２１５、３０３、３０５、３０７、３０９、３１１・・・銅の拡散を防止する拡散防止膜、
８、１０５、１１４、２０５、２０９、２１３・・・フォトレジスト膜、
１１・・・不純物拡散領域、 ２１、４２・・・バリヤメタル層、
２２、４３・・・Ｃｕ膜、
４１、１１３、１１５、２１７、２１９・・・配線溝、
１０６、１０９・・・金属膜（配線）、 １１６、２１８・・・接続孔、
２０６、３１４、３１６、３１８、３２０・・・配線
２１０、２１４、３１２、３１５、３１７、３１９・・・接続配線。
【発明の属する技術分野】
本発明は、銅などの絶縁膜中の拡散速度が速く、トランジスタ特性に悪影響を及ぼす銅などの金属を配線に用いた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、コンピュータや通信機器の重要部分には多数のトランジスタや抵抗などを電気回路を構成するように結び付け、１チップ上に集積化して形成した形成した大規模集積回路（ＬＳＩ）が多く用いられている。
このため機器全体の性能は、ＬＳＩ単体の性能に大きく影響されている。ＬＳＩ単体の性能向上は、集積度を高めること、つまり、素子の微細化により実現される。
しかし、素子の微細化に伴って配線の微細化や多層化が進んだ結果、以下のような問題が顕在化している。すなわち、配線自身の抵抗や配線間の寄生容量（線間容量や層間容量など）による信号遅延が問題になっている。
配線間の寄生容量を低減する方法として層間絶縁膜の比誘電率を下げる方法があるが、材料の比誘電率を下げるにもその物性などの関係から限界がある。そこで、層間絶縁膜の比誘電率を下げつつ、配線間の対向する面積を小さくする、つまり、配線膜厚を減少させるような方法がとられる。
この方法によると、寄生容量は下げられるものの、配線膜厚の減少による配線抵抗の増大が問題になってくる。そのため最近では、従来から使用されているアルミニウム（Ａｌ）配線に代えて、抵抗値が従来のＡｌに比べて４０％ほど低い銅（Ｃｕ）配線が用いられるようになってきた。
【０００３】
【発明が解決しようとする課題】
しかし、Ｃｕは、シリコン酸化膜のような絶縁膜中における拡散速度が速く、容易にトランジスタまで拡散してトランジスタ特性に悪影響を及ぼす。このため、Ｃｕの拡散を防止するようなバリアメタルでＣｕの配線を包むことが行われているのが現状である。
一般に、バリアメタルは、Ｃｕに比べて抵抗が高く、膜厚が厚い場合には配線の抵抗が高くなるため、一般的には極薄膜で用いられることが多い。このため、半導体基板（ウェーハ）上においてエッジカット（絶縁膜もしくはフォトレジストはウェーハ全面に形成されるが、ウェーハ側面や裏面に不要に形成されるのを防ぐためにウェーハ周端部から所定の距離はエッジカットしてその部分に絶縁膜もしくはフォトレジストを形成しない。エッジカットされた絶縁膜もしくはフォトレジストの周端部をエッジカット部という）されたような領域では、薄いバリアメタルのため横方向からＣｕが絶縁膜中に拡散するという問題が起こっている。これは、スパッタリングによるバリアメタル層の成膜の際に顕著であり、スパッタリングによって成膜されたバリアメタル層は、単位面積当たりの成膜膜厚、すなわち、バリアメタル層の体積が同じであることから、配線溝のような浅い側壁では十分な拡散防止の膜厚が確保できるものの、エッジカット領域のような深い側壁では十分な膜厚が確保できないためである。
【０００４】
図９及び図１０を用いて従来技術を説明する。
シリコンウェーハなどの半導体基板１上には、ＣＶＤＳｉＯ2 などからなる第１の絶縁膜２が形成されている。半導体基板１の表面領域には不純物拡散領域１１が形成されている。第１の絶縁膜２には不純物拡散領域１１に繋がる貫通孔が接続孔として形成され、この内部にはＴｉ膜などのバリアメタル層２１とその上、つまり接続孔内に埋め込まれたＣｕ膜２２から構成された接続配線が形成されている。第１の絶縁膜２及び接続配線の上には、例えば、シリコン窒化膜（ＳｉＮ）からなる第１の拡散防止膜３が形成されている。第１の拡散防止膜３の上にはＣＶＤＳｉＯ2 などからなる第２の絶縁膜４が形成されている。この第２の絶縁膜４の上には所定の形状にパターニングされたフォトレジスト膜８が形成されている。このパターニングされたフォトレジスト膜８をマスクとして第２の絶縁膜４をエッチングして配線溝４１を形成する（図９（ａ））。次に、フォトレジスト膜８を除去してからバリアメタル層４２を配線溝４１の側壁、底面及び第２の絶縁膜４上に形成し、さらに、Ｃｕ膜４３を配線溝４１内部及び第２の絶縁膜４上に堆積させる（図９（ｂ））。
【０００５】
Ｃｕ膜４３は、その後、化学的機械的研磨（ＣＭＰ:Chemical Mechanical Polishing) 法やＣＤＥ(Chemical Dry Etching)などにより第２の絶縁膜４上のＣｕ膜４３を除去し、Ｃｕ膜４３から構成された埋め込み配線を配線溝４１中に形成する。次に、プラズマＣＶＤ法などによりシリコン窒化膜（ＳｉＮ）などからなる第２の拡散防止膜５を形成する。その後工程において、上層の絶縁膜を複数層形成し、各層に配線層を形成して多層配線構造を半導体基板に形成する（図９ （ｃ））。
このような半導体装置の製造工程中において、各絶縁膜の表面にはＣｕなどの拡散を防ぐ拡散防止膜が形成されているが、その端部のエッジカット領域は拡散防止膜に覆われていないので、この状態で、Ｃｕプロセス工程を通ると、半導体基板の外周からＣｕが半導体基板中に拡散し、半導体基板に形成されるトランジスタの特性を変動させる恐れが生じることがある（図９（ｂ）参照）。
このように、従来のエッジカット領域は、深い側壁部分を薄いバリアメタル層のみでエッジカット領域の横方向からのＣｕの拡散防止をしていたので絶縁膜中にＣｕが拡散するという問題が起こっている。
【０００６】
また、半導体基板１上には、さらに、図９（ｃ）に示す第２の拡散防止膜５の上に第３の絶縁膜６及び第３の拡散防止膜７を順次積層して多層配線構造を形成する。この製造工程中において、拡散防止膜と絶縁膜とがエッジカット領域部分から剥がれることがあるという問題があった（図１０）。
本発明は、このような事情によりなされたものであり、半導体装置の多層配線形成において絶縁膜に配線溝もしくは接続孔をエッチング形成する際に、配線を構成する金属のトランジスタへの拡散を防止することが可能な構造を有するフォトレジストのエッジカット領域を備えた半導体装置の製造方法を提供する。
【０００７】
【課題を解決するための手段】
本発明は、半導体装置の銅もしくは銅合金からなる金属配線を少なくとも１層有する多層配線の形成工程において、絶縁膜に配線溝又は接続孔もしくは配線溝及び接続孔をエッチング形成する際に、上層にいくほど絶縁膜エッチングに用いるフォトレジストのエッジカット領域を外側にずらすこと及び銅の拡散を防止する拡散防止膜を前記絶縁膜の側壁上まで延在させることとを組み合わせて絶縁膜を各層ごとに拡散防止膜で被覆することを特徴としている。
半導体基板に多層配線を形成する工程中において、配線を構成する銅のトランジスタへの拡散を有効に防止することができる。また、拡散防止膜及び絶縁膜間の剥がれを少なくすることができる。
【０００８】
すなわち、本発明の多層配線構造体は、金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、且つエッジカット領域を有する絶縁膜を複数層積層してなる多層配線構造を有する半導体基板を具備し、上層の絶縁膜のエッジカット領域は、下層の絶縁膜のエッジカット領域の外側まで延在しており、前記積層された絶縁膜の少なくとも１層は、銅もしくは銅合金からなる金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、前記積層された絶縁膜の各層表面は、エッジカット領域の側壁部分を含めて銅の拡散を防止する拡散防止膜により被覆されていることを特徴としている。
また、本発明の多層配線構造体は、金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、且つエッジカット領域を有する絶縁膜を複数層積層してなる多層配線構造を有する半導体基板を具備し、前記積層された絶縁膜の少なくとも１層は、銅もしくは銅合金からなる金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、前記銅もしくは銅合金からなる金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれた絶縁膜は、上層の絶縁膜のエッジカット領域が下層の絶縁膜のエッジカット領域の外側まで延在しており、前記積層された絶縁膜の各層表面は、エッジカット領域の側壁部分を含めて銅の拡散を防止する拡散防止膜により被覆されていることを特徴としている。
【０００９】
本発明の半導体装置の製造方法は、半導体基板主面上にエッジカット領域を有する下層の絶縁膜を形成する工程と、前記下層の絶縁膜に配線溝又は接続孔もしくは配線溝及び接続孔を形成し、この配線溝又は接続孔もしくは配線溝及び接続孔に下層の金属配線又は金属接続配線もしくは金属配線及び金属接続配線を埋め込む工程と、前記エッジカット領域の側壁部分を被覆するように前記下層の絶縁膜上に下層の拡散防止膜を形成する工程と、前記第１の拡散防止膜上にエッジカット領域を有する上層の絶縁膜を、そのエッジカット領域が前記下層の絶縁膜のエッジカット領域の外側まで延在するように、形成する工程と、前記上層の絶縁膜上に、所定のパターンを有し、そのエッジカット領域が前記上層の絶縁膜のエッジカット領域より外側に延在するフォトレジスト膜を形成する工程と、前記フォトレジスト膜をマスクとして前記上層の絶縁膜をエッチングして配線溝又は接続孔もしくは配線溝及び接続孔を形成する工程と、前記フォトレジスト膜を除去後、前記上層の絶縁膜上及び前記配線溝又は接続孔もしくは配線溝及び接続孔の内部に金属膜を堆積させる工程と、前記配線溝又は接続孔もしくは配線溝及び接続孔に埋め込まれた金属膜以外の金属膜を除去して前記埋め込まれた部分の金属膜を上層の金属配線又は金属接続配線もしくは金属配線及び金属接続配線とする工程と、エッジカット領域の側壁部分を被覆するように前記上層の絶縁膜上に上層の拡散防止膜を形成する工程とを具備し、前記上層の絶縁膜のエッジカット領域は、前記下層の絶縁膜のエッジカット領域の外側まで延在するように構成することを特徴としている。
【００１０】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図４を参照して第１の実施例を説明する。
図１乃至図３は、半導体基板上に形成された多層配線を形成する製造工程断面図、図４は、製造工程平面図である。この実施例では、素子分離形成工程及びトランジスタ形成工程の記載は省略し、多層配線構造の内２層配線について説明する。また、配線形成において、デュアルダマシン(Dual-Damascene)工程によるＣｕ配線の形成について説明する。
図１（ａ）に示すように、シリコンウェーハなどの半導体基板１０１上には、ＣＶＤＳｉＯ2 などからなる第１の層間絶縁膜１０２が形成されている。半導体基板１０１の表面領域には素子分離領域やＭＯＳＦＥＴなどのトランジスタが形成されている。第１の層間絶縁膜１０２は、半導体基板１０１の周端部から５．０ｍｍ長のエッジカットがなされている。この周端部からエッジカット部までを層間絶縁膜のエッジカット領域という。
【００１１】
次に、第１の金属配線を形成する。そのために、まず配線溝をエッチングする際のシリコン窒化膜からなるエッチングストッパー膜１０３を半導体基板１０１上、第１の層間絶縁膜１０２の上面及び側壁上に形成する。そして、エッチングストッパー膜１０３の上に配線間の絶縁膜として比誘電率の低い第２の層間絶縁膜１０４を堆積させる。この第２の層間絶縁膜として、いくつかの材料と形成方法が考えられる。例えば、減圧プラズマＣＶＤ(Chemical Vapor Deposition) 法による弗素（Ｆ）もしくは硼素（Ｂ）を添加したシリコン酸化膜があり、スピンコート(spin-coat) 塗布法によるシリケイト系膜やポリマー系膜がある。シリケイト系膜には有機成分を含むものと、含まない無機系膜がある。その他の成膜方法としては、蒸着重合法による有機系膜がある。ここでは、低誘電率膜を主として説明するが、デバイスによっては絶縁膜の低誘電率化が必要でない製品も存在するので、これらの製品群に関しては、一般に使用されているＣＶＤ法によるシリコン酸化膜や硼素、燐（Ｐ）を含有したＢＰＳＧ(Boron-doped Phospho-Silicate Glass)膜、ＰＳＧ(Phospho-Silicate Glass)膜を用いることもできる。この実施例では減圧プラズマＣＶＤ法により成膜した弗素添加シリコン酸化膜を用いる。次に、半導体基板１０１の第２の層間絶縁膜１０４上にフォトレジスト膜１０５を形成する。
【００１２】
このフォトレジスト膜１０５は、第１の配線パターン形状にパターニングされるとともに、半導体基板１の周端部から４．５ｍｍの所にエッジカットを設定する。これにより、第１の配線形成の際のフォトレジスト膜１０５のエッジカットは、第１の層間絶縁膜１０２のエッジカットより０．５ｍｍ外側に設定されたことになる。つまり、パターニングされ、エッジカットされたフォトレジスト膜１０５は、第２の層間絶縁膜１０４の第１の層間絶縁膜１０２のエッジカット領域を覆う部分を被覆している（図１（ａ））。
図４は、半導体基板の平面の状態を説明している。半導体基板１０１は、シリコンウェーハからなり、最終的に半導体基板１０１がダイシングされて複数のチップが形成されるチップ形成領域が形成されている。この半導体基板１０１上にはエッジカットされた第２の層間絶縁膜１０４が形成されている（図４（ａ））。この上にエッジカットされたフォトレジスト膜１０５が形成されている（図４（ｂ））。このフォトレジスト膜１０５がパターニングされる。
次に、パターニングされたフォトレジスト膜１０５をマスクとして、ＲＩＥ(Reactive Ion Etching)法などを用いて第１の配線が埋め込まれる配線溝１１３を形成する。このとき、第２の層間絶縁膜１０４は、エッジカットされている（図１（ｂ）、図４）。
【００１３】
次に、フォトレジスト膜１０５を除去してから、第１の配線材料となる金属膜１０６を配線溝１１３内及び半導体基板１０１、第２の層間絶縁膜１０４上に堆積させる。この堆積方法としては、例えば、Ｃｕの拡散防止膜であるチタン窒化膜（ＴｉＮ）を１０ｎｍの厚さでスパッタリング法により堆積させ、次に、膜厚約１００ｎｍのＣｕ膜を堆積させる。さらにスパッタリングＣｕ膜の上に電気メッキ法によりＣｕ膜を８００ｎｍ程度堆積させる。この様に、金属膜１０６は、チタン窒化膜、スパッタリングＣｕ膜及び電気メッキＣｕ膜から構成されている（図１（ｃ））。次に、ＣＭＰ方法などにより、金属膜１０６を構成するＣｕ膜の平坦化を行って、配線溝１１３内にのみ金属膜１０６を構成するＣｕ膜を残置させる。配線溝１１３内の金属膜１０６は、第１の配線１０６を構成する。その後、Ｃｕに対する拡散防止膜１０７を第１の配線１０６上を含む第２の層間絶縁膜１０４上全面に堆積させる。拡散防止膜１０７としてはプラズマＣＶＤ法による薄膜のシリコン窒化膜（ＳｉＮ）などがある（図２（ａ））。
【００１４】
次に、半導体基板１０１上に拡散防止膜１０７を被覆するように、例えば、減圧プラズマＣＶＤ法による弗素添加シリコン酸化膜からなる第３の層間絶縁膜１０８を堆積させる（図２（ｂ））。第３の層間絶縁膜１０８上にはフォトレジスト膜１１４が形成される。このフォトレジスト膜１１４は、配線溝及び接続孔を形成するようにパターニングされ、第３の層間絶縁膜１０８の側面を被覆するようにエッジカットされる（図２（ｃ））。そして、リソグラフィとＲＩＥ(Reactive Ion Etching)などのドライエッチングにより、第３の層間絶縁膜１０８に第２の配線溝１１５と第１の配線１０６に達する第１の接続孔１１６を形成する。この時、パターン加工のマスクとなるフォトレジスト膜１１４のエッジカット領域は、フォトレジスト膜１０５のエッジカット領域から０．５ｍｍ外側の半導体基板１０１の終端部から４ｍｍに設定しておく（図３（ａ））。
【００１５】
次に、フォトレジスト膜１１４を除去後、第２の配線及び第１の接続配線となる金属膜１０９を半導体基板１０１上に堆積させる。この工程は、金属膜１０６を堆積させる工程と同様である。この堆積方法としては、例えば、Ｃｕの拡散防止膜であるチタン窒化膜（ＴｉＮ）を２０ｎｍの厚さでスパッタリング法により堆積させ、次に、膜厚約１００ｎｍのＣｕ膜を堆積させる。さらにスパッタリングＣｕ膜の上に電気メッキ法によりＣｕ膜を８００ｎｍ程度堆積させる。この様に、金属膜１０９は、チタン窒化膜、スパッタリングＣｕ膜及び電気メッキＣｕ膜から構成されている。次に、ＣＭＰ方法などにより、金属膜１０９を構成するＣｕ膜の平坦化を行って、配線溝１１５及び接続孔１１６内にのみＣｕ膜を残置させる。配線溝１１５内の金属膜１０９は、第２の配線を構成する。接続孔１１６内の金属膜１０９は、第１の配線１０６と電気的に接続される第１の接続配線を構成する。その後、Ｃｕに対する拡散防止膜１１０を第２の配線上を含む第３の層間絶縁膜１０８上全面に堆積させる。拡散防止膜１１０としてはプラズマＣＶＤ法による薄膜のシリコン窒化膜（ＳｉＮ）などがある（図３（ｂ））。
【００１６】
次に、半導体基板１０１上に拡散防止膜１１０を被覆するように、例えば、減圧プラズマＣＶＤ法による弗素添加シリコン酸化膜からなる第４の層間絶縁膜１１１を堆積させる（図３（ｃ））。
以上の方法を繰り返すことにより、第３、第４、・・・の多層の配線が順次形成される。
以上、この実施例では、多層配線を形成する工程において、絶縁膜に配線溝もしくは配線溝及び接続孔をエッチング形成する際に、上層にいくほど絶縁膜エッチングに用いるフォトレジスト膜のエッジカット領域を外側にずらすこと及びＣｕなどの金属の絶縁膜中への拡散を阻止する拡散防止膜を前記絶縁膜の側壁上まで延在させることとを組み合わせることにより、半導体基板に多層配線を形成する工程中において、配線を構成する金属のトランジスタへの拡散を防止することができる。また、拡散防止膜は、絶縁膜の側壁まで延在しているので、拡散防止膜と絶縁膜とが剥がれることが少なく、両者間の接合力が向上する。
【００１７】
次に、図５乃至図７を参照して第２の実施例を説明する。
図５乃至図７は、半導体基板上に形成された多層配線を形成する製造工程断面図である。この実施例では、素子分離形成工程及びトランジスタ形成工程の記載は省略し、多層配線構造の内２層配線について説明する。この実施例では、とくにシングルダマシンプロセスによる埋め込み型のＣｕ配線を有する多層配線を説明する。
図５（ａ）に示すように、シリコン半導体などの半導体基板２０１上には、ＣＶＤＳｉＯ2 などからなる第１の層間絶縁膜２０２が形成されている。半導体基板２０１の表面領域には素子分離領域やＭＯＳＦＥＴなどのトランジスタが形成されている（図示せず）。第１の層間絶縁膜２０２は、半導体基板２０１の終端部から５．０ｍｍ長のエッジカットがなされている。この終端部からエッジカット部までを層間絶縁膜のエッジカット領域という。
【００１８】
次に、第１の金属配線を形成する。そのために、まず配線溝をエッチングする際のシリコン窒化膜などからなるエッチングストッパー膜２０３を半導体基板２０１上、第１の層間絶縁膜２０２の上面及び側壁上に形成する。そして、エッチングストッパー膜２０３の上に配線間の絶縁膜として比誘電率の低い第２の層間絶縁膜２０４を堆積させる。この第２の層間絶縁膜として、いくつかの材料と形成方法が考えられる。例えば、減圧プラズマＣＶＤ法による弗素（Ｆ）もしくは硼素（Ｂ）を添加したシリコン酸化膜があり、スピンコート塗布法によるシリケイト系膜やポリマー系膜がある。シリケイト系膜には有機成分を含むものと、含まない無機系膜がある。その他の成膜方法としては、蒸着重合法による有機系膜がある。ここでは、低誘電率膜を主として説明するが、デバイスによっては絶縁膜の低誘電率化が必要でない製品も存在するので、これらの製品群に関しては、一般に使用されているＣＶＤ法によるシリコン酸化膜や硼素、燐（Ｐ）を含有したＢＰＳＧ膜、ＰＳＧ膜を用いることもできる。この実施例では減圧プラズマＣＶＤ法により成膜した弗素添加シリコン酸化膜を用いる。
【００１９】
次に、半導体基板２０１の第２の層間絶縁膜２０４上にフォトレジスト膜２０５を形成する。このフォトレジスト膜２０５は、第１の配線パターン形状にパターニングされるとともに、半導体基板２の周端部から４．５ｍｍの所にエッジカットを設定する。これにより、第１の配線形成の際のフォトレジスト膜２０５のエッジカットは、第１の層間絶縁膜２０２のエッジカットより０．５ｍｍ外側に設定されたことになる。つまり、パターニングされ、エッジカットされたフォトレジスト膜２０５は、第２の層間絶縁膜２０４の第１の層間絶縁膜２０２のエッジカット領域を覆う部分を被覆している（図５（ａ））。
次に、パターニングされたフォトレジスト膜２０５をマスクとして、ＲＩＥ法などを用いて第１の配線が埋め込まれる配線溝２１７を形成する。このとき、第２の層間絶縁膜２０４は、エッジカットされる（図５（ｂ））。
【００２０】
次に、第１の配線材料となる金属膜を配線溝２１７内及び半導体基板２０１、第２の層間絶縁膜２０４上に堆積させる。この堆積方法としては、例えば、Ｃｕの拡散防止膜であるチタン窒化膜（ＴｉＮ）を１０ｎｍの厚さでスパッタリング法により堆積させ、次に、膜厚約１００ｎｍのＣｕ膜を堆積させる。さらにスパッタリングＣｕ膜の上に電気メッキ法によりＣｕ膜を８００ｎｍ程度堆積させる。この様に、金属膜は、チタン窒化膜、スパッタリングＣｕ膜及び電気メッキＣｕ膜から構成されている。次に、ＣＭＰ方法などにより、金属膜を構成するＣｕ膜の平坦化を行って、配線溝２１７内にのみ金属膜を構成するＣｕ膜を残置させる。配線溝２１７内の金属膜は、第１の配線２０６を構成する。その後、Ｃｕに対する拡散防止膜２０７を第１の配線２０６上を含む第２の層間絶縁膜２０４上全面に堆積させる。拡散防止膜２０７としてはプラズマＣＶＤ法による薄膜のシリコン窒化膜（ＳｉＮ）などがある（図５（ｃ））。
【００２１】
次に、半導体基板２０１上に拡散防止膜２０７を被覆するように、例えば、減圧プラズマＣＶＤ法による弗素添加シリコン酸化膜からなる第３の層間絶縁膜２０８を堆積させる。第３の層間絶縁膜２０８上にフォトレジスト膜２０９が形成され、このフォトレジスト膜２０９は、接続孔を形成するようにパターニングされ、第３の層間絶縁膜２０８の側面を被覆するようにエッジカットされる。そして、リソグラフィとＲＩＥなどのドライエッチングにより、第３の層間絶縁膜２０８に第１の配線２０６に達する第１の接続孔２１８を形成する。この時、パターン加工のマスクとなるフォトレジスト膜２０９のエッジカット領域は、フォトレジスト膜２０５のエッジカット領域から０．５ｍｍ外側の半導体基板２０１の終端部から４ｍｍに設定しておく（図６（ａ））。
【００２２】
次に、フォトレジスト膜２０９を除去後、第１の接続配線となる金属膜を半導体基板２０１上に堆積させる。この堆積方法としては、例えば、高融点金属のチタン窒化膜（ＴｉＮ）を３００ｎｍの厚さでスパッタリング法により堆積させ、ついで、タングステン（Ｗ）膜をＴｉＮ膜全面に堆積させる。この様に、金属膜は、ＴｉＮ膜及びＷ膜から構成されている。次に、ＣＭＰ方法などにより、金属膜を構成するＷ膜の平坦化を行って、第１の接続孔２１８内にのみ金属膜を残置させる。第１の接続孔２１８内の金属膜は、第１の配線２０６と電気的に接続される第１の接続配線２１０を構成する。その後、第２の配線溝加工の際のエッチングストッパーとなるストッパー膜２１１を第１の接続配線２１０上を含む第３の層間絶縁膜２０８上全面に堆積させる。ストッパー膜２１１には、Ｃｕの拡散防止効果も兼ねるプラズマＣＶＤ法による薄膜のシリコン窒化膜（ＳｉＮ）などを用いる（図６（ｂ））。
【００２３】
次に、半導体基板２０１上にストッパー膜２１１を被覆するように、例えば、減圧プラズマＣＶＤ法による弗素添加シリコン酸化膜からなる第４の層間絶縁膜２１２を堆積させる。そして、第４の層間絶縁膜２１２上にフォトレジスト膜２１３が形成される。このフォトレジスト膜２１３は、配線溝を形成するようにパターニングされ、第４の層間絶縁膜２１２の側面を被覆するようにエッジカットされる。そして、リソグラフィとＲＩＥなどのドライエッチングにより、第４の層間絶縁膜２１２に第１の接続配線２１０に達する第２の配線溝２１９を形成する。この時、パターン加工のマスクとなるフォトレジスト膜２１３のエッジカット領域は、フォトレジスト膜２０９のエッジカット領域から０．５ｍｍ外側の半導体基板２０１の終端部から３．５ｍｍに設定しておく（図６（ｃ））。
【００２４】
次に、フォトレジスト膜２１３を除去後、第２の配線となる金属膜を半導体基板２０１上に堆積させる。この堆積方法としては、例えば、Ｃｕの拡散防止膜であるチタン窒化膜（ＴｉＮ）を１０ｎｍの厚さでスパッタリング法により堆積させ、次に、膜厚約１００ｎｍのＣｕ膜を堆積させる。さらにスパッタリングＣｕ膜の上に電気メッキ法によりＣｕ膜を８００ｎｍ程度堆積させる。この様に、金属膜は、ＴｉＮ膜、スパッタリングＣｕ膜及び電気メッキＣｕ膜から構成されている。次に、ＣＭＰ方法などにより、金属膜を構成するＣｕ膜の平坦化を行って、第２の配線溝２１９内にのみＣｕ膜を残置させる。第２の配線溝２１９内の金属膜は、第１の接続配線２１０と電気的に接続される第２の配線２１４を構成する。その後、Ｃｕの絶縁膜への拡散を防止する拡散防止膜２１５を第２の配線２１４上を含んだ第４の層間絶縁膜２１２上の全面に堆積させる。この拡散防止膜２１５にはプラズマＣＶＤ法による薄膜のシリコン窒化膜（ＳｉＮ）等を用いる（図７（ａ））。
次に、半導体基板２０１上に拡散防止膜２１５を被覆するように、例えば、減圧プラズマＣＶＤ法による弗素添加シリコン酸化膜からなる第５の層間絶縁膜２１６を堆積させる（図７（ｂ））。
【００２５】
以上の方法を繰り返すことにより、第３、第４、・・・の多層の配線が順次形成される。図８は、４層の配線層を例示した半導体基板の断面図である。半導体基板（ウェーハ）３０１上には各エッジカット部を有する第１の絶縁膜３０２、第２の絶縁膜３０４、第３の絶縁膜３０６、第４の絶縁膜３０８及び第５の絶縁膜３１０が積層されており、それぞれは第１の拡散防止膜３０３、第２の拡散防止膜３０５、第３の拡散防止膜３０７、第４の拡散防止膜３０９及び第５の拡散防止膜３１１により被覆されている。また、第１の絶縁膜３０２には半導体基板３０１と上層の配線を接続する第１の接続配線３１２が形成されている。第２の絶縁膜３０４には第１の配線３１４が形成されている。第３の絶縁膜３０６には第２の配線３１６及び第２の接続配線３１５が形成されている。第４の絶縁膜３０８には第３の配線３１７及び第３の接続配線３１８が形成されている。そして、第５の絶縁膜３１０には第４の配線３２０及び第４の接続配線３１９が形成されている。このように、本発明では、上層の絶縁膜は、下層の絶縁膜のエッジカット部を被覆するように形成されている。配線及び接続配線にはＣｕもしくはＣｕ合金が用いられるが、例えば、第２の配線３１６及び第２の接続配線３１５の材料をアルミニウム（Ａｌ）にした場合、第３の絶縁膜３０６は、第２の絶縁膜３０４のエッジカット部を被覆する必要はないので、第３の絶縁膜３０６のエッジカット部が第２の絶縁膜３０４のエッジカット部より内側に形成しても良い（しかし、第３の絶縁膜は、第１の絶縁膜のエッジカット部を被覆するようにしなければならない）。
【００２６】
以上、この実施例では、多層配線を形成する工程において、絶縁膜に配線溝もしくは接続孔をエッチング形成する際に、上層にいくほど絶縁膜エッチングに用いるフォトレジスト膜のエッジカット領域を外側にずらすこと及びＣｕなどの金属の絶縁膜中への拡散を阻止する拡散防止膜を前記絶縁膜の側壁上まで延在させることとを組み合わせることにより、半導体基板に多層配線を形成する工程中において、配線を構成する金属のトランジスタへの拡散を防止することができる。また、拡散防止膜は、絶縁膜の側壁まで延在しているので、拡散防止膜と絶縁膜とが剥がれることが少なく、両者間の接合力が向上する。
【００２７】
【発明の効果】
本発明は、絶縁膜に配線溝又は接続孔もしくは配線溝及び接続孔をエッチング形成する際に、上層にいくほど絶縁膜エッチングに用いるフォトレジストのエッジカット領域を外側にずらすこと及び銅の拡散を防止する拡散防止膜を前記絶縁膜の側壁上まで延在させることとを組み合わせて絶縁膜を各層ごとに拡散防止膜で被覆するので、半導体基板に多層配線を形成する工程中において配線を構成する銅のトランジスタへの拡散を有効に防止することができる。また、拡散防止膜及び絶縁膜間の剥がれを少なくすることができる。
【図面の簡単な説明】
【図１】第１の実施例の製造工程断面図。
【図２】第１の実施例の製造工程断面図。
【図３】第１の実施例の製造工程断面図。
【図４】第１の実施例の半導体基板の平面図。
【図５】第２の実施例の製造工程断面図。
【図６】第２の実施例の製造工程断面図。
【図７】第２の実施例の製造工程断面図。
【図８】本発明の半導体基板の断面図。
【図９】従来の半導体装置の製造工程断面図。
【図１０】従来の半導体装置の断面図。
【符号の説明】
１、１０１、２０１、３０１・・・半導体基板（ウェーハ）、
２、４、６、１０２、１０４、１０８、１１１、２０２、２０４、２０８、２１２、２１６、３０２、３０４、３０６、３０８、３１０・・・絶縁膜、
３、５、７、１０３、１０７、１１０、２０３、２０７、２１１、２１５、３０３、３０５、３０７、３０９、３１１・・・銅の拡散を防止する拡散防止膜、
８、１０５、１１４、２０５、２０９、２１３・・・フォトレジスト膜、
１１・・・不純物拡散領域、 ２１、４２・・・バリヤメタル層、
２２、４３・・・Ｃｕ膜、
４１、１１３、１１５、２１７、２１９・・・配線溝、
１０６、１０９・・・金属膜（配線）、 １１６、２１８・・・接続孔、
２０６、３１４、３１６、３１８、３２０・・・配線
２１０、２１４、３１２、３１５、３１７、３１９・・・接続配線。
Claims (3)
- 金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、且つエッジカット領域を有する絶縁膜を複数層積層してなる多層配線構造を有する半導体基板を具備し、上層の絶縁膜のエッジカット領域は、下層の絶縁膜のエッジカット領域の外側まで延在しており、前記積層された絶縁膜の少なくとも１層は、銅もしくは銅合金からなる金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、前記積層された絶縁膜の各層表面は、エッジカット領域の側壁部分を含めて銅の拡散を防止する拡散防止膜により被覆されていることを特徴とする多層配線構造体。
- 金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、且つエッジカット領域を有する絶縁膜を複数層積層してなる多層配線構造を有する半導体基板を具備し、前記積層された絶縁膜の少なくとも１層は、銅もしくは銅合金からなる金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれ、前記銅もしくは銅合金からなる金属配線又は金属接続配線もしくは金属配線及び金属接続配線が埋め込まれた絶縁膜は、上層の絶縁膜のエッジカット領域が下層の絶縁膜のエッジカット領域の外側まで延在しており、前記積層された絶縁膜の各層表面は、エッジカット領域の側壁部分を含めて銅の拡散を防止する拡散防止膜により被覆されていることを特徴とする多層配線構造体。
- 半導体基板主面上にエッジカット領域を有する下層の絶縁膜を形成する工程と、前記下層の絶縁膜に配線溝又は接続孔もしくは配線溝及び接続孔を形成し、この配線溝又は接続孔もしくは配線溝及び接続孔に下層の金属配線又は金属接続配線もしくは金属配線及び金属接続配線を埋め込む工程と、前記エッジカット領域の側壁部分を被覆するように前記下層の絶縁膜上に下層の拡散防止膜を形成する工程と、前記第１の拡散防止膜上にエッジカット領域を有する上層の絶縁膜を、そのエッジカット領域が前記下層の絶縁膜のエッジカット領域の外側まで延在するように、形成する工程と、前記上層の絶縁膜上に、所定のパターンを有し、そのエッジカット領域が前記上層の絶縁膜のエッジカット領域より外側に延在するフォトレジスト膜を形成する工程と、前記フォトレジスト膜をマスクとして前記上層の絶縁膜をエッチングして配線溝又は接続孔もしくは配線溝及び接続孔を形成する工程と、前記フォトレジスト膜を除去後、前記上層の絶縁膜上及び前記配線溝又は接続孔もしくは配線溝及び接続孔の内部に金属膜を堆積させる工程と、前記配線溝又は接続孔もしくは配線溝及び接続孔に埋め込まれた金属膜以外の金属膜を除去して前記埋め込まれた部分の金属膜を上層の金属配線又は金属接続配線もしくは金属配線及び金属接続配線とする工程と、エッジカット領域の側壁部分を被覆するように前記上層の絶縁膜上に上層の拡散防止膜を形成する工程とを具備し、前記上層の絶縁膜のエッジカット領域は、前記下層の絶縁膜のエッジカット領域の外側まで延在するように構成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26422299A JP4034482B2 (ja) | 1999-09-17 | 1999-09-17 | 多層配線構造体及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26422299A JP4034482B2 (ja) | 1999-09-17 | 1999-09-17 | 多層配線構造体及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085518A JP2001085518A (ja) | 2001-03-30 |
| JP4034482B2 true JP4034482B2 (ja) | 2008-01-16 |
Family
ID=17400205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26422299A Expired - Fee Related JP4034482B2 (ja) | 1999-09-17 | 1999-09-17 | 多層配線構造体及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4034482B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI267697B (en) | 2001-06-28 | 2006-12-01 | Tokyo Ohka Kogyo Co Ltd | Chemical amplified type positive resist component and resist packed-layer material and forming method of resist pattern and manufacturing method of semiconductor device |
| JP4948715B2 (ja) * | 2001-06-29 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体ウエハ装置およびその製造方法 |
| JP4131786B2 (ja) | 2001-09-03 | 2008-08-13 | 株式会社東芝 | 半導体装置の製造方法およびウエハ構造体 |
| JP2005217319A (ja) * | 2004-01-30 | 2005-08-11 | Renesas Technology Corp | 多層配線構造、半導体装置及び半導体実装装置 |
| JP2007043056A (ja) * | 2005-07-06 | 2007-02-15 | Fujifilm Corp | 半導体装置およびその製造方法 |
| JP2007005485A (ja) * | 2005-06-22 | 2007-01-11 | Fujifilm Holdings Corp | 半導体装置およびその製造方法 |
| JP2007134424A (ja) * | 2005-11-09 | 2007-05-31 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP5220361B2 (ja) * | 2007-07-31 | 2013-06-26 | ルネサスエレクトロニクス株式会社 | 半導体ウエハおよび半導体装置の製造方法 |
| JP2012204501A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 半導体装置、電子デバイス、及び、半導体装置の製造方法 |
| JP5541296B2 (ja) * | 2012-01-13 | 2014-07-09 | 富士通セミコンダクター株式会社 | 半導体ウエハ装置およびその製造方法 |
| JP5895729B2 (ja) * | 2012-06-18 | 2016-03-30 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-09-17 JP JP26422299A patent/JP4034482B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001085518A (ja) | 2001-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9466575B2 (en) | Semiconductor device | |
| US6744090B2 (en) | Damascene capacitor formed in metal interconnection layer | |
| JP3887282B2 (ja) | 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法 | |
| US10032711B2 (en) | Integrating metal-insulator-metal capacitors with air gap process flow | |
| US8390038B2 (en) | MIM capacitor and method of making same | |
| US7268434B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3563030B2 (ja) | 半導体装置の製造方法 | |
| JP3715502B2 (ja) | 半導体装置及びその製造方法 | |
| US20020048931A1 (en) | Damascene structure and method of making | |
| US20060006543A1 (en) | Semiconductor device | |
| US20120248572A1 (en) | Semiconductor device having capacitor capable of reducing additional processes and its manufacture method | |
| JP4034482B2 (ja) | 多層配線構造体及び半導体装置の製造方法 | |
| US6680542B1 (en) | Damascene structure having a metal-oxide-metal capacitor associated therewith | |
| US7932187B2 (en) | Method for fabricating a semiconductor device | |
| US20060043589A1 (en) | Electronic device and method for fabricating the same | |
| KR20070063499A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2001135723A (ja) | 半導体装置及びその製造方法 | |
| US20030222349A1 (en) | Semiconductor device with multilayer interconnection structure | |
| US9490207B2 (en) | Semiconductor device having a copper wire within an interlayer dielectric film | |
| US7256118B2 (en) | Semiconductor device using low-K material as interlayer insulating film and its manufacture method | |
| US7452804B2 (en) | Single damascene with disposable stencil and method therefore | |
| US6509257B1 (en) | Semiconductor device and process for making the same | |
| KR101153224B1 (ko) | 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법 | |
| KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
| KR100954685B1 (ko) | 반도체 소자의 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050817 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070803 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070928 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20071025 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |