[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4026052B2 - Semiconductor device and semiconductor device design method - Google Patents

Semiconductor device and semiconductor device design method Download PDF

Info

Publication number
JP4026052B2
JP4026052B2 JP2002098645A JP2002098645A JP4026052B2 JP 4026052 B2 JP4026052 B2 JP 4026052B2 JP 2002098645 A JP2002098645 A JP 2002098645A JP 2002098645 A JP2002098645 A JP 2002098645A JP 4026052 B2 JP4026052 B2 JP 4026052B2
Authority
JP
Japan
Prior art keywords
chip
line
semiconductor device
strip line
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002098645A
Other languages
Japanese (ja)
Other versions
JP2003298318A (en
Inventor
剛 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002098645A priority Critical patent/JP4026052B2/en
Publication of JP2003298318A publication Critical patent/JP2003298318A/en
Application granted granted Critical
Publication of JP4026052B2 publication Critical patent/JP4026052B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias

Landscapes

  • Waveguides (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の設計方法に関し、特に、多層配線プリント基板の高周波線路をチップ型線路とした半導体装置及び半導体装置の設計方法に関する。
【0002】
【従来の技術】
一般に、無線通信やLAN等で用いられる高周波(RF)回路の高周波線路は、マイクロストリップライン、又はストリップライン(以下マイクロストリップライン及びストリップラインを単にストリップラインと呼ぶ)として構成され、プリント基板上に配線される。ストリップラインは、接地電極に接続された接地面と、これに対向する信号線とで構成され、信号線の幅及び長さ、或いは、信号線と接地面との間の誘電体層の比誘電率や離隔距離などを調節することで、所望の特性インピーダンス(一般に50Ω)に調整される。
【0003】
【発明が解決しようとする課題】
ところで、高周波線路は、インピーダンス整合が正しく取られていないと、整合がとられていない箇所で信号の反射などが生じ、信号の伝播特性が悪化することがよく知られている。プリント基板上に形成されたストリップラインの特性インピーダンスが、所望のインピーダンスに整合しないときには、形成された信号線をレーザなどで削る、或いは、プリント基板を再設計することで、特性インピーダンスの調整をする必要があった。
【0004】
高周波線路は、プリント基板上に形成するのに代えて、同軸線路を用いて構成することもできる。この場合には、同軸線路の特性インピーダンスを調整することで、インピーダンス整合が可能になる。しかし、同軸線路を使用する場合には、プリント基板にコネクタ端子を実装し、それに同軸線路を接続する必要があるため、組立工数が増し、製作コストが高くなる。また、装置の小型化のために細い同軸線路を使用すると、同軸線路の断線等が発生し、高周波線路の信頼性が低下する。
【0005】
上記問題点を解消する技術として、実開平5−6911及び実開平5−80010には、高周波線路を、プリント基板上に配置される配線に代えて、チップ型の部品として構成されるチップ型ストリップラインに配線する技術が記載されている。この技術では、複数の特性インピーダンスを有するチップ型ストリップラインを用意し、これらを基板上に取り替えて搭載することで、インピーダンス整合が容易になる。また、チップ部品の内部に信号線が形成されるため、断線する可能性が低く、信頼性が高い高周波線路となる。
【0006】
ここで、プリント基板内を複数の層に分け、各層に配線を施すものとして、多層プリント基板がある。多層プリント基板は、複数の配線を相互に絶縁された各層に施すため、半導体装置の集積度を上げ、装置を小型化することができる。しかし、多層プリント基板では、ストリップラインを内層に施す場合には、一般に、プリント基板の製作後は、ストリップラインのインピーダンスを調整することはできないという問題がある。
【0007】
また、ストリップ線路を構成する配線は、接地面を形成するのに1層以上、信号線を形成するのに1層が必要となり、最低でも計2層以上の配線層を使用する必要がある。更に、プリント基板の層間隔が狭い場合には、接地面と信号線との距離を確保して特性インピーダンスを得るために、接地面と信号線との間に配線を施さない層が1層以上必要となる場合があり、1本の高周波線路が、計3〜4層以上の配線層を占有するという問題がある。このことは、装置の小型化、集積化の妨げになっていた。多層プリント基板において、高周波線路のインピーダンス整合が容易で、かつ、配線層を効率よく使用できるストリップラインは従来知られていなかった。
【0008】
本発明は、上記問題を解消し、多層プリント基板の製作後に高周波線路のインピーダンス整合が簡易に行え、かつ、多層プリント基板の配線層を効率よく使用することができる半導体装置及び半導体装置の設計方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、少なくとも1層の内部ストリップラインを有するプリント基板と、該プリント基板上に搭載され前記内部ストリップラインを介して相互に接続された少なくとも2つの半導体チップとを備える半導体装置において、前記半導体チップの間を接続するチップ型ストリップラインを前記多層プリント基板上に搭載したことを特徴とする。
【0010】
本発明の半導体装置では、多層プリント配線基板の複数の配線層を占有していた高周波線路の一部をチップ型部品として構成するため、多層プリント基板の内部配線層の配線の自由度が増す。内部配線層に配置する高周波線路は、最低でも2層の配線層を占有したが、この配線層を低周波配線などで使用することができるようになる。また、高周波線路をチップ部品とすることで、ICチップなどと同様に、自動実装が可能であり、製造工程の増大を招かない。
【0011】
本発明の半導体装置の設計方法は、上記本発明の半導体装置を設計する方法であって、前記チップ型ストリップラインに、容量性成分及び誘導性成分の少なくとも一方を持たせることを特徴とする。
【0012】
本発明の半導体装置の設計方法では、高周波線路をチップ型の部品にするとことで、インピーダンスの設計が容易となる。チップ型ストリップラインに所望の容量成性分及び誘導性成分を持たせることで、多層プリント基板の浮遊容量成分や誘導成分を相殺することができる。
【0013】
本発明の半導体装置では、前記チップ型ストリップラインは、前記内部ストリップラインと異なる特性インピーダンスを有することが好ましい。この場合、内部ストリップラインではインピーダンス整合が取れない場合には、チップ型ストリップラインを使用し、インピーダンス整合をとることができる。
【0014】
また、本発明の半導体装置は、前記プリント基板の表層に表層ストリップラインを更に形成することが好ましい。チップ型ストリップラインは、接地面によりシールドされているため、その直下に表層ストリップラインを形成しても、信号の干渉が起り難い。
【0015】
本発明の半導体装置は、前記チップ型ストリップラインと前記表層ストリップラインとが交差することが好ましい。この場合、配線が交差する部分に同軸配線等を用いて交差させる必要がなく、高周波配線の信頼性が高まる。
【0016】
本発明の半導体装置は、前記チップ型ストリップラインを複数備え、該複数のチップ型ストリップラインの特性インピーダンスが相互に異なることが好ましい。
チップ型ストリップラインは、信号線の幅などのパラメータにより特性インピーダンスが決定する。複数の特性インピーダンスを有するチップ型ストリップラインを用意し、これを取り替えて実装することで、インピーダンス整合が容易となる。
【0017】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて、本発明を更に詳細に説明する。図1は、本発明の一実施形態例の多層プリント基板を用いた半導体装置を平面模式図として示している。また、図2は、図1のII−II断面を示している。半導体装置は、多層プリント基板100上に、ICチップ103、104が搭載され、ICチップ103、104は、プリント基板の表面、内層、又は、チップ型ストリップライン102によって接続されている。
【0018】
多層プリント基板100の表層には、部品搭載用のランドパターン105、表層低周波信号線108、及び、表層ストリップラインの信号線106が形成される。ランドパターン105には、ICチップ103と、ICチップ104と、チップ型ストリップライン102とが搭載される。表層ストリップラインの信号線106、及び、表層低周波信号線108は、図1に示すように、チップ型ストリップライン102と交差する。
【0019】
多層プリント基板内の配線層は、上面から順次に数えて、i番目の配線層を第i配線層と呼ぶと、第1配線層は、表層ストリップラインの信号線106と対向する位置に、接地面(GND面)110が配置される。第3配線層は、ICチップ103の端子から、コンタクタを介してICチップ104に接続される内層ストリップラインの信号線107が配置される。第2及び第4配線層は、内層ストリップラインの信号線107に対向する位置にGND面112が配置される。ここで、表層に形成されるマイクロストリップライン、及び、内層に形成されるストリップラインは、多層プリント基板で用いられる一般的な高周波伝送手段である。
【0020】
チップ型ストリップライン102は、信号線113と、GND面115とが誘電体を介して対向するストリップライン構造を有し、チップ部品として構成される。チップ型ストリップライン102は、多層プリント基板100に、多層プリント基板上に実装される他の部品と同様に、ランドパターン105に半田付され、電気的に接続される。例えば、高周波信号源として構成されるIC103から出力した高周波信号は、表層ストリップラインの信号線106、内層ストリップラインの信号線107、及び、チップ型ストリップライン102の信号線113を介して負荷側のIC104に入力される。
【0021】
本実施形態例では、表層ストリップライン、内層ストリップラインに加えて、高周波信号の伝送手段としてストリップ線路を内蔵したチップ型ストリップライン102を使用している。チップ型ストリップライン102のインピーダンスは、ストリップ線路を構成する信号線113の幅、誘電体の比誘電率、信号線113とGND面115との離隔距離などによって定まる。これらのパラメータが異なるチップ型ストリップライン102を複数用意し、特性インピーダンスが異なるチップ型ストリップライン102の中から良好な特性が取れるものを選択して多層プリント基板上に実装することで、インピーダンス調整が簡易に行える。このため、プリント基板製作後にインピーダンス整合が取れない場合であっても、多層プリント基板を再設計することなく、インピーダンス調整をすることができ、信号の反射ロス等を低減することがきる。
【0022】
本実施形態例のように、高周波線路をチップ部品として構成すれば、高周波線路が占有していた多層プリント基板の複数の配線層が、別の配線に使えることになる。配線層をこのように有効に使用することで、プリント基板の集積化、小型化が可能となる。また、2本の高周波線路を、互いの信号が干渉することなく交差させるためには、従来の多層プリント基板の配線では、最低でも5層(表層マイクロストリップラインに2層+内層ストリップラインに3層)の配線層を占有する必要があったが、本実施形態例ではチップ型ストリップラインと表層ストリップラインとを交差させるため、高周波線路が占有する配線層は2層となる。チップ型ストリップラインは、接地面によりシールドされているため、表層配線の信号との干渉を考慮することなく高周波回路の設計をすることが可能である。このことからも、多層プリント基板の配線の自由度が上がり、多層プリント基板の小型化、集積化が可能となる。
【0023】
チップ型の部品は、ICチップ等の他の部品と同様に自動搭載することが可能である。このため、高周波線路として同軸線路を用いた場合に比較して比べて、製作工程が簡易になる。また、断線等による不具合が発生する可能性が低くなり、高周波線路の信頼性が増す。ストリップラインを多層プリント基板上に構成する場合には、プリント基板上のストリップ線路の線幅、誘電体厚などを、多層プリント基板の設計ごとに管理する必要があったが、ストリップラインをチップ型の部品とすることで、特性インピーダンスの管理が容易となり、信頼性が高い高周波線路を形成することができる。
【0024】
なお、上記実施形態例では、チップ型ストリップラインの信号線路が1本の場合で説明したが、信号線が2本以上となる高周波線路の場合も同様の効果が得られる。また、チップ型ストリップラインの特性インピーダンスは、純抵抗成分のみをもつことを想定して説明したが、チップ内に容量性成分、誘導性成分を意図的に含ませることにより、多層プリント基板のもつ浮遊容量成分や誘導成分を相殺するインピーダンス整合が可能となり、従来使用していたインピーダンス調整用のチップコンデンサやチップインダクタンスなどの部品を減らすことが可能となる。また、チップ型ストリップラインを用いて構成される高周波線路は、ICチップやパッケージに限定されず、多層プリント基板に配置される何れかの高周波線路の一部をチップ型ストリップラインとして構成すればよい。
【0025】
以上、本発明をその好適な実施形態例に基づいて説明したが、半導体装置及び半導体装置の設計方法は、上記実施形態例にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置及び半導体装置の設計方法も、本発明の範囲に含まれる。
【0026】
【発明の効果】
以上説明したように、本発明の半導体装置及び半導体装置の設計方法は、多層配線のプリント基板において、高周波線路をチップ型の部品として構成する。このため、予め特性インピーダンスが異なるチップ型ストリップラインを複数用意し、これらのなかから、所望のインピーダンス特性を有するチップ型ストリップラインを選択して実装することで、インピーダンス整合が簡易に行うことができ、多層プリント基板の再設計による時間とコストを削減することができる。また、高周波線路を多層プリント基板からチップ型の部品へ移すことで、多層プリント基板内で複数の配線層を占有する高周波線路として使用されていたスペースを、他の信号線や電源線で使用できるようになる。このため、配線層の配線効率が向上し、多層プリント基板を実装する半導体装置の小型化が可能になる。
【図面の簡単な説明】
【図1】本発明の一実施形態例のチップ型高周波線を用いた多層プリント配線基板を上面から見た模式図。
【図2】図1のII−II断面図。
【符号の説明】
100:多層プリント基板
102;チップ型ストリップライン
103、104:ICチップ
105:部品搭載用ランドパターン
106:表層マイクロストリップラインの信号線
107:内層ストリップラインの信号線
108:低周波信号線路
110、112、115:GND面
113:信号線
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a method for designing a semiconductor device, and more particularly to a semiconductor device in which a high-frequency line of a multilayer printed circuit board is a chip-type line and a method for designing the semiconductor device.
[0002]
[Prior art]
Generally, a high-frequency line of a high-frequency (RF) circuit used in wireless communication, LAN, or the like is configured as a microstrip line or a strip line (hereinafter, the micro strip line and the strip line are simply referred to as a strip line) and is formed on a printed circuit board. Wired. The strip line is composed of a ground plane connected to the ground electrode and a signal line facing the ground plane, and the width and length of the signal line or the dielectric constant of the dielectric layer between the signal line and the ground plane. The desired characteristic impedance (generally 50Ω) is adjusted by adjusting the rate and the separation distance.
[0003]
[Problems to be solved by the invention]
By the way, it is well known that if the impedance matching is not properly taken, the high-frequency line causes a signal reflection or the like at a location where the matching is not achieved, and the signal propagation characteristics deteriorate. When the characteristic impedance of the strip line formed on the printed circuit board does not match the desired impedance, the characteristic impedance is adjusted by cutting the formed signal line with a laser or by redesigning the printed circuit board. There was a need.
[0004]
The high-frequency line can be formed using a coaxial line instead of being formed on the printed circuit board. In this case, impedance matching is possible by adjusting the characteristic impedance of the coaxial line. However, when a coaxial line is used, it is necessary to mount a connector terminal on the printed circuit board and connect the coaxial line to the printed circuit board. This increases the number of assembly steps and increases the manufacturing cost. In addition, when a thin coaxial line is used to reduce the size of the device, the coaxial line is disconnected, and the reliability of the high-frequency line is lowered.
[0005]
As a technique for solving the above problems, Japanese Utility Model Laid-Open No. 5-6911 and Japanese Utility Model Laid-Open No. 5-8010 have chip-type strips in which high-frequency lines are formed as chip-type components in place of wires arranged on a printed circuit board. A technique for wiring to a line is described. In this technique, impedance matching is facilitated by preparing chip-type strip lines having a plurality of characteristic impedances and replacing them on the substrate. Further, since the signal line is formed inside the chip component, the possibility of disconnection is low and the high-frequency line is highly reliable.
[0006]
Here, there exists a multilayer printed circuit board as what divides the inside of a printed circuit board into several layers, and gives wiring to each layer. In the multilayer printed board, a plurality of wirings are applied to each of the mutually insulated layers, so that the degree of integration of the semiconductor device can be increased and the device can be miniaturized. However, in the case of a multilayer printed board, when the stripline is applied to the inner layer, there is a problem that the impedance of the stripline cannot generally be adjusted after the printed board is manufactured.
[0007]
Further, the wiring constituting the strip line requires one or more layers to form the ground plane and one layer to form the signal lines, and it is necessary to use at least two wiring layers in total. Furthermore, when the printed circuit board has a narrow layer spacing, in order to obtain a characteristic impedance by securing the distance between the ground plane and the signal line, one or more layers are not provided between the ground plane and the signal line. There is a case where one high frequency line occupies a total of 3 to 4 or more wiring layers. This has hindered miniaturization and integration of the device. In the multilayer printed circuit board, a strip line that can easily match the impedance of the high-frequency line and can efficiently use the wiring layer has not been known.
[0008]
The present invention solves the above problems, and can easily perform impedance matching of a high-frequency line after manufacturing a multilayer printed circuit board, and can efficiently use the wiring layer of the multilayer printed circuit board, and a semiconductor device design method The purpose is to provide.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device according to the present invention includes a printed circuit board having at least one internal strip line and at least two printed circuit boards mounted on the printed circuit board and connected to each other via the internal strip line. In a semiconductor device including a semiconductor chip, a chip-type strip line for connecting the semiconductor chips is mounted on the multilayer printed board.
[0010]
In the semiconductor device of the present invention, a part of the high-frequency line that occupies a plurality of wiring layers of the multilayer printed wiring board is configured as a chip-type component, so that the degree of freedom of wiring of the internal wiring layer of the multilayer printed board is increased. The high-frequency line arranged in the internal wiring layer occupies at least two wiring layers, but this wiring layer can be used for low-frequency wiring or the like. Further, by using a high-frequency line as a chip component, automatic mounting is possible as in the case of an IC chip and the like, and the manufacturing process is not increased.
[0011]
A method for designing a semiconductor device according to the present invention is a method for designing a semiconductor device according to the present invention, wherein the chip-type stripline has at least one of a capacitive component and an inductive component.
[0012]
In the semiconductor device design method of the present invention, the impedance design is facilitated by making the high-frequency line into a chip-type component. By providing the chip-type strip line with a desired capacitance component and an inductive component, the stray capacitance component and the inductive component of the multilayer printed board can be offset.
[0013]
In the semiconductor device of the present invention, it is preferable that the chip-type strip line has a characteristic impedance different from that of the internal strip line. In this case, when impedance matching cannot be achieved with the internal strip line, impedance matching can be achieved using a chip-type strip line.
[0014]
In the semiconductor device of the present invention, it is preferable that a surface layer strip line is further formed on the surface layer of the printed circuit board. Since the chip-type stripline is shielded by the ground plane, signal interference is unlikely to occur even if a surface layer stripline is formed immediately below the chip-type stripline.
[0015]
In the semiconductor device of the present invention, it is preferable that the chip type strip line and the surface layer strip line intersect each other. In this case, it is not necessary to cross the portion where the wiring intersects using a coaxial wiring or the like, and the reliability of the high-frequency wiring is increased.
[0016]
The semiconductor device of the present invention preferably includes a plurality of the chip type strip lines, and the characteristic impedances of the plurality of chip type strip lines are different from each other.
The characteristic impedance of the chip type strip line is determined by parameters such as the width of the signal line. Impedance matching is facilitated by preparing a chip-type strip line having a plurality of characteristic impedances, and replacing and mounting them.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, with reference to the drawings, the present invention will be described in more detail based on exemplary embodiments of the present invention. FIG. 1 is a schematic plan view of a semiconductor device using a multilayer printed board according to an embodiment of the present invention. FIG. 2 shows a II-II cross section of FIG. In the semiconductor device, IC chips 103 and 104 are mounted on a multilayer printed circuit board 100, and the IC chips 103 and 104 are connected by the surface of the printed circuit board, an inner layer, or a chip-type strip line 102.
[0018]
On the surface layer of the multilayer printed circuit board 100, a land pattern 105 for component mounting, a surface low frequency signal line 108, and a signal line 106 of a surface layer strip line are formed. On the land pattern 105, an IC chip 103, an IC chip 104, and a chip type strip line 102 are mounted. The signal line 106 of the surface layer strip line and the surface layer low frequency signal line 108 intersect the chip type strip line 102 as shown in FIG.
[0019]
The wiring layers in the multilayer printed circuit board are sequentially counted from the upper surface. When the i-th wiring layer is called the i-th wiring layer, the first wiring layer is in contact with the signal line 106 of the surface layer strip line. The ground (GND surface) 110 is arranged. In the third wiring layer, the signal line 107 of the inner layer strip line connected from the terminal of the IC chip 103 to the IC chip 104 through the contactor is arranged. In the second and fourth wiring layers, the GND surface 112 is disposed at a position facing the signal line 107 of the inner layer strip line. Here, the microstrip line formed on the surface layer and the strip line formed on the inner layer are general high-frequency transmission means used in a multilayer printed board.
[0020]
The chip-type stripline 102 has a stripline structure in which the signal line 113 and the GND surface 115 are opposed to each other via a dielectric, and is configured as a chip component. The chip-type stripline 102 is soldered to the land pattern 105 and electrically connected to the multilayer printed circuit board 100 in the same manner as other components mounted on the multilayer printed circuit board. For example, a high-frequency signal output from the IC 103 configured as a high-frequency signal source is transmitted on the load side via the signal line 106 of the surface layer strip line, the signal line 107 of the inner layer strip line, and the signal line 113 of the chip-type strip line 102. Input to the IC 104.
[0021]
In this embodiment, in addition to the surface layer strip line and the inner layer strip line, a chip-type strip line 102 having a built-in strip line is used as a high-frequency signal transmission means. The impedance of the chip-type strip line 102 is determined by the width of the signal line 113 constituting the strip line, the relative dielectric constant of the dielectric, the separation distance between the signal line 113 and the GND surface 115, and the like. Impedance adjustment can be achieved by preparing a plurality of chip-type striplines 102 having different parameters, selecting those having good characteristics from the chip-type striplines 102 having different characteristic impedances, and mounting them on a multilayer printed board. It can be done easily. For this reason, even when impedance matching cannot be achieved after the printed circuit board is manufactured, impedance adjustment can be performed without redesigning the multilayer printed circuit board, and signal reflection loss and the like can be reduced.
[0022]
If the high-frequency line is configured as a chip component as in this embodiment, a plurality of wiring layers of the multilayer printed board occupied by the high-frequency line can be used for another wiring. By effectively using the wiring layer in this way, the printed circuit board can be integrated and miniaturized. In addition, in order to cross two high-frequency lines without interfering with each other's signals, in the conventional multilayer printed circuit board wiring, at least five layers (two on the surface microstrip line and three on the inner layer strip line) However, in this embodiment, since the chip-type strip line and the surface layer strip line are crossed, the wiring layer occupied by the high-frequency line is two layers. Since the chip-type strip line is shielded by the ground plane, it is possible to design a high-frequency circuit without considering interference with the signal of the surface layer wiring. Also from this, the degree of freedom of wiring of the multilayer printed board is increased, and the multilayer printed board can be miniaturized and integrated.
[0023]
Chip-type components can be automatically mounted in the same manner as other components such as IC chips. For this reason, compared with the case where a coaxial line is used as a high frequency line, a manufacturing process becomes simple. Further, the possibility of occurrence of a malfunction due to disconnection or the like is reduced, and the reliability of the high-frequency line is increased. When configuring a strip line on a multilayer printed circuit board, it was necessary to manage the line width, dielectric thickness, etc. of the strip line on the printed circuit board for each design of the multilayer printed circuit board. By using this part, it becomes easy to manage the characteristic impedance, and a high-reliability high-frequency line can be formed.
[0024]
In the above embodiment, the case where the number of signal lines of the chip-type strip line is one has been described. However, the same effect can be obtained in the case of a high-frequency line having two or more signal lines. Further, the characteristic impedance of the chip-type strip line has been described on the assumption that it has only a pure resistance component. However, by intentionally including a capacitive component and an inductive component in the chip, the multilayer printed circuit board has a characteristic impedance. Impedance matching that cancels out stray capacitance components and inductive components becomes possible, and it is possible to reduce components such as chip capacitors for impedance adjustment and chip inductances that have been conventionally used. Further, the high-frequency line configured using the chip-type strip line is not limited to the IC chip or the package, and any one of the high-frequency lines arranged on the multilayer printed board may be configured as the chip-type strip line. .
[0025]
Although the present invention has been described based on the preferred embodiment, the semiconductor device and the method for designing the semiconductor device are not limited to the above embodiment, and various configurations are possible from the configuration of the above embodiment. The semiconductor device and the semiconductor device design method that have been modified and changed are also included in the scope of the present invention.
[0026]
【The invention's effect】
As described above, according to the semiconductor device and the semiconductor device design method of the present invention, the high-frequency line is configured as a chip-type component in the multilayer wiring printed board. For this reason, impedance matching can be easily performed by preparing a plurality of chip-type strip lines having different characteristic impedances in advance and selecting and mounting a chip-type strip line having a desired impedance characteristic. The time and cost due to the redesign of the multilayer printed circuit board can be reduced. Also, by moving the high-frequency line from the multilayer printed circuit board to chip-type components, the space used as the high-frequency line that occupies multiple wiring layers in the multilayer printed circuit board can be used for other signal lines and power lines. It becomes like this. For this reason, the wiring efficiency of the wiring layer is improved, and the semiconductor device on which the multilayer printed board is mounted can be downsized.
[Brief description of the drawings]
FIG. 1 is a schematic view of a multilayer printed wiring board using chip-type high-frequency lines according to an embodiment of the present invention as viewed from above.
2 is a cross-sectional view taken along the line II-II in FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100: Multilayer printed circuit board 102; Chip-type stripline 103, 104: IC chip 105: Component mounting land pattern 106: Surface layer microstrip line signal line 107: Inner layer stripline signal line 108: Low frequency signal line 110,112 115: GND surface 113: signal line

Claims (6)

少なくとも1層の内部ストリップラインを有するプリント基板と、該プリント基板上に搭載され前記内部ストリップラインを介して相互に接続された少なくとも2つの半導体チップ又はパッケージとを備える半導体装置において、
前記半導体チップ又はパッケージの間を接続するチップ型ストリップラインを前記多層プリント基板上に搭載したことを特徴とする半導体装置。
A semiconductor device comprising: a printed circuit board having at least one layer of internal stripline; and at least two semiconductor chips or packages mounted on the printed circuit board and connected to each other via the internal stripline.
A semiconductor device comprising a chip-type strip line for connecting between the semiconductor chips or packages mounted on the multilayer printed board.
前記チップ型ストリップラインは、前記内部ストリップラインと異なる特性インピーダンスを有する、請求項1に記載の半導体装置。The semiconductor device according to claim 1, wherein the chip-type strip line has a characteristic impedance different from that of the internal strip line. 前記プリント基板の表層に表層ストリップラインを更に形成した、請求項1又は2に記載の半導体装置。The semiconductor device according to claim 1, further comprising a surface layer strip line formed on a surface layer of the printed circuit board. 前記チップ型ストリップラインと前記表層ストリップラインとが交差する、請求項3に記載の半導体装置。The semiconductor device according to claim 3, wherein the chip-type strip line and the surface layer strip line intersect each other. 前記チップ型ストリップラインを複数備え、該複数のチップ型ストリップラインの特性インピーダンスが相互に異なる、請求項1〜4の何れかに記載の半導体装置。5. The semiconductor device according to claim 1, wherein a plurality of the chip-type strip lines are provided, and the characteristic impedances of the plurality of chip-type strip lines are different from each other. 請求項1〜5の何れかに記載の半導体装置を設計する方法であって、
前記チップ型ストリップラインに、容量性成分及び誘導性成分の少なくとも一方を持たせることを特徴とする半導体装置の設計方法。
A method for designing a semiconductor device according to claim 1,
A method for designing a semiconductor device, wherein the chip-type strip line has at least one of a capacitive component and an inductive component.
JP2002098645A 2002-04-01 2002-04-01 Semiconductor device and semiconductor device design method Expired - Fee Related JP4026052B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002098645A JP4026052B2 (en) 2002-04-01 2002-04-01 Semiconductor device and semiconductor device design method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002098645A JP4026052B2 (en) 2002-04-01 2002-04-01 Semiconductor device and semiconductor device design method

Publications (2)

Publication Number Publication Date
JP2003298318A JP2003298318A (en) 2003-10-17
JP4026052B2 true JP4026052B2 (en) 2007-12-26

Family

ID=29387984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002098645A Expired - Fee Related JP4026052B2 (en) 2002-04-01 2002-04-01 Semiconductor device and semiconductor device design method

Country Status (1)

Country Link
JP (1) JP4026052B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6070909B2 (en) * 2014-12-01 2017-02-01 株式会社村田製作所 Electronic device, electrical element and tray for electrical element

Also Published As

Publication number Publication date
JP2003298318A (en) 2003-10-17

Similar Documents

Publication Publication Date Title
EP1263136B1 (en) Filter structures for integrated circuit interfaces
US6700076B2 (en) Multi-layer interconnect module and method of interconnection
EP1354502B1 (en) High frequency printed circuit board via
US7978031B2 (en) High frequency module provided with power amplifier
US20020060366A1 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
KR100726458B1 (en) Printed circuit board assembly
US20130250536A1 (en) Electronic device
US20070115075A1 (en) Interconnecting a port of a microwave circuit package and a microwave component mounted in the microwave circuit package
JP4450079B2 (en) High frequency module
JP4656212B2 (en) Connection method
US6643924B2 (en) Method of manufacturing a distributed constant filter circuit module
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JPH10270976A (en) Branching filter package
JP2005303551A (en) Dc cut-out structure
JP4026052B2 (en) Semiconductor device and semiconductor device design method
JP4377725B2 (en) High frequency wiring board
JP3833426B2 (en) High frequency wiring board
JP2000294733A (en) Pattern layout for high frequency flip chip mounting substrate
JP4329702B2 (en) High frequency device equipment
JP4502019B2 (en) High frequency module
JPH11112340A (en) Dual pll synthesizer, high frequency module and manufacture of board for high frequency module
JP4085982B2 (en) Multi-layer substrate for high frequency signals
JP2004055598A (en) Package for high-frequency module
CN118215195A (en) Matching structure in interconnection wiring
KR101470011B1 (en) Communication module with Metal Core Printed Circuit Board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees