JP2003298318A - Semiconductor device and method of designing semiconductor device - Google Patents
Semiconductor device and method of designing semiconductor deviceInfo
- Publication number
- JP2003298318A JP2003298318A JP2002098645A JP2002098645A JP2003298318A JP 2003298318 A JP2003298318 A JP 2003298318A JP 2002098645 A JP2002098645 A JP 2002098645A JP 2002098645 A JP2002098645 A JP 2002098645A JP 2003298318 A JP2003298318 A JP 2003298318A
- Authority
- JP
- Japan
- Prior art keywords
- line
- semiconductor device
- chip
- strip line
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Waveguides (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の設計方法に関し、特に、多層配線プリント基
板の高周波線路をチップ型線路とした半導体装置及び半
導体装置の設計方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for designing a semiconductor device, and more particularly to a semiconductor device and a method for designing a semiconductor device in which a high frequency line of a multilayer wiring printed board is a chip type line.
【０００２】[0002]
【従来の技術】一般に、無線通信やLAN等で用いられる
高周波（ＲＦ）回路の高周波線路は、マイクロストリッ
プライン、又はストリップライン（以下マイクロストリ
ップライン及びストリップラインを単にストリップライ
ンと呼ぶ）として構成され、プリント基板上に配線され
る。ストリップラインは、接地電極に接続された接地面
と、これに対向する信号線とで構成され、信号線の幅及
び長さ、或いは、信号線と接地面との間の誘電体層の比
誘電率や離隔距離などを調節することで、所望の特性イ
ンピーダンス（一般に５０Ω）に調整される。2. Description of the Related Art Generally, a high frequency line of a high frequency (RF) circuit used in wireless communication, LAN, etc. is formed as a microstrip line or a strip line (hereinafter, the microstrip line and the strip line are simply referred to as a strip line). , Wired on the printed circuit board. The strip line is composed of a ground plane connected to the ground electrode and a signal line facing the ground plane. The strip line has a width and a length of the signal line or a relative dielectric constant of a dielectric layer between the signal line and the ground plane. A desired characteristic impedance (generally 50Ω) is adjusted by adjusting the rate or the separation distance.
【０００３】[0003]
【発明が解決しようとする課題】ところで、高周波線路
は、インピーダンス整合が正しく取られていないと、整
合がとられていない箇所で信号の反射などが生じ、信号
の伝播特性が悪化することがよく知られている。プリン
ト基板上に形成されたストリップラインの特性インピー
ダンスが、所望のインピーダンスに整合しないときに
は、形成された信号線をレーザなどで削る、或いは、プ
リント基板を再設計することで、特性インピーダンスの
調整をする必要があった。By the way, in the high-frequency line, if impedance matching is not properly performed, signal reflection or the like occurs at a portion where the impedance is not matched, and the signal propagation characteristic is often deteriorated. Are known. When the characteristic impedance of the strip line formed on the printed board does not match the desired impedance, the formed signal line is shaved with a laser or the like, or the printed board is redesigned to adjust the characteristic impedance. There was a need.
【０００４】高周波線路は、プリント基板上に形成する
のに代えて、同軸線路を用いて構成することもできる。
この場合には、同軸線路の特性インピーダンスを調整す
ることで、インピーダンス整合が可能になる。しかし、
同軸線路を使用する場合には、プリント基板にコネクタ
端子を実装し、それに同軸線路を接続する必要があるた
め、組立工数が増し、製作コストが高くなる。また、装
置の小型化のために細い同軸線路を使用すると、同軸線
路の断線等が発生し、高周波線路の信頼性が低下する。The high-frequency line may be formed by using a coaxial line instead of being formed on the printed board.
In this case, impedance matching becomes possible by adjusting the characteristic impedance of the coaxial line. But,
When using the coaxial line, it is necessary to mount the connector terminal on the printed board and connect the coaxial line to the connector terminal, which increases the number of assembling steps and increases the manufacturing cost. Further, when a thin coaxial line is used for downsizing of the device, disconnection of the coaxial line occurs and the reliability of the high frequency line deteriorates.
【０００５】上記問題点を解消する技術として、実開平
５−６９１１及び実開平５−８００１０には、高周波線
路を、プリント基板上に配置される配線に代えて、チッ
プ型の部品として構成されるチップ型ストリップライン
に配線する技術が記載されている。この技術では、複数
の特性インピーダンスを有するチップ型ストリップライ
ンを用意し、これらを基板上に取り替えて搭載すること
で、インピーダンス整合が容易になる。また、チップ部
品の内部に信号線が形成されるため、断線する可能性が
低く、信頼性が高い高周波線路となる。As a technique for solving the above-mentioned problems, the high-frequency line is constructed as a chip-type component in the actual open-air planes 5-6911 and 5-80010 in place of the wirings arranged on the printed circuit board. A technique for wiring to a chip type strip line is described. In this technique, impedance matching is facilitated by preparing chip-type striplines having a plurality of characteristic impedances and replacing and mounting them on a substrate. Further, since the signal line is formed inside the chip component, the high-frequency line is highly unlikely to be broken and highly reliable.
【０００６】ここで、プリント基板内を複数の層に分
け、各層に配線を施すものとして、多層プリント基板が
ある。多層プリント基板は、複数の配線を相互に絶縁さ
れた各層に施すため、半導体装置の集積度を上げ、装置
を小型化することができる。しかし、多層プリント基板
では、ストリップラインを内層に施す場合には、一般
に、プリント基板の製作後は、ストリップラインのイン
ピーダンスを調整することはできないという問題があ
る。Here, there is a multi-layered printed circuit board in which the printed circuit board is divided into a plurality of layers and wiring is provided in each layer. Since the multilayer printed circuit board is provided with a plurality of wirings on each layer insulated from each other, the degree of integration of the semiconductor device can be increased and the device can be downsized. However, in the multilayer printed circuit board, when the strip line is applied to the inner layer, the impedance of the strip line cannot generally be adjusted after the printed circuit board is manufactured.
【０００７】また、ストリップ線路を構成する配線は、
接地面を形成するのに１層以上、信号線を形成するのに
１層が必要となり、最低でも計２層以上の配線層を使用
する必要がある。更に、プリント基板の層間隔が狭い場
合には、接地面と信号線との距離を確保して特性インピ
ーダンスを得るために、接地面と信号線との間に配線を
施さない層が１層以上必要となる場合があり、１本の高
周波線路が、計３〜４層以上の配線層を占有するという
問題がある。このことは、装置の小型化、集積化の妨げ
になっていた。多層プリント基板において、高周波線路
のインピーダンス整合が容易で、かつ、配線層を効率よ
く使用できるストリップラインは従来知られていなかっ
た。Further, the wirings that make up the strip line are
One or more layers are required to form the ground plane, and one layer is required to form the signal line, and it is necessary to use at least two wiring layers in total. Further, if the printed circuit board has a small space between layers, one or more layers are not provided between the ground plane and the signal line in order to secure the distance between the ground plane and the signal line to obtain the characteristic impedance. It may be necessary, and there is a problem that one high-frequency line occupies a total of 3 to 4 or more wiring layers. This has been an obstacle to the miniaturization and integration of the device. In a multilayer printed circuit board, a stripline in which impedance matching of a high frequency line is easy and a wiring layer can be used efficiently has not been known.
【０００８】本発明は、上記問題を解消し、多層プリン
ト基板の製作後に高周波線路のインピーダンス整合が簡
易に行え、かつ、多層プリント基板の配線層を効率よく
使用することができる半導体装置及び半導体装置の設計
方法を提供することを目的とする。The present invention solves the above problems, makes it possible to easily match the impedance of a high-frequency line after manufacturing a multilayer printed circuit board, and efficiently use the wiring layers of the multilayer printed circuit board. It is intended to provide a design method of.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、少なくとも１層の内部スト
リップラインを有するプリント基板と、該プリント基板
上に搭載され前記内部ストリップラインを介して相互に
接続された少なくとも２つの半導体チップとを備える半
導体装置において、前記半導体チップの間を接続するチ
ップ型ストリップラインを前記多層プリント基板上に搭
載したことを特徴とする。In order to achieve the above object, a semiconductor device of the present invention includes a printed circuit board having at least one layer of internal strip lines, and an internal strip line mounted on the printed circuit board via the internal strip lines. In a semiconductor device having at least two semiconductor chips connected to each other, a chip-type stripline for connecting the semiconductor chips is mounted on the multilayer printed board.
【００１０】本発明の半導体装置では、多層プリント配
線基板の複数の配線層を占有していた高周波線路の一部
をチップ型部品として構成するため、多層プリント基板
の内部配線層の配線の自由度が増す。内部配線層に配置
する高周波線路は、最低でも２層の配線層を占有した
が、この配線層を低周波配線などで使用することができ
るようになる。また、高周波線路をチップ部品とするこ
とで、ＩＣチップなどと同様に、自動実装が可能であ
り、製造工程の増大を招かない。In the semiconductor device of the present invention, since a part of the high-frequency line occupying a plurality of wiring layers of the multilayer printed wiring board is configured as a chip type component, the degree of freedom of wiring of the internal wiring layer of the multilayer printed wiring board is increased. Will increase. The high-frequency line arranged in the internal wiring layer occupies at least two wiring layers, but this wiring layer can be used for low-frequency wiring or the like. Further, by using the high-frequency line as a chip component, it is possible to perform automatic mounting as in the case of an IC chip and the like, which does not increase the manufacturing process.
【００１１】本発明の半導体装置の設計方法は、上記本
発明の半導体装置を設計する方法であって、前記チップ
型ストリップラインに、容量性成分及び誘導性成分の少
なくとも一方を持たせることを特徴とする。A method of designing a semiconductor device of the present invention is the method of designing a semiconductor device of the present invention, wherein the chip type strip line has at least one of a capacitive component and an inductive component. And
【００１２】本発明の半導体装置の設計方法では、高周
波線路をチップ型の部品にするとことで、インピーダン
スの設計が容易となる。チップ型ストリップラインに所
望の容量成性分及び誘導性成分を持たせることで、多層
プリント基板の浮遊容量成分や誘導成分を相殺すること
ができる。In the semiconductor device designing method of the present invention, the high-frequency line is made into a chip type component, which facilitates the impedance designing. By giving the chip type stripline a desired capacitive component and inductive component, it is possible to cancel the stray capacitance component and the inductive component of the multilayer printed board.
【００１３】本発明の半導体装置では、前記チップ型ス
トリップラインは、前記内部ストリップラインと異なる
特性インピーダンスを有することが好ましい。この場
合、内部ストリップラインではインピーダンス整合が取
れない場合には、チップ型ストリップラインを使用し、
インピーダンス整合をとることができる。In the semiconductor device of the present invention, it is preferable that the chip type strip line has a characteristic impedance different from that of the internal strip line. In this case, if impedance matching cannot be obtained with the internal strip line, use the chip type strip line,
Impedance matching can be achieved.
【００１４】また、本発明の半導体装置は、前記プリン
ト基板の表層に表層ストリップラインを更に形成するこ
とが好ましい。チップ型ストリップラインは、接地面に
よりシールドされているため、その直下に表層ストリッ
プラインを形成しても、信号の干渉が起り難い。Further, in the semiconductor device of the present invention, it is preferable that a surface layer strip line is further formed on a surface layer of the printed board. Since the chip-type strip line is shielded by the ground plane, even if the surface layer strip line is formed immediately below it, signal interference is unlikely to occur.
【００１５】本発明の半導体装置は、前記チップ型スト
リップラインと前記表層ストリップラインとが交差する
ことが好ましい。この場合、配線が交差する部分に同軸
配線等を用いて交差させる必要がなく、高周波配線の信
頼性が高まる。In the semiconductor device of the present invention, it is preferable that the chip type strip line and the surface layer strip line intersect. In this case, it is not necessary to use a coaxial wiring or the like to cross the wiring at the crossing portion, and the reliability of the high frequency wiring is improved.
【００１６】本発明の半導体装置は、前記チップ型スト
リップラインを複数備え、該複数のチップ型ストリップ
ラインの特性インピーダンスが相互に異なることが好ま
しい。チップ型ストリップラインは、信号線の幅などの
パラメータにより特性インピーダンスが決定する。複数
の特性インピーダンスを有するチップ型ストリップライ
ンを用意し、これを取り替えて実装することで、インピ
ーダンス整合が容易となる。It is preferable that the semiconductor device of the present invention comprises a plurality of the chip type strip lines, and the characteristic impedances of the plurality of chip type strip lines are different from each other. The characteristic impedance of the chip-type strip line is determined by parameters such as the width of the signal line. Impedance matching is facilitated by preparing a chip-type stripline having a plurality of characteristic impedances and then replacing and mounting the stripline.
【００１７】[0017]
【発明の実施の形態】以下、図面を参照し、本発明の実
施形態例に基づいて、本発明を更に詳細に説明する。図
１は、本発明の一実施形態例の多層プリント基板を用い
た半導体装置を平面模式図として示している。また、図
２は、図１のII−II断面を示している。半導体装置は、
多層プリント基板１００上に、ＩＣチップ１０３、１０
４が搭載され、ＩＣチップ１０３、１０４は、プリント
基板の表面、内層、又は、チップ型ストリップライン１
０２によって接続されている。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in more detail based on the embodiments of the present invention with reference to the drawings. FIG. 1 is a schematic plan view showing a semiconductor device using a multilayer printed board according to an embodiment of the present invention. FIG. 2 shows a II-II cross section of FIG. Semiconductor device
On the multilayer printed circuit board 100, the IC chips 103, 10
4 is mounted, and the IC chips 103 and 104 are the surface of the printed circuit board, the inner layer, or the chip type stripline 1.
Connected by 02.
【００１８】多層プリント基板１００の表層には、部品
搭載用のランドパターン１０５、表層低周波信号線１０
８、及び、表層ストリップラインの信号線１０６が形成
される。ランドパターン１０５には、ＩＣチップ１０３
と、ＩＣチップ１０４と、チップ型ストリップライン１
０２とが搭載される。表層ストリップラインの信号線１
０６、及び、表層低周波信号線１０８は、図１に示すよ
うに、チップ型ストリップライン１０２と交差する。On the surface layer of the multilayer printed circuit board 100, a land pattern 105 for mounting components and a surface layer low frequency signal line 10 are provided.
8 and the signal line 106 of the surface layer strip line is formed. The land pattern 105 has an IC chip 103.
, IC chip 104, and chip type strip line 1
02 and are installed. Surface layer stripline signal line 1
06 and the surface low frequency signal line 108 intersect with the chip type strip line 102 as shown in FIG.
【００１９】多層プリント基板内の配線層は、上面から
順次に数えて、ｉ番目の配線層を第ｉ配線層と呼ぶと、
第１配線層は、表層ストリップラインの信号線１０６と
対向する位置に、接地面（ＧＮＤ面）１１０が配置され
る。第３配線層は、ＩＣチップ１０３の端子から、コン
タクタを介してＩＣチップ１０４に接続される内層スト
リップラインの信号線１０７が配置される。第２及び第
４配線層は、内層ストリップラインの信号線１０７に対
向する位置にＧＮＤ面１１２が配置される。ここで、表
層に形成されるマイクロストリップライン、及び、内層
に形成されるストリップラインは、多層プリント基板で
用いられる一般的な高周波伝送手段である。The wiring layers in the multilayer printed board are sequentially counted from the upper surface, and the i-th wiring layer is called the i-th wiring layer.
In the first wiring layer, a ground plane (GND plane) 110 is arranged at a position facing the signal line 106 of the surface strip line. In the third wiring layer, the signal line 107 of the inner layer strip line connected from the terminal of the IC chip 103 to the IC chip 104 via the contactor is arranged. In the second and fourth wiring layers, the GND surface 112 is arranged at a position facing the signal line 107 of the inner layer strip line. Here, the microstrip line formed on the surface layer and the strip line formed on the inner layer are general high-frequency transmission means used in a multilayer printed circuit board.
【００２０】チップ型ストリップライン１０２は、信号
線１１３と、ＧＮＤ面１１５とが誘電体を介して対向す
るストリップライン構造を有し、チップ部品として構成
される。チップ型ストリップライン１０２は、多層プリ
ント基板１００に、多層プリント基板上に実装される他
の部品と同様に、ランドパターン１０５に半田付され、
電気的に接続される。例えば、高周波信号源として構成
されるＩＣ１０３から出力した高周波信号は、表層スト
リップラインの信号線１０６、内層ストリップラインの
信号線１０７、及び、チップ型ストリップライン１０２
の信号線１１３を介して負荷側のＩＣ１０４に入力され
る。The chip-type stripline 102 has a stripline structure in which the signal line 113 and the GND surface 115 are opposed to each other via a dielectric, and is constructed as a chip component. The chip type strip line 102 is soldered to the land pattern 105 on the multilayer printed circuit board 100 like other components mounted on the multilayer printed circuit board.
It is electrically connected. For example, a high frequency signal output from the IC 103 configured as a high frequency signal source is a signal line 106 of a surface layer strip line, a signal line 107 of an inner layer strip line, and a chip type strip line 102.
Is input to the load-side IC 104 via the signal line 113.
【００２１】本実施形態例では、表層ストリップライ
ン、内層ストリップラインに加えて、高周波信号の伝送
手段としてストリップ線路を内蔵したチップ型ストリッ
プライン１０２を使用している。チップ型ストリップラ
イン１０２のインピーダンスは、ストリップ線路を構成
する信号線１１３の幅、誘電体の比誘電率、信号線１１
３とＧＮＤ面１１５との離隔距離などによって定まる。
これらのパラメータが異なるチップ型ストリップライン
１０２を複数用意し、特性インピーダンスが異なるチッ
プ型ストリップライン１０２の中から良好な特性が取れ
るものを選択して多層プリント基板上に実装すること
で、インピーダンス調整が簡易に行える。このため、プ
リント基板製作後にインピーダンス整合が取れない場合
であっても、多層プリント基板を再設計することなく、
インピーダンス調整をすることができ、信号の反射ロス
等を低減することがきる。In the present embodiment, in addition to the surface layer strip line and the inner layer strip line, a chip type strip line 102 having a built-in strip line as a high frequency signal transmission means is used. The impedance of the chip-type strip line 102 is determined by the width of the signal line 113 forming the strip line, the relative permittivity of the dielectric, and the signal line 11.
3 and the GND surface 115.
Impedance adjustment can be performed by preparing a plurality of chip type striplines 102 having different parameters and selecting one having a good characteristic from the chip type striplines 102 having different characteristic impedances and mounting the chipline stripline 102 on the multilayer printed circuit board. It can be done easily. Therefore, even if impedance matching cannot be obtained after printed circuit board fabrication, without redesigning the multilayer printed circuit board,
Impedance can be adjusted and signal reflection loss and the like can be reduced.
【００２２】本実施形態例のように、高周波線路をチッ
プ部品として構成すれば、高周波線路が占有していた多
層プリント基板の複数の配線層が、別の配線に使えるこ
とになる。配線層をこのように有効に使用することで、
プリント基板の集積化、小型化が可能となる。また、２
本の高周波線路を、互いの信号が干渉することなく交差
させるためには、従来の多層プリント基板の配線では、
最低でも５層（表層マイクロストリップラインに２層＋
内層ストリップラインに３層）の配線層を占有する必要
があったが、本実施形態例ではチップ型ストリップライ
ンと表層ストリップラインとを交差させるため、高周波
線路が占有する配線層は２層となる。チップ型ストリッ
プラインは、接地面によりシールドされているため、表
層配線の信号との干渉を考慮することなく高周波回路の
設計をすることが可能である。このことからも、多層プ
リント基板の配線の自由度が上がり、多層プリント基板
の小型化、集積化が可能となる。If the high-frequency line is constructed as a chip component as in this embodiment, a plurality of wiring layers of the multilayer printed circuit board occupied by the high-frequency line can be used for another wiring. By effectively using the wiring layer in this way,
The printed circuit board can be integrated and miniaturized. Also, 2
In order to cross the high frequency lines of the book without mutual interference of signals, in the wiring of the conventional multilayer printed circuit board,
At least 5 layers (2 layers on the surface microstrip line +
It was necessary to occupy the wiring layer of 3 layers) in the inner layer strip line, but in the present embodiment, since the chip type strip line and the surface layer strip line intersect, the high frequency line occupies two wiring layers. . Since the chip-type stripline is shielded by the ground plane, it is possible to design a high-frequency circuit without considering interference with the signal of the surface wiring. Also from this, the degree of freedom of wiring of the multilayer printed board is increased, and the multilayer printed board can be downsized and integrated.
【００２３】チップ型の部品は、ＩＣチップ等の他の部
品と同様に自動搭載することが可能である。このため、
高周波線路として同軸線路を用いた場合に比較して比べ
て、製作工程が簡易になる。また、断線等による不具合
が発生する可能性が低くなり、高周波線路の信頼性が増
す。ストリップラインを多層プリント基板上に構成する
場合には、プリント基板上のストリップ線路の線幅、誘
電体厚などを、多層プリント基板の設計ごとに管理する
必要があったが、ストリップラインをチップ型の部品と
することで、特性インピーダンスの管理が容易となり、
信頼性が高い高周波線路を形成することができる。Chip-type components can be automatically mounted in the same manner as other components such as IC chips. For this reason,
The manufacturing process is simplified compared to the case where a coaxial line is used as the high frequency line. In addition, the possibility of problems such as disconnection is reduced, and the reliability of the high frequency line is increased. When a stripline is constructed on a multilayer printed circuit board, it was necessary to manage the line width, dielectric thickness, etc. of the stripline on the printed circuit board for each design of the multilayer printed circuit board. It becomes easy to manage the characteristic impedance by using
It is possible to form a high-frequency line with high reliability.
【００２４】なお、上記実施形態例では、チップ型スト
リップラインの信号線路が１本の場合で説明したが、信
号線が２本以上となる高周波線路の場合も同様の効果が
得られる。また、チップ型ストリップラインの特性イン
ピーダンスは、純抵抗成分のみをもつことを想定して説
明したが、チップ内に容量性成分、誘導性成分を意図的
に含ませることにより、多層プリント基板のもつ浮遊容
量成分や誘導成分を相殺するインピーダンス整合が可能
となり、従来使用していたインピーダンス調整用のチッ
プコンデンサやチップインダクタンスなどの部品を減ら
すことが可能となる。また、チップ型ストリップライン
を用いて構成される高周波線路は、ＩＣチップやパッケ
ージに限定されず、多層プリント基板に配置される何れ
かの高周波線路の一部をチップ型ストリップラインとし
て構成すればよい。In the above embodiment, the case where the signal line of the chip type strip line is one has been described, but the same effect can be obtained also in the case of a high frequency line having two or more signal lines. The characteristic impedance of the chip-type stripline has been described assuming that it has only a pure resistance component. However, by intentionally including a capacitive component and an inductive component in the chip, the characteristic impedance of the multilayer printed circuit board is improved. Impedance matching that cancels stray capacitance components and inductive components becomes possible, and it is possible to reduce the number of components such as chip capacitors and chip inductances that have been used conventionally for impedance adjustment. Further, the high frequency line configured by using the chip type strip line is not limited to the IC chip or the package, and any one of the high frequency lines arranged on the multilayer printed board may be configured as the chip type strip line. .
【００２５】以上、本発明をその好適な実施形態例に基
づいて説明したが、半導体装置及び半導体装置の設計方
法は、上記実施形態例にのみ限定されるものでなく、上
記実施形態例の構成から種々の修正及び変更を施した半
導体装置及び半導体装置の設計方法も、本発明の範囲に
含まれる。Although the present invention has been described based on the preferred embodiments thereof, the semiconductor device and the method for designing the semiconductor device are not limited to the above embodiments, and the configuration of the above embodiments is not limited thereto. The semiconductor device and the method for designing the semiconductor device which are variously modified and changed are also included in the scope of the present invention.
【００２６】[0026]
【発明の効果】以上説明したように、本発明の半導体装
置及び半導体装置の設計方法は、多層配線のプリント基
板において、高周波線路をチップ型の部品として構成す
る。このため、予め特性インピーダンスが異なるチップ
型ストリップラインを複数用意し、これらのなかから、
所望のインピーダンス特性を有するチップ型ストリップ
ラインを選択して実装することで、インピーダンス整合
が簡易に行うことができ、多層プリント基板の再設計に
よる時間とコストを削減することができる。また、高周
波線路を多層プリント基板からチップ型の部品へ移すこ
とで、多層プリント基板内で複数の配線層を占有する高
周波線路として使用されていたスペースを、他の信号線
や電源線で使用できるようになる。このため、配線層の
配線効率が向上し、多層プリント基板を実装する半導体
装置の小型化が可能になる。As described above, according to the semiconductor device and the method for designing a semiconductor device of the present invention, the high frequency line is formed as a chip type component in the printed wiring board of the multilayer wiring. For this reason, a plurality of chip-type striplines with different characteristic impedances are prepared in advance, and from these,
By selecting and mounting a chip-type stripline having desired impedance characteristics, impedance matching can be easily performed, and time and cost for redesigning the multilayer printed circuit board can be reduced. In addition, by moving the high-frequency line from the multilayer printed circuit board to chip-type components, the space used as the high-frequency line that occupies multiple wiring layers in the multilayer printed circuit board can be used for other signal lines and power supply lines. Like Therefore, the wiring efficiency of the wiring layer is improved, and the semiconductor device mounting the multilayer printed board can be downsized.
【図１】本発明の一実施形態例のチップ型高周波線を用
いた多層プリント配線基板を上面から見た模式図。FIG. 1 is a schematic view of a multilayer printed wiring board using a chip-type high-frequency line according to an embodiment of the present invention as viewed from above.
【図２】図１のII−II断面図。FIG. 2 is a sectional view taken along line II-II of FIG.
１００：多層プリント基板 １０２；チップ型ストリップライン １０３、１０４：ＩＣチップ １０５：部品搭載用ランドパターン １０６：表層マイクロストリップラインの信号線 １０７：内層ストリップラインの信号線 １０８：低周波信号線路 １１０、１１２、１１５：ＧＮＤ面 １１３：信号線 100: multilayer printed circuit board 102; Chip type strip line 103, 104: IC chip 105: Land pattern for component mounting 106: Signal line of surface microstrip line 107: signal line of inner layer strip line 108: Low frequency signal line 110, 112, 115: GND surface 113: signal line
Claims (6)
を有するプリント基板と、該プリント基板上に搭載され
前記内部ストリップラインを介して相互に接続された少
なくとも２つの半導体チップ又はパッケージとを備える
半導体装置において、 前記半導体チップ又はパッケージの間を接続するチップ
型ストリップラインを前記多層プリント基板上に搭載し
たことを特徴とする半導体装置。1. A semiconductor device comprising: a printed circuit board having at least one layer of internal strip lines; and at least two semiconductor chips or packages mounted on the printed circuit board and connected to each other via the internal strip lines. A chip type stripline for connecting between the semiconductor chips or packages is mounted on the multilayer printed board.
内部ストリップラインと異なる特性インピーダンスを有
する、請求項１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the chip strip line has a characteristic impedance different from that of the internal strip line.
プラインを更に形成した、請求項１又は２に記載の半導
体装置。3. The semiconductor device according to claim 1, further comprising a surface strip line formed on a surface layer of the printed board.
層ストリップラインとが交差する、請求項３に記載の半
導体装置。4. The semiconductor device according to claim 3, wherein the chip-type stripline and the surface layer stripline intersect each other.
え、該複数のチップ型ストリップラインの特性インピー
ダンスが相互に異なる、請求項１〜４の何れかに記載の
半導体装置。5. The semiconductor device according to claim 1, wherein a plurality of the chip type strip lines are provided, and the characteristic impedances of the plurality of the chip type strip lines are different from each other.
置を設計する方法であって、 前記チップ型ストリップラインに、容量性成分及び誘導
性成分の少なくとも一方を持たせることを特徴とする半
導体装置の設計方法。6. The method for designing a semiconductor device according to claim 1, wherein the chip type stripline has at least one of a capacitive component and an inductive component. Method of designing semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002098645A JP4026052B2 (en) | 2002-04-01 | 2002-04-01 | Semiconductor device and semiconductor device design method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002098645A JP4026052B2 (en) | 2002-04-01 | 2002-04-01 | Semiconductor device and semiconductor device design method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298318A true JP2003298318A (en) | 2003-10-17 |
| JP4026052B2 JP4026052B2 (en) | 2007-12-26 |
Family
ID=29387984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002098645A Expired - Fee Related JP4026052B2 (en) | 2002-04-01 | 2002-04-01 | Semiconductor device and semiconductor device design method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4026052B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6070909B2 (en) * | 2014-12-01 | 2017-02-01 | 株式会社村田製作所 | Electronic device, electrical element and tray for electrical element |
-
2002
- 2002-04-01 JP JP2002098645A patent/JP4026052B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6070909B2 (en) * | 2014-12-01 | 2017-02-01 | 株式会社村田製作所 | Electronic device, electrical element and tray for electrical element |
| JP6070908B2 (en) * | 2014-12-01 | 2017-02-01 | 株式会社村田製作所 | Electronics |
| CN106465541A (en) * | 2014-12-01 | 2017-02-22 | 株式会社村田制作所 | Electronic apparatus, electrical element, and electrical element tray |
| JPWO2016088592A1 (en) * | 2014-12-01 | 2017-04-27 | 株式会社村田製作所 | Electronic device, electrical element and tray for electrical element |
| JPWO2016088693A1 (en) * | 2014-12-01 | 2017-04-27 | 株式会社村田製作所 | Electronics |
| JP2017130651A (en) * | 2014-12-01 | 2017-07-27 | 株式会社村田製作所 | High-frequency transmission line substrate |
| US10270150B2 (en) | 2014-12-01 | 2019-04-23 | Murata Manufacturing Co., Ltd. | Electronic apparatus |
| CN106465541B (en) * | 2014-12-01 | 2019-06-18 | 株式会社村田制作所 | Electronic equipment, electrical component and electrical component pallet |
| US10424824B2 (en) | 2014-12-01 | 2019-09-24 | Murata Manufacturing Co., Ltd. | Electronic apparatus, electrical element, and electrical element tray |
| CN111447737A (en) * | 2014-12-01 | 2020-07-24 | 株式会社村田制作所 | Electronic device |
| CN111447737B (en) * | 2014-12-01 | 2023-05-05 | 株式会社村田制作所 | Electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4026052B2 (en) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7978031B2 (en) | High frequency module provided with power amplifier | |
| EP1354502B1 (en) | High frequency printed circuit board via | |
| US6914500B2 (en) | Filter circuit device and method of manufacturing the same | |
| US20020105083A1 (en) | Multi-layer interconnect module and method of interconnection | |
| JP4450079B2 (en) | High frequency module | |
| US20130250536A1 (en) | Electronic device | |
| JP2007173858A (en) | Filter structures for integrated circuit interfaces | |
| JP4656212B2 (en) | Connection method | |
| JP2003519925A (en) | Interconnect device and method | |
| US6643924B2 (en) | Method of manufacturing a distributed constant filter circuit module | |
| JP4492708B2 (en) | High frequency module | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JP2006074014A (en) | Multilayer printed board, and method for controlling impedance of microstrip line | |
| JPH10270976A (en) | Branching filter package | |
| JP2006042098A (en) | High frequency wiring board | |
| US20150080050A1 (en) | Composite module | |
| JP2004304401A (en) | High-frequency multilayered circuit board | |
| JP2003298318A (en) | Semiconductor device and method of designing semiconductor device | |
| JP2000277657A (en) | Multilayer wiring board | |
| JP4377725B2 (en) | High frequency wiring board | |
| JP2008078184A (en) | Multilayer wiring board for mounting high-frequency chip, and high-frequency circuit module | |
| JPH1197962A (en) | High-frequency component | |
| JP4502019B2 (en) | High frequency module | |
| JP2004259959A (en) | Wiring board | |
| JP3833426B2 (en) | High frequency wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |