JP2004055598A - Package for high-frequency module - Google Patents
Package for high-frequency module Download PDFInfo
- Publication number
- JP2004055598A JP2004055598A JP2002207100A JP2002207100A JP2004055598A JP 2004055598 A JP2004055598 A JP 2004055598A JP 2002207100 A JP2002207100 A JP 2002207100A JP 2002207100 A JP2002207100 A JP 2002207100A JP 2004055598 A JP2004055598 A JP 2004055598A
- Authority
- JP
- Japan
- Prior art keywords
- package
- signal line
- gnd
- layer
- pattern layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は高周波モジュール用パッケージに関し、特に伝送特性を向上させた高周波モジュール用パッケージに関する。
【0002】
【従来の技術】
従来より、積層構造をとる誘電体パッケージであって、高周波の信号を通過させるものが知られている。
【0003】
図15は、積層構造をとる誘電体パッケージの断面図である。例えば周波数5GHz程度以下の周波数の信号が通過する配線(RF信号線)構造として、図15に示すような構造が考えられている。
【0004】
図15を参照して、この誘電体パッケージは第1層〜第5層の導体パターン層と、各層に介在する誘電体層とから構成されている。
【0005】
図16〜図20は、第5層〜第1層の各層の導体パターンを平面的に見た図である。図16〜図20に関しては、ハッチングにより導体部分を示している。
【0006】
導体パターン層の最下部を構成する第1層は、パッケージ裏面パターン層(6)と呼ばれ、このパターン層により配線構造が外部に電気的に接続される。
【0007】
導体パターン層の下から数えて第4層目は、チップ接続用パターン層(5)と呼ばれ、チップが直接接続される層である。第4層および第1層には、それぞれチップ接続用RF信号線(2)とパッケージ裏面RF信号線(4)とが設けられている。チップ接続用RF信号線(2)とパッケージ裏面RF信号線(4)とは、第1層から第4層を貫通するRF信号線ビア(3)によって電気的に接続される。
【0008】
第1層、第4層および第5層にはGND(グランド)パターン(1)が設けられ、それぞれはGNDビア(7)により電気的に接続される。
【0009】
【発明が解決しようとする課題】
しかしながら、さらに高周波化が進み、例えば10GHz程度以上の信号を通過させる場合になると、上述のように構成されたパッケージでは伝送特性が悪化するという問題がある。
【0010】
この発明は上述の問題点を解決するためになされたものであり、高周波化が進んだ場合においても良好な伝送特性を得ることができる高周波モジュール用パッケージを提供することを目的としている。
【0011】
【課題を解決するための手段】
高周波化が進んだ場合における伝送特性の悪化の原因としては、以下の要素が考えられる。
【0012】
・チップ接続用RF信号線(2)とRF信号線ビア(3)との接続部と、その周囲のGNDパターン(1)との容量結合
・パッケージ裏面RF信号線(4)とRF信号線ビア(3)との接続部と、その周囲のGNDパターン(1)との容量結合
・チップ接続用RF信号線(2)とRF信号線ビア(3)との接続部と、チップ接続用パターン層(5)よりも上層(第5層)のGNDパターン(1)との容量結合
・チップ接続用パターン層(5)とパッケージ裏面パターン層(6)とを結ぶGNDビア(7)の共振
すなわち、図15〜図20に示す例において、チップ接続用RF信号線(2)は、特性インピーダンスが例えば50Ωの、コプレナ線路構造あるいはグランデッドコプレナ線路構造を構成している。また、チップ接続用パターン層(5)とパッケージ裏面パターン層(6)とを結ぶRF信号線ビア(3)は、RF信号線ビア(3)周囲にGNDビア(7)を配置することにより、特性インピーダンスが、例えば同様に50Ωとなるように設計されている。
【0013】
ところが、図15〜図20に示す従来の構造では、チップ接続用RF信号線(2)とRF信号線ビア(3)との接続部は、周囲のGNDパターン(1)との容量結合が大きい構造となっている。この不要な容量が、特性インピーダンスの不整合を引き起こし、結果として伝送特性が劣化するのである。
【0014】
また、パッケージ裏面RF信号線(4)およびRF信号線ビア(3)の接続部と、その周囲のGNDパターン(1)との容量結合についても同様である。すなわち、図20において、パッケージ裏面RF信号線(4)は、特性インピーダンスが例えば50Ωの、コプレナ線路構造あるいはグランデッドコプレナ線路構造を構成している。また、チップ接続用RF信号線(2)とパッケージ裏面RF信号線(4)とを結ぶRF信号線ビア(3)は、RF信号線ビア(3)の周囲にGNDビア(7)を配置することにより、特性インピーダンスを、例えば同様に50Ωに設計している。
【0015】
ところが、図20に示す従来の構造では、パッケージ裏面RF信号線(4)およびRF信号線ビア(3)の接続部と、その周囲のGNDパターン(1)との容量結合が大きい構造となっており、不要な容量が、特性インピーダンスの不整合を引き起こし、伝送特性が劣化するのである。
【0016】
また、チップ接続用RF信号線(2)およびRF信号線ビア(3)の接続部と、チップ接続用パターン層(5)よりも上層(例えば図15における第5層)のGNDパターン(1)とについても同様に、容量結合が大きい構造となっているため、不要な容量が特性インピーダンスの不整合を引き起こし、伝送特性が劣化するという問題がある。
【0017】
さらに、チップ接続用パターン層(5)とパッケージ裏面パターン層(6)とを結ぶGNDビア(7)に関して、図15〜図20に示す従来の構造では、周波数がより高周波になってくると、チップ接続用パターン層(5)とパッケージ裏面パターン層(6)とを結ぶGNDビア(7)のビア長がおよそλ/2(λ:波長)に等しいとき、共振が発生するという問題がある。共振は、特定の周波数の信号が通過しない(信号の特定の部分に特異点が生じる)という問題発生の原因となる。
【0018】
上記課題を解決するため、本発明は以下の構成を備えている。
すなわちこの発明のある局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、RF信号線およびGNDそれぞれに対してビアで接続した高周波モジュールパッケージであって、チップ接続用パターン層のRF信号線と、RF信号線ビアとの接続部周辺におけるGNDパターンを削除していることを特徴とする。
【0019】
この発明の他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、RF信号線およびGNDそれぞれに対してビアで接続した高周波モジュールパッケージであって、パッケージ裏面パターン層のRF信号線と、RF信号線ビアとの接続部周辺におけるGNDパターンを削除していることを特徴とする。
【0020】
この発明のさらに他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、RF信号線およびGNDそれぞれに対してビアで接続した高周波モジュールパッケージであって、チップ接続用パターン層のRF信号線とそれよりも上層のGNDパターンとの距離を増大させる構造を備えたことを特徴とする。
【0021】
この発明のさらに他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、RF信号線およびGNDそれぞれに対してビアで接続した高周波モジュールパッケージであって、チップ接続用パターン層のRF信号線とパッケージ裏面パターン層のRF信号線とを接続するRF信号線ビアを、2段以上にずらした構造を備えたことを特徴とする。
【0022】
この発明のさらに他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、RF信号線およびGNDそれぞれに対してビアで接続した高周波モジュールパッケージであって、RF信号線に流れる信号の波長がλであるときに、各層のGNDパターン間の距離がλ/2以下になるようにされていることを特徴とする。
【0023】
【発明の実施の形態】
[第1の実施の形態]
図1は、本発明の第1の実施の形態における積層構造をとる誘電体パッケージの断面図であり、図15に対応する図である。また、図2〜図6は、各層の導体パターンを平面的に見た図である。図2〜図6に関しては、ハッチングにより導体部分を示している。
【0024】
以下に、本実施の形態における誘電体パッケージが従来技術と異なる部分について説明する。
【0025】
まず、図1を参照して、本実施の形態においては第4層(チップ接続用パターン層(5))の右部分のGNDパターン(1)が削除されている。すなわち図17の従来例の構造と図3の本実施の形態の構造とを比較して、本実施の形態においては、チップ接続用RF信号線(2)およびRF信号線ビア(3)の接続部と、その周囲のGNDパターン(1)との容量を低減させるために、チップ接続用RF信号線(2)およびRF信号線ビア(3)の接続部周辺におけるGNDパターンが削除されている。より詳しくは、図3に示されるようにチップ接続用RF信号線(2)はRF信号線ビア(3)に向かうにつれパターンが細くなる形状を示しており、導体部分が形成されていない部分(図中白抜きで示される部分)は、チップ接続用RF信号線(2)が存在する方向からRF信号線ビア(3)が存在する方向に進むにつれて太くなっている。
【0026】
また、RF信号線ビア(3)の右部分のGNDパターン(1)は削除されている。
【0027】
なお、図4および5に示されるように、第3層および第2層においては、4本のGNDビア(7)を接続するためのGNDパターン(1)が面状に形成されている。
【0028】
さらに、図6に示されるように、パッケージ裏面RF信号線(4)およびRF信号線ビア(3)の接続部と、その周囲のGNDパターン(1)との容量を低減させるために、パッケージ裏面RF信号線(4)およびRF信号線ビア(3)の接続部周辺におけるGNDパターン(1)が削除されている。これにより、第1層においてもRF信号線ビア(3)からその周囲のGNDパターン(1)までの距離が長くなっている。
【0029】
このようにして、本実施の形態においては、パッケージにおいて不要な容量を少なくすることができる。これにより、特性インピーダンスの不整合が生じることによる伝送特性の劣化を防ぐことができる。
【0030】
[第2の実施の形態]
図7は、本発明の第2の実施の形態における積層構造をとる誘電体パッケージの断面図である。
【0031】
本実施の形態における誘電体パッケージが第1の実施の形態における誘電体パッケージと異なるのは、チップ接続用RF信号線(2)およびRF信号線ビア(3)の接続部と、チップ接続用パターン層(5)よりも上層のGNDパターン(1)との容量を低減させるために、チップ接続用パターン層(5)とチップ接続用パターン層(5)よりも上層のGNDパターン(1)との距離を増大させ、この部分における不要な容量を特性インピーダンスの不整合が生じない程度に小さくした点である。
【0032】
これにより、本実施の形態においては、パッケージにおいて不要な容量を第1の実施の形態よりもさらに少なくすることができる。そして、特性インピーダンスの不整合が生じることによる伝送特性の劣化を防ぐことができる。
【0033】
[第3の実施の形態]
図8は、本発明の第3の実施の形態における積層構造をとる誘電体パッケージの断面図であり、図15に対応する図である。また、図9〜図13は、各層の導体パターンを平面的に見た図である。図9〜図13に関しては、ハッチングにより導体部分を示している。
【0034】
本実施の形態における誘電体パッケージが第1の実施の形態における誘電体パッケージと異なるのは、RF信号線ビア(3)により、チップ接続用パターン層(5)と仲介層(チップ接続用パターン層(5)の下層であり、図8の例では第3層)のRF信号線(10)(図11参照)とを、チップ接続用パターン層(5)の空気に面した位置から接続している点である。また、仲介層のRF信号線(10)とパッケージ裏面パターン層(6)とがビアで接続される。これにより、本実施の形態におけるパッケージは、図8に示されるように2段以上にビアをずらした構造を採ることになる。これにより、チップ接続用RF信号線(2)とチップ接続用パターン層(5)よりも上層のGNDパターン(1)との距離を増大させ、この部分における不要な容量を特性インピーダンスの不整合が生じない程度に小さくすることができる。これにより、伝送特性の劣化を防ぐことができる。
【0035】
なお、上記実施の形態においてはビアを2段にずらすこととしたが、2段以上にずらすようにしてもよい。
【0036】
さらに、上述の実施の形態において、チップ接続用パターン層(5)とパッケージ裏面パターン層(6)とを結ぶGNDビア(7)の共振対策として、各層のGNDパターン間の距離がλ/2以下となるようにGNDパターンを設置することが望ましい(RF信号線に流れる信号の波長がλであるものとする)。
【0037】
図14は、第3の実施の形態における効果を説明するための図である。
このグラフにおいて、横軸はパッケージを流れる信号の周波数を示し、縦軸は反射を示している。グラフ中、実線で第3の実施の形態のようにビアを2段構造とした場合の特性を示し、点線で第1の実施の形態のようにビアを1段構造とした場合の特性を示している。
【0038】
図に示されるようにビアを2段にした方が、高周波数領域における反射を抑えることができるという効果があることがわかる。
【0039】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における半導体パッケージの断面図である。
【図2】図1の半導体パッケージの第5層の導体パターンを平面的に見た図である。
【図3】図1の半導体パッケージの第4層の導体パターンを平面的に見た図である。
【図4】図1の半導体パッケージの第3層の導体パターンを平面的に見た図である。
【図5】図1の半導体パッケージの第2層の導体パターンを平面的に見た図である。
【図6】図1の半導体パッケージの第1層の導体パターンを平面的に見た図である。
【図7】本発明の第2の実施の形態における半導体パッケージの断面図である。
【図8】本発明の第3の実施の形態における半導体パッケージの断面図である。
【図9】図8の半導体パッケージの第5層の導体パターンを平面的に見た図である。
【図10】図8の半導体パッケージの第4層の導体パターンを平面的に見た図である。
【図11】図8の半導体パッケージの第3層の導体パターンを平面的に見た図である。
【図12】図8の半導体パッケージの第2層の導体パターンを平面的に見た図である。
【図13】図8の半導体パッケージの第1層の導体パターンを平面的に見た図である。
【図14】第3の実施の形態における効果を示す図である。
【図15】従来技術における半導体パッケージの断面図である。
【図16】図15の半導体パッケージの第5層の導体パターンを平面的に見た図である。
【図17】図15の半導体パッケージの第4層の導体パターンを平面的に見た図である。
【図18】図15の半導体パッケージの第3層の導体パターンを平面的に見た図である。
【図19】図15の半導体パッケージの第2層の導体パターンを平面的に見た図である。
【図20】図15の半導体パッケージの第1層の導体パターンを平面的に見た図である。
【符号の説明】
1 GNDパターン、2 チップ接続用RF信号線、3 RF信号線ビア、4パッケージ裏面RF信号線、5 チップ接続用パターン層、6 パッケージ裏面パターン層、7 GNDビア、10 仲介層RF信号線。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a package for a high-frequency module, and more particularly to a package for a high-frequency module with improved transmission characteristics.
[0002]
[Prior art]
2. Description of the Related Art Hitherto, there has been known a dielectric package having a laminated structure that allows passage of a high-frequency signal.
[0003]
FIG. 15 is a sectional view of a dielectric package having a laminated structure. For example, a structure as shown in FIG. 15 is considered as a wiring (RF signal line) structure through which a signal having a frequency of about 5 GHz or less passes.
[0004]
Referring to FIG. 15, this dielectric package includes first to fifth conductive pattern layers and a dielectric layer interposed between the layers.
[0005]
FIGS. 16 to 20 are plan views of the conductor patterns of the fifth to first layers. 16 to 20, the conductor portions are indicated by hatching.
[0006]
The first layer constituting the lowermost part of the conductor pattern layer is called a package backside pattern layer (6), and the wiring structure is electrically connected to the outside by this pattern layer.
[0007]
The fourth layer counted from below the conductor pattern layer is called a chip connection pattern layer (5), and is a layer to which chips are directly connected. The fourth layer and the first layer are provided with an RF signal line for chip connection (2) and an RF signal line (4) on the back surface of the package, respectively. The RF signal line for chip connection (2) and the RF signal line on the back surface of the package (4) are electrically connected by an RF signal line via (3) penetrating the first to fourth layers.
[0008]
The first layer, the fourth layer, and the fifth layer are provided with a GND (ground) pattern (1), and each is electrically connected to a GND via (7).
[0009]
[Problems to be solved by the invention]
However, when the frequency is further increased and a signal of, for example, about 10 GHz or more is allowed to pass, there is a problem that the transmission characteristics are deteriorated in the package configured as described above.
[0010]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to provide a high-frequency module package that can obtain good transmission characteristics even when the frequency is increased.
[0011]
[Means for Solving the Problems]
The following factors are considered as causes of the deterioration of the transmission characteristics when the frequency is increased.
[0012]
-Capacitive coupling between the connection between the RF signal line for chip connection (2) and the RF signal line via (3) and the GND pattern (1) around it-RF signal line (4) on the back of the package and the RF signal line via (3) Capacitive coupling between the GND pattern (1) and the surrounding GND pattern (1), the connection between the RF signal line (2) for chip connection and the RF signal line via (3), and the pattern layer for chip connection The resonance of the GND via (7) connecting the capacitive coupling / chip connecting pattern layer (5) with the GND pattern (1) above (5th layer) and the package backside pattern layer (6), that is, In the examples shown in FIGS. 15 to 20, the RF signal line for chip connection (2) has a coplanar line structure or a grounded coplanar line structure having a characteristic impedance of, for example, 50Ω. The RF signal line via (3) connecting the chip connection pattern layer (5) and the package backside pattern layer (6) is formed by disposing a GND via (7) around the RF signal line via (3). The characteristic impedance is designed to be, for example, 50Ω similarly.
[0013]
However, in the conventional structure shown in FIGS. 15 to 20, the connection between the RF signal line for chip connection (2) and the RF signal line via (3) has a large capacitive coupling with the surrounding GND pattern (1). It has a structure. This unnecessary capacitance causes a mismatch in characteristic impedance, and as a result, transmission characteristics deteriorate.
[0014]
The same applies to the capacitive coupling between the connection portion of the RF signal line (4) on the back surface of the package and the RF signal line via (3) and the surrounding GND pattern (1). That is, in FIG. 20, the RF signal line (4) on the rear surface of the package forms a coplanar line structure or a grounded coplanar line structure having a characteristic impedance of, for example, 50Ω. Further, as the RF signal line via (3) connecting the chip connecting RF signal line (2) and the package rear surface RF signal line (4), a GND via (7) is arranged around the RF signal line via (3). Thus, the characteristic impedance is designed to be, for example, 50Ω in the same manner.
[0015]
However, the conventional structure shown in FIG. 20 has a structure in which the connection between the RF signal line (4) on the back of the package and the RF signal line via (3) and the surrounding GND pattern (1) have large capacitive coupling. As a result, unnecessary capacitance causes mismatching of characteristic impedance, and transmission characteristics deteriorate.
[0016]
In addition, the connection portion of the chip connection RF signal line (2) and the RF signal line via (3), and the GND pattern (1) in a layer above the chip connection pattern layer (5) (for example, the fifth layer in FIG. 15). Similarly, both have a structure in which the capacitive coupling is large, so that there is a problem that unnecessary capacitance causes mismatching of characteristic impedance and transmission characteristics deteriorate.
[0017]
Further, with respect to the GND via (7) connecting the chip connection pattern layer (5) and the package backside pattern layer (6), in the conventional structure shown in FIGS. 15 to 20, when the frequency becomes higher, When the via length of the GND via (7) connecting the chip connection pattern layer (5) and the package backside pattern layer (6) is approximately equal to λ / 2 (λ: wavelength), there is a problem that resonance occurs. The resonance causes a problem that a signal of a specific frequency does not pass (a singular point occurs in a specific portion of the signal).
[0018]
In order to solve the above problems, the present invention has the following configurations.
That is, according to one aspect of the present invention, a high-frequency module package includes a high-frequency module in which a chip connection pattern layer and a package backside pattern layer of a dielectric package having a multilayer structure are connected to an RF signal line and a GND by vias. A module package, wherein a GND pattern around a connection portion between an RF signal line of a chip connection pattern layer and an RF signal line via is removed.
[0019]
According to another aspect of the present invention, a high-frequency module package includes a high-frequency module in which a chip connection pattern layer and a package backside pattern layer of a dielectric package having a laminated structure are connected to RF signal lines and GND by vias. A module package, wherein a GND pattern around a connection portion between an RF signal line on a package backside pattern layer and an RF signal line via is deleted.
[0020]
According to still another aspect of the present invention, in the high-frequency module package, the chip connection pattern layer and the package backside pattern layer of the dielectric package having a laminated structure are connected to the RF signal line and the GND by vias. A high-frequency module package characterized by having a structure for increasing a distance between an RF signal line of a chip connection pattern layer and a GND pattern above the RF signal line.
[0021]
According to still another aspect of the present invention, in the high-frequency module package, the chip connection pattern layer and the package backside pattern layer of the dielectric package having a laminated structure are connected to the RF signal line and the GND by vias. A high-frequency module package having a structure in which an RF signal line via connecting an RF signal line of a chip connection pattern layer and an RF signal line of a package back pattern layer is shifted by two or more stages. .
[0022]
According to still another aspect of the present invention, in the high-frequency module package, the chip connection pattern layer and the package backside pattern layer of the dielectric package having a laminated structure are connected to the RF signal line and the GND by vias. A high-frequency module package characterized in that when a wavelength of a signal flowing through an RF signal line is λ, a distance between GND patterns of each layer is λ / 2 or less.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
[First Embodiment]
FIG. 1 is a sectional view of a dielectric package having a laminated structure according to the first embodiment of the present invention, and is a view corresponding to FIG. FIGS. 2 to 6 are plan views of the conductor patterns of the respective layers. 2 to 6, the conductor portions are indicated by hatching.
[0024]
Hereinafter, portions of the dielectric package according to the present embodiment that are different from the conventional technology will be described.
[0025]
First, referring to FIG. 1, in the present embodiment, the GND pattern (1) on the right side of the fourth layer (chip connection pattern layer (5)) is deleted. That is, the structure of the conventional example of FIG. 17 is compared with the structure of the present embodiment of FIG. 3, and in the present embodiment, the connection of the chip connecting RF signal line (2) and the RF signal line via (3) is performed. In order to reduce the capacitance between the portion and the GND pattern (1) surrounding the portion, the GND pattern around the connection portion of the RF signal line for chip connection (2) and the RF signal line via (3) is deleted. More specifically, as shown in FIG. 3, the RF signal line for chip connection (2) has a shape in which the pattern becomes thinner toward the RF signal line via (3), and the portion where the conductor portion is not formed ( The portion shown in white in the figure) becomes thicker in the direction in which the RF signal line via (3) is present from the direction in which the chip-connecting RF signal line (2) is present.
[0026]
Also, the GND pattern (1) on the right part of the RF signal line via (3) has been deleted.
[0027]
As shown in FIGS. 4 and 5, in the third and second layers, GND patterns (1) for connecting four GND vias (7) are formed in a plane.
[0028]
Further, as shown in FIG. 6, in order to reduce the capacitance between the connection portion between the RF signal line (4) and the RF signal line via (3) on the package back surface and the GND pattern (1) around the connection portion, the package back surface is reduced. The GND pattern (1) around the connection between the RF signal line (4) and the RF signal line via (3) is deleted. Thus, also in the first layer, the distance from the RF signal line via (3) to the surrounding GND pattern (1) is increased.
[0029]
Thus, in the present embodiment, unnecessary capacity in the package can be reduced. As a result, it is possible to prevent the transmission characteristics from deteriorating due to the mismatch of the characteristic impedance.
[0030]
[Second embodiment]
FIG. 7 is a sectional view of a dielectric package having a laminated structure according to the second embodiment of the present invention.
[0031]
The dielectric package according to the present embodiment is different from the dielectric package according to the first embodiment in that the connection portions of the chip connection RF signal line (2) and the RF signal line via (3) and the chip connection pattern are provided. In order to reduce the capacitance of the GND pattern (1) above the layer (5), the chip connection pattern layer (5) is connected to the GND pattern (1) above the chip connection pattern layer (5). The point is that the distance is increased, and unnecessary capacitance in this part is reduced to such a degree that characteristic impedance mismatch does not occur.
[0032]
As a result, in the present embodiment, unnecessary capacitance in the package can be further reduced as compared with the first embodiment. Then, it is possible to prevent the transmission characteristics from deteriorating due to the mismatch of the characteristic impedance.
[0033]
[Third Embodiment]
FIG. 8 is a sectional view of a dielectric package having a laminated structure according to the third embodiment of the present invention, and corresponds to FIG. 9 to 13 are plan views of the conductor pattern of each layer as viewed in plan. 9 to 13, the conductor portions are indicated by hatching.
[0034]
The difference between the dielectric package according to the present embodiment and the dielectric package according to the first embodiment is that the RF signal line via (3) allows the chip connection pattern layer (5) and the intermediate layer (chip connection pattern layer). An RF signal line (10) (see FIG. 11) which is a lower layer of the (5) layer in the example of FIG. 8) is connected from a position facing the air of the chip connection pattern layer (5). It is a point. Further, the RF signal line (10) of the mediation layer and the package backside pattern layer (6) are connected by a via. Thus, the package according to the present embodiment has a structure in which the vias are shifted by two or more stages as shown in FIG. As a result, the distance between the chip-connecting RF signal line (2) and the GND pattern (1) above the chip-connecting pattern layer (5) is increased, and unnecessary capacitance in this portion is reduced by characteristic impedance mismatch. It can be so small that it does not occur. As a result, deterioration of the transmission characteristics can be prevented.
[0035]
In the above embodiment, the vias are shifted in two stages, but the vias may be shifted in two or more stages.
[0036]
Further, in the above-described embodiment, as a measure against resonance of the GND via (7) connecting the chip connection pattern layer (5) and the package backside pattern layer (6), the distance between the GND patterns of each layer is λ / 2 or less. It is desirable to provide a GND pattern such that the wavelength of a signal flowing through the RF signal line is λ.
[0037]
FIG. 14 is a diagram for explaining an effect in the third embodiment.
In this graph, the horizontal axis indicates the frequency of a signal flowing through the package, and the vertical axis indicates reflection. In the graph, the solid line shows the characteristics when the via has a two-stage structure as in the third embodiment, and the dotted line shows the characteristics when the via has a one-stage structure as in the first embodiment. ing.
[0038]
As shown in the figure, it can be seen that two stages of vias have an effect of suppressing reflection in a high frequency region.
[0039]
The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
[Brief description of the drawings]
FIG. 1 is a sectional view of a semiconductor package according to a first embodiment of the present invention.
FIG. 2 is a plan view of a fifth-layer conductor pattern of the semiconductor package of FIG. 1;
FIG. 3 is a plan view of a conductor pattern of a fourth layer of the semiconductor package of FIG. 1;
FIG. 4 is a plan view of a third-layer conductor pattern of the semiconductor package of FIG. 1;
FIG. 5 is a plan view of a conductive pattern of a second layer of the semiconductor package of FIG. 1;
FIG. 6 is a plan view of a first-layer conductor pattern of the semiconductor package of FIG. 1;
FIG. 7 is a sectional view of a semiconductor package according to a second embodiment of the present invention.
FIG. 8 is a sectional view of a semiconductor package according to a third embodiment of the present invention.
FIG. 9 is a plan view of a fifth-layer conductor pattern of the semiconductor package of FIG. 8;
FIG. 10 is a plan view of a conductor pattern of a fourth layer of the semiconductor package of FIG. 8;
FIG. 11 is a plan view of a third-layer conductor pattern of the semiconductor package of FIG. 8;
FIG. 12 is a plan view of a conductive pattern of a second layer of the semiconductor package of FIG. 8;
FIG. 13 is a plan view of a conductive pattern of a first layer of the semiconductor package of FIG. 8;
FIG. 14 is a diagram showing an effect in the third embodiment.
FIG. 15 is a cross-sectional view of a semiconductor package in the related art.
16 is a plan view of a fifth-layer conductor pattern of the semiconductor package of FIG. 15;
17 is a plan view of a conductor pattern of a fourth layer of the semiconductor package of FIG. 15;
18 is a plan view of a third-layer conductor pattern of the semiconductor package of FIG. 15;
FIG. 19 is a plan view of a conductive pattern of a second layer of the semiconductor package of FIG. 15;
20 is a plan view of a first-layer conductor pattern of the semiconductor package of FIG. 15;
[Explanation of symbols]
1 GND pattern, 2 chip connection RF signal line, 3 RF signal line via, 4 package back RF signal line, 5 chip connection pattern layer, 6 package back pattern layer, 7 GND via, 10 intermediary layer RF signal line.
Claims (5)
チップ接続用パターン層のRF信号線と、RF信号線ビアとの接続部周辺におけるGNDパターンを削除していることを特徴とする、高周波モジュール用パッケージ。A high-frequency module package in which a chip connection pattern layer and a package backside pattern layer of a dielectric package having a laminated structure are connected to vias for RF signal lines and GND, respectively,
A high frequency module package, wherein a GND pattern around a connection portion between an RF signal line of a chip connection pattern layer and an RF signal line via is removed.
パッケージ裏面パターン層のRF信号線と、RF信号線ビアとの接続部周辺におけるGNDパターンを削除していることを特徴とする、高周波モジュール用パッケージ。A high-frequency module package in which a chip connection pattern layer and a package backside pattern layer of a dielectric package having a laminated structure are connected to vias for RF signal lines and GND, respectively,
A package for a high-frequency module, wherein a GND pattern around a connection portion between an RF signal line on a package backside pattern layer and an RF signal line via is removed.
チップ接続用パターン層のRF信号線とそれよりも上層のGNDパターンとの距離を増大させる構造を備えたことを特徴とする、高周波モジュール用パッケージ。A high-frequency module package in which a chip connection pattern layer and a package backside pattern layer of a dielectric package having a laminated structure are connected to vias for RF signal lines and GND, respectively,
A high-frequency module package comprising a structure for increasing a distance between an RF signal line of a chip connection pattern layer and a GND pattern above the RF signal line.
チップ接続用パターン層のRF信号線とパッケージ裏面パターン層のRF信号線とを接続するRF信号線ビアを、2段以上にずらした構造を備えたことを特徴とする、高周波モジュール用パッケージ。A high-frequency module package in which a chip connection pattern layer and a package backside pattern layer of a dielectric package having a laminated structure are connected to vias for RF signal lines and GND, respectively,
A high-frequency module package comprising a structure in which RF signal line vias for connecting an RF signal line of a chip connection pattern layer and an RF signal line of a package backside pattern layer are shifted by two or more stages.
RF信号線に流れる信号の波長がλであるときに、各層のGNDパターン間の距離がλ/2以下になるように設計されていることを特徴とする、高周波モジュール用パッケージ。A high-frequency module package in which a chip connection pattern layer and a package backside pattern layer of a dielectric package having a laminated structure are connected to vias for RF signal lines and GND, respectively,
A high-frequency module package, wherein a distance between GND patterns of each layer is designed to be λ / 2 or less when a wavelength of a signal flowing through the RF signal line is λ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002207100A JP2004055598A (en) | 2002-07-16 | 2002-07-16 | Package for high-frequency module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002207100A JP2004055598A (en) | 2002-07-16 | 2002-07-16 | Package for high-frequency module |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006323448A Division JP4570607B2 (en) | 2006-11-30 | 2006-11-30 | High frequency module package |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004055598A true JP2004055598A (en) | 2004-02-19 |
Family
ID=31931647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002207100A Pending JP2004055598A (en) | 2002-07-16 | 2002-07-16 | Package for high-frequency module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004055598A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100721595B1 (en) * | 2006-06-29 | 2007-05-23 | 세광테크 주식회사 | Apparatus for glass pad cleaning |
JP2007158555A (en) * | 2005-12-02 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Wireless apparatus |
-
2002
- 2002-07-16 JP JP2002207100A patent/JP2004055598A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158555A (en) * | 2005-12-02 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Wireless apparatus |
JP4620576B2 (en) * | 2005-12-02 | 2011-01-26 | パナソニック株式会社 | Wireless device |
KR100721595B1 (en) * | 2006-06-29 | 2007-05-23 | 세광테크 주식회사 | Apparatus for glass pad cleaning |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6674347B1 (en) | Multi-layer substrate suppressing an unwanted transmission mode | |
US7436056B2 (en) | Electronic component package | |
US7940143B2 (en) | Vertical transmission line structure that includes bump elements for flip-chip mounting | |
JP2910736B2 (en) | Stripline-waveguide converter | |
US20020060366A1 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
JP2001320208A (en) | High frequency circuit, module and communication equipment using the same | |
JP2003519925A (en) | Interconnect device and method | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
US7688164B2 (en) | High frequency circuit board converting a transmission mode of high frequency signals | |
JPH10270976A (en) | Branching filter package | |
JP2004055598A (en) | Package for high-frequency module | |
WO2017218359A1 (en) | Electrical interface for printed circuit board, package and die | |
JP2002185201A (en) | Wiring board for high frequency | |
JP4616968B2 (en) | High frequency semiconductor device using interposer | |
JP4570607B2 (en) | High frequency module package | |
US7091803B2 (en) | Signal transmission structure | |
EP1603201A1 (en) | Connection structure for coaxial connector and multilayer substrate | |
US7804167B2 (en) | Wire bond integrated circuit package for high speed I/O | |
JP3810566B2 (en) | High frequency package | |
US8363421B2 (en) | Semiconductor device having wiring formed on wiring board and electric conductor formed in wiring board and conductor chip formed over wiring | |
JP2004112143A (en) | Connecting structure of conductor for high frequency signal and semiconductor integrated circuit package | |
JP4026052B2 (en) | Semiconductor device and semiconductor device design method | |
JP3833426B2 (en) | High frequency wiring board | |
JP4329702B2 (en) | High frequency device equipment | |
JP2001185918A (en) | Wiring board for high frequency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051209 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061003 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20061130 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |