JP4052961B2 - 出力バッファ回路 - Google Patents
出力バッファ回路 Download PDFInfo
- Publication number
- JP4052961B2 JP4052961B2 JP2003053674A JP2003053674A JP4052961B2 JP 4052961 B2 JP4052961 B2 JP 4052961B2 JP 2003053674 A JP2003053674 A JP 2003053674A JP 2003053674 A JP2003053674 A JP 2003053674A JP 4052961 B2 JP4052961 B2 JP 4052961B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- voltage
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は出力バッファ回路に関し、特に半導体装置のコア回路から出力されるコア信号を出力端子に出力する出力バッファ回路に関する。
【0002】
【従来の技術】
半導体装置では、出力端子から出力される出力信号のノイズを低減するために、コア回路と出力端子との間に出力バッファ回路が挿入される。出力バッファ回路は、出力端子から出力される出力信号のオーバシュートやアンダーシュート、リンギングノイズを低減する。
【0003】
図10は、半導体装置の概略図である。図に示すように、半導体装置は、コア回路71、出力バッファ回路72、及び出力端子Pを有している。コア回路71は、例えば、信号処理を行って信号を出力する。出力バッファ回路72は、コア回路71から出力される信号に応じて信号を出力するときに発生するノイズを低減して出力端子Pに出力する。なお、図10には、出力端子Pは一つしか示してないが、半導体装置の周囲に多数設けられる。出力バッファ回路72は、出力端子Pに対応して設けられる。
【0004】
出力端子Pでのオーバシュート、アンダーシュートやリンギングノイズは、出力信号の急激な変化によって生じる。図11は、ノイズ波形を示した図である。出力信号が、例えば、H状態から急激にL状態に変化すると、図に示すように、アンダーシュート、リンギングノイズが生じる。そのため、出力バッファ回路72は、出力信号の電圧変化を緩やかにして出力端子Pに出力する。
【0005】
図12は、従来の出力バッファ回路の回路図である。図に示すように、出力バッファ回路は、正論理回路Z9、前段出力回路81、バイアス回路82、最終段出力回路83及び出力端子Pを有している。
【0006】
正論理回路Z9には、図10で示したコア回路71からのコア信号が入力される。正論理回路Z9は、コア回路71から出力されたコア信号を増幅し前段出力回路81に出力する。
【0007】
前段出力回路81は、トランジスタM29〜M31から構成されている。トランジスタM29は、nチャネルのMOSトランジスタである。トランジスタM30,M31はpチャネルのMOSトランジスタである。
【0008】
トランジスタM29,M30は、コア回路71から出力される信号によってオン・オフし、電圧源Vdd及びそのグランドの電圧を最終段出力回路83に出力する。トランジスタM31は、ソース−ドレイン間の抵抗によって、トランジスタM30がオンして電圧源Vddの電圧を出力するときに流れる電流を低減する。トランジスタM31のゲートには、バイアス回路82からのバイアス電圧が入力されており、ソース−ドレイン間の抵抗は、このバイアス電圧によって決定されている。
【0009】
バイアス回路82は、トランジスタM32〜M35から構成されている。トランジスタM32,M33は、pチャネルのMOSトランジスタである。トランジスタM34,M35は、nチャネルのMOSトランジスタである。トランジスタM32〜M35は、電圧源Vddの電圧を分圧し、バイアス電圧を常時前段出力回路81のトランジスタM31のゲートに出力している。
【0010】
最終段出力回路83は、トランジスタM36から構成されている。トランジスタM36は、nチャネルのMOSトランジスタである。トランジスタM36は、前段出力回路から出力される電圧に応じて、出力端子Pとグランドを接続する。
【0011】
前段出力回路81から出力される電圧が急激に変化すると、最終段出力回路83のトランジスタM36のオン・オフ動作が速くなり、図11に示したように、出力端子Pにアンダーシュートやリンギングノイズが生じる。ここで、単位時間あたりの電圧変化は電流である。従って、前段出力回路81から出力される電流を低減することは、単位時間あたりの電圧変化を抑え、出力端子Pでのアンダーシュートやリンギングノイズを低減することができる。
【0012】
すなわち、バイアス回路82のバイアス電圧によって、前段出力回路81のトランジスタM31のソース−ドレイン間に所定の抵抗値を持たせる。そして、電圧源Vddから、トランジスタM30,M31を介して、最終段出力回路83のトランジスタM36に流れる過渡電流の変化量を低減し、急激な電圧変化を抑え、出力端子Pでのアンダーシュートやリンギングノイズを低減している。
【0013】
また、出力端子と接続された容量に、出力信号の電荷を充電し、この電荷を、高抵抗となるようバイアス電圧が供給されたトランジスタで放電することにより、出力信号の安定性を確保した出力バッファ回路がある(例えば、特許文献1参照)。
【0014】
【特許文献1】
特開2000−49585号公報(第7頁−第9頁、第1図)
【0015】
【発明が解決しようとする課題】
しかし、従来の出力バッファ回路では、電源電圧を常時分圧してバイアス電圧を供給しているため、消費電力が大きいという問題点があった。
【0016】
本発明はこのような点に鑑みてなされたものであり、コア回路から出力される信号に応じてバイアス電圧を供給し、消費電力を低減した出力バッファ回路を提供することを目的とする。
【0017】
【課題を解決するための手段】
本発明では上記課題を解決するために、図1に示すような、半導体装置のコア回路から出力されるコア信号S1を出力端子Pに出力する出力バッファ回路において、コア回路から出力されるコア信号S1に応じて電圧を出力するときに流れる電流をバイアス電圧に応じて低減する電圧出力回路11と、第1の電源Vddに複数直列接続されオン抵抗によって電源電圧を分圧し、コア信号S1に応じてオン・オフしてバイアス電圧を出力するスイッチ素子M7,M8と、電圧に応じて出力端子を第1の電源Vdd又は第2の電源に接続する信号出力回路13と、を有することを特徴とする出力バッファ回路が提供される。
【0018】
このような出力バッファ回路によれば、スイッチ素子M7,M8は、コア信号S1に応じてオン・オフし、第1の電源Vddの電源電圧を分圧してバイアス電圧を電圧出力回路11に出力する。よって、第1の電源Vddの電源電圧は、常時分圧されて電圧出力回路11に出力されなくなり、消費電力を低減する。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図1は、第1の実施の形態に係る出力バッファ回路の回路図である。図に示すように、出力バッファ回路は、前段出力回路11、バイアス回路12、最終段出力回路13、出力端子P、トランジスタM4〜M6,M9〜M11、正論理回路Z1,Z3、及びインバータ回路Z2を有している。出力バッファ回路は、図に示してないが半導体装置に実装され、半導体装置のコア回路から出力されるコア信号S1を、アンダーシュート、リンギングノイズが発生しないよう出力端子Pに出力する。コア回路は、例えば、半導体装置に入力される信号を演算処理する回路である。
【0020】
正論理回路Z1は、コア回路から出力されるコア信号S1を増幅し前段出力回路11、トランジスタM4,M5に出力する。正論理回路Z3は、コア回路から出力されるコア信号S2を増幅しトランジスタM6,M10に出力する。
【0021】
前段出力回路11は、トランジスタM1〜M3から構成されている。トランジスタM1は、nチャネルのMOSトランジスタである。トランジスタM2,M3は、pチャネルのMOSトランジスタである。トランジスタM1,M2のゲートは、正論理回路Z1の出力と接続されている。トランジスタM1のソースは、電圧源Vddのグランド(接地電位)に接続されている。トランジスタM2のソースは、電圧源Vddに接続されている。トランジスタM3のゲートは、バイアス回路12の出力と接続されている。トランジスタM3のソースは、トランジスタM2のドレインに接続されている。トランジスタM3のドレインは、トランジスタM1のドレインに接続されている。トランジスタM1,M3のドレインは、最終段出力回路13のトランジスタM12のゲートに接続されている。
【0022】
前段出力回路11は、コア信号S1に応じてトランジスタM1,M2がオン・オフすることにより、電圧源Vddの電圧及びそのグランドの電圧を最終段出力回路13に出力する。トランジスタM1がオンしたとき、グランドの電圧(L(Low)状態)が最終段出力回路13に出力される。トランジスタM2,M3がオンしたとき、電圧源Vddの電圧が最終段出力回路13に出力される。なお、電圧源VddからトランジスタM2,M3を介し最終段出力回路13を流れる電流は、トランジスタM3のオン抵抗(ソース−ドレイン間の抵抗)によって低減される。
【0023】
トランジスタM4は、nチャネルのMOSトランジスタである。トランジスタM5,M6は、pチャネルのMOSトランジスタである。トランジスタM4,M5のゲートは、正論理回路Z1の出力と接続されている。トランジスタM4,M5のドレインは、バイアス回路12のトランジスタM7のゲート、トランジスタM9のゲート、インバータ回路Z2の入力、及びトランジスタM10のドレインと接続されている。トランジスタM4のソースはグランドに接続されている。トランジスタM5のソースはトランジスタM6のドレインに接続されている。トランジスタM6のゲートは、正論理回路Z3の出力と接続されている。トランジスタM6のソースは電圧源Vddに接続されている。
【0024】
トランジスタM4,M5は、インバータ回路を構成している。そして、トランジスタM5と電圧源Vddの間には、トランジスタM6が接続されている。よって、正論理回路Z3から出力されるコア信号S2に応じてトランジスタM6がオン・オフすることにより、トランジスタM4,M5のインバータ回路は、動作、非動作する。トランジスタM4,M5は、正論理回路Z1から出力されるコア信号S1を反転し、バイアス回路12、トランジスタM9、インバータ回路Z2に出力する。
【0025】
バイアス回路12は、トランジスタM7,M8から構成されている。トランジスタM7はnチャネルのMOSトランジスタである。トランジスタM8は、pチャネルのMOSトランジスタである。トランジスタM7のゲートは、トランジスタM4,M5のドレインと接続されている。トランジスタM7のソースはグランドと接続されている。トランジスタM8のゲートとドレインは、トランジスタM7のドレインと接続されている。トランジスタM8のソースは電圧源Vddと接続されている。トランジスタM7,M8のドレインは、前段出力回路11のトランジスタM3のゲートと接続されている。
【0026】
バイアス回路12は、トランジスタM7,M8のオン抵抗によって電圧源Vddを分圧している。バイアス回路12は、電圧源Vddを分圧したバイアス電圧を前段出力回路11のトランジスタM3のゲートに出力する。バイアス回路12は、トランジスタM7のゲートが、トランジスタM4,M5のドレインと接続されているので、コア信号S1,S2に応じて、バイアス電圧を前段出力回路11のトランジスタM3のゲートに出力する。
【0027】
トランジスタM7がオンしてバイアス電圧を出力しているとき、電圧源Vdd−グランド間に電流が流れる。トランジスタM7がオフしてバイアス電圧を出力しないとき、電圧源Vdd−グランド間に電流は流れない。よって、バイアス回路12は、バイアス電圧を出力していないときは、電力を消費していない。
【0028】
ところで、従来技術で述べたように、出力端子Pから出力される信号のオーバシュートやアンダーシュート、リンギングノイズの発生は、前段出力回路11の電圧源VddからトランジスタM2を介し、トランジスタM12のゲートに流れる電流量に比例する。よって、バイアス電圧は、トランジスタM3を半オン状態にし、高抵抗トランジスタとして動作させる電圧値となるようにする。トランジスタM3は、半オン状態となるバイアス電圧が入力されることによって、電圧源VddからトランジスタM2を介しトランジスタM12のゲートに流れる電流を低減する。
【0029】
トランジスタM9は、pチャネルのMOSトランジスタである。トランジスタM9のゲートは、トランジスタM4,M5のドレイン、トランジスタM10のドレインと接続されている。ソースは、電圧源Vddに接続されている。トランジスタM9のドレインは、前段出力回路11のトランジスタM3のゲートと接続されている。
【0030】
インバータ回路を構成しているトランジスタM4,M5の出力は、コア信号S1がL状態の際トランジスタM6がオフすると不定となる。そのため、バイアス回路12から出力されるバイアス電圧も不定となる。トランジスタM9は、バイアス電圧の不定状態を防止するため、トランジスタM6がコア信号S2に応じてオフするときに、コア信号S2に応じてオンし、電圧源Vddの電圧(H(High)状態)を前段出力回路11のトランジスタM3に出力する。このとき、前段出力回路11のトランジスタM3はオフし、電圧源Vddによる電流は、最終段出力回路13に出力されない。
【0031】
トランジスタM10は、nチャネルのMOSトランジスタである。トランジスタM10のゲートは、正論理回路Z3の出力と接続されている。トランジスタM10のソースは、グランドに接続されている。トランジスタM10のドレインは、インバータ回路Z2の入力と接続されている。
【0032】
トランジスタM10は、コア信号S1がL状態のときにコア信号S2によってトランジスタM6がオフされ、トランジスタM4,M5の出力が不定となるときにL状態を出力する。
【0033】
インバータ回路Z2は、トランジスタM4,M5のドレインから出力される反転されたコア信号S1を反転し、トランジスタM11のゲートに出力する。また、インバータ回路Z2は、トランジスタM10のドレインの電圧を反転し、トランジスタM11のゲートに出力する。
【0034】
トランジスタM11は、nチャネルのMOSトランジスタである。トランジスタM11のソースは、グランドに接続されている。ドレインは、トランジスタM12のゲートと接続されている。トランジスタM11は、トランジスタM4,M5、インバータ回路Z2を介して出力されるコア信号S1に応じてオン・オフする。また、トランジスタM11は、トランジスタM10、インバータ回路Z2を介して出力されるコア信号S2に応じてオン・オフする。
【0035】
最終段出力回路13は、トランジスタM12から構成されている。トランジスタM12は、nチャネルのMOSトランジスタである。トランジスタM12のゲートは、前段出力回路11のトランジスタM1,M3のドレインと接続されている。また、トランジスタM12のゲートは、トランジスタM11のドレインと接続されている。トランジスタM12のソースは、グランドと接続されている。トランジスタM12のドレインは、出力端子Pと接続されている。
【0036】
トランジスタM12は、前段出力回路11のトランジスタM1,M3のドレインから出力される電圧に応じて、すなわち、コア信号S1に応じて、ソース−ドレイン間をオン・オフする。また、トランジスタM12は、トランジスタM11のドレインの電圧に応じて、すなわち、コア信号S2に応じて、ソース−ドレイン間をオン・オフする。
【0037】
トランジスタM12は、nチャネルオープンドレイン回路となっている。トランジスタM12は、オンすることにより、出力端子Pをグランドに接続し、オフすることにより、出力端子Pをハイインピーダンス状態にする。従って、出力端子Pは、外部からプルアップ抵抗が接続されることによって、コア信号S1,S2に応じた信号を出力する。
【0038】
以下、図1の動作について説明する。
まず、動作の概略について説明する。前段出力回路11は、コア信号S1に応じて、H状態及びL状態の電圧(電圧源Vdd及びグランドの電圧)を最終段出力回路13に出力する。最終段出力回路13は、前段出力回路11から出力されるH状態及びL状態の電圧に応じて、すなわち、コア信号S1に応じて出力端子PをL状態又はハイインピーダンス状態にする。
【0039】
バイアス回路12は、前段出力回路11からH状態の電圧が出力されるとき、最終段出力回路13からの出力信号のアンダーシュート、リンギングノイズを抑制するよう、コア信号S1に応じて前段出力回路11のトランジスタM3にバイアス電圧を出力する。
【0040】
トランジスタM6,M9〜M11は、コア信号S1の状態によらずにコア信号S2に応じて、トランジスタM12をオフする。コア信号S2は、コア信号S1の状態によらずにトランジスタM12をオフし、出力端子Pをハイインピーダンス状態にすることができる。
【0041】
コア信号S2によって最終段出力回路13のトランジスタM12がオフされる場合、トランジスタM6もオフされる。このとき、バイアス回路12のバイアス電圧の出力が不定となる。これを防止するため、トランジスタM9は、トランジスタM10を介したコア信号S2によってH状態を前段出力回路11のトランジスタM3に出力し、トランジスタM3をオフする。また、コア信号S1がH状態の場合でも、トランジスタM4,M5の出力がL状態となるため、バイアス回路12の動作は停止して出力が不定になるため、同様にトランジスタM9が作用する。
【0042】
以下詳細に説明する。コア信号S2がL状態とする。トランジスタM6はオンし、トランジスタM4,M5に電圧源Vddの電圧が供給される。すなわち、インバータ回路を構成するトランジスタM4,M5は動作状態となる。トランジスタM10はオフし、ドレインは不定状態となる。
【0043】
この状態において、L状態のコア信号S1が正論理回路Z1に出力されたとする。L状態のコア信号S1は、前段出力回路11のトランジスタM1,M2のゲートに入力される。コア信号S1がL状態より、トランジスタM1はオフし、トランジスタM2はオンする。従って、電圧源Vddから、トランジスタM2,M3を介して、最終段出力回路13のトランジスタM12に駆動電流が流れる。
【0044】
L状態のコア信号S1は、インバータ回路を構成しているトランジスタM4,M5に入力される。トランジスタM4,M5は、L状態のコア信号S1を反転し、H状態のコア信号S1を出力する。H状態のコア信号S1は、バイアス回路12のトランジスタM7、トランジスタM9、インバータ回路Z2に出力される。
【0045】
トランジスタM9は、H状態のコア信号S1によりオフする。インバータ回路Z2は、H状態のコア信号S1を反転し、L状態のコア信号S1をトランジスタM11に出力する。トランジスタM11は、L状態のコア信号S1によりオフする。
【0046】
バイアス回路12は、トランジスタM7にH状態のコア信号S1が入力されたことにより、バイアス電圧を前段出力回路11のトランジスタM3に出力する。前段出力回路11のトランジスタM3は、バイアス電圧によって半オン状態となり、ソース−ドレイン間は高抵抗となる。従って、電圧源VddからトランジスタM2,M3を介してトランジスタM12に流れる駆動電流は低減される。すなわち、トランジスタM12のゲートは、緩やかにH状態となり、出力回路13の出力信号におけるアンダーシュート、リンギングノイズを低減することができる。
【0047】
次に、H状態のコア信号S1が正論理回路Z1に出力されたとする。
H状態のコア信号S1は、前段出力回路11のトランジスタM1,M2のゲートに入力される。コア信号S1がH状態より、トランジスタM1はオンし、トランジスタM2はオフする。従って、トランジスタM12は、グランドのL状態の電圧が入力されオフする。出力端子Pは、ハイインピーダンス状態となる。
【0048】
H状態のコア信号S1は、インバータ回路を構成しているトランジスタM4,M5に入力される。トランジスタM4,M5は、H状態のコア信号S1を反転し、L状態のコア信号S1を出力する。L状態のコア信号S1は、バイアス回路12のトランジスタM7、トランジスタM9、インバータ回路Z2に出力される。
【0049】
バイアス回路12は、トランジスタM7にL状態のコア信号S1が入力されたことにより、前段出力回路11へのバイアス電圧の出力が不定となる。
トランジスタM9は、L状態のコア信号S1によりオンする。従って、電圧源VddのH状態の電圧が、前段出力回路11のトランジスタM3に出力される。トランジスタM3は、H状態の電圧が入力されたことによりオフする。
【0050】
インバータ回路Z2は、L状態のコア信号S1を反転し、H状態のコア信号S1をトランジスタM11に出力する。トランジスタM11は、H状態のコア信号S1によりオンする。従って、トランジスタM12には、前段出力回路11の出力と同じ、グランドのL状態の電圧が入力される。
【0051】
このように、コア信号S2がL状態のときは、コア信号S1がL状態のとき、出力端子PはL状態となり、コア信号S1がH状態のときは、出力端子Pはハイインピーダンス状態となる。出力端子Pには、コア信号S1に応じた信号が出力されることとなる。
【0052】
次に、H状態のコア信号S2が正論理回路Z3に出力されたときの動作について説明する。
H状態のコア信号S2は、トランジスタM6,M10のゲートに入力される。コア信号S2がH状態より、トランジスタM6はオフする。従って、インバータ回路を構成しているトランジスタM4,M5の出力は、不定となる。
【0053】
コア信号S2がH状態より、トランジスタM10はオンし、バイアス回路12のトランジスタM7、トランジスタM9及びインバータ回路Z2には、L状態が出力される。従って、バイアス回路12はオフし、バイアス電圧は不定となる。トランジスタM9はオンし、H状態を前段出力回路11のトランジスタM3に出力する。すなわち、トランジスタM9によって、トランジスタM3への不定状態のバイアス電圧の出力を防止し、前段出力回路11の動作を安定するようにしている。
【0054】
インバータ回路Z2は、L状態の電圧を反転しトランジスタM11に出力する。トランジスタM11は、H状態の電圧が入力されたことによりオンし、トランジスタM12にグランドのL状態の電圧を出力する。
【0055】
トランジスタM12は、グランドのL状態の電圧が入力されてオフし、出力端子Pは、ハイインピーダンス状態となる。
すなわち、H状態のコア信号S2が入力された場合、コア信号S1の状態によらず、トランジスタM11からL状態の電圧がトランジスタM12に出力され、トランジスタM12はオフし、出力端子Pはハイインピーダンス状態となる。
【0056】
次に、出力端子Pにプルアップ抵抗が接続されたときの各部の信号波形を用いて動作を説明する。図2は、図1の出力端子にプルアップ抵抗が接続されたときの回路図である。なお、図1と同じものには同じ符号を付し、その説明を省略する。図に示すように、出力端子Pと電圧源VTの間にプルアップ抵抗R1が接続されている。ノードBoutは、トランジスタM7,M8のドレインとトランジスタM9のドレインとトランジスタM3のゲートの接続線を示している。ノードPoutは、トランジスタM1,M3のドレインとトランジスタM11のドレインとトランジスタM12のゲートの接続線を示している。なお、電圧源VTは、電圧源Vddであってもよい。
【0057】
図3は、図2の回路図の信号波形を示した図である。図3には、図2の正論理回路Z1に入力されるコア信号S1の信号波形、ノードBoutにおける信号波形、ノードPoutにおける信号波形、出力端子Pにおける信号波形を示している。図に示すVは電圧源Vddの電圧、Vtは電圧源VTの電圧を示している。ΔVは出力端子Pに接続されるプルアップ抵抗R1と、最終段出力回路13のトランジスタM12のオン抵抗との分圧によって決まる電圧値である。なお、図3に示す信号波形は、コア信号S2がL状態のときの信号波形である。
【0058】
図3の時間t1において、コア信号S1がH状態からL状態に遷移したとする。インバータ回路を構成しているトランジスタM4,M5は、L状態のコア信号S1を反転して、H状態のコア信号S1をバイアス回路12のトランジスタM7に出力する。
【0059】
バイアス回路12のトランジスタM7は、H状態のコア信号S1によってオンする。従って、バイアス回路12は、電圧源Vddの電圧Vを分圧し、バイアス電圧を前段出力回路11のトランジスタM3に出力する。ノードBoutには、図に示すように、電圧源Vddの中間電圧が出力される。
【0060】
コア信号S1はL状態なので、前段出力回路11のトランジスタM1はオフし、トランジスタM2がオンする。前段出力回路11のトランジスタM3は、電圧源Vddの電圧Vが分圧されたバイアス電圧が入力されているので、オン抵抗が大きい。従って、コア信号S1がH状態からL状態に遷移して流れるときの電流は、低減され、図3に示すように、ノードPoutの電圧の立ち上がりは、緩やかとなる。
【0061】
最終段出力回路13のトランジスタM12に入力されるノードPoutの電圧は、緩やかに立ち上がるので、出力端子Pに生じる電圧は、図に示すように緩やかに立ち下がる。
【0062】
図3の時間t2において、コア信号S1がL状態からH状態に遷移したとする。インバータ回路を構成しているトランジスタM4,M5は、H状態のコア信号S1を反転して、L状態のコア信号S1をバイアス回路12のトランジスタM7とトランジスタM9に出力する。
【0063】
バイアス回路12のトランジスタM7は、L状態のコア信号S1によってオフする。従って、バイアス回路12の出力は、不定状態となる。
トランジスタM9は、L状態のコア信号S1が入力されることによりオンし、ノードBoutには、図に示すように、電圧源Vddの電圧Vが出力される。
【0064】
コア信号S1はH状態なので、前段出力回路11のトランジスタM1はオンし、トランジスタM2はオフする。前段出力回路11のトランジスタM3は、ノードBoutが電圧源Vddの電圧Vとなっているので、オフ状態となっている。
【0065】
従って、ノードPoutでは、前段出力回路11のトランジスタM1がオンするとともに電圧が立ち下がる。
トランジスタM12は、トランジスタM1がオンするとともにハイインピーダンス状態となる。出力端子Pにはプルアップ抵抗R1が接続されているので、そのプルアップ抵抗R1の時定数により図に示すように、緩やかに立ち上がる。
【0066】
このように、バイアス回路12のトランジスタM7,M8によって電圧源Vddの電圧を分圧し、バイアス電圧を前段出力回路11のトランジスタM3に出力する。そして、トランジスタM7をコア信号S1によってオン・オフするようにした。トランジスタM7がオフしたとき、電圧源Vddの電流は、トランジスタM7,M8を流れないので、消費電流を低減することができる。
【0067】
また、出力端子Pを、例えば設計上無効な端子にしたい場合や半導体装置がプログラムを実行して無効な端子にする場合、H状態のコア信号S2を出力することによって容易にすることができる。
【0068】
なお、電圧源VddからトランジスタM2を流れる電流、または前段出力回路11の出力する電圧値を変更するには、バイアス回路12のトランジスタM7,M8のオン抵抗を変更し、バイアス電圧を変更する。または、前段出力回路11のトランジスタM3のオン抵抗を変更する。トランジスタのオン抵抗は、トランジスタ素子定数(ゲート長L、ゲート幅W)によって決まるので、設計時にトランジスタ素子定数を変更することによって、トランジスタM2を流れる電流を変更する。
【0069】
次に、第2の実施の形態について説明する。図4は、第2の実施の形態に係る出力バッファ回路の回路図である。図に示すように、出力バッファ回路は、前段出力回路21、バイアス回路22、最終段出力回路23、出力端子P、トランジスタM16〜M18,M21〜M23、正論理回路Z4、インバータ回路Z5,Z6を有している。図1に示した最終段出力回路13は、nチャネルオープンドレイン回路となっているが、図4では、最終段出力回路23はpチャネルオープンドレイン回路となっている。
【0070】
正論理回路Z4は、コア回路から出力されるコア信号S1を増幅し前段出力回路21、トランジスタM16,M17に出力する。インバータ回路Z6は、コア回路から出力されるコア信号S2を反転増幅しトランジスタM16に出力する。
【0071】
前段出力回路21は、トランジスタM13〜M15から構成されている。トランジスタM14は、pチャネルのMOSトランジスタである。トランジスタM13,M15は、nチャネルのMOSトランジスタである。トランジスタM14,M15のゲートは、正論理回路Z1の出力と接続されている。トランジスタM14のソースは、電圧源Vddに接続されている。トランジスタM14,M15のドレインは、最終段出力回路23のトランジスタM24のゲートに接続されている。トランジスタM13のゲートは、バイアス回路22の出力と接続されている。トランジスタM13のソースは、グランドに接続されている。トランジスタM13のドレインは、トランジスタM15のソースに接続されている。
【0072】
前段出力回路21は、コア信号S1に応じてトランジスタM14,M15がオン・オフすることにより、電圧源Vddの電圧及びトランジスタM13を介してグランドの電圧を最終段出力回路23に出力する。トランジスタM14がオンしたとき、電圧源Vddの電圧(H状態)が最終段出力回路23に出力される。トランジスタM13,M15がオンしたとき、グランドの電圧が最終段出力回路23に出力される。なお、最終段出力回路23のトランジスタM24のゲートからトランジスタM15,M13を介して流れる電流は、トランジスタM13のオン抵抗(ソース−ドレイン間の抵抗)によって低減される。
【0073】
トランジスタM16,M17は、nチャネルのMOSトランジスタである。トランジスタM18は、pチャネルのMOSトランジスタである。トランジスタM17,M18のゲートは、正論理回路Z4の出力と接続されている。トランジスタM17,M18のドレインは、バイアス回路22のトランジスタM20のゲート、トランジスタM21のゲート、インバータ回路Z5の入力、及びトランジスタM22のドレインと接続されている。トランジスタM16のソースはグランドに接続されている。トランジスタM17のソースはトランジスタM16のドレインに接続されている。トランジスタM16のゲートは、インバータ回路Z6の出力と接続されている。トランジスタM18のソースは電圧源Vddに接続されている。
【0074】
トランジスタM17,M18は、インバータ回路を構成している。そして、トランジスタM17とグランドの間には、トランジスタM16が接続されている。よって、インバータ回路Z6から出力されるコア信号S2に応じてトランジスタM16がオン・オフすることにより、トランジスタM17,M18のインバータ回路は、動作、非動作する。トランジスタM17,M18は、正論理回路Z4から出力されるコア信号S1を反転し、バイアス回路22、トランジスタM21、インバータ回路Z5に出力する。
【0075】
バイアス回路22は、トランジスタM19,M20から構成されている。トランジスタM19はnチャネルのMOSトランジスタである。トランジスタM20は、pチャネルのMOSトランジスタである。トランジスタM20のゲートは、トランジスタM17,M18のドレインと接続されている。トランジスタM20のソースは電圧源Vddと接続されている。トランジスタM19のゲートとドレインは、トランジスタM20のドレインと接続されている。トランジスタM19のソースはグランドと接続されている。トランジスタM19,M20のドレインは、前段出力回路21のトランジスタM13のゲートと接続されている。
【0076】
バイアス回路22は、トランジスタM19,M20のオン抵抗によって電圧源Vddを分圧している。バイアス回路22は、電圧源Vddを分圧したバイアス電圧を前段出力回路21のトランジスタM13のゲートに出力する。バイアス回路22は、トランジスタM20のゲートが、トランジスタM17,M18のドレインと接続されているので、コア信号S1,S2に応じて、バイアス電圧を前段出力回路21のトランジスタM13のゲートに出力する。
【0077】
トランジスタM20がオンしてバイアス電圧を出力しているとき、電圧源Vdd−グランド間に電流が流れる。トランジスタM20がオフしてバイアス電圧を出力しないとき、電圧源Vdd−グランド間に電流は流れない。よって、バイアス回路22は、バイアス電圧を出力していないときは、電力を消費していない。
【0078】
ところで、出力端子Pから出力される信号のオーバシュート、リンギングノイズの発生は、最終段出力回路23のトランジスタM24のゲートから、前段出力回路21のトランジスタM15,M13を介して流れる電流量に比例する。よって、バイアス電圧は、トランジスタM13を半オン状態にし、高抵抗トランジスタとして動作させる電圧値となるようにする。トランジスタM13は、半オン状態となるバイアス電圧が入力されることによって、トランジスタM24のゲートからトランジスタM15を介しグランドに流れる駆動電流を低減する。
【0079】
トランジスタM21は、nチャネルのMOSトランジスタである。トランジスタM21のゲートは、トランジスタM17,M18のドレイン、トランジスタM22のドレインと接続されている。ソースは、グランドに接続されている。ドレインは、前段出力回路21のトランジスタM13のゲートと接続されている。
【0080】
インバータ回路を構成しているトランジスタM17,M18の出力は、コア信号S2に応じてトランジスタM16がオフすると不定となる。そのため、バイアス回路22から出力されるバイアス電圧も不定となる。トランジスタM21は、バイアス電圧の不定状態を防止するため、トランジスタM16がオフするときにオンし、グランドの電圧(L状態)を前段出力回路21のトランジスタM13に出力する。このとき、前段出力回路21のトランジスタM13はオフし、最終段出力回路13のトランジスタM24のゲートからの電流はグランドに流れない。
【0081】
トランジスタM22は、pチャネルのMOSトランジスタである。トランジスタM22のゲートは、インバータ回路Z6の出力と接続されている。トランジスタM22のソースは、電圧源Vddに接続されている。トランジスタM22のドレインは、インバータ回路Z5の入力と接続されている。
【0082】
トランジスタM22は、コア信号S2によってトランジスタM16がオフされ、トランジスタM17,M18から出力されるコア信号S1が不定状態のときに、H状態を出力する。
【0083】
インバータ回路Z5は、トランジスタM17,M18のドレインから出力されるコア信号S1を反転し、トランジスタM23のゲートに出力する。また、インバータ回路Z5は、トランジスタM22のドレインの電圧を反転し、トランジスタM23のゲートに出力する。
【0084】
トランジスタM23は、pチャネルのMOSトランジスタである。トランジスタM23のソースは、電圧源Vddに接続されている。ドレインは、トランジスタM24のゲートと接続されている。トランジスタM23は、トランジスタM17,M18、インバータ回路Z5を介して出力されるコア信号S1に応じてソース−ドレイン間をオン・オフする。また、トランジスタM23は、トランジスタM22、インバータ回路Z5を介して出力されるコア信号S2に応じてソース−ドレイン間をオン・オフする。
【0085】
最終段出力回路23は、トランジスタM24から構成されている。トランジスタM24は、pチャネルのMOSトランジスタである。トランジスタM24のゲートは、前段出力回路21のトランジスタM14,M15のドレインと接続されている。また、トランジスタM24のゲートは、トランジスタM23のドレインと接続されている。トランジスタM24のソースは、電圧源Vddと接続されている。トランジスタM24のドレインは、出力端子Pと接続されている。
【0086】
トランジスタM24は、前段出力回路21のトランジスタM14,M15のドレインから出力される電圧に応じて、すなわち、コア信号S1に応じて、ソース−ドレイン間をオン・オフする。また、トランジスタM24は、トランジスタM23のドレインの電圧に応じて、すなわち、コア信号S2に応じて、ソース−ドレイン間をオン・オフする。
【0087】
トランジスタM24は、pチャネルオープンドレイン回路となっている。トランジスタM24は、オンすることにより、出力端子Pを電圧源Vddに接続し、オフすることにより、出力端子Pをハイインピーダンス状態にする。従って、出力端子Pは、外部からプルダウン抵抗が接続されることによって、コア信号S1に応じた信号を出力する。
【0088】
以下、図4の動作について説明する。
まず、動作の概略について説明する。前段出力回路21は、コア信号S1に応じて、H状態及びL状態の電圧(電圧源Vdd及びグランドの電圧)を最終段出力回路23に出力する。最終段出力回路23は、前段出力回路21から出力されるH状態及びL状態の電圧に応じて、すなわち、コア信号S1に応じて出力端子PをH状態又はハイインピーダンス状態にする。
【0089】
バイアス回路22は、前段出力回路21からL状態の電圧が出力されるとき、最終段出力回路23から流れる駆動電流を低減するよう、コア信号S1に応じて、前段出力回路21のトランジスタM13にバイアス電圧を出力する。
【0090】
トランジスタM16,M21〜M23は、コア信号S1の状態によらずにコア信号S2に応じてトランジスタM24をオフする。コア信号S2は、コア信号S1の状態によらずにトランジスタM24をオフし、出力端子Pをハイインピーダンス状態にすることができる。
【0091】
コア信号S2によって最終段出力回路23のトランジスタM24がオフされる場合、トランジスタM16もオフする。このとき、バイアス回路22のバイアス電圧の出力が不定となる。これを防止するため、トランジスタM21は、トランジスタM22を介したコア信号S2によって、前段出力回路21のトランジスタM13にL状態を出力し、トランジスタM13をオフする。
【0092】
以下詳細に説明する。コア信号S2がL状態とする。インバータ回路Z6を介してトランジスタM16はオンし、トランジスタM17,M18にグランド電圧が供給される。すなわち、インバータ回路を構成するトランジスタM17,M18は動作状態となる。トランジスタM22はオフし、ドレインは不定状態となる。
【0093】
この状態において、H状態のコア信号S1が正論理回路Z4に出力されたとする。H状態のコア信号S1は、前段出力回路21のトランジスタM14,M15のゲートに入力される。コア信号S1がH状態より、トランジスタM14はオフし、トランジスタM15はオンする。従って、最終段出力回路23のトランジスタM24のゲートから、前段出力回路21のトランジスタM15,M13を介してグランドに電流が流れる。
【0094】
H状態のコア信号S1は、インバータ回路を構成しているトランジスタM17,M18に入力される。トランジスタM17,M18は、H状態のコア信号S1を反転し、L状態のコア信号S1を出力する。L状態のコア信号S1は、バイアス回路22のトランジスタM20、トランジスタM21、インバータ回路Z5に出力される。
【0095】
トランジスタM21は、L状態のコア信号S1によりオフする。インバータ回路Z5は、L状態のコア信号S1を反転し、H状態のコア信号S1をトランジスタM23に出力する。トランジスタM23は、H状態のコア信号S1によりオフする。
【0096】
バイアス回路22は、トランジスタM20にL状態のコア信号S1が入力されたことにより、バイアス電圧を前段出力回路21のトランジスタM13に出力する。前段出力回路21のトランジスタM13は、バイアス電圧によって半オン状態となり、ソース−ドレイン間は高抵抗となる。従って、最終段出力回路23のトランジスタM24のゲートから、前段出力回路21のトランジスタM15,M13を介してグランドに流れる電流は低減される。すなわち、トランジスタM24ゲートは、緩やかにL状態となり、最終段出力回路23の出力信号におけるオーバシュート、リンギングノイズを低減することができる。
【0097】
次に、L状態のコア信号S1が正論理回路Z4に出力されたとする。
L状態のコア信号S1は、前段出力回路21のトランジスタM14,M15のゲートに入力される。コア信号S1がL状態より、トランジスタM14はオンし、トランジスタM15はオフする。従って、トランジスタM24は、電圧源VddのH状態の電圧が入力されオフする。出力端子Pは、ハイインピーダンス状態となる。
【0098】
L状態のコア信号S1は、インバータ回路を構成しているトランジスタM17,M18に入力される。トランジスタM17,M18は、L状態のコア信号S1を反転し、H状態のコア信号S1を出力する。H状態のコア信号S1は、バイアス回路22のトランジスタM20、トランジスタM21、インバータ回路Z5に出力される。
【0099】
バイアス回路22は、トランジスタM20にH状態のコア信号S1が入力されたことにより、前段出力回路21へのバイアス電圧の出力が不定となる。
トランジスタM21は、H状態のコア信号S1によりオンする。従って、グランドのL状態の電圧が、前段出力回路21のトランジスタM13に出力される。トランジスタM13は、L状態の電圧が入力されたことによりオフする。
【0100】
インバータ回路Z5は、H状態のコア信号S1を反転し、L状態のコア信号S1をトランジスタM23に出力する。トランジスタM23は、L状態のコア信号S1によりオンする。従って、トランジスタM24には、前段出力回路21の出力と同じ、電圧源VddのH状態の電圧が入力される。
【0101】
このように、コア信号S2がL状態のときは、コア信号S1がH状態のとき、出力端子PはH状態となり、コア信号S1がL状態のときは、出力端子Pはハイインピーダンス状態となる。出力端子Pには、コア信号S1に応じた信号が出力されることとなる。
【0102】
次に、H状態のコア信号S2がインバータ回路Z6に出力されたときの動作について説明する。
H状態のコア信号S2は、トランジスタM16,M22のゲートに入力される。コア信号S2がH状態より、トランジスタM16はオフする。従って、インバータ回路を構成しているトランジスタM17,M18の出力は不定となる。
【0103】
コア信号S2がH状態より、トランジスタM22はオンし、バイアス回路22のトランジスタM20、トランジスタM21及びインバータ回路Z5には、H状態が出力される。従って、バイアス回路22はオフし、バイアス電圧は不定となる。トランジスタM21はオンし、L状態を前段出力回路21のトランジスタM13に出力する。すなわち、トランジスタM21によって、トランジスタM13への不定状態のバイアス電圧の出力を防止し、前段出力回路21の動作を安定するようにしている。
【0104】
インバータ回路Z5は、H状態の電圧を反転し、トランジスタM23に出力する。トランジスタM23は、L状態の電圧が入力されたことによりオンし、トランジスタM24に電圧源VddのH状態の電圧を出力する。
【0105】
トランジスタM24は、電圧源VddのH状態の電圧が入力されてオフし、出力端子Pは、ハイインピーダンス状態となる。
すなわち、H状態のコア信号S2が入力された場合、コア信号S1の状態によらず、トランジスタM23からH状態の電圧がトランジスタM24に出力され、トランジスタM24はオフし、出力端子Pはハイインピーダンス状態となる。
【0106】
次に、出力端子Pとグランド間にプルダウン抵抗が接続されたときの各部の信号波形を用いて動作を説明する。図5は、図4の回路図の信号波形を示した図である。図5には、図4の正論理回路Z4に入力されるコア信号S1の信号波形、ノードBoutにおける信号波形、ノードPoutにおける信号波形、出力端子Pにおける信号波形を示している。図に示すVは電圧源Vddの電圧、VoはトランジスタM24とプルダウン抵抗によって分圧される電圧である。なお、図5に示すノードBoutは、図4のトランジスタM19,M20のドレインとトランジスタM21のドレインとトランジスタM13のゲートの接続線を示している。ノードPoutは、トランジスタM14,M15のドレインとトランジスタM23のドレインとトランジスタM24のゲートの接続線を示している。図5に示す信号波形は、コア信号S2がL状態のときの信号波形である。
【0107】
図5の時間t1において、コア信号S1がL状態からH状態に遷移したとする。インバータ回路を構成しているトランジスタM17,M18は、H状態のコア信号S1を反転して、L状態のコア信号S1をバイアス回路22のトランジスタM20に出力する。
【0108】
バイアス回路22のトランジスタM20は、L状態のコア信号S1によってオンする。従って、バイアス回路22は、電圧源Vddの電圧をトランジスタM19,M20によって分圧し、バイアス電圧を前段出力回路21のトランジスタM13に出力する。ノードBoutには、図に示すように、電圧源Vddの中間電圧が出力される。
【0109】
コア信号S1はH状態なので、前段出力回路21のトランジスタM14はオフし、トランジスタM15がオンする。前段出力回路21のトランジスタM13は、電圧源Vddの電圧が分圧されたバイアス電圧が入力されているので、オン抵抗が大きい。従って、コア信号S1がL状態からH状態に遷移して流れるときの電流は、低減され、図5に示すように、ノードPoutの電圧の立ち下がりは、緩やかとなる。
【0110】
最終段出力回路23のトランジスタM24に入力されるノードPoutの電圧は、緩やかに立ち下がるので、出力端子Pに生じる電圧は、図に示すように緩やかに立ち上がる。最終段出力回路23のH状態の電圧は、出力端子Pに接続されるプルダウン抵抗とトランジスタM24のオン抵抗の分圧によって決まる。
【0111】
図5の時間t2において、コア信号S1がH状態からL状態に遷移したとする。インバータ回路を構成しているトランジスタM17,M18は、L状態のコア信号S1を反転して、H状態のコア信号S1をバイアス回路22のトランジスタM20とトランジスタM21に出力する。
【0112】
バイアス回路22のトランジスタM20は、H状態のコア信号S1によってオフする。従って、バイアス回路22の出力は、不定状態となる。
トランジスタM21は、H状態のコア信号S1が入力されることによりオンし、ノードBoutには、図に示すように、グランドの電圧が出力される。
【0113】
コア信号S1はL状態なので、前段出力回路21のトランジスタM14はオンし、トランジスタM15はオフする。前段出力回路21のトランジスタM13は、ノードBoutがグランドの電圧となっているので、オフ状態となっている。
【0114】
従って、ノードPoutは、前段出力回路21のトランジスタM14がオンするとともに電圧が立ち上がる。
トランジスタM24は、トランジスタM14がオンするとともにハイインピーダンス状態となる。出力端子Pにはプルダウン抵抗が接続されているので、そのプルダウン抵抗の時定数により図に示すように、緩やかに立ち下がる。
【0115】
このように、最終段出力回路23がpチャネルオープンドレイン回路においても、消費電流を低減することができる。
次に第3の実施の形態について説明する。図6は、第3の実施の形態に係る出力バッファ回路の回路図である。第3の実施の形態では、図1で示した前段出力回路11の電圧源VddからトランジスタM2を流れる電流を低減するトランジスタが多段接続される。すなわち、第3の実施の形態では、トランジスタの接続数によって、トランジスタM2を流れる電流量を調整し、出力信号の波形を緩やかにする。なお、図6において、図1と同じものには同じ符号を付し、その説明を省略する。
【0116】
図6に示すように、前段出力回路31は、トランジスタM1〜M3,M25から構成されている。トランジスタM25は、pチャネルのMOSトランジスタである。
【0117】
トランジスタM25のソースは、トランジスタM3のドレインと接続されている。トランジスタM25のドレインは、トランジスタM1のドレインと接続されている。トランジスタM25のゲートは、トランジスタM3のゲートと接続され、バイアス回路12のトランジスタM7,M8のドレインと接続されている。トランジスタM1,M25のドレインは、最終段出力回路13のトランジスタM12のゲートに接続されている。
【0118】
前段出力回路31は、トランジスタM1,M2が、コア信号S1に応じてオン・オフすることにより、電圧源Vddの電圧及びそのグランドの電圧を最終段出力回路13に出力する。トランジスタM2がオンしたときは、トランジスタM3,M25を介して電圧源Vddの電圧が出力される。従って、電圧源VddからトランジスタM2,M3,M25を介して最終段出力回路13のトランジスタM12のゲートに電流が流れる。
【0119】
前段出力回路31のトランジスタM3,M25は、バイアス回路12のバイアス電圧によって半オン状態となっている。トランジスタM3,M25のソース−ドレイン間は高抵抗となり、電圧源Vddから、トランジスタM2,M3,M25を介して、最終段出力回路13のトランジスタM12に流れる電流は低減される。
【0120】
電圧源VddからトランジスタM2を介して最終段出力回路13のトランジスタM12に流れる電流は、トランジスタM2のドレインとトランジスタM12のゲート間に接続されるトランジスタM3,M25によって調整することができる。例えば、電流の低減が足りず、トランジスタM12が急激にL状態になりアンダーシュート、リンギングノイズが生じるようであれば、トランジスタM2のドレインとトランジスタM12のゲート間に接続するトランジスタの数を増加するようにすればよい。
【0121】
このように、トランジスタM2のドレインとトランジスタM12のゲート間に接続されるトランジスタ数を変更することによって、容易に出力波形の変化を緩やかにすることができる。
【0122】
次に第4の実施の形態について説明する。図7は、第4の実施の形態に係る出力バッファ回路の回路図である。第4の実施の形態では、図4で示した前段出力回路21のトランジスタM15からグランドに流れる電流を低減するトランジスタが多段接続される。すなわち、第4の実施の形態では、pチャネルオープンドレインの出力バッファ回路における、前段出力回路21が電圧を出力するときに流れる電流量を調整し、出力信号の波形を緩やかにする。なお、図7において、図4と同じものには同じ符号を付し、その説明を省略する。
【0123】
図7に示すように、前段出力回路41は、トランジスタM13〜M15,M26から構成されている。トランジスタM26は、nチャネルのMOSトランジスタである。
【0124】
トランジスタM26のソースは、トランジスタM13のドレインと接続されている。トランジスタM26のドレインは、トランジスタM15のソースと接続されている。トランジスタM26のゲートは、トランジスタM13のゲートと接続され、バイアス回路22のトランジスタM19,M20のドレインと接続されている。
【0125】
前段出力回路41は、トランジスタM14,M15が、コア信号S1に応じてオン・オフすることにより、電圧源Vddの電圧及びそのグランドの電圧を最終段出力回路23に出力する。トランジスタM15がオンしたときは、トランジスタM13,M26を介してグランドの電圧が出力される。従って、最終段出力回路23のトランジスタM24のゲートから、トランジスタM15,M26,M13を介してグランドに電流が流れる。
【0126】
前段出力回路41のトランジスタM13,M26は、バイアス回路22のバイアス電圧によって半オン状態となっている。トランジスタM13,M26のソース−ドレイン間は高抵抗となり、最終段出力回路23のトランジスタM24のゲートから、トランジスタM15,M26,M13を介して、グランドに流れる電流は低減される。
【0127】
最終段出力回路23のトランジスタM24のゲートから、トランジスタM15,M26,M13を介してグランドに流れる電流は、トランジスタM15のソースとグランド間に接続されるトランジスタM13,M26によって調整することができる。例えば、電流の低減が足りず、トランジスタM24が急激にL状態になりオーバシュート、リンギングノイズが生じるようであれば、トランジスタM15のソースとグランド間に接続するトランジスタの数を増加するようにすればよい。
【0128】
このように、トランジスタM15のソースとグランド間に接続されるトランジスタ数を変更することによって、容易に出力波形の変化を緩やかにすることができる。
【0129】
次に第5の実施の形態について説明する。図8は、第5の実施の形態に係る出力バッファ回路の回路図である。第5の実施の形態では、図6で示したnチャネルオープンドレインの最終段出力回路13がプッシュプル出力回路となっている。なお、図8において、図6と同じものには同じ符号を付し、その説明を省略する。
【0130】
図8に示すように、最終段出力回路51は、トランジスタM12,M27から構成されている。トランジスタM27は、pチャネルのMOSトランジスタである。トランジスタM12は、nチャネルのMOSトランジスタである。
【0131】
トランジスタM27のソースは、電圧源Vddに接続されている。トランジスタM27のゲートは、インバータ回路Z7を介して正論理回路Z1の出力と接続されている。トランジスタM12のゲートは、前段出力回路31のトランジスタM1,M25のドレイン、トランジスタM11のドレインと接続されている。トランジスタM27,M12のドレインは互いに接続され、出力端子Pと接続されている。最終段出力回路51は、トランジスタM12,M27が、互いにオン・オフすることによって、出力端子Pに電圧源Vddの電圧及びグランドの電圧を出力する。
【0132】
H状態のコア信号S1が正論理回路Z1に出力されると、コア信号S1は、インバータ回路Z7によって反転されて、最終段出力回路51のトランジスタM27に出力される。最終段出力回路51のトランジスタM27はオンする。
【0133】
前段出力回路31は、H状態のコア信号S1が入力されると、トランジスタM1がオンしL状態の電圧を出力する。最終段出力回路51のトランジスタM12はオフする。
【0134】
従って、出力端子Pには、コア信号S1と同じH状態の信号が出力される。
L状態のコア信号S1が正論理回路Z1に出力されると、コア信号S1は、インバータ回路Z7によって反転されて、最終段出力回路51のトランジスタM27に出力される。最終段出力回路51のトランジスタM27はオフする。
【0135】
前段出力回路31は、L状態のコア信号S1が入力されると、トランジスタM2がオンし、かつバイアス回路12のバイアス電圧によってトランジスタM3,M25が半オン状態になることによりH状態の電圧を出力する。最終段出力回路51のトランジスタM12はオンする。
【0136】
従って、出力端子Pには、コア信号S1と同じL状態の信号が出力される。
すなわち、最終段出力回路51からは、コア信号S1の状態に応じたプッシュプルの信号が出力される。
【0137】
なお、図8においても、図6と同様に、バイアス回路12は、コア信号S1に応じてオン・オフし、消費電力を低減している。
このように最終段出力回路51がプッシュプル回路においても、消費電力を低減することができる。
【0138】
次に第6の実施の形態について説明する。図9は、第6の実施の形態に係る出力バッファ回路の回路図である。第6の実施の形態では、図7で示したpチャネルオープンドレインの最終段出力回路23がプッシュプル出力回路となっている。なお、図9において、図7と同じものには同じ符号を付し、その説明を省略する。
【0139】
図9に示すように、最終段出力回路61は、トランジスタM24,M28から構成されている。トランジスタM28は、nチャネルのMOSトランジスタである。トランジスタM24は、pチャネルのMOSトランジスタである。
【0140】
トランジスタM28のソースは、グランドに接続されている。トランジスタM28のゲートは、インバータ回路Z8を介して正論理回路Z4の出力と接続されている。トランジスタM24のゲートは、前段出力回路41のトランジスタM14,M15のドレイン、トランジスタM23のドレインと接続されている。トランジスタM24,M28のドレインは互いに接続され、出力端子Pと接続されている。最終段出力回路61は、トランジスタM24,M28が、互いにオン・オフすることによって、出力端子Pに電圧源Vddの電圧及びグランドの電圧を出力する。
【0141】
L状態のコア信号S1が正論理回路Z4に出力されると、コア信号S1は、インバータ回路Z8によって反転されて、最終段出力回路61のトランジスタM28に出力される。最終段出力回路61のトランジスタM28はオンする。
【0142】
前段出力回路41は、L状態のコア信号S1が入力されると、トランジスタM14がオンしH状態の電圧を出力する。最終段出力回路61のトランジスタM12はオフする。
【0143】
従って、出力端子Pには、コア信号S1と同じL状態の信号が出力される。
H状態のコア信号S1が正論理回路Z4に出力されると、コア信号S1は、インバータ回路Z8によって反転されて、最終段出力回路61のトランジスタM28に出力される。最終段出力回路61のトランジスタM28はオフする。
【0144】
前段出力回路41は、H状態のコア信号S1が入力されると、トランジスタM15がオンし、かつバイアス回路22のバイアス電圧によってトランジスタM13,M26が半オン状態になることによりL状態の電圧を出力する。最終段出力回路61のトランジスタM24はオンする。
【0145】
従って、出力端子Pには、コア信号S1と同じH状態の信号が出力される。
すなわち、最終段出力回路61からは、コア信号S1の状態に応じたプッシュプルの信号が出力される。
【0146】
なお、図9においても、図7と同様に、バイアス回路22は、コア信号S1に応じてオン・オフし、消費電力を低減している。
このように最終段出力回路61がプッシュプル回路においても、消費電力を低減することができる。
【0147】
(付記1) 半導体装置のコア回路から出力されるコア信号を出力端子に出力する出力バッファ回路において、
コア回路から出力されるコア信号に応じて電圧を出力するときに流れる電流をバイアス電圧に応じて低減する電圧出力回路と、
第1の電源に複数直列接続されオン抵抗によって電源電圧を分圧し、前記コア信号に応じてオン・オフして前記バイアス電圧を出力するスイッチ素子と、
前記電圧に応じて出力端子を前記第1の電源又は第2の電源に接続する信号出力回路と、
を有することを特徴とする出力バッファ回路。
【0148】
(付記2) 前記電圧出力回路は、
前記コア信号に応じて前記電圧を出力する電圧出力スイッチ素子と、
前記電圧出力スイッチ素子と直列接続され、前記電圧出力スイッチ素子に流れる前記電流を前記バイアス電圧によって生じるオン抵抗によって低減する電流低減スイッチ素子と、
を有することを特徴とする付記1記載の出力バッファ回路。
【0149】
(付記3) 前記電流低減スイッチ素子は、複数直列接続されることを特徴とする付記2記載の出力バッファ回路。
(付記4) 前記電流低減スイッチ素子は、前記コア回路から特定信号が出力された場合、前記バイアス電圧によらずオフすることを特徴とする付記2記載の出力バッファ回路。
【0150】
(付記5) 前記信号出力回路は、前記コア回路から特定信号が出力された場合、前記出力端子を前記電圧によらず前記第1の電源又は前記第2の電源に接続することを特徴とする付記1記載の出力バッファ回路。
【0151】
(付記6) 前記スイッチ素子は、前記コア回路から特定信号が出力された場合、前記コア信号によらずオン又はオフすることを特徴とする付記1記載の出力バッファ回路。
【0152】
(付記7) 前記スイッチ素子は、バッファ回路を介して前記コア信号が入力され、前記バッファ回路は、前記コア回路から特定信号が出力された場合オフされることを特徴とする付記1記載の出力バッファ回路。
【0153】
(付記8) 前記信号出力回路は、nチャネルオープンドレイン回路であることを特徴とする付記1記載の出力バッファ回路。
(付記9) 前記信号出力回路は、pチャネルオープンドレイン回路であることを特徴とする付記1記載の出力バッファ回路。
【0154】
(付記10) 前記信号出力回路は、プッシュプル回路であることを特徴とする付記1記載の出力バッファ回路。
(付記11) 前記第1の電源と前記第2の電源は同一であることを特徴とする付記1記載の出力バッファ回路。
【0155】
(付記12) 前記コア信号は、増幅回路によって増幅されて前記電圧出力回路に入力されることを特徴とする付記1記載の出力バッファ回路。
【0156】
【発明の効果】
以上説明したように本発明では、スイッチ素子は、第1の電源に複数直列接続され、オン抵抗によって電源電圧を分圧し、コア信号に応じてオン・オフしてバイアス電圧を電圧出力回路に出力する。よって、第1の電源の電源電圧は、常時分圧されて電圧出力回路に出力されなくなり、消費電力を低減することができる。
【図面の簡単な説明】
【図1】第1の実施の形態に係る出力バッファ回路の回路図である。
【図2】図1の出力端子にプルアップ抵抗が接続されたときの回路図である。
【図3】図2の回路図の信号波形を示した図である。
【図4】第2の実施の形態に係る出力バッファ回路の回路図である。
【図5】図4の回路図の信号波形を示した図である。
【図6】第3の実施の形態に係る出力バッファ回路の回路図である。
【図7】第4の実施の形態に係る出力バッファ回路の回路図である。
【図8】第5の実施の形態に係る出力バッファ回路の回路図である。
【図9】第6の実施の形態に係る出力バッファ回路の回路図である。
【図10】半導体装置の概略図である。
【図11】ノイズ波形を示した図である。
【図12】従来の出力バッファ回路の回路図である。
【符号の説明】
11,21,31,41 前段出力回路
12,22 バイアス回路
13,23,51,61 最終段出力回路
P 出力端子
M1〜M28 トランジスタ
Z1,Z3,Z4,Z6 正論理回路
Z2,Z5,Z7,Z8 インバータ回路
Claims (10)
- 半導体装置のコア回路から出力されるコア信号を出力端子に出力する出力バッファ回路において、
コア回路から出力されるコア信号に応じて電圧を出力するときに流れる電流をバイアス電圧に応じて低減する電圧出力回路と、
第1の電源に複数直列接続されオン抵抗によって電源電圧を分圧し、前記コア信号に応じてオン・オフして前記バイアス電圧を出力するスイッチ素子と、
前記電圧に応じて出力端子を前記第1の電源又は第2の電源に接続する信号出力回路と、
を有することを特徴とする出力バッファ回路。 - 前記電圧出力回路は、
前記コア信号に応じて前記電圧を出力する電圧出力スイッチ素子と、
前記電圧出力スイッチ素子と直列接続され、前記電圧出力スイッチ素子に流れる前記電流を前記バイアス電圧によって生じるオン抵抗によって低減する電流低減スイッチ素子と、
を有することを特徴とする請求項1記載の出力バッファ回路。 - 前記電流低減スイッチ素子は、複数直列接続されることを特徴とする請求項2記載の出力バッファ回路。
- 前記電流低減スイッチ素子は、前記コア回路から特定信号が出力された場合、前記バイアス電圧によらずオフすることを特徴とする請求項2記載の出力バッファ回路。
- 前記信号出力回路は、前記コア回路から特定信号が出力された場合、前記出力端子を前記電圧によらず前記第1の電源又は前記第2の電源に接続することを特徴とする請求項1記載の出力バッファ回路。
- 前記スイッチ素子は、前記コア回路から特定信号が出力された場合、前記コア信号によらずオン又はオフすることを特徴とする請求項1記載の出力バッファ回路。
- 前記スイッチ素子は、バッファ回路を介して前記コア信号が入力され、前記バッファ回路は、前記コア回路から特定信号が出力された場合オフされることを特徴とする請求項1記載の出力バッファ回路。
- 前記信号出力回路は、nチャネルオープンドレイン回路であることを特徴とする請求項1記載の出力バッファ回路。
- 前記信号出力回路は、pチャネルオープンドレイン回路であることを特徴とする請求項1記載の出力バッファ回路。
- 前記信号出力回路は、プッシュプル回路であることを特徴とする請求項1記載の出力バッファ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003053674A JP4052961B2 (ja) | 2003-02-28 | 2003-02-28 | 出力バッファ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003053674A JP4052961B2 (ja) | 2003-02-28 | 2003-02-28 | 出力バッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004266494A JP2004266494A (ja) | 2004-09-24 |
JP4052961B2 true JP4052961B2 (ja) | 2008-02-27 |
Family
ID=33118218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003053674A Expired - Fee Related JP4052961B2 (ja) | 2003-02-28 | 2003-02-28 | 出力バッファ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4052961B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4817372B2 (ja) | 2006-03-28 | 2011-11-16 | 富士通セミコンダクター株式会社 | オープンドレイン出力回路 |
-
2003
- 2003-02-28 JP JP2003053674A patent/JP4052961B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004266494A (ja) | 2004-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5399992A (en) | Amplifier device capable of performing highly efficient operation at low power | |
KR100355082B1 (ko) | 연산 증폭 방법 및 연산 증폭기 | |
JP2004343396A (ja) | レベルシフト回路 | |
JP2004153444A (ja) | チョッパ型コンパレータ | |
US20200266820A1 (en) | Apparatus with Electronic Circuitry Having Reduced Leakage Current and Associated Methods | |
US7619459B2 (en) | High speed voltage translator circuit | |
JP4063982B2 (ja) | レベルシフタ回路およびそれを用いた半導体装置 | |
JP4052961B2 (ja) | 出力バッファ回路 | |
US7605615B2 (en) | Voltage comparator circuit | |
US6034549A (en) | Level shift circuit | |
JP3502320B2 (ja) | シュミット・トリガ回路 | |
US6597199B1 (en) | Method and circuit for logic output buffer | |
JP3134991B2 (ja) | ディレィ回路 | |
JP3426594B2 (ja) | 入力バッファ回路 | |
JP2000194432A (ja) | Cmosロジック用電源回路 | |
JP4552304B2 (ja) | 電圧切換回路 | |
US6445224B1 (en) | Reduced short current circuit | |
JPH09214324A (ja) | Cmos論理回路 | |
JPH05110419A (ja) | Cmosインバータ回路 | |
JPH06132806A (ja) | Cmos出力バッファ回路 | |
JPH05304464A (ja) | 入力バッファ回路 | |
JP3077664B2 (ja) | 入力回路 | |
JP2002111480A (ja) | 半導体集積回路 | |
JP3190579B2 (ja) | 出力バッファ回路 | |
JPH04301921A (ja) | インバータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |