[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3928578B2 - Electronic board wiring structure - Google Patents

Electronic board wiring structure Download PDF

Info

Publication number
JP3928578B2
JP3928578B2 JP2003115202A JP2003115202A JP3928578B2 JP 3928578 B2 JP3928578 B2 JP 3928578B2 JP 2003115202 A JP2003115202 A JP 2003115202A JP 2003115202 A JP2003115202 A JP 2003115202A JP 3928578 B2 JP3928578 B2 JP 3928578B2
Authority
JP
Japan
Prior art keywords
package
outline
wiring structure
land
long sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003115202A
Other languages
Japanese (ja)
Other versions
JP2004319924A (en
Inventor
猛 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Machinery Ltd
Original Assignee
Murata Machinery Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Machinery Ltd filed Critical Murata Machinery Ltd
Priority to JP2003115202A priority Critical patent/JP3928578B2/en
Publication of JP2004319924A publication Critical patent/JP2004319924A/en
Application granted granted Critical
Publication of JP3928578B2 publication Critical patent/JP3928578B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、各種電子機器に使用される電子基板の配線構造に関する。
【0002】
【従来の技術】
各種電子基板には多くのICパッケージが搭載される。時代の流れとともに、ICパッケージの小型化が進んでいる。そして、同一機能で旧型(大型)から新型(小型)への過渡期、つまり旧型と新型が混同して使用される期間には、どちらのタイプのICパッケージが使用されても良いように、基板にはいずれのタイプを実装した場合でも対応できるような配線(パターン)を形成することがある(例えば、特許文献1参照)。
【0003】
図2に、その配線パターンの一例を示している。図2において、電子基板1上に、旧型(大型)のICパッケージ2のリード端末接続用のランド3-1、3-2、……、3-14 が形成されるとともに、旧型ICパッケージ2の実装配線されるパッケージ長手方向の横に並べて、新型(小型)のICパッケージ4のリード端子接続用のランド5-1、5-2、……、5-14 が形成されている。ランド3-1、3-2、……、3-14 とランド5-1、5-2、……、5-14 は、配線パターン6-1、6-2、……、6-14 により互いに共通に接続されている。配線パターン6-1、6-2、……、6-14 のうちの一部は、ランド3-1、3-2、……、3-14 の一部より、大型ICパッケージ2の下面、ランド群3とランド群5の間を経て、ランド5-1、5-2、……、5-14 の一部の外側先端に接続されている。配線パターン6-1、6-2、……、6-14 のうちのその他の一部は、ランド3-1、3-2、……、3-14 のうちのその他の一部の外側先端より外回りでランド5-1、5-2、……、5-14 のその他の一部の外側先端あるいは内側端に接続されている。
【0004】
【特許文献1】
特開平5−315759号公報
【0005】
【発明が解決しようとする課題】
上記した従来の電子基板の配線構造では、旧型(大型)のICパッケージ用のランドと、新型(小型)のICパッケージ用のランドが並設されることになるので、配線パターンが大きくなるという問題がある。
【0006】
この発明は上記問題点に着目してなされたものであって、同一性能異形状のパッケージを選択的に搭載するのに、小型化された配線構造を提供することを目的としている。
【0007】
【課題を解決するための手段】
この発明の電子基板の配線構造は、同一性能で形状(大きさ)が異なる第1及び第2のICパッケージを選択的に実装可能とした電子基板の配線構造であって、第1及び第2のICパッケージの外形線は長方形であり、第1のICパッケージの外形線が第2のICパッケージの外形線よりも大きく、電子基板の表面において、第1のICパッケージの本体実装予定位置を形成するとともに、この第1のICパッケージの端子を接続するための第1のICパッケージ用のランドを当該ICパッケージの外形線の両長辺の外側に当該両長辺に沿って並設し、電子基板の裏面において、第2のICパッケージの外形線の長辺が電子基板の表面の外形線の長辺と互いに直行するようにして、第2のICパッケージの本体実装予定位置を第1のICパッケージの本体実装予定位置と重なるように形成するとともに、この第2のICパッケージの端子を接続するための第2のICパッケージ用のランドを当該ICパッケージの外形線の両長辺の外側に当該両長辺に沿って並設している。
【0009】
【発明の実施の形態】
以下、実施の形態により、この発明をさらに詳細に説明する。図1は、この発明の一実施形態である電子基板の配線パターンを示す図である。
【0010】
この実施形態において、電子基板31には、表裏両面に配線パターンが形成されている。電子基板31の表面に、第1のICパッケージの外形を示す線32が、また電子基板31の裏面に第2のICパッケージの外形を示す線33が形成されている。ここでは、第1のICパッケージの外形線32の方が、第2のICパッケージの外形線33よりも大きい。第1、第2のICパッケージの外形線32、33とも長方形で、表裏で互いに長手方向が直交するように配置されている。
【0011】
表面の第1のICパッケージの外形線32の両長辺の外側に、第1のICパッケージの端子接続用のランド34-1、……、34-4と34-5、……、34-8が形成されている。また、裏面の第2のICパッケージの外形線33の両長辺の外側に、端子用のランド35-1、……、35-4と35-5、……、35-8が形成されている。第1のICパッケージ用のランド34-1、……、34-4と34-5、……、34-8は、第2のICパッケージ用のランド35-1、……、35-4と35-5、……、35-8と、それぞれ対応するもの同士、表裏を接続するスルー36-1、……、36-8により共通接続されている。
【0012】
この実施形態では、第2のICパッケージ用のランド35−1、……、35−4と35−5、……、35−8が第1のICパッケージの外形線32と重なる位置、つまり第1のパッケージの実装位置と重なる位置に、裏面ではあるが形成されている。
【0013】
【発明の効果】
この発明によれば、第1のパッケージを実装した場合に、パッケージ本体が重なる部分の裏面に、第2のパッケージ用のランドを形成しているので、それまでの大型のパッケージを搭載していたときの領域を大きくすることなく、同一性能、異形状のパッケージのいずれにも対応できる配線構造を実現できる。
【図面の簡単な説明】
【図1】 この発明の一実施形態である電子基板の配線パターンを示す図である。
【図2】 従来の電子基板の配線パターンの一例を示す図である。
【符号の説明】
31 電子基板
32 第1のICパッケージの外形線
33 第2のICパッケージの外形線
34-1、……、34-8 第1のICパッケージ用のランド
35-1、……、35-8 第2のICパッケージ用のランド
36-1、……、36-8 接続用パターン線
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring structure of an electronic board used for various electronic devices.
[0002]
[Prior art]
Many IC packages are mounted on various electronic substrates. IC packages are becoming smaller with the times. And, in the transition period from the old model (large) to the new model (small) with the same function, that is, in the period when the old model and the new model are used confusingly, either type of IC package may be used. In some cases, a wiring (pattern) that can cope with any type of mounting is formed (see, for example, Patent Document 1).
[0003]
FIG. 2 shows an example of the wiring pattern. In FIG. 2 , lands 3 −1 , 3 −2 ,..., 3 -14 for connecting lead terminals of the old (large) IC package 2 are formed on the electronic substrate 1, and the old IC package 2 Lands 5 -1 , 5 -2 ,..., 5 -14 for connecting lead terminals of the new (small) IC package 4 are formed side by side in the longitudinal direction of the package to be mounted and wired. Lands 3 -1 , 3 -2 , ... 3 -14 and lands 5 -1 , 5 -2 , ..., 5 -14 depend on wiring patterns 6 -1 , 6 -2 , ..., 6 -14 They are commonly connected to each other. A part of the wiring patterns 6 −1 , 6 −2 ,..., 6 -14 is lower than the part of the land 3 −1 , 3 −2 ,. It passes between the land group 3 and the land group 5 and is connected to a part of the outer tip of the land 5 −1 , 5 −2 ,. The other part of the wiring patterns 6 -1 , 6 -2 ,..., 6 -14 is the outer tip of the other part of the lands 3 -1 , 3 -2 ,. It is connected to the outer front end or the inner end of the other part of the lands 5 −1 , 5 −2 ,.
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 5-315759
[Problems to be solved by the invention]
In the wiring structure of the conventional electronic substrate described above, the land for the old (large) IC package and the land for the new (small) IC package are juxtaposed, so that the wiring pattern becomes large. There is.
[0006]
The present invention has been made paying attention to the above-mentioned problems, and an object thereof is to provide a miniaturized wiring structure for selectively mounting packages having the same performance and different shape.
[0007]
[Means for Solving the Problems]
The wiring structure of the electronic board according to the present invention is a wiring structure of the electronic board that allows the first and second IC packages having the same performance and different shapes (sizes) to be selectively mounted . The outline of the first IC package is rectangular, the outline of the first IC package is larger than the outline of the second IC package, and the main body mounting position of the first IC package is formed on the surface of the electronic substrate. At the same time, lands for the first IC package for connecting the terminals of the first IC package are juxtaposed along the long sides outside the long sides of the outline of the IC package. On the back surface of the substrate, the long side of the outline of the second IC package is perpendicular to the long side of the outline of the surface of the electronic substrate, so that the main IC mounting position of the second IC package is the first IC package. Pack The second IC package land for connecting the terminals of the second IC package is placed outside both long sides of the outline of the IC package. They are juxtaposed along the long sides .
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in more detail with reference to embodiments. Figure 1 is a Ru FIG der showing a wiring pattern of the electronic substrate which is an embodiment of the present invention.
[0010]
In this embodiment, a wiring pattern is formed on both the front and back surfaces of the electronic substrate 31. A line 32 indicating the outer shape of the first IC package is formed on the surface of the electronic substrate 31, and a line 33 indicating the outer shape of the second IC package is formed on the back surface of the electronic substrate 31. Here, the outline 32 of the first IC package is larger than the outline 33 of the second IC package. The external lines 32 and 33 of the first and second IC packages are also rectangular, and are arranged so that their longitudinal directions are orthogonal to each other on the front and back sides.
[0011]
The outer surfaces of the long sides of the first IC package outline 32 of the surface, the first land 34 -1 for terminal connection of the IC package, ..., 34 -4 and 34 -5, ..., 34 - 8 is formed. Also, terminal lands 35 -1 ,..., 35 -4 and 35 -5 ,..., 35 -8 are formed outside the long sides of the outline 33 of the second IC package on the back surface. Yes. The lands 34 -1 ,..., 34 -4 and 34 -5 ,..., 34 -8 for the first IC package are the lands 35 -1 ,. 35 -5 ,..., 35 -8 and the corresponding ones are connected in common by throughs 36 -1 ,.
[0012]
In this embodiment, the lands 35 -1 ,..., 35 -4 and 35 -5 ,..., 35 -8 for the second IC package overlap with the outline 32 of the first IC package, that is, the first lands. Although it is the back surface, it is formed at a position overlapping with the mounting position of one package.
[0013]
【The invention's effect】
According to the present invention, when the first package is mounted, since the land for the second package is formed on the back surface of the portion where the package body overlaps, the large package up to that time has been mounted. It is possible to realize a wiring structure that can cope with any of the same performance and different shape packages without increasing the area.
[Brief description of the drawings]
FIG. 1 is a diagram showing a wiring pattern of an electronic board according to an embodiment of the present invention.
FIG. 2 is a diagram showing an example of a wiring pattern of a conventional electronic substrate.
[Explanation of symbols]
31 Electronic substrate 32 Outline of first IC package 33 Outline of second IC package 34 -1 ,..., 34 -8 Land for first IC package 35 -1 ,. 2 IC package land 36 -1 , ..., 36 -8 connection pattern line

Claims (1)

同一性能で形状が異なる第1及び第2のICパッケージを選択的に実装可能とした電子基板の配線構造であって、
第1及び第2のICパッケージの外形線は長方形であり、第1のICパッケージの外形線が第2のICパッケージの外形線よりも大きく、
電子基板の表面において、第1のICパッケージの本体実装予定位置を形成するとともに、この第1のICパッケージの端子を接続するための第1のICパッケージ用のランドを当該ICパッケージの外形線の両長辺の外側に当該両長辺に沿って並設し、
電子基板の裏面において、第2のICパッケージの外形線の長辺が電子基板の表面の外形線の長辺と互いに直行するようにして、第2のICパッケージの本体実装予定位置を第1のICパッケージの本体実装予定位置と重なるように形成するとともに、この第2のICパッケージの端子を接続するための第2のICパッケージ用のランドを当該ICパッケージの外形線の両長辺の外側に当該両長辺に沿って並設したことを特徴とする電子基板の配線構造。
A wiring structure of an electronic board that enables selective mounting of first and second IC packages having the same performance and different shapes,
The outline of the first and second IC packages is a rectangle, the outline of the first IC package is larger than the outline of the second IC package,
On the surface of the electronic substrate, a main body mounting position of the first IC package is formed, and a land for the first IC package for connecting the terminals of the first IC package is formed on the outline of the IC package. The two long sides are juxtaposed along the long sides,
On the back surface of the electronic substrate, the long side of the outline of the second IC package is perpendicular to the long side of the outline of the surface of the electronic substrate, so that the main body mounting scheduled position of the second IC package is the first The IC package is formed so as to overlap the main body mounting position of the IC package, and the second IC package land for connecting the terminals of the second IC package is placed outside both long sides of the outline of the IC package. A wiring structure of an electronic board, wherein the wiring structure is arranged along the long sides .
JP2003115202A 2003-04-21 2003-04-21 Electronic board wiring structure Expired - Fee Related JP3928578B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003115202A JP3928578B2 (en) 2003-04-21 2003-04-21 Electronic board wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003115202A JP3928578B2 (en) 2003-04-21 2003-04-21 Electronic board wiring structure

Publications (2)

Publication Number Publication Date
JP2004319924A JP2004319924A (en) 2004-11-11
JP3928578B2 true JP3928578B2 (en) 2007-06-13

Family

ID=33474465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003115202A Expired - Fee Related JP3928578B2 (en) 2003-04-21 2003-04-21 Electronic board wiring structure

Country Status (1)

Country Link
JP (1) JP3928578B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6268756B2 (en) * 2013-06-04 2018-01-31 日本精機株式会社 Circuit board and oscillation circuit device

Also Published As

Publication number Publication date
JP2004319924A (en) 2004-11-11

Similar Documents

Publication Publication Date Title
JPH05160290A (en) Circuit module
JP3928578B2 (en) Electronic board wiring structure
JP2002091341A5 (en)
JP2017069333A (en) Printed circuit board
JPH01166545A (en) Zigzag type ic
CN101336040B (en) General solder pad construction
JPH06310827A (en) Surface mounting component arrangement structure
JP2007157958A (en) Electronic device
JP5107024B2 (en) Double-sided flexible printed circuit board
JP5874552B2 (en) Joining member
JPH0611531Y2 (en) Circuit board device
JP4548177B2 (en) Wiring board for mounting chip components
JP3957158B2 (en) Printed board
JP4223649B2 (en) Printed wiring board
JPH0645494A (en) Package for semiconductor integrated circuit
JPH01179442A (en) Surface mount type electronic component
JPH04170057A (en) Ic package
JPH04199552A (en) Ic package
JP3611032B2 (en) Mounting method and structure of electrical component on substrate
JP4158535B2 (en) Module parts with leads
JP2522585Y2 (en) Donut type jumper wire unit
JP2694804B2 (en) Pin grid array semiconductor package
JP2001024294A5 (en)
JPH11135702A (en) Semiconductor device
JP2527326Y2 (en) Circuit board device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees