JP2004319924A - Wiring structure of electronic substrate - Google Patents
Wiring structure of electronic substrate Download PDFInfo
- Publication number
- JP2004319924A JP2004319924A JP2003115202A JP2003115202A JP2004319924A JP 2004319924 A JP2004319924 A JP 2004319924A JP 2003115202 A JP2003115202 A JP 2003115202A JP 2003115202 A JP2003115202 A JP 2003115202A JP 2004319924 A JP2004319924 A JP 2004319924A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lands
- electronic substrate
- wiring structure
- packages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、各種電子機器に使用される電子基板の配線構造に関する。
【0002】
【従来の技術】
各種電子基板には多くのICパッケージが搭載される。時代の流れとともに、ICパッケージの小型化が進んでいる。そして、同一機能で旧型(大型)から新型(小型)への過渡期、つまり旧型と新型が混同して使用される期間には、どちらのタイプのICパッケージが使用されても良いように、基板にはいずれのタイプを実装した場合でも対応できるような配線(パターン)を形成することがある(例えば、特許文献1参照)。
【0003】
図4に、その配線パターンの一例を示している。図4において、電子基板1上に、旧型(大型)のICパッケージ2のリード端末接続用のランド3−1、3−2、……、3−14 が形成されるとともに、旧型ICパッケージ2の実装配線されるパッケージ長手方向の横に並べて、新型(小型)のICパッケージ4のリード端子接続用のランド5−1、5−2、……、5−14 が形成されている。ランド3−1、3−2、……、3−14 とランド5−1、5−2、……、5−14 は、配線パターン6−1、6−2、……、6−14 により互いに共通に接続されている。配線パターン6−1、6−2、……、6−14 のうちの一部は、ランド3−1、3−2、……、3−14 の一部より、大型ICパッケージ2の下面、ランド群3とランド群5の間を経て、ランド5−1、5−2、……、5−14 の一部の外側先端に接続されている。配線パターン6−1、6−2、……、6−14 のうちのその他の一部は、ランド3−1、3−2、……、3−14 のうちのその他の一部の外側先端より外回りでランド5−1、5−2、……、5−14 のその他の一部の外側先端あるいは内側端に接続されている。
【0004】
【特許文献1】
特開平5−315759号公報
【0005】
【発明が解決しようとする課題】
上記した従来の電子基板の配線構造では、旧型(大型)のICパッケージ用のランドと、新型(小型)のICパッケージ用のランドが並設されることになるので、配線パターンが大きくなるという問題がある。
【0006】
この発明は上記問題点に着目してなされたものであって、同一性能異形状のパッケージを選択的に搭載するのに、小型化された配線構造を提供することを目的としている。
【0007】
【課題を解決するための手段】
この発明の電子基板の配線構造は、同一性能で形状(大きさ)が異なる2個のICパッケージを選択的に実装可能とした電子基板の配線構造であって、一方のICパッケージの端子を接続するためのランドを、他方のICパッケージの本体実装位置と重なる位置に形成している。
【0008】
また、この発明において、前記他方のICパッケージの端子を接続するためのランドを、前記一方のICパッケージの本体実装位置と重なる位置に形成しても良い。
【0009】
また、この発明において、前記2個のICパッケージは長方形状であり、これらの実装予定位置を、長辺を並行にして短辺方向に並べて形成しても良い。
【0010】
【発明の実施の形態】
以下、実施の形態により、この発明をさらに詳細に説明する。図1は、この発明の一実施形態である電子基板の配線パターンを示す図である。図1において、電子基板11上に、第1のICパッケージの外形を示す線12と、第2のICパッケージの外形を示す線13が、シルク印刷で形成されている。第1のICパッケージの外形線12、第2のICパッケージの外形線13とも、平面視長方形である。これらICパッケージの外形線12、13は、各ICパッケージの実装位置を示している。
【0011】
第1のICパッケージの外形線12の両長辺の外側に、第1のICパッケージの端子接続用のランド14−1、14−2、……、14−7と、14−8、14−9、……、14−14 がパターン形成されている。また、第2のICパッケージの外形線13の両長辺の外部に、第2のICパッケージの端子接続用のランド15−1、15−2、……、15−7と、15−8、15−9、……、15−14 がパターン形成されている。第1のICパッケージ用のランド14−1、14−2、……、14−7と、14−8、14−9、……、14−14 は、第2のICパッケージ用のランド15−1、15−2、……、15−7と、15−8、15−9、……、15−14 と、それぞれ対応する位置のもの同士、線16−1、16−2、……、16−7と、16−8、16−9、……、16−14 により共通接続されている。
【0012】
第1のICパッケージ用のランド14−1、14−2、……、14−7と、14−8、14−9、……、14−14 のうち、ランド14−9、14−10 、……、14−13 が第2のICパッケージの外形線13と重なる位置、つまり第2のICパッケージの実装位置と重なる位置に形成されている。また、第2のICパッケージ用のランド15−1、15−2、……、15−7と、15−8、15−9、……、15−14 のうち、ランド15−1、15−2、……、15−7が第1のICパッケージの外形12と重なる位置、つまり第1のICパッケージの実装位置に重なる位置に形成されている。 このように、この実施形態では、各ICパッケージの端子接続用のランドが他方のICパッケージの実装時に、パッケージ本体に重なる位置となるようにしているので、同一性能、異形状のパッケージのいずれにも対応できる配線構造を小型に実現できる。
【0013】
図2は、この発明の他の実施形態である電子基板の配線パターンを示す図である。図2において、電子基板21上に、第1のICパッケージの外形を示す線22と、第2のICパッケージの外形を示す線23が、やはりシルク印刷で形成されている。ここでは、第1のICパッケージの外形線22の方が、第2のICパッケージの外形線23よりも大きい。第1、第2のICパッケージの外形線22、23とも長方形である。
【0014】
第1のICパッケージの外形線22の両長辺の外側に第1のICパッケージの端子接続用のランド24−1、……、24−4、24−5、……、24−8が形成されている。また、第2のICパッケージの外形線23の両長辺の外側に第2のICパッケージの端子接続用のランド25−1、……、25−4、25−5、……、25−8がパターン形成されている。第1のICパッケージ用のランド24−1、24−2、……、24−8と、第2のICパッケージ用のランド25−1、25−2、……、25−8とが、それぞれ対応する位置のもの同士、線26−1、……、26−8により共通接続されている。
【0015】
この実施形態では、第2のICパッケージ用のランド25−1、25−2、……、25−8が、第1のICパッケージの外形線23と重なる位置、つまり第1のパッケージの実装位置と重なる位置に形成されている。
【0016】
この実施形態では、第1のパッケージを実装した場合に、パッケージ本体が重なる部分に、第2のパッケージ用のランドを形成しているので、それまでの大型のパッケージを搭載していたときの領域を大きくすることなく、同一性能、異形状のパッケージのいずれにも対応できる配線構造を実現できる。
【0017】
図3は、この発明の更に他の実施形態である電子基板の配線パターンを示す図である。この実施形態の電子基板31には、表裏両面に配線パターンが形成されている。電子基板31の表面に、第1のICパッケージの外形を示す線32が、また電子基板31の裏面に第2のICパッケージの外形を示す線33が形成されている。ここでは、第1のICパッケージの外形線32の方が、第2のICパッケージの外形線33よりも大きい。第1、第2のICパッケージの外形線32、33とも長方形で、表裏で互いに長手方向が直交するように配置されている。
【0018】
表面の第1のICパッケージの外形線32の両長辺の外側に、第1のICパッケージの端子接続用のランド34−1、……、34−4と34−5、……、34−8が形成されている。また、裏面の第2のICパッケージの外形線33の両長辺の外側に、端子用のランド35−1、……、35−4と35−5、……、35−8が形成されている。第1のICパッケージ用のランド34−1、……、34−4と34−5、……、34−8は、第2のICパッケージ用のランド35−1、……、35−4と35−5、……、35−8と、それぞれ対応するもの同士、表裏を接続するスルー36−1、……、36−8により共通接続されている。
【0019】
この実施形態では、第2のICパッケージ用のランド35−1、……、35−4と35−5、……、35−8が第1のICパッケージの外形線33と重なる位置、つまり第1のパッケージの実装位置と重なる位置に、裏面ではあるが形成されている。
【0020】
この実施形態では、第1のパッケージを実装した場合に、パッケージ本体が重なる部分の裏面に、第2のパッケージ用のランドを形成しているので、それまでの大型のパッケージを搭載していたときの領域を大きくすることなく、同一性能、異形状のパッケージのいずれにも対応できる配線構造を実現できる。
【0021】
【発明の効果】
この発明によれば、一方のICパッケージの端子を接続するためのランドを、他方のICパッケージの本体実装位置と重なる位置に形成しているので、同一性能で異形状のパッケージを選択的に搭載する電子基板の配線構造を基板面積を大きくすることなく実現できる。
【図面の簡単な説明】
【図1】この発明の一実施形態である電子基板の配線パターンを示す図である。
【図2】この発明の他の実施形態である電子基板の配線パターンを示す図である。
【図3】この発明の更に他の実施形態である電子基板の配線パターンを示す図である。
【図4】従来の電子基板の配線パターンの一例を示す図である。
【符号の説明】
11、21、31 電子基板
12、22、32 第1のICパッケージの外形線
13、23、33 第2のICパッケージの外形線
14−1、……、14−14 、24−1、……、24−8、34−1、……、34−8
第1のICパッケージ用のランド
15−1、……、15−14 、25−1、……、25−8、35−1、……、35−8
第2のICパッケージ用のランド
16−1、……、16−14 、26−1、……、26−8、36−1、……、36−8
接続用パターン線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a wiring structure of an electronic board used for various electronic devices.
[0002]
[Prior art]
Many IC packages are mounted on various electronic substrates. With the passage of the times, the size of IC packages has been reduced. In the transition period from the old type (large) to the new type (small) with the same function, that is, during the period in which the old type and the new type are used in a mixed manner, the substrate is designed so that either type of IC package may be used. In some cases, a wiring (pattern) that can cope with any type of mounting is formed (for example, see Patent Document 1).
[0003]
FIG. 4 shows an example of the wiring pattern. In FIG. 4, lands 3-1 , 3-2 ,..., 3-14 for connecting the lead terminals of the old (large)
[0004]
[Patent Document 1]
JP-A-5-315759
[Problems to be solved by the invention]
In the wiring structure of the conventional electronic substrate described above, the land for the old (large) IC package and the land for the new (small) IC package are arranged side by side, so that the wiring pattern becomes large. There is.
[0006]
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a wiring structure that is reduced in size for selectively mounting packages having the same performance and different shapes.
[0007]
[Means for Solving the Problems]
The wiring structure of an electronic substrate according to the present invention is a wiring structure of an electronic substrate that allows two IC packages having the same performance and different shapes (sizes) to be selectively mounted, and connects terminals of one of the IC packages. Are formed at positions overlapping the main body mounting position of the other IC package.
[0008]
In the present invention, a land for connecting a terminal of the other IC package may be formed at a position overlapping a main body mounting position of the one IC package.
[0009]
Further, in the present invention, the two IC packages may have a rectangular shape, and their mounting positions may be formed by arranging the long sides in parallel in the short side direction.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in more detail with reference to embodiments. FIG. 1 is a diagram showing a wiring pattern of an electronic substrate according to an embodiment of the present invention. In FIG. 1, a
[0011]
First on the outside of the long sides of the
[0012]
First land 14 -1 for IC package, 14 -2, ..., and 14 -7, 14 -8, 14 -9, ..., among the 14 -14 land 14 -9, 14 -10, .., 14-13 are formed at positions overlapping with the
[0013]
FIG. 2 is a diagram showing a wiring pattern of an electronic substrate according to another embodiment of the present invention. In FIG. 2, a
[0014]
First land 24 -1 for terminal connection of both long sides of the first IC package outside the IC package outline 22, ..., 24 -4, 24 -5, ..., 24 -8 formation Have been. Also, terminals 25-1 ,..., 25-4 , 25-5 ,..., 25-8 for terminal connection of the second IC package are provided outside both long sides of the
[0015]
In this embodiment, the positions where the lands 25-1 , 25-2 ,..., 25-8 for the second IC package overlap the
[0016]
In this embodiment, when the first package is mounted, the land for the second package is formed in the portion where the package body overlaps, so that the area when the previous large package is mounted Without increasing the size of the wiring, it is possible to realize a wiring structure that can support both packages having the same performance and different shapes.
[0017]
FIG. 3 is a view showing a wiring pattern of an electronic substrate according to still another embodiment of the present invention. On the
[0018]
The outer surfaces of the long sides of the first
[0019]
In this embodiment, the positions where the lands 35-1 ,..., 35-4 and 35-5 ,..., 35-8 for the second IC package overlap with the
[0020]
In this embodiment, when the first package is mounted, the land for the second package is formed on the back surface of the portion where the package body overlaps. The wiring structure can be realized that can cope with both packages having the same performance and different shapes without enlarging the area.
[0021]
【The invention's effect】
According to the present invention, the lands for connecting the terminals of one IC package are formed at positions overlapping the main body mounting position of the other IC package, so that packages of different shapes with the same performance are selectively mounted. The wiring structure of the electronic substrate can be realized without increasing the substrate area.
[Brief description of the drawings]
FIG. 1 is a diagram showing a wiring pattern of an electronic substrate according to an embodiment of the present invention.
FIG. 2 is a diagram showing a wiring pattern of an electronic substrate according to another embodiment of the present invention.
FIG. 3 is a diagram showing a wiring pattern of an electronic substrate according to still another embodiment of the present invention.
FIG. 4 is a diagram illustrating an example of a wiring pattern of a conventional electronic substrate.
[Explanation of symbols]
11, 21 and 31 the
The first of the IC package of land 15 -1, ..., 15 14, 25 -1, ..., 25 -8, 35 -1, ..., 35 -8
Second land 16 -1 for IC packages, ..., 16 14, 26 -1, ..., 26 -8, 36 -1, ..., 36 -8
Connection pattern wire
Claims (3)
一方のICパッケージの端子を接続するためのランドを、他方のICパッケージの本体実装位置と重なる位置に形成したことを特徴とする電子基板の配線構造。A wiring structure of an electronic board that allows two IC packages having the same performance but different shapes to be selectively mounted,
A wiring structure for an electronic board, wherein a land for connecting terminals of one IC package is formed at a position overlapping a main body mounting position of the other IC package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003115202A JP3928578B2 (en) | 2003-04-21 | 2003-04-21 | Electronic board wiring structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003115202A JP3928578B2 (en) | 2003-04-21 | 2003-04-21 | Electronic board wiring structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004319924A true JP2004319924A (en) | 2004-11-11 |
JP3928578B2 JP3928578B2 (en) | 2007-06-13 |
Family
ID=33474465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003115202A Expired - Fee Related JP3928578B2 (en) | 2003-04-21 | 2003-04-21 | Electronic board wiring structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3928578B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014236135A (en) * | 2013-06-04 | 2014-12-15 | 日本精機株式会社 | Circuit board and oscillation circuit device |
-
2003
- 2003-04-21 JP JP2003115202A patent/JP3928578B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014236135A (en) * | 2013-06-04 | 2014-12-15 | 日本精機株式会社 | Circuit board and oscillation circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP3928578B2 (en) | 2007-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1895586A3 (en) | Semiconductor package substrate | |
JPH05160290A (en) | Circuit module | |
JPS63296292A (en) | Semiconductor device | |
JP2004319924A (en) | Wiring structure of electronic substrate | |
JPH01166545A (en) | Zigzag type ic | |
JPH06310827A (en) | Surface mounting component arrangement structure | |
JP2646710B2 (en) | SOP type SMD double-sided printed board | |
JPH0645494A (en) | Package for semiconductor integrated circuit | |
JP3529326B2 (en) | Package substrate for surface mounting and surface mounting method | |
JPH04199552A (en) | Ic package | |
JPH0535582Y2 (en) | ||
JPS582091A (en) | Printed circuit board | |
JPS6169159A (en) | Integrated circuit device | |
JP2857823B2 (en) | Electronic component mounting structure on circuit board | |
JPH08130361A (en) | Printed wiring board | |
JPH01179442A (en) | Surface mount type electronic component | |
JPH05326634A (en) | Printed wiring board | |
JPH04105577U (en) | Double-sided printed circuit board circuit pattern | |
JPH08293663A (en) | Wiring board and electronic apparatus | |
JPH1187909A (en) | Ic connecting apparatus and auxiliary board for connecting ic | |
JPH04181748A (en) | Tab tape | |
JPH02180062A (en) | Package for semiconductor integrated circuit | |
JPS63241983A (en) | Circuit wiring board | |
JPS62109391A (en) | Printed wiring circuit device | |
JPH04287997A (en) | Hybrid integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |