JP3913954B2 - 液晶装置および電子機器 - Google Patents
液晶装置および電子機器 Download PDFInfo
- Publication number
- JP3913954B2 JP3913954B2 JP2000032450A JP2000032450A JP3913954B2 JP 3913954 B2 JP3913954 B2 JP 3913954B2 JP 2000032450 A JP2000032450 A JP 2000032450A JP 2000032450 A JP2000032450 A JP 2000032450A JP 3913954 B2 JP3913954 B2 JP 3913954B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal device
- substrate
- substrates
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は、液晶装置および電子機器に関し、例えば液晶装置を構成する一対の基板の貼り合わせずれの防止に用いて好適な基板の構造に関するものである。
【0002】
【従来の技術】
図8は従来の液晶表示装置の一例を示すものである。
この図に示すように、液晶パネル100は、複数のデータ線および走査線101が格子状に形成されるとともに、画素電極、この画素電極を駆動する薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)からなるスイッチング素子等がマトリクス状に配置された素子基板102(この例ではTFTアレイ基板)と、対向電極103、カラーフィルター等が配置された対向基板104(カラーフィルター基板)とが所定の間隔をもって配置されている。素子基板102と対向基板104とは、例えばグラスファイバー等からなる円筒状もしくは球状のスぺーサ105を混入したシール材106により、一定の間隔を保って互いに電極形成面が対向するように貼付され、2枚の基板102,104間の間隙に液晶107が封入されている。また、素子基板102、対向基板104の外面側には偏光板108,109がそれぞれ貼付されている。
【0003】
なお、図示を省略したが、素子基板102上の対向基板104から張り出した端子部分には、各データ線にデータ信号を供給するデータ線駆動用ICが実装されるとともに、各走査線101に走査信号を供給する走査線駆動用ICが実装されている。
【0004】
さらにこの例の場合、素子基板102の下面側には、バックライトユニット110がシリコンゴム等の緩衝材111を介して設けられている。このバックライトユニット110は、光を照射する線状の蛍光管112と、この蛍光管112による光を反射して導光板113に導く反射板114と、導光板113に導かれた光を液晶パネル100に一様に拡散させる拡散板115と、導光板113から液晶パネル100とは反対方向に出射される光を液晶パネル100側へ反射させる反射板116とから構成されている。
【0005】
この種の液晶表示装置を製造する際には、いわゆる多面取りなどと呼ばれるように、各基板上に複数個の液晶パネルを構成するパターンを一括して形成し、2枚の基板を貼り合わせた後、これを切断し、各液晶パネル単位毎に分割する、という方法を採るのが一般的である。
【0006】
液晶パネルの組立プロセスの概略を示す図9を用いてより具体的に説明すると、図9(1)に示すように、素子基板120と対向基板121をそれぞれ作製した後、例えば素子基板120の電極形成面に2枚の基板間の間隔を一定に保持するためのスペーサ122を散布する一方、対向基板121の電極形成面には液晶を封止するためのシール材123をスクリーン印刷等により形成する。
【0007】
次に、図9(2)に示すように、これら2枚の基板120,121を貼り合わせ、図9(3)に示すように、ダイヤモンドガラススクライバー、ブレイクマシン等を用いてパネルを分割し、個々の液晶パネル124とする。
【0008】
その後、図9(4)に示すように、液晶注入装置125を用いて各液晶パネル124のシール材123の開口部である液晶注入口123aから2枚の基板間の間隙に液晶126を注入する。
【0009】
後は、図9(5)に示すように、液晶注入口123aを封止材127により封止し、両面に偏光板を貼り付けることによって液晶パネル124が完成する。
最後に、この液晶パネル124に対してバックライトユニット、各種の駆動用基板等を実装し、ケースに収納すれば、液晶表示装置として完成する。
【0010】
【発明が解決しようとする課題】
上述した液晶表示装置の製造工程において、シール材塗布、スペーサ散布、貼り合わせ、パネル分割等の工程は、いわゆる液晶注入前の空パネルを作る工程であるが、これらの工程は安定化が比較的難しい工程である。
【0011】
例えば、素子基板と対向基板の貼り合わせ工程では、画像処理を使用した自動アライメント装置によって両基板のアライメントマークをミクロン精度で合わせ込み、次いで、シール材を散布スペーサ径まで加熱プレスし、所定のセルギャップを保ちながらシール材を硬化させる、という方法を採る。この工程は、それぞれの基板が持つ製造時のパターニング誤差とアライメント精度とを含む、いわゆる貼り合わせ技術の精度によるずれが生じるという要素を持っている。そのため、素子基板と対向基板の重ね合わせは、例えば5〜10μmのマージンを持って設計される。このマージンを少なくすることは液晶パネルの高開口率化につながり、明るさを向上させるための重要な課題である。
【0012】
ところが、アライメント、プレス、シール材硬化、等の貼り合わせの各工程において、セルギャップの均一化を図りながら貼り合わせずれを抑止することはなかなか難しく、ある程度のずれの発生は避けられなかった。また、ずれを最小限とするために、加圧治具を用いて2枚の基板を締め付けた状態でシール材を硬化するなどの方法が採られることもあるが、この種の方法は作業性や生産性の点で問題があった。
【0013】
本発明は、上記の課題を解決するためになされたものであって、一対の基板間の貼り合わせずれを極力低減し得る構造を有する液晶装置、およびこれを用いた電子機器を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記の目的を達成するために、本発明の液晶装置は、互いに対向する一対の基板間に液晶が挟持されてなり、前記一対の基板のうちの一方の基板上に、互いに交差して設けられた複数の走査線および複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリクス状に配置された複数の画素電極および複数のTFTとを有する液晶装置であって、前記一方の基板上の前記TFTのドレイン電極と前記画素電極とを電気的に接続する画素コンタクトホール部に形成された凹部と、他方の基板上に設けられた前記一対の基板の貼り合わせずれを防止するための凸部とが嵌合されていることを特徴とするものである。
【0015】
液晶装置を構成する一方の基板、すなわち素子基板の画素コンタクトホール部は、素子基板を構成する積層膜の段差が低くなるために必然的に凹部となる。したがって、本発明によれば、他方の基板、すなわち対向基板上の前記画素コンタクトホール部に対応する位置に前記凹部に嵌合し得る凸部を予め設けておき、これらを嵌合させれば、2枚の基板の位置合わせを行うことができる。そして、2枚の基板を重ね合わせた状態ではこれら基板が動きにくくなるので、組立工程で生じる貼り合わせずれを防止することができる。すなわち、本発明における凸部や凹部が従来のアライメントマークの役目を兼ねることによって、2枚の基板の位置合わせを合理的に行うことができ、しかも、貼り合わせずれの防止を図ることができる。
【0016】
前記凸部は、前記他方の基板を構成する1層または複数層の膜材料から形成することが好ましい。
この構成によれば、他方の基板上に凸部を形成するに際して基板とは別の部材を準備する必要がなく、部品コストが増大することがない。また、対向基板を構成する膜材料からなる段差のみで凸部を形成するので、通常の製造プロセスで充分に形成可能である。
【0017】
前記凸部は、例えばアクリル膜、ポリイミド膜のような樹脂材料膜から形成することができる。もしくは、シリコン酸化膜、シリコン窒化膜のような無機材料膜から形成してもよい。
【0018】
本発明の電子機器は、上記本発明の液晶装置を備えたことを特徴とするものである。
本発明によれば、上記本発明の液晶装置を備えたことにより表示品位の高い表示部を備えた電子機器を実現することができる。
【0019】
【発明の実施の形態】
以下、本発明の一実施の形態を図1ないし図4を参照して説明する。
図1は、本実施の形態の液晶装置の画像表示領域を構成する複数の画素における各種素子、配線等の等価回路である。図2はデータ線、走査線、画素電極等が形成されたTFTアレイ基板における隣接する複数の画素群の平面図であり、図3は、図2のA−A’断面図である。
なお、図3においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0020】
[液晶装置要部の構成]
図1に示すように、本実施の形態の液晶装置において、画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極1と当該画素電極1を制御するためのTFT2がマトリクス状に複数形成されており、画像信号を供給するデータ線3が当該TFT2のソース領域に電気的に接続されている。データ線3に書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線3同士に対して、グループ毎に供給するようにしても良い。また、TFT2のゲート電極に走査線4が電気的に接続されており、所定のタイミングで走査線4に対してパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極1は、TFT2のドレイン領域に電気的に接続されており、スイッチング素子であるTFT2を一定期間だけそのスイッチを閉じることにより、データ線3から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
【0021】
画素電極1を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板(後述する)に形成された対向電極(後述する)との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極1と対向電極との間に形成される液晶容量と並列に蓄積容量5を付加する。例えば画素電極1の電圧は、蓄積容量5によりソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、保持特性はさらに改善され、コントラスト比の高い液晶装置が実現できる。後述するが、本実施の形態では、蓄積容量5を形成する方法として、半導体層との間で容量を形成するための配線である容量線6を設けている。また、容量線6を設ける代わりに、画素電極1と前段の走査線4との間で容量を形成しても良い。
【0022】
図2に示すように、液晶装置のTFTアレイ基板7上には、インジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電膜からなる複数の画素電極1(輪郭を破線で示す)がマトリクス状に配置されており、画素電極1の紙面縦方向に延びる辺に沿ってデータ線3(輪郭を2点鎖線で示す)が設けられ、紙面横方向に延びる辺に沿って走査線4および容量線6(ともに輪郭を実線で示す)が設けられている。本実施の形態において、ポリシリコン膜からなる半導体層8(輪郭を1点鎖線で示す)は、データ線と走査線の交差点の近傍でU字状に形成され、そのU字状部8aの一端が隣接するデータ線3の方向(紙面右方向)および当該データ線3に沿う方向(紙面上方向)に長く延びている。半導体層8のU字状部8aの両端にはコンタクトホール9,10が形成され、一方のコンタクトホール9はデータ線3と半導体層8のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール10はドレイン電極11(輪郭を2点鎖線で示す)と半導体層8のドレイン領域とを電気的に接続するドレインコンタクトホールとなっている。ドレイン電極11上のドレインコンタクトホール10が設けられた側と反対側の端部には、ドレイン電極11と画素電極1とを電気的に接続するための画素コンタクトホール12が形成されている。
【0023】
本実施の形態におけるTFT2は、半導体層8のU字状部8aで走査線4と交差しており、半導体層8と走査線4が2回交差していることになるため、1つの半導体層上に2つのゲートを有するTFT、いわゆるデュアルゲート型TFTを構成する。また、容量線6は走査線4に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部6aがデータ線3に沿って紙面縦方向に延びている。そこで、ともにデータ線3に沿って長く延びる半導体層8と容量線6とによって蓄積容量5が形成されている。
【0024】
本実施の形態の液晶装置は、図3に示すように、一対の透明基板13,14を有しており、その一方の基板をなすTFTアレイ基板7と、これに対向配置される他方の基板をなす対向基板15とを備え、これら基板7,15間に液晶16が挟持されている。TFTアレイ基板7および対向基板15は、例えばガラス基板や石英基板からなるものである。なお、図3は、画素コンタクトホール12の形成箇所を切断した状態を示す図であって、TFT部分の断面構造は従来の構造と変わらないため、図示は省略する。また、図3では図面を見やすくするため、各層や各部材毎に膜厚、横方向の寸法等の縮尺を異ならせてある。
【0025】
画素コンタクトホール2の部分において、TFTアレイ基板7上には、例えば膜厚50nm程度のポリシリコン膜からなる半導体層8が設けられ、この半導体層8を覆うように膜厚100〜150nm程度のゲート絶縁膜17が全面に形成されている。ゲート絶縁膜17上にタンタル等の金属からなる走査線4が形成されるとともに、この走査線4と同一レイヤーの金属からなる容量線6が形成され、これら走査線4および容量線6を覆うように第1層間絶縁膜18が全面に形成されている。第1層間絶縁膜18上にアルミニウム等の金属からなるドレイン電極11が形成されている。また、図3の箇所には図示されないが、第1層間絶縁膜18上にはドレイン電極11と同一レイヤーの金属からなるデータ線3が形成されており、ドレイン電極11およびデータ線3を覆うように第2層間絶縁膜19が形成されている。そして、第2層間絶縁膜19を貫通してドレイン電極11表面に達する画素コンタクトホール12が設けられ、画素コンタクトホール12の部分でドレイン電極11に電気的に接続されるITO等の透明導電膜からなる画素電極1が設けられている。ここで、第2層間絶縁膜19は平坦化膜として用いられるものであり、例えば平坦性の高い樹脂膜の一種であるアクリル膜が膜厚2μm程度に厚く形成される。よって、画素コンタクトホール12の部分では第2層間絶縁膜19が開口しているために比較的大きな段差ができ、深さ1.5μm程度の凹部20が形成されることになる。
【0026】
他方、対向基板15上には、例えば、クロム等の金属膜、樹脂ブラックレジスト等からなる遮光膜21(ブラックマトリクス)が格子状に形成され、遮光膜21間にはR(赤)、G(緑)、B(青)の3原色に対応するカラーフィルター層22が形成されている。カラーフィルター層22を覆うようにオーバーコート膜23が形成され、オーバーコート膜23上には、画素電極1と同様、ITO等の透明導電膜からなる対向電極24が全面に形成されている。なお、TFTアレイ基板7、対向基板15ともに、液晶16に接する面にはポリイミド等からなる配向膜25,26がそれぞれ設けられている。
【0027】
従来一般の液晶装置であれば、TFTアレイ基板上の画素コンタクトホールの形成箇所に凹部ができたとしても、対向基板側のこれに対応する位置は平坦な面になっているだけである。これに対して、本実施の形態の液晶装置の場合、TFTアレイ基板7上の画素コンタクトホール12の形成箇所にできた凹部20に対応して、対向基板15側にはこの凹部20に嵌合し得る形状と大きさを持った凸部27が設けられている。すなわち、TFTアレイ基板7の第2層間絶縁膜19と同様、対向基板15のオーバーコート膜23はアクリル膜で形成されているが、そのオーバーコート膜23が画素コンタクトホール12の形成箇所に対応する位置で突出して凸部27を形成し、その上に対向電極24、配向膜26が順次形成されている。凸部27の平面形状は画素コンタクトホール12の平面形状を若干小さくしたものである。また、凸部27の高さは例えば3.5μm程度に形成されており、その凸部27の先端が深さ1.5μmの凹部20に嵌合していることから、TFTアレイ基板7、対向基板15間の間隔G(セルギャップ)は2μm程度となっている。
【0028】
本実施の形態の液晶装置によれば、TFTアレイ基板7の画素コンタクトホール12の形成領域にできる凹部20に、対向基板15上の前記画素コンタクトホール12に対応する位置に形成した凸部27を嵌合させることにより、2枚の基板7,15の位置合わせを行うことができる。そして、2枚の基板7,15を重ね合わせた状態ではこれら基板が動きにくくなるので、従来の組立工程で生じる貼り合わせずれを低減することができる。
【0029】
また、本実施の形態の場合、対向基板15上の凸部27がカラーフィルター層22のオーバーコート膜23で形成されているので、凸部27を形成するに際して基板とは別の部材を準備する必要がなく、部品コストが増大することがなく、特に製造プロセスを変更する必要もない。
【0030】
[液晶装置の全体構成]
次に、液晶装置40の全体構成について図4を用いて説明する。
図4において、TFTアレイ基板7の上には、シール材28がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜29が設けられている。シール材28の外側の領域には、データ線駆動回路30および外部回路接続端子31がTFTアレイ基板7の一辺に沿って設けられており、走査線駆動回路32がこの一辺に隣接する2辺に沿って設けられている。走査線4に供給される走査信号遅延が問題にならないのならば、走査線駆動回路32は片側だけでも良いことは言うまでもない。また、データ線駆動回路30を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線3は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線3は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線3を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、TFTアレイ基板7の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路32間をつなぐための複数の配線33が設けられている。また、対向基板15のコーナー部の少なくとも1箇所には、TFTアレイ基板7と対向基板15との間で電気的導通をとるための導通材34が設けられている。そして、シール材28とほぼ同じ輪郭を持つ対向基板15が当該シール材28によりTFTアレイ基板7に固着されている。
【0031】
[電子機器]
以下、本発明の液晶装置を備えた電子機器の具体例について説明する。
図5は、携帯電話の一例を示した斜視図である。
図5において、符号1000は携帯電話本体を示し、符号1001は上記の液晶装置を用いた液晶表示部を示している。
図6は、腕時計型電子機器の一例を示した斜視図である。
図6において、符号1100は時計本体を示し、符号1101は上記の液晶装置を用いた液晶表示部を示している。
図7は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。
図7において、符号1200は情報処理装置、符号1202はキーボードなどの入力部、符号1204は情報処理装置本体、符号1206は上記の液晶装置を用いた液晶表示部を示している。
図5から図7に示す電子機器は、上記の液晶装置を用いた液晶表示部を備えたものであるので、表示品位に優れた電子機器を実現することができる。
【0032】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態においては画素コンタクトホール部の凹部に対応する対向基板側の凸部をアクリル膜からなるカラーフィルターのオーバーコート膜で形成したが、R、G、Bのカラーフィルター層を重ね合わせるなどして形成してもよい。また、アクリル膜等の樹脂材料膜のみならず、シリコン酸化膜、シリコン窒化膜等の無機材料膜を用いることも可能である。さらに、製造プロセスの複雑化を許容するならば、全く他の膜で形成することもできる。
【0033】
【発明の効果】
以上、詳細に説明したように、本発明によれば、一方の基板の画素コンタクトホール形成領域の凹部に他方の基板上の凸部を嵌合させることにより、2枚の基板の位置合わせを行うことができ、2枚の基板を重ね合わせた状態ではこれら基板が動きにくくなるので、従来の組立工程で生じる貼り合わせずれを低減することができる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態である液晶装置の等価回路図である。
【図2】 同、液晶装置の画素構成を示す拡大平面図である。
【図3】 図2のA−A’線に沿う断面図である。
【図4】 同、液晶装置の全体構成を示す平面図である。
【図5】 本発明の液晶装置を備えた電子機器の一例を示す斜視図である。
【図6】 電子機器の他の例を示す斜視図である。
【図7】 電子機器のさらに他の例を示す斜視図である。
【図8】 従来の液晶装置の一例を示す断面図である。
【図9】 液晶パネルの組立工程の一例を説明するための図である。
【符号の説明】
1 画素電極
2 TFT(薄膜トランジスタ)
3 データ線
4 走査線
5 蓄積容量
6 容量線
7 TFTアレイ基板
8 半導体層
11 ドレイン電極
12 画素コンタクトホール
15 対向基板
16 液晶
20 凹部
27 凸部
40 液晶装置
Claims (8)
- 互いに対向する一対の基板間に液晶が挟持されてなり、前記一対の基板のうちの一方の基板上に、互いに交差して設けられた複数の走査線および複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリクス状に配置された複数の画素電極および複数の薄膜トランジスタとを有する液晶装置であって、
前記一方の基板上の前記薄膜トランジスタのドレイン電極と前記画素電極とを電気的に接続する画素コンタクトホール部に形成された凹部と、他方の基板上に設けられた前記一対の基板の貼り合わせずれを防止するための凸部とが嵌合され、
前記凹部の側面の一部と前記凸部の側面の一部とが接していることを特徴とする液晶装置。 - 互いに対向する一対の基板間に液晶が挟持されてなり、前記一対の基板のうちの一方の基板上に、互いに交差して設けられた複数の走査線および複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリクス状に配置された複数の画素電極および複数の薄膜トランジスタとを有する液晶装置であって、
前記一方の基板上の前記薄膜トランジスタのドレイン電極と前記画素電極とを電気的に接続する画素コンタクトホール部に形成された凹部と、他方の基板上に設けられた前記一対の基板の貼り合わせずれを防止するための凸部とが嵌合され、
前記凹部は、底部側の面積が小さくなるように側面が前記凹部を構成する絶縁膜の表面に対して傾斜するとともに、前記凸部は、頂部側の面積が小さくなるように側面が前記凸部を構成する絶縁膜の表面に対して傾斜していることを特徴とする液晶装置。 - 前記凹部の前記側面の一部と前記凸部の前記側面の一部とが接していることを特徴とする請求項2に記載の液晶装置。
- 前記凸部が前記他方の基板を構成する1層または複数層の膜材料から形成されていることを特徴とする請求項1ないし3のいずれか一項に記載の液晶装置。
- 前記凸部が樹脂材料膜からなることを特徴とする請求項4に記載の液晶装置。
- 前記凸部が無機材料膜からなることを特徴とする請求項4に記載の液晶装置。
- 前記凹部が形成される絶縁膜が樹脂材料膜からなることを特徴とする請求項1ないし6のいずれか一項に記載の液晶装置。
- 請求項1ないし7のいずれかに記載の液晶装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000032450A JP3913954B2 (ja) | 2000-02-09 | 2000-02-09 | 液晶装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000032450A JP3913954B2 (ja) | 2000-02-09 | 2000-02-09 | 液晶装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001222028A JP2001222028A (ja) | 2001-08-17 |
JP3913954B2 true JP3913954B2 (ja) | 2007-05-09 |
Family
ID=18557050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000032450A Expired - Fee Related JP3913954B2 (ja) | 2000-02-09 | 2000-02-09 | 液晶装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3913954B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101893939B1 (ko) | 2011-08-26 | 2018-08-31 | 엘지디스플레이 주식회사 | 배선 콘택 구조 및 이를 포함하는 액정표시장치 |
CN110208975B (zh) * | 2019-05-31 | 2022-01-04 | 厦门天马微电子有限公司 | 一种显示面板及电子设备 |
-
2000
- 2000-02-09 JP JP2000032450A patent/JP3913954B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001222028A (ja) | 2001-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4029663B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
JP3617458B2 (ja) | 表示装置用基板、液晶装置及び電子機器 | |
JP3161528B2 (ja) | 液晶表示パネル | |
US7548299B2 (en) | Flat display panel with a spacer unit to prevent displacement between upper and lower glass substrates | |
JP4023217B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
US7248329B2 (en) | Liquid crystal display device having a patterned spacer and method of fabricating the same | |
JP2005258290A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
US10690970B2 (en) | Display with hybrid column spacer structures | |
US10520761B2 (en) | Method of producing substrate having alignment mark | |
JP4036081B2 (ja) | 電気光学パネル及びその製造方法 | |
US6958743B2 (en) | Array substrate for liquid crystal display device having redundancy line and fabricating method thereof | |
US7304713B2 (en) | Liquid crystal display panel with marks for checking cutting precision by visual inspection | |
JP4196645B2 (ja) | 液晶表示装置及び電子機器 | |
JP3900775B2 (ja) | 電気光学装置および電子機器 | |
JP3913954B2 (ja) | 液晶装置および電子機器 | |
JP4178883B2 (ja) | 液晶表示装置 | |
JP4534411B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
JP4196609B2 (ja) | 電気光学装置及び電子機器 | |
JP4078928B2 (ja) | 電気光学装置および電子機器 | |
JP3733769B2 (ja) | 液晶装置 | |
JP4543839B2 (ja) | 液晶表示装置及びその製造方法、並びに電子機器 | |
JP4110889B2 (ja) | 液晶表示装置 | |
JP3849389B2 (ja) | 液晶装置及び液晶装置の製造方法 | |
KR20050046163A (ko) | 액정표시패널 및 그 제조방법 | |
JP4710935B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070201 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |