JP2000012913A - 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法 - Google Patents
半導体発光装置に用いる静電気保護用ダイオード及びその製造方法Info
- Publication number
- JP2000012913A JP2000012913A JP17242498A JP17242498A JP2000012913A JP 2000012913 A JP2000012913 A JP 2000012913A JP 17242498 A JP17242498 A JP 17242498A JP 17242498 A JP17242498 A JP 17242498A JP 2000012913 A JP2000012913 A JP 2000012913A
- Authority
- JP
- Japan
- Prior art keywords
- type
- silicon substrate
- light emitting
- diffusion
- electrostatic protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体発光素子の静電気保護用としてより一
層好適に利用できる静電気保護用ダイオード及びその製
造方法の提供。 【解決手段】 発光素子１をｐ側とｎ側とを逆極性とし
て導通させる静電気保護用のＳｉダイオード素子８を、
ｎ型シリコン基板１０にｐ型不純物を注入拡散してｎ型
能動領域８ａとｐ型能動領域８ｂの２区画として全断面
に亘るように形成し、Ｓｉダイオード素子８の表裏両面
にそれぞれｐ側とｎ側の電極の１組ずつを形成し、裏面
側をリードフレームに及び表面側を発光素子１にそれぞ
れ導通可能な回路を持たせる。
層好適に利用できる静電気保護用ダイオード及びその製
造方法の提供。 【解決手段】 発光素子１をｐ側とｎ側とを逆極性とし
て導通させる静電気保護用のＳｉダイオード素子８を、
ｎ型シリコン基板１０にｐ型不純物を注入拡散してｎ型
能動領域８ａとｐ型能動領域８ｂの２区画として全断面
に亘るように形成し、Ｓｉダイオード素子８の表裏両面
にそれぞれｐ側とｎ側の電極の１組ずつを形成し、裏面
側をリードフレームに及び表面側を発光素子１にそれぞ
れ導通可能な回路を持たせる。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばフリップ
チップ型の半導体発光素子を備える半導体発光装置にお
いて、特に静電気による破壊を防止するのに有効な静電
気保護素子として利用できる静電気保護用ダイオード及
びその製造方法に関する。
チップ型の半導体発光素子を備える半導体発光装置にお
いて、特に静電気による破壊を防止するのに有効な静電
気保護素子として利用できる静電気保護用ダイオード及
びその製造方法に関する。
【０００２】
【従来の技術】たとえば、ＧａＮ，ＧａＡｌＮ，ＩｎＧ
ａＮ及びＩｎＡｌＧａＮ等の窒化ガリウム系化合物半導
体を利用した半導体発光素子には、絶縁性のサファイア
基板が用いられる。このようなサファイア基板を用いる
ものでは、基板と反対側の面にｐ側及びｎ側の電極が形
成されたフリップチップ型の発光素子とすることがで
き、基板側が発光方向を向く姿勢としてｐ側及びｎ側の
電極をたとえばマイクロバンプを介してリードフレーム
に導通搭載するいわゆるフェイスダウン方式のアセンブ
リが通常の場合行われる。
ａＮ及びＩｎＡｌＧａＮ等の窒化ガリウム系化合物半導
体を利用した半導体発光素子には、絶縁性のサファイア
基板が用いられる。このようなサファイア基板を用いる
ものでは、基板と反対側の面にｐ側及びｎ側の電極が形
成されたフリップチップ型の発光素子とすることがで
き、基板側が発光方向を向く姿勢としてｐ側及びｎ側の
電極をたとえばマイクロバンプを介してリードフレーム
に導通搭載するいわゆるフェイスダウン方式のアセンブ
リが通常の場合行われる。
【０００３】図４はフリップチップ型の半導体発光素子
を利用した従来のチップＬＥＤの概略を示す縦断面図で
ある。
を利用した従来のチップＬＥＤの概略を示す縦断面図で
ある。
【０００４】図において、発光素子１は、絶縁性の透明
なサファイア基板１ａの表面に、たとえばＧａＮバッフ
ァ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａ
Ｎ層及びｐ型ＧａＮ層を順に積層し、ＩｎＧａＮ活性層
を発光層としたものである。そして、ｎ型ＧａＮ層の上
面にｎ側電極２が、及びｐ型ＧａＮ層の上面にはｐ側電
極３がそれぞれ蒸着法によって形成され、更にこれらの
ｎ側電極２及びｐ側電極３の上にはそれぞれマイクロバ
ンプ４，５を形成している。
なサファイア基板１ａの表面に、たとえばＧａＮバッフ
ァ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａ
Ｎ層及びｐ型ＧａＮ層を順に積層し、ＩｎＧａＮ活性層
を発光層としたものである。そして、ｎ型ＧａＮ層の上
面にｎ側電極２が、及びｐ型ＧａＮ層の上面にはｐ側電
極３がそれぞれ蒸着法によって形成され、更にこれらの
ｎ側電極２及びｐ側電極３の上にはそれぞれマイクロバ
ンプ４，５を形成している。
【０００５】発光素子１は、基板６に導電性接着剤等で
固定したリード６ａ，６ｂにそれぞれマイクロバンプ
４，５をたとえば加熱圧着法等によって接合して固定
し、モールド樹脂７によって封止され、基板６からの通
電によって発光素子１に導通させることにより、発光層
からの光が透明のサファイア基板１ａを抜けて上方に放
出される。また、ｐ側電極３を含む面を厚膜化または光
反射膜とすることによって、発光層からの光を上方に向
けて反射して発光出力を上げることができる。
固定したリード６ａ，６ｂにそれぞれマイクロバンプ
４，５をたとえば加熱圧着法等によって接合して固定
し、モールド樹脂７によって封止され、基板６からの通
電によって発光素子１に導通させることにより、発光層
からの光が透明のサファイア基板１ａを抜けて上方に放
出される。また、ｐ側電極３を含む面を厚膜化または光
反射膜とすることによって、発光層からの光を上方に向
けて反射して発光出力を上げることができる。
【０００６】ところが、このような絶縁性のサファイア
基板１ａに半導体層を積層したＬＥＤランプでは、素子
材料のたとえば誘電率ε等の物理定数や素子構造に起因
して、静電気に対して非常に弱いことが知られている。
たとえば、ＬＥＤランプと静電気がチャージされたコン
デンサとを対向させて両者間に放電を生じさせたとき、
順方向でおよそ１００Ｖの静電圧で、逆方向ではおよそ
３０Ｖの静電圧で破壊されてしまう。
基板１ａに半導体層を積層したＬＥＤランプでは、素子
材料のたとえば誘電率ε等の物理定数や素子構造に起因
して、静電気に対して非常に弱いことが知られている。
たとえば、ＬＥＤランプと静電気がチャージされたコン
デンサとを対向させて両者間に放電を生じさせたとき、
順方向でおよそ１００Ｖの静電圧で、逆方向ではおよそ
３０Ｖの静電圧で破壊されてしまう。
【０００７】これに対し、発光素子１による静電気の影
響による破壊を防止するため、破壊電圧（ツェナー降伏
電圧）においては電流の増大に関係なく電圧値は一定値
をとるという特性を利用した定電圧のＳｉダイオードを
静電気保護素子として備えることが有効とされている。
この静電気保護素子は、本願出願人が先に提案して特願
平９−１８７８２号として既に出願した明細書及び図面
に記載のものが適用できる。
響による破壊を防止するため、破壊電圧（ツェナー降伏
電圧）においては電流の増大に関係なく電圧値は一定値
をとるという特性を利用した定電圧のＳｉダイオードを
静電気保護素子として備えることが有効とされている。
この静電気保護素子は、本願出願人が先に提案して特願
平９−１８７８２号として既に出願した明細書及び図面
に記載のものが適用できる。
【０００８】図５は静電気保護素子を備える場合のチッ
プＬＥＤの構成例の概略を示す縦断面図であり、図４の
例のものと同じ部材については共通の符号で指示する。
プＬＥＤの構成例の概略を示す縦断面図であり、図４の
例のものと同じ部材については共通の符号で指示する。
【０００９】この例では、発光素子１は一方のリード６
ｂに電気的に導通させて固定したＳｉダイオード素子２
０の上に搭載され、このＳｉダイオード素子２０とリー
ド６ａとの間にワイヤ２１をボンディングしている。Ｓ
ｉダイオード素子２０と発光素子１とは、逆極性の関係
で接続すなわち互いのｐ電極とｎ電極とのうち逆極性の
電極どうしを接続して発光素子１にリード６ａ，６ｂか
ら高電圧が印加されないようにしたものである。
ｂに電気的に導通させて固定したＳｉダイオード素子２
０の上に搭載され、このＳｉダイオード素子２０とリー
ド６ａとの間にワイヤ２１をボンディングしている。Ｓ
ｉダイオード素子２０と発光素子１とは、逆極性の関係
で接続すなわち互いのｐ電極とｎ電極とのうち逆極性の
電極どうしを接続して発光素子１にリード６ａ，６ｂか
ら高電圧が印加されないようにしたものである。
【００１０】このような構成であれば、リード６ａ，６
ｂに高電圧が印加されたときには、発光素子１に印加さ
れる逆方向電圧はＳｉダイオード素子２０の順方向電圧
付近の電圧値で、及び発光素子１に印加される順方向電
圧はＳｉダイオード素子２０の逆方向ブレークダウン電
圧付近の電圧値で、それぞれカットされる。したがっ
て、静電気による発光素子１の破壊を確実に防ぐことが
できる。
ｂに高電圧が印加されたときには、発光素子１に印加さ
れる逆方向電圧はＳｉダイオード素子２０の順方向電圧
付近の電圧値で、及び発光素子１に印加される順方向電
圧はＳｉダイオード素子２０の逆方向ブレークダウン電
圧付近の電圧値で、それぞれカットされる。したがっ
て、静電気による発光素子１の破壊を確実に防ぐことが
できる。
【００１１】
【発明が解決しようとする課題】先に特願平９−１８７
８２号として出願した明細書及び図面におけるＳｉダイ
オード素子２０は、ｎ型シリコン基板の表面側の一部に
不純物イオンの注入によりｐ型能動領域２０ａを拡散形
成したものである。そして、このｐ型能動領域２０ａの
上面にｐ側電極を形成するとともに、ｐ型能動領域２０
ａから外れた位置にｎ側電極を形成し、ｐ側電極の一部
をボンディングパッドとしてこれにワイヤ２１がボンデ
ィングされる。また、ｎ型シリコン基板の底面にｎ電極
を形成することによって、リード６ａ，６ｂの間をワイ
ヤ２１を介して導通させることができる。
８２号として出願した明細書及び図面におけるＳｉダイ
オード素子２０は、ｎ型シリコン基板の表面側の一部に
不純物イオンの注入によりｐ型能動領域２０ａを拡散形
成したものである。そして、このｐ型能動領域２０ａの
上面にｐ側電極を形成するとともに、ｐ型能動領域２０
ａから外れた位置にｎ側電極を形成し、ｐ側電極の一部
をボンディングパッドとしてこれにワイヤ２１がボンデ
ィングされる。また、ｎ型シリコン基板の底面にｎ電極
を形成することによって、リード６ａ，６ｂの間をワイ
ヤ２１を介して導通させることができる。
【００１２】ところが、ｎ型シリコン基板の上面側の一
部に不純物イオンによるｐ型能動領域２０ａを拡散形成
するものでは、Ｓｉダイオード素子２０の上面にはｐ側
及びｎ側の電極がそれぞれ形成されるが、下面にはｎ電
極だけしか設けられない。このため、リード６ａ，６ｂ
との間でＳｉダイオード素子２０を導通接続するために
は、Ｓｉダイオード素子２０を一方のリード６ｂに搭載
し、他方のリード６ａとの間の導通にはワイヤ２１を必
要とする。
部に不純物イオンによるｐ型能動領域２０ａを拡散形成
するものでは、Ｓｉダイオード素子２０の上面にはｐ側
及びｎ側の電極がそれぞれ形成されるが、下面にはｎ電
極だけしか設けられない。このため、リード６ａ，６ｂ
との間でＳｉダイオード素子２０を導通接続するために
は、Ｓｉダイオード素子２０を一方のリード６ｂに搭載
し、他方のリード６ａとの間の導通にはワイヤ２１を必
要とする。
【００１３】このように、Ｓｉダイオード素子２０によ
る静電気保護機能は得られても、リード６ａ，６ｂに対
するＳｉダイオード素子２０の配置の制約を受ける。特
に、図４の静電気保護機能を備えないものと比べると、
発光素子１がリード６ａ，６ｂの間の中心からずれてし
まう。また、ワイヤ２１が必須であることから、アセン
ブリの工数が増えるほか、発光装置の全体の嵩が大きく
なる傾向にあるという問題もある。
る静電気保護機能は得られても、リード６ａ，６ｂに対
するＳｉダイオード素子２０の配置の制約を受ける。特
に、図４の静電気保護機能を備えないものと比べると、
発光素子１がリード６ａ，６ｂの間の中心からずれてし
まう。また、ワイヤ２１が必須であることから、アセン
ブリの工数が増えるほか、発光装置の全体の嵩が大きく
なる傾向にあるという問題もある。
【００１４】本発明において解決すべき課題は、半導体
発光素子の静電気保護用としてより一層好適に利用でき
る静電気保護用ダイオード及びその製造方法を提供する
ことにある。
発光素子の静電気保護用としてより一層好適に利用でき
る静電気保護用ダイオード及びその製造方法を提供する
ことにある。
【００１５】
【課題を解決するための手段】本発明の半導体発光装置
に用いる静電気保護用ダイオードは、フリップチップ型
の半導体発光素子を搭載してｐ側及びｎ側を逆極性とし
て導通させる静電気保護用ダイオードであって、ｎ型ま
たはｐ型のシリコン基板の全断面に亘ってｐ型またはｎ
型の逆極性の能動領域を区画して形成し、ｐ側及びｎ側
に区画された領域内であって半導体発光素子の搭載方向
の両端面にそれぞれｐ電極及びｎ電極を形成してなるこ
とを特徴とする。
に用いる静電気保護用ダイオードは、フリップチップ型
の半導体発光素子を搭載してｐ側及びｎ側を逆極性とし
て導通させる静電気保護用ダイオードであって、ｎ型ま
たはｐ型のシリコン基板の全断面に亘ってｐ型またはｎ
型の逆極性の能動領域を区画して形成し、ｐ側及びｎ側
に区画された領域内であって半導体発光素子の搭載方向
の両端面にそれぞれｐ電極及びｎ電極を形成してなるこ
とを特徴とする。
【００１６】このような構成であれば、静電気保護用ダ
イオードには、発光素子を搭載する向きの表裏両面にｎ
側及びｐ側の電極の組を持たせることができるので、ワ
イヤによる導通路の接続が不要となる。
イオードには、発光素子を搭載する向きの表裏両面にｎ
側及びｐ側の電極の組を持たせることができるので、ワ
イヤによる導通路の接続が不要となる。
【００１７】また、本発明の静電気保護用ダイオード
は、（１）ｎ型またはｐ型のシリコン基板の表裏両面に
保護膜を皮膜する工程と、（２）形成しようとするｐ型
またはｎ型の能動領域部分の前記保護膜をエッチング除
去して拡散窓を形成する工程と、（３）前記シリコン基
板の表裏両面に形成された前記拡散窓から不純物を同時
に注入してｐ型またはｎ型の能動領域を前記シリコン基
板の表裏方向の全断面に亘って拡散形成する工程と、
（４）前記拡散窓以外に残っている前記保護膜を除去す
る工程と、（５）前記シリコン基板の表裏両面に金属膜
を成膜する工程と、（６）成膜された前記金属膜をエッ
チング除去して前記シリコン基板及び拡散形成されたｐ
型またはｎ型の能動領域と拡散を行っていないｐ型また
はｎ型の能動領域にそれぞれに対応させてｎ側及びｐ側
の電極を形成する工程と、（７）前記シリコン基板の表
裏両面にそれぞれｎ側及びｐ側の電極を１個ずつ含む範
囲の形状にダイシングする工程とを含む製造方法によっ
て製造することができる。
は、（１）ｎ型またはｐ型のシリコン基板の表裏両面に
保護膜を皮膜する工程と、（２）形成しようとするｐ型
またはｎ型の能動領域部分の前記保護膜をエッチング除
去して拡散窓を形成する工程と、（３）前記シリコン基
板の表裏両面に形成された前記拡散窓から不純物を同時
に注入してｐ型またはｎ型の能動領域を前記シリコン基
板の表裏方向の全断面に亘って拡散形成する工程と、
（４）前記拡散窓以外に残っている前記保護膜を除去す
る工程と、（５）前記シリコン基板の表裏両面に金属膜
を成膜する工程と、（６）成膜された前記金属膜をエッ
チング除去して前記シリコン基板及び拡散形成されたｐ
型またはｎ型の能動領域と拡散を行っていないｐ型また
はｎ型の能動領域にそれぞれに対応させてｎ側及びｐ側
の電極を形成する工程と、（７）前記シリコン基板の表
裏両面にそれぞれｎ側及びｐ側の電極を１個ずつ含む範
囲の形状にダイシングする工程とを含む製造方法によっ
て製造することができる。
【００１８】
【発明の実施の形態】請求項１に記載の発明は、フリッ
プチップ型の半導体発光素子を搭載してｐ側及びｎ側を
逆極性として導通させる静電気保護用ダイオードであっ
て、ｎ型またはｐ型のシリコン基板の全断面に亘ってｐ
型またはｎ型の逆極性の能動領域を区画して形成し、ｐ
側及びｎ側に区画された領域内であって半導体発光素子
の搭載方向の両端面にそれぞれｐ電極及びｎ電極を形成
してなるものであり、静電気保護用ダイオードには、発
光素子を搭載する向きの表裏両面にｎ側及びｐ側の電極
の組を形成するので、発光素子及びリードフレーム等と
の導通がダイオード単独で可能となる。
プチップ型の半導体発光素子を搭載してｐ側及びｎ側を
逆極性として導通させる静電気保護用ダイオードであっ
て、ｎ型またはｐ型のシリコン基板の全断面に亘ってｐ
型またはｎ型の逆極性の能動領域を区画して形成し、ｐ
側及びｎ側に区画された領域内であって半導体発光素子
の搭載方向の両端面にそれぞれｐ電極及びｎ電極を形成
してなるものであり、静電気保護用ダイオードには、発
光素子を搭載する向きの表裏両面にｎ側及びｐ側の電極
の組を形成するので、発光素子及びリードフレーム等と
の導通がダイオード単独で可能となる。
【００１９】請求項２に記載の発明は、前記ｎ型または
ｐ型のシリコン基板の全断面の厚さを１５０μｍ以下と
してなる請求項１記載の静電気保護用ダイオードであ
り、シリコン基板の表裏両面から拡散形成するｐ型また
はｎ型の能動領域をそれぞれ確実に重合させて全段面に
亘って安定してｐ型またはｎ型の能動領域を形成できる
という作用を有する。
ｐ型のシリコン基板の全断面の厚さを１５０μｍ以下と
してなる請求項１記載の静電気保護用ダイオードであ
り、シリコン基板の表裏両面から拡散形成するｐ型また
はｎ型の能動領域をそれぞれ確実に重合させて全段面に
亘って安定してｐ型またはｎ型の能動領域を形成できる
という作用を有する。
【００２０】請求項３に記載の発明は、請求項１または
２記載の静電気保護用ダイオードの製造方法であって、
（１）ｎ型またはｐ型のシリコン基板の表裏両面に保護
膜を皮膜する工程と、（２）形成しようとするｐ型また
はｎ型の能動領域部分の前記保護膜をエッチング除去し
て拡散窓を形成する工程と、（３）前記シリコン基板の
表裏両面に形成された前記拡散窓から不純物を同時に注
入してｐ型またはｎ型の能動領域を前記シリコン基板の
表裏方向の全断面に亘って拡散形成する工程と、（４）
前記拡散窓以外に残っている前記保護膜を除去する工程
と、（５）前記シリコン基板の表裏両面に金属膜を成膜
する工程と、（６）成膜された前記金属膜をエッチング
除去して前記シリコン基板及び拡散形成されたｐ型また
はｎ型の能動領域と拡散を行っていないｐ型またはｎ型
の能動領域にそれぞれに対応させてｎ側及びｐ側の電極
を形成する工程と、（７）前記シリコン基板の表裏両面
にそれぞれｎ側及びｐ側の電極を１個ずつ含む範囲の形
状にダイシングする工程とを含む半導体発光装置に用い
る静電気保護用ダイオードの製造方法であり、発光素子
を搭載する向きの表裏両面にｎ側及びｐ側の電極の組を
形成することができるので、発光素子及びリードフレー
ム等との導通がダイオード単独で可能となる。
２記載の静電気保護用ダイオードの製造方法であって、
（１）ｎ型またはｐ型のシリコン基板の表裏両面に保護
膜を皮膜する工程と、（２）形成しようとするｐ型また
はｎ型の能動領域部分の前記保護膜をエッチング除去し
て拡散窓を形成する工程と、（３）前記シリコン基板の
表裏両面に形成された前記拡散窓から不純物を同時に注
入してｐ型またはｎ型の能動領域を前記シリコン基板の
表裏方向の全断面に亘って拡散形成する工程と、（４）
前記拡散窓以外に残っている前記保護膜を除去する工程
と、（５）前記シリコン基板の表裏両面に金属膜を成膜
する工程と、（６）成膜された前記金属膜をエッチング
除去して前記シリコン基板及び拡散形成されたｐ型また
はｎ型の能動領域と拡散を行っていないｐ型またはｎ型
の能動領域にそれぞれに対応させてｎ側及びｐ側の電極
を形成する工程と、（７）前記シリコン基板の表裏両面
にそれぞれｎ側及びｐ側の電極を１個ずつ含む範囲の形
状にダイシングする工程とを含む半導体発光装置に用い
る静電気保護用ダイオードの製造方法であり、発光素子
を搭載する向きの表裏両面にｎ側及びｐ側の電極の組を
形成することができるので、発光素子及びリードフレー
ム等との導通がダイオード単独で可能となる。
【００２１】請求項４に記載の発明は、前記拡散窓から
拡散形成する半導体領域の拡散深さを、前記シリコン基
板の全断面厚さの５０％以上で７０％以下としてなる請
求項３記載の半導体発光装置に用いる静電気保護用ダイ
オードの製造方法であり、シリコン基板の表裏両面から
拡散形成される半導体領域どうしを確実に重合させて全
断面に亘って安定してｐ型またはｎ型の能動領域を形成
することができる。
拡散形成する半導体領域の拡散深さを、前記シリコン基
板の全断面厚さの５０％以上で７０％以下としてなる請
求項３記載の半導体発光装置に用いる静電気保護用ダイ
オードの製造方法であり、シリコン基板の表裏両面から
拡散形成される半導体領域どうしを確実に重合させて全
断面に亘って安定してｐ型またはｎ型の能動領域を形成
することができる。
【００２２】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図１は本発明の製造方法に
よって製作した静電保護ダイオードとしてのＳｉダイオ
ード素子を備えたチップＬＥＤの例を示す概略縦断面
図、図２は要部の拡大図である。なお、従来例で示した
ものと同じ部材については共通の符号で指示し、その詳
細な説明は省略する。
面を参照しながら説明する。図１は本発明の製造方法に
よって製作した静電保護ダイオードとしてのＳｉダイオ
ード素子を備えたチップＬＥＤの例を示す概略縦断面
図、図２は要部の拡大図である。なお、従来例で示した
ものと同じ部材については共通の符号で指示し、その詳
細な説明は省略する。
【００２３】発光素子１は、たとえばそのサファイア基
板１ａに下から順にＧａＮバッファ層，ｎ型ＧａＮ層，
ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層
を形成したいわゆるダブルヘテロ構造のものとすること
ができる。この半導体膜の積層構造では、通電によって
ＩｎＧａＮ活性層が発光層となり、発光層からの光がサ
ファイア基板１ａの主光取出し面（図１においてサファ
イア基板１ａの上面）側及びｐ側電極３に向かう。
板１ａに下から順にＧａＮバッファ層，ｎ型ＧａＮ層，
ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層
を形成したいわゆるダブルヘテロ構造のものとすること
ができる。この半導体膜の積層構造では、通電によって
ＩｎＧａＮ活性層が発光層となり、発光層からの光がサ
ファイア基板１ａの主光取出し面（図１においてサファ
イア基板１ａの上面）側及びｐ側電極３に向かう。
【００２４】リード６ａ，６ｂどうしの間には発光素子
１の静電気による破壊を防止するための静電気保護素子
としてＳｉダイオード素子８を架け渡して設け、このＳ
ｉダイオード素子８の上に発光素子１を搭載して電気的
に導通させる。
１の静電気による破壊を防止するための静電気保護素子
としてＳｉダイオード素子８を架け渡して設け、このＳ
ｉダイオード素子８の上に発光素子１を搭載して電気的
に導通させる。
【００２５】Ｓｉダイオード素子８はｎ型シリコン基板
を用いたもので、ｎ型能動領域８ａとｐ型能動領域８ｂ
とに区分されたものである。すなわち、図５の従来例で
はｎ型シリコン基板１０の上面からのみボロン等の不純
物を拡散することで、上端側の一部をｐ型能動領域２０
ａとしたものであるのに対し、本発明においてはｎ型シ
リコン基板を上下両面からボロン等の不純物を拡散して
縦方向の全長にｐ型能動領域８ｂを拡散形成させたもの
である。
を用いたもので、ｎ型能動領域８ａとｐ型能動領域８ｂ
とに区分されたものである。すなわち、図５の従来例で
はｎ型シリコン基板１０の上面からのみボロン等の不純
物を拡散することで、上端側の一部をｐ型能動領域２０
ａとしたものであるのに対し、本発明においてはｎ型シ
リコン基板を上下両面からボロン等の不純物を拡散して
縦方向の全長にｐ型能動領域８ｂを拡散形成させたもの
である。
【００２６】このようなｐ型能動領域８ｂの拡散形成の
ための具体的な製造方法は次のとおりであり、図３の概
略の工程図を参照して説明する。
ための具体的な製造方法は次のとおりであり、図３の概
略の工程図を参照して説明する。
【００２７】まず、図１及び図２の例におけるＳｉダイ
オード素子８の材料としたｎ型シリコン基板１０（図３
の（ａ））の表面及び裏面側をそれぞれＳｉＮｘ等によ
る酸化膜１１，１２によって皮膜する（同図（ｂ））。
そして、形成しようとするｐ側拡散領域に対応する部分
の酸化膜１１，１２をフォトリソグラフィー工程及びエ
ッチング工程で取り除くことより、これらの酸化膜１
１，１２のそれぞれにｐ型拡散窓１１ａ，１２ａを形成
する（同図（ｃ））。
オード素子８の材料としたｎ型シリコン基板１０（図３
の（ａ））の表面及び裏面側をそれぞれＳｉＮｘ等によ
る酸化膜１１，１２によって皮膜する（同図（ｂ））。
そして、形成しようとするｐ側拡散領域に対応する部分
の酸化膜１１，１２をフォトリソグラフィー工程及びエ
ッチング工程で取り除くことより、これらの酸化膜１
１，１２のそれぞれにｐ型拡散窓１１ａ，１２ａを形成
する（同図（ｃ））。
【００２８】次いで、形成されたｐ型拡散窓１１ａ，１
２ａにボロン等の不純物を注入する。この場合、ｎ型シ
リコン基板１０の全断面の厚さ（図３において上下方向
の厚さ）が大きくなり過ぎると、ｎ型シリコン基板１０
の表裏両面から拡散するｐ型能動領域８ｂが上側と下側
から完全に重合するまでの時間が長くなる。また、ボロ
ン等の拡散はｎ型シリコン基板１０の厚さ方向と同時に
横方向にも拡散していくため、ｎ型シリコン基板１０が
厚いとｎ側の領域が少なくなる。したがって、ｎ型シリ
コン基板１０の厚さには上限を設けることが好ましく、
本発明者等はｎ型シリコン基板１０の全断面の厚さは１
５０μｍ以下とすることが好ましいことを知見によって
得た。
２ａにボロン等の不純物を注入する。この場合、ｎ型シ
リコン基板１０の全断面の厚さ（図３において上下方向
の厚さ）が大きくなり過ぎると、ｎ型シリコン基板１０
の表裏両面から拡散するｐ型能動領域８ｂが上側と下側
から完全に重合するまでの時間が長くなる。また、ボロ
ン等の拡散はｎ型シリコン基板１０の厚さ方向と同時に
横方向にも拡散していくため、ｎ型シリコン基板１０が
厚いとｎ側の領域が少なくなる。したがって、ｎ型シリ
コン基板１０の厚さには上限を設けることが好ましく、
本発明者等はｎ型シリコン基板１０の全断面の厚さは１
５０μｍ以下とすることが好ましいことを知見によって
得た。
【００２９】また、拡散の深さは、ｎ型シリコン基板１
０の表側及び裏側から拡散される拡散層すなわちｐ型能
動領域８ｂをｎ型シリコン基板１０の内部で縦方向に完
全に重合させる必要がある。ここで、拡散の深さがｎ型
シリコン基板１０の全断面の厚さの５０％以下である
と、ｎ型シリコン基板１０の表裏両面から拡散形成され
たｐ型能動領域８ｂはｎ型シリコン基板１０内で完全に
重合しないままとなる可能性が高い。この場合、ｎ型シ
リコン基板１０の表裏両面に形成される電極との導通が
とれなくなる。また、拡散の深さをｎ型シリコン基板１
０の全断面の厚さの７０％以上とすると、ボロン等の拡
散は深さ方向と同時に横方向にも拡散するため、ｎ型シ
リコン基板１０のｎ型領域までｐ型能動領域８ｂが拡散
してしまい、ｎ型領域が確保されなくなる。以上のこと
から、本発明者等は拡散層の深さはｎ型シリコン基板１
０の全断面の厚さの５０％以上で７０％以下であること
が好適であることを知見によって得た。
０の表側及び裏側から拡散される拡散層すなわちｐ型能
動領域８ｂをｎ型シリコン基板１０の内部で縦方向に完
全に重合させる必要がある。ここで、拡散の深さがｎ型
シリコン基板１０の全断面の厚さの５０％以下である
と、ｎ型シリコン基板１０の表裏両面から拡散形成され
たｐ型能動領域８ｂはｎ型シリコン基板１０内で完全に
重合しないままとなる可能性が高い。この場合、ｎ型シ
リコン基板１０の表裏両面に形成される電極との導通が
とれなくなる。また、拡散の深さをｎ型シリコン基板１
０の全断面の厚さの７０％以上とすると、ボロン等の拡
散は深さ方向と同時に横方向にも拡散するため、ｎ型シ
リコン基板１０のｎ型領域までｐ型能動領域８ｂが拡散
してしまい、ｎ型領域が確保されなくなる。以上のこと
から、本発明者等は拡散層の深さはｎ型シリコン基板１
０の全断面の厚さの５０％以上で７０％以下であること
が好適であることを知見によって得た。
【００３０】たとえば、ｎ型シリコン基板１０の総厚が
１５０μｍの場合、表側及び裏側からの拡散深さはそれ
ぞれ７５μｍ以上で１０５μｍ以下の深さにすることが
好ましい。このボロン等の不純物による拡散は、ｎ型シ
リコン基板１０の表面及び裏面の両面から拡散させるこ
とによって、ｎ型シリコン基板１０に対してその表裏両
面側からそれぞれｐ型拡散領域１３，１４が形成され
（同図（ｄ））、これらのｐ型拡散領域１３，１４によ
って一つに繋がったｐ型拡散層が形成されることにな
る。そして、ｐ型拡散窓１１ａ，１２ａから外れている
部分は酸化膜１１，１２によって覆われているために拡
散は行われず、ｎ型領域が確保されたままとなる。
１５０μｍの場合、表側及び裏側からの拡散深さはそれ
ぞれ７５μｍ以上で１０５μｍ以下の深さにすることが
好ましい。このボロン等の不純物による拡散は、ｎ型シ
リコン基板１０の表面及び裏面の両面から拡散させるこ
とによって、ｎ型シリコン基板１０に対してその表裏両
面側からそれぞれｐ型拡散領域１３，１４が形成され
（同図（ｄ））、これらのｐ型拡散領域１３，１４によ
って一つに繋がったｐ型拡散層が形成されることにな
る。そして、ｐ型拡散窓１１ａ，１２ａから外れている
部分は酸化膜１１，１２によって覆われているために拡
散は行われず、ｎ型領域が確保されたままとなる。
【００３１】次いで、ｐ型拡散窓１１ａ，１２ａ以外の
酸化膜１１，１２を取り除いた後、ｎ型シリコン基板１
０の表面側及び裏面側の全面にたとえばアルミニウム等
をスパッタ法等で成膜して金属膜１５，１６を形成する
（同図（ｅ））。成膜された金属膜１５，１６は、ｎ型
シリコン基板１０のｐ型拡散領域１３，１４とこれらを
除くｎ型領域部分の表面側には発光素子１のマイクロバ
ンプ４，５を接合するためのｐ電極８ｂ−１とｎ電極８
ａ−１を形成し、更に裏面側にはリードフレームに接合
するためのｐ電極８ｂ−２とｎ電極８ａ−２をそれぞれ
対向する形となるようにフォトリソグラフィー工程及び
エッチング工程により形成する（同図（ｆ））。
酸化膜１１，１２を取り除いた後、ｎ型シリコン基板１
０の表面側及び裏面側の全面にたとえばアルミニウム等
をスパッタ法等で成膜して金属膜１５，１６を形成する
（同図（ｅ））。成膜された金属膜１５，１６は、ｎ型
シリコン基板１０のｐ型拡散領域１３，１４とこれらを
除くｎ型領域部分の表面側には発光素子１のマイクロバ
ンプ４，５を接合するためのｐ電極８ｂ−１とｎ電極８
ａ−１を形成し、更に裏面側にはリードフレームに接合
するためのｐ電極８ｂ−２とｎ電極８ａ−２をそれぞれ
対向する形となるようにフォトリソグラフィー工程及び
エッチング工程により形成する（同図（ｆ））。
【００３２】以上の工程の後、熱処理を施すとともにダ
イシング工程によって切断することにより、図１及び図
２に示したＳｉダイオード素子８を得ることができる。
イシング工程によって切断することにより、図１及び図
２に示したＳｉダイオード素子８を得ることができる。
【００３３】以上の工程によって作製された図示のＳｉ
ダイオード素子８は、図中に示すようにその表面側には
ｐ電極８ｂ−１，ｎ電極８ａ−１が形成されるととも
に、裏面側にはｐ電極８ｂ−２，ｎ電極８ａ−２が形成
されることになる。そして、ｐ電極８ｂ−１，８ｂ−２
どうしの間及びｎ電極８ａ−１，８ａ−２どうしの間は
それぞれ導通状態にある。
ダイオード素子８は、図中に示すようにその表面側には
ｐ電極８ｂ−１，ｎ電極８ａ−１が形成されるととも
に、裏面側にはｐ電極８ｂ−２，ｎ電極８ａ−２が形成
されることになる。そして、ｐ電極８ｂ−１，８ｂ−２
どうしの間及びｎ電極８ａ−１，８ａ−２どうしの間は
それぞれ導通状態にある。
【００３４】このようなＳｉダイオード素子８の作製に
おいては、ＧａＮ系化合物半導体のＬＥＤ素子の順方向
破壊電圧をＶｆ１、逆方向破壊電圧をＶｂ１とし、Ｓｉ
ダイオード素子の順方向動作電圧をＶｆ２、逆方向ブレ
ークダウン電圧をＶｂ２とし、更にＧａＮ，ＬＥＤ素子
の動作電圧をＶＦとするとき、Ｖｆ２＜Ｖｂ１，Ｖｂ２
＜Ｖｆ１，Ｖｂ２＞ＶＦの関係が成り立つものであれば
よい。
おいては、ＧａＮ系化合物半導体のＬＥＤ素子の順方向
破壊電圧をＶｆ１、逆方向破壊電圧をＶｂ１とし、Ｓｉ
ダイオード素子の順方向動作電圧をＶｆ２、逆方向ブレ
ークダウン電圧をＶｂ２とし、更にＧａＮ，ＬＥＤ素子
の動作電圧をＶＦとするとき、Ｖｆ２＜Ｖｂ１，Ｖｂ２
＜Ｖｆ１，Ｖｂ２＞ＶＦの関係が成り立つものであれば
よい。
【００３５】以上の製造方法でも説明したように、ｎ型
能動領域８ａの上面及び下面にはそれぞれｎ電極８ａ−
１，８ａ−２を形成して、発光素子１のｐ側電極３のマ
イクロバンプ５及びリード６ｂにそれぞれ導通接続す
る。また、ｐ型能動領域８ｂの上面及び下面にもそれぞ
れｐ電極８ｂ−１，８ｂ−２を形成し、発光素子１のｎ
側電極２のマイクロバンプ４及びリード６ａにそれぞれ
導通接続する。このような導通接続によって、発光素子
１とＳｉダイオード素子８とは逆極性の関係で接続され
た複合素子としてアセンブリされることになる。
能動領域８ａの上面及び下面にはそれぞれｎ電極８ａ−
１，８ａ−２を形成して、発光素子１のｐ側電極３のマ
イクロバンプ５及びリード６ｂにそれぞれ導通接続す
る。また、ｐ型能動領域８ｂの上面及び下面にもそれぞ
れｐ電極８ｂ−１，８ｂ−２を形成し、発光素子１のｎ
側電極２のマイクロバンプ４及びリード６ａにそれぞれ
導通接続する。このような導通接続によって、発光素子
１とＳｉダイオード素子８とは逆極性の関係で接続され
た複合素子としてアセンブリされることになる。
【００３６】以上の構成において、Ｓｉダイオード素子
８を発光素子１に対して逆極性の関係で接続したことに
より、リード６ａ，６ｂ間に高電圧が印加されたとき、
発光素子１に印加される逆方向電圧及び順方向電圧のい
ずれもが、破壊電圧に達する前にカットされる。したが
って、静電気による発光素子１の破壊が確実に防止され
る。
８を発光素子１に対して逆極性の関係で接続したことに
より、リード６ａ，６ｂ間に高電圧が印加されたとき、
発光素子１に印加される逆方向電圧及び順方向電圧のい
ずれもが、破壊電圧に達する前にカットされる。したが
って、静電気による発光素子１の破壊が確実に防止され
る。
【００３７】Ｓｉダイオード素子８にｎ型及びｐ型の能
動領域８ａ，８ｂをそれぞれのｎ電極８ａ−１，８ａ−
２及びｐ電極８ｂ−１，８ｂ−２に導通させて形成して
いるので、発光素子１との逆極性による接続だけでリー
ド６ａ，６ｂと発光素子１との間の電気的導通が得られ
る。したがって、従来のようにリード６ａとの間のボン
ディングワイヤが不要となり、ワイヤ配線に必要な高さ
及び幅方向の嵩の分に相当して全体を薄く幅も狭いもの
とすることができる。
動領域８ａ，８ｂをそれぞれのｎ電極８ａ−１，８ａ−
２及びｐ電極８ｂ−１，８ｂ−２に導通させて形成して
いるので、発光素子１との逆極性による接続だけでリー
ド６ａ，６ｂと発光素子１との間の電気的導通が得られ
る。したがって、従来のようにリード６ａとの間のボン
ディングワイヤが不要となり、ワイヤ配線に必要な高さ
及び幅方向の嵩の分に相当して全体を薄く幅も狭いもの
とすることができる。
【００３８】また、Ｓｉダイオード素子８をリード６
ａ，６ｂに架け渡す配置としてその上面に発光素子１を
搭載するので、発光点を発光装置の中心に合わせた配置
が得られる。このため、リード６ａ，６ｂの内面を反射
層として利用するような場合、反射光の分布を一様化で
き、良好な発光が得られる。
ａ，６ｂに架け渡す配置としてその上面に発光素子１を
搭載するので、発光点を発光装置の中心に合わせた配置
が得られる。このため、リード６ａ，６ｂの内面を反射
層として利用するような場合、反射光の分布を一様化で
き、良好な発光が得られる。
【００３９】
【発明の効果】本発明では、たとえばシリコン基板がｎ
型の場合ではｐ型の能動領域を全断面に亘って形成する
ことで、ｎ側及びｐ側の電極をシリコン基板の表裏両面
に設けることができ、発光素子とリードフレーム等との
導通のためのワイヤボンディングが不要なアセンブリと
して発光素子の静電気保護回路を簡単に構成することが
でき、製品の歩留りの向上が図られる。
型の場合ではｐ型の能動領域を全断面に亘って形成する
ことで、ｎ側及びｐ側の電極をシリコン基板の表裏両面
に設けることができ、発光素子とリードフレーム等との
導通のためのワイヤボンディングが不要なアセンブリと
して発光素子の静電気保護回路を簡単に構成することが
でき、製品の歩留りの向上が図られる。
【図１】本発明の製造方法によって製作したＳｉダイオ
ード素子を含むチップＬＥＤの概略縦断面図
ード素子を含むチップＬＥＤの概略縦断面図
【図２】発光素子とＳｉダイオード素子の要部を示す図
【図３】本発明のＳｉダイオード素子の製造方法の工程
を順に示す概略図
を順に示す概略図
【図４】フリップチップ型の発光素子を備えた従来の発
光装置の概略図
光装置の概略図
【図５】静電気保護用のＳｉダイオード素子を備えた従
来の発光装置の概略図
来の発光装置の概略図
１ 発光素子 １ａ サファイア基板 ２ ｎ側電極 ３ ｐ側電極 ４，５ マイクロバンプ ６ 基板 ６ａ，６ｂ リード ７ モールド樹脂 ８ Ｓｉダイオード素子（静電保護用ダイオード） ８ａ ｎ型能動領域 ８ａ−１，８ａ−２ ｎ電極 ８ｂ ｐ型能動領域 ８ｂ−１，８ｂ−２ ｐ電極 １０ ｎ型シリコン基板 １１，１２ 酸化膜 １１ａ，１２ａ ｐ型拡散窓 １３，１４ ｐ型拡散領域 １５，１６ 金属膜
Claims (4)
- 【請求項１】 フリップチップ型の半導体発光素子を搭
載してｐ側及びｎ側を逆極性として導通させる静電気保
護用ダイオードであって、ｎ型またはｐ型のシリコン基
板の全断面に亘ってｐ型またはｎ型の逆極性の能動領域
を区画して形成し、ｐ側及びｎ側に区画された領域内で
あって半導体発光素子の搭載方向の両端面にそれぞれｐ
電極及びｎ電極を形成してなる半導体発光装置に用いる
静電気保護用ダイオード。 - 【請求項２】 前記ｎ型またはｐ型のシリコン基板の全
断面の厚さを１５０μｍ以下としてなる請求項１記載の
静電気保護用ダイオード。 - 【請求項３】 請求項１または２記載の静電気保護用ダ
イオードの製造方法であって、 （１）ｎ型またはｐ型のシリコン基板の表裏両面に保護
膜を皮膜する工程と、 （２）形成しようとするｐ型またはｎ型の能動領域部分
の前記保護膜をエッチング除去して拡散窓を形成する工
程と、 （３）前記シリコン基板の表裏両面に形成された前記拡
散窓から不純物を同時に注入してｐ型またはｎ型の能動
領域を前記シリコン基板の表裏方向の全断面に亘って拡
散形成する工程と、 （４）前記拡散窓以外に残っている前記保護膜を除去す
る工程と、 （５）前記シリコン基板の表裏両面に金属膜を成膜する
工程と、 （６）成膜された前記金属膜をエッチング除去して前記
シリコン基板及び拡散形成されたｐ型またはｎ型の能動
領域と拡散を行っていないｐ型またはｎ型の能動領域に
それぞれに対応させてｎ側及びｐ側の電極を形成する工
程と、 （７）前記シリコン基板の表裏両面にそれぞれｎ側及び
ｐ側の電極を１個ずつ含む範囲の形状にダイシングする
工程とを含む半導体発光装置に用いる静電気保護用ダイ
オードの製造方法。 - 【請求項４】 前記拡散窓から拡散形成する半導体領域
の拡散深さを、前記シリコン基板の全断面厚さの５０％
以上で７０％以下としてなる請求項３記載の半導体発光
装置に用いる静電気保護用ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17242498A JP2000012913A (ja) | 1998-06-19 | 1998-06-19 | 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17242498A JP2000012913A (ja) | 1998-06-19 | 1998-06-19 | 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012913A true JP2000012913A (ja) | 2000-01-14 |
Family
ID=15941724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17242498A Withdrawn JP2000012913A (ja) | 1998-06-19 | 1998-06-19 | 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012913A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020024065A (ko) * | 2002-01-23 | 2002-03-29 | 나용균 | 2극 다이오드의 단 방향 특성 〈p n 접합 성질〉을 이용한전기 전자 기기의 d c 전원 공급 방법. |
| EP1207563A2 (en) * | 2000-11-08 | 2002-05-22 | LumiLeds Lighting U.S., LLC | Direct bonding of flip-chip light-emitting diode and flip-chip ESD protection chip to electrodes in a package |
| JP2006222213A (ja) * | 2005-02-09 | 2006-08-24 | Matsushita Electric Ind Co Ltd | サージ保護用半導体素子およびその製造方法 |
| KR100674857B1 (ko) | 2005-07-04 | 2007-01-29 | 삼성전기주식회사 | 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법 |
| KR100699146B1 (ko) | 2005-12-15 | 2007-03-21 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| JP2007088173A (ja) * | 2005-09-21 | 2007-04-05 | Tdk Corp | 積層型チップバリスタ及び電子機器の製造方法 |
| JP2008021987A (ja) * | 2006-06-16 | 2008-01-31 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法及び基板 |
| JP2008532281A (ja) * | 2005-02-23 | 2008-08-14 | クリー インコーポレイテッド | 高光抽出ｌｅｄ用の基板除去方法 |
| CN100423305C (zh) * | 2004-07-09 | 2008-10-01 | Lg电子有限公司 | 用于安装发光器件的安装衬底及其制造方法 |
| JP2008252150A (ja) * | 2008-07-22 | 2008-10-16 | Tdk Corp | 積層型チップバリスタ |
| JP2008263236A (ja) * | 2008-07-22 | 2008-10-30 | Tdk Corp | 電子機器 |
| WO2014127953A1 (de) * | 2013-02-22 | 2014-08-28 | Osram Opto Semiconductors Gmbh | Optoelektronisches halbleiterbauteil und verfahren zu seiner herstellung |
| WO2014181597A1 (ja) * | 2013-05-08 | 2014-11-13 | 株式会社村田製作所 | 静電気保護素子および発光モジュール |
| JP2016015356A (ja) * | 2014-06-30 | 2016-01-28 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
-
1998
- 1998-06-19 JP JP17242498A patent/JP2000012913A/ja not_active Withdrawn
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1207563A2 (en) * | 2000-11-08 | 2002-05-22 | LumiLeds Lighting U.S., LLC | Direct bonding of flip-chip light-emitting diode and flip-chip ESD protection chip to electrodes in a package |
| EP1207563A3 (en) * | 2000-11-08 | 2007-03-21 | LumiLeds Lighting U.S., LLC | Direct bonding of flip-chip light-emitting diode and flip-chip ESD protection chip to electrodes in a package |
| KR20020024065A (ko) * | 2002-01-23 | 2002-03-29 | 나용균 | 2극 다이오드의 단 방향 특성 〈p n 접합 성질〉을 이용한전기 전자 기기의 d c 전원 공급 방법. |
| CN100423305C (zh) * | 2004-07-09 | 2008-10-01 | Lg电子有限公司 | 用于安装发光器件的安装衬底及其制造方法 |
| JP2006222213A (ja) * | 2005-02-09 | 2006-08-24 | Matsushita Electric Ind Co Ltd | サージ保護用半導体素子およびその製造方法 |
| US9559252B2 (en) | 2005-02-23 | 2017-01-31 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
| JP2008532281A (ja) * | 2005-02-23 | 2008-08-14 | クリー インコーポレイテッド | 高光抽出ｌｅｄ用の基板除去方法 |
| KR100674857B1 (ko) | 2005-07-04 | 2007-01-29 | 삼성전기주식회사 | 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법 |
| JP2007088173A (ja) * | 2005-09-21 | 2007-04-05 | Tdk Corp | 積層型チップバリスタ及び電子機器の製造方法 |
| KR100699146B1 (ko) | 2005-12-15 | 2007-03-21 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| JP2008021987A (ja) * | 2006-06-16 | 2008-01-31 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法及び基板 |
| JP2008252150A (ja) * | 2008-07-22 | 2008-10-16 | Tdk Corp | 積層型チップバリスタ |
| JP2008263236A (ja) * | 2008-07-22 | 2008-10-30 | Tdk Corp | 電子機器 |
| WO2014127953A1 (de) * | 2013-02-22 | 2014-08-28 | Osram Opto Semiconductors Gmbh | Optoelektronisches halbleiterbauteil und verfahren zu seiner herstellung |
| CN105144380A (zh) * | 2013-02-22 | 2015-12-09 | 奥斯兰姆奥普托半导体股份有限两合公司 | 光电半导体器件及制造其的方法 |
| US9978733B2 (en) | 2013-02-22 | 2018-05-22 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component and method for producing same |
| WO2014181597A1 (ja) * | 2013-05-08 | 2014-11-13 | 株式会社村田製作所 | 静電気保護素子および発光モジュール |
| JP2014220361A (ja) * | 2013-05-08 | 2014-11-20 | 株式会社東芝 | 静電気保護素子および発光モジュール |
| CN105210179A (zh) * | 2013-05-08 | 2015-12-30 | 株式会社村田制作所 | 静电保护元件以及发光模块 |
| JP2016015356A (ja) * | 2014-06-30 | 2016-01-28 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100853064B1 (ko) | 복합발광소자 | |
| JP3399440B2 (ja) | 複合発光素子と発光装置及びその製造方法 | |
| JP3130292B2 (ja) | 半導体発光装置及びその製造方法 | |
| US7354846B2 (en) | Submount substrate for mounting light emitting device and method of fabricating the same | |
| US7038245B2 (en) | Semiconductor light emitting device having angled side surface | |
| US8803166B2 (en) | Structure of AC light-emitting diode dies | |
| EP2950359A1 (en) | For wafer bonding optimized contact structure of a light emitting device | |
| JP2000012913A (ja) | 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法 | |
| US6091084A (en) | Semiconductor light emitting device | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JP2005026395A (ja) | 半導体発光素子及び半導体発光装置 | |
| US9595639B2 (en) | Light emitting device and light emitting device package | |
| US20050051788A1 (en) | Nitride-based semiconductor light-emitting device and manufacturing method thereof | |
| KR20010088929A (ko) | AlGaInN계 반도체 LED 소자 및 그 제조 방법 | |
| US7683389B2 (en) | Nitride-based semiconductor light emitting diode | |
| JPH11354836A (ja) | フルカラー半導体発光装置 | |
| JPH11214747A (ja) | 半導体発光装置 | |
| JPH11121797A (ja) | チップ型半導体発光装置 | |
| US20050274974A1 (en) | Zener diode and method for fabricating the same | |
| JPH11220176A (ja) | 半導体発光装置 | |
| JP3723328B2 (ja) | 半導体発光素子 | |
| JP2000012898A (ja) | 半導体発光装置 | |
| KR20030033590A (ko) | 정전압 소자를 구비한 발광소자 및 그 제조방법 | |
| JP2718339B2 (ja) | 発光ダイオードチップおよび発光ダイオード | |
| KR200260167Y1 (ko) | 정전압소자를 구비한 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040114 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061101 |