[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3999222B2 - フリップチップ実装方法およびフリップチップ実装構造 - Google Patents

フリップチップ実装方法およびフリップチップ実装構造 Download PDF

Info

Publication number
JP3999222B2
JP3999222B2 JP2004273680A JP2004273680A JP3999222B2 JP 3999222 B2 JP3999222 B2 JP 3999222B2 JP 2004273680 A JP2004273680 A JP 2004273680A JP 2004273680 A JP2004273680 A JP 2004273680A JP 3999222 B2 JP3999222 B2 JP 3999222B2
Authority
JP
Japan
Prior art keywords
flip chip
wiring board
printed wiring
bump
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004273680A
Other languages
English (en)
Other versions
JP2004356662A (ja
Inventor
直人 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP2004273680A priority Critical patent/JP3999222B2/ja
Publication of JP2004356662A publication Critical patent/JP2004356662A/ja
Application granted granted Critical
Publication of JP3999222B2 publication Critical patent/JP3999222B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Description

この発明は、半導体チップに設けた突起(バンプ)をプリント配線板の電極パッドに直接接続するフリップチップ実装方法と、プリント配線板とに関するものである。
半導体チップ(ICチップ)をプリント配線板に実装する方法として、フリップチップ法が知られている。この方法は、突起電極(バンプという)を形成した半導体チップ(フリップチップ)を用い、これらのバンプをプリント配線板の導体パッドに押圧した状態でICチップを絶縁樹脂で固める方法である(例えば特許文献1)。
特開平11−135568号
例えばICチップに金バンプ(Auバンプ)を設け、このバンプを直接配線板の電極パッド(導体パッド)に押圧してAuバンプを若干押しつぶした状態でチップ周辺をUV硬化タイプなどの絶縁樹脂で固める。この場合樹脂はあらかじめ配線板の電極パッドに適量塗布しておき、上からチップを位置合わせして加圧しながらUV照射し常温硬化させる。
この従来の方法では、Auバンプと電極パッドとの電気的接続はAuバンプと電極パッドとの単なる機械的な接触(メカニカルコンタクト)で得られる。このため接続の信頼性は、チップを配線板に固着する樹脂の硬化収縮応力と、少しつぶされたAuバンプの復元力に依存している。
しかしながら広い温度範囲での温度サイクル試験を行った場合には、絶縁樹脂とAuバンプとの熱膨張率の差により電気的接続の信頼性が低下するという問題があった。
この発明はこのような事情に鑑みなされたものであり、広い温度範囲で使用する場合に電気的接続の信頼性を向上させることができるフリップチップ実装方法を提供することを第1の目的とする。またこの方法を用いたフリップチップ実装構造を提供することを第2の目的とする。
本発明によればこの第1の目的は、フリップチップのバンプをプリント配線板の導体パッドに位置合わせしてフリップチップを熱硬化型非導電性接着剤で固定するフリップチップ実装方法において、a)導体パッドを除いて前記プリント配線板の少なくとも前記フリップチップの固定領域に前記バンプよりも熱膨張率が大きく、かつ前記バンプの高さ(h)と導体パッドの厚さ(t)との和(h+t)よりも僅かに薄い樹脂層を形成する;b)前記プリント配線板のフリップチップ実装位置に熱硬化型非導電性接着剤を供給する;c)フリップチップのバンプをプリント配線板の導体パッドに位置合わせし、フリップチップを所定の圧力でプリント配線板に押圧して保持する;d)プリント配線板を加熱し前記熱硬化型非導電性接着剤を硬化させる;e)冷却する;f)フリップチップの押圧力を除く;以上の各工程を順次行うフリップチップ実装方法、によって達成できる。ここに工程e)とf)の順番を逆にしても同一目的が達成できる。
第2の目的は、フリップチップのバンプをプリント配線板の導体パッドに位置合わせしてフリップチップを熱硬化型非導電性接着剤で固定したフリップチップ実装構造において、導体パッドを除いて前記プリント配線板の少なくとも前記フリップチップの固定領域に前記バンプよりも熱膨張率が大きくかつ前記バンプの高さ(h)と導体パッドの厚さ(t)との和(h+t)よりも僅かに薄い樹脂層と、前記プリント配線板とフリップチップとの間に供給され硬化された熱硬化型非導電性接着剤と、を備え、前記樹脂層の収縮量とバンプの収縮量との差によってバンプとパッドとの間に接触圧を発生させたことを特徴とするフリップチップ実装構造、によって達成可能である。
第1の発明は以上のように、導体パッドを除き少なくともフリップチップの実装領域にバンプよりも熱膨張率が大きくかつバンプの高さ(h)と導体パッドの厚さ(t)との和(h+t)よりも僅かに薄い樹脂層を形成し、熱硬化型非導電性接着剤を挟んで半導体チップを押圧しつつ接着剤を硬化させるから、押圧力を解除しても樹脂層の収縮量とバンプの収縮量の差によってバンプとパッドとの間に十分な接触圧を発生させることができ、電気的接続の信頼性を向上させることができる。
第2の発明によれば請求項1の方法を用いたフリップチップ実装構造が得られる。
工程a)で形成する樹脂層は、感光性樹脂であってもよいが(請求項2)、エポキシ系樹脂でもよい(請求項3)。エポキシ系樹脂はガラス転移温度を境にして低温側では熱膨張率が小さく、高温側で熱膨張率が大きくなるから、このエポキシ系樹脂を用いる場合にはこのガラス転移温度が接着剤の硬化温度よりも低いエポキシ系樹脂を用いるのが望ましい。このようにすれば接着剤硬化温度で樹脂層の熱膨張率が大きくなるため、接着剤の硬化後に常温に冷却した状態でAuバンプとパッドとの間に大きな収縮応力を発生させることができる。
バンプはワイヤーボンディングによる金バンプが適し、この場合は導体パッドの表面に金めっきを施しておくのがよい(請求項4)。工程c)の加圧(押圧)と工程d)の加熱硬化は同時に行ってもよい(請求項5)。また工程e)とf)とは逆に行ってもよい(請求項6)。
基板はビルドアップ法で作られた多層基板とすることができる。樹脂層は、有機系樹脂をスクリーン印刷、カーテンコート、スプレーコートなどの方法を用いてフリップチップの少なくとも固定領域に形成することができる。樹脂層は基板全面に形成してもよいが、フリップチップの固定領域より僅かに広い領域だけに形成してもよい。この樹脂層の厚さ(H)は、フリップチップの実装後のバンプ高さ(h)と導体パッド厚さ(t)との和(h+t)よりも僅かに薄い程度が望ましく、通常20〜40μmの厚さがよい。
樹脂層には基板の導体パッド上に開口を形成しておく。この開口は、樹脂層に感光性樹脂を用いる場合にはフォトリソグラフィプロセスによって形成することができる。すなわちフォトマスクを重ねて露光し現像することによって導体パッド上に開口を有する樹脂層を形成することができる。熱硬化型樹脂を用いる場合には、基板に樹脂を均一に塗布し硬化した後、CO2レーザを用いて開口を加工することができる。なお導体パッド表面に金メッキを施す場合は、樹脂層を形成する前に金めっきしてもよいし、樹脂層に開口を形成した後に金めっきしてもよい。
図1は実施例の実装工程を示す断面図、図2はその実装工程の流れ図である。この実施例では、バンプの熱膨張率とプリント配線板の少なくともフリップチップの固定領域に形成される樹脂層の熱膨張率の差を利用してバンプと導体パッドとの間の常温における接触圧を得るものである。
図1において200はベース基板(プリント配線板)であり、例えばビルドアップ法で作られた多層基板である。この基板200の表面には導体パッド(フリップチップ用パッド)218が形成され、その表面には金めっきを施しておく(図2のステップS300)。この基板200には、導体パッド218を除いて樹脂層216が形成される。
この樹脂層216は半導体チップ220の金バンプ222の熱膨張率よりも大きな熱膨張率を持った樹脂で形成され、例えば感光性樹脂が用いられる。この樹脂層216は導体パッド218を除いて、半導体チップ220の実装領域よりも僅かに広い領域に形成される(ステップS302)。この樹脂層216は例えばフォトリソグラフィの方法を用いて形成すればよい。
樹脂層216は、その熱膨張率と共にその厚さが重要になる。この樹脂層216の厚さHは図1の(C)に示すように、導体パッド218の厚さtと、実装後の金バンプ222の高さhとの和(t+h)よりも僅かに小さい。すなわちH<(t+h)となるようにすることが必要である。通常Hは20〜40μmにするのがよい。
次に半導体チップ220を実装する基板200上の領域にディスペンサなどで所定量の熱硬化型接着剤224を供給する(ステップS304)。そして半導体チップ(フリップチップ)220の金バンプ222を導体パッド218に位置合わせして押圧し保持する(S306)。この状態で接着剤224を加熱し硬化させれば、図1(C)に示すように金バンプ222が所定量つぶれて導体パッド218に密着する(S308)。
この状態で常温まで冷却し(S310)、押圧力を解除すればよい(S312)。なお接着剤224はステップS308の加熱によってすでに硬化しているから、ステップS310とS312とを同時あるいは逆にしてもよい。
この結果、常温まで冷える時には、金バンプ222の厚さ方向の熱収縮量よりも樹脂層216の厚さ方向の熱収縮量の方が大きくなるから、両者の厚さ方向の収縮量の差によって金バンプ222と導体パッド218との間に圧縮応力が発生する。このため金バンプ222と導体パッド218との接触圧が常に一定以上に保たれ、電気的接続の信頼性が向上する。なお厳密に検討すれば、導体パッド218の熱膨張率(あるいは厚さ方向の熱収縮量)も考慮すべきであるが、通常は導体パッド218の厚さは樹脂層216の厚さHや金バンプ222の高さhよりも十分に小さいので、これを省くことができる。
本発明の一実施例を示す断面図 実施工程の流れ図
符号の説明
200 ベース基板(プリント配線板)
216 樹脂層
218 導体パッド
220 半導体チップ(フリップチップ)
222 金バンプ
224 接着剤

Claims (7)

  1. フリップチップのバンプをプリント配線板の導体パッドに位置合わせしてフリップチップを熱硬化型非導電性接着剤で固定するフリップチップ実装方法において、
    a)導体パッドを除いて前記プリント配線板の少なくとも前記フリップチップの固定領域に前記バンプよりも熱膨張率が大きく、かつ前記バンプの高さ(h)と導体パッドの厚さ(t)との和(h+t)よりも僅かに薄い樹脂層を形成する;
    b)前記プリント配線板のフリップチップ実装位置に熱硬化型非導電性接着剤を供給する;
    c)フリップチップのバンプをプリント配線板の導体パッドに位置合わせし、フリップチップを所定の圧力でプリント配線板に押圧して保持する;
    d)プリント配線板を加熱し前記熱硬化型非導電性接着剤を硬化させる;
    e)冷却する;
    f)フリップチップの押圧力を除く;
    以上の各工程を順次行うフリップチップ実装方法。
  2. 工程a)で形成する樹脂層は感光性樹脂である請求項1のフリップチップ実装方法。
  3. 工程a)で形成する樹脂層は、ガラス転移温度が接着剤の硬化温度よりも低いエポキシ系樹脂である請求項1のフリップチップ実装方法。
  4. フリップチップのバンプはワイヤーボンディングにより形成された金バンプである請求項1〜3のいずれかのフリップチップ実装方法。
  5. 請求項1〜4のいずれかにおいて、工程c)と工程d)を同時に行うフリップチップ実装方法。
  6. フリップチップのバンプをプリント配線板の導体パッドに位置合わせしてフリップチップを熱硬化型非導電性接着剤で固定するフリップチップ実装方法において、
    a)導体パッドを除いて前記プリント配線板の少なくとも前記フリップチップの固定領域に前記バンプよりも熱膨張率が大きく、かつ前記バンプの高さ(h)と導体パッドの厚さ(t)との和(h+t)よりも僅かに薄い樹脂層を形成する;
    b)前記プリント配線板のフリップチップ実装位置に熱硬化型非導電性接着剤を供給する;
    c)フリップチップのバンプをプリント配線板の導体パッドに位置合わせし、フリップチップを所定の圧力でプリント配線板に押圧して保持する;
    d)プリント配線板を加熱し前記熱硬化型非導電性接着剤を硬化させる;
    e′)フリップチップの押圧力を除く;
    f′)冷却する;
    以上の各工程を順次行うフリップチップ実装方法。
  7. フリップチップのバンプをプリント配線板の導体パッドに位置合わせしてフリップチップを熱硬化型非導電性接着剤で固定したフリップチップ実装構造において、
    導体パッドを除いて前記プリント配線板の少なくとも前記フリップチップの固定領域に前記バンプよりも熱膨張率が大きくかつ前記バンプの高さ(h)と導体パッドの厚さ(t)との和(h+t)よりも僅かに薄く形成された樹脂層と、前記プリント配線板とフリップチップとの間に供給され硬化された熱硬化型非導電性接着剤と、を備え、
    前記樹脂層の収縮量と前記バンプの収縮量との差によって前記バンプと前記導体パッドとの間に接触圧を発生させたことを特徴とするフリップチップ実装構造。
JP2004273680A 2000-05-31 2004-09-21 フリップチップ実装方法およびフリップチップ実装構造 Expired - Lifetime JP3999222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004273680A JP3999222B2 (ja) 2000-05-31 2004-09-21 フリップチップ実装方法およびフリップチップ実装構造

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000161924 2000-05-31
JP2004273680A JP3999222B2 (ja) 2000-05-31 2004-09-21 フリップチップ実装方法およびフリップチップ実装構造

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000229507A Division JP2002057186A (ja) 2000-05-31 2000-07-28 フリップチップ実装方法およびプリント配線板

Publications (2)

Publication Number Publication Date
JP2004356662A JP2004356662A (ja) 2004-12-16
JP3999222B2 true JP3999222B2 (ja) 2007-10-31

Family

ID=34066744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004273680A Expired - Lifetime JP3999222B2 (ja) 2000-05-31 2004-09-21 フリップチップ実装方法およびフリップチップ実装構造

Country Status (1)

Country Link
JP (1) JP3999222B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601487B1 (ko) 2004-12-20 2006-07-18 삼성전기주식회사 열팽창 필름을 이용한 플립칩 본딩 방법
JP4687273B2 (ja) * 2005-06-23 2011-05-25 住友電気工業株式会社 電子部品の実装方法
JP2007071980A (ja) * 2005-09-05 2007-03-22 Mitsubishi Electric Corp 光モジュール

Also Published As

Publication number Publication date
JP2004356662A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
US8336201B2 (en) Method of manufacturing printed circuit board having flow preventing dam
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
US6239488B1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
JP2005183880A (ja) 多層配線板用基材、両面配線板およびそれらの製造方法
JP2007115774A (ja) 半導体装置の製造方法
JP2008147596A (ja) 半導体パッケージ
JP2005101125A (ja) 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器
US20060115927A1 (en) Attachment of flip chips to substrates
JP2003007922A (ja) 回路装置の製造方法
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
KR100244047B1 (ko) 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법
JPH1022334A (ja) 半導体装置
JP2002057186A (ja) フリップチップ実装方法およびプリント配線板
JP2008288481A (ja) 半導体装置およびその製造方法
JP3646056B2 (ja) フリップチップ実装方法
CN100541753C (zh) 电子器件及其制造方法
JP2006351935A (ja) 半導体チップ実装基板及びそれを用いた半導体装置
US20010012644A1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
JP4436588B2 (ja) 半導体実装モジュール
WO2000021135A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP5149876B2 (ja) 半導体装置の製造方法
JP2004140089A (ja) 多層配線基板およびフリップチップ方式の半導体パッケージ
JP2006310532A (ja) 半導体装置およびその製造方法
JP2008243879A (ja) 電子装置およびその製造方法
JP2005353803A (ja) 電子回路素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070808

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3999222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

EXPY Cancellation because of completion of term