[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3646056B2 - フリップチップ実装方法 - Google Patents

フリップチップ実装方法 Download PDF

Info

Publication number
JP3646056B2
JP3646056B2 JP2000337016A JP2000337016A JP3646056B2 JP 3646056 B2 JP3646056 B2 JP 3646056B2 JP 2000337016 A JP2000337016 A JP 2000337016A JP 2000337016 A JP2000337016 A JP 2000337016A JP 3646056 B2 JP3646056 B2 JP 3646056B2
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
chip
adhesive
outermost layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000337016A
Other languages
English (en)
Other versions
JP2002141371A (ja
Inventor
直人 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP2000337016A priority Critical patent/JP3646056B2/ja
Publication of JP2002141371A publication Critical patent/JP2002141371A/ja
Application granted granted Critical
Publication of JP3646056B2 publication Critical patent/JP3646056B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、バンプ構造の接続手段を有するICチップ(以下、フリップチップと記す)をプリント配線板に装着するフリップチップ実装方法に関するものである。
【0002】
【従来の技術】
フリップチップ実装方法の一つに、フリップチップのバンプをプリント配線板の導体パッドに押圧して電気的に接続し、フリップチップとプリント配線板を非導電性の樹脂で固着して電気接続を保持する方法が知られている。
【0003】
詳しくは、フリップチップをプリント配線板に載置し、フリップチップの電極に形成されたAuバンプとプリント配線板のAuめっきの施された導体パッドの位置合わせを行なう。然るのちフリップチップを押圧し前記バンプと導体パッドとの電気的な接続を得る。
【0004】
プリント配線板のフリップチップを載置する部分には、予め熱硬化型或いは紫外線硬化型の非導電性樹脂を塗布しておく。フリップチップの押圧と同時に加熱若しくは紫外線を照射して非導電性樹脂を硬化させ、この硬化によってフリップチップとプリント配線板を固着しバンプと導体パッドの電気接続を保持する。
【0005】
【発明が解決しようとする課題】
前記した熱硬化型非導電性接着剤(以下、接着剤と記す)によりフリップチップとプリント配線板とを固着し電気接続する従来工法の信頼性において問題になるのが接着剤に巻き込まれた気泡である。気泡の巻き込みは、接着剤をプリント配線板に塗布する際に生じ、フリップチップを接着剤の塗布されたプリント配線板に載置する時に生じ、また接着剤自体にも内在する。
【0006】
そして前記接着剤は、その内部に気泡巻き込み、閉じ込めて硬化される。この気泡は、リフローなどの後工程において急激な加熱環境に曝されると、内部に含まれる水分が水蒸気になり内部の圧力が高まり膨張する。
【0007】
この為、フリップチップとプリント配線板の固着面にクラックが生じ、所謂リフロークラック(ポップコーンクラックとも云う)の原因ともなり、フリップチップとプリント配線板の電気接続を不安定なものにし、さらにはフリップチップとプリント配線板の固着を脆弱なものにする。
なお、鉛フリーはんだ用にリフロー温度を従来より高く設定するとこの問題は顕著になる。
【0008】
本発明は、上記課題の解決を目的として為されたもので、熱硬化型非導電性の接着剤を用いたフリップチップとプリント配線板の接続において、気泡を含んだ接着剤よって損なわれる接続の信頼性を改善するフリップチップ実装方法の提供を目的とする。
【0009】
【課題を解決するための手段】
本発明になるフリップチップ実装方法は、バンプ構造の接続手段を有するICチップを熱硬化型非導電性接着剤を塗布したプリント配線板に載置し、該接着剤を加熱して該ICチッププリント配線板を固着し電気接続するフリップチップ実装方法において、
該ICチップと、該接着剤のガラス転移温度より高いガラス転移温度を有する樹脂によって形成した最外層と該最外層の表面に該ICチップを装着するAuめっきを施した導体パッドを備えたプリント配線板とを用いるフリップチップ実装方法であって、
該ICチップを該接着剤の塗布されたプリント配線板に載置し、該ICチップのAuバンプとプリント配線板の導体パッドとを位置合わせして該ICチップを押下し、Auバンプが該接着剤を押し退けてプリント配線板の導体パッドと接触した後、プリント配線板最外層のガラス転移温度より高く且つ復元力を失わない温度範囲でプリント配線板と該接着剤を加熱し、押圧を受けた該ICチップのAuバンプ全体が加熱によって軟化したプリント配線板最外層の樹脂の中に沈み込み、該ICチップ上に形成されているAuバンプが接合されている電極面プリント配線板最外層の表面が接するまで該ICチップを押下し、然るのちプリント配線板と該接着剤を常温に冷却することを特徴とする。
【0010】
【発明の実施の形態】
本発明の一実施の形態を図1乃至図2を用いて説明する。
図1は、本発明によるフリップチップ実装体の断面の様態を、実施の手順に従って模式的に示したものであり同図において、1はプリント配線板、11はプリント配線板1のベース基板、111はベース基板11の表面に形成された配線パターン、12はプリント配線板1の最外層、121は最外層12の表面に形成された導体パッドでありAuめっきが施されている。
同様に同図において、2はフリップチップ、21はフリップチップ2のAuバンプ、3は熱硬化型非導電性接着剤(以下、接着剤3と記す)である。
【0011】
図2は、実施手順の要部を示した流れ図であり、図1を参照しながら図2に示す手順に従って記述を進める。
【0012】
第1の手順(図1−a及び図2−手順1)で、プリント配線板1を用意する。プリント配線板1は、ベース基板11とベース基板11の上面に最外層12を重ねた層構成を成している。さらに最外層12は、ガラス転移温度が接着剤3(図1−b)のガラス転移温度より高く、接着剤3のガラス転移温度を超えてもゴム弾性を失わない樹脂を材料としている。
【0013】
最外層12は、表面にフリップチップ2(図1−c)のAuバンプ21と電気接続を得る為の導体パッド121を備えている。
この最外層12の形成方法には、紫外線硬化型のソルダレジスト(エポキシアクリレート又はウレタンアクリレート等)をベース基板11の表面に塗布する方法、若しくは感光性樹脂をキャリアフィルムと保護フィルムで挟んだ3層のドライフィルムを用いて、キャリアフィルムを剥がしながら、加熱圧着ロールでベース基板11の表面に熱圧着する公知の方法があり、何れの方法であってもよい。
【0014】
最外層12の層厚の設定は(図1−d参照)、先ず、当該フリップチップ実装体に規定された電圧における絶縁と電気的な干渉に問題のない最外層12樹脂の厚みtVを求める(15乃至30μmが一般的)。次に、後述するフリップチップ2の押下によって最外層12樹脂の中に沈み込む、Auバンプ21の高さtB(20乃至40μmが一般的)と導体パッド121の厚さtP(5乃至30μmが一般的)を前記の厚みに加える。最後に、前記の結果にベース基板11表面の配線パターン111の厚さtC(5乃至30μmが一般的)を加算し設定する。本実施例による最外層12の厚みは、概ね45乃至130μmを一般的な値としている。
【0015】
本実施例の最外層12には、表面に導体パッド121だけを形成しているが、配線パターンを内面に形成した複数の層であってもよい。
なおプリント配線板1の形成方法については、通常の多層プリント配線板の製法を用いるものであり、記述を省略する。
【0016】
第2の手順(図1−b及び図2−手順2)で、プリント配線板1最外層12表面のフリップチップ2を装着する部位に接着剤3を供給する。接着剤3の供給方法は、ディスペンサを用いて適量を塗布してもよく、また印刷による方法でもよい。
【0017】
第3の手順(図1−c及び図2−手順3)で、フリップチップ2をプリント配線板1最外層12表面の所定の位置に載置する。この載置に際して、フリップチップ2のAuバンプ21と最外層12の導体パッド121との位置合わせを行なうことは述べるまでもない。
【0018】
第4の手順(図2−手順4)で、載置したフリップチップ2を押下し、押圧力を保持する。
この押圧力によってAuバンプ21は、接着剤3を押し退けて導体パッド121と接触する。複数のAuバンプの中に高さが低く導体パッドと接触しないAuバンプが有っても、高さの高いAuバンプは押し潰されるため、全てのAuバンプと導体パッドとが接触するレベル調整が行なわれる。
【0019】
第5の手順(図1−d及び図2−手順5)で、前記の押圧力を保持したままフリップチップ2とプリント配線板1の全体を加熱し接着剤3を硬化させる。
この加熱温度は、接着剤3が硬化する温度に達し、最外層12が軟化するガラス転移温度よりも高く、且つ最外層12の樹脂が復元力を失う温度より低い。
【0020】
接着剤3が硬化するまでの間の押圧と加熱により、Auバンプ21は接触している導体パッド121と共に加熱によって軟化した最外層12の樹脂の中に沈み込む。この沈み込みの深さは、前記のとおりAuバンプ21の高さに等しいものに設定されている。
【0021】
沈み込んだAuバンプ21が接触している導体パッド121を押し下げるため、導体パッド121とベース基板11表面の配線パターン111との間隔tV(図1−d)は狭まるが、最外層12の層厚を適切な値にすることにより、絶縁耐圧を満足し電気的な干渉に問題のない前記両者の間隔tVを保持することができる。
【0022】
上述したように、沈み込みの深さは、Auバンプ21の高さに等しい値に設定してあるので、フリップチップ2のAuバンプ21は最外層12の中に完全に没し、フリップチップ2上に形成されているAuバンプが接合されている電極面が最外層12の表面と接することになる。これによりフリップチップ2上に形成されているAuバンプが接合されている電極面と最外層12の間隙にある接着剤3は押し出され、同時に接着剤3に巻き込まれている気泡も排出される。
【0023】
第6の手順(図2−手順6)で、第4の手順で示した押圧力を保持したままフリップチップ2とプリント配線板1による実装体を常温に冷却する。この冷却によりフリップチップ2とプリント配線板1の位置は固定される。然る後、第4の手順による押圧を取り除く。
Auバンプ21と導体パッド121の周辺にまとい付く気泡の排除によって、前記両者の電気接続は安定し、フリップチップ2とプリント配線板1との固着は強固になる。
【0024】
最外層12の樹脂は、押圧を除去しても導体パッド121が最外層12の中に沈み込んだ量だけ圧縮しているため、この沈み込み量が反発力として導体パッド121を押し上げる作用をし、導体パッド121とAuバンプ21との接触圧が常に発生し良好な電気接続が保持される。
【0025】
【発明の効果】
本発明によれば、フリップチップのAuバンプ全体をプリント配線板最外層の中に沈み込ませて、フリップチップとプリント配線板とを接着剤で固着し、フリップチップ2上に形成されているAuバンプが接合されている電極面とプリント配線板の最外層表面との固着面から気泡を排出するものである。このため、気泡に起因する不安定な電気接続と脆弱な固着を改善することができる。さらに、導体パッドとAuバンプには常に接触圧が加えられているため安定した電気接続が維持され、前記の改善効果と併せてフリップチップ実装方法における接続の信頼性を向上することができる。
【図面の簡単な説明】
【図1】図1は本発明の一実施の形態を示し、実装方法の要部を手順に従って模式的に示した断面図である。
【図2】図2は本発明の一実施の形態を示し、実装手順の要部を示した流れ図である。
【符号の説明】
1 プリント配線板
11 ベース基板
111 配線パターン
12 最外層
121 導体パッド
2 フリップチップ
21 Auバンプ
3 熱硬化型非導電性接着剤

Claims (1)

  1. バンプ構造の接続手段を有するICチップを熱硬化型非導電性接着剤を塗布したプリント配線板に載置し、該接着剤を加熱して該ICチッププリント配線板を固着し電気接続するフリップチップ実装方法において、
    該ICチップと、該接着剤のガラス転移温度より高いガラス転移温度を有する樹脂によって形成した最外層と該最外層の表面に該ICチップを装着するAuめっきを施した導体パッドを備えたプリント配線板とを用いるフリップチップ実装方法であって、
    該ICチップを該接着剤の塗布されたプリント配線板に載置し、該ICチップのAuバンプとプリント配線板の導体パッドとを位置合わせして該ICチップを押下し、Auバンプが該接着剤を押し退けてプリント配線板の導体パッドと接触した後、プリント配線板最外層のガラス転移温度より高く且つ復元力を失わない温度範囲でプリント配線板と該接着剤を加熱し、押圧を受けた該ICチップのAuバンプ全体が加熱によって軟化したプリント配線板最外層の樹脂の中に沈み込み、該ICチップ上に形成されているAuバンプが接合されている電極面プリント配線板最外層の表面が接するまで該ICチップを押下し、
    然るのちプリント配線板と該接着剤を常温に冷却することを特徴とするフリップチップ実装方法。
JP2000337016A 2000-11-06 2000-11-06 フリップチップ実装方法 Expired - Lifetime JP3646056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000337016A JP3646056B2 (ja) 2000-11-06 2000-11-06 フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000337016A JP3646056B2 (ja) 2000-11-06 2000-11-06 フリップチップ実装方法

Publications (2)

Publication Number Publication Date
JP2002141371A JP2002141371A (ja) 2002-05-17
JP3646056B2 true JP3646056B2 (ja) 2005-05-11

Family

ID=18812466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000337016A Expired - Lifetime JP3646056B2 (ja) 2000-11-06 2000-11-06 フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP3646056B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014481B2 (ja) * 2002-04-30 2007-11-28 東レエンジニアリング株式会社 ボンディング方法およびその装置
JP4196377B2 (ja) * 2003-09-09 2008-12-17 ソニーケミカル&インフォメーションデバイス株式会社 電子部品の実装方法
KR100722624B1 (ko) * 2005-09-12 2007-05-28 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
JP5858600B2 (ja) * 2010-06-25 2016-02-10 日本無線株式会社 チップ実装方法

Also Published As

Publication number Publication date
JP2002141371A (ja) 2002-05-17

Similar Documents

Publication Publication Date Title
US6985362B2 (en) Printed circuit board and electronic package using same
JP5161732B2 (ja) 半導体装置の製造方法
JPH11233678A (ja) Icパッケージの製造方法
JP2005101125A (ja) 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器
JP2008300819A (ja) プリント基板およびその製造方法
JP2003007922A (ja) 回路装置の製造方法
KR102087683B1 (ko) 반도체 장치의 제조 방법
JP3646056B2 (ja) フリップチップ実装方法
JP3147113B2 (ja) マザーボードプリント配線板およびその製造方法
KR100771674B1 (ko) 인쇄회로기판 및 그 제조방법
JP2005243899A (ja) プリント配線板及びその製造方法
JP2004146634A (ja) 樹脂基板の製造方法、および樹脂多層基板の製造方法
JP2002057186A (ja) フリップチップ実装方法およびプリント配線板
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
JP3906914B2 (ja) 半導体装置の製造方法、および半導体装置
JP3879319B2 (ja) 半導体装置およびその製造方法
JP3668686B2 (ja) チップ部品の実装構造
JP2005019815A (ja) 半導体装置およびその製造方法、回路基板ならびに電子機器
JPH10209204A (ja) 半導体装置およびその製造方法
JP2003163240A (ja) 半導体装置およびその製造方法
JP3235520B2 (ja) 半導体装置の製造方法
JP3168998B2 (ja) 素子実装方法及び半導体装置
KR100858032B1 (ko) 능동 소자 내장형 인쇄회로기판 및 제조 방법
JP2836264B2 (ja) パッドグリッドアレイパッケージの基板実装方法
JP2011082404A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3646056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

EXPY Cancellation because of completion of term