JP3977735B2 - 光検出装置 - Google Patents
光検出装置 Download PDFInfo
- Publication number
- JP3977735B2 JP3977735B2 JP2002375130A JP2002375130A JP3977735B2 JP 3977735 B2 JP3977735 B2 JP 3977735B2 JP 2002375130 A JP2002375130 A JP 2002375130A JP 2002375130 A JP2002375130 A JP 2002375130A JP 3977735 B2 JP3977735 B2 JP 3977735B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- value
- circuit
- substrate
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 81
- 230000010354 integration Effects 0.000 claims description 73
- 239000003990 capacitor Substances 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 32
- 238000001514 detection method Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J1/46—Electric circuits using a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
- H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フォトダイオードを含む光検出装置に関するものである。
【０００２】
【従来の技術】
光検出装置は、１個または複数個のフォトダイオードと、アンプおよび積分容量部を含む積分回路とを備えた装置であり、また、さらに以降の信号処理回路をも備える場合がある（例えば特許文献１を参照）。この光検出装置では、フォトダイオードと積分回路の入力端との間にスイッチが設けられており、該スイッチが開いている間は、フォトダイオードへの光入射に応じて発生した電荷はフォトダイオードの接合容量部に蓄積され、該スイッチが閉じると、それまでフォトダイオードの接合容量部に蓄積されていた電荷は、スイッチを経て積分回路の入力端に入力して、積分回路の積分容量部に蓄積される。そして、積分容量部に蓄積された電荷の量に応じた電圧値が積分回路より出力される。複数のフォトダイオードそれぞれで発生した電荷の量に応じて積分回路より出力される電圧値に基づいて、複数のフォトダイオードが配列された光検出面へ入射する光が検出される。また、光検出装置は、積分回路から出力された電圧値（アナログ値）をデジタル値に変換するＡ／Ｄ変換回路を更に備えている場合があり、この場合には、入射光強度がデジタル値として得られ、さらにコンピュータ等により処理することが可能となる。
【０００３】
【特許文献１】
国際公開第０２／１２８４５号パンフレット
【０００４】
【発明が解決しようとする課題】
上記のような光検出装置における光検出のダイナミックレンジ、Ｓ／Ｎ比および速度それぞれは、フォトダイオードの接合容量値に依存しており、それ故に、これらを共に向上させることは困難であった。
【０００５】
本発明は、上記問題点を解消する為になされたものであり、光検出のダイナミックレンジ、Ｓ／Ｎ比および速度の何れをも向上させることができる光検出装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) アノード端子とカソード端子との間に逆バイアス電圧が印加され、入射光強度に応じた量の電荷を発生して接合容量部に蓄積するフォトダイオードと、(2) 第１入力端子，第２入力端子および出力端子を有するアンプと、アンプの第１入力端子と出力端子との間に設けられた積分容量部と、アンプの第１入力端子と出力端子との間に積分容量部に対して並列的に設けられた初期化用スイッチとを含み、アンプの第１入力端子がスイッチを介してフォトダイオードと接続され、フォトダイオードの接合容量部に蓄積された電荷を積分容量部に蓄積し、この蓄積した電荷の量に応じた電圧値を出力する積分回路と、(3) フォトダイオードの接合容量部が電荷を蓄積している第１期間にフォトダイオードに印加される逆バイアス電圧の値より、スイッチが閉じ且つ初期化用スイッチが開いている状態で積分回路の積分容量部が電荷を蓄積している第２期間にフォトダイオードに印加される逆バイアス電圧の値を大きくする逆バイアス電圧変更手段と、を備えることを特徴とする。
【０００７】
本発明に係る光検出装置によれば、フォトダイオードと積分回路の入力端との間に設けられたスイッチが開いている期間には、該フォトダイオードへの光入射に応じて発生した電荷は、該フォトダイオードの接合容量部に蓄積される。そして、スイッチが閉じると、それまでフォトダイオードの接合容量部に蓄積されていた電荷は、スイッチを経て積分回路に入力して、積分回路の積分容量部に蓄積され、この積分容量部に蓄積された電荷の量に応じた電圧値が積分回路から出力される。特に本発明では、フォトダイオードに印加される逆バイアス電圧の値は、フォトダイオードの接合容量部が電荷を蓄積している第１期間より、積分回路の積分容量部が電荷を蓄積している第２期間に大きくなるよう設定される。これにより、この光検出装置は、光検出のダイナミックレンジ、Ｓ／Ｎ比および速度の何れをも向上させることができる。
【０００８】
本発明に係る光検出装置は、(1) 積分回路が、第１入力端子，第２入力端子および出力端子を有するアンプを含み、第１入力端子と出力端子との間に積分容量部を有し、(2) 逆バイアス電圧変更手段が、第１期間と第２期間とで、アンプの第２入力端子に入力する電圧値を変更することで、フォトダイオードに印加される逆バイアス電圧の値を変更するのが好適である。この場合には、アンプの第１入力端子と第２入力端子とは、イマジナリショートの関係にあり、各々の電位が互いに等しい。したがって、アンプの第２入力端子に入力する電圧値を変更することで、フォトダイオードに印加される逆バイアス電圧の値を変更することができる。
【０００９】
本発明に係る光検出装置は、フォトダイオードが、第１導電型の第１半導体領域上に第２導電型の第２半導体領域を有し、この第２半導体領域上に第１導電型の第３半導体領域を有し、第１半導体領域と第２半導体領域とがｐｎ接合を形成しており、第２半導体領域と第３半導体領域とがｐｎ接合を形成している埋込型のものであるのが好適である。また、フォトダイオードが、第２半導体領域より不純物濃度が高い第２導電型の第４半導体領域を第２半導体領域に接して有しており、入射光強度に応じた量の電荷を第４半導体領域より出力するのが好適である。このようにフォトダイオードが埋込型のものである場合には、リーク電流の発生が抑制されるので、この点でも光検出のＳ／Ｎ比向上に有効である。また、積分回路の積分容量部が電荷を蓄積している第２期間に、フォトダイオードの逆バイアス電圧を大きくすることで、完全空乏化できるので、フォトダイオードの接合容量値を殆ど零にすることができ、したがって、この点でも、光検出のＳ／Ｎ比向上および高速化に有効である。なお、第１導電型および第２導電型のうち一方はｎ型を意味し他方はｐ型を意味する。
【００１０】
本発明に係る光検出装置は、フォトダイオードで発生した電荷の量のレベルを判定する電荷量レベル判定回路を更に備え、積分容量部の容量値が可変であって、該容量値が電荷量レベル判定回路により判定されたレベルに基づいて設定されるのが好適である。この場合には、フォトダイオードで発生して接合容量部に蓄積された電荷のレベルが電荷量レベル判定回路により判定される。そして、この判定された電荷量レベルに基づいて積分回路の積分容量部の容量値が設定される。その後、積分回路において、フォトダイオードで発生した電荷が積分容量部に蓄積されて、この蓄積された電荷の量に応じた値の電圧信号が出力される。入射光強度が大きい場合には、積分回路の可変容量部の容量値は比較的大きな値に設定され、入射光強度が大きくても飽和することなく入射光強度が検出される。一方、入射光強度が小さい場合には、積分回路の可変容量部の容量値は比較的小さな値に設定され、入射光強度が小さくても感度よく入射光強度が検出される。また、この光検出装置では、各フォトダイオードに対して電荷量レベル判定回路が１対１に設けられていれば、積分回路の積分容量部の容量値が迅速に設定され、高速に入射光強度が検出され得る。
【００１１】
本発明に係る光検出装置は、Ｎ個（Ｎは２以上の整数）のフォトダイオードに対して１個の積分回路が設けられているのが好適である。また、第１基板上にフォトダイオードが設けられ、第２基板上に積分回路が設けられていて、第１基板と第２基板とが互いにバンプ接続されているのが好適である。この場合には、第１基板および第２基板それぞれは、最適の製造プロセスで製造することが可能であり、集積度を向上する上で好ましい。
本発明に係る光検出装置は、逆バイアス電圧変更手段が、初期化用スイッチが閉じている状態のときに、フォトダイオードに印加される逆バイアス電圧の値を変更するのが好ましい。また、フォトダイオードに対して電荷量レベル判定回路が１対１に設けられているのが好ましい。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
図１は、本実施形態に係る光検出装置１の全体構成図である。図２は、本実施形態に係る光検出装置１の一部構成図である。図１において点線で示された範囲Ｙ内のブロックＸ1〜ＸMそれぞれの詳細が図２に示されている。これらの図に示される光検出装置１は、Ｍ組のユニットＵ1〜ＵM、Ａ／Ｄ変換回路３０、シフト回路４０および制御回路５０を備えている。各ユニットＵmは、互いに同様の構成を有しており、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,N、Ｎ個の電荷量レベル判定回路１０m,1〜１０m,N、Ｎ個の第１スイッチＳＷ１m,1〜ＳＷ１m,N、Ｎ個の第２スイッチＳＷ２m,1〜ＳＷ２m,N、積分回路２０m、スイッチＳＷ３mおよびスイッチＳＷ４mを備えている。ここで、Ｍは１以上の整数であり、Ｎは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、また、以下に現れるｎは１以上Ｎ以下の各整数である。
【００１４】
各フォトダイオードＰＤm,nは、アノード端子とカソード端子との間に逆バイアス電圧が印加され、入射光強度に応じた量の電荷Ｑを発生して接合容量部に蓄積するものである。スイッチＳＷ１m,nは、フォトダイオードＰＤm,nに対応して該フォトダイオードＰＤm,nと積分回路２０mの入力端との間に設けられ、電気的に開閉が可能である。
【００１５】
電荷量レベル判定回路１０m,nは、フォトダイオードＰＤm,nに対応して設けられており、該フォトダイオードＰＤm,nで発生して接合容量部に蓄積されている電荷Ｑの量のレベルを判定し、そのレベル判定結果を示すレベル信号Levelを出力する。スイッチＳＷ２m,nは、電荷量レベル判定回路１０m,nに対応して該電荷量レベル判定回路１０m,nと積分回路２０mとの間に設けられ、電気的に開閉が可能である。なお、レベル信号Levelは、１ビットまたは複数ビットのデジタル信号であり、スイッチＳＷ２m,nは、このビット数分のスイッチを含む。
【００１６】
積分回路２０mは、容量値が可変である積分容量部を有しており、フォトダイオードＰＤm,nとスイッチＳＷ１m,nを介して入力端が接続されている。そして、積分回路２０mは、これらのスイッチＳＷ１m,1〜ＳＷ１m,Nの順次の開閉に伴いＮ個のフォトダイオードＰＤm,1〜ＰＤm,Nそれぞれから順次に出力されて該入力端に入力した電荷Ｑを積分容量部に蓄積して、この蓄積した電荷Ｑの量に応じた電圧値Ｖ20を出力端より出力する。また、積分容量部は、電荷量レベル判定回路１０m,nとスイッチＳＷ２m,nを介して接続されており、これらのスイッチＳＷ２m,1〜ＳＷ２m,Nの順次の開閉に伴いＮ個の電荷量レベル判定回路１０m,1〜１０m,Nそれぞれから順次に出力されて入力したレベル信号Levelに基づいて容量値が設定される。
【００１７】
Ａ／Ｄ変換回路３０は、積分回路２０mの出力端よりスイッチＳＷ３mを経て順次に出力された電圧値Ｖ20を入力し、この電圧値Ｖ20をＡ／Ｄ変換して、この電圧値Ｖ20に応じたデジタル値を出力する。シフト回路４０は、Ａ／Ｄ変換回路３０から出力されたデジタル値を入力するとともに、電荷量レベル判定回路１０m,1〜１０m,NそれぞれよりスイッチＳＷ２m,nおよびスイッチＳＷ４mを経て出力されたレベル信号Levelを順次に入力して、このレベル信号Levelに応じてデジタル値のビットをシフトして、このビットをシフトしたデジタル値を出力する。
【００１８】
制御回路５０は、光検出装置１の全体の動作を制御するものである。特に、制御回路５０は、各スイッチＳＷ１m,nおよび各スイッチＳＷ２m,nそれぞれの開閉を制御する。具体的には、制御回路５０は、各フォトダイオードＰＤm,nについて、対応するスイッチＳＷ２m,nを閉じ、対応する電荷量レベル判定回路１０m,nより出力されたレベル信号Levelに基づいて積分回路２０mの積分容量部の容量値が設定された後に、対応するスイッチＳＷ１m,nを閉じて、積分回路２０mにおける積分動作を開始させる。また、制御回路５０は、積分回路２０m、スイッチＳＷ３m、スイッチＳＷ４m、Ａ／Ｄ変換回路３０およびシフト回路４０それぞれの動作のタイミングをも制御する。この動作タイミングについては後に詳述する。なお、図１では、制御回路５０から他の要素回路へ送られる制御信号の図示が省略されている。
【００１９】
図３は、本実施形態に係る光検出装置１に含まれる電荷量レベル判定回路１０m,nおよび積分回路２０mの回路図である。なお、この図には、第ｍユニットＵm内の第ｎフォトダイオードＰＤm,nに対応する部分のみが示されている。
【００２０】
電荷量レベル判定回路１０m,nは、３つの比較器１１〜１３および制御部１４を有している。比較器１１〜１３それぞれの非反転入力端子は、フォトダイオードＰＤm,nのカソード端子とスイッチＳＷ１m,nとの接続点に接続されている。比較器１１の反転入力端子には基準電圧値Ｖref1が入力し、比較器１２の反転入力端子には基準電圧値Ｖref2が入力し、比較器１３の反転入力端子には基準電圧値Ｖref3が入力している。そして、比較器１１〜１３それぞれは、非反転入力端子および反転入力端子それぞれに入力する電圧値を大小比較して、その比較結果を表す信号を制御部１４へ出力する。制御部１４は、比較器１１〜１３それぞれより出力された信号を入力して、積分回路２０mの積分容量部の容量値を設定する為の３ビットのレベル信号Levelを出力する。
【００２１】
ここで、基準電圧値Ｖref1〜Ｖref3は
Ｖref1＝Ｖsat／２ …(1a)
Ｖref2＝Ｖsat／４ …(1b)
Ｖref3＝Ｖsat／８ …(1c)
なる関係式を満たす。Ｖsatは一定値である。したがって、３つの比較器１１〜１３は、フォトダイオードＰＤm,nのカソード端子の電位ＶPDが、
ＶPD＜Ｖsat／８ …(2a)
Ｖsat／８≦ＶPD＜Ｖsat／４ …(2b)
Ｖsat／４≦ＶPD＜Ｖsat／２ …(2c)
Ｖsat／２≦ＶPD …(2d)
のうちの何れの範囲にあるかを判定することができる。制御部１４より出力されるレベル信号Levelは、電位ＶPDが上記(2a)式〜(2d)式の何れの範囲にあるかを示すものである。
【００２２】
積分回路２０mは、アンプＡ、容量素子Ｃ0〜Ｃ3およびスイッチＳＷ0〜ＳＷ3を有している。アンプＡは、非反転入力端子、反転入力端子および出力端子を有している。アンプＡの非反転入力端子と反転入力端子とは、イマジナリショートの関係にあり、各々の電位が互いに等しい。アンプＡの非反転入力端子は電圧値Ｖinpを入力する。この電圧値Ｖinpは一定では無く可変であり、例えば、第１定電圧源からの一定電圧値ＶHおよび第２定電圧源からの一定電圧値ＶL（ＶL＜ＶH）の何れか一方が選択されてアンプＡの非反転入力端子に入力する。アンプＡの反転入力端子は、スイッチＳＷ１m,nを介して、フォトダイオードＰＤm,nのカソード端子に接続されている。アンプＡの出力端子は、スイッチＳＷ３mを介してＡ／Ｄ変換回路３０に接続されている。互いに直列接続されたスイッチＳＷ1および容量素子Ｃ1、互いに直列接続されたスイッチＳＷ2および容量素子Ｃ2、互いに直列接続されたスイッチＳＷ3および容量素子Ｃ3、容量素子Ｃ0、ならびに、スイッチＳＷ0は、アンプＡの反転入力端子と出力端子との間に互いに並列に設けられている。
【００２３】
容量素子Ｃ0〜Ｃ3およびスイッチＳＷ1〜ＳＷ3は、容量値が可変の積分容量部２１を構成している。すなわち、スイッチＳＷ1〜ＳＷ3それぞれは、電荷量レベル判定回路１０m,nの制御部１４より出力されスイッチＳＷ２m,nを経て入力したレベル信号Levelに基づいて開閉し、この開閉状態に応じて積分容量部２１の容量値が定まる。ここで、容量素子Ｃ0〜Ｃ3それぞれの容量値は、
Ｃ0＝Ｃ …(3a)
Ｃ1＝Ｃ …(3b)
Ｃ2＝２Ｃ …(3c)
Ｃ3＝４Ｃ …(3d)
なる関係式を満たす。Ｃは一定値である。
【００２４】
積分容量部２１は、レベル信号Levelに基づいて、つまり、３つの比較器１１〜１３により判定されたフォトダイオードＰＤm,nのカソード端子の電位ＶPDに応じて、以下のように、スイッチＳＷ1〜ＳＷ3それぞれの開閉が設定されることで、容量値が設定される。すなわち、電位ＶPDが上記(2a)式の範囲にあると判定されたときには、スイッチＳＷ1〜ＳＷ3の全てが開いて、積分容量部２１の容量値がＣ（＝Ｃ0）に設定され、電位ＶPDが上記(2b)式の範囲にあると判定されたときには、スイッチＳＷ1のみが閉じて、積分容量部２１の容量値が２Ｃ（＝Ｃ0＋Ｃ1）に設定される。電位ＶPDが上記(2c)式の範囲にあると判定されたときには、スイッチＳＷ1およびＳＷ2が閉じて、積分容量部２１の容量値が４Ｃ（＝Ｃ0＋Ｃ1＋Ｃ2）に設定される。また、電位ＶPDが上記(2d)式の範囲にあると判定されたときには、スイッチＳＷ1〜ＳＷ3の全てが閉じて、積分容量部２１の容量値が８Ｃ（＝Ｃ0＋Ｃ1＋Ｃ2＋Ｃ3）に設定される。そして、これら何れの場合にも、積分回路２０mの出力端より出力される電圧値Ｖ20は、
Ｖsat／２≦Ｖ20＜Ｖsat …(4)
なる範囲にある。
【００２５】
そして、Ａ／Ｄ変換回路３０は、各ユニットＵmの積分回路２０mの出力端より出力されてスイッチＳＷ３mを経て順次に到達した電圧値Ｖ20を入力して、この電圧値Ｖ20をＡ／Ｄ変換し、この電圧値Ｖ20に応じたデジタル値を出力する。このとき、Ａ／Ｄ変換回路３０に入力する電圧値Ｖ20は常に上記(4)式の範囲内にあるから、Ａ／Ｄ変換回路３０は、電圧値Ｖ20をＡ／Ｄ変換する際に、出力するデジタル値の全ビットを有効に利用することができる。
【００２６】
シフト回路４０は、Ａ／Ｄ変換回路３０から出力されたデジタル値を入力するとともに、電荷量レベル判定回路１０m,1〜１０m,Nそれぞれから出力されたレベル信号Levelを順次に入力して、このレベル信号Levelに応じてデジタル値のビットをシフトして、このビットをシフトしたデジタル値を出力する。すなわち、Ａ／Ｄ変換回路３０から出力されるデジタル値がＫビット（Ｋは２以上の整数）のデジタル値（ＤK-1,ＤK-2,…Ｄ1,Ｄ0）であるとしたとき、シフト回路４０は(Ｋ＋３)ビットのデジタル値を出力する。シフト回路４０は、電位ＶPDが上記(2a)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値をビットシフトすることなく、(Ｋ＋３)ビットのデジタル値（０,０,０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0）を出力する。電位ＶPDが上記(2b)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を１ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（０,０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０）を出力する。電位ＶPDが上記(2c)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を２ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０,０）を出力する。また、電位ＶPDが上記(2d)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を３ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０,０,０）を出力する。
【００２７】
次に、本実施形態に係る光検出装置１の動作タイミングについて説明する。図４は、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。この図には、上から順に、フォトダイオードＰＤm,n-1に対応するスイッチＳＷ２m,n-1の開閉タイミングおよびスイッチＳＷ１m,n-1の開閉タイミング、各ユニットＵmにおいてフォトダイオードＰＤm,n-1に隣接して配置されるフォトダイオードＰＤm,nに対応するスイッチＳＷ２m,nの開閉タイミングおよびスイッチＳＷ１m,nの開閉タイミング、各ユニットＵmにおいてフォトダイオードＰＤm,nに隣接して配置されるフォトダイオードＰＤm,n+1に対応するスイッチＳＷ２m,n+1の開閉タイミングおよびスイッチＳＷ１m,n+1の開閉タイミング、積分回路２０mからの出力電圧値Ｖ20、ならびに、Ａ／Ｄ変換回路３０からの出力デジタル値、が示されている。
【００２８】
時刻ｔn-1,2から時刻ｔn,1までの期間内に、各ユニットＵmにおいて、Ｎ個のスイッチＳＷ２m,1〜ＳＷ２m,Nのうちの第ｎ番目のスイッチＳＷ２m,nのみが閉じて、第ｎ番目の電荷量レベル判定回路１０m,nの制御部１４より出力されたレベル信号Levelが積分回路２０mに入力して、このレベル信号に基づいて積分回路２０mの積分容量部２１の容量値が設定される。このときのレベル信号は、時刻ｔn-1,2において電荷量レベル判定回路１０m,nの３つの比較器１１〜１３により判定されて制御部１４により保持されたフォトダイオードＰＤm,nのカソード端子の電位ＶPDのレベルを示すものである。また、積分回路２０mのスイッチＳＷ0が時刻ｔn-1,2に閉じて、積分回路２０mから出力される電圧値Ｖ20が初期化される。
【００２９】
時刻ｔn,1から時刻ｔn,2までの期間に、各ユニットＵmにおいて、Ｎ個のスイッチＳＷ１m,1〜ＳＷ１m,Nのうちの第ｎ番目のスイッチＳＷ１m,nのみが閉じ、積分回路２０mのスイッチＳＷ0が開いており、積分回路２０mの積分動作が行なわれる。このとき積分回路２０mより出力される電圧値Ｖ20は、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,Nのうち第ｎ番目のフォトダイオードＰＤm,nより出力されて積分容量部２１に蓄積された電荷の量および積分容量部２１の容量値に応じたものである。
【００３０】
また、この時刻ｔn,1から時刻ｔn,2までの期間に、Ｍ個のスイッチＳＷ３mが順次に閉じ、Ｍ個のスイッチＳＷ４mが順次に閉じる。そして、Ｍ個のユニットＵ1〜ＵMから順次に出力された電圧値Ｖ20は、Ａ／Ｄ変換回路３０によりデジタル値に変換され、このデジタル値は、Ｍ個のユニットＵ1〜ＵMから順次に出力されたレベル信号Levelに応じて、シフト回路４０によりビットシフトされて出力される。このときシフト回路４０より順次に出力されるデジタル値は、Ｍ個のユニットＵ1〜ＵMそれぞれに含まれる第ｎ番目のフォトダイオードＰＤm,nへの入射光強度に応じたものである。
【００３１】
そして、時刻ｔn,2に、各ユニットＵmにおいて、第ｎ番目のスイッチＳＷ１m,nおよびスイッチＳＷ２m,nそれぞれが開き、積分回路２０mのスイッチＳＷ0が閉じて、第ｎ番目のフォトダイオードＰＤm,nについての一連の動作が終了する。時刻ｔn,2から時刻ｔn+1,2までの期間に、各ユニットＵmの第(ｎ＋１)番目のフォトダイオードＰＤm,n+1について同様に一連の動作が行なわれる。更に以降も同様である。
【００３２】
図５は、本実施形態に係る光検出装置１の動作を更に詳細に説明するタイミングチャートである。この図には、上から順に、スイッチＳＷ１m,nの開閉タイミング、積分回路２０mのスイッチＳＷ0の開閉タイミング、積分回路２０mからの出力電圧値Ｖ20、および、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinp、が示されている。
【００３３】
時刻ｔa以前には、スイッチＳＷ１m,nが開いており、積分回路２０mのスイッチＳＷ0も開いている。また、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinpは低電圧値ＶLとされている。
【００３４】
時刻ｔaに積分回路２０mのスイッチＳＷ0が閉じて、積分回路２０mからの出力電圧値Ｖ20が初期化される。また、時刻ｔaから時刻ｔbまでの期間に、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinpは、低電圧値ＶLから高電圧値ＶHへ変化する。
【００３５】
時刻ｔbに積分回路２０mのスイッチＳＷ0が開いて、積分回路２０mは電荷蓄積動作が可能な状態となる。そして、時刻ｔcにスイッチＳＷ１m,nが閉じると、それまでにフォトダイオードＰＤm,nの接合容量部に蓄積されていた電荷は、スイッチＳＷ１m,nを経て積分回路２０mに入力して、積分回路２０mの積分容量部２１に蓄積され、この積分容量部２１に蓄積された電荷の量に応じた電圧値Ｖ20が積分回路２０mから出力される。
【００３６】
時刻ｔdに積分回路２０mのスイッチＳＷ0が閉じて、積分回路２０mにおける電荷蓄積動作が終了し、積分回路２０mからの出力電圧値Ｖ20が初期化される。また、時刻ｔdから時刻ｔeまでの期間に、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinpは、高電圧値ＶHから低電圧値ＶLへ変化する。そして、時刻ｔeに、スイッチＳＷ１m,nが開き、積分回路２０mのスイッチＳＷ0も開く。ここで、本実施形態では、積分回路２０mのスイッチＳＷ0が閉じている期間（積分回路２０mからの出力電圧値が初期化されている期間）に、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinpを、低電圧値ＶLから高電圧値ＶHへ、または、高電圧値ＶHから低電圧値ＶLへ切替えるので、積分回路２０mの出力電圧値には影響しない。
【００３７】
以上のように、本実施形態に係る光検出装置１では、フォトダイオードＰＤm,nの接合容量部が電荷を蓄積している第１期間（時刻ｔa以前、時刻ｔe以後）に、積分回路２０mのアンプＡの非反転入力端子に電圧値Ｖinpとして低電圧値ＶLが入力され、一方、積分回路２０mの積分容量部２１が電荷を蓄積している第２期間（時刻ｔc〜ｔd）に、積分回路２０mのアンプＡの非反転入力端子に電圧値Ｖinpとして高電圧値ＶHが入力される。また、図６に示されるように、フォトダイオードの逆バイアス電圧値が大きいほど、フォトダイオードの接合容量値は小さい。したがって、第１期間と比べて、第２期間の方が、フォトダイオードＰＤm,nに印加される逆バイアス電圧は大きくなり、フォトダイオードＰＤm,nの接合容量値は小さくなる。すなわち、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinpを変更する手段は逆バイアス電圧変更手段として作用する。
【００３８】
このように、フォトダイオードＰＤm,nの接合容量部が電荷を蓄積している第１期間では、フォトダイオードＰＤm,nの接合容量値が大きいので、フォトダイオードＰＤm,nの接合容量部は多くの電荷を蓄積することができる。一方、積分回路２０mの積分容量部２１が電荷を蓄積している第２期間では、フォトダイオードＰＤm,nの接合容量値が小さいので、フォトダイオードＰＤm,nの接合容量部から積分回路２０mの積分容量部２１への電荷の移動が低雑音かつ高速に行なわれ得る。すなわち、本実施形態に係る光検出装置１は、光検出のダイナミックレンジ、Ｓ／Ｎ比および速度の何れをも向上させることができる。
【００３９】
また、本実施形態に係る光検出装置１では、各フォトダイオードＰＤm,nに対して電荷量レベル判定回路１０m,nが設けられていることにより、該フォトダイオードＰＤm,nより出力される電荷の量に応じた適切な容量値が積分回路２０mの積分容量部２１に設定されるので、各々のフォトダイオード毎（すなわち、１画面における画素毎）の入射光強度検出のダイナミックレンジが拡大され得る。また、各フォトダイオードＰＤm,nに対して電荷量レベル判定回路１０m,nが１対１に設けられていることにより、積分回路２０mの積分容量部２１の容量値が迅速に設定され、高速に入射光強度が検出され得る。また、個々の電荷量レベル判定回路１０m,nは、電荷量レベルの判定に際し、高速処理を要しないから、消費電力が小さくて済む。
【００４０】
次に、本実施形態に係る光検出装置１の実装形態について、図７〜図１０を用いて説明する。図７は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。この図に示されるように、光検出装置１は、第１基板１００および第２基板２００の２つの基板上に分割されている。そして、第１基板１００上には、Ｍ×Ｎ個のフォトダイオードＰＤ1,1〜ＰＤM,NがＭ行Ｎ列に配列されている。また、第２基板２００上には、Ｍ×Ｎ個の電荷量レベル判定回路１０1,1〜１０M,N、Ｍ×Ｎ個のスイッチＳＷ１1,1〜ＳＷ１M,N、Ｍ×Ｎ個のスイッチＳＷ２1,1〜ＳＷ２M,N、Ｍ個の積分回路２０1〜２０M、Ｍ個のスイッチＳＷ３1〜ＳＷ３M、Ｍ個のスイッチＳＷ４1〜ＳＷ４M、Ａ／Ｄ変換回路３０、シフト回路４０および制御回路５０が配置されている。そして、この図に示されるように、それぞれの基板が光の入射方向に重なるように積層されて実装されている。第１基板１００上の各フォトダイオードＰＤｍ,ｎのカソード電極と、第２基板２００上のスイッチＳＷ１m,nおよび電荷量レベル判定回路１０m,nとが、バンプを介して電気的に接続されている。
【００４１】
図８は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。なお、この図において、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００４２】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１１１と、アイソレーション領域としてのｎ+領域１１２とが形成されている。また、第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、ボンディングパッド１２４とオーミック接続を形成するｎ+型不純物層１２１と、表面を保護するための絶縁性の保護層１２２と、保護層１２２を貫通してｎ+型不純物層１２１と電気的に接続されるボンディングパッド１２４とが形成されている。さらに、第１基板１００は、第１面と第２面との間を貫通する貫通孔が設けられ、その貫通孔内には、内壁に形成された絶縁物層を介して貫通電極１３１が設けられている。そして、第１基板１００の第１面側においてｐ+領域１１１と貫通電極１３１とを電気的に接続する金属配線１１３が絶縁膜１１４上に形成され、また、第２面側において貫通電極１３１と電気的に接続されたボンディングパッド１２３が形成されている。
【００４３】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷ１の第１端と電気的に接続されたボンディングパッド２２３、及び、接地電位に電気的に接続されたボンディングパッド２２４が形成されている。そして、第１基板１００のボンディングパッド１２３と第２基板２００のボンディングパッド２２３とはバンプ４２３により互いに接続されており、また、第１基板１００のボンディングパッド１２４と第２基板２００のボンディングパッド２２４とはバンプ４２４により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００４４】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１１１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１１２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。
【００４５】
この図８に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００のｐ+領域１１１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、金属配線１１３、貫通電極１３１、ボンディングパッド１２３、バンプ４２３および第２基板２００のボンディングパッド２２３を経て、第２基板２００上に形成されているスイッチＳＷ１を経て積分回路２０の入力端に入力する。
【００４６】
図９は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。なお、この図においても、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００４７】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、電荷再結合を防止するためのｎ+型アキュムレーション層１５１と、表面を保護するための絶縁性の保護層１５２とが形成されている。第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１６１が形成され、アイソレーション領域としてのｎ+領域１６２が形成され、これらの上に保護層１６３が形成されている。また、第１基板１００の第２面には、ｐ+領域１６１と電気的に接続されたボンディングパッド１６４と、ｎ+領域１６２と電気的に接続されたボンディングパッド１６５とが形成されている。
【００４８】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷ１の第１端と電気的に接続されたボンディングパッド２６４およびボンディングパッド２６５が形成されている。そして、第１基板１００のボンディングパッド１６４と、第２基板２００のボンディングパッド２６４とは、バンプ４６４により互いに接続されている。第１基板１００のボンディングパッド１６５と、第２基板２００のボンディングパッド２６５とは、バンプ４６５により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００４９】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１６１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１６２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。また、第１基板１００は、ｐ+領域１６１が形成された部分において、第１面側が研削されて、厚みが薄くされている。
【００５０】
この図９に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００を透過してｐ+領域１６１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、ボンディングパッド１６４、バンプ４６４および第２基板２００のボンディングパッド２６４を経て、第２基板２００上に形成されているスイッチＳＷ１を経て積分回路２０の入力端に入力する。
【００５１】
以上のように構成される本実施形態に係る光検出装置１は、以下のような効果を奏することができる。すなわち、各フォトダイオードＰＤm,nから積分回路２０mの入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路２０mから出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第１基板１００上には積分回路２０mなどの信号処理の為の回路が設けられていないので、画素数の増加や高密度化が可能である。また、第１基板１００より第２基板２００を小さくすることが容易となり、複数の光検出装置１を配列する際に、フォトダイオードが設けられている各々の第１基板１００を極めて接近させて又は接触させて配列することができる。また、フォトダイオードアレイが形成される第１基板１００と、積分回路１０mなどの信号処理回路が形成される第２基板２００とで、最適な製造プロセスを採用することができるので、この点でも好ましい。
【００５２】
以上に説明した図８および図９では各フォトダイオードは通常の構成のものであったが、図１０に示されるように埋込型のフォトダイオードであるのも好適である。
【００５３】
図１０（ａ）に断面構成が示された埋込型フォトダイオードは、ｐ領域１４１と、このｐ領域１４１の上のｎ-領域１４２と、このｎ-領域１４２の上のｐ+領域１４３とを有している。ｐ領域１４１とｎ-領域１４２とはｐｎ接合を形成しており、ｎ-領域１４２はｐ+領域１４３ともｐｎ接合を形成している。ｎ-領域１４２は金属配線１１３と電気的に接続されている。
【００５４】
図１０（ｂ）に断面構成が示された埋込型フォトダイオードは、ｐ領域１４１と、このｐ領域１４１の上のｎ-領域１４２と、このｎ-領域１４２の上のｐ+領域１４３と、ｎ-領域１４２と接するｎ+領域１４４とを有している。ｐ領域１４１とｎ-領域１４２とはｐｎ接合を形成しており、ｎ-領域１４２はｐ+領域１４３ともｐｎ接合を形成している。ｎ+領域１４４は金属配線１１３と電気的に接続されている。
【００５５】
このようにフォトダイオードが埋込型のものである場合には、リーク電流の発生が抑制されるので、この点でも光検出のＳ／Ｎ比向上に有効である。また、積分回路２０mの積分容量部２１が電荷を蓄積している第２期間に、フォトダイオードの逆バイアス電圧を大きくすることで、ｐｎ接合面付近に発生する空乏層が完全なものとなるので、フォトダイオードの接合容量値を殆ど零にすることができ、したがって、この点でも、光検出のＳ／Ｎ比向上および高速化に有効である。
【００５６】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、例えば、第１基板１００および第２基板２００それぞれの断面構造は、図８および図９それぞれに示されたものに限定されない。また、第２基板２００上には、更に他の回路が設けられていてもよい。また、電荷量レベル判定回路１０m,nにおいて電荷量レベルを判定する為の閾値の個数は任意であり、この個数に応じて、積分回路２０mの積分容量部が有し得る容量値の場合の数が定まる。
【００５７】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、フォトダイオードに印加される逆バイアス電圧の値は、フォトダイオードの接合容量部が電荷を蓄積している第１期間より、積分回路の積分容量部が電荷を蓄積している第２期間に大きくなるよう設定される。これにより、この光検出装置は、光検出のダイナミックレンジ、Ｓ／Ｎ比および速度の何れをも向上させることができる。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の全体構成図である。
【図２】本実施形態に係る光検出装置１の一部構成図である。
【図３】本実施形態に係る光検出装置１に含まれる電荷量レベル判定回路１０m,nおよび積分回路２０mの回路図である。
【図４】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図５】本実施形態に係る光検出装置１の動作を更に詳細に説明するタイミングチャートである。
【図６】フォトダイオードの逆バイアス電圧値と接合容量値との関係を示すグラフである。
【図７】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。
【図８】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。
【図９】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。
【図１０】埋込型フォトダイオードの説明図である。
【符号の説明】
１…光検出装置、１０…電荷量レベル判定回路、２０…積分回路、３０…Ａ／Ｄ変換回路、４０…シフト回路、５０…制御回路、Ａ…アンプ、Ｃ…容量素子、ＰＤ…フォトダイオード、ＳＷ，ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…スイッチ。
【発明の属する技術分野】
本発明は、フォトダイオードを含む光検出装置に関するものである。
【０００２】
【従来の技術】
光検出装置は、１個または複数個のフォトダイオードと、アンプおよび積分容量部を含む積分回路とを備えた装置であり、また、さらに以降の信号処理回路をも備える場合がある（例えば特許文献１を参照）。この光検出装置では、フォトダイオードと積分回路の入力端との間にスイッチが設けられており、該スイッチが開いている間は、フォトダイオードへの光入射に応じて発生した電荷はフォトダイオードの接合容量部に蓄積され、該スイッチが閉じると、それまでフォトダイオードの接合容量部に蓄積されていた電荷は、スイッチを経て積分回路の入力端に入力して、積分回路の積分容量部に蓄積される。そして、積分容量部に蓄積された電荷の量に応じた電圧値が積分回路より出力される。複数のフォトダイオードそれぞれで発生した電荷の量に応じて積分回路より出力される電圧値に基づいて、複数のフォトダイオードが配列された光検出面へ入射する光が検出される。また、光検出装置は、積分回路から出力された電圧値（アナログ値）をデジタル値に変換するＡ／Ｄ変換回路を更に備えている場合があり、この場合には、入射光強度がデジタル値として得られ、さらにコンピュータ等により処理することが可能となる。
【０００３】
【特許文献１】
国際公開第０２／１２８４５号パンフレット
【０００４】
【発明が解決しようとする課題】
上記のような光検出装置における光検出のダイナミックレンジ、Ｓ／Ｎ比および速度それぞれは、フォトダイオードの接合容量値に依存しており、それ故に、これらを共に向上させることは困難であった。
【０００５】
本発明は、上記問題点を解消する為になされたものであり、光検出のダイナミックレンジ、Ｓ／Ｎ比および速度の何れをも向上させることができる光検出装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) アノード端子とカソード端子との間に逆バイアス電圧が印加され、入射光強度に応じた量の電荷を発生して接合容量部に蓄積するフォトダイオードと、(2) 第１入力端子，第２入力端子および出力端子を有するアンプと、アンプの第１入力端子と出力端子との間に設けられた積分容量部と、アンプの第１入力端子と出力端子との間に積分容量部に対して並列的に設けられた初期化用スイッチとを含み、アンプの第１入力端子がスイッチを介してフォトダイオードと接続され、フォトダイオードの接合容量部に蓄積された電荷を積分容量部に蓄積し、この蓄積した電荷の量に応じた電圧値を出力する積分回路と、(3) フォトダイオードの接合容量部が電荷を蓄積している第１期間にフォトダイオードに印加される逆バイアス電圧の値より、スイッチが閉じ且つ初期化用スイッチが開いている状態で積分回路の積分容量部が電荷を蓄積している第２期間にフォトダイオードに印加される逆バイアス電圧の値を大きくする逆バイアス電圧変更手段と、を備えることを特徴とする。
【０００７】
本発明に係る光検出装置によれば、フォトダイオードと積分回路の入力端との間に設けられたスイッチが開いている期間には、該フォトダイオードへの光入射に応じて発生した電荷は、該フォトダイオードの接合容量部に蓄積される。そして、スイッチが閉じると、それまでフォトダイオードの接合容量部に蓄積されていた電荷は、スイッチを経て積分回路に入力して、積分回路の積分容量部に蓄積され、この積分容量部に蓄積された電荷の量に応じた電圧値が積分回路から出力される。特に本発明では、フォトダイオードに印加される逆バイアス電圧の値は、フォトダイオードの接合容量部が電荷を蓄積している第１期間より、積分回路の積分容量部が電荷を蓄積している第２期間に大きくなるよう設定される。これにより、この光検出装置は、光検出のダイナミックレンジ、Ｓ／Ｎ比および速度の何れをも向上させることができる。
【０００８】
本発明に係る光検出装置は、(1) 積分回路が、第１入力端子，第２入力端子および出力端子を有するアンプを含み、第１入力端子と出力端子との間に積分容量部を有し、(2) 逆バイアス電圧変更手段が、第１期間と第２期間とで、アンプの第２入力端子に入力する電圧値を変更することで、フォトダイオードに印加される逆バイアス電圧の値を変更するのが好適である。この場合には、アンプの第１入力端子と第２入力端子とは、イマジナリショートの関係にあり、各々の電位が互いに等しい。したがって、アンプの第２入力端子に入力する電圧値を変更することで、フォトダイオードに印加される逆バイアス電圧の値を変更することができる。
【０００９】
本発明に係る光検出装置は、フォトダイオードが、第１導電型の第１半導体領域上に第２導電型の第２半導体領域を有し、この第２半導体領域上に第１導電型の第３半導体領域を有し、第１半導体領域と第２半導体領域とがｐｎ接合を形成しており、第２半導体領域と第３半導体領域とがｐｎ接合を形成している埋込型のものであるのが好適である。また、フォトダイオードが、第２半導体領域より不純物濃度が高い第２導電型の第４半導体領域を第２半導体領域に接して有しており、入射光強度に応じた量の電荷を第４半導体領域より出力するのが好適である。このようにフォトダイオードが埋込型のものである場合には、リーク電流の発生が抑制されるので、この点でも光検出のＳ／Ｎ比向上に有効である。また、積分回路の積分容量部が電荷を蓄積している第２期間に、フォトダイオードの逆バイアス電圧を大きくすることで、完全空乏化できるので、フォトダイオードの接合容量値を殆ど零にすることができ、したがって、この点でも、光検出のＳ／Ｎ比向上および高速化に有効である。なお、第１導電型および第２導電型のうち一方はｎ型を意味し他方はｐ型を意味する。
【００１０】
本発明に係る光検出装置は、フォトダイオードで発生した電荷の量のレベルを判定する電荷量レベル判定回路を更に備え、積分容量部の容量値が可変であって、該容量値が電荷量レベル判定回路により判定されたレベルに基づいて設定されるのが好適である。この場合には、フォトダイオードで発生して接合容量部に蓄積された電荷のレベルが電荷量レベル判定回路により判定される。そして、この判定された電荷量レベルに基づいて積分回路の積分容量部の容量値が設定される。その後、積分回路において、フォトダイオードで発生した電荷が積分容量部に蓄積されて、この蓄積された電荷の量に応じた値の電圧信号が出力される。入射光強度が大きい場合には、積分回路の可変容量部の容量値は比較的大きな値に設定され、入射光強度が大きくても飽和することなく入射光強度が検出される。一方、入射光強度が小さい場合には、積分回路の可変容量部の容量値は比較的小さな値に設定され、入射光強度が小さくても感度よく入射光強度が検出される。また、この光検出装置では、各フォトダイオードに対して電荷量レベル判定回路が１対１に設けられていれば、積分回路の積分容量部の容量値が迅速に設定され、高速に入射光強度が検出され得る。
【００１１】
本発明に係る光検出装置は、Ｎ個（Ｎは２以上の整数）のフォトダイオードに対して１個の積分回路が設けられているのが好適である。また、第１基板上にフォトダイオードが設けられ、第２基板上に積分回路が設けられていて、第１基板と第２基板とが互いにバンプ接続されているのが好適である。この場合には、第１基板および第２基板それぞれは、最適の製造プロセスで製造することが可能であり、集積度を向上する上で好ましい。
本発明に係る光検出装置は、逆バイアス電圧変更手段が、初期化用スイッチが閉じている状態のときに、フォトダイオードに印加される逆バイアス電圧の値を変更するのが好ましい。また、フォトダイオードに対して電荷量レベル判定回路が１対１に設けられているのが好ましい。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
図１は、本実施形態に係る光検出装置１の全体構成図である。図２は、本実施形態に係る光検出装置１の一部構成図である。図１において点線で示された範囲Ｙ内のブロックＸ1〜ＸMそれぞれの詳細が図２に示されている。これらの図に示される光検出装置１は、Ｍ組のユニットＵ1〜ＵM、Ａ／Ｄ変換回路３０、シフト回路４０および制御回路５０を備えている。各ユニットＵmは、互いに同様の構成を有しており、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,N、Ｎ個の電荷量レベル判定回路１０m,1〜１０m,N、Ｎ個の第１スイッチＳＷ１m,1〜ＳＷ１m,N、Ｎ個の第２スイッチＳＷ２m,1〜ＳＷ２m,N、積分回路２０m、スイッチＳＷ３mおよびスイッチＳＷ４mを備えている。ここで、Ｍは１以上の整数であり、Ｎは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、また、以下に現れるｎは１以上Ｎ以下の各整数である。
【００１４】
各フォトダイオードＰＤm,nは、アノード端子とカソード端子との間に逆バイアス電圧が印加され、入射光強度に応じた量の電荷Ｑを発生して接合容量部に蓄積するものである。スイッチＳＷ１m,nは、フォトダイオードＰＤm,nに対応して該フォトダイオードＰＤm,nと積分回路２０mの入力端との間に設けられ、電気的に開閉が可能である。
【００１５】
電荷量レベル判定回路１０m,nは、フォトダイオードＰＤm,nに対応して設けられており、該フォトダイオードＰＤm,nで発生して接合容量部に蓄積されている電荷Ｑの量のレベルを判定し、そのレベル判定結果を示すレベル信号Levelを出力する。スイッチＳＷ２m,nは、電荷量レベル判定回路１０m,nに対応して該電荷量レベル判定回路１０m,nと積分回路２０mとの間に設けられ、電気的に開閉が可能である。なお、レベル信号Levelは、１ビットまたは複数ビットのデジタル信号であり、スイッチＳＷ２m,nは、このビット数分のスイッチを含む。
【００１６】
積分回路２０mは、容量値が可変である積分容量部を有しており、フォトダイオードＰＤm,nとスイッチＳＷ１m,nを介して入力端が接続されている。そして、積分回路２０mは、これらのスイッチＳＷ１m,1〜ＳＷ１m,Nの順次の開閉に伴いＮ個のフォトダイオードＰＤm,1〜ＰＤm,Nそれぞれから順次に出力されて該入力端に入力した電荷Ｑを積分容量部に蓄積して、この蓄積した電荷Ｑの量に応じた電圧値Ｖ20を出力端より出力する。また、積分容量部は、電荷量レベル判定回路１０m,nとスイッチＳＷ２m,nを介して接続されており、これらのスイッチＳＷ２m,1〜ＳＷ２m,Nの順次の開閉に伴いＮ個の電荷量レベル判定回路１０m,1〜１０m,Nそれぞれから順次に出力されて入力したレベル信号Levelに基づいて容量値が設定される。
【００１７】
Ａ／Ｄ変換回路３０は、積分回路２０mの出力端よりスイッチＳＷ３mを経て順次に出力された電圧値Ｖ20を入力し、この電圧値Ｖ20をＡ／Ｄ変換して、この電圧値Ｖ20に応じたデジタル値を出力する。シフト回路４０は、Ａ／Ｄ変換回路３０から出力されたデジタル値を入力するとともに、電荷量レベル判定回路１０m,1〜１０m,NそれぞれよりスイッチＳＷ２m,nおよびスイッチＳＷ４mを経て出力されたレベル信号Levelを順次に入力して、このレベル信号Levelに応じてデジタル値のビットをシフトして、このビットをシフトしたデジタル値を出力する。
【００１８】
制御回路５０は、光検出装置１の全体の動作を制御するものである。特に、制御回路５０は、各スイッチＳＷ１m,nおよび各スイッチＳＷ２m,nそれぞれの開閉を制御する。具体的には、制御回路５０は、各フォトダイオードＰＤm,nについて、対応するスイッチＳＷ２m,nを閉じ、対応する電荷量レベル判定回路１０m,nより出力されたレベル信号Levelに基づいて積分回路２０mの積分容量部の容量値が設定された後に、対応するスイッチＳＷ１m,nを閉じて、積分回路２０mにおける積分動作を開始させる。また、制御回路５０は、積分回路２０m、スイッチＳＷ３m、スイッチＳＷ４m、Ａ／Ｄ変換回路３０およびシフト回路４０それぞれの動作のタイミングをも制御する。この動作タイミングについては後に詳述する。なお、図１では、制御回路５０から他の要素回路へ送られる制御信号の図示が省略されている。
【００１９】
図３は、本実施形態に係る光検出装置１に含まれる電荷量レベル判定回路１０m,nおよび積分回路２０mの回路図である。なお、この図には、第ｍユニットＵm内の第ｎフォトダイオードＰＤm,nに対応する部分のみが示されている。
【００２０】
電荷量レベル判定回路１０m,nは、３つの比較器１１〜１３および制御部１４を有している。比較器１１〜１３それぞれの非反転入力端子は、フォトダイオードＰＤm,nのカソード端子とスイッチＳＷ１m,nとの接続点に接続されている。比較器１１の反転入力端子には基準電圧値Ｖref1が入力し、比較器１２の反転入力端子には基準電圧値Ｖref2が入力し、比較器１３の反転入力端子には基準電圧値Ｖref3が入力している。そして、比較器１１〜１３それぞれは、非反転入力端子および反転入力端子それぞれに入力する電圧値を大小比較して、その比較結果を表す信号を制御部１４へ出力する。制御部１４は、比較器１１〜１３それぞれより出力された信号を入力して、積分回路２０mの積分容量部の容量値を設定する為の３ビットのレベル信号Levelを出力する。
【００２１】
ここで、基準電圧値Ｖref1〜Ｖref3は
Ｖref1＝Ｖsat／２ …(1a)
Ｖref2＝Ｖsat／４ …(1b)
Ｖref3＝Ｖsat／８ …(1c)
なる関係式を満たす。Ｖsatは一定値である。したがって、３つの比較器１１〜１３は、フォトダイオードＰＤm,nのカソード端子の電位ＶPDが、
ＶPD＜Ｖsat／８ …(2a)
Ｖsat／８≦ＶPD＜Ｖsat／４ …(2b)
Ｖsat／４≦ＶPD＜Ｖsat／２ …(2c)
Ｖsat／２≦ＶPD …(2d)
のうちの何れの範囲にあるかを判定することができる。制御部１４より出力されるレベル信号Levelは、電位ＶPDが上記(2a)式〜(2d)式の何れの範囲にあるかを示すものである。
【００２２】
積分回路２０mは、アンプＡ、容量素子Ｃ0〜Ｃ3およびスイッチＳＷ0〜ＳＷ3を有している。アンプＡは、非反転入力端子、反転入力端子および出力端子を有している。アンプＡの非反転入力端子と反転入力端子とは、イマジナリショートの関係にあり、各々の電位が互いに等しい。アンプＡの非反転入力端子は電圧値Ｖinpを入力する。この電圧値Ｖinpは一定では無く可変であり、例えば、第１定電圧源からの一定電圧値ＶHおよび第２定電圧源からの一定電圧値ＶL（ＶL＜ＶH）の何れか一方が選択されてアンプＡの非反転入力端子に入力する。アンプＡの反転入力端子は、スイッチＳＷ１m,nを介して、フォトダイオードＰＤm,nのカソード端子に接続されている。アンプＡの出力端子は、スイッチＳＷ３mを介してＡ／Ｄ変換回路３０に接続されている。互いに直列接続されたスイッチＳＷ1および容量素子Ｃ1、互いに直列接続されたスイッチＳＷ2および容量素子Ｃ2、互いに直列接続されたスイッチＳＷ3および容量素子Ｃ3、容量素子Ｃ0、ならびに、スイッチＳＷ0は、アンプＡの反転入力端子と出力端子との間に互いに並列に設けられている。
【００２３】
容量素子Ｃ0〜Ｃ3およびスイッチＳＷ1〜ＳＷ3は、容量値が可変の積分容量部２１を構成している。すなわち、スイッチＳＷ1〜ＳＷ3それぞれは、電荷量レベル判定回路１０m,nの制御部１４より出力されスイッチＳＷ２m,nを経て入力したレベル信号Levelに基づいて開閉し、この開閉状態に応じて積分容量部２１の容量値が定まる。ここで、容量素子Ｃ0〜Ｃ3それぞれの容量値は、
Ｃ0＝Ｃ …(3a)
Ｃ1＝Ｃ …(3b)
Ｃ2＝２Ｃ …(3c)
Ｃ3＝４Ｃ …(3d)
なる関係式を満たす。Ｃは一定値である。
【００２４】
積分容量部２１は、レベル信号Levelに基づいて、つまり、３つの比較器１１〜１３により判定されたフォトダイオードＰＤm,nのカソード端子の電位ＶPDに応じて、以下のように、スイッチＳＷ1〜ＳＷ3それぞれの開閉が設定されることで、容量値が設定される。すなわち、電位ＶPDが上記(2a)式の範囲にあると判定されたときには、スイッチＳＷ1〜ＳＷ3の全てが開いて、積分容量部２１の容量値がＣ（＝Ｃ0）に設定され、電位ＶPDが上記(2b)式の範囲にあると判定されたときには、スイッチＳＷ1のみが閉じて、積分容量部２１の容量値が２Ｃ（＝Ｃ0＋Ｃ1）に設定される。電位ＶPDが上記(2c)式の範囲にあると判定されたときには、スイッチＳＷ1およびＳＷ2が閉じて、積分容量部２１の容量値が４Ｃ（＝Ｃ0＋Ｃ1＋Ｃ2）に設定される。また、電位ＶPDが上記(2d)式の範囲にあると判定されたときには、スイッチＳＷ1〜ＳＷ3の全てが閉じて、積分容量部２１の容量値が８Ｃ（＝Ｃ0＋Ｃ1＋Ｃ2＋Ｃ3）に設定される。そして、これら何れの場合にも、積分回路２０mの出力端より出力される電圧値Ｖ20は、
Ｖsat／２≦Ｖ20＜Ｖsat …(4)
なる範囲にある。
【００２５】
そして、Ａ／Ｄ変換回路３０は、各ユニットＵmの積分回路２０mの出力端より出力されてスイッチＳＷ３mを経て順次に到達した電圧値Ｖ20を入力して、この電圧値Ｖ20をＡ／Ｄ変換し、この電圧値Ｖ20に応じたデジタル値を出力する。このとき、Ａ／Ｄ変換回路３０に入力する電圧値Ｖ20は常に上記(4)式の範囲内にあるから、Ａ／Ｄ変換回路３０は、電圧値Ｖ20をＡ／Ｄ変換する際に、出力するデジタル値の全ビットを有効に利用することができる。
【００２６】
シフト回路４０は、Ａ／Ｄ変換回路３０から出力されたデジタル値を入力するとともに、電荷量レベル判定回路１０m,1〜１０m,Nそれぞれから出力されたレベル信号Levelを順次に入力して、このレベル信号Levelに応じてデジタル値のビットをシフトして、このビットをシフトしたデジタル値を出力する。すなわち、Ａ／Ｄ変換回路３０から出力されるデジタル値がＫビット（Ｋは２以上の整数）のデジタル値（ＤK-1,ＤK-2,…Ｄ1,Ｄ0）であるとしたとき、シフト回路４０は(Ｋ＋３)ビットのデジタル値を出力する。シフト回路４０は、電位ＶPDが上記(2a)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値をビットシフトすることなく、(Ｋ＋３)ビットのデジタル値（０,０,０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0）を出力する。電位ＶPDが上記(2b)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を１ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（０,０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０）を出力する。電位ＶPDが上記(2c)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を２ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０,０）を出力する。また、電位ＶPDが上記(2d)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を３ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０,０,０）を出力する。
【００２７】
次に、本実施形態に係る光検出装置１の動作タイミングについて説明する。図４は、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。この図には、上から順に、フォトダイオードＰＤm,n-1に対応するスイッチＳＷ２m,n-1の開閉タイミングおよびスイッチＳＷ１m,n-1の開閉タイミング、各ユニットＵmにおいてフォトダイオードＰＤm,n-1に隣接して配置されるフォトダイオードＰＤm,nに対応するスイッチＳＷ２m,nの開閉タイミングおよびスイッチＳＷ１m,nの開閉タイミング、各ユニットＵmにおいてフォトダイオードＰＤm,nに隣接して配置されるフォトダイオードＰＤm,n+1に対応するスイッチＳＷ２m,n+1の開閉タイミングおよびスイッチＳＷ１m,n+1の開閉タイミング、積分回路２０mからの出力電圧値Ｖ20、ならびに、Ａ／Ｄ変換回路３０からの出力デジタル値、が示されている。
【００２８】
時刻ｔn-1,2から時刻ｔn,1までの期間内に、各ユニットＵmにおいて、Ｎ個のスイッチＳＷ２m,1〜ＳＷ２m,Nのうちの第ｎ番目のスイッチＳＷ２m,nのみが閉じて、第ｎ番目の電荷量レベル判定回路１０m,nの制御部１４より出力されたレベル信号Levelが積分回路２０mに入力して、このレベル信号に基づいて積分回路２０mの積分容量部２１の容量値が設定される。このときのレベル信号は、時刻ｔn-1,2において電荷量レベル判定回路１０m,nの３つの比較器１１〜１３により判定されて制御部１４により保持されたフォトダイオードＰＤm,nのカソード端子の電位ＶPDのレベルを示すものである。また、積分回路２０mのスイッチＳＷ0が時刻ｔn-1,2に閉じて、積分回路２０mから出力される電圧値Ｖ20が初期化される。
【００２９】
時刻ｔn,1から時刻ｔn,2までの期間に、各ユニットＵmにおいて、Ｎ個のスイッチＳＷ１m,1〜ＳＷ１m,Nのうちの第ｎ番目のスイッチＳＷ１m,nのみが閉じ、積分回路２０mのスイッチＳＷ0が開いており、積分回路２０mの積分動作が行なわれる。このとき積分回路２０mより出力される電圧値Ｖ20は、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,Nのうち第ｎ番目のフォトダイオードＰＤm,nより出力されて積分容量部２１に蓄積された電荷の量および積分容量部２１の容量値に応じたものである。
【００３０】
また、この時刻ｔn,1から時刻ｔn,2までの期間に、Ｍ個のスイッチＳＷ３mが順次に閉じ、Ｍ個のスイッチＳＷ４mが順次に閉じる。そして、Ｍ個のユニットＵ1〜ＵMから順次に出力された電圧値Ｖ20は、Ａ／Ｄ変換回路３０によりデジタル値に変換され、このデジタル値は、Ｍ個のユニットＵ1〜ＵMから順次に出力されたレベル信号Levelに応じて、シフト回路４０によりビットシフトされて出力される。このときシフト回路４０より順次に出力されるデジタル値は、Ｍ個のユニットＵ1〜ＵMそれぞれに含まれる第ｎ番目のフォトダイオードＰＤm,nへの入射光強度に応じたものである。
【００３１】
そして、時刻ｔn,2に、各ユニットＵmにおいて、第ｎ番目のスイッチＳＷ１m,nおよびスイッチＳＷ２m,nそれぞれが開き、積分回路２０mのスイッチＳＷ0が閉じて、第ｎ番目のフォトダイオードＰＤm,nについての一連の動作が終了する。時刻ｔn,2から時刻ｔn+1,2までの期間に、各ユニットＵmの第(ｎ＋１)番目のフォトダイオードＰＤm,n+1について同様に一連の動作が行なわれる。更に以降も同様である。
【００３２】
図５は、本実施形態に係る光検出装置１の動作を更に詳細に説明するタイミングチャートである。この図には、上から順に、スイッチＳＷ１m,nの開閉タイミング、積分回路２０mのスイッチＳＷ0の開閉タイミング、積分回路２０mからの出力電圧値Ｖ20、および、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinp、が示されている。
【００３３】
時刻ｔa以前には、スイッチＳＷ１m,nが開いており、積分回路２０mのスイッチＳＷ0も開いている。また、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinpは低電圧値ＶLとされている。
【００３４】
時刻ｔaに積分回路２０mのスイッチＳＷ0が閉じて、積分回路２０mからの出力電圧値Ｖ20が初期化される。また、時刻ｔaから時刻ｔbまでの期間に、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinpは、低電圧値ＶLから高電圧値ＶHへ変化する。
【００３５】
時刻ｔbに積分回路２０mのスイッチＳＷ0が開いて、積分回路２０mは電荷蓄積動作が可能な状態となる。そして、時刻ｔcにスイッチＳＷ１m,nが閉じると、それまでにフォトダイオードＰＤm,nの接合容量部に蓄積されていた電荷は、スイッチＳＷ１m,nを経て積分回路２０mに入力して、積分回路２０mの積分容量部２１に蓄積され、この積分容量部２１に蓄積された電荷の量に応じた電圧値Ｖ20が積分回路２０mから出力される。
【００３６】
時刻ｔdに積分回路２０mのスイッチＳＷ0が閉じて、積分回路２０mにおける電荷蓄積動作が終了し、積分回路２０mからの出力電圧値Ｖ20が初期化される。また、時刻ｔdから時刻ｔeまでの期間に、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinpは、高電圧値ＶHから低電圧値ＶLへ変化する。そして、時刻ｔeに、スイッチＳＷ１m,nが開き、積分回路２０mのスイッチＳＷ0も開く。ここで、本実施形態では、積分回路２０mのスイッチＳＷ0が閉じている期間（積分回路２０mからの出力電圧値が初期化されている期間）に、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinpを、低電圧値ＶLから高電圧値ＶHへ、または、高電圧値ＶHから低電圧値ＶLへ切替えるので、積分回路２０mの出力電圧値には影響しない。
【００３７】
以上のように、本実施形態に係る光検出装置１では、フォトダイオードＰＤm,nの接合容量部が電荷を蓄積している第１期間（時刻ｔa以前、時刻ｔe以後）に、積分回路２０mのアンプＡの非反転入力端子に電圧値Ｖinpとして低電圧値ＶLが入力され、一方、積分回路２０mの積分容量部２１が電荷を蓄積している第２期間（時刻ｔc〜ｔd）に、積分回路２０mのアンプＡの非反転入力端子に電圧値Ｖinpとして高電圧値ＶHが入力される。また、図６に示されるように、フォトダイオードの逆バイアス電圧値が大きいほど、フォトダイオードの接合容量値は小さい。したがって、第１期間と比べて、第２期間の方が、フォトダイオードＰＤm,nに印加される逆バイアス電圧は大きくなり、フォトダイオードＰＤm,nの接合容量値は小さくなる。すなわち、積分回路２０mのアンプＡの非反転入力端子に入力する電圧値Ｖinpを変更する手段は逆バイアス電圧変更手段として作用する。
【００３８】
このように、フォトダイオードＰＤm,nの接合容量部が電荷を蓄積している第１期間では、フォトダイオードＰＤm,nの接合容量値が大きいので、フォトダイオードＰＤm,nの接合容量部は多くの電荷を蓄積することができる。一方、積分回路２０mの積分容量部２１が電荷を蓄積している第２期間では、フォトダイオードＰＤm,nの接合容量値が小さいので、フォトダイオードＰＤm,nの接合容量部から積分回路２０mの積分容量部２１への電荷の移動が低雑音かつ高速に行なわれ得る。すなわち、本実施形態に係る光検出装置１は、光検出のダイナミックレンジ、Ｓ／Ｎ比および速度の何れをも向上させることができる。
【００３９】
また、本実施形態に係る光検出装置１では、各フォトダイオードＰＤm,nに対して電荷量レベル判定回路１０m,nが設けられていることにより、該フォトダイオードＰＤm,nより出力される電荷の量に応じた適切な容量値が積分回路２０mの積分容量部２１に設定されるので、各々のフォトダイオード毎（すなわち、１画面における画素毎）の入射光強度検出のダイナミックレンジが拡大され得る。また、各フォトダイオードＰＤm,nに対して電荷量レベル判定回路１０m,nが１対１に設けられていることにより、積分回路２０mの積分容量部２１の容量値が迅速に設定され、高速に入射光強度が検出され得る。また、個々の電荷量レベル判定回路１０m,nは、電荷量レベルの判定に際し、高速処理を要しないから、消費電力が小さくて済む。
【００４０】
次に、本実施形態に係る光検出装置１の実装形態について、図７〜図１０を用いて説明する。図７は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。この図に示されるように、光検出装置１は、第１基板１００および第２基板２００の２つの基板上に分割されている。そして、第１基板１００上には、Ｍ×Ｎ個のフォトダイオードＰＤ1,1〜ＰＤM,NがＭ行Ｎ列に配列されている。また、第２基板２００上には、Ｍ×Ｎ個の電荷量レベル判定回路１０1,1〜１０M,N、Ｍ×Ｎ個のスイッチＳＷ１1,1〜ＳＷ１M,N、Ｍ×Ｎ個のスイッチＳＷ２1,1〜ＳＷ２M,N、Ｍ個の積分回路２０1〜２０M、Ｍ個のスイッチＳＷ３1〜ＳＷ３M、Ｍ個のスイッチＳＷ４1〜ＳＷ４M、Ａ／Ｄ変換回路３０、シフト回路４０および制御回路５０が配置されている。そして、この図に示されるように、それぞれの基板が光の入射方向に重なるように積層されて実装されている。第１基板１００上の各フォトダイオードＰＤｍ,ｎのカソード電極と、第２基板２００上のスイッチＳＷ１m,nおよび電荷量レベル判定回路１０m,nとが、バンプを介して電気的に接続されている。
【００４１】
図８は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。なお、この図において、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００４２】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１１１と、アイソレーション領域としてのｎ+領域１１２とが形成されている。また、第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、ボンディングパッド１２４とオーミック接続を形成するｎ+型不純物層１２１と、表面を保護するための絶縁性の保護層１２２と、保護層１２２を貫通してｎ+型不純物層１２１と電気的に接続されるボンディングパッド１２４とが形成されている。さらに、第１基板１００は、第１面と第２面との間を貫通する貫通孔が設けられ、その貫通孔内には、内壁に形成された絶縁物層を介して貫通電極１３１が設けられている。そして、第１基板１００の第１面側においてｐ+領域１１１と貫通電極１３１とを電気的に接続する金属配線１１３が絶縁膜１１４上に形成され、また、第２面側において貫通電極１３１と電気的に接続されたボンディングパッド１２３が形成されている。
【００４３】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷ１の第１端と電気的に接続されたボンディングパッド２２３、及び、接地電位に電気的に接続されたボンディングパッド２２４が形成されている。そして、第１基板１００のボンディングパッド１２３と第２基板２００のボンディングパッド２２３とはバンプ４２３により互いに接続されており、また、第１基板１００のボンディングパッド１２４と第２基板２００のボンディングパッド２２４とはバンプ４２４により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００４４】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１１１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１１２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。
【００４５】
この図８に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００のｐ+領域１１１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、金属配線１１３、貫通電極１３１、ボンディングパッド１２３、バンプ４２３および第２基板２００のボンディングパッド２２３を経て、第２基板２００上に形成されているスイッチＳＷ１を経て積分回路２０の入力端に入力する。
【００４６】
図９は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。なお、この図においても、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００４７】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、電荷再結合を防止するためのｎ+型アキュムレーション層１５１と、表面を保護するための絶縁性の保護層１５２とが形成されている。第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１６１が形成され、アイソレーション領域としてのｎ+領域１６２が形成され、これらの上に保護層１６３が形成されている。また、第１基板１００の第２面には、ｐ+領域１６１と電気的に接続されたボンディングパッド１６４と、ｎ+領域１６２と電気的に接続されたボンディングパッド１６５とが形成されている。
【００４８】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷ１の第１端と電気的に接続されたボンディングパッド２６４およびボンディングパッド２６５が形成されている。そして、第１基板１００のボンディングパッド１６４と、第２基板２００のボンディングパッド２６４とは、バンプ４６４により互いに接続されている。第１基板１００のボンディングパッド１６５と、第２基板２００のボンディングパッド２６５とは、バンプ４６５により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００４９】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１６１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１６２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。また、第１基板１００は、ｐ+領域１６１が形成された部分において、第１面側が研削されて、厚みが薄くされている。
【００５０】
この図９に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００を透過してｐ+領域１６１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、ボンディングパッド１６４、バンプ４６４および第２基板２００のボンディングパッド２６４を経て、第２基板２００上に形成されているスイッチＳＷ１を経て積分回路２０の入力端に入力する。
【００５１】
以上のように構成される本実施形態に係る光検出装置１は、以下のような効果を奏することができる。すなわち、各フォトダイオードＰＤm,nから積分回路２０mの入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路２０mから出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第１基板１００上には積分回路２０mなどの信号処理の為の回路が設けられていないので、画素数の増加や高密度化が可能である。また、第１基板１００より第２基板２００を小さくすることが容易となり、複数の光検出装置１を配列する際に、フォトダイオードが設けられている各々の第１基板１００を極めて接近させて又は接触させて配列することができる。また、フォトダイオードアレイが形成される第１基板１００と、積分回路１０mなどの信号処理回路が形成される第２基板２００とで、最適な製造プロセスを採用することができるので、この点でも好ましい。
【００５２】
以上に説明した図８および図９では各フォトダイオードは通常の構成のものであったが、図１０に示されるように埋込型のフォトダイオードであるのも好適である。
【００５３】
図１０（ａ）に断面構成が示された埋込型フォトダイオードは、ｐ領域１４１と、このｐ領域１４１の上のｎ-領域１４２と、このｎ-領域１４２の上のｐ+領域１４３とを有している。ｐ領域１４１とｎ-領域１４２とはｐｎ接合を形成しており、ｎ-領域１４２はｐ+領域１４３ともｐｎ接合を形成している。ｎ-領域１４２は金属配線１１３と電気的に接続されている。
【００５４】
図１０（ｂ）に断面構成が示された埋込型フォトダイオードは、ｐ領域１４１と、このｐ領域１４１の上のｎ-領域１４２と、このｎ-領域１４２の上のｐ+領域１４３と、ｎ-領域１４２と接するｎ+領域１４４とを有している。ｐ領域１４１とｎ-領域１４２とはｐｎ接合を形成しており、ｎ-領域１４２はｐ+領域１４３ともｐｎ接合を形成している。ｎ+領域１４４は金属配線１１３と電気的に接続されている。
【００５５】
このようにフォトダイオードが埋込型のものである場合には、リーク電流の発生が抑制されるので、この点でも光検出のＳ／Ｎ比向上に有効である。また、積分回路２０mの積分容量部２１が電荷を蓄積している第２期間に、フォトダイオードの逆バイアス電圧を大きくすることで、ｐｎ接合面付近に発生する空乏層が完全なものとなるので、フォトダイオードの接合容量値を殆ど零にすることができ、したがって、この点でも、光検出のＳ／Ｎ比向上および高速化に有効である。
【００５６】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、例えば、第１基板１００および第２基板２００それぞれの断面構造は、図８および図９それぞれに示されたものに限定されない。また、第２基板２００上には、更に他の回路が設けられていてもよい。また、電荷量レベル判定回路１０m,nにおいて電荷量レベルを判定する為の閾値の個数は任意であり、この個数に応じて、積分回路２０mの積分容量部が有し得る容量値の場合の数が定まる。
【００５７】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、フォトダイオードに印加される逆バイアス電圧の値は、フォトダイオードの接合容量部が電荷を蓄積している第１期間より、積分回路の積分容量部が電荷を蓄積している第２期間に大きくなるよう設定される。これにより、この光検出装置は、光検出のダイナミックレンジ、Ｓ／Ｎ比および速度の何れをも向上させることができる。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の全体構成図である。
【図２】本実施形態に係る光検出装置１の一部構成図である。
【図３】本実施形態に係る光検出装置１に含まれる電荷量レベル判定回路１０m,nおよび積分回路２０mの回路図である。
【図４】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図５】本実施形態に係る光検出装置１の動作を更に詳細に説明するタイミングチャートである。
【図６】フォトダイオードの逆バイアス電圧値と接合容量値との関係を示すグラフである。
【図７】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。
【図８】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。
【図９】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。
【図１０】埋込型フォトダイオードの説明図である。
【符号の説明】
１…光検出装置、１０…電荷量レベル判定回路、２０…積分回路、３０…Ａ／Ｄ変換回路、４０…シフト回路、５０…制御回路、Ａ…アンプ、Ｃ…容量素子、ＰＤ…フォトダイオード、ＳＷ，ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…スイッチ。
Claims (9)
- アノード端子とカソード端子との間に逆バイアス電圧が印加され、入射光強度に応じた量の電荷を発生して接合容量部に蓄積するフォトダイオードと、
第１入力端子，第２入力端子および出力端子を有するアンプと、前記アンプの前記第１入力端子と前記出力端子との間に設けられた積分容量部と、前記アンプの前記第１入力端子と前記出力端子との間に前記積分容量部に対して並列的に設けられた初期化用スイッチとを含み、前記アンプの前記第１入力端子がスイッチを介して前記フォトダイオードと接続され、前記フォトダイオードの前記接合容量部に蓄積された電荷を前記積分容量部に蓄積し、この蓄積した電荷の量に応じた電圧値を出力する積分回路と、
前記フォトダイオードの前記接合容量部が電荷を蓄積している第１期間に前記フォトダイオードに印加される逆バイアス電圧の値より、前記スイッチが閉じ且つ前記初期化用スイッチが開いている状態で前記積分回路の前記積分容量部が電荷を蓄積している第２期間に前記フォトダイオードに印加される逆バイアス電圧の値を大きくする逆バイアス電圧変更手段と、
を備えることを特徴とする光検出装置。 - 前記逆バイアス電圧変更手段が、前記第１期間と前記第２期間とで、前記アンプの前記第２入力端子に入力する電圧値を変更することで、前記フォトダイオードに印加される逆バイアス電圧の値を変更する、ことを特徴とする請求項１記載の光検出装置。
- 前記フォトダイオードが、第１導電型の第１半導体領域上に第２導電型の第２半導体領域を有し、この第２半導体領域上に第１導電型の第３半導体領域を有し、前記第１半導体領域と前記第２半導体領域とがｐｎ接合を形成しており、前記第２半導体領域と前記第３半導体領域とがｐｎ接合を形成している埋込型のものである、ことを特徴とする請求項１記載の光検出装置。
- 前記フォトダイオードが、前記第２半導体領域より不純物濃度が高い第２導電型の第４半導体領域を前記第２半導体領域に接して有しており、入射光強度に応じた量の電荷を前記第４半導体領域より出力する、ことを特徴とする請求項３記載の光検出装置。
- 前記フォトダイオードで発生した電荷の量のレベルを判定する電荷量レベル判定回路を更に備え、
前記積分容量部の容量値が可変であって、該容量値が前記電荷量レベル判定回路により判定されたレベルに基づいて設定される、
ことを特徴とする請求項１記載の光検出装置。 - Ｎ個（Ｎは２以上の整数）の前記フォトダイオードに対して１個の前記積分回路が設けられている、ことを特徴とする請求項１記載の光検出装置。
- 第１基板上に前記フォトダイオードが設けられ、第２基板上に前記積分回路が設けられていて、前記第１基板と前記第２基板とが互いにバンプ接続されている、ことを特徴とする請求項１記載の光検出装置。
- 前記逆バイアス電圧変更手段が、前記初期化用スイッチが閉じている状態のときに、前記フォトダイオードに印加される逆バイアス電圧の値を変更する、ことを特徴とする請求項１記載の光検出装置。
- 前記フォトダイオードに対して前記電荷量レベル判定回路が１対１に設けられていることを特徴とする請求項５記載の光検出装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375130A JP3977735B2 (ja) | 2002-12-25 | 2002-12-25 | 光検出装置 |
| EP03782900.9A EP1577955B1 (en) | 2002-12-25 | 2003-12-25 | Optical sensor |
| US10/540,748 US7442911B2 (en) | 2002-12-25 | 2003-12-25 | Photodector including photodiodes having improved dynamic range, s/n ratio and speed of light detection |
| AU2003292622A AU2003292622A1 (en) | 2002-12-25 | 2003-12-25 | Optical sensor |
| PCT/JP2003/016801 WO2004059748A1 (ja) | 2002-12-25 | 2003-12-25 | 光検出装置 |
| CN2003801077833A CN100407444C (zh) | 2002-12-25 | 2003-12-25 | 光检测装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375130A JP3977735B2 (ja) | 2002-12-25 | 2002-12-25 | 光検出装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004207505A JP2004207505A (ja) | 2004-07-22 |
| JP2004207505A5 JP2004207505A5 (ja) | 2005-10-27 |
| JP3977735B2 true JP3977735B2 (ja) | 2007-09-19 |
Family
ID=32677327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002375130A Expired - Fee Related JP3977735B2 (ja) | 2002-12-25 | 2002-12-25 | 光検出装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7442911B2 (ja) |
| EP (1) | EP1577955B1 (ja) |
| JP (1) | JP3977735B2 (ja) |
| CN (1) | CN100407444C (ja) |
| AU (1) | AU2003292622A1 (ja) |
| WO (1) | WO2004059748A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4663956B2 (ja) | 2002-12-25 | 2011-04-06 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP4314172B2 (ja) * | 2004-08-30 | 2009-08-12 | シャープ株式会社 | 増幅型固体撮像装置 |
| JP4416668B2 (ja) * | 2005-01-14 | 2010-02-17 | キヤノン株式会社 | 固体撮像装置、その制御方法及びカメラ |
| JP2008258885A (ja) * | 2007-04-04 | 2008-10-23 | Texas Instr Japan Ltd | 撮像装置および撮像装置の駆動方法 |
| US8044943B2 (en) * | 2008-06-03 | 2011-10-25 | Himax Technologies Limited | Touch panel |
| JP5857381B2 (ja) * | 2008-11-24 | 2016-02-10 | トリクセル | Ｘ線検出器 |
| JP5744658B2 (ja) * | 2011-07-20 | 2015-07-08 | セイコーインスツル株式会社 | 光検出装置 |
| JP2013110282A (ja) * | 2011-11-21 | 2013-06-06 | Canon Inc | 発光素子の駆動回路および発光装置 |
| JP5986443B2 (ja) * | 2012-07-13 | 2016-09-06 | 富士フイルム株式会社 | 放射線画像撮影装置、放射線の照射開始の検出感度の制御方法およびプログラム |
| JP5925711B2 (ja) | 2013-02-20 | 2016-05-25 | 浜松ホトニクス株式会社 | 検出器、ｐｅｔ装置及びｘ線ｃｔ装置 |
| WO2019060373A1 (en) | 2017-09-19 | 2019-03-28 | Beckman Coulter, Inc. | ANALOGUE LIGHT MEASUREMENT AND COUNTING PHOTONS IN CHEMILUMINESCENCE MEASUREMENTS |
| US11181419B2 (en) * | 2018-10-09 | 2021-11-23 | Omnivision Technologies, Inc. | Photon sensing with threshold detection using capacitor-based comparator |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2639654B2 (ja) * | 1987-03-27 | 1997-08-13 | 株式会社 半導体エネルギ−研究所 | イメージセンサー駆動方法 |
| JPH03195278A (ja) * | 1989-12-25 | 1991-08-26 | Nec Corp | 固体撮像装置の光電変換制御方法 |
| JP2810525B2 (ja) * | 1990-11-06 | 1998-10-15 | キヤノン株式会社 | 光電変換装置の駆動方法 |
| JP2743842B2 (ja) * | 1994-08-29 | 1998-04-22 | 日本電気株式会社 | 赤外線検出器 |
| CN1091302C (zh) * | 1995-04-05 | 2002-09-18 | 松下电器产业株式会社 | 光检测装置及其制造方法 |
| US5920070A (en) * | 1996-11-27 | 1999-07-06 | General Electric Company | Solid state area x-ray detector with adjustable bias |
| US5900623A (en) * | 1997-08-11 | 1999-05-04 | Chrontel, Inc. | Active pixel sensor using CMOS technology with reverse biased photodiodes |
| AU5449999A (en) * | 1998-09-09 | 2000-03-27 | Hamamatsu Photonics K.K. | Solid-state camera |
| JP4212070B2 (ja) * | 1998-09-18 | 2009-01-21 | 富士フイルム株式会社 | 固体撮像素子及びその制御方法 |
| JP2001291877A (ja) * | 2000-04-05 | 2001-10-19 | Hamamatsu Photonics Kk | 固体撮像装置 |
| JP4489914B2 (ja) * | 2000-07-27 | 2010-06-23 | 浜松ホトニクス株式会社 | Ａ／ｄ変換装置および固体撮像装置 |
| WO2002012845A1 (fr) | 2000-08-03 | 2002-02-14 | Hamamatsu Photonics K.K. | Detecteur optique |
| JP3844699B2 (ja) * | 2001-02-19 | 2006-11-15 | イノテック株式会社 | 可変利得アンプ |
| JP4722332B2 (ja) * | 2001-06-18 | 2011-07-13 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP3976185B2 (ja) * | 2001-10-31 | 2007-09-12 | シャープ株式会社 | 受光素子、回路内蔵受光素子および光ピックアップ |
| US6908779B2 (en) * | 2002-01-16 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2002
- 2002-12-25 JP JP2002375130A patent/JP3977735B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-25 US US10/540,748 patent/US7442911B2/en not_active Expired - Fee Related
- 2003-12-25 WO PCT/JP2003/016801 patent/WO2004059748A1/ja active Application Filing
- 2003-12-25 CN CN2003801077833A patent/CN100407444C/zh not_active Expired - Fee Related
- 2003-12-25 EP EP03782900.9A patent/EP1577955B1/en not_active Expired - Lifetime
- 2003-12-25 AU AU2003292622A patent/AU2003292622A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003292622A1 (en) | 2004-07-22 |
| US7442911B2 (en) | 2008-10-28 |
| CN100407444C (zh) | 2008-07-30 |
| CN1732574A (zh) | 2006-02-08 |
| WO2004059748A1 (ja) | 2004-07-15 |
| JP2004207505A (ja) | 2004-07-22 |
| EP1577955B1 (en) | 2013-12-11 |
| EP1577955A4 (en) | 2009-08-19 |
| US20060261254A1 (en) | 2006-11-23 |
| EP1577955A1 (en) | 2005-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1564812B1 (en) | Photo detection device | |
| US7786543B2 (en) | CDS capable sensor with photon sensing layer on active pixel circuit | |
| US7525168B2 (en) | CMOS sensor with electrodes across photodetectors at approximately equal potential | |
| US20090184237A1 (en) | Photodetector | |
| US8319166B2 (en) | Solid-state image pick-up device and pixel signal readout method having dual potential well, dual transfer gate electrode and dual floating-diffusion region for separately transferring and storing charges respectively | |
| US20090224351A1 (en) | CMOS sensor with approximately equal potential photodiodes | |
| JP3977735B2 (ja) | 光検出装置 | |
| EP1850387B1 (en) | Solid-state image pickup device | |
| US7800667B2 (en) | Photo-detecting apparatus | |
| WO2014118561A1 (en) | Imaging sensor | |
| JP4744828B2 (ja) | 光検出装置 | |
| JPH1022489A (ja) | 固体撮像素子 | |
| JP2021150742A (ja) | イメージセンサ | |
| Khan et al. | A locally adaptive multimode photodetector circuit | |
| JP2005064307A (ja) | 電荷結合アナログ・デジタル変換手段及びそれを用いた撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050831 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3977735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140629 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |