JP4489914B2 - Ａ／ｄ変換装置および固体撮像装置 - Google Patents
Ａ／ｄ変換装置および固体撮像装置 Download PDFInfo
- Publication number
- JP4489914B2 JP4489914B2 JP2000227467A JP2000227467A JP4489914B2 JP 4489914 B2 JP4489914 B2 JP 4489914B2 JP 2000227467 A JP2000227467 A JP 2000227467A JP 2000227467 A JP2000227467 A JP 2000227467A JP 4489914 B2 JP4489914 B2 JP 4489914B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- terminal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 124
- 230000010354 integration Effects 0.000 claims description 46
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 230000003321 amplification Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/51—Control of the gain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/162—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アナログ値をデジタル値に変換するＡ／Ｄ変換装置、および、このＡ／Ｄ変換装置を含む固体撮像装置に関するものである。
【０００２】
【従来の技術】
固体撮像装置は、１次元または２次元に配列された複数の光検出素子と、各光検出素子から出力された電流信号を電圧信号に変換する積分回路と、を備えている。この固体撮像装置では、入射光強度に応じた値の電流信号が複数の光検出素子それぞれから出力され、この電流信号値に応じた値の電圧信号が積分回路から出力され、この電圧信号値に基づいて、入射光強度分布が得られ撮像される。また、固体撮像装置は、積分回路から出力された電圧信号の値（アナログ値）をデジタル値に変換するＡ／Ｄ変換回路を更に備えている場合がある。この場合には、入射光強度はデジタル値として得られ、さらにコンピュータ等により画像処理することが可能となる。
【０００３】
このような固体撮像装置の場合を含め一般にＡ／Ｄ変換処理の高速化が求められている。例えば、文献１「Yuh-Min Lee, et al., "A 13-b 2.5-MHz Self-Calibrated Pipelined A/D Converter In 3-μm CMOS", IEEE Journal of Solid-State Circuits, Vol.26, No.4, pp.628-636 (1991)」に記載されたＡ／Ｄ変換装置は、サンプルホールド回路、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路および増幅回路を１組として、複数組が縦続接続されたものである。このＡ／Ｄ変換装置では、或る組において、サンプルホールド回路から出力されたアナログ値はＡ／Ｄ変換回路によりデジタル値に変換され、このデジタル値はＤ／Ａ変換回路によりアナログ値に変換される。サンプルホールド回路およびＤ／Ａ変換回路それぞれから出力されたアナログ値の差は増幅回路により増幅されて、この増幅された差（アナログ値）は次の組のサンプルホールド回路に入力する。このＡ／Ｄ変換装置はパイプライン処理を行うことで高速化を図っている。
【０００４】
また、文献２「Steven Decker, et al., "A 256 x 256 CMOS Imaging Array with Wide Dynamic Range Pixels and Column-Parallel Digital Output", IEEE Journal of Solid-State Circuits, Vol.33, No.12, pp.2081-2091 (1998)」に記載されたＡ／Ｄ変換装置は、比較回路（１ビットＡ／Ｄ変換回路）、増幅回路（増幅率が２倍）および加算回路を１組として、２組がループ状に設けられたものである。このＡ／Ｄ変換装置では、或る組において、入力したアナログ値は、比較回路により１ビットのデジタル値に変換されるとともに、増幅回路により２倍に増幅される。増幅回路から出力されたアナログ値は、比較回路より出力された１ビットデジタル値に応じて一定のアナログ値が加算回路により加算または減算されて、次の組へ出力される。このＡ／Ｄ変換装置は、各組の比較回路、増幅回路および加算回路それぞれの回路規模が小さく、また、２組をループ状に設けて繰り返し動作させることで全体の回路規模の小型化を図っている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記文献１に記載されたＡ／Ｄ変換装置は、パイプライン構成とすることで高速化を図ってはいるが、デジタル値のビット数が大きいほど、回路規模が大きくなる。また、Ａ／Ｄ変換回路だけでなくＤ／Ａ変換回路をも備える必要があることから、この点でも回路規模が大きく、さらに、得られるデジタル値の精度がＤ／Ａ変換の際の誤差により影響を受ける。
【０００６】
また、上記文献２に記載されたＡ／Ｄ変換装置は、各組の各回路の規模を小さくするとともに２組をループ状に設けることで全体の回路規模の小型化を図ってはいるが、デジタル値のビット数だけ比較回路、増幅回路および加算回路の組を経ることになり、得られるデジタル値の精度が各組の各回路の誤差により大きく影響を受ける。また、各組において比較回路、増幅回路および加算回路それぞれの動作特性の間に不整合があると、この不整合によっても、得られるデジタル値の精度が影響を受ける。
【０００７】
本発明は、上記問題点を解消する為になされたものであり、回路規模が小さく且つＡ／Ｄ変換誤差が小さいＡ／Ｄ変換装置、および、このＡ／Ｄ変換装置を含む固体撮像装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係るＡ／Ｄ変換装置は、(1) 第１端子、第２端子および第３端子を有し、第１端子または第２端子の何れかを第３端子に接続する接続切替回路と、(2) 接続切替回路の第３端子よりアナログ値を入力し、このアナログ値をデジタル値に変換して、このデジタル値を出力するとともに、このデジタル値に対応するアナログ値と入力したアナログ値との差に応じたアナログ値を出力するＡ／Ｄ変換回路と、(3) Ａ／Ｄ変換回路から出力されたアナログ値に基づいて、Ａ／Ｄ変換回路から出力されたデジタル値に対応するアナログ値と、Ａ／Ｄ変換回路に入力したアナログ値との差を増幅して、この増幅して得られたアナログ値を接続切替回路の第２端子へ出力する増幅回路と、(4) 接続切替回路における第１端子、第２端子および第３端子の間の接続の切替を制御する制御手段と、を備えることを特徴とする。
また、Ａ／Ｄ変換回路が、(a) 接続切替回路の第３端子から出力されたアナログ値を入力する容量素子と、容量素子から出力されるアナログ値を入力端子に入力するアンプと、アンプの入力端子と出力端子との間に設けられ容量値が可変である可変容量部と、アンプの入力端子と出力端子との間に設けられたスイッチ素子とを有し、接続切替回路の第３端子から出力されたアナログ値に応じた量の電荷を可変容量部に蓄積して、その蓄積電荷量に応じた値の積分信号をアンプの出力端子から出力する可変容量積分回路と、(b) 可変容量積分回路から出力された積分信号を入力し、この積分信号の値と基準値とを大小比較して、この比較結果を表す比較結果信号を出力する比較回路と、(c) 比較回路から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部の容量値を制御するとともに、この比較結果信号に基づいて積分信号の値と基準値とが所定の分解能で一致していると判断した場合に可変容量部の容量値に応じたデジタル値を出力する容量制御部と、を含むことを特徴する。
さらに、Ａ／Ｄ変換回路が、接続切替回路の第３端子より出力されたアナログ値を入力してデジタル値に変換した際に、可変容量積分回路から比較回路へ出力される積分信号の値を、差に応じたアナログ値として増幅回路へ出力し、増幅回路により増幅されて接続切替回路の第３端子より出力されたアナログ値を入力してデジタル値に変換することを特徴とする。
【０００９】
このＡ／Ｄ変換装置では、制御手段により制御されて、接続切替回路の第１端子に入力したアナログ値が第３端子よりＡ／Ｄ変換回路に入力し、このアナログ値がＡ／Ｄ変換回路によりデジタル値に変換されて、このデジタル値がＡ／Ｄ変換回路より出力される。更に多くのビット数のデジタル値を得たい場合には、Ａ／Ｄ変換回路から出力されたデジタル値に対応するアナログ値とＡ／Ｄ変換回路に入力したアナログ値との差が増幅回路により増幅され、この増幅されたアナログ値が接続切替回路の第２端子および第３端子を経てＡ／Ｄ変換回路に入力し、このアナログ値がＡ／Ｄ変換回路によりデジタル値（前に出力されたデジタル値の下位のビットに相当する）に変換されて、このデジタル値がＡ／Ｄ変換回路より出力される。これを繰り返してもよい。
【００１０】
また、本発明に係るＡ／Ｄ変換装置は、Ａ／Ｄ変換回路がｎビット（ｎは１以上の整数）のデジタル値を出力し、増幅回路が上記差を２n倍に増幅する、ことを特徴とする。この場合には最も効率的にＡ／Ｄ変換処理が行われる。
【００１１】
本発明に係る固体撮像装置は、(1) 入射光強度に応じた値の電流信号を出力する光検出素子と、(2) 光検出素子から出力された電流信号を入力し積分して、この電流信号値に応じた値の電圧信号を出力する積分回路と、(3) 積分回路から出力された電圧信号を入力して、この電圧信号値をデジタル値に変換する上記の本発明に係るＡ／Ｄ変換装置と、を備えることを特徴とする。この固体撮像装置によれば、光検出素子における入射光強度に応じた値の電流信号は、光検出素子から出力されて積分回路において積分され、この電流信号値に応じた値の電圧信号が積分回路から出力される。積分回路から出力された電圧信号値（アナログ値）は、上記のＡ／Ｄ変換装置によりデジタル値に変換される。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
図１は、本実施形態に係るＡ／Ｄ変換装置を含む固体撮像装置１の構成図である。この固体撮像装置１は、Ｍ個（Ｍは１以上の整数）のユニット１００1〜１００Mおよび制御回路２００を備えている。各ユニット１００m（ｍは１以上Ｍ以下の任意の整数）は、同一の構成であって、複数組のフォトダイオード（光検出素子）ＰＤおよびスイッチ素子ＳＷ、積分回路１０、接続切替回路２０、Ａ／Ｄ変換回路３０、増幅回路４０、ならびに、スイッチ素子ＳＷ5を備えている。なお、本実施形態に係るＡ／Ｄ変換装置は、接続切替回路２０、Ａ／Ｄ変換回路３０、増幅回路４０および制御回路２００を含む。
【００１４】
各ユニット１００mにおいて、各フォトダイオードＰＤは、アノード端子が接地され、カソード端子がスイッチ素子ＳＷを介して積分回路１０の入力端に接続されており、入射光強度に応じた値の電流信号を積分回路１０へ出力する。各ユニット１００mの積分回路１０は、フォトダイオードＰＤから出力された電流信号を入力し積分して、この電流信号値に応じた値Ａ1の電圧信号を接続切替回路２０へ出力する。
【００１５】
各ユニット１００mの接続切替回路２０は、第１端子２０ａ、第２端子２０ｂおよび第３端子２０ｃを有しており、第１端子２０ａと第３端子２０ｃとの間にスイッチ素子ＳＷ21を有し、第２端子２０ｂと第３端子２０ｃとの間にスイッチ素子ＳＷ22を有している。第１端子２０ａは積分回路１０の出力端に接続され、第２端子２０ｂは増幅回路４０の出力端に接続され、また、第３端子２０ｃはＡ／Ｄ変換回路３０の入力端に接続されている。この接続切替回路２０は、スイッチ素子ＳＷ21またはＳＷ22の何れか一方を閉じることで、積分回路１０または増幅回路４０の何れか一方の出力端をＡ／Ｄ変換回路３０の入力端に接続させる。
【００１６】
各ユニット１００mのＡ／Ｄ変換回路３０は、接続切替回路２０の第３端子２０ｃより出力された電圧信号を入力する。Ａ／Ｄ変換回路３０が入力する電圧信号値（アナログ値）Ａ2は、接続切替回路２０のスイッチ素子ＳＷ21およびＳＷ22それぞれの開閉に応じて、積分回路１０から出力された電圧値Ａ1または増幅回路４０から出力された電圧値Ａ4の何れかである。そして、Ａ／Ｄ変換回路３０は、この入力した電圧信号値Ａ2をｎビット（ｎは１以上の整数）のデジタル値Ｄに変換して、このデジタル値Ｄをスイッチ素子ＳＷ5へ出力する。また、Ａ／Ｄ変換回路３０は、Ａ／Ｄ変換回路３０が出力したデジタル値Ｄに対応するアナログ値Ａ0と、Ａ／Ｄ変換回路３０が入力したアナログ値Ａ2との差に応じて、アナログ値Ａ3を増幅回路４０へ出力する。
【００１７】
各ユニット１００mの増幅回路４０は、Ａ／Ｄ変換回路３０から出力されたアナログ値Ａ3に基づいて、Ａ／Ｄ変換回路３０から出力されたデジタル値に対応するアナログ値とＡ／Ｄ変換回路３０に入力したアナログ値Ａ2との差を増幅して、この増幅して得られたアナログ値Ａ4を接続切替回路２０の第２端子２０ｂへ出力する。
【００１８】
各ユニット１００mのスイッチ素子ＳＷ5は、一端がＡ／Ｄ変換回路３０の出力端に接続され、他端が共通とされていて、順次に閉じることで、Ａ／Ｄ変換回路３０から出力されるデジタル値Ｄをユニット１００mの外部へ出力する。
【００１９】
制御回路２００は、この固体撮像装置１の全体の動作を制御するものであり、接続切替回路２０内の各スイッチ素子およびスイッチ素子ＳＷ5それぞれの開閉を制御する他、図示していないが、フォトダイオードＰＤと積分回路１０との間に設けられたスイッチ素子ＳＷ、積分回路１０内の各スイッチ素子、Ａ／Ｄ変換回路３０内の各スイッチ素子および増幅回路４０内の各スイッチ素子それぞれの開閉をも制御する。
【００２０】
図２は、積分回路１０の回路図である。この積分回路１０は、入力端と出力端との間にアンプＡ11、容量素子Ｃ11およびスイッチ素子ＳＷ11が並列的に設けられている。容量素子Ｃ11は、アンプＡ11の入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ11が開いているときに入力端に入力した電流信号すなわち電荷を蓄積する。スイッチ素子ＳＷ11は、アンプＡ11の入力端子と出力端子との間に設けられており、開いているときには容量素子Ｃ11に電荷の蓄積を行わせ、閉じているときには容量素子Ｃ11における電荷の蓄積をリセットする。
【００２１】
図３は、Ａ／Ｄ変換回路３０の回路図である。このＡ／Ｄ変換回路３０は、可変容量積分回路３１０、比較回路３２０および容量制御部３３０を備える。可変容量積分回路３１０は、容量素子Ｃ301、アンプＡ301、可変容量部Ｃ300およびスイッチ素子ＳＷ301を備える。
【００２２】
アンプＡ301は、接続切替回路２０の第３端子２０ｃから出力された電圧値（アナログ値）Ａ2を、容量素子Ｃ301を介して反転入力端子に入力する。アンプＡ301の非反転入力端子は接地されている。可変容量部Ｃ300は、容量が可変であって制御可能であり、アンプＡ301の反転入力端子と出力端子との間に設けられ、入力した電圧値Ａ2に応じて電荷を蓄える。スイッチ素子ＳＷ301は、アンプＡ301の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部Ｃ300に電荷の蓄積を行わせ、閉じているときには可変容量部Ｃ300における電荷蓄積をリセットする。そして、可変容量積分回路３１０は、接続切替回路２０から出力された電圧値Ａ2を入力し、可変容量部Ｃ300の容量に応じて積分し、積分した結果である積分信号を出力する。
【００２３】
比較回路３２０は、可変容量積分回路３１０から出力された積分信号を反転入力端子に入力し、一定の基準電圧値Ｖrefを非反転入力端子に入力し、これら２つの入力信号の値を大小比較して、この比較結果を示す信号を出力する。容量制御部３３０は、比較回路３２０から出力された信号を入力し、この信号に基づいて可変容量部Ｃ300の容量を制御する容量指示信号Ｃを出力するとともに、この信号に基づいて積分信号の値と基準電圧値Ｖrefとが所定の分解能で一致していると判断した場合に可変容量部Ｃ300の容量値に応じたデジタル値Ｄを出力する。
【００２４】
また、可変容量積分回路３１０から比較回路３２０へ出力される積分信号は、電圧値Ａ3として増幅回路４０へも出力される。この電圧値Ａ3は、Ａ／Ｄ変換回路３０が出力したデジタル値Ｄに対応するアナログ値Ａ0と、Ａ／Ｄ変換回路３０が入力したアナログ値Ａ2との差に、基準電圧値Ｖrefが加えられたもの（Ａ2−Ａ0＋Ｖref）である。
【００２５】
図４は、Ａ／Ｄ変換回路３０の可変容量部Ｃ300の回路図である。この可変容量部Ｃ300は、容量素子Ｃ311〜Ｃ314、スイッチ素子ＳＷ311〜ＳＷ314およびスイッチ素子ＳＷ321〜ＳＷ324を備える。容量素子Ｃ31nおよびスイッチ素子ＳＷ31nは、互いに縦続接続されて、アンプＡ301の反転入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ32nは、容量素子Ｃ31nおよびスイッチ素子ＳＷ31nの接続点と接地電位との間に設けられている（ｎ＝１〜４）。スイッチ素子ＳＷ311〜ＳＷ314およびＳＷ321〜ＳＷ324それぞれは、容量制御部３３０から出力された容量指示信号Ｃに基づいて開閉する。また、容量素子Ｃ301および容量素子Ｃ311〜Ｃ314それぞれ容量値は、
【数１】
【００２６】
なる関係式を満たす。
【００２７】
この可変容量部Ｃ300の容量値は、スイッチ素子ＳＷ311〜ＳＷ314およびＳＷ321〜ＳＷ324それぞれの開閉状態に依存する。すなわち、スイッチ素子ＳＷ311〜ＳＷ314が全て閉じてスイッチ素子ＳＷ321〜ＳＷ324が全て開いているときには、可変容量部Ｃ300の容量値は最大値である１５Ｃ314となる。スイッチ素子ＳＷ311〜ＳＷ314のうちスイッチ素子ＳＷ314のみが開き、スイッチ素子ＳＷ321〜ＳＷ324のうちスイッチ素子ＳＷ324のみが閉じているときには、可変容量部Ｃ300の容量値は１４Ｃ314となる。スイッチ素子ＳＷ311〜ＳＷ314のうちスイッチ素子ＳＷ313のみが開き、スイッチ素子ＳＷ321〜ＳＷ324のうちスイッチ素子ＳＷ323のみが閉じているときには、可変容量部Ｃ300の容量値は１３Ｃ314となる。スイッチ素子ＳＷ311〜ＳＷ314のうちスイッチ素子ＳＷ314およびＳＷ313のみが開き、スイッチ素子ＳＷ321〜ＳＷ324のうちスイッチ素子ＳＷ324およびＳＷ323のみが閉じているときには、可変容量部Ｃ300の容量値は１２Ｃ314となる。このように、スイッチ素子ＳＷ311〜ＳＷ314およびＳＷ321〜ＳＷ324それぞれの開閉により、可変容量部Ｃ300の容量値はｋ・Ｃ314（ｋは０以上１５以下の整数）の何れかの値となる。
【００２８】
したがって、このＡ／Ｄ変換回路３０では、可変容量積分回路３１０、比較回路３２０および容量制御部３３０からなるフィードバックループにおいて、比較回路３２０からの出力値に基づいて、可変容量積分回路３１０からの出力電圧値と基準電圧値Ｖrefとの差の絶対値が最小となるように、可変容量部Ｃ300の各スイッチの開閉状態（すなわち可変容量部Ｃ300の容量値）が容量制御部３３０により制御される。そして、上記差の絶対値が最小となった時点で、可変容量部Ｃ300の４個のスイッチ素子ＳＷ311〜ＳＷ314それぞれの開閉状態に応じて４ビットのデジタル値Ｄが容量制御部３３０から出力され、また、電圧値Ａ3（＝Ａ2−Ａ0＋Ｖref）が可変容量部Ｃ300から出力される。
【００２９】
図５は、増幅回路４０の回路図である。この増幅回路４０は、入力端と出力端との間に、スイッチ素子ＳＷ42、容量素子Ｃ42、スイッチ素子ＳＷ44およびアンプＡ41が直列的に設けられている。スイッチ素子ＳＷ42と容量素子Ｃ42との接続点はスイッチ素子ＳＷ43を介して基準電圧値Ｖrefが供給され、容量素子Ｃ42とスイッチ素子ＳＷ44との接続点はスイッチ素子ＳＷ45を介して基準電圧値Ｖrefが供給される。また、アンプＡ41の反転入力端子と出力端子との間に並列的に容量素子Ｃ41およびスイッチ素子ＳＷ41が設けられている。アンプＡ41の非反転入力端子には基準電圧値Ｖrefが供給される。なお、この増幅回路４０における基準電圧値Ｖrefは、Ａ／Ｄ変換回路３０の比較回路３２０の非反転入力端子に入力する基準電圧値Ｖrefと等しい。
【００３０】
容量素子Ｃ41は、アンプＡ41の反転入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ41が開いているときに入力端子より容量素子Ｃ42を介して入力した電流信号すなわち電荷を蓄積する。スイッチ素子ＳＷ41は、アンプＡ41の反転入力端子と出力端子との間に設けられており、開いているときには容量素子Ｃ41に電荷の蓄積を行わせ、閉じているときには容量素子Ｃ41における電荷の蓄積をリセットする。
【００３１】
この増幅回路４０は、Ａ／Ｄ変換回路３０から出力された電圧値Ａ3を入力し、スイッチ素子ＳＷ42〜ＳＷ45それぞれの所定のタイミングの開閉により、この電圧値Ａ3から基準電圧値Ｖrefを差し引いて、Ａ／Ｄ変換回路３０が出力したデジタル値Ｄに対応するアナログ値Ａ0とＡ／Ｄ変換回路３０が入力したアナログ値Ａ2との差（Ａ2−Ａ0）を求め、容量素子Ｃ42およびＣ41それぞれの容量値の比に応じた利得Ｇでこの差を増幅して、この増幅された結果である電圧値Ａ4（＝Ｇ・（Ａ2−Ａ0））を接続切替回路２０の第２端子２０ｂへ出力する。Ａ／Ｄ変換回路３０が４ビットのデジタル値Ｄを出力する場合には、増幅回路４０における利得Ｇが１６（＝２4）であれば、Ａ／Ｄ変換処理の効率の点で好適である。
【００３２】
次に、本実施形態に係るＡ／Ｄ変換装置を含む固体撮像装置１の動作について説明する。固体撮像装置１は、制御回路２００による制御の下に動作する。以下では、各フォトダイオードＰＤにおける入射光強度を１２ビットのデジタル値として出力する場合について説明する。図６は、固体撮像装置１の動作を説明するタイミングチャートである。
【００３３】
時刻ｔ１に、積分回路１０のスイッチ素子ＳＷ11が閉じて、容量素子Ｃ11が放電されて、積分回路１０から出力される電圧値Ａ1がリセットされる。接続切替回路２０のスイッチ素子ＳＷ21が閉じ、スイッチ素子ＳＷ22が開く。また、Ａ／Ｄ変換回路３０の可変容量積分回路３１０のスイッチ素子ＳＷ301が閉じて可変容量部Ｃ300が放電され、また、スイッチ素子ＳＷ311〜ＳＷ314の全てが閉じ、スイッチ素子ＳＷ321〜ＳＷ324の全てが開く。その後、積分回路１０のスイッチ素子ＳＷ11が開き、Ａ／Ｄ変換回路３０の可変容量積分回路３１０のスイッチ素子ＳＷ301が開く。積分回路１０のスイッチ素子ＳＷ11が開いた後に、フォトダイオードＰＤと積分回路１０との間のスイッチ素子ＳＷが一旦閉じて開く。そして、時刻ｔ２に接続切替回路２０のスイッチ素子ＳＷ21が開く。
【００３４】
以上のようにして、時刻ｔ１から時刻ｔ２までの期間に、フォトダイオードＰＤにおける入射光強度に応じた量の電荷が積分回路１０の容量素子Ｃ11に蓄積され、これに応じた値Ａ1の電圧信号が積分回路１０から出力されて接続切替回路２０を経てＡ／Ｄ変換回路３０に入力する。そして、この電圧値Ａ1（＝Ａ2）に応じた電荷がＡ／Ｄ変換回路３０の可変容量積分回路３１０の可変容量部Ｃ300に蓄積される。
【００３５】
時刻ｔ２から時刻ｔ３までの期間に、Ａ／Ｄ変換回路３０においてＡ／Ｄ変換処理が行われる。すなわち、可変容量積分回路３１０、比較回路３２０および容量制御部３３０からなるフィードバックループの動作により、可変容量積分回路３１０の可変容量部Ｃ300の各スイッチ素子が開閉され、入力した電圧値（アナログ値）Ａ2が４ビットのデジタル値（Ｄ11〜Ｄ8）に変換され、このデジタル値が出力される。また、Ａ／Ｄ変換回路３０の可変容量積分回路３１０からは、デジタル値Ｄに対応する電圧値Ａ0と入力した電圧値Ａ2との差に応じた電圧値Ａ3が出力される。
【００３６】
時刻ｔ３から時刻ｔ４までの期間に、各ユニット１００mのスイッチ素子ＳＷ5が順次に閉じて、各ユニット１００mのＡ／Ｄ変換回路３０から出力されたデジタル値Ｄが順次に出力される。
【００３７】
時刻ｔ３の後に、増幅回路４０のスイッチ素子ＳＷ41が閉じて、容量素子Ｃ41が放電されて、増幅回路４０から出力される電圧値Ａ4がリセットされる。増幅回路４０のスイッチ素子ＳＷ42およびＳＷ45が一旦閉じて開き、また、スイッチ素子ＳＷ41が開いた後にスイッチ素子ＳＷ43およびＳＷ44が一旦閉じて開く。また、Ａ／Ｄ変換回路３０の可変容量積分回路３１０のスイッチ素子ＳＷ301が一旦閉じて開き、接続切替回路２０のスイッチ素子ＳＷ22が一旦閉じて開く。
【００３８】
以上のようにして、時刻ｔ３から時刻ｔ４までの期間に、Ａ／Ｄ変換回路３０から出力された電圧値Ａ3が増幅回路４０により１６倍に増幅され、その増幅された結果の電圧値Ａ4が増幅回路４０から出力されて接続切替回路２０を経てＡ／Ｄ変換回路３０に入力する。そして、この電圧値Ａ4（＝Ａ2）に応じた電荷がＡ／Ｄ変換回路３０の可変容量積分回路３１０の可変容量部Ｃ300に蓄積される。
【００３９】
時刻ｔ４から時刻ｔ５までの期間に、Ａ／Ｄ変換回路３０においてＡ／Ｄ変換処理が行われる。この期間のＡ／Ｄ変換回路３０の動作は、時刻ｔ２から時刻ｔ３までの期間における動作と同様である。ただし、Ａ／Ｄ変換回路３０に入力した電圧値Ａ2は、増幅回路４０から出力された電圧値Ａ4であって、時刻ｔ３から時刻ｔ４までの期間にＡ／Ｄ変換回路３０が出力したデジタル値Ｄに対応するアナログ値Ａ0とＡ／Ｄ変換回路３０が入力したアナログ値Ａ2との差（Ａ2−Ａ0）に利得Ｇ（＝２4＝１６）を乗じたものである。すなわち、時刻ｔ４から時刻ｔ５までの期間のＡ／Ｄ変換回路３０におけるＡ／Ｄ変換処理は、前の時刻ｔ２から時刻ｔ３までの期間のＡ／Ｄ変換処理での残差（Ａ2−Ａ0）を処理するものである。したがって、時刻ｔ５以降にＡ／Ｄ変換回路３０から出力されるデジタル値（Ｄ7〜Ｄ4）は、前の時刻ｔ３以降に出力されたデジタル値（Ｄ11〜Ｄ8）より下位の４ビットに相当する。
【００４０】
以降の動作も同様である。すなわち、時刻ｔ５から時刻ｔ６までの期間の動作は、前の時刻ｔ３から時刻ｔ４までの期間の動作と同様である。また、時刻ｔ６から時刻ｔ７までの期間の動作は、前の時刻ｔ４から時刻ｔ５までの期間の動作と同様である。時刻ｔ７以降にＡ／Ｄ変換回路３０から出力されるデジタル値（Ｄ3〜Ｄ0）は、前の時刻ｔ５以降に出力されたデジタル値（Ｄ7〜Ｄ4）より下位の４ビットに相当する。
【００４１】
以上のように、Ａ／Ｄ変換回路３０がアナログ値を４ビットのデジタル値に変換するものであっても、接続切替回路２０および増幅回路４０を設けて、必要に応じて、Ａ／Ｄ変換回路３０におけるＡ／Ｄ変換処理の残差を再びＡ／Ｄ変換回路３０に入力して繰り返しＡ／Ｄ変換処理することで、４ｋビット（ｋは２以上の整数）のデジタル値を得ることができる。
【００４２】
したがって、本実施形態では、出力するデジタル値のビット数が可変であるにも拘わらず、Ａ／Ｄ変換回路３０が４ビットデジタル値を出力する構成であって、従来技術の如くＤ／Ａ変換回路を備える必要がないことから、回路規模が小さく、多数のユニット１００1〜１００Mを設けてアレイ化する上で好適である。また、本実施形態では、Ｄ／Ａ変換回路を備える必要がないことから、得られるデジタル値の精度がＤ／Ａ変換の際の誤差により影響を受けることがなく、Ａ／Ｄ変換誤差が小さい。さらに、本実施形態では、電荷保存則を利用してＡ／Ｄ変換処理を行うとともに多ビット化を図るものであるから、この点でもＡ／Ｄ変換誤差が小さい。
【００４３】
また、本実施形態に係る固体撮像装置１を用いれば、例えば、精度が低くてもよいが高速で動画を撮像する必要があるときには、制御回路２００による制御によりＡ／Ｄ変換処理の繰り返し回数を少なくして、その動画を撮像する。一方、低速でもよいが高精度で静止画を撮像する必要があるときには、制御回路２００による制御によりＡ／Ｄ変換処理の繰り返し回数を多くして、その制止画を撮像する。このように、必要に応じてＡ／Ｄ変換処理すなわち撮像動作の高速化または高精度化を図ることができる。
【００４４】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態の動作の説明では、４ビットＡ／Ｄ変換処理を３回繰り返すことで１２ビットのデジタル値を得るものであったが、１回のみ行って４ビットのデジタル値を得てもよいし、２回行って８ビットのデジタル値を得てもよいし、４回行って１６ビットのデジタル値を得てもよく、一般に、ｋ回行って４ｋビットのデジタル値を得ることができる。また、上記実施形態では、Ａ／Ｄ変換回路３０は、１回のＡ／Ｄ変換処理で４ビットのデジタル値を出力するものであったが、これとは異なるビット数のデジタル値を出力するものであってもよい。
【００４５】
【発明の効果】
以上、詳細に説明したとおり、本発明に係るＡ／Ｄ変換装置によれば、制御手段により制御されて、接続切替回路の第１端子に入力したアナログ値が第３端子よりＡ／Ｄ変換回路に入力し、このアナログ値がＡ／Ｄ変換回路によりデジタル値に変換されて、このデジタル値がＡ／Ｄ変換回路より出力される。更に多くのビット数のデジタル値を得たい場合には、Ａ／Ｄ変換回路から出力されたデジタル値に対応するアナログ値とＡ／Ｄ変換回路に入力したアナログ値との差が増幅回路により増幅され、この増幅されたアナログ値が接続切替回路の第２端子および第３端子を経てＡ／Ｄ変換回路に入力し、このアナログ値がＡ／Ｄ変換回路によりデジタル値（前に出力されたデジタル値の下位のビットに相当する）に変換されて、このデジタル値がＡ／Ｄ変換回路より出力される。
【００４６】
したがって、このＡ／Ｄ変換装置を用いれば、出力するデジタル値のビット数が可変であるにも拘わらず、Ａ／Ｄ変換回路が少ないビット数のデジタル値を出力する構成であって、従来技術の如くＤ／Ａ変換回路を備える必要がないことから、回路規模が小さく、アレイ化する上で好適である。また、Ｄ／Ａ変換回路を備える必要がないことから、得られるデジタル値の精度がＤ／Ａ変換の際の誤差により影響を受けることがなく、Ａ／Ｄ変換誤差が小さい。
【００４７】
また、本発明に係るＡ／Ｄ変換装置は、Ａ／Ｄ変換回路がｎビット（ｎは１以上の整数）のデジタル値を出力し、増幅回路が上記差を２n倍に増幅するのが好適であり、この場合には最も効率的にＡ／Ｄ変換処理が行われる。
【００４８】
また、本発明に係る固体撮像装置によれば、光検出素子における入射光強度に応じた値の電流信号は、光検出素子から出力されて積分回路において積分され、この電流信号値に応じた値の電圧信号が積分回路から出力される。積分回路から出力された電圧信号値（アナログ値）は、上記のＡ／Ｄ変換装置によりデジタル値に変換される。したがって、この固体撮像装置を用いれば、例えば、精度が低くてもよいが高速で動画を撮像する必要があるときには、Ａ／Ｄ変換処理の繰り返し回数を少なくして、その動画を撮像する。一方、低速でもよいが高精度で静止画を撮像する必要があるときには、Ａ／Ｄ変換処理の繰り返し回数を多くして、その制止画を撮像する。このように、必要に応じてＡ／Ｄ変換処理すなわち撮像動作の高速化または高精度化を図ることができる。
【図面の簡単な説明】
【図１】本実施形態に係るＡ／Ｄ変換装置を含む固体撮像装置１の構成図である。
【図２】積分回路１０の回路図である。
【図３】Ａ／Ｄ変換回路３０の回路図である。
【図４】Ａ／Ｄ変換回路３０の可変容量部Ｃ300の回路図である。
【図５】増幅回路４０の回路図である。
【図６】固体撮像装置１の動作を説明するタイミングチャートである。
【符号の説明】
１…固体撮像装置、１０…積分回路、２０…接続切替回路、３０…Ａ／Ｄ変換回路、４０…増幅回路、２００…制御回路、３１０…可変容量積分回路、３２０…比較回路、３３０…容量制御部。
【発明の属する技術分野】
本発明は、アナログ値をデジタル値に変換するＡ／Ｄ変換装置、および、このＡ／Ｄ変換装置を含む固体撮像装置に関するものである。
【０００２】
【従来の技術】
固体撮像装置は、１次元または２次元に配列された複数の光検出素子と、各光検出素子から出力された電流信号を電圧信号に変換する積分回路と、を備えている。この固体撮像装置では、入射光強度に応じた値の電流信号が複数の光検出素子それぞれから出力され、この電流信号値に応じた値の電圧信号が積分回路から出力され、この電圧信号値に基づいて、入射光強度分布が得られ撮像される。また、固体撮像装置は、積分回路から出力された電圧信号の値（アナログ値）をデジタル値に変換するＡ／Ｄ変換回路を更に備えている場合がある。この場合には、入射光強度はデジタル値として得られ、さらにコンピュータ等により画像処理することが可能となる。
【０００３】
このような固体撮像装置の場合を含め一般にＡ／Ｄ変換処理の高速化が求められている。例えば、文献１「Yuh-Min Lee, et al., "A 13-b 2.5-MHz Self-Calibrated Pipelined A/D Converter In 3-μm CMOS", IEEE Journal of Solid-State Circuits, Vol.26, No.4, pp.628-636 (1991)」に記載されたＡ／Ｄ変換装置は、サンプルホールド回路、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路および増幅回路を１組として、複数組が縦続接続されたものである。このＡ／Ｄ変換装置では、或る組において、サンプルホールド回路から出力されたアナログ値はＡ／Ｄ変換回路によりデジタル値に変換され、このデジタル値はＤ／Ａ変換回路によりアナログ値に変換される。サンプルホールド回路およびＤ／Ａ変換回路それぞれから出力されたアナログ値の差は増幅回路により増幅されて、この増幅された差（アナログ値）は次の組のサンプルホールド回路に入力する。このＡ／Ｄ変換装置はパイプライン処理を行うことで高速化を図っている。
【０００４】
また、文献２「Steven Decker, et al., "A 256 x 256 CMOS Imaging Array with Wide Dynamic Range Pixels and Column-Parallel Digital Output", IEEE Journal of Solid-State Circuits, Vol.33, No.12, pp.2081-2091 (1998)」に記載されたＡ／Ｄ変換装置は、比較回路（１ビットＡ／Ｄ変換回路）、増幅回路（増幅率が２倍）および加算回路を１組として、２組がループ状に設けられたものである。このＡ／Ｄ変換装置では、或る組において、入力したアナログ値は、比較回路により１ビットのデジタル値に変換されるとともに、増幅回路により２倍に増幅される。増幅回路から出力されたアナログ値は、比較回路より出力された１ビットデジタル値に応じて一定のアナログ値が加算回路により加算または減算されて、次の組へ出力される。このＡ／Ｄ変換装置は、各組の比較回路、増幅回路および加算回路それぞれの回路規模が小さく、また、２組をループ状に設けて繰り返し動作させることで全体の回路規模の小型化を図っている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記文献１に記載されたＡ／Ｄ変換装置は、パイプライン構成とすることで高速化を図ってはいるが、デジタル値のビット数が大きいほど、回路規模が大きくなる。また、Ａ／Ｄ変換回路だけでなくＤ／Ａ変換回路をも備える必要があることから、この点でも回路規模が大きく、さらに、得られるデジタル値の精度がＤ／Ａ変換の際の誤差により影響を受ける。
【０００６】
また、上記文献２に記載されたＡ／Ｄ変換装置は、各組の各回路の規模を小さくするとともに２組をループ状に設けることで全体の回路規模の小型化を図ってはいるが、デジタル値のビット数だけ比較回路、増幅回路および加算回路の組を経ることになり、得られるデジタル値の精度が各組の各回路の誤差により大きく影響を受ける。また、各組において比較回路、増幅回路および加算回路それぞれの動作特性の間に不整合があると、この不整合によっても、得られるデジタル値の精度が影響を受ける。
【０００７】
本発明は、上記問題点を解消する為になされたものであり、回路規模が小さく且つＡ／Ｄ変換誤差が小さいＡ／Ｄ変換装置、および、このＡ／Ｄ変換装置を含む固体撮像装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係るＡ／Ｄ変換装置は、(1) 第１端子、第２端子および第３端子を有し、第１端子または第２端子の何れかを第３端子に接続する接続切替回路と、(2) 接続切替回路の第３端子よりアナログ値を入力し、このアナログ値をデジタル値に変換して、このデジタル値を出力するとともに、このデジタル値に対応するアナログ値と入力したアナログ値との差に応じたアナログ値を出力するＡ／Ｄ変換回路と、(3) Ａ／Ｄ変換回路から出力されたアナログ値に基づいて、Ａ／Ｄ変換回路から出力されたデジタル値に対応するアナログ値と、Ａ／Ｄ変換回路に入力したアナログ値との差を増幅して、この増幅して得られたアナログ値を接続切替回路の第２端子へ出力する増幅回路と、(4) 接続切替回路における第１端子、第２端子および第３端子の間の接続の切替を制御する制御手段と、を備えることを特徴とする。
また、Ａ／Ｄ変換回路が、(a) 接続切替回路の第３端子から出力されたアナログ値を入力する容量素子と、容量素子から出力されるアナログ値を入力端子に入力するアンプと、アンプの入力端子と出力端子との間に設けられ容量値が可変である可変容量部と、アンプの入力端子と出力端子との間に設けられたスイッチ素子とを有し、接続切替回路の第３端子から出力されたアナログ値に応じた量の電荷を可変容量部に蓄積して、その蓄積電荷量に応じた値の積分信号をアンプの出力端子から出力する可変容量積分回路と、(b) 可変容量積分回路から出力された積分信号を入力し、この積分信号の値と基準値とを大小比較して、この比較結果を表す比較結果信号を出力する比較回路と、(c) 比較回路から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部の容量値を制御するとともに、この比較結果信号に基づいて積分信号の値と基準値とが所定の分解能で一致していると判断した場合に可変容量部の容量値に応じたデジタル値を出力する容量制御部と、を含むことを特徴する。
さらに、Ａ／Ｄ変換回路が、接続切替回路の第３端子より出力されたアナログ値を入力してデジタル値に変換した際に、可変容量積分回路から比較回路へ出力される積分信号の値を、差に応じたアナログ値として増幅回路へ出力し、増幅回路により増幅されて接続切替回路の第３端子より出力されたアナログ値を入力してデジタル値に変換することを特徴とする。
【０００９】
このＡ／Ｄ変換装置では、制御手段により制御されて、接続切替回路の第１端子に入力したアナログ値が第３端子よりＡ／Ｄ変換回路に入力し、このアナログ値がＡ／Ｄ変換回路によりデジタル値に変換されて、このデジタル値がＡ／Ｄ変換回路より出力される。更に多くのビット数のデジタル値を得たい場合には、Ａ／Ｄ変換回路から出力されたデジタル値に対応するアナログ値とＡ／Ｄ変換回路に入力したアナログ値との差が増幅回路により増幅され、この増幅されたアナログ値が接続切替回路の第２端子および第３端子を経てＡ／Ｄ変換回路に入力し、このアナログ値がＡ／Ｄ変換回路によりデジタル値（前に出力されたデジタル値の下位のビットに相当する）に変換されて、このデジタル値がＡ／Ｄ変換回路より出力される。これを繰り返してもよい。
【００１０】
また、本発明に係るＡ／Ｄ変換装置は、Ａ／Ｄ変換回路がｎビット（ｎは１以上の整数）のデジタル値を出力し、増幅回路が上記差を２n倍に増幅する、ことを特徴とする。この場合には最も効率的にＡ／Ｄ変換処理が行われる。
【００１１】
本発明に係る固体撮像装置は、(1) 入射光強度に応じた値の電流信号を出力する光検出素子と、(2) 光検出素子から出力された電流信号を入力し積分して、この電流信号値に応じた値の電圧信号を出力する積分回路と、(3) 積分回路から出力された電圧信号を入力して、この電圧信号値をデジタル値に変換する上記の本発明に係るＡ／Ｄ変換装置と、を備えることを特徴とする。この固体撮像装置によれば、光検出素子における入射光強度に応じた値の電流信号は、光検出素子から出力されて積分回路において積分され、この電流信号値に応じた値の電圧信号が積分回路から出力される。積分回路から出力された電圧信号値（アナログ値）は、上記のＡ／Ｄ変換装置によりデジタル値に変換される。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
図１は、本実施形態に係るＡ／Ｄ変換装置を含む固体撮像装置１の構成図である。この固体撮像装置１は、Ｍ個（Ｍは１以上の整数）のユニット１００1〜１００Mおよび制御回路２００を備えている。各ユニット１００m（ｍは１以上Ｍ以下の任意の整数）は、同一の構成であって、複数組のフォトダイオード（光検出素子）ＰＤおよびスイッチ素子ＳＷ、積分回路１０、接続切替回路２０、Ａ／Ｄ変換回路３０、増幅回路４０、ならびに、スイッチ素子ＳＷ5を備えている。なお、本実施形態に係るＡ／Ｄ変換装置は、接続切替回路２０、Ａ／Ｄ変換回路３０、増幅回路４０および制御回路２００を含む。
【００１４】
各ユニット１００mにおいて、各フォトダイオードＰＤは、アノード端子が接地され、カソード端子がスイッチ素子ＳＷを介して積分回路１０の入力端に接続されており、入射光強度に応じた値の電流信号を積分回路１０へ出力する。各ユニット１００mの積分回路１０は、フォトダイオードＰＤから出力された電流信号を入力し積分して、この電流信号値に応じた値Ａ1の電圧信号を接続切替回路２０へ出力する。
【００１５】
各ユニット１００mの接続切替回路２０は、第１端子２０ａ、第２端子２０ｂおよび第３端子２０ｃを有しており、第１端子２０ａと第３端子２０ｃとの間にスイッチ素子ＳＷ21を有し、第２端子２０ｂと第３端子２０ｃとの間にスイッチ素子ＳＷ22を有している。第１端子２０ａは積分回路１０の出力端に接続され、第２端子２０ｂは増幅回路４０の出力端に接続され、また、第３端子２０ｃはＡ／Ｄ変換回路３０の入力端に接続されている。この接続切替回路２０は、スイッチ素子ＳＷ21またはＳＷ22の何れか一方を閉じることで、積分回路１０または増幅回路４０の何れか一方の出力端をＡ／Ｄ変換回路３０の入力端に接続させる。
【００１６】
各ユニット１００mのＡ／Ｄ変換回路３０は、接続切替回路２０の第３端子２０ｃより出力された電圧信号を入力する。Ａ／Ｄ変換回路３０が入力する電圧信号値（アナログ値）Ａ2は、接続切替回路２０のスイッチ素子ＳＷ21およびＳＷ22それぞれの開閉に応じて、積分回路１０から出力された電圧値Ａ1または増幅回路４０から出力された電圧値Ａ4の何れかである。そして、Ａ／Ｄ変換回路３０は、この入力した電圧信号値Ａ2をｎビット（ｎは１以上の整数）のデジタル値Ｄに変換して、このデジタル値Ｄをスイッチ素子ＳＷ5へ出力する。また、Ａ／Ｄ変換回路３０は、Ａ／Ｄ変換回路３０が出力したデジタル値Ｄに対応するアナログ値Ａ0と、Ａ／Ｄ変換回路３０が入力したアナログ値Ａ2との差に応じて、アナログ値Ａ3を増幅回路４０へ出力する。
【００１７】
各ユニット１００mの増幅回路４０は、Ａ／Ｄ変換回路３０から出力されたアナログ値Ａ3に基づいて、Ａ／Ｄ変換回路３０から出力されたデジタル値に対応するアナログ値とＡ／Ｄ変換回路３０に入力したアナログ値Ａ2との差を増幅して、この増幅して得られたアナログ値Ａ4を接続切替回路２０の第２端子２０ｂへ出力する。
【００１８】
各ユニット１００mのスイッチ素子ＳＷ5は、一端がＡ／Ｄ変換回路３０の出力端に接続され、他端が共通とされていて、順次に閉じることで、Ａ／Ｄ変換回路３０から出力されるデジタル値Ｄをユニット１００mの外部へ出力する。
【００１９】
制御回路２００は、この固体撮像装置１の全体の動作を制御するものであり、接続切替回路２０内の各スイッチ素子およびスイッチ素子ＳＷ5それぞれの開閉を制御する他、図示していないが、フォトダイオードＰＤと積分回路１０との間に設けられたスイッチ素子ＳＷ、積分回路１０内の各スイッチ素子、Ａ／Ｄ変換回路３０内の各スイッチ素子および増幅回路４０内の各スイッチ素子それぞれの開閉をも制御する。
【００２０】
図２は、積分回路１０の回路図である。この積分回路１０は、入力端と出力端との間にアンプＡ11、容量素子Ｃ11およびスイッチ素子ＳＷ11が並列的に設けられている。容量素子Ｃ11は、アンプＡ11の入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ11が開いているときに入力端に入力した電流信号すなわち電荷を蓄積する。スイッチ素子ＳＷ11は、アンプＡ11の入力端子と出力端子との間に設けられており、開いているときには容量素子Ｃ11に電荷の蓄積を行わせ、閉じているときには容量素子Ｃ11における電荷の蓄積をリセットする。
【００２１】
図３は、Ａ／Ｄ変換回路３０の回路図である。このＡ／Ｄ変換回路３０は、可変容量積分回路３１０、比較回路３２０および容量制御部３３０を備える。可変容量積分回路３１０は、容量素子Ｃ301、アンプＡ301、可変容量部Ｃ300およびスイッチ素子ＳＷ301を備える。
【００２２】
アンプＡ301は、接続切替回路２０の第３端子２０ｃから出力された電圧値（アナログ値）Ａ2を、容量素子Ｃ301を介して反転入力端子に入力する。アンプＡ301の非反転入力端子は接地されている。可変容量部Ｃ300は、容量が可変であって制御可能であり、アンプＡ301の反転入力端子と出力端子との間に設けられ、入力した電圧値Ａ2に応じて電荷を蓄える。スイッチ素子ＳＷ301は、アンプＡ301の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部Ｃ300に電荷の蓄積を行わせ、閉じているときには可変容量部Ｃ300における電荷蓄積をリセットする。そして、可変容量積分回路３１０は、接続切替回路２０から出力された電圧値Ａ2を入力し、可変容量部Ｃ300の容量に応じて積分し、積分した結果である積分信号を出力する。
【００２３】
比較回路３２０は、可変容量積分回路３１０から出力された積分信号を反転入力端子に入力し、一定の基準電圧値Ｖrefを非反転入力端子に入力し、これら２つの入力信号の値を大小比較して、この比較結果を示す信号を出力する。容量制御部３３０は、比較回路３２０から出力された信号を入力し、この信号に基づいて可変容量部Ｃ300の容量を制御する容量指示信号Ｃを出力するとともに、この信号に基づいて積分信号の値と基準電圧値Ｖrefとが所定の分解能で一致していると判断した場合に可変容量部Ｃ300の容量値に応じたデジタル値Ｄを出力する。
【００２４】
また、可変容量積分回路３１０から比較回路３２０へ出力される積分信号は、電圧値Ａ3として増幅回路４０へも出力される。この電圧値Ａ3は、Ａ／Ｄ変換回路３０が出力したデジタル値Ｄに対応するアナログ値Ａ0と、Ａ／Ｄ変換回路３０が入力したアナログ値Ａ2との差に、基準電圧値Ｖrefが加えられたもの（Ａ2−Ａ0＋Ｖref）である。
【００２５】
図４は、Ａ／Ｄ変換回路３０の可変容量部Ｃ300の回路図である。この可変容量部Ｃ300は、容量素子Ｃ311〜Ｃ314、スイッチ素子ＳＷ311〜ＳＷ314およびスイッチ素子ＳＷ321〜ＳＷ324を備える。容量素子Ｃ31nおよびスイッチ素子ＳＷ31nは、互いに縦続接続されて、アンプＡ301の反転入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ32nは、容量素子Ｃ31nおよびスイッチ素子ＳＷ31nの接続点と接地電位との間に設けられている（ｎ＝１〜４）。スイッチ素子ＳＷ311〜ＳＷ314およびＳＷ321〜ＳＷ324それぞれは、容量制御部３３０から出力された容量指示信号Ｃに基づいて開閉する。また、容量素子Ｃ301および容量素子Ｃ311〜Ｃ314それぞれ容量値は、
【数１】
なる関係式を満たす。
【００２７】
この可変容量部Ｃ300の容量値は、スイッチ素子ＳＷ311〜ＳＷ314およびＳＷ321〜ＳＷ324それぞれの開閉状態に依存する。すなわち、スイッチ素子ＳＷ311〜ＳＷ314が全て閉じてスイッチ素子ＳＷ321〜ＳＷ324が全て開いているときには、可変容量部Ｃ300の容量値は最大値である１５Ｃ314となる。スイッチ素子ＳＷ311〜ＳＷ314のうちスイッチ素子ＳＷ314のみが開き、スイッチ素子ＳＷ321〜ＳＷ324のうちスイッチ素子ＳＷ324のみが閉じているときには、可変容量部Ｃ300の容量値は１４Ｃ314となる。スイッチ素子ＳＷ311〜ＳＷ314のうちスイッチ素子ＳＷ313のみが開き、スイッチ素子ＳＷ321〜ＳＷ324のうちスイッチ素子ＳＷ323のみが閉じているときには、可変容量部Ｃ300の容量値は１３Ｃ314となる。スイッチ素子ＳＷ311〜ＳＷ314のうちスイッチ素子ＳＷ314およびＳＷ313のみが開き、スイッチ素子ＳＷ321〜ＳＷ324のうちスイッチ素子ＳＷ324およびＳＷ323のみが閉じているときには、可変容量部Ｃ300の容量値は１２Ｃ314となる。このように、スイッチ素子ＳＷ311〜ＳＷ314およびＳＷ321〜ＳＷ324それぞれの開閉により、可変容量部Ｃ300の容量値はｋ・Ｃ314（ｋは０以上１５以下の整数）の何れかの値となる。
【００２８】
したがって、このＡ／Ｄ変換回路３０では、可変容量積分回路３１０、比較回路３２０および容量制御部３３０からなるフィードバックループにおいて、比較回路３２０からの出力値に基づいて、可変容量積分回路３１０からの出力電圧値と基準電圧値Ｖrefとの差の絶対値が最小となるように、可変容量部Ｃ300の各スイッチの開閉状態（すなわち可変容量部Ｃ300の容量値）が容量制御部３３０により制御される。そして、上記差の絶対値が最小となった時点で、可変容量部Ｃ300の４個のスイッチ素子ＳＷ311〜ＳＷ314それぞれの開閉状態に応じて４ビットのデジタル値Ｄが容量制御部３３０から出力され、また、電圧値Ａ3（＝Ａ2−Ａ0＋Ｖref）が可変容量部Ｃ300から出力される。
【００２９】
図５は、増幅回路４０の回路図である。この増幅回路４０は、入力端と出力端との間に、スイッチ素子ＳＷ42、容量素子Ｃ42、スイッチ素子ＳＷ44およびアンプＡ41が直列的に設けられている。スイッチ素子ＳＷ42と容量素子Ｃ42との接続点はスイッチ素子ＳＷ43を介して基準電圧値Ｖrefが供給され、容量素子Ｃ42とスイッチ素子ＳＷ44との接続点はスイッチ素子ＳＷ45を介して基準電圧値Ｖrefが供給される。また、アンプＡ41の反転入力端子と出力端子との間に並列的に容量素子Ｃ41およびスイッチ素子ＳＷ41が設けられている。アンプＡ41の非反転入力端子には基準電圧値Ｖrefが供給される。なお、この増幅回路４０における基準電圧値Ｖrefは、Ａ／Ｄ変換回路３０の比較回路３２０の非反転入力端子に入力する基準電圧値Ｖrefと等しい。
【００３０】
容量素子Ｃ41は、アンプＡ41の反転入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ41が開いているときに入力端子より容量素子Ｃ42を介して入力した電流信号すなわち電荷を蓄積する。スイッチ素子ＳＷ41は、アンプＡ41の反転入力端子と出力端子との間に設けられており、開いているときには容量素子Ｃ41に電荷の蓄積を行わせ、閉じているときには容量素子Ｃ41における電荷の蓄積をリセットする。
【００３１】
この増幅回路４０は、Ａ／Ｄ変換回路３０から出力された電圧値Ａ3を入力し、スイッチ素子ＳＷ42〜ＳＷ45それぞれの所定のタイミングの開閉により、この電圧値Ａ3から基準電圧値Ｖrefを差し引いて、Ａ／Ｄ変換回路３０が出力したデジタル値Ｄに対応するアナログ値Ａ0とＡ／Ｄ変換回路３０が入力したアナログ値Ａ2との差（Ａ2−Ａ0）を求め、容量素子Ｃ42およびＣ41それぞれの容量値の比に応じた利得Ｇでこの差を増幅して、この増幅された結果である電圧値Ａ4（＝Ｇ・（Ａ2−Ａ0））を接続切替回路２０の第２端子２０ｂへ出力する。Ａ／Ｄ変換回路３０が４ビットのデジタル値Ｄを出力する場合には、増幅回路４０における利得Ｇが１６（＝２4）であれば、Ａ／Ｄ変換処理の効率の点で好適である。
【００３２】
次に、本実施形態に係るＡ／Ｄ変換装置を含む固体撮像装置１の動作について説明する。固体撮像装置１は、制御回路２００による制御の下に動作する。以下では、各フォトダイオードＰＤにおける入射光強度を１２ビットのデジタル値として出力する場合について説明する。図６は、固体撮像装置１の動作を説明するタイミングチャートである。
【００３３】
時刻ｔ１に、積分回路１０のスイッチ素子ＳＷ11が閉じて、容量素子Ｃ11が放電されて、積分回路１０から出力される電圧値Ａ1がリセットされる。接続切替回路２０のスイッチ素子ＳＷ21が閉じ、スイッチ素子ＳＷ22が開く。また、Ａ／Ｄ変換回路３０の可変容量積分回路３１０のスイッチ素子ＳＷ301が閉じて可変容量部Ｃ300が放電され、また、スイッチ素子ＳＷ311〜ＳＷ314の全てが閉じ、スイッチ素子ＳＷ321〜ＳＷ324の全てが開く。その後、積分回路１０のスイッチ素子ＳＷ11が開き、Ａ／Ｄ変換回路３０の可変容量積分回路３１０のスイッチ素子ＳＷ301が開く。積分回路１０のスイッチ素子ＳＷ11が開いた後に、フォトダイオードＰＤと積分回路１０との間のスイッチ素子ＳＷが一旦閉じて開く。そして、時刻ｔ２に接続切替回路２０のスイッチ素子ＳＷ21が開く。
【００３４】
以上のようにして、時刻ｔ１から時刻ｔ２までの期間に、フォトダイオードＰＤにおける入射光強度に応じた量の電荷が積分回路１０の容量素子Ｃ11に蓄積され、これに応じた値Ａ1の電圧信号が積分回路１０から出力されて接続切替回路２０を経てＡ／Ｄ変換回路３０に入力する。そして、この電圧値Ａ1（＝Ａ2）に応じた電荷がＡ／Ｄ変換回路３０の可変容量積分回路３１０の可変容量部Ｃ300に蓄積される。
【００３５】
時刻ｔ２から時刻ｔ３までの期間に、Ａ／Ｄ変換回路３０においてＡ／Ｄ変換処理が行われる。すなわち、可変容量積分回路３１０、比較回路３２０および容量制御部３３０からなるフィードバックループの動作により、可変容量積分回路３１０の可変容量部Ｃ300の各スイッチ素子が開閉され、入力した電圧値（アナログ値）Ａ2が４ビットのデジタル値（Ｄ11〜Ｄ8）に変換され、このデジタル値が出力される。また、Ａ／Ｄ変換回路３０の可変容量積分回路３１０からは、デジタル値Ｄに対応する電圧値Ａ0と入力した電圧値Ａ2との差に応じた電圧値Ａ3が出力される。
【００３６】
時刻ｔ３から時刻ｔ４までの期間に、各ユニット１００mのスイッチ素子ＳＷ5が順次に閉じて、各ユニット１００mのＡ／Ｄ変換回路３０から出力されたデジタル値Ｄが順次に出力される。
【００３７】
時刻ｔ３の後に、増幅回路４０のスイッチ素子ＳＷ41が閉じて、容量素子Ｃ41が放電されて、増幅回路４０から出力される電圧値Ａ4がリセットされる。増幅回路４０のスイッチ素子ＳＷ42およびＳＷ45が一旦閉じて開き、また、スイッチ素子ＳＷ41が開いた後にスイッチ素子ＳＷ43およびＳＷ44が一旦閉じて開く。また、Ａ／Ｄ変換回路３０の可変容量積分回路３１０のスイッチ素子ＳＷ301が一旦閉じて開き、接続切替回路２０のスイッチ素子ＳＷ22が一旦閉じて開く。
【００３８】
以上のようにして、時刻ｔ３から時刻ｔ４までの期間に、Ａ／Ｄ変換回路３０から出力された電圧値Ａ3が増幅回路４０により１６倍に増幅され、その増幅された結果の電圧値Ａ4が増幅回路４０から出力されて接続切替回路２０を経てＡ／Ｄ変換回路３０に入力する。そして、この電圧値Ａ4（＝Ａ2）に応じた電荷がＡ／Ｄ変換回路３０の可変容量積分回路３１０の可変容量部Ｃ300に蓄積される。
【００３９】
時刻ｔ４から時刻ｔ５までの期間に、Ａ／Ｄ変換回路３０においてＡ／Ｄ変換処理が行われる。この期間のＡ／Ｄ変換回路３０の動作は、時刻ｔ２から時刻ｔ３までの期間における動作と同様である。ただし、Ａ／Ｄ変換回路３０に入力した電圧値Ａ2は、増幅回路４０から出力された電圧値Ａ4であって、時刻ｔ３から時刻ｔ４までの期間にＡ／Ｄ変換回路３０が出力したデジタル値Ｄに対応するアナログ値Ａ0とＡ／Ｄ変換回路３０が入力したアナログ値Ａ2との差（Ａ2−Ａ0）に利得Ｇ（＝２4＝１６）を乗じたものである。すなわち、時刻ｔ４から時刻ｔ５までの期間のＡ／Ｄ変換回路３０におけるＡ／Ｄ変換処理は、前の時刻ｔ２から時刻ｔ３までの期間のＡ／Ｄ変換処理での残差（Ａ2−Ａ0）を処理するものである。したがって、時刻ｔ５以降にＡ／Ｄ変換回路３０から出力されるデジタル値（Ｄ7〜Ｄ4）は、前の時刻ｔ３以降に出力されたデジタル値（Ｄ11〜Ｄ8）より下位の４ビットに相当する。
【００４０】
以降の動作も同様である。すなわち、時刻ｔ５から時刻ｔ６までの期間の動作は、前の時刻ｔ３から時刻ｔ４までの期間の動作と同様である。また、時刻ｔ６から時刻ｔ７までの期間の動作は、前の時刻ｔ４から時刻ｔ５までの期間の動作と同様である。時刻ｔ７以降にＡ／Ｄ変換回路３０から出力されるデジタル値（Ｄ3〜Ｄ0）は、前の時刻ｔ５以降に出力されたデジタル値（Ｄ7〜Ｄ4）より下位の４ビットに相当する。
【００４１】
以上のように、Ａ／Ｄ変換回路３０がアナログ値を４ビットのデジタル値に変換するものであっても、接続切替回路２０および増幅回路４０を設けて、必要に応じて、Ａ／Ｄ変換回路３０におけるＡ／Ｄ変換処理の残差を再びＡ／Ｄ変換回路３０に入力して繰り返しＡ／Ｄ変換処理することで、４ｋビット（ｋは２以上の整数）のデジタル値を得ることができる。
【００４２】
したがって、本実施形態では、出力するデジタル値のビット数が可変であるにも拘わらず、Ａ／Ｄ変換回路３０が４ビットデジタル値を出力する構成であって、従来技術の如くＤ／Ａ変換回路を備える必要がないことから、回路規模が小さく、多数のユニット１００1〜１００Mを設けてアレイ化する上で好適である。また、本実施形態では、Ｄ／Ａ変換回路を備える必要がないことから、得られるデジタル値の精度がＤ／Ａ変換の際の誤差により影響を受けることがなく、Ａ／Ｄ変換誤差が小さい。さらに、本実施形態では、電荷保存則を利用してＡ／Ｄ変換処理を行うとともに多ビット化を図るものであるから、この点でもＡ／Ｄ変換誤差が小さい。
【００４３】
また、本実施形態に係る固体撮像装置１を用いれば、例えば、精度が低くてもよいが高速で動画を撮像する必要があるときには、制御回路２００による制御によりＡ／Ｄ変換処理の繰り返し回数を少なくして、その動画を撮像する。一方、低速でもよいが高精度で静止画を撮像する必要があるときには、制御回路２００による制御によりＡ／Ｄ変換処理の繰り返し回数を多くして、その制止画を撮像する。このように、必要に応じてＡ／Ｄ変換処理すなわち撮像動作の高速化または高精度化を図ることができる。
【００４４】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態の動作の説明では、４ビットＡ／Ｄ変換処理を３回繰り返すことで１２ビットのデジタル値を得るものであったが、１回のみ行って４ビットのデジタル値を得てもよいし、２回行って８ビットのデジタル値を得てもよいし、４回行って１６ビットのデジタル値を得てもよく、一般に、ｋ回行って４ｋビットのデジタル値を得ることができる。また、上記実施形態では、Ａ／Ｄ変換回路３０は、１回のＡ／Ｄ変換処理で４ビットのデジタル値を出力するものであったが、これとは異なるビット数のデジタル値を出力するものであってもよい。
【００４５】
【発明の効果】
以上、詳細に説明したとおり、本発明に係るＡ／Ｄ変換装置によれば、制御手段により制御されて、接続切替回路の第１端子に入力したアナログ値が第３端子よりＡ／Ｄ変換回路に入力し、このアナログ値がＡ／Ｄ変換回路によりデジタル値に変換されて、このデジタル値がＡ／Ｄ変換回路より出力される。更に多くのビット数のデジタル値を得たい場合には、Ａ／Ｄ変換回路から出力されたデジタル値に対応するアナログ値とＡ／Ｄ変換回路に入力したアナログ値との差が増幅回路により増幅され、この増幅されたアナログ値が接続切替回路の第２端子および第３端子を経てＡ／Ｄ変換回路に入力し、このアナログ値がＡ／Ｄ変換回路によりデジタル値（前に出力されたデジタル値の下位のビットに相当する）に変換されて、このデジタル値がＡ／Ｄ変換回路より出力される。
【００４６】
したがって、このＡ／Ｄ変換装置を用いれば、出力するデジタル値のビット数が可変であるにも拘わらず、Ａ／Ｄ変換回路が少ないビット数のデジタル値を出力する構成であって、従来技術の如くＤ／Ａ変換回路を備える必要がないことから、回路規模が小さく、アレイ化する上で好適である。また、Ｄ／Ａ変換回路を備える必要がないことから、得られるデジタル値の精度がＤ／Ａ変換の際の誤差により影響を受けることがなく、Ａ／Ｄ変換誤差が小さい。
【００４７】
また、本発明に係るＡ／Ｄ変換装置は、Ａ／Ｄ変換回路がｎビット（ｎは１以上の整数）のデジタル値を出力し、増幅回路が上記差を２n倍に増幅するのが好適であり、この場合には最も効率的にＡ／Ｄ変換処理が行われる。
【００４８】
また、本発明に係る固体撮像装置によれば、光検出素子における入射光強度に応じた値の電流信号は、光検出素子から出力されて積分回路において積分され、この電流信号値に応じた値の電圧信号が積分回路から出力される。積分回路から出力された電圧信号値（アナログ値）は、上記のＡ／Ｄ変換装置によりデジタル値に変換される。したがって、この固体撮像装置を用いれば、例えば、精度が低くてもよいが高速で動画を撮像する必要があるときには、Ａ／Ｄ変換処理の繰り返し回数を少なくして、その動画を撮像する。一方、低速でもよいが高精度で静止画を撮像する必要があるときには、Ａ／Ｄ変換処理の繰り返し回数を多くして、その制止画を撮像する。このように、必要に応じてＡ／Ｄ変換処理すなわち撮像動作の高速化または高精度化を図ることができる。
【図面の簡単な説明】
【図１】本実施形態に係るＡ／Ｄ変換装置を含む固体撮像装置１の構成図である。
【図２】積分回路１０の回路図である。
【図３】Ａ／Ｄ変換回路３０の回路図である。
【図４】Ａ／Ｄ変換回路３０の可変容量部Ｃ300の回路図である。
【図５】増幅回路４０の回路図である。
【図６】固体撮像装置１の動作を説明するタイミングチャートである。
【符号の説明】
１…固体撮像装置、１０…積分回路、２０…接続切替回路、３０…Ａ／Ｄ変換回路、４０…増幅回路、２００…制御回路、３１０…可変容量積分回路、３２０…比較回路、３３０…容量制御部。
Claims (3)
- 第１端子、第２端子および第３端子を有し、前記第１端子または前記第２端子の何れかを前記第３端子に接続する接続切替回路と、
前記接続切替回路の前記第３端子よりアナログ値を入力し、このアナログ値をデジタル値に変換して、このデジタル値を出力するとともに、このデジタル値に対応するアナログ値と入力したアナログ値との差に応じたアナログ値を出力するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換回路から出力されたアナログ値に基づいて、前記Ａ／Ｄ変換回路から出力されたデジタル値に対応するアナログ値と、前記Ａ／Ｄ変換回路に入力したアナログ値との差を増幅して、この増幅して得られたアナログ値を前記接続切替回路の前記第２端子へ出力する増幅回路と、
前記接続切替回路における前記第１端子、前記第２端子および前記第３端子の間の接続の切替を制御する制御手段と、
を備え、
前記Ａ／Ｄ変換回路が、
前記接続切替回路の前記第３端子から出力されたアナログ値を入力する容量素子と、前記容量素子から出力されるアナログ値を入力端子に入力するアンプと、前記アンプの入力端子と出力端子との間に設けられ容量値が可変である可変容量部と、前記アンプの入力端子と出力端子との間に設けられたスイッチ素子とを有し、前記接続切替回路の前記第３端子から出力されたアナログ値に応じた量の電荷を前記可変容量部に蓄積して、その蓄積電荷量に応じた値の積分信号を前記アンプの出力端子から出力する可変容量積分回路と、
前記可変容量積分回路から出力された積分信号を入力し、この積分信号の値と基準値とを大小比較して、この比較結果を表す比較結果信号を出力する比較回路と、
前記比較回路から出力された比較結果信号を入力し、この比較結果信号に基づいて前記可変容量部の容量値を制御するとともに、この比較結果信号に基づいて前記積分信号の値と前記基準値とが所定の分解能で一致していると判断した場合に前記可変容量部の容量値に応じたデジタル値を出力する容量制御部と、
を含み、
前記接続切替回路の前記第３端子より出力されたアナログ値を入力してデジタル値に変換した際に、前記可変容量積分回路から前記比較回路へ出力される積分信号の値を、前記差に応じたアナログ値として前記増幅回路へ出力し、
前記増幅回路により増幅されて前記接続切替回路の前記第３端子より出力されたアナログ値を入力してデジタル値に変換する、
ことを特徴とするＡ／Ｄ変換装置。 - 前記Ａ／Ｄ変換回路がｎビット（ｎは１以上の整数）の前記デジタル値を出力し、前記増幅回路が前記差を２n倍に増幅する、ことを特徴とする請求項１記載のＡ／Ｄ変換装置。
- 入射光強度に応じた値の電流信号を出力する光検出素子と、
前記光検出素子から出力された電流信号を入力し積分して、この電流信号値に応じた値の電圧信号を出力する積分回路と、
前記積分回路から出力された電圧信号を入力して、この電圧信号値をデジタル値に変換する請求項１記載のＡ／Ｄ変換装置と、
を備えることを特徴とする固体撮像装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227467A JP4489914B2 (ja) | 2000-07-27 | 2000-07-27 | Ａ／ｄ変換装置および固体撮像装置 |
| PCT/JP2001/006508 WO2002011290A1 (fr) | 2000-07-27 | 2001-07-27 | Convertisseur a/n et camera a semi-conducteur |
| EP01984390A EP1330037B1 (en) | 2000-07-27 | 2001-07-27 | A/d converter and solid-state camera |
| DE60114870T DE60114870T2 (de) | 2000-07-27 | 2001-07-27 | A/d-umsetzer und festkörperkamera |
| AU2002227521A AU2002227521A1 (en) | 2000-07-27 | 2001-07-27 | A/d converter and solid-state camera |
| US10/343,016 US6670903B2 (en) | 2000-07-27 | 2001-07-27 | A/D converter and solid-state camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227467A JP4489914B2 (ja) | 2000-07-27 | 2000-07-27 | Ａ／ｄ変換装置および固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043941A JP2002043941A (ja) | 2002-02-08 |
| JP4489914B2 true JP4489914B2 (ja) | 2010-06-23 |
Family
ID=18720912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000227467A Expired - Fee Related JP4489914B2 (ja) | 2000-07-27 | 2000-07-27 | Ａ／ｄ変換装置および固体撮像装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6670903B2 (ja) |
| EP (1) | EP1330037B1 (ja) |
| JP (1) | JP4489914B2 (ja) |
| AU (1) | AU2002227521A1 (ja) |
| DE (1) | DE60114870T2 (ja) |
| WO (1) | WO2002011290A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4293588B2 (ja) * | 2002-12-16 | 2009-07-08 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2004200794A (ja) * | 2002-12-16 | 2004-07-15 | Hamamatsu Photonics Kk | 光検出装置 |
| JP3977735B2 (ja) * | 2002-12-25 | 2007-09-19 | 浜松ホトニクス株式会社 | 光検出装置 |
| US6885331B2 (en) * | 2003-09-15 | 2005-04-26 | Micron Technology, Inc. | Ramp generation with capacitors |
| US7812098B2 (en) * | 2006-03-31 | 2010-10-12 | Depuy Products, Inc. | Bearing material of medical implant having reduced wear rate and method for reducing wear rate |
| US7388535B1 (en) * | 2006-07-20 | 2008-06-17 | Nortel Networks Limited | Digitizing front end for optical receiver |
| JP4837501B2 (ja) * | 2006-09-06 | 2011-12-14 | 浜松ホトニクス株式会社 | Ａｄ変換回路および光検出装置 |
| JP5091695B2 (ja) * | 2008-01-24 | 2012-12-05 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP5155759B2 (ja) * | 2008-07-17 | 2013-03-06 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| US10198939B1 (en) * | 2017-10-02 | 2019-02-05 | Siemens Aktiengesellschaft | Process automation device |
| CN112954237A (zh) * | 2021-02-07 | 2021-06-11 | 电子科技大学 | 一种用于光电探测器的自适应可变增益积分电路 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384451A (en) * | 1976-12-29 | 1978-07-25 | Yokogawa Hokushin Electric Corp | Analog-digtal converter |
| JPS5619227A (en) * | 1979-07-25 | 1981-02-23 | Hitachi Ltd | A/d converter |
| JPS6319917A (ja) * | 1986-07-11 | 1988-01-27 | Omron Tateisi Electronics Co | Ａ／ｄ変換装置 |
| JPS63120426U (ja) * | 1987-01-29 | 1988-08-04 | ||
| JPH0426229A (ja) * | 1990-05-22 | 1992-01-29 | Nec Corp | 直並列型アナログ／ディジタル変換器 |
| JPH04222120A (ja) * | 1990-12-21 | 1992-08-12 | Toshiba Corp | 逐次比較型アナログ・デジタル変換器 |
| JPH07202695A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 循環形ａｄ変換器 |
| JPH11145830A (ja) * | 1997-09-11 | 1999-05-28 | Lg Semicon Co Ltd | アナログ／ディジタル変換回路 |
| JP2000032342A (ja) * | 1998-07-08 | 2000-01-28 | Hamamatsu Photonics Kk | 固体撮像装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063683A (ja) * | 1983-09-16 | 1985-04-12 | Hitachi Ltd | スイツチドキヤパシタ乗算回路 |
| US5103230A (en) * | 1991-04-02 | 1992-04-07 | Burr-Brown Corporation | Precision digitized current integration and measurement circuit |
| US5235333A (en) * | 1992-03-05 | 1993-08-10 | Burr-Brown Corporation | Hysteresis-insensitive single-comparator successive approximation analog-to-digital converter |
| US5841310A (en) * | 1997-04-08 | 1998-11-24 | Burr-Brown Corporation | Current-to-voltage integrator for analog-to-digital converter, and method |
| US6369737B1 (en) * | 1997-10-30 | 2002-04-09 | The Board Of Trustees Of The Leland Stanford Junior University | Method and apparatus for converting a low dynamic range analog signal to a large dynamic range floating-point digital representation |
| US6608583B1 (en) * | 2002-04-30 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Analog signal input circuit in analog signal processing apparatus |
-
2000
- 2000-07-27 JP JP2000227467A patent/JP4489914B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-27 US US10/343,016 patent/US6670903B2/en not_active Expired - Lifetime
- 2001-07-27 EP EP01984390A patent/EP1330037B1/en not_active Expired - Lifetime
- 2001-07-27 AU AU2002227521A patent/AU2002227521A1/en not_active Abandoned
- 2001-07-27 WO PCT/JP2001/006508 patent/WO2002011290A1/ja active IP Right Grant
- 2001-07-27 DE DE60114870T patent/DE60114870T2/de not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384451A (en) * | 1976-12-29 | 1978-07-25 | Yokogawa Hokushin Electric Corp | Analog-digtal converter |
| JPS5619227A (en) * | 1979-07-25 | 1981-02-23 | Hitachi Ltd | A/d converter |
| JPS6319917A (ja) * | 1986-07-11 | 1988-01-27 | Omron Tateisi Electronics Co | Ａ／ｄ変換装置 |
| JPS63120426U (ja) * | 1987-01-29 | 1988-08-04 | ||
| JPH0426229A (ja) * | 1990-05-22 | 1992-01-29 | Nec Corp | 直並列型アナログ／ディジタル変換器 |
| JPH04222120A (ja) * | 1990-12-21 | 1992-08-12 | Toshiba Corp | 逐次比較型アナログ・デジタル変換器 |
| JPH07202695A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 循環形ａｄ変換器 |
| JPH11145830A (ja) * | 1997-09-11 | 1999-05-28 | Lg Semicon Co Ltd | アナログ／ディジタル変換回路 |
| JP2000032342A (ja) * | 1998-07-08 | 2000-01-28 | Hamamatsu Photonics Kk | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002043941A (ja) | 2002-02-08 |
| US6670903B2 (en) | 2003-12-30 |
| US20030179125A1 (en) | 2003-09-25 |
| DE60114870D1 (de) | 2005-12-15 |
| EP1330037A4 (en) | 2004-09-08 |
| EP1330037A1 (en) | 2003-07-23 |
| AU2002227521A1 (en) | 2002-02-13 |
| WO2002011290A1 (fr) | 2002-02-07 |
| DE60114870T2 (de) | 2006-08-10 |
| EP1330037B1 (en) | 2005-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41865E1 (en) | CMOS image sensor having a chopper-type comparator to perform analog correlated double sampling | |
| US7834798B2 (en) | AD converter circuit and optical sensor | |
| JP4098884B2 (ja) | 固体撮像装置 | |
| JP4523599B2 (ja) | 信号のダイナミックレンジを増加するための複数の信号利得を有するデータ信号増幅器及びプロセッサ | |
| US8553112B2 (en) | A/D converter and readout circuit | |
| US7969491B2 (en) | Light detection apparatus | |
| US9253396B2 (en) | Variable gain column amplifier adapted for use in imaging arrays | |
| JP2004304413A (ja) | イメージセンサ用２段階ａ／ｄ変換器 | |
| JP4489914B2 (ja) | Ａ／ｄ変換装置および固体撮像装置 | |
| US9967499B2 (en) | Readout circuit for image sensors | |
| KR20190021664A (ko) | 고해상도 및 고속의 투-스텝 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서 | |
| JP4722332B2 (ja) | 光検出装置 | |
| JP3308146B2 (ja) | 固体撮像装置 | |
| US7978115B2 (en) | System and method for analog-to-digital conversion | |
| US6324244B1 (en) | Computed tomography apparatus | |
| US20020166948A1 (en) | Amplifier with variable signal gain and matched gain bandwidth | |
| JP4689024B2 (ja) | Ａ／ｄ変換装置および固体撮像装置 | |
| TW202116061A (zh) | 分級式類比數位轉換器及分級式類比數位轉換器影像感測系統 | |
| US6423961B1 (en) | Pixel readout switched capacitor buffer circuit and method therefor | |
| JP4366646B2 (ja) | Ａｄ変換回路及び固体撮像装置 | |
| JP2005223647A (ja) | アナログデジタル変換器 | |
| JPH09298694A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4489914 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |