JP3966121B2 - 画面合成型表示装置 - Google Patents
画面合成型表示装置 Download PDFInfo
- Publication number
- JP3966121B2 JP3966121B2 JP2002247509A JP2002247509A JP3966121B2 JP 3966121 B2 JP3966121 B2 JP 3966121B2 JP 2002247509 A JP2002247509 A JP 2002247509A JP 2002247509 A JP2002247509 A JP 2002247509A JP 3966121 B2 JP3966121 B2 JP 3966121B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- display
- signal
- memory
- display signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
本発明は表示装置に関し、特に複数出力画面の高解像度を得るための解像度的合成や、レーダービデオ画像等の重畳的合成の機能改良に関する。
【0002】
【従来の技術】
従来の高精細(解像)度表示装置では、一般的にその解像度に対応させるために、例えば、特開平08−328540号公報に開示されているように、内部で複数画素並列処理を実施していた。そのため、H/W構成、ドライバソフトウェア等が複雑な専用設計品となっている。
【0003】
また、マルチスクリーン(複数画面)に対応し、画面を1つに合成する技術は、例えば、特開平03−084586号公報や特開2000−330502号公報に開示されているように、多く提案されている。これらは、表示デバイスとして一般的な解像度の別々の複数モニタまたはスクリーンに表示信号を出力することが前提であり、表示デバイス同士を物理的に近接して設置することにより、見た目上、近似的に1つの画像を合成している。
【0004】
加えて、上記のような合成技術においても、例えば、特開2001−128089号公報に開示されているように、表示信号切替えによるスーパーインポーズのような画面の挿入のみ行い、アナログビデオ等との画像の合成(以下、重畳表示)を実施しているものはない。
【0005】
【発明が解決しようとする課題】
前述の通り、従来の高精細(解像)度表示装置は、専用設計品となり、非常に高価な装置となるという問題がある。しかし、近年、全般的なH/Wの低価格化により、専用設計品と言えども価格低減することが要求されている。
【0006】
また、マルチスクリーン(複数画面)に対応し、画面を1つに合成する技術は表示デバイスとして別々の複数モニタまたはスクリーンに表示信号を出力することが前提である。従って、ひとつの高精細度モニタにはそのままでは適用できないという問題がある。
【0007】
加えて、上記のような合成技術では、表示信号切替えによる画面の挿入のみ行い、アナログビデオ等との画像の合成(以下、重畳表示)を実施しているものはない。
【0008】
しかし、例えば、航空管制用途等のレーダービデオについては画面の挿入ではなく重畳表示が必要である。
【0009】
本発明の主な目的はグラフィックアダプタとOSの技術革新により標準サポートされはじめたマルチモニタ機能を利用し、それらをフレームメモリ等によりH/W合成し、高精細度モニタに表示すること及び重畳表示を行うことを特徴とした画面合成型表示装置を提供することにある。
【0010】
本発明の画面合成型表示装置は、コンピュータから出力される二系統の表示信号を合成して一系統の表示信号として出力する画面合成型表示装置であって、コンピュータのマルチモニタ機能により出力された第1の表示信号と第2の表示信号をそれぞれ入力して内部処理に適した形に変換して1次バッファ用メモリに出力する信号入力手段と、1次バッファ用メモリの出力の、第1の表示信号と第2の表示信号の持つそれぞれの解像度を足し合わせるマージ処理を実行するクロマキ合成機能手段と、フレームメモリで構成され、クロマキ合成機能手段の出力を解像度方向に合成して蓄積する出力画像用メモリと、外部に接続されたモニタ装置に対応するTV走査に同期した速度で前記出力画像用メモリの蓄積内容を読み出して解像度合成表示信号を出力する信号出力手段とを備えたことを特徴とする。
【0011】
本発明の画面合成型表示装置は、コンピュータから出力される二系統の表示信号を合成して一系統の表示信号として出力する画面合成型表示装置であって、コンピュータのマルチモニタ機能により出力された第1の表示信号と第2の表示信号の二系統の表示信号又は異なるコンピュータからそれぞれ出力された第3の表示信号と第4の表示信号の二系統の表示信号のいずれかの二系統の表示信号を入力して内部処理に適した形に変換して出力する信号入力手段と、信号入力手段の出力を同期制御して1次バッファ用メモリに出力する同期制御手段と、1次バッファ用メモリの出力の、二系統の表示信号のクロマキ処理を実行するクロマキ合成機能手段と、フレームメモリで構成され、クロマキ合成機能手段の出力をクロマキ重畳して蓄積する出力画像用メモリと、外部に接続されたモニタ装置に対応するTV走査に同期した速度で出力画像用メモリの蓄積内容を読み出して重畳表示信号を出力する信号出力手段とを備えたことを特徴とする。
【0012】
本発明の画面合成型表示装置は、ビデオ信号を入力してスキャンコンバートするスキャンコンバータと、スキャンコンバータの出力を蓄積するビデオ対応用メモリと、ビデオ対応用メモリの読み出しを入力し輝度処理して出力するトレイル用LUT(ルックアップテーブル)を更に備え、クロマキ合成機能手段は、1次バッファ用メモリの出力とトレイル用LUTで輝度処理された出力とをクロマキ合成して出力画像用メモリに書き込むことを特徴とする。
【0017】
【発明の実施の形態】
本発明の上記および他の目的、特徴および利点を明確にすべく、以下添付した図面を参照しながら、本発明の実施の形態につき詳細に説明する。
【0018】
図1は、画面合成機能部100のブロック図である。図1を参照すると、図2、図3の画面合成機能部100は、コンピュータが出力する表示信号1、2を入力し内部処理に適した形に変換(A/D変換等)する入力I/F(インターフェース)101及び102、入力I/F101及び102の出力を同期制御して出力する同期制御部103、同期制御部103の出力を蓄積する1次バッファ用メモリ104、他ビデオ信号3をスキャンコンバートするS/C(スキャンコンバータ)107、S/C107の出力を蓄積するビデオ対応用メモリ108、ビデオ対応用メモリ108の読み出しを入力し輝度処理して出力するトレイル用LUT(ルックアップテーブル)112、1次バッファ用メモリ104の出力とトレイル用LUT112の出力をクロマキ処理するクロマキ合成機能部106、クロマキ合成機能部106の出力を蓄積するフレームメモリとして構成される出力画像用メモリ109、出力画像用メモリ109からTV走査に同期した読み出しを行い、D/A変換やデジタルI/F用トランスミッタ処理等を実施して表示信号を出力する出力I/F(インターフェース)110及び111、同期制御部103、クロマキ合成機能部106、S/C107を制御する制御CPU105、を含んで構成される。
【0019】
他ビデオ信号3が、不要であればS/C107、ビデオ対応用メモリ108、トレイル用LUT(ルックアップテーブル)112は備えなくてもよい。
【0020】
表示信号1、2は、PC(パーソナルコンピュータ)等のマルチモニタ機能により出力された表示信号(例えば、図2に示す表示信号1、2)または、別々のPCから出力された表示信号(例えば、図3に示す表示信号1、2)とし、表示信号1と表示信号2は、別系統である。
【0021】
高解像度対応を実施する場合、表示信号1、2はそれぞれ入力I/F101、102にて受信され、同期制御部103を介して1次バッファ用メモリ104へ蓄積される。1次バッファ用メモリ104の読み出しはクロマキ合成機能部106を介して、出力画像用メモリ109に書き込まれる。なお、出力画像用メモリ109は通常フレームメモリとして構成される。出力画像用メモリ109の読み出しは、高精細モニタ204のTV走査に同期したタイミングで行われ、出力I/F110を介して高精細表示信号4として出力される。
【0022】
また、重畳表示を行う場合、レーダービデオ等の他ビデオ信号3は必要に応じS/C(スキャンコンバータ)107によりスキャンコンバートされ、ビデオ対応用メモリ108に蓄積される。ビデオ対応用メモリ108の読み出しは、トレイル用LUT(ルックアップテーブル)112を介してクロマキ合成機能部106に出力される。ここで、1次バッファ用メモリ104の読み出しとクロマキ合成され、出力画像用メモリ109に書き込まれる。出力画像用メモリ109の読み出しは一般的なモニタのTV走査に同期したタイミングで行われ、出力I/F111を介して重畳表示信号5として出力される。
【0023】
なお、用途によって、1次バッファ用メモリ104とビデオ対応用メモリ108を共通的に使用したり、表示信号2を他ビデオ信号3にとして使用できることは自明である。
【0024】
図1のPC等のマルチモニタ機能は、一台のコンピュータに複数のディスプレイを取り付け、それらを全て同一のデスクトップ領域の中で使用可能にする機能等であるが、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な説明は省略する。
【0025】
以下、本実施の形態の動作につき説明する。高解像度対応を行う場合は、1画面としてカーソル制御等を行うために、マルチモニタ機能により出力された表示信号(例えば、図2に示す表示信号1、2)を利用する。
【0026】
重畳表示を行う場合は、PC等のマルチモニタ機能により出力された表示信号(例えば、図2に示す表示信号1、2)または、別々のPCから出力された表示信号(例えば、図3に示す表示信号1、2)を利用する。
【0027】
入力I/F101、102は、表示信号1、2を受け、内部処理に適した形に変換(A/D変換等)を行う。入力I/F101、102の出力は、制御CPU105の制御を受けた同期制御部103により同期制御を実施された上で、1次バッファ用メモリ104に書き込まれる。
【0028】
最初に、高解像度対応を実施する場合について説明する。1次バッファ用メモリ104の内容は、制御CPU105の指示により、読み出され、クロマキ合成機能部106は解像度足し合わせ(マージ)処理のみを実施し、出力画像用メモリ109に書き込みを行う。この場合、表示信号1、2の持つ解像度を足し合わせた解像度で書き込みを行う。例えば、表示信号1、2が、1024×1280画素の解像度を持つ場合、出力画像用メモリ109には計2048×1280の解像度の画面情報が書き込まれる。出力I/F110は、高精細表示信号4に適した高速の読み出し速度で出力画像用メモリ109からTV走査に同期して読み出しを行い、D/A変換やデジタルI/F用トランスミッタ処理等を実施し、高精細表示信号4を出力する。
【0029】
次に、表示信号1、2を重畳表示する場合について説明する。1次バッファ用メモリ104の内容は、制御CPU105の指示により読み出され、クロマキ合成機能部106は、クロマキ処理を実施し、出力画像用メモリ109に書き込みを行う。この場合、表示信号1、2をクロマキ重畳した書き込みを行い、解像度は変更しない。本機能は例えば、表示オブジェクトが多数有り、更新頻度が高い等の理由により、表示負荷が重いために別々のPC等で並列処理を実施する場合に有効である。出力I/F111は、重畳表示信号5に適した通常の速度で出力画像用メモリ109からのTV走査に同期した読み出しを行い、D/A変換やデジタルI/F用トランスミッタ処理等を実施し、重畳表示信号5を出力する。
【0030】
次に、他のビデオ信号(他ビデオ信号)を合成する場合について説明する。その基本的構成は上記の通りであるが、図1の波線部分では他ビデオ信号3の合成についてさらに工夫している。例えば、他ビデオ信号3として、レーダ等のビデオ画像を表示する場合には、図1の波線部分のS/C107、ビデオ対応用メモリ108及びトレイル用LUT112を追加する(簡易な拡張)。レーダービデオ等の他ビデオ信号3は、必要に応じS/C107によりスキャンコンバートされ、ビデオ対応用メモリ108に蓄積される。トレイル用LUT112は、高速にビデオ画像の輝度を変更させるために用いる。トレイル用LUT112はビデオ対応用メモリ108の読み出しを入力され、前述の輝度処理を行った後、その出力をクロマキ合成機能部106に出力する。クロマキ合成機能部106は、1次バッファ用メモリ104の読み出してトレイル用LUT112とのクロマキ合成を行い、結果を出力画像用メモリ109に書き込む。以降の動作は第1の形態と同様であるため省略する。このように、本形態では、さらに、他のビデオ信号の合成を容易な追加により実現できるという効果が得られる。
【0031】
図2は、図1に示す画面合成機能部100を使用した画面合成型表示装置の第1の実施例である。
【0032】
本発明による画面合成型表示装置は、例えば、図2に示すようにPC201等で実現されているマルチモニタ機能の後段に画面合成機能部100を設けたことを特徴としている。この画面合成機能部100には、マルチモニタ機能によりあたかもモニタ202とモニタ203が、一つのデスクトップ画面のように扱われている別々の表示信号1、2が入力される。
【0033】
画面合成機能部100は、出力画像用メモリ109においてフレームメモリ等を有し、表示信号1、2をフレームメモリ等上で解像度方向に合成(マージ)を行い、高精細モニタ204の高速なタイミングに合わせた高精細表示信号4を出力するという動作を実行する。
【0034】
従って、安価なPC201等を用いて簡単に高精細(解像)度表示装置を構築できるという効果が得られる。なお、本構成による画面合成型表示装置は、PC側がマルチモニタ機能さえ有していれば、OSの種類やドライバ等に左右されないという効果も得られる。
【0035】
PC201等からのマルチモニタ用の表示信号1、2は、画面合成機能部100に供給され、合成処理される。その出力は、高精細表示信号4として高精細モニタ204に出力される。高精細モニタ204ではモニタ202とモニタ203の解像度を足し合わせた解像度での表示が実現される。
【0036】
図3は、図1に示す画面合成機能部100を使用した画面合成型表示装置の第2の実施例である。上段は、PC301、302からの表示信号1、2がそれぞれモニタ303及びモニタ304に表示される構成である。下段は、画面合成機能部100を用いることによって重畳表示信号5が出力されてモニタ303に表示される構成である。画面合成機能部100は、同期制御部103を有するため、図3に示すように別々のPC301、302等の表示信号1、2を入力することが可能であり、別々のグラフィックアダプタからの表示信号でも対応可能である。また、画面合成機能部100は、クロマキ合成機能部106とトレイル用LUT112を有している。これらにより、別々のPC301、302等により並列処理された画像の重畳表示、表示信号2をレーダー等の他ビデオ信号とした場合の重畳表示、トレイル用LUT112を利用した高速ビデオトレイル表示を可能とする。
【0037】
なお、本発明が上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【0038】
【発明の効果】
以上説明したように、本発明によれば、PC等の複数出力画像を画面合成機能により合成するという基本構成に基づき、マルチモニタ機能を利用し、それらをフレームメモリ等によりH/W合成し、高精細度モニタに表示することにより、簡単な構成で、安価に高精細表示装置を実現できるという効果がある。
【0039】
また、本発明の画面合成機能は、OSの種類に左右されず、並列処理された表示画面をクロマキ重畳することもできるという効果がある。
【0040】
さらに、本発明の画面合成機能は、同期制御により別々のグラフィックアダプタからの表示信号にも対応可能であるという効果がある。
【0041】
さらに、簡易な拡張により他種ビデオ画像合成もでき、トレイル用LUT(ルックアップテーブルユニット)をもちビデオトレイル表示等を高速に実現することも可能であるという効果がある。
【図面の簡単な説明】
【図1】画面合成機能部のブロック図である。
【図2】画面合成機能部を使用した画面合成型表示装置の第1の実施例である。
【図3】画面合成機能部を使用した画面合成型表示装置の第2の実施例である。
【符号の説明】
1、2 表示信号
3 他ビデオ信号
4 高精細表示信号
5 重畳表示信号
100 画面合成機能部
101、102 入力I/F
103 同期制御部
104 1次バッファ用メモリ
105 制御CPU
106 クロマキ合成機能部
107 S/C(スキャンコンバータ)
108 ビデオ対応用メモリ
109 出力画像用メモリ
110、111 出力I/F
112 トレイル用LUT(ルックアップテーブル)
201 PC
202、203 モニタ
204 高精細モニタ
301、302 PC
303、304 モニタ
Claims (3)
- コンピュータから出力される二系統の表示信号を合成して一系統の表示信号として出力する画面合成型表示装置において、
前記コンピュータのマルチモニタ機能により出力された第1の表示信号と第2の表示信号をそれぞれ入力して内部処理に適した形に変換して1次バッファ用メモリに出力する信号入力手段と、
前記1次バッファ用メモリの出力の、前記第1の表示信号と第2の表示信号の持つそれぞれの解像度を足し合わせるマージ処理を実行するクロマキ合成機能手段と、
フレームメモリで構成され、前記クロマキ合成機能手段の出力を解像度方向に合成して蓄積する出力画像用メモリと、
外部に接続されたモニタ装置に対応するTV走査に同期した速度で前記出力画像用メモリの蓄積内容を読み出して解像度合成表示信号を出力する信号出力手段と、
を備えたことを特徴とする画面合成型表示装置。 - コンピュータから出力される二系統の表示信号を合成して一系統の表示信号として出力する画面合成型表示装置において、
前記コンピュータのマルチモニタ機能により出力された第1の表示信号と第2の表示信号の二系統の表示信号又は異なるコンピュータからそれぞれ出力された第3の表示信号と第4の表示信号の二系統の表示信号のいずれかの二系統の表示信号を入力して内部処理に適した形に変換して出力する信号入力手段と、
前記信号入力手段の出力を同期制御して1次バッファ用メモリに出力する同期制御手段と、
前記1次バッファ用メモリの出力の、前記二系統の表示信号のクロマキ処理を実行するクロマキ合成機能手段と、
フレームメモリで構成され、前記クロマキ合成機能手段の出力をクロマキ重畳して蓄積する出力画像用メモリと、
外部に接続されたモニタ装置に対応するTV走査に同期した速度で前記出力画像用メモリの蓄積内容を読み出して重畳表示信号を出力する信号出力手段と、
を備えたことを特徴とする画面合成型表示装置。 - ビデオ信号を入力してスキャンコンバートするスキャンコンバータと、前記スキャンコンバータの出力を蓄積するビデオ対応用メモリと、前記ビデオ対応用メモリの読み出しを入力し輝度処理して出力するトレイル用LUT(ルックアップテーブル)を更に備え、
クロマキ合成機能手段は、前記1次バッファ用メモリの出力と前記トレイル用LUTで輝度処理された出力とをクロマキ合成して前記出力画像用メモリに書き込むことを特徴とする請求項2記載の画面合成型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247509A JP3966121B2 (ja) | 2002-08-27 | 2002-08-27 | 画面合成型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247509A JP3966121B2 (ja) | 2002-08-27 | 2002-08-27 | 画面合成型表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004085946A JP2004085946A (ja) | 2004-03-18 |
JP3966121B2 true JP3966121B2 (ja) | 2007-08-29 |
Family
ID=32055137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002247509A Expired - Fee Related JP3966121B2 (ja) | 2002-08-27 | 2002-08-27 | 画面合成型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3966121B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100365701C (zh) * | 2005-09-29 | 2008-01-30 | 广东威创日新电子有限公司 | 多层实时图像叠加控制器 |
-
2002
- 2002-08-27 JP JP2002247509A patent/JP3966121B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004085946A (ja) | 2004-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3268779B2 (ja) | ビデオウィンドウのための可変ピクセルデプスおよびフォーマット | |
KR100386579B1 (ko) | 멀티 소스용 포맷 변환 장치 | |
US5400057A (en) | Internal test circuits for color palette device | |
US5808630A (en) | Split video architecture for personal computers | |
JPH089411A (ja) | ピクセルデータの処理システムと方法 | |
US5293468A (en) | Controlled delay devices, systems and methods | |
JPH0432593B2 (ja) | ||
JPWO2004090860A1 (ja) | 映像合成回路 | |
JP3966121B2 (ja) | 画面合成型表示装置 | |
JPH01189690A (ja) | 二重画面表示制御装置 | |
JP2001128089A (ja) | マルチスクリーン用画面合成装置 | |
US20020113891A1 (en) | Multi-frequency video encoder for high resolution support | |
JP3420151B2 (ja) | 画像処理装置 | |
JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
JPS63289588A (ja) | 画像表示装置 | |
JP3633243B2 (ja) | レーダ表示処理装置 | |
JPH11338408A (ja) | スキャンコンバータ | |
JPH03289700A (ja) | グラフィック表示装置 | |
KR100744519B1 (ko) | 온 스크린 디스플레이 스케일링 장치 및 그 방법 | |
JPH02222029A (ja) | 動画・静止画表示装置 | |
JP2001169311A (ja) | 画像比較装置 | |
JPS6047792B2 (ja) | 2画面カラ−テレビジヨン受信機 | |
JPH10327320A (ja) | 画像読み取り装置 | |
JPS62153894A (ja) | 画像表示装置 | |
JPH0451091A (ja) | 画像信号発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050308 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |