JPS63289588A

JPS63289588A - 画像表示装置

Info

Publication number: JPS63289588A
Application number: JP62125468A
Authority: JP
Inventors: 猛柳沢
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-05-22
Filing date: 1987-05-22
Publication date: 1988-11-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　　要〕動画像をディジタル化し、コンピュータ等からのディジ
タル静止画像と画面合成して表示する画像表示装置であ
って、画面合成前に画像の縮ｌ」い拡張機能を付加する
ことにより、動画像を静止画と同等に保存可能にしたも
のである。

（産業上の利用分野〕本発明は、画像表示装置に関し、特に静止画像と動画像
を画面合成する画像表示装置に関するものである。

パソコン等の静止画像と、テレビ・ビデオ等の動画像と
を合成することは、生の映像にデータという付加価値が
加わることとなって種々の利用価値があり、これに伴っ
て表示方式も多岐に渡って工夫されることが必要である
。

〔従来の技術〕

第８図は従来から用いられている画面合成するための画
像表示装置を示すもので、図中、５１はパソコン等の文
字・図形情報をＣＰＵバスを介して入力して記憶する静
止画メモリ、５２は静止画メモリ５１のディジタルデー
タをアナログ信号に変換するＡ／Ｄ変換器、５３はビデ
オ信号（ＮＴＳＣ信号）を、Ｒ（赤）、Ｇ（緑）、Ｂ（
青）アナログ信号に変換するためのインタフェース回路
、５４はＲＳＧ、Ｂアナログ信号の周波数をパソコン等
の表示装置の表示周波数に変換する周波数変換回路、５
５はアナログ静止画像とアナログ動画像とを選択・重畳
する合成回路、そして５６は合成回路５５のアナログ信
号出力を表示するＣ　Ｒ′ｒである。

このような従来の画像表示装置では、第９図に示すよう
に、ＣＰＵ　（図示せず）側からの静止画の中央部に動
画を嵌め込むように、或いはこの逆になるようにアナロ
グ合成回路５５を制御してい゛る。

〔発明が解決しようとする問題点〕

上記の従来の画像表示装置では、表示画面は合成画面で
あるが、この画像は単に表示されるだけであり静止画像
は保存・加工が出来ても、動画像については保存・加工
することはできないという問題点があった。

従って、本発明の目的は、静止画像と動画像を合成表示
する装置において、その動画像を保存・加工することが
できるようにすることである。

〔問題点を解決するための手段〕

本発明では、元々ディジタル信号の形で保存されている
静止画像を、動画像をディジタル化することによって両
者を合成することによって従来の問題点を解決するもの
である。但し、単に両画像を合成するだけであると、■
動画像と静止画像の表示色数が異なるために合成回路が
複雑になる、■動画像と静止画像の表示色数が異なるた
めに動画像の１コマを静止画像として保存する時に色を
圧縮する回路が必要になる、という別の問題が生ずるの
で、第１の本発明に係る画像表示装置では、第１図に概
念的に示すように、動画情報をディジタル化するディジ
タル動画情報発生回路１と、そのディジタル化された動
画情報の画素データを縮小して静止画の画素データと一
致させた動画情報を発生する画素データ縮小回路２と、
ディジタル化された静止画情報と画素データ縮小回路２
から出力される動画情報とを画面合成する合成回路３と
、この合成回路３の出力をアナログ信号に変換して表示
する表示装置４とを備えている。

また、第２の本発明に係る画像表示装置では、第２図に
概念的に示すように、動画情報をディジタル化するディ
ジタル動画情報発生回路１と、そのディジタル化された
動画情報の画素データを縮小して静止画の画素データと
一致させた動画情報を発生する画素データ縮小回路２と
、ディジタル化された静止画情報の画素データを拡張し
て動画情報の画素データと一致させた静止画情報を発生
する画素データ拡張回路５と、ディジタル化された動画
情報と画素データ拡張回路５から出力される静止画情報
とを画面合成する合成回路３と、合成回路３の出力をア
ナログ信号に変換して表示する表示装置４とを備えてい
る。

〔作　　　用〕

第１図に示した第１の本発明の画像表示装置においては
、アナログ動画情報をディジタル動画情報発生回路１で
ディジタル動画情報に変換し、このディジタル動画情報
を画像データ縮小回路２で静止画の画素データと一致す
るまで画素データを縮小して合成回路３に入力する。合
成回路３では、ＣＰＵ等からのディジタル静止画情報を
、画素データが縮小されたディジタル動画情報と合成さ
れて表示装置４によりアナログ信号に変換され、表示さ
れる。

そして、画素データが縮小された動画情報をＣＰＵ等に
おいて保存し且つ加工することができる。

第２図に示した第２の本発明の画像表示装置においては
、ディジタル化された動画情報は縮小されずにそのまま
合成回路３に入力され、ディジタル静止画情報は画素デ
ータ拡張回路５で拡張されて動画情報の画素データと一
敗した形で合成回路３に入力される。そして、ディジタ
ル動画情報は画素データ縮小回路２で静止画情報レベル
まで縮小されて保存・加工できるようになっている。

〔実　施　例〕

以下、本願発明に係る画像表示装置の実施例を説明する
。

第３図は第１図に示した第１の本発明の画像表示装置の
一実施例を示しており、この実施例では、ディジタル動
画情報発生回路１は、動画、即ちビデオ信号をＲ，Ｇ、
Ｂアナログ信号に変換するインタフェース回路１１と、
このインタフェース回路１１からのアナログ信号をディ
ジタル信号に変換するＡ／Ｄ変換器１２と、Ａ／Ｄ変換
器１２からのディジタル信号を記憶し必要に応じて読み
出し信号により記憶されたディジタル信号を出力する動
画メモリ１３と、で構成されている。また、表示装置４
は、合成回路３から出力される画面合成したディジタル
信号をアナログ信号に変換するＤ／Ａ変換器４１と、こ
のアナログ信号を表示するＣＲＴ４２と、を含んでいる
。更に、ＣＰＵバスからの静止画情報は、一旦、静止画
メモリ５１に格納される。

この第１の本発明では合成回路３での合成レベルを静止
画情報に一致させようとするものであり、このために用
いられる画素データ縮小回路２の具体的な回路が第４図
に示されており、この画素データ縮小回路２では、各Ｒ
，，Ｇ、Ｂ信号について３つのＯＲ回路２１〜２３で構
成されている。

以下、この画素データ縮小回路２の動作について説明す
る。

今、静止画が４ビット／画素（Ｒ，Ｇ、Ｂ及び共通輝度
の“１′又は“０″）で１６色を表示し、動画が１８ビ
ット／画素（ＲＳＧ、Ｂ各６ビツトの輝度レベル）で２
６２１４４色を表示する通常の場合を考えると、Ｒ，Ｇ
、Ｂ各６ビソトの動画データを１６色の静止画データに
変換するため、図示の如くＲ信号を例にとれば、動画の
Ｒ信号の６ビノトのうちの上位４ビツト（Ｒ５−Ｒ２）
のうち１ビツトでも“１”であれば、ＯＲ回路２１及び
２２によりＲ情報があると見做してＯＲ回路２２よりＲ
信号を“１”とする。

また、Ｒ信号の最上位２ビフ）（Ｒ５、Ｒ４）のうちに
１ピントでも“ｌ　”があれば高輝度と見做してＯＲ回
路２１を経てＲ信号の輝度情報を“１°゛とする。そし
て、このＲ信号のみの輝度情報を、Ｇ、Ｂ信号の輝度情
報とＯＲ回路２３で合成して最終的な輝度情報を得るよ
うにしている。

このようにすることにより、Ｒ，Ｇ、Ｂ各６ビノトの計
１８ピント／画素の動画データを４ビット／画素の静止
画データに変換することができるため、第３図に示した
実施例では、ＣＰＵバスからの４ビット／画素の静止画
データと４ビット／画素の動画データとを合成回路３で
ディジタル状態で画面合成し、Ｄ／Ａ変換器４１でアナ
ログ信号に変換してＣＲＴ４２に表示する。

尚、上記の説明では、色情報は上位４ビツトの論理和を
とり、輝度情報は上位２ビツトの論理和をとったが、ピ
ント数を変更して色情報、輝度情報の闇値を変更しても
構わない。

第５図は第２の本発明に係る画像表示装置の一実施例を
示すブロンク図で、この実施例における画素データ拡張
回路５にはＣＰＵバスから静止画情報を一旦、静止画メ
モリ５１に記憶してから必要に応じて読み出し指令によ
り読み出して画素データ拡張回路５２に送るように構成
している。その他の構成は第３図に示したものと同様で
ある。

この第２の本発明は、合成回路３での合成レベルを動画
データに一致させようとするものであり、このために用
いられる画素データ拡張回路５２の具体的な構成が第６
図に示されている。

第６図では、静止画出力のうちＲ信号と輝度情報とを用
いてＲ信号を６ビツトに拡張する方法を示しており、Ｇ
、Ｂ信号についても同様に輝度信号との組み合わせで同
様に実現可能である。

まず、Ｒ信号情報がない場合、卯ち“０”の場合を考え
ると、出力ピントＲ５〜Ｒ３は共に１０゛となり、また
、セレクタＳのリセット端子ＡにＲ信号を接続している
ため、セレクタＳはリセットされ、出力ビットＲ２〜Ｒ
Ｏも°“０”となり、輝度情報によらず、６ビント出力
が全て“０”となる。

次にＲ信号情報がある場合、即ち、“１”の場合を考え
ると、出力ビットＲ５〜Ｒ３は１″となるが、出力ビッ
トＲ２〜ＲＯの出力はＲ，Ｇ、Ｂ共通の輝度情報により
制御される。即ち、輝度情報が“ｌ”の場合には、Ｒ信
号情報がセレクタＳで選択され、出力ビットＲ２〜ＲＯ
は“１”となる、また、輝度情報が“Ｏ”の場合には、
セレクタＳのＢ端子（０■）の情報が選択され、出力ビ
ットＲ２〜ＲＯは０″となる。

このように、静止画の４ビット／画素のデータは、６ｘ
３＝１８ビット／画素となり、動画の画素データと１対
１に対応することになる。

尚、説明のために、セレクタＳは３出力としたが、中間
輝度を得るために１〜５個の増減は容易に可能である。

ここで、上記の実施例のビット変換をまとめると、次の
表のようになる。

表但し、Ｘは“′０゛又は１”のいずれでもよい。

このようにして合成回路３では、１８ビット／画素同士
の静止画情報と動画情報とを画面合成して表示装置４に
表示することができるとともに、この合成画面は４ビッ
ト／画素の形でＣＰｔＪ等に保存でき且つ加工すること
もできることとなる。

ここで、合成回路３の一実施例を第７図について説明す
る。

映像周波数発生回路３１からの映像周波数信号は映像ア
ドレス発生回路３２と同期回路３３とに送られる。映像
周波アドレス発生回路３２は映像周波数信号をクロック
信号としてカウントする例えばカウンタであり、同期回
路３３からの垂直同期信号によってリセットされるよう
になっている。

映像アドレス発生回路３２はカウント値を動画表示比較
器３４に送り、この比較器３４ではＣＰＵからの動画表
示位置情報（始点アドレス、終点アドレス、及び動画幅
アドレス）を受け、この情報とカウント値とを比較する
ことにより切換回路３５を制御することにより第９図に
示すような合成画面を表示装置４に対して与えることが
できる。

尚、上記の各実施例では、動画メモリ１３、静止画メモ
リ５１を用いているが、これらのメモリは、本発明の画
像表示装置に接続されるＣＰＵ等のメモリで代用できる
ことは言うまでもない。

〔発明の効果〕

以上のように、第１及び第２の本発明においては、ディ
ジタル化された静止画情報又は動画情報の画素データレ
ベルを縮小又は拡張することにより一致させて画面合成
できるようにしたので、静止画情報の画素データレベル
で保存・加工することが可能となり、特に第２の本発明
では、動画情報の画素データレヘルで画面表示するので
木目細かい画面が得られる。

【図面の簡単な説明】

第１図は第１の本発明に係る画像表示装置の原理ブロッ
ク図、第２図は第２の本発明に係る画像表示装置の原理ブロッ
ク図、第３図は第１の本発明に係る画像表示装置の一実施例を
示すブロック図、第４図は画面データ縮小回路の一実施例を示すブロック
図、第５図は第２の本発明に係る画像表示装置の一実施例を
示すブロック図、第６図は画素データ拡張回路の一実施例を示すブロック
図、第７図は本発明に用いられる合成回路の一実施例を示す
ブロック図、第８図は従来の画像表示装置を示すブロック図、第９図
は合成画面を示す図、である。第１図及び第２図において、ｌはディノタル動画情報発
生回路、２は画素データ縮小回路、３は合成回路、４は
表示装置、５は画素データ拡張回路、をそれぞれ示す。尚、図中、同一符号は同−又は相当部分を示す。

Claims

【特許請求の範囲】

（１）動画情報をディジタル化するディジタル動画情報
発生回路（１）と、該ディジタル化された動画情報の画素データを縮小して
静止画の画素データと一致させた動画情報を発生する画
素データ縮小回路（２）と、ディジタル化された静止画
情報と前記画素データ縮小回路（２）から出力される動
画情報とを画面合成する合成回路（３）と、該合成回路（３）の出力をアナログ信号に変換して表示
する表示装置（４）と、を備えたことを特徴とする画像表示装置。
（２）前記ディジタル動画情報発生回路（１）が、必要
に応じて動画情報を読み出せるメモリ（１３）を含んで
いる特許請求の範囲第１項に記載の画像表示装置。
（３）動画情報をディジタル化するディジタル動画情報
発生回路（１）と、該ディジタル化された動画情報の画素データを縮小して
静止画の画素データと一致させた動画情報を発生する画
素データ縮小回路（２）と、ディジタル化された静止画
情報の画素データを拡張して動画情報の画素データと一
致させた静止画情報を発生する画素データ拡張回路（５
）と、ディジタル化された動画情報と前記画素データ拡
張回路（５）から出力される静止画情報とを画面合成す
る合成回路（３）と、該合成回路（３）の出力をアナログ信号に変換して表示
する表示装置（４）と、を備えたことを特徴とする画像表示装置。
（４）前記ディジタル動画情報発生回路（１）が、必要
に応じて動画情報を読み出せるメモリ（１３）を含んで
いる特許請求の範囲第３項に記載の画像表示装置。
（５）前記画素データ拡張回路（５）が、必要に応じて
静止画情報を読み出せるメモリ（５１）を含んでいる特
許請求の範囲第３項又は第４項に記載の画像表示装置。