JPH02222029A

JPH02222029A - 動画・静止画表示装置

Info

Publication number: JPH02222029A
Application number: JP4412789A
Authority: JP
Inventors: Takeshi Yanagisawa; 猛柳沢
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-02-23
Filing date: 1989-02-23
Publication date: 1990-09-04
Anticipated expiration: 2016-01-09
Also published as: JP3122996B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［概要］パソコンの表示画像に動画と静止画とを表示するように
した動画・静止画表示装置に関し、簡単な構成で動画と
静止画とをパソコン画像に同時に表示できるようにする
ことを目的とし、ビデオ信号を受けてディジタル画像信
号に変換するディジタル画像変換部と、該ディジタル画
像変換部の出力を格納する第１のメモリと、該第１のメ
モリの出力又は静止画の画像データを格納する、表示画
面と対応した画像データを格納する第２のメモリと、ビ
デオ信号を受けて水平同期信号と垂直同期信号を分離し
て出力する同期分離回路と、該水平同期信号及び垂直同
期信号を受けて前記第１及び第２のメモリに書込み又は
転送アドレスを与えるアドレス発生回路と、第２のメモ
リ出力をアナログ信号に変換して映像信号として出力す
るＤ／Ａ変換器と、垂直同期割込み及び第１のメモリか
ら第２のメモリへの動画データ転送終了後にアドレス発
生回路から与えられる転送終了割込みを受けて、動画デ
ータと静止画データの第２のメモリへの書込みの時分割
制御を行うＣＰＵとにより構成される。

［産業上の利用分野］本発明はパソコンの表示画像に動画と静止画とを表示す
るようにした動画・静止画表示装置に関する。

パーソナルコンピュータ（以下パソコンという）に文字
９図形情報と共に自然画（動画、静止画）を表示させた
いという要求がある。しかしながら、動画と静止画を同
時に扱える装置はなく、要求を満たすためには複数の装
置を設置する必要があり、設置面積の増大、コストの増
大という問題が発生している。

［従来の技術］第５図は従来の動画表示装置の構成ブロック図、第６図
は従来の静止画表示装置の構成ブロック図である。先ず
、第５図の動画表示装置について説明する。日本の標準
動画像方式であるＮＴＳＣ方式のビデオ信号は、画像変
換部１に入ってＮＴＳＣからＲＧＢへ変換される。変換
されたＲＧＢ画像信号は、各色成分毎にＡ／Ｄ変換器２
でディジタルデータに変換された後、メモリ３に格納さ
れる。メモリ３は、ランダムメモリ　（ＲＡＭ）３ａと
シリアルメモリ３ｂより構成されており、ランダムメモ
リ３ａはパソコン表示部と１対１に対応した表示用メモ
リであり、該ランダメモリ３ａに一旦格納された画像デ
ータは、シリアルメモリ３ｂに移された後、出力される
。

一方、ビデオ信号は同期分離回路４に入って、水平同期
信号と垂直同期信号とが画像信号から分離され、ＮＴＳ
Ｃ水平・垂直同期信号として出力される。このＮＴＳＣ
水平・垂直同期信号は、アドレス発生部５に入る。該ア
ドレス発生部５は、ＮＴＳＣ水平・垂直同期信号から書
込みアドレスを発生してメモリ３に与える。アドレス発
生部５にはパソコン映像信号からの水平・垂直同期信号
も入っており、該アドレス発生部５はこのパソコン水平
・垂直同期信号から転送アドレスを発生してメモリ３に
与える。

ビデオ信号の周期は（１／６０）秒、パソコン映像信号
の周期は（１／８０）秒である。このように、コンピュ
ータ機器であるパソコンの同期信号と異なる周期をもつ
ビデオ信号をパソコン表示部に表示させるためには、速
度変換（スキャンコンバート）を行う必要がある。つま
り、ビデオ信号を書込む時には、ランダムメモリ３ａに
与える書込みアドレスとしてビデオ信号からとったアド
レスを用い、ランダムメモリ３ａから読出したデータを
シリアルメモリ３ｂに転送する時には、転送アドレスと
してパソコン映像信号からとったアドレスを用いる。こ
れにより速度変換が行えることになる。

シリアルメモリ３ｂの出力は、順次読出され、Ｄ／Ａ変
換器６によりアナログ信号に変換される。

そして、このＤ／Ａ変換器４の出力が映像信号としてＣ
ＲＴ等のパソコン表示部（図示せず）に表示される。な
お、パソコン表示部に表示される場合には、Ｄ／Ａ変換
器６の出力である映像信号（スキャンコンバートされた
ビデオ信号）とパソコン映像信号とか重畳回路７で合成
されたものが表示される。これにより、表示部には文字
５図形情報と共に動画が表示されることになる。

次に、第６図に示す静止画表示装置について説明する。

第５図と同一のものは、同一の符号を付して示す。この
場合には、スキャンコンバートの必要はないので、ＣＰ
Ｕを用いて、表示用メモリ（ランダムメモリ）３ａに静
止画データを書込めばよい。ＣＰＵＩ　１は、ＣＰＵバ
ス１２を介して人力される静止画ディジタイズ信号（静
止画データ）をランダムメモリ３ａに書込む。この時、
メモリ３に与えられるアドレスは、ＣＰＵ１１がらの静
止画書込要求コマンドを受けるアドレス発生部１２から
与えられる。

ランダムメモリ３ａに格納された画像データを読出す場
合には、パソコン水平・垂直同期信号を受けて、アドレ
ス発生部１２から出力される転送アドレスがメモリ３に
与えられる。ランダムメモリ３ａから読出された画像デ
ータは、シリアルメモリ３ｂに移される。シリアルメモ
リ３ｂから出力された画像データは、Ｄ／Ａ変換器６で
アナログ信号に変換された後、重畳回路７でパソコン映
像信号と合成された後、パソコン表示部に与えられる。

［発明が解決しようとする課題］第５図に示す動画表示装置では、メモリの書込みはビデ
オ信号の同期信号に制約され、読出しはパソコンの映像
信号に制約されるため、動画表示中は外部からメモリへ
のアクセスが不可能であり、静止画像を書込むことがで
きないという不具合があった。これに対し、第６図に示
す静止画表示装置では、リアルタイムにビデオ信号をデ
ィジタイズする回路が欠落しているため、動画に対応で
きないという不具合があった。

本発明はこのような課題に鑑みてなされたものであって
、簡単な構成で動画と静止画とをパソコン画像に同時に
表示できる動画・静止画表示装置を提供することを目的
としている。

［課題を解決するための手段］第１図は本発明の原理ブロック図である。第５図と同一
のものは、同一の符号を付して示す。図において、２１
はビデオ信号を受けてディジタル画像信号に変換するデ
ィジタル画像変換部、２２は該ディジタル画像変換部２
１の出力を格納する第１のメモリ、２３は該第１のメモ
リ２２の出力又は静止画の画像データを格納する、表示
画面と対応した画像データを格納する第２のメモリであ
る。これら第１及び第２のメモリ２２．２３はデータの
書込み及び読出しが独立に格納な２ポートメモリである
。

４はビデオ信号を受けて水平同期信号と垂直同期信号を
分離して出力する同期分離回路、２４は該水平同期信号
及び垂直同期信号を受けて前記第１及び第２のメモリ２
２．２３に書込み又は転送アドレスを与えるアドレス発
生回路、６は第２のメモリ２３出力をアナログ信号に変
換して映像信号として出力するＤ／Ａ変換器、２５は垂
直同期割込み及び第１のメモリ２２から第２のメモリ２
３への動画データ転送終了後にアドレス発生回路２４か
ら与えられる転送終了割込みを受けて、動画データと静
止画データの第２のメモリ２３への書込みの時分割制御
を行うＣＰＵ、２６は静止画の画像データが入力される
ＣＰＵデータバス、２７はＣＰＵ２５と同期分離回路４
及びアドレス発生回路２４間を接続するＣＰＵ制御／ア
ドレスバスである。

［作用］ビデオ信号については、直接表示用メモリ（第２のメモ
リ２３）に書込まないで、−旦バッファメモリ（第１の
メモリ２２）に格納する。そして、同期分離回路４から
与えられる垂直同期信号割込み及び第１のメモリ２２か
ら第２のメモリ２３への動画転送終了後にアドレス発生
回路２４から与えられる転送終了割込みを受けたＣＰＵ
２５の時分割制御により第１のメモリ２２から第２のメ
モリ２３への動画データ書込みと、ＣＰＵデータバス２
６からの静止画画像データの書込みを行う。

このような構成をとることにより動画表示中であっても
外部からメモリへのアクセスが可能となり、静止画像を
書込むことができ、パソコンの表示部に動画と静止画の
同時表示が可能となる。

［実施例］以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す構成ブロック図である
。第１図と同一のものは、同一の符号を付して示す。デ
ィジタル画像変換部２１は、ＮＴＳＣ方式からＲＧＢ方
式に変換する変換部２１ａと該変換部２１ａ出力をディ
ジタルデータに変換するＡ／Ｄ変換器２１ｂより構成さ
れている。第１のメモリ２２は、ランダムメモリ２２ａ
及びシリアルメモリ２２ｂより構成されており、第２の
メモリ２３はランダムメモリ２３ａ及びシリアルメモリ
２３ｂより構成されている。

前記Ａ／Ｄ変換器２１ｂの出力は、先ずシリアルメモリ
２２ｂに入り、シリアルメモリ２２ｂから読出されたデ
ータはランダムメモリ２２ａに入っている。これに対し
て、第２のメモリ２３の場合には、ランダムメモリ２３
ａからシリアルメモリ２３ｂにデータが移動する構成に
なっている。

これらメモリの容量としては、第１のメモリ２２が例え
ば６８０ドツト×４８０ライン、第２のメモリ２３が例
えば１０２４ドツト×７６８ラインである。

３０は静止画像データを格納するハードディスク、３１
は静止画像を読込んでカラー画像データとして出力する
カラースキャナである。３２はＣＰＵデータバス２６と
第２のメモリ２３との間に接続された双方向バッファで
ある。このように構成された回路の動作を説明すれば、
以下のとおりである。

（動画書込み）変換部２１ａは入力ビデオ信号をＮＴＳＣ方式からＲＧ
Ｂ方式に変換する。変換された画像信号は、Ａ／Ｄ変換
器２１ｂによりディジタルデータに変換される。一方、
同期分離回路４は、ビデオ信号から水平同期信号と垂直
同期信号とを分離してアドレス発生回路２４に出力する
。該アドレス発生回路２４は、第１のメモリ２２に書込
み／転送アドレスを与える。この結果、Ａ／Ｄ変換器２
１ｂの出力は、シリアルメモリ２２ｂに画素クロックに
同期して１ライン分だけ書込まれる。この１ライン分の
データは、次に水平同期信号に同期してランダムメモリ
２２ａに転送される。このような動作を１画面分繰り返
すことで、ランダムメモリ２２ａに１画面分の画像デー
タが格納される。

ＣＰＵ２５は同期分離回路４から垂直同期信号に同期し
た割り込みを常時受けており、この垂直同期信号割込み
を受けると、第１のメモリ２２のランダムメモリ２２ａ
から第２のメモリ２３のランダムメモリ２３ａへ画像デ
ータを転送する。この時、各メモリ２２．２３へはアド
レス発生回路２４からアドレスが与えられる。この場合
において、１画面の転送時間が１／６０秒以内に終了す
ることが条件であり、特にビデオ、パソコンの水平、垂
直同期信号に同期する必要はない。アドレス発生回路２
４は１画面分のデータ転送が終了したら、ＣＰＵ２５に
対して転送終了割込みを発生する。ＣＰＵ２５は、この
転送終了割込みを受けると次の動作、例えば静止画の書
込みに移る。

（静止画書込み）ＣＰＵ２５は、前記転送終了割込みを受けると、カラー
スキャナ３１に対してデータの転送要求を行う。カラー
スキャナ３１は、ＣＰＵ２５からの画像データ転送要求
を受けると、画像をスキャンして画像データを第２のメ
モリ２３のランダムメモリ２３ａに順次書込む。ＣＰＵ
２５は、同期分離回路４から垂直同期信号割込みを受は
付けた時点でデータの書込みを終了する。そして、アド
レス発生回路２４からの転送終了割込みを受は付けると
再び静止画の書込み動作を行う。つまり、１回の書込み
動作で静止画の書込みが終了しない場合には、時分割に
より前記した書込み動作を繰返すことになる。

（自然画像表示）第２のメモリ２３のランダムメモリ２３ａに書込まれた
動画乃至は静止画は、パソコンの水平同期信号に同期し
てシリアルメモリ２３ｂに転送される。シリアルメモリ
２３ｂに転送されたデータは、パソコンの画素クロック
に同期して読出され、Ｄ／Ａ変換器６によりアナログ画
像信号に変換される。この画像信号は、重畳回路７によ
りパソコン映像信号と合成された後、パソコンの表示部
（図示せず。例えばＣＲＴ）に表示される。この結果、
表示部の状態は、第３図に示すようなものとなり、パソ
コン本来の画像ａに加えて、動画す及び静止画Ｃが同時
表示される。

第４図は、第２図回路の動作を示すタイミングチャート
である。（イ）はビデオ垂直同期信号で、その周期は１
／６０秒である。１／６０秒毎に垂直同期信号割込みが
発生し、ＣＰＵ２５に与えられる。（ロ）はビデオ入力
であり、（イ）に示す垂直同期信号に同期して画面が＃
１．＃２・・・と変化している。（ハ）は第１のメモリ
（メモリ１）のランダムメモリ２２ａから第２のメモリ
（メモリ２）のランダムメモリ２３ａへのメモリ間デー
タ転送を示している。＃０．＃１・・・とデータ転送が
終了する度に転送終了割込みが発生し、ＣＰＵ２５に与
えられる。

（ニ）は静止画書込み状態を示す。転送終了割込みが発
生してから、垂直同期信号割込みが発生するまでの間に
静止画がメモリ２に書込まれている。つまり、転送終了
割込みが発生してから、垂直同期信号割込みが発生する
までの間にＮＯＩ。

ＮＯ２，・・・と静止画を時分割で書込んでいる。例え
ば、ＮＯＩ〜ＮＯ３で１個の静止画が構成される。

本発明によれば、メモリ１のランダムメモリ２２ａから
メモリ２のランダムメモリ２３ａにデータ転送するに際
し、画像データの拡大・縮小をすることができる。拡大
する場合には、水平方向には同一画素を繰返し転送し、
垂直方向には同一ラインを繰返し転送することで実現す
ることができる。

縮小する場合には、水平方向には通常１ずつ増加する転
送アドレスを数個ずつスキップしつつ増加することで転
送量を減らし、垂直方向についてはラインをスキップし
て転送量を減らすことで実現することができる。

上述の実施例では、カラースキャナ３１から静止画を読
込む場合について説明したが、ハードディスク３０に予
め静止画データを格納しておき、順次読出すようにして
もよい。また、動画の転送をストップした状態で第２の
メモリ２３の内容をハードディスク３０に転送すること
ができ、動画を静止画として保存することができる。

［発明の効果］以上、詳細に説明したように、本発明によればビデオ信
号については、直接表示用メモリ（第２のメモリ２３）
に書込まないで、−旦バッファメモリ（第１のメモリ２
２）に格納する。そして、同期分離回路４から与えられ
る垂直同期信号割込み及び第１のメモリ２２から第２の
メモリ２３への動画転送終了後にアドレス発生回路２４
から与えられる転送終了割込みを受けたＣＰＵ２５の時
分割制御により第１のメモリ２２から第２のメモリ２３
への動画データ書込みと、ＣＰＵデータバス２６からの
静止画画像データの書込みを行うことにより、簡単な構
成で動画と静止画とをパソコン画像に同時に表示できる
動画・静止画表示装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一実施例を示す構成ブロック図、第３図はパソコンの表示状態を示す図、第４図は第２図
回路の動作を示すタイミングチャート、第５図は従来の動画表示装置の構成ブロック図、第６図
は従来の静止画表示装置の構成ブロック図である。第１図において、４は同期分離回路、６はＤ／Ａ変換器、２１はディジタル画像変換部、２２は第１のメモリ、２３は第２のメモリ、２４はアドレス発生回路、２５はＣＰＵ。２６はＣＰＵデータバス、２７はＣＰＵ制御／アドレスバスである。

Claims

【特許請求の範囲】ビデオ信号を受けてディジタル画像信号に変換するディ
ジタル画像変換部（２１）と、該ディジタル画像変換部（２１）の出力を格納する第１
のメモリ（２２）と、該第１のメモリ（２２）の出力又は静止画の画像データ
を格納する、表示画面と対応した画像データを格納する
第２のメモリ（２３）と、ビデオ信号を受けて水平同期信号と垂直同期信号を分離
して出力する同期分離回路（４）と、該水平同期信号及
び垂直同期信号を受けて前記第１及び第２のメモリ（２
２）、（２３）に書込み又は転送アドレスを与えるアド
レス発生回路（２４）と、第２のメモリ（２３）出力をアナログ信号に変換して映
像信号として出力するＤ／Ａ変換器（６）垂直同期割込
み及び第１のメモリ（２２）から第２のメモリ（２３）
への動画データ転送終了後にアドレス発生回路（２４）
から与えられる転送終了割込みを受けて、動画データと
静止画データの第２のメモリ（２３）への書込みの時分
割制御を行うＣＰＵ（２５）とにより構成されてなる動
画・静止画表示装置。