[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3942013B2 - 通信用半導体集積回路および無線通信装置 - Google Patents

通信用半導体集積回路および無線通信装置 Download PDF

Info

Publication number
JP3942013B2
JP3942013B2 JP2002018888A JP2002018888A JP3942013B2 JP 3942013 B2 JP3942013 B2 JP 3942013B2 JP 2002018888 A JP2002018888 A JP 2002018888A JP 2002018888 A JP2002018888 A JP 2002018888A JP 3942013 B2 JP3942013 B2 JP 3942013B2
Authority
JP
Japan
Prior art keywords
circuit
current
voltage
amplifier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002018888A
Other languages
English (en)
Other versions
JP2003218649A (ja
Inventor
研次 豊田
和明 堀
和彦 日笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002018888A priority Critical patent/JP3942013B2/ja
Priority to US10/323,819 priority patent/US6750719B2/en
Publication of JP2003218649A publication Critical patent/JP2003218649A/ja
Priority to US10/836,197 priority patent/US7288986B2/en
Application granted granted Critical
Publication of JP3942013B2 publication Critical patent/JP3942013B2/ja
Priority to US11/902,968 priority patent/US7463091B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G2201/00Indexing scheme relating to subclass H03G
    • H03G2201/40Combined gain and bias control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、高周波電力増幅回路のパワーコントロール信号電圧による出力電力の制御性さらには利得制御アンプの利得のリニア特性を向上させる技術に関し、特に高周波電力増幅回路を内蔵する通信用半導体集積回路およびこの通信用半導体集積回路を組み込んだ携帯電話機等の無線通信装置に適用して有効な技術に関する。
【0002】
【従来の技術】
自動車電話機、携帯電話機等の無線通信装置(移動体通信装置)の送信側出力部には、高周波電力増幅回路が組み込まれている。この高周波電力増幅回路は、最終段の半導体増幅素子がディスクリートの部品(出力パワーMOSFET等)で構成され、その前段にはリニアアンプと呼ばれる利得制御アンプ(利得制御アンプ)が接続された構成にされ、該リニアアンプおよびそのバイアス電流を与えるバイアス回路は1つの半導体チップ上に半導体集積回路として構成されることが多い。
【0003】
また、一般に、携帯電話機では使用環境に合わせて基地局からのパワーレベル指示信号によって周囲環境に適応するように出力(送信パワー)を変えて通話を行ない、他の携帯電話機との間で混信を生じさせないようシステムが構成されている。例えば北米の900MHz帯の標準方式や欧州のGSM(Global System for Mobile Communication)方式等のセルラ方式携帯電話機における送信側出力段の高周波電力増幅器モジュールは、APC(Automatic Power Control)回路から出力される制御電圧VAPCによって通話に必要な出力電力となるように、出力パワー素子のゲートバイアス電圧が制御される構成になっている。
【0004】
ところで、従来GSMやDCS(Digital Cellular System)方式の携帯電話機では、一般に利得制御アンプは段階的にゲインを切り替えるように構成されている。これに対し、CDMA(Code Division Multiple Access)方式の携帯電話機では、利得制御アンプ特に送信信号のレベルを制御するアンプは、ゲインをリニアに制御する必要がある。そこで、ベースバンド回路などから供給される出力制御電圧VAPCに対してアンプのゲインが直線的に変化するようなバイアス電流をアンプに与えるリニアゲイン変換回路が用いられている。
このリニアゲイン変換回路から出力されるバイアス電流は、制御電圧VAPCに対して指数関数的に変化することが必要とされる。そこで、従来は、例えば図8に示すようなバイポーラトランジスタQaと、制御電圧VAPCに応じてQaにベース電位を与える定電圧源VBBおよび減衰用アンプABBからなるリニアゲイン変換回路が使用されることがある。減衰用アンプABBを用いるのは、制御電圧VAPCの変動範囲が0〜2V程度であるのに対してトランジスタQaのベース電圧の変動範囲は0.7〜0.9Vと小さいためである。
【0005】
【発明が解決しようとする課題】
図8のバイアス回路は、トランジスタのベース・エミッタ間PN接合に流れる電流が指数関数的に変化することを利用して、ベース電圧を制御することで出力電流Ioutが制御電圧VAPCに対して指数関数的に変化するようにしたものであるが、トランジスタQaのベース・エミッタ間電圧VBEのバラツキや減衰用アンプABBのゲインバラツキに対して非常に敏感である。そのため、トランジスタの製造バラツキや温度変動によってリニアアンプのバイアス電流Ioutが大きく変化して、制御電圧VAPCとリニアアンプのゲインとの関係が一定にならなかったり、ゲインの可変範囲が製品によってばらついてしまうという課題があることが分かった。
【0006】
本発明の目的は、利得制御アンプとその利得を直線的に変化させるようなバイアス電流を供給するバイアス回路とを含む高周波電力増幅回路を備えた通信用半導体集積回路およびそれを用いた無線通信装置において、利得制御アンプの利得のリニア特性を向上させることにある。
本発明の他の目的は、パワーコントロール信号に基づく出力電力の制御性に優れかつ電力効率が高い高周波電力増幅回路を提供することにある。
本発明の他の目的は、無線通信装置およびそれを用いた無線通信装置の通話時間および電池寿命を長くできる高周波電力増幅回路を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0007】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、通信用高周波電力増幅回路を構成するリニアアンプにバイアス電流を供給するバイアス電流生成回路を、各々電流値の大きさと開始レベルの異なる複数の可変電流源により構成し、これらの可変電流源を入力制御電圧により制御してそれらの電流を合成してバイアス電流となすとともに、この合成電流が入力制御電圧に対して指数関数的に変化するように構成したものである。
【0008】
上記した手段によれば、バイアス電流の指数関数特性をトランジスタのベース・エミッタ間PN接合の電圧−電流特性を使用せずに、複数の電流源の電流を合成して実現するため、製造バラツキに伴なうトランジスタのベース・エミッタ間電圧のバラツキや温度変化に伴なうベース・エミッタ間電圧の変動によりバイアス電流が変化するのを回避することができる。これによって、安定した精度の高いバイアス電流をリニアアンプに供給するバイアス回路を実現できるようになる。
【0009】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図1は、通信用高周波電力増幅回路を構成する利得制御アンプとしてのリニアアンプに供給するバイアス電流を生成するバイアス回路の実施例の概略を示す。この実施例のバイアス回路20は、各々電流値の大きさと開始レベルの異なる複数の可変電流源VC1,VC2……VCnを備え、これらの可変電流源VC1,VC2……VCnを入力制御電圧VAPCにより制御してそれらの電流を合成してバイアス電流となすとともに合成電流が入力制御電圧VAPCに対して指数関数的に変化するように構成したものである。
【0010】
具体的には、可変電流源VC1,VC2……VCnはそれぞれ図2(A)に示すような電圧‐電流特性を有するように構成される。1つ1つの可変電流源の特性は、図2(A)から分かるように、それぞれ設定された基準電位VR1,VR2……VRnを中心に±ΔVの範囲だけ電流が直線的に変化するとともに、前の電流源の電流飽和到達レベルが次の電流源の電流開始レベルとほぼ一致するようにつまり電流可変範囲が重ならないように設定され、また直線の傾きつまり電流の変化率が電流源I1,I2……Inの順に大きくなるように設定されている。そして、実施例のバイアス回路20は、上記可変電流源VC1,VC2……VCnのすべての電流I1,I2……Inを合成してそれらの電流値の総和に等しい電流をバイアス電流Ioutとしてリニアアンプ10に流すように構成されている。そして、この合成電流が入力制御電圧VAPCに対して指数関数的に変化する。これによって、リニアアンプ10の利得(Pout/Pin)が入力制御電圧VAPCに応じて直線的に変化するように制御される。
【0011】
図2(B)に、入力制御電圧VAPCに対するバイアス電流Ioutの変化の様子を実線で示す。図2(B)から分かるように、バイアス電流Ioutは折れ線グラフのように変化する。最初の分線A1は電流源VC1の電流I1、次の分線A2は電流源VC1とVC2の電流I1,I2を加算したもの、次の分線A3は電流源VC1とVC2とVC3の電流I1,I2,I3を加算したもの、最後の分線Anはすべての電流源の電流I1,I2……Inを加算したものに相当する。この実施例のバイアス回路20では、図2(B)の折れ線が指数曲線と近似するように、各可変電流源の電流値I1,I2……Inが設定されている。
【0012】
図3には、上記バイアス回路20の具体的な回路例が示されている。図3に示されているように、各可変電流源VC1,VC2……VCnは、前記基準電位VR1,VR2……VRnのいずれかがベース端子に印加されたバイポーラトランジスタQ11,Q21,……Qn1と、これらのトランジスタとそれぞれ対をなすトランジスタQ12,Q22,……Qn2と、例えばQ11,Q12のように各対をなすトランジスタのエミッタ端子に抵抗R11,R12;R21,R22……Rn1,Rn2を介して接続された定電流源IE1,IE2,……IEnとから構成されている。そして、対をなす一方のトランジスタQ11,Q21,……Qn1のコレクタ端子は電源電圧Vccに接続され、他方のトランジスタQ12,Q22,……Qn2のコレクタ端子は共通接続されて、Q12,Q22,……Qn2のコレクタ電流I1,I2,……Inを合成してバイアス電流Ioutを生成するように構成されている。
【0013】
また、リニアアンプ10の出力レベルを制御するための制御電圧VAPCに応じてトランジスタQ11,Q21……Qn1のベース電圧VR1,VR2,……VRnと、トランジスタQ12,Q22……Qn2のベース電圧VB1,VB2,……VBnを生成するための抵抗分圧回路22が設けられている。さらに、上記可変電流源VC1,VC2……VCnとは別に、オフセット電流Ioffを流すため、トランジスタQ01,Q02と抵抗R01,R02、定電流用トランジスタQc0とそのエミッタ抵抗Re0とからなる電流源Coffが設けられている。この電流源Coffは、制御電圧VAPCが0Vであっても最小限のバイアス電流をリニアアンプ10に流すために設けられたものである。
【0014】
また、各可変電流源VC1,VC2……VCnの定電流源IE1,IE2,……IEnは、それぞれバイポーラトランジスタQc1,Qc2,……Qcnとエミッタ抵抗Re1,Re2,……Renとから構成されており、トランジスタQc1,Qc2,……QcnおよびQc0のベースには、これらとカレントミラー接続されたトランジスタQcrのベース電圧と同一の電圧が印加されている。各可変電流源VCi(i=1,2,……n)の定電流源IEiがそれぞれバイポーラトランジスタQciとエミッタ抵抗Reiとにより構成されることにより、エミッタ抵抗がないトランジスタ単独の電流源に比べてトランジスタのベース・エミッタ間電圧VBEのばらつきによる電流のばらつきが小さくされる。
【0015】
上記トランジスタQc0には基準電流IREFが流されるように構成されており、これによって各トランジスタQc1,Qc2,……Qcnには基準電流IREFに比例した電流Ie1,Ie2,……Ien,Ioffが流れるようにされる。そして、その電流値はトランジスタQc0のサイズ(特にエミッタ)とQc1,Qc2,……Qcnのサイズ比、及び、抵抗Re1,Re2,……Renの比によって決定される。各トランジスタQc1,Qc2,……Qcnに流れる電流Ie1,Ie2,……Ienが、図1のバイアス回路の各可変電流源VC1,VC2……VCnの飽和電流となる。また、抵抗R01,R02;R11,R12……Rn1,Rn2の抵抗値によって、電流変化率(図2(B)の分線A1,A2……Anの傾き)が決定される。さらに、各可変電流源VC1,VC2……VCnの電流可変範囲±ΔVは、対を成すトランジスタのベース電位差によって決定される。
【0016】
つまり、対を成すトランジスタのベース電位差が2ΔVとなるように、抵抗分圧回路22において、トランジスタQ11,Q21……Qn1のベース電圧VR1,VR2,……VRnと、トランジスタQ12,Q22……Qn2のベース電圧VB1,VB2,……VBnが生成される。また、制御電圧VAPCに応じて変化する電圧VR1,VR2,……VRnとVB1,VB2,……VBnの交差電位が、図2の各電流波形の中心電位V1,V2……Vnとなるように抵抗分圧回路22を構成する抵抗の比が設定されている。
【0017】
この実施例のバイアス回路では、各可変電流源VC1,VC2……VCnの電流変化率が抵抗R01,R02;R11,R12……Rn1,Rn2の抵抗値によって決まるので、抵抗がばらついても抵抗比はほぼ一定であるため、図2(B)に示されている合成電流として出力されるバイアス電流Ioutの指数関数曲線はほとんど変わらないという利点がある。
【0018】
図4には、図1のリニアアンプ10とバイアス回路20を有する高周波電力増幅回路を適用して好適なCDMA方式の携帯電話機の送信系回路の構成が示されている。図4において、破線で囲まれた回路ブロックは、単結晶シリコンのような1個の半導体チップ上に、半導体集積回路として形成される。ただし、最終段の出力パワーアンプ70は別個のICとして構成されていても良い。
【0019】
この実施例における携帯電話機の送信系回路は、図4に示されているように、ベースバンド信号処理やシステム全体の制御等を行なうベースバンド回路100と、ベースバンド回路100で符号拡散されたI/Q送信データをアナログ信号に変換するD/A変換回路30、変調用の局部発振信号を生成する発振器(VCO)40と、該発振器40で生成された局部発振信号を1/2に分周するとともに互いに位相が90°ずれた発振信号φ1,φ0を生成する分周位相回路50と、発振信号φ1,φ0に対して上記I,Q信号で直交変調を行なう変調回路60と、変調信号を電力増幅するリニアアンプ10と、該リニアアンプ10のバイアス電流を供給するバイアス回路20と、リニアアンプ10で増幅された信号をさらに増幅するパワーアンプ70などから構成され、パワーアンプ70で増幅された信号がアンテナ80より送信される。D/A変換回路30はベースバンド回路100と共に1つの半導体チップ上に半導体集積回路として構成することが可能である。
【0020】
特に制限されるものでないが、この実施例では、リニアアンプ10は図8に示されているトランジスタQ1,Q2からなる差動増幅回路が2段縦続接続され、各増幅回路に対してバイアス回路20から制御電圧VAPCに応じて指数関数的に変化するバイアス電流Ioutが供給される。これによって、リニアアンプ10のゲインは、制御電圧VAPCに応じて0dBから55dBまで可変できるようにされている。
【0021】
また、図4の実施例の送信系回路では、バイアス回路20の前段に制御電圧VAPCのレベルを負の方向へシフトさせるレベルシフタ90が設けられているとともに、リニアアンプ10の後段の出力パワーアンプ70はそのゲインを0dBと20dBの2段階に切り替えられるように構成されている。そして、ベースバンド回路100からのゲイン切替え制御信号GSにより、パワーアンプ70のゲインを0dBから20dBへ切り替えるタイミングに合わせてバイアス回路20に供給される制御電圧VAPCのレベルをレベルシフタ90によりシフトさせ、リニアアンプ10とパワーアンプ70のトータルのゲインを制御電圧VAPCに応じて0dBから75dBまで直線的に変化させることができるようにされている。これにより、トータルの消費電力の低減が可能になる。
【0022】
具体的には、図5に示すように、制御電圧VAPCが徐々に増加してリニアアンプ10のゲインGRFが約30dBになるレベルV1に達した時(符号t1)に、ゲイン切替え制御信号GSによりパワーアンプ70のゲインGPAを0dBから20dBへ切り替えるとともに、レベルシフタ90におけるレベルシフト量を0Vから−V1に切り替える。すると、バイアス回路20に供給される電圧が(VAPC−V1)となり、リニアアンプ10のゲインGRFは再び0dBから変化されるようになる。そして、リニアアンプ10のゲインGRFが最大の55dBに達した時に、リニアアンプ10とパワーアンプ70を合わせたトータルゲインGtotalが75dBになるように制御される。
【0023】
携帯電話器の送信系回路に要求される高周波電力増幅回路の利得はW−CDMAの場合0〜約75dBであり、この全範囲においてリニアアンプ10とパワーアンプ70の利得を同時にリニアに可変制御する方式も考えられる。一方、図4のようにリニアアンプ10とパワーアンプ70とからなる高周波電力増幅回路においては、一般にアンテナに近いパワーアンプ70の消費電力の方がリニアアンプ10の消費電力よりも大きい。そのため、パワーアンプ70の利得を制御電圧VAPCに応じて上記のように2段階に切り替えるようにすれば、所望利得が低い範囲(30dB以下)ではパワーアンプ70はゲインが0dBで動作されるため、トータルの消費電力がパワーアンプ70とリニアアンプ10のゲインを両方変化させる場合に比べて少なくて済む。
【0024】
しかも、携帯電話器は平均して送信電力が小さくて済む基地局に近いところで使用される確率の方が、大きな送信電力が必要とされる基地局から離れた場所での使用確率よりも高いため、上記のように、パワーアンプ70の利得を2段階に切り替え、所望利得が低い範囲では0dBで動作させるようにすれば、消費電力の低減が可能となる。これによって特に低出力時の効率が向上し、消費電流が低減するので、携帯電話機の通話時間および電池寿命が長くなる。この傾向は今後基地局の数が増加するに従って高くなると予想されるので、本発明の適用による効果はより大きくなる。
【0025】
図4には、I/Q送信信号により直接送信周波数の局部発振信号を変調するダイレクトアップコンバージョン方式の携帯電話機の送信系回路の例を示した。図6には、I/Q送信信号により中間周波数の局部発振信号を変調し、前段リニアアンプ10Aで増幅した後、ミクサMIXで高周波発振器(RF−VCO)からの発振信号φRFと合成して所望の送信周波数信号に変換し、これを後段リニアアンプ10Bで増幅しさらにパワーアンプ70で電力増幅してアンテナより送信する2ステップダイレクトアップコンバージョン方式の携帯電話機の送信系回路の例を示す。
【0026】
この携帯電話機に対しても図4の実施例におけるゲイン制御(図5)をそのまま適用して、制御電圧VAPCが所定のレベルV1に達した時はパワーアンプ70のゲインGPAを0dBから20dBへ切り替えるとともに、レベルシフタ90におけるレベルシフト量を0Vから−V1に切り替える。このようにして、バイアス回路20A,20Bから出力されるバイアス電流Ioutを指数関数的に制御して、前段リニアアンプ10Aのゲインと後段リニアアンプ10Bのゲインを直線的に変化させ、例えば前段リニアアンプ10Aで20dB、後段リニアアンプ10Bで35dBを分担させてトータルで55dBをカバーし、パワーアンプ70と合わせたトータルゲインGtotalが75dBになるように制御することができる。
【0027】
なお、図6には、リニアアンプ10A,10Bに応じて2つのバイアス回路20A,20Bを設けた構成が示されているが、図3のようなバイアス回路を1つだけ設け、その出力部にカレントミラー回路を設けてリニアアンプ10Aと10Bに同一もしくは比例したバイアス電流Iout1、Iout2を供給するように構成することも可能である。
【0028】
次に、本発明のバイアス回路を、ポーラーループ方式のリニア送信回路を有する携帯電話機に適用する場合の実施例を、図7を用いて説明する。ポーラーループは、GMSK変調の位相シフトにさらに振幅シフトを加えたEDGE(Enhanced Data Rates for GMS Evolution)と呼ばれる方式でデータ通信を行なう送信回路のアーキテクチャの1つであり、位相を制御するフィードバックループ(位相ループ)と振幅を制御するフィードバックループ(振幅ループ)の2つのループを備える。
【0029】
図7の実施例のポーラーループでは、直交変調回路60において中間周波数の発振器IF−VCOで生成された中間発振信号をI/Q信号で変調した信号に位相成分と振幅成分とが含まれており、そのうち振幅成分を検出する振幅検出回路AM‐DTC1、変調信号にフィードバック信号を掛け合わせて位相成分を抽出するミクサMIX1、ミクサMIX1の出力に帯域制限をかけて直流電圧を生成するロウパスフィルタLPF、送信信号を生成する送信用発振器Tx−VCO、送信信号に振幅変調をかける振幅変調回路AM−MOD、パワーアンプ70の出力レベルを検出するカプラCPL、カプラCPLの出力とRF−VCOの発振信号を合成するミクサMIX2、ミクサMIX2の出力を増幅する利得制御アンプVGA1、増幅された信号から振幅成分を検出する振幅検出回路AM‐DTC2、振幅検出回路AM‐DTC2の出力と前記振幅検出回路AM‐DTC1の出力との誤差を増幅する誤差アンプER−AMP、該誤差アンプER−AMPの出力を増幅し前記振幅変調回路AM−MODにフィードバックする利得制御アンプVGA2などを備える。
【0030】
上記カプラCPL−ミクサMIX2−利得制御アンプVGA1−振幅検出回路AM‐DTC2−誤差アンプER−AMP−振幅変調回路AM−MODにより振幅制御ループが構成される。また、上記ミクサMIX2の出力をミクサMIX1にフィードバックすることにより位相をロックさせる位相制御ループが構成される。具体的には、変調回路60の出力信号とミクサMIX2からのフィードバック信号に位相差が生じていると、この誤差を減少させるような電圧が送信用発振器Tx−VCOの周波数制御端子に供給され、ミクサMIX2からのフィードバック信号の位相が変調回路60の出力信号の位相と一致するようになる。この位相ループにより、送信用発振器Tx−VCOの出力の位相が電源電圧変動や温度変化に対してずれないような制御が行われる。なお、送信用発振器Tx−VCOの振幅は一定である。
【0031】
振幅制御ループにおいては、カプラCPLにより検出されたパワーアンプ70の出力がミクサMIX2により中間周波数帯(IF)に変換されたフィードバック信号は、利得制御アンプVGA1により増幅されてから、振幅検出回路AM−DTC2により検波され、振幅成分が出力される。一方、位相変調回路60により変調された送信信号が振幅検出回路AM−DTC1により検波され、振幅成分が出力される。振幅検出回路AM−DTC1により検出された送信信号の振幅成分とAM−DTC2により検出されたフィードバック信号の振幅成分は、誤差アンプER−AMPで比較されて誤差分が増幅され、その出力は、利得制御アンプVGA2により再び増幅されて、振幅変調回路AM−MODの振幅制御端子に入力される。
【0032】
本実施例においては、上記利得制御アンプVGA1とVGA2に対応して、これらの回路に出力制御電圧VAPCに応じたバイアス電流Iout1,Iout2を供給するバイアス回路20Aと20Bが設けられており、これらのバイアス回路20Aと20Bは図3の回路と同様な構成を有するようにされる。ただし、電圧−電流特性は、利得制御アンプVGA1に対応するバイアス回路20Aのみ図2の実線で示すような指数関数的に変化されるバイアス電流Iout1を生成し、バイアス回路20Bは、図2に破線で示すように、指数関数的に減少すなわち(logIout1+logIout2)=一定となるように変化するバイアス電流Iout2を生成するように可変電流源IE1〜IEnが構成される。そのため、ベースバンド回路100から出力される出力制御信号VAPCに基づいて、利得制御アンプVGA1とVGA2に対する差動制御信号Vapc,/Vapcを生成する差動アンプD−AMPが設けられている。これにより、利得制御アンプVGA1のゲインとVGA2のゲインとの和が一定になるように制御される。
【0033】
上記送信系回路においては、振幅変調回路AM−MODは送信用発振回路Tx−VCOの出力を利得制御アンプVGA2の出力に応じて変化させるが、利得制御アンプVGA1の出力と位相変調回路60の出力に振幅誤差が生じていると、この誤差を減少させるような信号が利得制御アンプVGA2から出力される。従って、利得制御アンプVGA1のゲインを減衰または増加させると、振幅変調回路AM−MODの出力はその分増幅または減衰され、フィードバック信号の振幅と位相変調回路60の出力の振幅とが一致する。
このとき、パワーアンプ70の出力は送信用発振回路Tx‐VCOの一定振幅の出力を振幅変調回路AM−MODとパワーアンプ70で増幅した信号になるので、利得制御アンプVGA1のゲインを制御することで、パワーアンプ70の出力振幅を制御できる。しかも、利得制御アンプVGA2のゲインは、VGA1のゲインとVGA2のゲインとの合計が一定になるように制御される。つまり、利得制御アンプVGA1のゲインが減少または増加すれば、そのゲインの変化分だけ、利得制御アンプVGA2のゲインが増加または減少される。このように制御することで、発振を防止してループの安定性を保つことができる。
【0034】
このようにポーラーループでは、位相制御ループと振幅制御ループの相乗作用により、パワーアンプ70の出力の位相と振幅を正確に制御できるので、GSMとEDGEの両方式に対応したデュアルモードの送信回路に適した方式と考えられている。これは、GMSK変調方式を採用するGSMが位相成分のみに送信情報を持たせているのに対し、EDGE方式は、転送レートを高めるために振幅成分にも情報を持たせているためで、従来GSM方式のみに対応していた送信回路では、パワーアンプ70の出力振幅が一定になるように制御をかけていたため、EDGEのように振幅が変化する方式には対応できなかったからである。ポーラーループでは、先に述べたように、パワーアンプ70の出力からのフィードバック信号と位相変調回路60の出力を比較し、利得制御アンプでゲインを調整するので、EDGEによる振幅の変調成分に影響を与えることなくパワーアンプ出力(正確にはパワーアンプの平均出力電力)を制御できる。従って、振幅の変調成分を持たないGSMも同時に対応できることになる。
【0035】
しかし、GSM、EDGEどちらの方式の場合においても、パワーアンプの出力は電源や温度変動及び素子ばらつきに対し、感度が低くなければならない。GSM方式の規格では、アンテナ端において、立ち上がり(ランプアップ)期間、立下り(ランプダウン)期間及び、データ送信期間の電力は、図8に示すようなタイムマスクに常に収まらなければならないと規定されている。ポーラーループにおいて、このような出力電力の制御を行うためには、ループ内の回路特性に変動が少ないことが要求され、特に利得制御アンプVGA1、VGA2は、広いゲインの可変範囲(約50dB)を確保し、その全範囲でばらつきを抑えることが要求される。このため、その実現は非常に困難になる。もしばらつきが許容できない場合は、ばらつき情報をベースバンド回路に取り込み、ばらつきを補正するように利得制御アンプVGA1、VGA2のゲインを制御する方式も考えられるが、このようにすると、ベースバンドICの製造コストを引き上げてしまうので、好ましくない。また、利得制御アンプのゲインが制御信号に対し非線形な場合も、ベースバンド回路に対する負担が増え、製造コストが上がってしまうので、ゲイン制御は線形であることが望まれる。
【0036】
従って、前記実施例(図2)のような構成を有するバイアス回路を用いることで、広いゲイン可変範囲を確保しつつ、電源や温度変動及び素子ばらつきに対し感度が低く、且つゲイン制御の線形性も良好な利得制御アンプを実現でき、ベースバンド回路への負担を低減できるので、ベースバンドICの製造コストを引き下げることができる。
【0037】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0038】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるCDMA方式やEDGE方式の無線通信装置に適用されるバイアス回路について説明したが、本発明はそれに限定されるものでなく、利得制御アンプをリニア制御する方式の無線通信装置に適用されるバイアス回路に広く利用することができる。
【0039】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
すなわち、利得制御アンプとその利得を直線的に変化させるようなバイアス電流を供給するバイアス回路とを含む高周波電力増幅回路を備えた通信用半導体集積回路およびそれを用いた無線通信装置において、製造バラツキに伴なうトランジスタのベース・エミッタ間電圧のバラツキや温度変化に伴なうベース・エミッタ間電圧の変動によりバイアス電流が変化するのを回避することができるため、安定した精度の高いバイアス電流を利得制御アンプに供給するバイアス回路を実現できるようになる。これによって、利得制御アンプの利得のリニア特性が向上されるようになる。
【0040】
また、利得制御アンプと出力パワーアンプを有する高周波電力増幅回路において、出力パワーアンプのゲインを2段階に切り替えられるように構成し、出力要求レベルが低い時は出力パワーアンプのゲインを低い方へ切り替えて利得制御アンプのみでゲインを調整するようにしたため、低出力時の電力効率が向上するようになる。その結果、本発明の高周波電力増幅回路を使用した携帯電話機においては、通話時間および電池寿命が長くなるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施形態である高周波電力増幅回路の要部の構成図である。
【図2】図1の高周波電力増幅回路のバイアス回路における出力制御電圧と各電流源の電流およびそれらを合成したバイアス電流との関係を示すグラフである。
【図3】図1の高周波電力増幅回路のバイアス回路の具体的な回路構成例を示す回路図である。
【図4】実施例のバイアス回路を適用して好適な携帯電話機の送信系回路の構成例を示すブロック図である。
【図5】図4のシステムにおける出力制御電圧とリニアアンプのゲインおよびパワーアンプのゲインとの関係を示すグラフである。
【図6】実施例のバイアス回路を適用して好適な携帯電話機の送信系回路の他の構成例を示すブロック図である。
【図7】実施例のバイアス回路を適用して好適なポーラーループ方式の送信系回路の構成例を示すブロック図である。
【図8】従来の高周波電力増幅回路におけるバイアス回路の一例を示す回路構成図である。
【符号の説明】
100 ベースバンド回路
10 高周波増幅用リニアアンプ
20 バイアス回路
30 D/A変換器
40 局部発振器
60 直交変調回路
70 出力パワーアンプ
90 レベルシフタ

Claims (6)

  1. 利得制御アンプと制御電圧に応じて該利得制御アンプのバイアス電流を生成するバイアス回路とを含む高周波電力増幅回路を備えた通信用半導体集積回路であって、
    前記バイアス回路は、各々が前記制御電圧の所定の範囲において該制御電圧に応じて電流が直線的に変化し、かつ合成した電流が前記制御電圧に応じて指数関数的に変化するように各電流値が設定された複数の可変電流源と抵抗分圧回路とを有し、前記制御電圧に応じて前記複数の可変電流源に流される電流を合成した電流を前記バイアス電流として前記利得制御アンプに供給し、
    前記複数の可変電流源は、各々が一対の差動トランジスタを有する差動回路からなり、前記一対の差動トランジスタのそれぞれの制御端子に前記抵抗分圧回路で生成された電圧が供給され、
    前記抵抗分圧回路は、電源電圧端子と接地点との間に第1トランジスタと第1ラダー抵抗と第1電流源とが直列に接続された第1分圧手段と、電源電圧端子と接地点との間に第2トランジスタと第2ラダー抵抗と第2電流源とが直列に接続された第2分圧手段と、前記制御電圧を受け差動の信号を出力するバッファアンプとを備え、前記バッファアンプの第1出力が前記第1トランジスタの制御端子に供給され、前記バッファアンプの第2出力が前記第2トランジスタの制御端子に供給され、
    前記第1分圧手段で生成された複数の電圧のそれぞれが前記可変電流源としての前記差動回路を構成する差動トランジスタのうち一方の制御端子に供給され、前記第2分圧手段で生成された複数の電圧のそれぞれが前記可変電流源としての前記差動回路を構成する差動トランジスタのうち他方の制御端子に供給されるようにされていることを特徴とする通信用半導体集積回路。
  2. 前記バイアス回路は、前記制御電圧が「0」である場合に所定の電流を流すオフセット電流源を備えていることを特徴とする請求項1に記載の通信用半導体集積回路。
  3. 前記差動回路は、該差動回路を構成する一対の差動トランジスタに共通接続された電流用トランジスタと直列抵抗とからなる電流源をそれぞれ備え、前記複数の可変電流源の電流比は前記電流用トランジスタのサイズ比と前記直列抵抗の抵抗比で決定されることを特徴とする請求項1または2に記載の通信用半導体集積回路。
  4. 前記バイアス回路は基準となる電流を流す基準電流用トランジスタを備え、前記電流用トランジスタは前記基準電流用トランジスタとカレントミラー接続されていることを特徴とする請求項3に記載の通信用半導体集積回路。
  5. 前記複数の可変電流源の各差動回路を構成する一対の差動トランジスタは、バイポーラ・トランジスタであり、それぞれ一方のトランジスタのコレクタ端子は電源電圧端子に接続され、他方のトランジスタのコレクタ端子は出力端子に接続されていることを特徴とする請求項1〜4のいずれかに記載の通信用半導体集積回路。
  6. 前記第1分圧手段から前記差動回路を構成する差動トランジスタのうち一方の制御端子に供給される電圧と前記第2分圧手段から前記差動回路を構成する差動トランジスタのうち他方の制御端子に供給される対応する電圧との交差電位が、前記各可変電流源の直線的な電流変化範囲の中心電位となるように、前記第1ラダー抵抗の抵抗比および第2ラダー抵抗の抵抗比が設定されていることを特徴とする請求項1〜5のいずれかに記載の通信用半導体集積回路。
JP2002018888A 2002-01-28 2002-01-28 通信用半導体集積回路および無線通信装置 Expired - Lifetime JP3942013B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002018888A JP3942013B2 (ja) 2002-01-28 2002-01-28 通信用半導体集積回路および無線通信装置
US10/323,819 US6750719B2 (en) 2002-01-28 2002-12-20 Communication semiconductor integrated circuit device and wireless communication system
US10/836,197 US7288986B2 (en) 2002-01-28 2004-05-03 Communication semiconductor integrated circuit device and wireless communication system
US11/902,968 US7463091B2 (en) 2002-01-28 2007-09-27 Communication semiconductor integrated circuit device and wireless communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002018888A JP3942013B2 (ja) 2002-01-28 2002-01-28 通信用半導体集積回路および無線通信装置

Publications (2)

Publication Number Publication Date
JP2003218649A JP2003218649A (ja) 2003-07-31
JP3942013B2 true JP3942013B2 (ja) 2007-07-11

Family

ID=27606224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002018888A Expired - Lifetime JP3942013B2 (ja) 2002-01-28 2002-01-28 通信用半導体集積回路および無線通信装置

Country Status (2)

Country Link
US (3) US6750719B2 (ja)
JP (1) JP3942013B2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2416254B (en) * 2002-05-31 2006-06-28 Renesas Tech Corp Semiconductor integrated circuit for communication, radio-communications apparatus, and transmission starting method
GB2389253B (en) * 2002-05-31 2005-09-21 Hitachi Ltd Transmitter and semiconductor integrated circuit for communication
KR100456476B1 (ko) * 2002-12-23 2004-11-09 한국전자통신연구원 주파수 호핑 시스템 및 그 방법
DE602004010237T2 (de) * 2003-02-14 2008-10-02 Analog Devices Inc., Norwood System und verfahren zur verringerung der übertragungsfunktionswelligkeit in einem logarithmischen rms-zu-gleichstrom-wandler
JP4245391B2 (ja) * 2003-03-27 2009-03-25 株式会社ルネサステクノロジ 無線通信システムおよび通信用半導体集積回路
US7805115B1 (en) * 2003-06-02 2010-09-28 Analog Devices, Inc. Variable filter systems and methods for enhanced data rate communication systems
JP3841416B2 (ja) * 2003-10-07 2006-11-01 松下電器産業株式会社 送信装置、送信出力制御方法、および無線通信装置
US7038542B2 (en) * 2003-10-22 2006-05-02 Kabushiki Kaisha Toshiba Variable gain amplifier
US7149483B1 (en) * 2003-10-28 2006-12-12 Magnolia Broadband Inc. Amplifying diversity signals using power amplifiers
US6903608B2 (en) * 2003-10-30 2005-06-07 Sige Semiconductor Inc. Power level controlling of first amplification stage for an integrated RF power amplifier
US7177370B2 (en) * 2003-12-17 2007-02-13 Triquint Semiconductor, Inc. Method and architecture for dual-mode linear and saturated power amplifier operation
JP2005252471A (ja) * 2004-03-02 2005-09-15 Fujitsu Ltd 無線通信装置及びその増幅回路の制御方法
US7366484B2 (en) * 2004-06-04 2008-04-29 Skyworks Solutions, Inc. Systems and methods for adjusting the bias level of a mixer in a transmitter
US7248845B2 (en) * 2004-07-09 2007-07-24 Kyocera Wireless Corp. Variable-loss transmitter and method of operation
US7983632B2 (en) * 2004-09-24 2011-07-19 Broadcom Corporation Feedback control loop for amplitude modulation in a polar transmitter with a translational loop
JP4690835B2 (ja) * 2004-12-21 2011-06-01 ルネサスエレクトロニクス株式会社 送信機及びそれを用いた移動体通信端末
JP4752272B2 (ja) * 2005-01-05 2011-08-17 ソニー株式会社 通信装置
JP2006279703A (ja) 2005-03-30 2006-10-12 Matsushita Electric Ind Co Ltd 可変利得増幅器並びにそれを用いたミキサ及び直交変調器
KR100714616B1 (ko) 2005-06-23 2007-05-07 삼성전기주식회사 지수 함수 발생기 및 이를 이용한 가변 이득 증폭기
US7321259B1 (en) * 2005-10-06 2008-01-22 Altera Corporation Programmable logic enabled dynamic offset cancellation
DE102006027557B4 (de) * 2006-06-14 2010-07-15 Atmel Automotive Gmbh System zur Kalibrierung mindestens eines Quadraturmodulators und Betriebsverfahren hierfür
JP4938859B2 (ja) * 2006-12-21 2012-05-23 イセラ・カナダ・ユーエルシー 対数抵抗減衰器を用いたエッジ出力ランプ
US8284822B2 (en) * 2007-02-27 2012-10-09 Broadcom Corporation Method and system for utilizing direct digital frequency synthesis to process signals in multi-band applications
US7826550B2 (en) * 2007-02-28 2010-11-02 Broadcom Corp. Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers
US8116387B2 (en) * 2007-03-01 2012-02-14 Broadcom Corporation Method and system for a digital polar transmitter
KR101481507B1 (ko) * 2007-03-12 2015-01-13 엘지전자 주식회사 부가 제어 신호 송수신 방법
WO2009083796A2 (en) * 2007-11-09 2009-07-09 Arctic Silicon Devices As Variable gain amplifier
EP2218176B1 (en) * 2007-11-12 2013-07-03 Hittite Microwave Norway AS Low noise amplifier
JP5245459B2 (ja) * 2008-03-04 2013-07-24 富士通株式会社 無線端末装置及び送信電力制御方法
US8456236B2 (en) * 2008-05-19 2013-06-04 Hittite Microwave Norway As Multiple input variable gain amplifier
US8073406B2 (en) * 2008-12-16 2011-12-06 Mediatek Inc. Amplitude modulation circuit in polar transmitter and method for calibrating amplitude offset in polar transmitter
EP2244379A1 (en) * 2009-04-23 2010-10-27 Alcatel Lucent Method for preventing impacts by a power detector on a signal path of an RF circuit, device, power amplifier system, and network element thereof
US8942621B2 (en) * 2010-03-29 2015-01-27 Asahi Kasei Microdevices Corporation Phase adjustment circuit and phase adjustment method
EP2602930B1 (en) * 2010-08-03 2018-05-23 Nec Corporation Transmitter and method for controlling same
JP5932689B2 (ja) * 2013-03-15 2016-06-08 パナソニック株式会社 送信装置
WO2017112578A1 (en) * 2015-12-24 2017-06-29 Wal-Mart Stores, Inc. Shopping cart display
SG11202105159SA (en) * 2019-01-10 2021-06-29 Skyworks Solutions Inc Apparatus and methods for biasing of power amplifiers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127068A (ja) * 1997-06-30 1999-01-29 Nec Ic Microcomput Syst Ltd 利得制御増幅器及びその制御方法
US6175279B1 (en) * 1997-12-09 2001-01-16 Qualcomm Incorporated Amplifier with adjustable bias current
JP3592980B2 (ja) * 1999-06-29 2004-11-24 株式会社東芝 送信回路及び無線送信装置
US6278325B1 (en) * 2000-12-13 2001-08-21 Industrial Technology Research Institute Programmable gain amplifier with a large extent for the variation of gains

Also Published As

Publication number Publication date
JP2003218649A (ja) 2003-07-31
US20030141932A1 (en) 2003-07-31
US7463091B2 (en) 2008-12-09
US20080024227A1 (en) 2008-01-31
US7288986B2 (en) 2007-10-30
US6750719B2 (en) 2004-06-15
US20040203553A1 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
JP3942013B2 (ja) 通信用半導体集積回路および無線通信装置
JP4468422B2 (ja) カーテシアンループを用いた無線送信装置
US7082290B2 (en) Communication semiconductor integrated circuit, a wireless communication apparatus, and a loop gain calibration method
US7424276B2 (en) Transmitter and wireless communication apparatus using the transmitter
US7595694B2 (en) Electronics parts for high frequency power amplifier
US20020086651A1 (en) Precision automatic gain control circuit
US20040092236A1 (en) Semiconductor integrated circuit device and wireless communication system
EP1858161B1 (en) Dual power mode transmitter
JP2005518684A (ja) 電力増幅器の制御
JP2011172289A (ja) 高周波増幅回路及びそれを用いた移動体通信端末
JP2010514281A (ja) 電流操作を基にした高周波可変利得増幅器のための電流制御されたバイアシング
US8212618B2 (en) Variable gain amplifier
JP4330549B2 (ja) 高周波電力増幅装置
US20060038617A1 (en) Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics
US7026874B2 (en) Methods and apparatus for improving the operation of a variable gain amplifier (VGA)
JP3592980B2 (ja) 送信回路及び無線送信装置
US7593701B2 (en) Low noise CMOS transmitter circuit with high range of gain
US9444415B2 (en) Power amplifier spurious cancellation
JP5106442B2 (ja) カーテシアンループを用いた無線送信装置
JP2008017453A (ja) 高周波増幅回路及びそれを用いた移動体通信端末
US7395036B2 (en) Semiconductor integrated circuit for high frequency power amplifier and electric components with the semiconductor integrated circuit
JP2007174553A (ja) 高周波電力増幅用電子部品および無線通信装置
JPH10242770A (ja) 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機
KR100228461B1 (ko) 가변 감쇠기
JP2010068077A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3942013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070427

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20070821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term