JP4938859B2 - 対数抵抗減衰器を用いたエッジ出力ランプ - Google Patents

Description

この出願は、２００６年１２月２１日に出願された米国特許仮出願第６０／８７１３１２号の優先権を主張するものであり、その全内容が引用によって本明細書に組み込まれる。

本発明は、広くは、無線周波数（ＲＦ）回路の出力制御に関する。より詳細には、本発明は、ワイヤレス送受信機に用いられるＲＦ回路での出力ランピング（power ramping）に関する。

ワイヤレスシステムの進化は、ＥＤＧＥ（Enhanced Data Rates for Global Evolution）規格の進化を含む。ＥＤＧＥ規格は、ＧＳＭ（Global System for Mobile Communications）規格を拡張したものであり、データ伝送率の増大とデータ伝送の信頼性向上とを可能にしたデジタル移動電話技術である。ＥＤＧＥネットワークは、インターネット接続を含むあらゆるパケット交換用途に用いることができる。動画サービス及びその他のマルチメディアなどの高速データ用途は、増大したデータ処理能力の恩恵を受ける。しかしながら、次世代ワイヤレスシステムの投入は、移動ハンドセット設計者に新たな課題を与えた。ＥＤＧＥなどの新技術による処理能力及びデータ帯域幅の増大の恩恵を充分に受けるためには、新しいハンドセットは、新システムと旧システムとの両方で動作しなければならない。

移動電話アーキテクチャの進化と共に、それらの電力消費及びコストは減少し、同時に、それらの効率及び性能は増大した。その一方で、それらの電話機のために動作するワイヤレス基地局は、これらの改善に対応できるように努めてきた。現在の基地局の電力消費のうちの半分以上は、電力増幅器に関連しており、それ故に、システムレベルでの絶え間ない努力により、そのエネルギー効率を向上させるための取り組みがなされている。ＧＳＭ及びＥＤＧＥシステムに見られる時分割多重アクセス（ＴＤＭＡ）アーキテクチャは、電力対時間の規定範囲内で、それらの電力エンベロープの上昇及び下降をランピングする機能を有さねばならない。重要なランプ（ramp）タイミングが不適切に管理された場合、情報が送信スロット上で失われるおそれがあり、又は、受信スロット間の伝送によって干渉が引き起こされるおそれがある。

ＥＤＧＥ技術を含むネットワークは、ＲＦバースト毎により多くのビットを送ることによって、ＧＳＭで利用可能な値を超えてデータ転送率を増大させる。ＥＤＧＥでは、８位相シフトキーイング（８−ＰＳＫ）に基づく変調方式を用いることによって、より多くのビットが送信される。これが、ＧＳＭのガウス最小シフトキーイング（ＧＭＳＫ）変調方式を超える増加量を与える。ＥＤＧＥ変調方式において、８−ＰＳＫ配列は、ゼロ交差に関連した問題を回避するために循環させられる。ＧＭＳＫの定振幅エンベロープと対照的に、ＥＤＧＥ変調方式に追加された循環要素は、不定振幅エンベロープをもたらす。この不定振幅エンベロープは、ＲＦ出力制御に関するいくつかの問題を引き起こす。これらの問題は、１つの送信機をＧＳＭ規格とＥＤＧＥ規格との両方に使用可能にすることを望む場合に深刻となる。ＥＤＧＥシステム規格は、電力増幅器がＧＳＭと同等の速度でランプアップ及びランプダウンされることを求める。故に、ループは、適切な上昇時間を提供するために充分に早く、かつリンギング又は不安定性を回避するために充分に遅い応答を有しなければならない。

出力ランピングのための既知の技術は、単一のオペアンプと共に使用可能な高速電流出力デジタル−アナログ変換器（ＤＡＣ）の提供を含み、ＲＦ利得要件に適合したランププロファイルを生成する。ランプは、可変利得増幅器（ＶＧＡ）の電圧制御ピンに適用され、ＲＦ信号の利得の制御を行う。オフセット、上昇時間、下降時間、振幅プロファイル、及び期間情報を指定することによって、ＤＡＣは、所望のランプを曲線適合させることができる。このプロファイル情報は、マイクロプロセッサ制御ロジックに格納できる。しかしながら、この解決策の実施にはコストがかかる。

したがって、ワイヤレス用途に用いられる信号を送信するために、ＲＦ回路において、費用効果に優れた出力ランピングを提供することが望まれている。

本発明の目的は、移動ハンドセット端末などのワイヤレス用途に用いられる信号を送信するために、ＲＦ回路において、現在の出力ランピング技術の欠点を取り除くか又は軽減することにある。

第１態様において、本発明は、ワイヤレス送受信機用の送信回路を提供する。送信回路は、データ信号をワイヤレス送信するためのアンテナと、ミクサと、出力ランピング回路とを具備する。ミクサは、アンテナに接続されており、予め調整されたデータ信号に応答して、データ信号を提供する。出力ランピング回路は、入力トランジスタを具備しており、入力データ信号に応答して、予め調整されたデータ信号を提供する。出力ランピング回路は、可制御抵抗手段を具備しており、抵抗手段の抵抗値を減少させることによって、入力データ信号を最小電圧レベルから最大電圧レベルへとランピングさせる。本発明の一実施態様において、出力ランピング回路は、電圧−電流変換部と、電流ミラー回路とを具備する。電圧−電流変換部は、ベースバンド信号に対応する電流を提供する。電流ミラー回路は、電流を受け取るための入力端子を具備する。入力トランジスタは、予め調整されたデータ信号を提供するための出力端子を具備する。可制御抵抗手段は、入力トランジスタのゲート端子と電源との間に接続されている。電流ミラー回路は、可制御抵抗手段に並列に接続されたフィルタを具備する。ここで、フィルタは、抵抗器と、コンデンサとを具備した一次フィルタであり、それによって、抵抗器及び可制御抵抗手段が、電圧分割器を形成する。

本発明の別の実施態様において、可制御抵抗手段は、並列接続された複数のトランジスタを具備する。並列接続された複数のトランジスタは、ランプ制御回路に接続されたゲート端子をそれぞれ具備する。ランプ制御回路は、上記並列接続された複数のトランジスタの１つ１つを順序的にターンオフさせて、入力データ信号を最小電圧レベルから最大電圧レベルにランピングさせる。ランプ制御回路は、アナログ−デジタル（Ａ／Ｄ）変換部と、デジタル復号部とを具備する。Ａ／Ｄ変換部は、アナログ制御信号に対応するデジタル出力を提供する。デジタル復号部は、Ａ／Ｄ変換部からのデジタル出力に応答して、上記並列接続された複数のトランジスタの１つ１つを選択的にターンオフさせる。あるいは、ランプ制御回路は、計数部と、デジタル復号部とを具備する。計数部は、発振する信号のエッジカウント数に対応するデジタル出力を提供する。デジタル復号部は、計数部からのデジタル出力に応答して、上記並列接続された複数のトランジスタの１つ１つを選択的にターンオフさせる。別の変形実施態様において、並列接続された複数のトランジスタは、ランプ制御回路に接続されたゲート端子をそれぞれ具備する。ここで、ランプ制御回路は、電源とアナログ制御信号源との間に接続された電圧分割器回路を具備する。電圧分割器回路は、並列接続された複数のトランジスタの１つ１つにそれぞれ接続された複数の電圧タップを具備する。

第２態様において、本発明は、ワイヤレス送信回路用の出力ランピング回路を提供する。出力ランピング回路は、電圧−電流変換部と、電流ミラー部と、複数の被制御抵抗素子とを具備する。電流−電圧変換部は、ベースバンド電圧信号に対応する入力電流を提供する。電流ミラー部は、入力電流に対応する最大振幅を備えた電流を有するデータ信号を提供する。複数の被制御抵抗素子は、電流ミラー部に並列に接続されており、複数の被制御抵抗素子のそれぞれがターンオフされるにつれて、データ信号の電流が最小振幅から最大振幅へとランピングされる。本態様の一実施形態において、電流ミラー部は、ダイオード接続トランジスタと、入力トランジスタとを具備する。ダイオード接続トランジスタは、入力電流を受け取るために、電圧−電流変換部と電源との間に接続されている。入力トランジスタは、ダイオード接続トランジスタと共に電流ミラー構造を成すように配列されている。入力トランジスタは、データ信号を提供するためのドレイン端子と、電源に接続されたソース端子とを具備する。複数の被制御抵抗素子は、電源と入力トランジスタのゲート端子との間に接続されている。電流ミラー部は、一次フィルタを具備してよく、一次フィルタは、入力トランジスタのゲート端子とダイオード接続トランジスタとの間に接続された抵抗器と、入力トランジスタのゲート端子と電源との間に接続されたコンデンサとを具備する。

本発明の別の実施態様によれば、複数の被制御抵抗素子は、並列接続された複数のトランジスタを具備する。ここで、並列接続された複数のトランジスタのすべては、互いに異なるサイズとされる。より詳細には、並列接続された複数のトランジスタのそれぞれは、異なるＷ／Ｌ寸法を有するようにサイズ指定される。ここで、Ｗは、並列接続された複数のトランジスタのそれぞれの幅であり、Ｌは、並列接続された複数のトランジスタのそれぞれの長さである。並列接続された複数のトランジスタは、サイズの小さいものから順にターンオフされる。本実施態様の一形態において、並列接続された複数のトランジスタは、ランプ制御回路の対応するゲート制御信号源に接続されたゲート端子をそれぞれ具備する。ランプ制御回路は、並列接続されたトランジスタの１つ１つを順序的にターンオフさせる。ランプ制御回路は、アナログ−デジタル（Ａ／Ｄ）変換部と、デジタル復号部とを具備する。Ａ／Ｄ変換部は、アナログ制御信号に対応するデジタル出力を提供する。デジタル復号部は、Ａ／Ｄ変換部からのデジタル出力に応答して、上記並列接続された複数のトランジスタの１つ１つを選択的にターンオフさせる。あるいは、ランプ制御回路は、計数部と、デジタル復号部とを具備する。計数部は、発振する信号のエッジカウント数に対応するデジタル出力を提供する。デジタル復号部は、計数部からのデジタル出力に応答して、上記並列接続された複数のトランジスタの１つ１つを選択的にターンオフさせる。

第３態様において、本発明は、ワイヤレス送受信機での信号ランピング方法を提供する。本方法は、ベースバンド信号に対応する電圧を入力トランジスタに印加する段階と、ベースバンド信号に対応する電流を最小化するために、並列接続された複数のトランジスタにかかる電圧を放電する段階と、入力トランジスタによって与えられた電流の振幅を増大させるために、並列接続された複数のトランジスタのそれぞれを順序的にターンオフさせる段階とを有する。放電を行う段階は、並列接続された複数のトランジスタのすべてをターンオンさせる段階を有する。本実施態様の一形態において、順序的にターンオフを行わせる段階は、ランプ制御信号を受け取る段階と、ランプ制御信号に応答して、異なるレートで、かつ実質的に同時に、並列接続された複数のトランジスタのうちの少なくとも２つをターンオフさせる段階とを有する。

本態様の一実施形態によれば、順序的にターンオフを行わせる段階は、ランプ制御信号を受け取る段階と、ランプ制御信号をデジタル出力に変換する段階と、並列接続された複数のトランジスタのうちの少なくとも１つをターンオフするために、デジタル出力を復号する段階とを有する。本実施態様の一形態において、ランプ制御信号は、ランピングされたアナログ電圧レベルであり、変換を行う段階は、所定周波数においてアナログ電圧レベルに対応するデジタル出力を提供するために、アナログからデジタルへの変換を実行する段階を有する。あるいは、ランプ制御信号は、発振するクロック信号であり、変換を行う段階は、計数部の値に対応するデジタル出力を提供するために、計数部を用いて発振するクロック信号のアクティブエッジをカウントする段階を有する。

第１態様において、本発明は、ワイヤレス送受信機用の送信回路を提供する。送信回路は、ミクサ、可変利得増幅部、及び電力増幅部を介してアンテナから送信される信号を受け取るための入力と、ランピングされた信号を形成するために信号に線形ランピングプロファイルを適用するための、入力とミクサとの間に接続された出力ランピング回路とを具備する。出力ランピング回路は、フィルタに接続された出力を備えた電圧−電流（Ｖ２Ｉ）変換部と、フィルタに並列接続された複数のトランジスタと、複数のトランジスタによって駆動される入力トランジスタとを具備する。入力トランジスタは、ランピングされた信号をミクサへ送る。

別の実施態様において、ワイヤレス送受信機用の出力ランピング回路が提供される。出力ランピング回路は、アンテナから送信される信号を受け取るための入力と、フィルタに接続された出力を備えた電圧−電流（Ｖ２Ｉ）変換部と、フィルタに並列接続された複数のトランジスタと、複数のトランジスタによって駆動される入力トランジスタとを具備する。出力ランピング回路は、ランピングされた信号を形成するために、信号に線形ランピングプロファイルを適用する。入力トランジスタは、ランピングされた信号をミクサへ送る。

別の態様において、本発明は、ワイヤレス送受信機での信号ランピング方法を提供する。本方法は、アンテナから送信される信号を受信する段階と、信号に対応する電圧を電流に変換する段階と、電流を増大させ、フィルタに並列接続された複数のトランジスタによって、線形ランピングプロファイルに関連したランピングされた信号を形成する段階とを有する。

本発明のその他の態様及び特徴は、添付の図面とともに本発明の具体的な実施形態の以下の記載を参照することによって、当業者に明らかとなる。

本発明による送信回路の構成図である。 本発明のランピング機能を図示する。 本発明によるランピング回路の回路図である。 本発明によるアナログ制御電圧を用いたランプ制御素子の構成図である。 本発明によるデジタル制御電圧を用いたランプ制御素子の構成図である。 ランプトランジスタゲート電圧とアナログランプ制御電圧との関係を示す。 アナログランプ制御電圧を生成するためのランプ制御回路の回路図である。

これより、例示のみを目的とし、添付の図面を参照して本発明の実施形態を説明する。

一般に、本発明は、ＲＦ送信回路における出力ランピングのための方法及び装置を提供する。信号を送信するためのワイヤレス送受信機のそのような送信回路は、ワイヤレス用途のための移動ハンドセット端末に使用できる。特に、本発明は、出力ランピングのための対数抵抗減衰器を含む。

図１には、本発明による送信回路の一般化された構成図が示されている。典型的に、送信回路は、出力レベルが最も悪い場合において、所要のレベルの性能を提供するように設計されている。送信信号経路１００は、標準的なＲＦ送信コンポーネントとなるＲＦ回路の当業者には既知のいくつかの素子を具備する。そのような素子には、ミクサ１０２、可変利得増幅器（ＶＧＡ）１０４、電力増幅器１０６、及びアンテナ１０８が含まれる。有利には、そのような特定の送信機設計は、明細書に記載された出力ランピング技術を利用できる。しかしながら、図１に示された特定の構成にさまざまな修正がなされてよいことは当然である。例えば、より少ない又は追加的なフィルタ、バッファ、及び増幅器段が、送信信号経路１００に提供されてよい。さらに、送信信号経路１００内の複数の素子は、異なる構成で配列されてよい。さらに、送信信号経路１００の可変利得は、図示されたようにＶＧＡによって提供されてよく、又は、その代わりに、可変減衰器、乗算器、その他の可変利得素子、若しくはそれらの組合せによって提供されてもよい。変形送信機設計では、変調されたＲＦ信号を出力増幅器が直接受信する場合に、直接アップコンバージョンアーキテクチャが用いられる。一般に、明細書中に記載された出力ランピング技術は、変調されたＲＦ信号がどのようにして生成されたかにかかわらず、送信回路に用いられてよい。

通常、送信信号経路１００は、データ信号「ＩＮ」を受信するとともに、ミクサ１０２を介してそのような信号を搬送周波数にアップコンバートする。次いで、信号利得は、ＶＧＡ １０４によって調整され、そして、アンテナ１０８を介したデータ信号として、搬送波送信より前に、出力増幅器を介して出力される。ミクサ１０２、ＶＧＡ１０４、出力増幅器１０６、及びアンテナ１０８、並びにそれらの機能は、ＲＦ回路の当業者には既知であるので、それらをさらに詳細には説明しない。しかしながら、本発明内では、信号「ＩＮ」の必要な出力増大率は、独創的な手法でミクサ１０２に提供される。

本発明の一実施形態に従って、ベースバンド信号「ＩＮ」の出力ランピングは、図１に見て取れるように、出力ランピング回路１１０によって制御される。出力ランピング回路１１０は、このようにミクサ１０２の入力に与えられる信号の出力増大率を制御する。出力ランピング回路１１０の機能は、図２に示したように表される。グラフから、出力は、時刻ｔ_１より前で最小となり、かつ、信号が送信される時刻ｔ_２において、最大出力にランプアップすることが見て取れる。故に、出力ランピング回路１１０は、最大出力に到達する時刻ｔ_２まで、出力を段階的かつ直線的に増大させる。

図３は、出力ランピング回路１１０の一実施形態であり、これは、予め調整されたデータ信号をミクサ１０２に与えるための前置増幅器回路とみなすことができる。出力ランピング回路１１０は、入力信号「ＩＮ」を電流に変換するための電圧−電流（Ｖ−Ｉ）変換器２００を具備する。この電流は、ダイオード接続ｎチャネルトランジスタ２０２、抵抗器２０４、及びコンデンサ２０６素子によって形成された一次フィルタを通過する。図１のミクサ１０２の入力に接続されている入力トランジスタ２０８は、抵抗器の他端に接続されている。入力トランジスタ２０８のゲートは、Ｖ−Ｉ変換器２００によって与えられた電流に対応する入力データ信号を受信する。入力データ信号それ自体は、入力信号「ＩＮ」に対応する。ｎチャネルトランジスタ２０２及び入力トランジスタ２０８は、カレントミラー構造として配列されている。トランジスタ２０２は、「ＩＮ」に対応した電流を受け取るための入力端子を有する。トランジスタ２０８は、出力信号を与えるための出力端子を有する。したがって、ｎチャネルトランジスタと入力トランジスタ２０８とが等しいサイズとされ、かつそれらのゲート上の電圧が変化しないならば、ｎチャネルトランジスタ２０２を介した電流は、入力トランジスタ２０８にミラーされる。しかしながら、コンデンサ素子２０６に並列に接続されているのは、調整されたランプトランジスタ２１０，２１２，２１４であり、各ランプトランジスタは、トランジスタ２０２及びトランジスタ２０８のゲートをＶＳＳに選択的に接続するために、ランプ制御回路２１６によって制御されるゲートを有する。３つのトランジスタが図示されているが、当然のことながら、本発明の意図する範囲から逸脱しない限りは、ランプトランジスタの数は任意でよい。

トランジスタ２１０，２１２，２１４は、並列制御される抵抗素子として機能し、それらは、単体制御される抵抗素子として集団的に機能する。したがって、抵抗器２０４及び並列制御される抵抗素子は、入力トランジスタ２０８を制御するために、電圧分割器構造で配列される。ランプ制御回路２１６を用いてトランジスタ２１０，２１２，２１４のゲートを制御することによって、トランジスタ２１０，２１２，２１４の合成抵抗値を変更可能であり、それによって、入力トランジスタ２０８のゲート上の電圧を変化させる。留意すべきは、トランジスタは、それらのゲート端子を活性信号で駆動することによってターンオンされ、一方、それらのゲート端子を非活性信号で駆動することによってターンオフされるということである。活性信号は、トランジスタをターンオンさせるのに十分な電圧レベルを有するものである。抵抗値が増大するにつれて、入力トランジスタ２０８は、ミクサ素子１０２へより多く電流を送るように、累進的にターンオンされる。これは、Ｖ_１からＶ_２への利得を効率的に制御する。したがって、ゲート制御のタイミングと、各トランジスタ２１０，２１２，２１４の選択的なターンオンとが、制御された信号ランピングをミクサ素子１０２に提供することは明白である。さらに、各ランプトランジスタ２１０，２１２，２１４は、サイズを調整できる。例えば、ランプトランジスタ２１０は、Ｗ１／Ｌ１のワイズ−トゥ−レングス（Ｗ／Ｌ）比を有するようにサイズ指定できる。そして、トランジスタ２１２は、Ｗ２／Ｌ２のサイズを有することができ、かつトランジスタ２１４は、Ｗ３／Ｌ３のサイズを有することができる。本発明に従って、各ランプトランジスタ２１０，２１２，２１４は、所定のパターンで、他のものとは異なるようにサイズ指定される。例によれば、連続したランプトランジスタ毎に、２つの調整された要素が存在する。本実施例では、Ｗ２／Ｌ２＝２Ｗ１／Ｌ２である。ランプトランジスタの長さ寸法は、Ｌ１＝Ｌ２＝Ｌ３のように、一定とすることができる。

本発明の動作では、すべてのランプトランジスタ２１０，２１２，２１４は、信号送信が生じない場合に、入力トランジスタ２０８のゲートを接地されたものとして維持するようにターンオンされると仮定する。信号送信が開始され、かつ信号ＩＮがＶ−Ｉ変換器２００によって受け取られたとき、ランプ制御回路２１６は、第１ランプトランジスタ２１０をターンオフさせ、その後に、すべてのランプトランジスタ２１０，２１２，２１４がターンオフされるまで、次のトランジスタ２１２などが続く。留意すべきは、各ランプトランジスタ２１０，２１２，２１４は、線形領域で動作するとともに、線形入力制御電圧の対数関数を提供するように制御され、それによって、入力信号の線形ランピングプロファイルがミクサ１０２に提供されるということである。この対数関数は、デシベル（ｄＢ）目盛に対応付けられ、Ｖ_１からＶ_２への総減衰量は、各ｄＢ値の合計となる。ランプトランジスタ２１０からランプトランジスタ２１２へのｄＢ刻み幅が、図３の例示的な実施形態を用いて式１に示される。

20*log((W2/L2)/(W1/L1)) 式１

ランプトランジスタ２１２からランプトランジスタ２１４へのｄＢ刻み幅が、式２に示される。

20*log((W3/L3)/(W2/L2)) 式２

３つのトランジスタを使用する場合のＶ_１からＶ_２への総減衰量は、式３で示される。

(20*log((W2/L2)/(W1/L1)))+(20*log((W3/L3)/(W2/L2))) 式３

ランプ制御回路２１６は、アナログ又はデジタルのいずれか一方のランプ制御信号ＲＡＭＰ＿ＣＴＬによって駆動できる。ＲＡＭＰ＿ＣＴＬに応答して、ランプ制御回路２１６は、ランプトランジスタ２１２〜２１４をターンオン又はターンオフするための信号を生成する。図４は、ランプ制御信号がアナログ信号である場合のランプ制御回路２１６の実施形態の構成図である。一方、図５は、ランプ制御信号がデジタル信号である場合のランプ制御回路２１６の実施形態の構成図である。

ランプ制御回路２１６がアナログ制御信号を受信する場合、ランプ制御回路２１６は、図４に示したように、アナログ−デジタル（Ａ／Ｄ）変換器３００と、デジタル復号器３０２とを具備する。当然のことながら、Ａ／Ｄ変換器３００は、どのようなタイプのものであってもよい。アナログ信号ＲＡＭＰ＿ＣＴＬは、例えば、低電圧レベルと高電圧レベルとの間で変動するような電圧となる。一実施形態において、ＲＡＭＰ＿ＣＴＬは、最初は低電圧レベルにあり、高電圧レベルに段階的にランプアップされる。あるいは、ＲＡＭＰ＿ＣＴＬは、最初は高電圧レベルにあり、次いで、低電圧レベルに段階的にランプダウンされる。どちらの場合でも、Ａ／Ｄ変換器３００は、アナログ制御電圧を受けて、ｎビットデジタル信号を出力する。ここで、ｎは、Ａ／Ｄ変換器３００の所望の分解能に対して選択された整数である。

ＲＡＭＰ＿ＣＴＬのサンプリングされた電圧レベル毎に、Ａ／Ｄ変換器３００によって提供されるｎビットデジタル信号の結果は、続いて、デジタル復号器３０２によって復号される。デジタル復号器３０２は、ｎビットデジタル信号のビットパターンに応答して、ランプトランジスタ２１０，２１２，２１４のうちの少なくとも１つをターンオフするために構成された論理復号回路を具備する。したがって、ＲＡＭＰ＿ＣＴＬがローからハイ（又は、ハイからロー）にランピングされるので、サンプリングクロック（図示せず）に同期して、異なるｎビットデジタル信号が生成される。デジタル復号器３０２は、引き続きターンオフされるとともに、ランプトランジスタのそれぞれのターンオフ状態を維持する。例えば、図３の具体的な実施形態では、ランプトランジスタ２１０，２１２，２１４は、この順番通りにターンオフされる。この所望の結果を達成するためのデジタル復号手段は、当分野では既知のものであり、その具体的な実施方法は説明しない。送信動作が完了したとき、ＲＡＭＰ＿ＣＴＬはリセットされ、かつすべてのランプトランジスタ２１０，２１２，２１４がターンオンされる。

変形例において、ｎ＝３のＡ／Ｄ変換器３００が、サンプリングされた入力電圧レベルに対応する３ビットの出力を提供する場合、復号器は、２^ｎ＝２^３＝８の出力信号を提供するように構成される。したがって、上記の通り、デジタル復号器３０２からの各出力信号が、合計８つのランピングトランジスタに対し、１つの出力ランピングトランジスタのゲートを制御することは明白である。このアナログ技術において、Ａ／Ｄ変換器３００は、クロック信号に基づく所定の周波数でサンプリングを行う。好ましくは、そのような周波数は、システムクロックよりも速い。デジタル復号器３０２がその出力を変化させる割合は、Ａ／Ｄ変換器３００がアナログ電圧をサンプリングするときの周波数によって決まる。

ランプ制御回路２１６がデジタル制御信号を受信する場合、ＲＡＭＰ＿ＣＴＬは、図５に示したように、ｎビット計数器３０４に送るために用いられるデジタルクロック信号（ＣＬＫ）となる。この実施形態において、ｎは、制御されるランプトランジスタの数、例えば、２^ｎ個のランプトランジスタに対して選択された整数である。計数器３０４は、発振するクロック信号（ＲＡＭＰ＿ＣＴＬ）の各立ち上がりエッジ又は各立ち下がりエッジで、ｎビット出力シーケンスをインクリメントする。したがって、ｎビット出力シーケンスは、カウントされた各クロックエッジの値だけ段階的に増加する。上記の通り、デジタル復号器３０６は、ｎビット出力シーケンスを受信するとともに、それを復号して、計数器増加量の二進値として要求されたランピングトランジスタをターンオフする。デジタル復号器３０６がその出力を変化させる割合は、ＲＡＭＰ＿ＣＴＬの周波数によって決まる。

図４及び図５に示したようなアナログとデジタルの両方の制御信号技術について、ターンオフする複数のトランジスタ間の重なりは最小である。すなわち、各トランジスタ２１０，２１２，２１４が順次にターンオフされるように、タイミングが設定されており、これは、デジタル復号器３０６によって容易に達成される。図４及び図５に示した双方の実施形態は、ランプトランジスタ２１０，２１２，２１４を制御するためのデジタル出力を提供する。しかしながら、ランプトランジスタ２１０，２１２，２１４のゲート電圧のアナログ制御は、図３のミクサ１０２に提供される入力信号の出力増加率を制御するために使用できる。

図６は、ランプトランジスタ２１０，２１２，２１４のゲート電圧と、アナログランプ制御電圧ＲＡＭＰ＿ＣＴＬとの関係を例示したものである。このグラフが示すのは、ランプトランジスタ２１０，２１２，２１４に印加されるゲート電圧が、ＲＡＭＰ＿ＣＴＬの大きさが増大するほど、互いに異なることである。これは、ターンオフする複数のトランジスタ間の重なりの例であり、少なくとも２つのトランジスタが、同時にではあるが異なる割合で、オフ状態に遷移することを意味する。図６に示したように、ＲＡＭＰ＿ＣＴＬが実質的にゼロボルトである場合、ランプトランジスタ２１０，２１２，２１４に印加されるゲート電圧は、実質的に最大レベル時のものである。ＲＡＭＰ＿ＣＴＬが増大するにつれて、トランジスタ２１０のゲート電圧は、最初はＲＡＭＰ＿ＣＴＬ＝Ｖ１で減少し始め、その後に、トランジスタ２１２，２１４のゲート電圧が続く。ＲＡＭＰ＿ＣＴＬ＝Ｖ２となる点から見て取れるように、３つのトランジスタのすべてがオン状態となる。ＲＡＭＰ＿ＣＴＬが所定の最大レベルに達したとき、すべてのランプトランジスタがターンオフされる。そのようなタイプのランプ制御は、当分野では既知の種々の回路技術を用いて実行できる。

ランプトランジスタ２１０，２１２，２１４を制御するためのアナログ出力を提供するための回路の例示的な実施形態を図７に示す。図７のランプ制御回路は、抵抗器回路網か、又は、電源とＲＡＭＰ＿ＣＴＬとの間に接続された直列接続された抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４から成る電圧分割器から成る。Ｒ１及びＲ２のコモンノードは、トランジスタ２１４のゲートに接続されている。Ｒ２及びＲ３のコモンノードは、トランジスタ２１２のゲートに接続されている。Ｒ３及びＲ４のコモンノードは、トランジスタ２１０のゲートに接続されている。これらのコモンノードは、電圧タップと見なすことができる。この構成では、ＲＡＭＰ＿ＣＴＬがＶＳＳからある所定の最大レベルへと増大するにつれて、ゲート電圧は、累進的に減少する。抵抗器素子Ｒ１，Ｒ２，Ｒ３，Ｒ４の値は、図６に示されたものと同様の電圧曲線を得るように選択できる。

当業者には当然のことながら、図７の電圧分割器の極性は反転可能であり、それによって、Ｒ１がアナログＲＡＭＰ＿ＣＴＬ電圧を受信し、同時に、Ｒ４がＶＳＳに接続される。故に、ランプトランジスタは、ＲＡＭＰ＿ＣＴＬをＶＤＤのような高い電圧レベルに保つことによって、すべてターンオンされ、次いで、ＲＡＭＰ＿ＣＴＬを低下させて、ランプトランジスタのそれぞれを段階的にターンオフする。したがって、ゲート制御曲線は、図６に示されたものに対して逆となる。

本発明の上記の実施形態は、例示のみを意図したものである。当業者は、本発明の範囲から逸脱することなく、特定の実施形態に置換、修正、及び変更をなすことができる。発明の範囲は、添付の特許請求の範囲の記載によってのみ定義される。

１００ 送信信号経路
１０２ ミクサ
１０４ 可変利得増幅器（ＶＧＡ）
１０６ 電力増幅器
１０８ アンテナ
１１０ 出力ランピング回路
２００ 電圧−電流（Ｖ−Ｉ）変換器
２０２ ｎチャネルトランジスタ
２０４ 抵抗器
２０６ コンデンサ
２０８ 入力トランジスタ
２１０，２１２，２１４ ランプトランジスタ
２１６ ランプ制御回路
３００ アナログ−デジタル（Ａ／Ｄ）変換器
３０２，３０６ デジタル復号器
３０４ ｎビット計数器

Claims (21)

1. ワイヤレス送受信機用の送信回路であって、
   データ信号をワイヤレス送信するためのアンテナと、
   前記アンテナに接続されており、予め調整されたデータ信号に応答して前記データ信号を提供するためのミクサと、
   入力トランジスタを具備し、入力データ信号に応答して前記予め調整されたデータ信号を提供するための出力ランピング回路と
   を具備し、
   前記出力ランピング回路は、可制御抵抗手段と、ランプ制御回路とを具備しており、該抵抗手段の抵抗値を増大させることによって、前記入力データ信号を最小電圧レベルから最大電圧レベルにランピングさせ、
   前記可制御抵抗手段は、並列接続された複数のトランジスタからなり、
   前記並列接続された複数のトランジスタは、前記ランプ制御回路に接続されたゲート端子をそれぞれ具備し、
   前記ランプ制御回路は、前記並列接続された複数のトランジスタの１つ１つを順序的にターンオフさせて、前記入力データ信号を前記最小電圧レベルから前記最大電圧レベルにランピングさせることを特徴とする送信回路。
2. 前記出力ランピング回路が、
   ベースバンド信号に対応する電流を提供するための電圧−電流変換部と、
   前記電流を受け取るための入力端子を具備した電流ミラー回路と
   を具備し、
   前記入力トランジスタが、前記予め調整されたデータ信号を提供するための出力端子を具備し、
   前記可制御抵抗手段が、前記入力トランジスタのゲート端子と電源との間に接続されていることを特徴とする請求項１に記載の送信回路。
3. 前記電流ミラー回路が、抵抗器と前記可制御抵抗手段に並列に接続されたコンデンサとからなる１次フィルタを具備することを特徴とする請求項２に記載の送信回路。
4. 前記抵抗器及び前記可制御抵抗手段が、電圧分割器を形成することを特徴とする請求項３に記載の送信回路。
5. 前記ランプ制御回路が、
   アナログ制御信号に対応するデジタル出力を提供するためのアナログ−デジタル（Ａ／Ｄ）変換部と、
   前記Ａ／Ｄ変換部からの前記デジタル出力に応答して、前記並列接続された複数のトランジスタの１つ１つを選択的にターンオフさせるためのデジタル復号部と
   を具備することを特徴とする請求項１に記載の送信回路。
6. 前記ランプ制御回路が、
   発振する信号のエッジカウント数に対応するデジタル出力を提供するための計数部と、
   前記計数部からの前記デジタル出力に応答して、前記並列接続された複数のトランジスタの１つ１つを選択的にターンオフさせるためのデジタル復号部と
   を具備することを特徴とする請求項１に記載の送信回路。
7. 前記並列接続された複数のトランジスタが、ランプ制御回路に接続されたゲート端子をそれぞれ具備し、
   前記ランプ制御回路は、電源とアナログ制御信号源との間に接続された電圧分割器回路を具備し、
   前記電圧分割器回路は、前記並列接続された複数のトランジスタの１つ１つにそれぞれ接続された複数の電圧タップを具備することを特徴とする請求項１に記載の送信回路。
8. ワイヤレス送信回路用の出力ランピング回路であって、
   ベースバンド電圧信号に対応する入力電流を提供するための電圧−電流変換部と、
   前記入力電流に対応する最大振幅を備えた電流を有するデータ信号を提供するための電流ミラー部と、
   前記電流ミラー部に並列に接続された複数の被制御抵抗素子と、
   ランプ制御回路と
   を具備し、
   前記複数の被制御抵抗素子のそれぞれがターンオフされるにつれて、前記データ信号の前記電流が最小振幅から前記最大振幅へとランピングされ、
   前記複数の被制御抵抗素子は、並列接続された複数のトランジスタからなり、
   前記並列接続された複数のトランジスタは、前記ランプ制御回路の対応するゲート制御信号源に接続されたゲート端子をそれぞれ具備し、
   前記ランプ制御回路は、前記並列接続された複数のトランジスタの１つ１つを順序的にターンオフさせて、前記データ信号の前記電流を前記最小振幅から前記最大振幅へとランピングさせることを特徴とする出力ランピング回路。
9. 前記電流ミラー部が、
   前記入力電流を受け取るための、前記電圧−電流変換部と電源との間に接続されたダイオード接続トランジスタと、
   前記ダイオード接続トランジスタと共に電流ミラー構造を成すように配列された入力トランジスタと
   を具備し、
   前記入力トランジスタは、前記データ信号を提供するためのドレイン端子と、前記電源に接続されたソース端子とを具備し、
   前記複数の被制御抵抗素子が、前記電源と前記入力トランジスタのゲート端子との間に接続されていることを特徴とする請求項８に記載の出力ランピング回路。
10. 前記電流ミラー部が、一次フィルタを具備し、
    前記一次フィルタは、
    前記入力トランジスタの前記ゲート端子と前記ダイオード接続トランジスタとの間に接続された抵抗器と、
    前記入力トランジスタの前記ゲート端子と前記電源との間に接続されたコンデンサと
    を具備することを特徴とする請求項９に記載の出力ランピング回路。
11. 前記並列接続された複数のトランジスタのすべてを互いに異なるサイズとしたことを特徴とする請求項８に記載の出力ランピング回路。
12. 前記並列接続された複数のトランジスタのそれぞれを異なるＷ／Ｌ寸法を有するサイズとし、
    ここで、Ｗは、前記並列接続された複数のトランジスタのそれぞれの幅であり、Ｌは、前記並列接続された複数のトランジスタのそれぞれの長さであることを特徴とする請求項１１に記載の出力ランピング回路。
13. 前記並列接続された複数のトランジスタが、サイズの小さいものから順にターンオフされることを特徴とする請求項１２に記載の出力ランピング回路。
14. 前記ランプ制御回路が、
    アナログ制御信号に対応するデジタル出力を提供するためのアナログ−デジタル（Ａ／Ｄ）変換部と、
    前記Ａ／Ｄ変換部からの前記デジタル出力に応答して、前記並列接続された複数のトランジスタの１つ１つを選択的にターンオフさせるためのデジタル復号部と
    を具備することを特徴とする請求項８に記載の出力ランピング回路。
15. 前記ランプ制御回路が、
    発振する信号のエッジカウント数に対応するデジタル出力を提供するための計数部と、
    前記計数部からの前記デジタル出力に応答して、前記並列接続された複数のトランジスタの１つ１つを選択的にターンオフさせるためのデジタル復号部と
    を具備することを特徴とする請求項８に記載の出力ランピング回路。
16. ワイヤレス送受信機での信号ランピング方法であって、
    ベースバンド信号に対応する電圧を入力トランジスタに印加する段階と、
    前記ベースバンド信号に対応する電流を最小化するために、並列接続された複数のトランジスタにかかる電圧を放電する段階と、
    前記入力トランジスタによって与えられた前記電流の振幅を増大させるために、前記並列接続された複数のトランジスタのそれぞれを順序的にターンオフさせる段階と
    を有し、
    前記順序的にターンオフを行わせる段階は、
    ランプ制御信号を受け取る段階と、
    前記ランプ制御信号に応答して、前記並列接続された複数のトランジスタの１つ１つを順序的にターンオフさせて、前記電流の振幅を最小振幅から最大振幅へとランピングさせる段階と
    を有することを特徴とする方法。
17. 前記放電を行う段階が、前記並列接続された複数のトランジスタのすべてをターンオンさせる段階を有することを特徴とする請求項１６に記載の方法。
18. 前記順序的にターンオフを行わせる段階が、
    前記ランプ制御信号をデジタル出力に変換する段階と、
    前記並列接続された複数のトランジスタのうちの少なくとも１つをターンオフするために、前記デジタル出力を復号する段階と
    をさらに有することを特徴とする請求項１７に記載の方法。
19. 前記ランプ制御信号が、ランピングされたアナログ電圧レベルであり、
    前記変換を行う段階が、所定周波数において前記アナログ電圧レベルに対応する前記デジタル出力を提供するために、アナログからデジタルへの変換を実行する段階を有することを特徴とする請求項１８に記載の方法。
20. 前記ランプ制御信号が、発振するクロック信号であり、
    前記変換を行う段階が、計数部の値に対応する前記デジタル出力を提供するために、前記計数部を用いて前記発振するクロック信号のアクティブエッジをカウントする段階を有することを特徴とする請求項１８に記載の方法。
21. 前記順序的にターンオフを行わせる段階が、
    アナログランプ制御信号を受け取る段階と、
    前記ランプ制御信号に応答して、異なる変化率で、かつ実質的に同時に、前記並列接続された複数のトランジスタのうちの少なくとも２つをターンオフさせる段階と
    を有することを特徴とする請求項１７に記載の方法。

Images