[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3890814B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP3890814B2
JP3890814B2 JP14532999A JP14532999A JP3890814B2 JP 3890814 B2 JP3890814 B2 JP 3890814B2 JP 14532999 A JP14532999 A JP 14532999A JP 14532999 A JP14532999 A JP 14532999A JP 3890814 B2 JP3890814 B2 JP 3890814B2
Authority
JP
Japan
Prior art keywords
solder
substrate
electronic component
solder bump
underfill material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14532999A
Other languages
English (en)
Other versions
JP2000332167A (ja
Inventor
友幸 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP14532999A priority Critical patent/JP3890814B2/ja
Publication of JP2000332167A publication Critical patent/JP2000332167A/ja
Application granted granted Critical
Publication of JP3890814B2 publication Critical patent/JP3890814B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板上にはんだバンプを介して電子部品を搭載する電子部品の実装方法に関し、特に、基板と電子部品との間に、はんだ接合部の強度を向上させるための樹脂材を配置するものに関する。
【0002】
【従来の技術】
従来、例えば、はんだボールを有するCSP(チップサイズパッケージ)や半導体素子等の電子部品を、基板(例えばプリント配線基板等)上に搭載する実装構造においては、はんだ接合部の耐落下衝撃性や耐熱疲労性の改善のために、熱硬化性の樹脂材であるアンダーフィル材をはんだの周りに充填させ、はんだ接合強度を向上させていた(例えば、特開平7−66326号公報)。
【0003】
一般に、このアンダーフィル材の充填方法は、電子部品と基板の一面(例えば電極部)とをはんだ接合した後に、電子部品と基板との間に、液状の熱硬化性樹脂を注入、充填し、熱硬化させていた。
【0004】
【発明が解決しようとする課題】
しかしながら、上記充填方法では、注入、充填、熱硬化という各工程を行うための注入機や恒温槽が必要となり、且つ、熱硬化させるために、ワークを高温で長時間(例えば、120℃、2時間程度)、恒温槽に放置する必要があった。
【0005】
このため、アンダーフィル材の充填に関わる製造コストが増大するとともに、基板上に他部品(LED、アルミ電解コンデンサ等)が実装されている場合、上記の高温・長時間の熱処理において、耐熱性の弱い他部品の品質が劣化(熱劣化)するという問題があった。
【0006】
本発明は上記問題に鑑み、基板上にはんだバンプを介して電子部品を搭載するとともに、基板と電子部品との間に樹脂材を配置するようにした電子部品の実装方法において、該樹脂材の充填・硬化に関わる製造コストの低減及び他部品の熱劣化防止を実現することを目的とする。
【0007】
【課題を解決するための手段】
ところで、この種の実装方法において、はんだバンプのリフロー工程は必然的に行われるが、その加熱時間は、上記した従来の樹脂材の硬化時間に比べて非常に短時間(例えば数分程度)である。本発明は、このリフローによる加熱を利用することで、基板と電子部品との間に配置される樹脂材の熱硬化を、該リフローと同時に行うようにすれば良いのではないかという着想点に基づいてなされたものである。
【0008】
即ち、請求項1記載の発明では、一面側に突出して形成されたはんだバンプ(1)を有する電子部品(2)を、はんだバンプを介して基板(3)の一面上に搭載する工程(S2)を行った後基板の一面上における電子部品の端部に、硬化温度がはんだバンプの溶融温度以上である液状の熱硬化性樹脂(4)を注入する工程(S3)を行い、この後、電子部品を搭載した基板をリフロー炉に投入し、リフロー炉内において、電子部品の一面と基板の一面との間に熱硬化性樹脂をはんだバンプの溶融温度未満の温度にて充填する工程(S4)と、この後、はんだバンプの溶融温度以上に加熱することにより、はんだバンプを溶融させて基板の一面に接合するとともに、液状の熱硬化性樹脂を硬化させる工程(S5)と、を行うことを特徴としている。
【0009】
本発明によれば、はんだバンプ(1)の溶融・接合工程(S5)において、液状の熱硬化性樹脂(4)を同時に熱硬化させることができるため、はんだリフローに用いる装置により、樹脂の熱硬化が完了する。また、はんだリフローの加熱は、上述のように、従来の樹脂の熱硬化時間に比べて短時間であるため、基板(3)上に他部品が実装されている場合、該他部品の熱劣化を防止できる。
【0010】
ここで、本発明のはんだバンプの溶融・接合工程においては、溶融したはんだバンプ(1)と液状の熱硬化性樹脂(4)とが一時的に共存した状態となるが、濡れ性や粘性の相違から、両者が混ざり合うことはない。
【0011】
よって、本発明によれば、樹脂材の充填・硬化に関わる製造コストの低減及び他部品の熱劣化防止を実現する電子部品の実装方法を提供することができる。
【0012】
また、接続後のはんだ部分の熱疲労寿命を向上させるためには、硬化後の熱硬化性樹脂(4)がはんだの熱膨張係数に近いことが好ましく、そのようなものとしては、ナフタレン型エポキシ樹脂またはビスフェノールA型エポキシ樹脂に、酸無水物系硬化剤を含有させたものが挙げられる。
【0013】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0014】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は、本発明の実施形態に係る電子部品の実装方法を示す工程図であり、実装される基板面と直交する方向の概略断面を示す。図1において、(a)〜(d)は、最終的に図1(e)に示す実装構造を作るための実装工程の途中状態を示すものである。
【0015】
図1(e)に示す実装構造は、一面側に突出して形成されたはんだバンプ1を有するCSP(本発明でいう電子部品)2を、はんだバンプ1を介してプリント配線基板(本発明でいう基板、以下、単に基板という)3の一面側に形成された電極部3a上に電気的に接続したものである。なお、図中の符号2aは、はんだバンプ1と導通するCSP2の電極部である。
【0016】
ここで、詳しく図示しないが、CSP2は、通常知られているもの、例えば樹脂によってインターポーザ表面に搭載された半導体チップを内包したパッケージであって、インターポーザ裏面においてスルーホール等によって上記半導体チップと導通する上記電極部2a上に、例えばSn/Pb等のはんだ材料よりなるはんだバンプ1をアレイ状に配置したものを採用できる。
【0017】
また、基板3及びその電極部3aについても、通常用いられるものを採用でき、例えば、基板3としては、樹脂よりなるプリント配線基板の他にもセラミック配線基板等を採用でき、電極部3aとしては、金属めっき材料、導体厚膜及び金属(銅等)箔等を採用できる。
【0018】
そして、該実装構造においては、CSP2の一面と基板3の一面との間において、はんだバンプ1以外の部分を埋めるように、硬化されたアンダーフィル材(本発明でいう熱硬化性樹脂)4が充填されている。このアンダーフィル材4は、はんだの熱膨張係数(例えば26ppm/℃)とほぼ等しく、弾性率が3400MPa以上の物性を有する熱硬化性樹脂よりなり、ガラスフィラー入りエポキシ樹脂等が該当する。
【0019】
また、このアンダーフィル材4のエポキシ樹脂としては、約60〜70℃(アンダーフィル材充填温度)で、最も低粘度(500mPa・s程度)となり、且つ、後述のリフロープロファイルによる加熱工程(例えば4〜8分)においてはんだバンプ1の溶融温度以上で硬化する特性を有するもの、例えば、酸無水物系硬化材を使ったナフタレン型エポキシ樹脂やビスフェノールA型エポキシ樹脂等を使用することができる。
【0020】
次に、かかる図1(e)に示す実装構造を実現する実装方法について工程順に説明していく。
【0021】
まず、図1(a)に示す工程では、基板3の一面側に形成された電極部3a上に、はんだ印刷機(図示せず)を使って、はんだペースト5を印刷し、転写する(はんだペースト印刷工程S1)。
【0022】
次に、図1(b)に示す工程では、はんだバンプ1が一面側に形成されたCSP2を用意する。このはんだバンプ1は基板3の電極部3aに対応して形成されている。そして、部品装着マウンタ(図示せず)を用いて、このマウンタの吸着ノズル6にCSP2の他面側を吸着固定する。次に、吸着されたCSP2の一面側と基板3の一面側とを対向させ、はんだバンプ1と電極部3aとが接するように、CSP2を基板3の一面上にマウント(搭載)する(電子部品搭載工程S2)。
【0023】
次に、図1(c)に示す工程では、アンダーフィル注入用のディスペンサ7により、基板3の一面上におけるCSP2の端部に、液状のアンダーフィル材4を注入する(アンダーフィル材注入工程S3)。
【0024】
次に、図1(d)に示す工程では、CSP2をマウントした基板3を、はんだリフロー用のリフロー炉に投入し、図2に示す様な温度条件(リフロープロファイル)により、アンダーフィル材4の充填及びはんだ付けを行う。
【0025】
図2に示すリフロープロファイルにおいて、約60℃で所定時間(例えば数十秒)一定とする領域P1は、アンダーフィル材4をCSP2と基板3との間に充填させるための領域(アンダーフィル材充填領域)であり、約150℃で所定時間(例えば百秒程度)一定とする領域P2は、予熱領域であり、183℃以上で所定時間(例えば百秒程度)維持する領域P3は、本加熱領域である。また、図2中の点T1は、はんだ溶融点(はんだバンプ1の溶融温度)、点T2は、はんだ凝固点である。
【0026】
まず、アンダーフィル材充填領域P1では、アンダーフィル材4が最も低粘度となるため、毛細管現象により、CSP2と基板3との間にほぼ完全に充填する(アンダーフィル材充填工程S4)。このとき、はんだペースト5の粘度は、180000mPa・s程度であるため、液状のアンダーフィル材4によってはんだペースト5が押し流されることはない。なお、この領域P1は、例えば60〜70℃で、20〜60秒程度とできる。
【0027】
そして、アンダーフィル材充填領域P1から炉内温度を上昇させ、予熱領域P2に入る。ここで、領域P1からいきなり本加熱領域P3に入ると、基板や各部品が熱衝撃を受け、品質劣化を生じる。予熱領域P2は、このような熱衝撃を防止するために設けられたものである。そして、さらに炉内温度を上昇させ、予熱領域P2から、はんだのリフロー工程に相当する本加熱領域P3に入る。
【0028】
はんだ溶融点T1を越えて、本加熱領域P3に入ると、はんだペースト5とはんだバンプ1とが溶融する。その後、炉内温度を降下させ、冷却領域に入り、はんだ凝固点T2に達すると、はんだ接合が完了する。
【0029】
また、本加熱領域P3においては、はんだ溶融点T3を過ぎたところで、アンダーフィル材4が硬化する。ここで、アンダーフィル材4の硬化完了は、はんだ溶融点T3を過ぎたところであれば、セルフアライメントが保証されるため、本加熱領域P3のどの時点でも構わない。
【0030】
ここで、本加熱領域P3がはんだの溶融・接合及びアンダーフィル材の硬化を行う工程(溶融・接合及び硬化工程S5)となる。この工程S5中、溶融したはんだバンプ1と液状のアンダーフィル材4とが一時的に共存した状態となるが、樹脂と金属との濡れ性や粘性の相違から、両者が混ざり合うことはない。
【0031】
こうして、上記の各工程S1〜S5を経て、図1(e)に示す実装構造が出来上がる。
【0032】
ところで、本実施形態によれば、溶融・接合及び硬化工程S5において、液状のアンダーフィル材4を同時に熱硬化させることができるため、はんだリフロー用のリフロー炉を用いて、アンダーフィル材4の熱硬化を完了させることができる。
【0033】
また、上記リフロープロファイルによる加熱時間は例えば4〜8分であり、さらにはんだリフローの加熱(本加熱領域P3)は例えば100秒程度であり、従来の樹脂の熱硬化時間(約2時間)に比べて短時間の加熱で済むため、基板3上にCSP2以外の他部品が実装されている場合、該他部品の熱劣化を防止できる。
【0034】
よって、本実施形態によれば、アンダーフィル材の充填・硬化に関わる製造コストの低減及び他部品の熱劣化防止を実現する電子部品の実装方法を提供することができる。
【0035】
また、本実施形態によれば、アンダーフィル材4として、はんだの熱膨張係数に近い材料を選定しているため、実装構造において、はんだ部の熱疲労寿命を向上させることができる。
【0036】
また、本実施形態では、一面側に突出して形成されたはんだバンプ1を有するCSP2を、はんだバンプ1と基板3の電極部3aとがはんだペースト5を介して接するように、基板3の一面上に搭載した後に、両部材2、3間に液状のアンダーフィル材4を注入するから、はんだバンプ1とはんだペースト5と基板3の電極部3aとの間に、アンダーフィル材4が入り込むことが殆ど無く、確実な接続が得られる。
【0037】
なお、他部品の搭載は、リフロー炉に投入する前のいつの時点でも良い。例えば、CSP2を搭載する前に基板1に実装されていても良いし、CSP2の搭載工程S2中に行っても良いし、CSP2の搭載後に行っても良い。
【0038】
また、電子部品としては、CSP以外にも、一面側に突出して形成されたはんだバンプを有するものであれば何でも良い。
【図面の簡単な説明】
【図1】本発明の実施形態に係る電子部品の実装方法を示す工程図である。
【図2】上記実装方法におけるリフロープロファイルを示す図である。
【符号の説明】
1…はんだバンプ、2…CSP(チップサイズパッケージ)、
3…プリント配線基板、4…アンダーフィル材、S2…電子部品搭載工程、
S3…アンダーフィル材注入工程、S4…アンダーフィル材充填工程、
S5…溶融・接合及び硬化工程。

Claims (2)

  1. 一面側に突出して形成されたはんだバンプ(1)を有する電子部品(2)を、前記はんだバンプを介して基板(3)の一面上に搭載する工程(S2)を行った後
    前記基板の前記一面上における前記電子部品の端部に、硬化温度が前記はんだバンプの溶融温度以上である液状の熱硬化性樹脂(4)を注入する工程(S3)を行い、
    この後、前記電子部品を搭載した前記基板をリフロー炉に投入し、前記リフロー炉内において、
    前記電子部品の前記一面と前記基板の前記一面との間に前記熱硬化性樹脂を前記はんだバンプの溶融温度未満の温度にて充填する工程(S4)と、
    この後、前記はんだバンプの溶融温度以上に加熱することにより、前記はんだバンプを溶融させて前記基板の前記一面に接合するとともに、前記液状の熱硬化性樹脂を硬化させる工程(S5)と、を行うことを特徴とする電子部品の実装方法。
  2. 前記熱硬化性樹脂(4)として、ナフタレン型エポキシ樹脂またはビスフェノールA型エポキシ樹脂に、酸無水物系硬化剤を含有させたものを用いることを特徴とする請求項1に記載の電子部品の実装方法。
JP14532999A 1999-05-25 1999-05-25 電子部品の実装方法 Expired - Fee Related JP3890814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14532999A JP3890814B2 (ja) 1999-05-25 1999-05-25 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14532999A JP3890814B2 (ja) 1999-05-25 1999-05-25 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2000332167A JP2000332167A (ja) 2000-11-30
JP3890814B2 true JP3890814B2 (ja) 2007-03-07

Family

ID=15382661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14532999A Expired - Fee Related JP3890814B2 (ja) 1999-05-25 1999-05-25 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP3890814B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303678C (zh) * 2002-06-28 2007-03-07 矽品精密工业股份有限公司 芯片座具开孔的半导体封装件及其制造方法
JP2007335741A (ja) * 2006-06-16 2007-12-27 Sony Computer Entertainment Inc 半導体装置およびその製造方法
JP5245270B2 (ja) * 2007-03-28 2013-07-24 日本電気株式会社 半導体装置及びその製造方法
JP5464897B2 (ja) * 2009-04-24 2014-04-09 パナソニック株式会社 半導体パッケージ部品の実装方法と実装構造体
US20110108997A1 (en) 2009-04-24 2011-05-12 Panasonic Corporation Mounting method and mounting structure for semiconductor package component
JP6816918B2 (ja) * 2015-11-04 2021-01-20 リンテック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2000332167A (ja) 2000-11-30

Similar Documents

Publication Publication Date Title
US5120678A (en) Electrical component package comprising polymer-reinforced solder bump interconnection
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
US7279359B2 (en) High performance amine based no-flow underfill materials for flip chip applications
US20020089836A1 (en) Injection molded underfill package and method of assembly
JPH0296343A (ja) 混成集積回路装置の製造方法
JP2000188469A (ja) 半導体装置実装構造
US20030193093A1 (en) Dielectric interposer for chip to substrate soldering
JP2002270732A (ja) アンダーフィル材付き電子部品
JP3890814B2 (ja) 電子部品の実装方法
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP2002334906A (ja) フリップチップの実装方法
JP3532450B2 (ja) Bga型半導体パッケージの実装構造およびその実装方法
JPH1056040A (ja) 半導体装置およびその製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP4752717B2 (ja) モジュールの製造方法
JP4394213B2 (ja) Lsiパッケージの実装方法
JP3708478B2 (ja) 電子部品の実装方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP2001007503A (ja) 電子部品の実装方法
JP2000058597A (ja) 電子部品実装方法
JP3894095B2 (ja) 電子部品の実装方法
JP3726782B2 (ja) 電子装置の実装方法
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061127

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees