[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4659262B2 - 電子部品の実装方法及びペースト材料 - Google Patents

電子部品の実装方法及びペースト材料 Download PDF

Info

Publication number
JP4659262B2
JP4659262B2 JP2001134532A JP2001134532A JP4659262B2 JP 4659262 B2 JP4659262 B2 JP 4659262B2 JP 2001134532 A JP2001134532 A JP 2001134532A JP 2001134532 A JP2001134532 A JP 2001134532A JP 4659262 B2 JP4659262 B2 JP 4659262B2
Authority
JP
Japan
Prior art keywords
electronic component
mounting
flux
protruding electrode
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001134532A
Other languages
English (en)
Other versions
JP2002329745A (ja
Inventor
和之 今村
修 山口
康則 藤本
俊也 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2001134532A priority Critical patent/JP4659262B2/ja
Priority to US10/084,370 priority patent/US6796025B2/en
Publication of JP2002329745A publication Critical patent/JP2002329745A/ja
Application granted granted Critical
Publication of JP4659262B2 publication Critical patent/JP4659262B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0256—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections for soldering or welding connectors to a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は電子部品の実装方法及びペースト材料に係り、特にフリップチップ実装方式等の電子部品の突起電極を溶融させて実装基板の接続端子に接続する電子部品の実装方法及びこの実装に使用するペースト材料に関する。
【０００２】
近年、携帯電話等に代表されるように、半導体装置等の電子部品は小型・高密度化・高速化が急速な勢いで進んでいる。これに対応すべく、電子部品の外部接続端子としてはんだバンプ等の突起電極を用い、この突起電極を実装基板に接合させることにより、電子部品と実装基板を電気的に接続するフリップチップ実装が多用されるようになってきている。
【０００３】
このフリップチップ実装によれば、リードを用いた実装に比べ、実装に要する面積を小さくできるため小型化・高密度化を測ることができ、また電子部品と実装基板との間における配線長を短くできるため高速化に対応することができる。
【０００４】
【従来の技術】
従来、はんだバンプ等の突起電極を有した電子部品を実装基板にフリップチップ実装する方法としては、ボンディングツールに電子部品を保持し、実装基板のボンディング位置に位置合わせし、加圧加熱することではんだバンプを接触/溶融させて接合する方法が主流であった。しかしながら、この実装方法は個々の電子部品をそれぞれ処理するため、表面実装リフローはんだ付け方法に比較して作業効率の悪いという問題点がある。
【０００５】
これに対し、作業効率の向上を図るため、一般的な表面実装リフローはんだ付け方法と同様に実装基板の接続端子上にソルダーペーストを印刷し、そこに電子部品のはんだバンプを位置合わせして搭載し、リフロー工程ではんだバンプを溶融させ接合する方法も一部採用されている（以下、この実装方法を従来技術１という）。図１は、この従来技術１に係る実装方法を示している。尚、図１では電子部品として半導体装置１を用いた例を示している。
【０００６】
図１（Ａ）は、実装基板３にソルダーペースト５を印刷した状態を示している。ソルダーペースト５ははんだ粉末の体積比が約50%のものが一般的であり、このソルダーペースト５はスクリーン印刷法を用いて実装基板３の接続端子４上に配設される。
【０００７】
続いて、半導体装置１のはんだバンプ２と、実装基板３の接続端子４とを位置合わせし、図１（Ｂ）に示すように、半導体装置１を実装基板３に搭載する。これにより、半導体装置１はソルダーペースト５により実装基板３に仮固定された状態となる。
【０００８】
続いて、半導体装置１が仮固定された実装基板３をリフロー炉に通し、はんだバンプ２を溶融させて接続端子４に接合する。図１（Ｃ）は、はんだバンプ２が接続端子４に接合された状態を示している。リフロー処理によるはんだバンプ２と接続端子４との接合が終了すると、必要に応じて残留フラックスの洗浄処理が実施され、これにより図１（Ｄ）に示すように、半導体装置１の実装基板３への実装が完了する。
【０００９】
一方、バンプ自体がはんだであることを利用し、フラックスのみを実装基板又ははんだバンプの先端に塗布し、電子部品を実装基板にリフロー処理により実装する方法も提案されている（以下、この実装方法を従来技術２という）。図２は、この従来技術２に係る実装方法を示している。尚、図２においても、電子部品として半導体装置１を用いた例を示している。
【００１０】
図２（Ａ）は、実装基板３にフラックス８を印刷した状態を示している。フラックス８は、図１に示したソルダーペースト５と異なり、はんだ粉末は含まれていない。このフラックス８は実装基板３の上面全面に配設される。
【００１１】
続いて、半導体装置１のはんだバンプ２と、実装基板３の接続端子４とを位置合わせし、図２（Ｂ）に示すように、半導体装置１を実装基板３に搭載する。これにより、半導体装置１はフラックス８により実装基板３に仮固定された状態となる。
【００１２】
続いて、半導体装置１が仮固定された実装基板３をリフロー炉に通し、はんだバンプ２を溶融させて接続端子４に接合する。図２（Ｃ）は、はんだバンプ２が接続端子４に接合された状態を示している。リフロー処理によるはんだバンプ２と接続端子４との接合が終了すると、必要に応じて残留フラックスの洗浄処理が実施され、これにより図２（Ｄ）に示すように、半導体装置１の実装基板３への実装が完了する。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記した従来技術１の方法では、ソルダーペースト５を微細に実装基板３の接続端子４上に印刷する技術が必要となり、適切な印刷ができない場合は端子間でブリッジ部６を生じたり（図１（Ｃ），（Ｄ）参照）、逆にはんだバンプ２と接続端子４との間で接合不良が生じたりするという問題点があった。
【００１４】
また、現在のはんだ粉末の体積比が約50%のソルダーペースト５では、半導体装置１のバンプピッチが150μmを下回る場合には、このバンプピッチに対応して形成された微細な接続端子４に適正にソルダーペースト５を印刷することが困難となる。
【００１５】
更に、搭載した半導体装置１は、リフロー工程が終了するまで実装基板３上の所定搭載位置に保持される必要があるが、接続端子４上に印刷された微小量のソルダーペースト５ではその保持力を十分に確保しにくいという問題もある。
【００１６】
一方、上記した従来技術２の方法では、はんだバンプ２と実装基板３との平坦性に対する許容が低く、はんだバンプ２と実装基板３の接続端子４が接合されないとおそれがある。即ち、はんだバンプ２には必然的に直径のバラツキが存在する（図２（Ａ）に矢印ΔＨで示す）。このため、同図に示すはんだバンプ２Ｂのように正常のはんだバンプ２Ａに対して直径が小さいと、はんだバンプ２Ｂと接続端子４との間に間隙が発生してしまう。
【００１７】
図１に示す実装方法では、ソルダーペースト５内に体積比が約50%のはんだ粉末が含まれているため、加熱時にこのはんだ粉も溶融してはんだバンプ２と接続端子４との間に間隙が生じても、この間隙を溶融したはんだ粉が埋めるため問題は生じなかった。
【００１８】
しかしながら、図２に示す実装方法ではフラックス８にはんだ粉が存在していないため、はんだバンプ２の直径バラツキに起因してはんだバンプ２Ｂと接続端子４との間に間隙が形成されると、リフロー時においてもはんだバンプ２Ｂと接続端子４とは離間された状態が維持される。よって、はんだバンプ２Ｂと接続端子４との間に間隙が発生し接続不良が発生してしまう。
【００１９】
これらの問題点を解決すべく、特開平4-262890公報では、半導体装置（はんだバンプは設けられていない）と実装基板とを、はんだ粒とフラックスを含む熱硬化性接着剤により接合する方法が提案されている。また、特開平11-186334公報では、フラックスを保持したはんだ粒を熱硬化性樹脂シート又はペーストに含有させた異方導電性材料を用い、この異方導電性材料により半導体装置と実装基板を接合する方法が提案されている。
【００２０】
しかしながら、上記した各公報で提案された実装方法では、はんだ付け工程での加熱処理に耐えられるように熱硬化性接着剤，熱硬化性樹脂シート，或いは異方導電性材料（以下、これらをまとめて熱硬化性樹脂という）を選定する必要がある。更に、この熱硬化性樹脂は、いわゆるアンダーフィルレジンとしても機能することとなるため、半導体装置のサイズ、半導体装置と基板の間隔、電極材料、実装基板材料の組み合わせ等に影響を受け、実装信頼性を確保するためにはその弾性率、熱膨張係数、接着強度等の材料特性を調整する必要がある。
【００２１】
このように、熱硬化性樹脂の選定においては、加熱処理時における熱耐性及びアンダーフィルレジンとしての特性を共に考慮して選定を行なう必要があり、その選定処理が困難となるという問題点がある。
【００２２】
本発明は上記の点に鑑みてなされたものであり、電子部品を実装基板に実装する際の突起電極と接続端子との実装信頼性を向上しうる電子部品の実装方法及びペースト材料を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記の課題は、第１の観点からは、電子部品に設けられた突起電極を実装基板に設けられた接続端子に溶融接合することにより、前記電子部品を前記実装基板に実装する電子部品の実装方法において、前記突起電極の直径より小さい直径を有する金属粒とベースフラックスとを含むフラックスペーストを前記実装基板上に配設する工程と、前記フラックスペーストが配設された実装基板に前記電子部品を搭載すると共に加熱処理を行ない、前記突起電極を溶融し前記接続端子に接合する工程と、前記突起電極と前記接続端子との接合後、前記電子部品と前記実装基板との間に形成される間隙に樹脂を封止する工程とを有し、前記突起電極をボール形状とし、かつ、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有した形状とし、前記フラックスペーストのベースフラックスが、前記間隙を封止する樹脂を主成分とすることを特徴とする電子部品の実装方法により解決することができる。
【００２４】
また上記の課題は、第２の観点からは、電子部品に設けられた突起電極を実装基板に設けられた接続端子に溶融接合することにより、前記電子部品を前記実装基板に実装する電子部品の実装方法において、前記突起電極の直径より小さい直径を有する金属粒とベースフラックスとを含むフラックスペーストを前記実装基板上に配設する工程と、前記フラックスペーストが配設された実装基板に前記電子部品を搭載すると共に加熱処理を行ない、前記突起電極を溶融し前記接続端子に接合する工程と、前記突起電極と前記接続端子との接合後、前記電子部品と前記実装基板との間に形成される間隙に樹脂を封止する工程とを有し、前記突起電極をボール形状とし、かつ、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有した形状とし、前記フラックスペーストのベースフラックスが、前記間隙を封止する樹脂と同種の樹脂材からなるフィラーを除いたものを主成分とすることを特徴とする電子部品の実装方法により解決することができる。
【００２５】
また上記の課題は、第３の観点からは、電子部品に設けられた突起電極を実装基板に設けられた接続端子に溶融接合することにより、前記電子部品を前記実装基板に実装する電子部品の実装方法において、前記突起電極の直径より小さい直径を有する金属粒とベースフラックスとを含むフラックスペーストを前記突起電極上に配設する工程と、前記実装基板に前記電子部品を搭載すると共に加熱処理を行ない、前記突起電極を溶融し前記接続端子に接合する工程と、前記突起電極と前記接続端子との接合後、前記電子部品と前記実装基板との間に形成される間隙に樹脂を封止する工程とを有し、前記突起電極をボール形状とし、かつ、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有し、前記フラックスペーストのベースフラックスが、前記間隙を封止する樹脂を主成分とすることを特徴とする電子部品の実装方法により解決することができる。
【００２６】
また上記の課題は、第４の観点からは、電子部品に設けられた突起電極を実装基板に設けられた接続端子に溶融接合することにより、前記電子部品を前記実装基板に実装する電子部品の実装方法において、前記突起電極の直径より小さい直径を有する金属粒とベースフラックスとを含むフラックスペーストを前記突起電極上に配設する工程と、前記実装基板に前記電子部品を搭載すると共に加熱処理を行ない、前記突起電極を溶融し前記接続端子に接合する工程と、前記突起電極と前記接続端子との接合後、前記電子部品と前記実装基板との間に形成される間隙に樹脂を封止する工程とを有し、前記突起電極をボール形状とし、かつ、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有し、前記フラックスペーストのベースフラックスが、前記間隙を封止する樹脂と同種の樹脂材からなるフィラーを除いたものを主成分とすることを特徴とする電子部品の実装方法により解決することができる。
【００２７】
また上記の課題は、第５の観点からは、電子部品に設けられたボール形状の突起電極を実装基板に設けられた接続端子に溶融接合するのに使用されるペースト材料において、金属粒とベースフラックスとにより構成されており、該金属粒の直径を、前記突起電極の直径の公差以上、前記突起電極の直径の１／３以下とし、該金属粒が体積比率で１％以上２０％以下含む構成とし、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有した形状とし、前記フラックスペーストのベースフラックスが、前記電子部品と前記実装基板との間に形成される間隙を封止する樹脂を主成分とすることを特徴とするペースト材料により解決することができる。
【００２８】
また上記の課題は、第６の観点からは、電子部品に設けられたボール形状の突起電極を実装基板に設けられた接続端子に溶融接合するのに使用されるペースト材料において、金属粒とベースフラックスとにより構成されており、該金属粒の直径を、前記突起電極の直径の公差以上、前記突起電極の直径の１／３以下とし、該金属粒が体積比率で１％以上２０％以下含む構成とし、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有した形状とし、前記フラックスペーストのベースフラックスが、前記電子部品と前記実装基板との間に形成される間隙を封止する樹脂と同種の樹脂材からなるフィラーを除いたものを主成分とすることを特徴とするペースト材料により解決することができる。
【００２９】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３０】
図３乃至図５は、本発明の第１実施例である電子部品の実装方法及びペースト材料を説明するための図である。尚、以下の説明では、電子部品として半導体装置１０を用いた例について説明する。
【００３１】
本実施例に係る実装方法では、半導体装置１０を実装基板１３にフリップチップ実装する。半導体装置１０を実装基板１３にフリップチップ実装するには、先ず図３（Ａ）に示すように、フラックスペースト１５Ａを実装基板１３上に配設する。
半導体装置１０は、例えばバンプ付きベアチップやＣＳＰ（チップサイズパッケージ）タイプの半導体装置であり、複数の突起電極が配設されている。本実施例では、突起電極としてはんだバンプ１２を用いた例を示している。しかしながら、半導体装置１０に配設される突起電極は半導体装置１０に限定されるものではなく、スタッドバンプ，メッキバンプ等の他の構造を有したバンプに対しても本発明は適用できるものである。
【００３２】
はんだバンプ１２は直径Ｈ１を有しているが、製造誤差等により所定の公差ΔＨを有している。尚、本明細書において公差ΔＨとは、はんだバンプ１２に許容されている最大直径を有したはんだバンプ（図３（Ａ）に例示的に示すはんだバンプ１２Ａ）と、はんだバンプ１２に許容されている最小直径を有したはんだバンプ（図３（Ａ）に例示的に示すはんだバンプ１２Ｂ）との直径差をいうものとする。
【００３３】
一方、実装基板１３は、例えばガラスエポキシ製の配線基板であり、表面に接続端子１４及び図示しない配線が形成されている。フラックスペースト１５Ａは、この実装基板１３の上面全面に配設される。フラックスペースト１５Ａを実装基板１３上に配設する方法は、特に限定されるものではなく、例えばステンシル印刷やスクリーン印刷法等を用いて形成することができる。
【００３４】
この際、ステンシル印刷を適用する場合には、フラックスペースト１５Ａの粘度を３０Ｐａ・ｓ程度とすることが望ましい。また、フラックスペースト１５Ａの配設方法は、後述するようにフラックスペースト１５Ａの厚さを管理しうる配設方法を用いる必要がある。
【００３５】
ここで、フラックスペースト１５Ａの具体的構成について説明する。
フラックスペースト１５Ａは、ベースフラックス１７内に金属粒１６を混入した構成とされている。具体的には、フラックスペースト１５Ａは、上記のベースフラックス１７に上記の金属粒１６を体積比率で１％以上２０％以下含むよう攪拌混練することで作製される。
【００３６】
金属粒１６は導電性を有した金属により形成されており、具体的にははんだ合金、金、或いは銀等を用いることが可能である。この金属粒１６の直径は、前記したはんだバンプ１２の直径の公差ΔＨ以上で、かつはんだバンプ１２の直径Ｈ１の約１／３以下となるよう設定されている。
【００３７】
また、ベースフラックス１７は、一般的なはんだ付けフラックスであるロジン系フラックスを用いることが可能である。また、後に説明するように、はんだバンプ１２と接続端子１４との接合後において、半導体装置１０と実装基板１３との間を封止する補強樹脂１８（アンダーフィルレジンとして機能する）との適合性を考慮し、この補強樹脂１８となる樹脂材料をベースフラックス１７として用いることも可能である。
この際、補強樹脂１８としては通常エポキシ樹脂及びその硬化剤を含むものが適用されるが、酸無水物系やアミン系の硬化剤はフラックスの活性剤としての機能も有する。このため、補強樹脂１８となる樹脂材料をベースフラックス１７として用いた場合には、特に活性剤を添加しなくとも、補強樹脂１８となる樹脂材料をベースフラックス１７としてそのまま適用することができる。
【００３８】
図４は、上記構成とされたフラックスペースト１５Ａが実装基板１３上に配設された状態を拡大して示す図である。同図に示すように、フラックスペースト１５Ａが実装基板１３上に配設された状態において、金属粒１６は実装基板１３に形成された接続端子１４の形成領域上に単位面積あたり略同一の個数で均一に位置している。また、実装基板１３上におけるフラックスペースト１５Ａの厚さは、金属粒１６の直径以上、金属粒１６の直径の１／２以下の範囲の厚さに設定されている。
【００３９】
ここで、再び図３に戻り、実装方法の説明を続ける。上記のようにフラックスペースト１５Ａを実装基板１３上に配設する処理が終了すると、続いて図３（Ｂ）に示すように、実装基板１３の接続端子１４と半導体装置１０のはんだバンプ１２とを位置合わせし、半導体装置１０を実装基板１３上に搭載する。これにより、半導体装置１０はフラックスペースト１５Ａ（具体的には、ベースフラックス１７）の有する接着力により実装基板１３に仮固定される。
【００４０】
この時、半導体装置１０のはんだバンプ１２が実装基板１３の接続端子１４に接触するよう、搭載時に半導体装置１０を上から実装基板１３に向けて荷重を印加することが望ましい。これによりはんだバンプ１２下に存在した金属粒１６は荷重により横に押し出される。具体的には、図５に一点鎖線で示すようにはんだバンプ１２下に存在した金属粒１６は、半導体装置１０が実装基板１３に向けて押し付けられることにより、図中矢印で示す方向に押し出される。
【００４１】
この際本実施例では、はんだバンプ１２の形状がボール形状とされており、かつ、金属粒１６もはんだバンプ１２が接続端子１４に押圧された時に容易に移動しうるよう滑面を有した形状（具体的には球形状）とされている。このため、はんだバンプ１２が接続端子１４に近接するに従い、金属粒１６は容易に横方向（図５に矢印で示す方向）移動する。
【００４２】
ここで、前記したようにはんだバンプ１２の直径（高さ）にバラツキが存在した場合、図５に示すようにはんだバンプ１２の直径の大きさにより金属粒１６の押し出され方が異なる。即ち、直径の大きいはんだバンプ１２（特に、符号１２Ａで示すはんだバンプ１２）では、はんだバンプ１２Ａは接続端子１４と直接当接するため、金属粒１６ははんだバンプ１２Ａと接続端子１４との接合位置の側部に位置する。
【００４３】
これに対し、直径の小さいはんだバンプ１２（特に、符号１２Ｂで示すはんだバンプ１２）では、直径の大きいはんだバンプ１２Ａが接続端子１４と当接した時点で、直径の小さいはんだバンプ１２Ｂは接続端子１４と離間した状態である。そして、金属粒１６は、はんだバンプ１２Ｂと接続端子１４との間隙に挟まるよう位置する。前記したように、金属粒１６は導電性を有した金属により形成されているため、はんだバンプ１２Ｂと接続端子１４との間が離間していたとしても、金属粒１６によりはんだバンプ１２Ｂと接続端子１４は電気的に接続される。
【００４４】
このため、はんだバンプ１２Ｂと接続端子１４との間に間隙が存在しても、金属粒１６はこの間隙の間においてはんだバンプ１２Ｂと接続端子１４とを確実に電気的に接続するため、半導体装置１０と実装基板１３の実装信頼性を向上させることができる。
【００４５】
ここで、前記したように金属粒１６の直径は、はんだバンプ１２の直径の公差ΔＨよりも大きい寸法に設定されている。この公差ΔＨは、はんだバンプ１２に許容されている最大直径をと最小直径との直径差である。このため、換言すれば公差ΔＨは、半導体装置１０を実装基板１３に搭載した場合にはんだバンプ１２と接続端子１４との間に形成される間隙の最大値ということができる。
【００４６】
従って、金属粒１６の直径をはんだバンプ１２の直径の公差ΔＨよりも大きい寸法に設定することにより、即ち金属粒１６の直径を発生する可能性がある間隙（はんだバンプ１２と接続端子１４との間の間隙）の最大値以上の値に設定することにより、はんだバンプ１２と接続端子１４とを確実に電気的に接続することができる。
【００４７】
また本実施例では、金属粒１６の直径をはんだバンプ１２の直径（はんだバンプ１２の設計上の直径、或いは半導体装置１０に配設された複数のはんだバンプ１２の平均直径）の約１／３以下となるよう設定している。このように、金属粒１６の最大直径を規定したのは、これ以上の直径となると、隣接するはんだバンプ１２と接続端子１４との接続位置間が金属粒１６によりブリッジされ短絡するおそれがあるからである。よって、金属粒１６の直径をはんだバンプ１２の直径の約１／３以下となるよう設定することにより、隣接する接続位置間が金属粒１６により接続されて短絡することを防止できる。
【００４８】
また、この隣接する接続位置間における短絡は、フラックスペースト１５Ａを構成するベースフラックス１７に対する金属粒１６の混合の割合にも影響される。即ち、上記の短絡は、ベースフラックス１７に対する金属粒１６の混合の割合を増大させることにより発生し易くなる。
【００４９】
そこで本実施例では、フラックスペースト１５Ａが金属粒１６を体積比率で１％以上２０％以下含む構成とした。この構成とすることにより、従来において一般に用いられていた体積比率で約５０％程度のはんだ粒子を含有するソルダーペーストに比べ、フラックスペースト１５Ａの実装基板１３に対する配設量のコントロールを厳しく設定しなくても短絡の発生を抑制できる。
【００５０】
更に、金属粒１６の含有率を増大させると、相対的にベースフラックス１７の含有比率が低減するため、半導体装置１０を実装基板１３に搭載した際の仮止め力が低減することが考えられる。
しかしながら、金属粒１６を体積比率で１％以上２０％以下含む構成のフラックスペースト１５Ａでは、必要とされる上記仮止め力を維持することができ、後述するように金属粒１６が接続端子１４に溶融接合されるまでの間において、半導体装置１０を実装基板１３に確実に保持することができる。よって、半導体装置１０を実装基板１３に搭載した後、金属粒１６を接続端子１４に溶融接合するまでの間における、半導体装置１０の実装基板１３からの離脱を防止することができる。
【００５１】
上記したように、半導体装置１０が実装基板１３上に搭載されると、半導体装置１０を搭載した実装基板１３をリフロー炉に通し、はんだバンプ１２を加熱溶融して接続端子１４に接合させる処理が行なわれる。この際、フラックスペースト１５Ａのフラックス作用により、はんだバンプ１２及び接続端子１４の表面酸化膜が除去され、はんだバンプ１２は接続端子１４に濡れ広がる。
【００５２】
また、上記した半導体装置１０の実装基板１３への搭載時に、正常な直径（高さ）或いはそれより大きな直径を有するはんだバンプ１２Ａの側部に押し出された金属粒１６は、溶融したはんだバンプ１２Ａの表面張力によりはんだバンプ１２Ａの中に取り込まれる。このとき、突起電極６の実装基板端子５への濡れ広がりに伴い、半導体装置１０と実装基板１３との間隔は狭まる。
【００５３】
一方、直径（高さ）の小さなはんだバンプ１２Ｂと接続端子１４との接合位置では、はんだバンプ１２Ｂと接続端子１４が直接接していないため直接濡れ広がりはしないが、間隙に存在する金属粒１６を介して濡れが生じ、かつ上記のように正常な高さのはんだバンプ１２Ａが接続端子１４に濡れ広がる際に半導体装置１０は沈み込むため、直径の小さなはんだバンプ１２Ｂも接続端子１４の全体に濡れ広がる。
これにより、直径の大小に拘わらず、はんだバンプ１２Ａ，１２Ｂは、確実に接続端子１４に接合される。図３（Ｃ）は、各はんだバンプ１２（１２Ａ，１２Ｂ）が接続端子１４に接合された状態を示している。
【００５４】
尚、この際にフラックスペースト１５Ａに含有させる金属粒１６をはんだバンプ１２と同一材料（本実施例でははんだ）とし、はんだバンプ１２の溶融時に金属粒１６も同時に溶融させる構成としてもよい。また、はんだバンプ１２よりも融点の低い材料を用いることにより、はんだバンプ１２よりも先に金属粒１６を溶融させることとしてもよい。
【００５５】
上記のようにはんだバンプ１２が接続端子１４に接合されると、続いて図３（Ｄ）に示すように、後に実施する補強樹脂１８の形成処理の妨げとならないよう、また形成された補強樹脂１８の信頼性を低下させないよう、残留したベースフラックス１７（残留フラックス）及び残留した金属粒１６（残留金属粒）を洗浄除去する処理を行なう。
尚、後述する実施例のように、残留フラックス及び残留金属粒が補強樹脂１８の形成処理の妨げにならず、かつ後に実施される実装工程の信頼性に問題がないものであれば、残留フラックス及び残留金属粒の洗浄処理は必ずしも必要でない。
【００５６】
上記の洗浄処理が終了すると、続いて半導体装置１０と実装基板１３との間に形成されている間隙に樹脂を注入して補強樹脂１８を形成する処理を行なう。この際、半導体装置１０と実装基板１３との間に残留フラックス及び残留金属粒は存在しないため、補強樹脂１８の選定を容易に行なうことができる。
【００５７】
この補強樹脂１８を設けることにより、半導体装置１０と実装基板１３との接合の機械的強度は、はんだバンプ１２による接合力と補強樹脂１８による接合力とを合わせた強度となる。
このため、半導体装置１０と実装基板１３との熱膨張率の違いにより半導体装置１０と実装基板１３との間に応力が発生しても、はんだバンプ１２のみに応力が集中して印加されるのを防止できる。よって、はんだバンプ１２に剥離や損傷が発生することを防止でき、実装信頼性を向上させることができる。
【００５８】
図６及び図７は、本発明の第２実施例である半導体装置１０（電子部品）の実装方法を示す図である。尚、図６及び図７において、第１実施例の説明に用いた図３乃至図５に示した構成と同一構成については、同一符号を付してその説明を省略する。
【００５９】
前記した第１実施例では、フラックスペースト１５Ａを実装基板１３に配設する構成とした。これに対して本実施例では、フラックスペースト１５Ｂをはんだバンプ１２に配設することを特徴としている。
【００６０】
図６（Ａ）は、フラックスペースト１５Ｂが配設された半導体装置１０を実装基板１３と対向させた状態を示している。また、図７はフラックスペースト１５Ｂが配設されたはんだバンプ１２を拡大して示している。
【００６１】
フラックスペースト１５Ｂは、第１実施例で用いたフラックスペースト１５Ａと同様に金属粒１６とベースフラックス１７とにより構成されている。この金属粒１６の構成、及びベースフラックス１７に対する金属粒１６の混合の割合は、第１実施例と同様である。
また、フラックスペースト１５Ｂをはんだバンプ１２に配設する方法としては、基板に予め配設しておいたフラックスペースト１５Ａをはんだバンプ１２に転写する転写法や、フラックスペースト１５Ｂが装填されたディスペンサーを用いて各はんだバンプ１２に塗布するディスペンス法を用いることができる。
【００６２】
フラックスペースト１５Ｂをはんだバンプ１２に配設した後に実施される図６（Ｂ）〜図６（Ｅ）に示す各処理は、先に図３（Ｂ）〜図３（Ｅ）を用いて説明した第１実施例の各処理と同一である。即ち、図６（Ｂ）に示すように半導体装置１０を実装基板１３に搭載し、図６（Ｃ）に示すように加熱処理を行なうことによりはんだバンプ１２を接続端子１４に溶融接合し、図６（Ｄ）に示すように残留フラックス及び残留金属粒の洗浄処理を行ない、図６（Ｅ）に示すように補強樹脂１８の形成処理を行なう。
【００６３】
この際、図６（Ｂ）に示す半導体装置１０を実装基板１３に搭載する処理においては、本実施例のようにフラックスペースト１５Ｂをはんだバンプ１２に配設した構成でも、搭載時に半導体装置１０を実装基板１３に向け押し付けることにより、はんだバンプ１２下に存在した金属粒１６ははんだバンプ１２の側部位置に押し出される。よって、はんだバンプ１２の直径（高さ）にバラツキが存在していたとしても、このはんだバンプ１２の直径の大小に拘わらず、はんだバンプ１２と接続端子１４は金属粒１６により電気的に接続される。
【００６４】
また、図６（Ｃ）に示す加熱処理においては、はんだバンプ１２が溶融した際、金属粒１６ははんだバンプ１２内に取り込まれるため、直径の大小に拘わらずはんだバンプ１２を確実に接続端子１４に接合することができる。更に、隣接する接続位置間が金属粒１６により接続されて短絡することを防止できること、搭載後においてフラックスペースト１５Ｂにより半導体装置１０を実装基板１３に確実に保持することができること等の第１実施例で実現することができる作用効果は、第２実施例の実装方法においても実現することができる。
【００６５】
図８は、本発明の第３実施例である半導体装置１０（電子部品）の実装方法を示す図である。尚、図８においても、第１実施例の説明に用いた図３乃至図５に示した構成と同一構成については、同一符号を付してその説明を省略するものとする。
【００６６】
本実施例に係る実装方法は、第１実施例における図３（Ｃ）〜図３（Ｅ）に示した各処理に対応する処理に特徴を有するものである。第１及び第２実施例では、はんだバンプ１２を接続端子１４に接合した後、残留する残留フラックスを洗浄して除去する構成とされていた。
【００６７】
これは、フラックスペースト１５Ａ，１５Ｂのベースフラックス１７が補強樹脂１８と異なる材料の場合、ベースフラックス１７と補強樹脂１８の樹脂材との接合性が不良であると、補強樹脂１８の充填性が低下してしまうことによる。
【００６８】
これに対して本実施例では、フラックスペースト１５Ｃを構成するベースフラックス１９が、補強樹脂１８となる樹脂を主成分とするよう構成したことを特徴としている（本実施例では、同一材料としている）。これにより、はんだバンプ１２と接続端子１４との接合後に残留するベースフラックス１９は、その後に形成される補強樹脂１８の樹脂と略同成分となる。
【００６９】
よって、補強樹脂１８とベースフラックス１９との接合性は良好となり、ベースフラックス１９を除去することなく補強樹脂１８を形成することが可能となる。即ち、図８（Ａ）に示すように、ベースフラックス１９が残留している状態で補強樹脂１８を形成することが可能となる。従って、第１及び第２実施例と異なり、補強樹脂１８の形成前にベースフラックス１９を洗浄する必要はなくなり、実装工程の簡略化を図ることができる。
【００７０】
図８（Ｂ）は、補強樹脂１８が形成された状態を示している。この状態において、補強樹脂１８とベースフラックス１９とは同一樹脂材料であるため、両者１８，１９は一体化した状態となっている。よって、ベースフラックス１９が残留していても、補強樹脂１８を確実に半導体装置１０と実装基板１３との間に形成することができ、またこれに伴い半導体装置１０と実装基板１３との間における機械的強度を所定強度に維持することができる。
【００７１】
尚、ベースフラックス１９を補強樹脂１８と同一主成分の樹脂で構成した場合、はんだバンプ１２を接続端子１４に接合する際に印加される熱による熱硬化が問題となるが、これはベースフラックス１９の樹脂の硬化剤量をコントロールすることで解決することができる。例えば、比較的硬化の進行が早い場合には、ベースフラックス１９に用いる樹脂の硬化剤量を減らすことではんだバンプ１２と接続端子１４との接合時における接合硬化反応を制御し、その後の補強樹脂１８の形成処理で完全に硬化させるようにすることも可能である。
【００７２】
ここで、本実施例のようにベースフラックス１９が実装基板１３に残存する構成では、はんだバンプ１２と接続端子１４との接合後に、残存しているベースフラックス１９と半導体装置１０との間に所定の空間部が形成されている必要がある。即ち、残存しているベースフラックス１９と半導体装置１０との間に、補強樹脂１８を形成するための空間部が形成されている必要がある。
【００７３】
このため本実施例では、フラックスペースト１５Ｃを実装基板１３に配設する際、フラックスペースト１５Ｃを実装基板１３上に金属粒１６の直径以上で、かつはんだバンプ１２の直径の１／２以下の厚さで配設することとした。フラックスペースト１５Ｃをこの厚さで配設することにより、はんだバンプ１２と接続端子１４との接合処理が終了した時点で、残留したベースフラックス１９で半導体装置１０と実装基板１３との間が塞がれることを防止できる。
【００７４】
即ち、残留したベースフラックス１９と半導体装置１０との間に、補強樹脂１８を形成するための空間部を確実に形成することができる。これにより、接合処理の終了後に実施される補強樹脂１８の形成処理を容易かつ確実に行なうことができる。
【００７５】
一方、上記した第３実施例では、補強樹脂１８とベースフラックス１９とを同一樹脂材料とした例について説明したが、補強樹脂１８の樹脂材料と同種の樹脂材からなるフィラーを除いたものを主成分とするベースフラックスを用いることも可能である。この構成とした場合には、はんだバンプ１２と接続端子１４の接合時において、はんだバンプ１２と接続端子１４との間に上記樹脂のフィラーが存在しないため接合性を向上させることができる。
【００７６】
以上の説明に関し、更に以下の項を開示する。
（付記１） 電子部品に設けられた突起電極を実装基板に設けられた接続端子に溶融接合することにより、前記電子部品を前記実装基板に実装する電子部品の実装方法において、
前記突起電極の直径より小さい直径を有する金属粒とベースフラックスとを含むフラックスペーストを、前記電子部品を前記実装基板に搭載した時に前記電子部品との間に間隙が形成される厚さで前記実装基板上に配設する工程と、
前記フラックスペーストが配設された実装基板に前記電子部品を搭載すると共に加熱処理を行ない、前記突起電極を前記接続端子に接合する工程と、
前記突起電極と前記接続端子との接合後、前記電子部品と前記実装基板との間に形成される前記間隙に樹脂を封止する工程と
を有することを特徴とする電子部品の実装方法。
（付記２） 付記１記載の電子部品の実装方法において、
前記金属粒の直径を、前記突起電極の直径の公差以上、前記突起電極の直径の約１／３以下とし、
かつ、前記フラックスペーストが、該金属粒を体積比率で１％以上２０％以下含む構成としたことを特徴とする電子部品の実装方法。
（付記３） 付記１又は２記載の電子部品の実装方法において、
前記フラックスペーストを、前記実装基板の前記接続端子を含む領域に、前記金属粒の直径以上、前記突起電極の直径の１／２以下の厚さで配設したことを特徴とする電子部品の実装方法。
（付記４） 付記１乃至３のいずれか１項に記載の電子部品の実装方法において、
前記フラックスペーストのベースフラックスは、前記間隙を封止する樹脂を主成分とすることを特徴とする電子部品の実装方法。
（付記５） 付記１乃至３のいずれか１項に記載の電子部品の実装方法において、
前記フラックスペーストのベースフラックスは、前記間隙を封止する樹脂のフィラーを除いたものを主成分とすることを特徴とする電子部品の実装方法。
（付記６） 付記１乃至５のいずれか１項に記載の電子部品の実装方法において、
前記突起電極をボール形状とし、
かつ、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有した形状としたことを特徴とする電子部品の実装方法。
（付記７） 電子部品に設けられた突起電極を実装基板に設けられた接続端子に溶融接合することにより、前記電子部品を前記実装基板に実装する電子部品の実装方法において、
前記突起電極の直径より小さい直径を有する金属粒を含むフラックスペーストを、前記電子部品を前記実装基板に搭載した時に前記電子部品との間に間隙が形成される厚さで前記突起電極上に配設する工程と、
前記実装基板に前記電子部品を搭載すると共に加熱処理を行ない、前記突起電極を前記接続端子に接合する工程と、
前記突起電極と前記接続端子との接合後、前記電子部品と前記実装基板との間に形成される前記間隙に樹脂を封止する工程と
を有することを特徴とする電子部品の実装方法。
（付記８） 付記７記載の電子部品の実装方法において、
前記金属粒の直径を、前記突起電極の直径の公差以上、前記突起電極の直径の約１／３以下とし、
かつ、前記フラックスペーストが、該金属粒を体積比率で１％以上２０％以下含む構成としたことを特徴とする電子部品の実装方法。
（付記９） 付記７又は８記載の電子部品の実装方法において、
前記フラックスペーストのベースフラックスは、前記間隙を封止する樹脂を主成分とすることを特徴とする電子部品の実装方法。
（付記１０） 付記７又は８記載の電子部品の実装方法において、
前記フラックスペーストのベースフラックスは、前記間隙を封止する樹脂のフィラーを除いたものを主成分とすることを特徴とする電子部品の実装方法。
（付記１１） 付記７乃至１０のいずれか１項に記載の電子部品の実装方法において、
前記突起電極をボール形状とし、
かつ、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有した形状としたことを特徴とする電子部品の実装方法。
（付記１２） 電子部品に設けられた突起電極を実装基板に設けられた接続端子に溶融接合するのに使用されるペースト材料において、
金属粒とベースフラックスとにより構成されており、
該金属粒の直径を、前記突起電極の直径の公差以上、前記突起電極の直径の約１／３以下とし、
かつ、該金属粒が体積比率で１％以上２０％以下含む構成としたことを特徴とするペースト材料。
【発明の効果】
【００７７】
請求項１，５，８記載の発明によれば、接合後に残留するベースフラックスと封止用の樹脂との接合性は良好となり、よって樹脂の配設前にベースフラックスを洗浄する必要はなくなり、実装工程の簡略化を図ることができる。
【００７８】
また、請求項２，６，９記載の発明によれば、接合時における突起電極と接続端子の接合性を向上させることができる。
【図面の簡単な説明】
【図１】 従来の一例である半導体装置の実装方法を説明するため図である（その１）。
【図２】 従来の一例である半導体装置の実装方法を説明するため図である（その２）。
【図３】 本発明の第１実施例である半導体装置の実装方法を説明するための図である。
【図４】 フラックスペーストを配設した実装基板を拡大して示す図である。
【図５】 半導体装置を実装基板に押圧した状態を拡大して示す図である。
【図６】 本発明の第２実施例である半導体装置の実装方法を説明するための図である。
【図７】 フラックスペーストが配設された半導体装置を拡大して示す図である。
【図８】 本発明の第３実施例である半導体装置の実装方法を説明するための図である。
【符号の説明】
１０ 半導体装置
１２ はんだバンプ
１３ 実装基板
１４ 接続端子
１５Ａ〜１５Ｃ フラックスペースト
１６ 金属粒
１７，１９ ベースフラックス
１８ 補強樹脂

Claims (9)

  1. 電子部品に設けられた突起電極を実装基板に設けられた接続端子に溶融接合することにより、前記電子部品を前記実装基板に実装する電子部品の実装方法において、
    前記突起電極の直径より小さい直径を有する金属粒とベースフラックスとを含むフラックスペーストを前記実装基板上に配設する工程と、
    前記フラックスペーストが配設された実装基板に前記電子部品を搭載すると共に加熱処理を行ない、前記突起電極を溶融し前記接続端子に接合する工程と、
    前記突起電極と前記接続端子との接合後、前記電子部品と前記実装基板との間に形成される間隙に樹脂を封止する工程とを有し、
    前記突起電極をボール形状とし、かつ、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有した形状とし、
    前記フラックスペーストのベースフラックスが、前記間隙を封止する樹脂を主成分とすることを特徴とする電子部品の実装方法。
  2. 電子部品に設けられた突起電極を実装基板に設けられた接続端子に溶融接合することにより、前記電子部品を前記実装基板に実装する電子部品の実装方法において、
    前記突起電極の直径より小さい直径を有する金属粒とベースフラックスとを含むフラックスペーストを前記実装基板上に配設する工程と、
    前記フラックスペーストが配設された実装基板に前記電子部品を搭載すると共に加熱処理を行ない、前記突起電極を溶融し前記接続端子に接合する工程と、
    前記突起電極と前記接続端子との接合後、前記電子部品と前記実装基板との間に形成される間隙に樹脂を封止する工程とを有し、
    前記突起電極をボール形状とし、かつ、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有した形状とし、
    前記フラックスペーストのベースフラックスが、前記間隙を封止する樹脂と同種の樹脂材からなるフィラーを除いたものを主成分とすることを特徴とする電子部品の実装方法。
  3. 請求項１又は２記載の電子部品の実装方法において、
    前記金属粒の直径を、前記突起電極の直径の公差以上、前記突起電極の直径の１／３以下とし、
    かつ、前記フラックスペーストが、該金属粒を体積比率で１％以上２０％以下含む構成としたことを特徴とする電子部品の実装方法。
  4. 請求項１乃至３のいずれか一項に記載の電子部品の実装方法において、
    前記フラックスペーストを、前記実装基板の前記接続端子を含む領域に、前記金属粒の直径以上、前記突起電極の直径の１／２以下の厚さで配設したことを特徴とする電子部品の実装方法。
  5. 電子部品に設けられた突起電極を実装基板に設けられた接続端子に溶融接合することにより、前記電子部品を前記実装基板に実装する電子部品の実装方法において、
    前記突起電極の直径より小さい直径を有する金属粒とベースフラックスとを含むフラックスペーストを前記突起電極上に配設する工程と、
    前記実装基板に前記電子部品を搭載すると共に加熱処理を行ない、前記突起電極を溶融し前記接続端子に接合する工程と、
    前記突起電極と前記接続端子との接合後、前記電子部品と前記実装基板との間に形成される間隙に樹脂を封止する工程とを有し、
    前記突起電極をボール形状とし、かつ、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有し、
    前記フラックスペーストのベースフラックスが、前記間隙を封止する樹脂を主成分とすることを特徴とする電子部品の実装方法。
  6. 電子部品に設けられた突起電極を実装基板に設けられた接続端子に溶融接合することにより、前記電子部品を前記実装基板に実装する電子部品の実装方法において、
    前記突起電極の直径より小さい直径を有する金属粒とベースフラックスとを含むフラックスペーストを前記突起電極上に配設する工程と、
    前記実装基板に前記電子部品を搭載すると共に加熱処理を行ない、前記突起電極を溶融し前記接続端子に接合する工程と、
    前記突起電極と前記接続端子との接合後、前記電子部品と前記実装基板との間に形成される間隙に樹脂を封止する工程とを有し、
    前記突起電極をボール形状とし、かつ、前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有し、
    前記フラックスペーストのベースフラックスが、前記間隙を封止する樹脂と同種の樹脂材からなるフィラーを除いたものを主成分とすることを特徴とする電子部品の実装方法。
  7. 請求項５又は６記載の電子部品の実装方法において、
    前記金属粒の直径を、前記突起電極の直径の公差以上、前記突起電極の直径の１／３以下とし、
    かつ、前記フラックスペーストが、該金属粒を体積比率で１％以上２０％以下含む構成としたことを特徴とする電子部品の実装方法。
  8. 電子部品に設けられたボール形状の突起電極を実装基板に設けられた接続端子に溶融接合するのに使用されるペースト材料において、
    金属粒とベースフラックスとにより構成されており、該金属粒の直径を、前記突起電極の直径の公差以上、前記突起電極の直径の１／３以下とし、
    該金属粒が体積比率で１％以上２０％以下含む構成とし、
    前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有した形状とし、
    前記フラックスペーストのベースフラックスが、前記電子部品と前記実装基板との間に形成される間隙を封止する樹脂を主成分とすることを特徴とするペースト材料。
  9. 電子部品に設けられたボール形状の突起電極を実装基板に設けられた接続端子に溶融接合するのに使用されるペースト材料において、
    金属粒とベースフラックスとにより構成されており、該金属粒の直径を、前記突起電極の直径の公差以上、前記突起電極の直径の１／３以下とし、
    該金属粒が体積比率で１％以上２０％以下含む構成とし、
    前記金属粒を、前記突起電極が前記接続端子に押圧された際に移動しうる滑面を有した形状とし、
    前記フラックスペーストのベースフラックスが、前記電子部品と前記実装基板との間に形成される間隙を封止する樹脂と同種の樹脂材からなるフィラーを除いたものを主成分とすることを特徴とするペースト材料。
JP2001134532A 2001-05-01 2001-05-01 電子部品の実装方法及びペースト材料 Expired - Fee Related JP4659262B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001134532A JP4659262B2 (ja) 2001-05-01 2001-05-01 電子部品の実装方法及びペースト材料
US10/084,370 US6796025B2 (en) 2001-05-01 2002-02-28 Method for mounting electronic part and paste material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001134532A JP4659262B2 (ja) 2001-05-01 2001-05-01 電子部品の実装方法及びペースト材料

Publications (2)

Publication Number Publication Date
JP2002329745A JP2002329745A (ja) 2002-11-15
JP4659262B2 true JP4659262B2 (ja) 2011-03-30

Family

ID=18982190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001134532A Expired - Fee Related JP4659262B2 (ja) 2001-05-01 2001-05-01 電子部品の実装方法及びペースト材料

Country Status (2)

Country Link
US (1) US6796025B2 (ja)
JP (1) JP4659262B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
KR20060126677A (ko) * 2004-01-29 2006-12-08 마츠시타 덴끼 산교 가부시키가이샤 납땜용 플럭스 및 납땜 방법
US7244634B2 (en) * 2004-03-31 2007-07-17 Intel Corporation Stress-relief layer and stress-compensation collar in contact arrays, and processes of making same
JP4093223B2 (ja) * 2004-06-24 2008-06-04 松下電器産業株式会社 半田付方法
US20060068521A1 (en) * 2004-09-29 2006-03-30 Song-Hua Shi Method of fabricating microelectronic package using no-flow underfill technology and microelectronic package formed according to the method
US7253088B2 (en) * 2004-09-29 2007-08-07 Intel Corporation Stress-relief layers and stress-compensation collars with low-temperature solders for board-level joints, and processes of making same
JP4200325B2 (ja) 2004-11-04 2008-12-24 パナソニック株式会社 半田接合用ペーストおよび半田接合方法
US7726545B2 (en) * 2005-03-16 2010-06-01 Panasonic Corporation Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei
WO2006098196A1 (ja) * 2005-03-17 2006-09-21 Matsushita Electric Industrial Co., Ltd. 半導体チップを備えた実装体およびその製造方法
US7732920B2 (en) 2005-03-28 2010-06-08 Panasonic Corporation Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
US7531385B1 (en) 2005-03-29 2009-05-12 Panasonic Corporation Flip chip mounting method and method for connecting substrates
JP4084834B2 (ja) 2005-03-29 2008-04-30 松下電器産業株式会社 フリップチップ実装方法およびバンプ形成方法
US7951700B2 (en) 2005-04-06 2011-05-31 Panasonic Corporation Flip chip mounting method and bump forming method
JPWO2006134891A1 (ja) * 2005-06-16 2009-01-08 千住金属工業株式会社 モジュール基板のはんだ付け方法
JP2007059652A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 電子部品実装方法
JP4654865B2 (ja) * 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
JP2007266396A (ja) * 2006-03-29 2007-10-11 Showa Denko Kk フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の実装方法、フリップチップ型半導体発光素子の実装構造、発光ダイオードランプ
WO2007096946A1 (ja) * 2006-02-21 2007-08-30 Matsushita Electric Industrial Co., Ltd. 実装体及びその製造方法
JP4816194B2 (ja) * 2006-03-29 2011-11-16 パナソニック株式会社 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
JP2008111990A (ja) * 2006-10-30 2008-05-15 Sumitomo Bakelite Co Ltd 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品
JP2008112030A (ja) * 2006-10-31 2008-05-15 Sumitomo Bakelite Co Ltd 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
WO2010047006A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 半導体装置およびその製造方法
DE102008063853B4 (de) * 2008-12-19 2012-08-30 H.C. Starck Gmbh Kondensatoranode
JP5560032B2 (ja) * 2009-12-17 2014-07-23 株式会社タムラ製作所 はんだ接合補強剤組成物、及びこれを用いた実装基板の製造方法
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US20110278351A1 (en) * 2010-05-11 2011-11-17 Aleksandar Aleksov Magnetic particle attachment material
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法
US20190115704A1 (en) * 2017-10-13 2019-04-18 Kulicke and Soffa Indsutries,Inc. Conductive terminals, busbars, and methods of preparing the same, and methods of assembling related power
US11033990B2 (en) * 2018-11-29 2021-06-15 Raytheon Company Low cost approach for depositing solder and adhesives in a pattern for forming electronic assemblies
JP6767665B1 (ja) * 2020-06-10 2020-10-14 千住金属工業株式会社 バンプ電極基板の形成方法
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08508610A (ja) * 1994-01-27 1996-09-10 ロックタイト（アイルランド）リミテッド ２つの導体セットの間に異方性電導性の通路及び結合体を提供する組成物と方法
JPH09246319A (ja) * 1996-03-06 1997-09-19 Kokusai Electric Co Ltd フリップチップ実装方法
WO1999003597A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Polymerizable fluxing agents and fluxing adhesive compositions therefrom
JPH11186454A (ja) * 1997-12-22 1999-07-09 Nippon Avionics Co Ltd Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JPH11243115A (ja) * 1998-02-26 1999-09-07 Hitachi Chem Co Ltd 回路板
JP2000133680A (ja) * 1998-10-26 2000-05-12 Mitsui High Tec Inc 面実装用接合部材
JP2000277554A (ja) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd 半田ボールの搭載方法および半田バンプ形成方法
JP2000332403A (ja) * 1999-05-25 2000-11-30 Fujitsu Ltd 電子部品の実装構造及び電子部品の実装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328087A (en) * 1993-03-29 1994-07-12 Microelectronics And Computer Technology Corporation Thermally and electrically conductive adhesive material and method of bonding with same
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP3565090B2 (ja) * 1998-07-06 2004-09-15 セイコーエプソン株式会社 半導体装置の製造方法
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP3556922B2 (ja) * 2001-05-07 2004-08-25 富士通株式会社 バンプ形成方法
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08508610A (ja) * 1994-01-27 1996-09-10 ロックタイト（アイルランド）リミテッド ２つの導体セットの間に異方性電導性の通路及び結合体を提供する組成物と方法
JPH09246319A (ja) * 1996-03-06 1997-09-19 Kokusai Electric Co Ltd フリップチップ実装方法
WO1999003597A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Polymerizable fluxing agents and fluxing adhesive compositions therefrom
JPH11186454A (ja) * 1997-12-22 1999-07-09 Nippon Avionics Co Ltd Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JPH11243115A (ja) * 1998-02-26 1999-09-07 Hitachi Chem Co Ltd 回路板
JP2000133680A (ja) * 1998-10-26 2000-05-12 Mitsui High Tec Inc 面実装用接合部材
JP2000277554A (ja) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd 半田ボールの搭載方法および半田バンプ形成方法
JP2000332403A (ja) * 1999-05-25 2000-11-30 Fujitsu Ltd 電子部品の実装構造及び電子部品の実装方法

Also Published As

Publication number Publication date
JP2002329745A (ja) 2002-11-15
US6796025B2 (en) 2004-09-28
US20020185309A1 (en) 2002-12-12

Similar Documents

Publication Publication Date Title
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
CN100446205C (zh) 半导体装置和其制造方法
CN101322233B (zh) 使用超声振动在电气器件之间结合的方法
CN100585823C (zh) 电子元件焊接结构及电子元件焊接方法
JP5569676B2 (ja) 電子部品の実装方法
JP2001332583A (ja) 半導体チップの実装方法
WO2006035548A1 (ja) 配線基板および半導体装置
JP2009099669A (ja) 電子部品の実装構造および実装方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JPH1126922A (ja) チップ実装方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP2003100810A (ja) 半導体装置とその製造方法
JP4200273B2 (ja) 実装基板の製造方法
JPH09246319A (ja) フリップチップ実装方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2008244277A (ja) 半導体装置及びその製造方法
JPH11111755A (ja) 半導体装置の製造方法
JP2001185577A (ja) 電子機器
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP4381795B2 (ja) 電子部品実装方法
JPH11274235A (ja) 半導体装置およびその製造方法
JP2005183561A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees