JP3863729B2 - 表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は表示装置に関し、特に携帯可能な表示装置に用いて好適な表示装置に関する。
【０００２】
【従来の技術】
近年、携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、省消費電力化に対応すべく研究開発が盛んに行われている。
【０００３】
図６に従来例に係る液晶表示装置の一表示画素の回路構成図を示す。絶縁性基板（不図示）上に、ゲート信号線５１、ドレイン信号線６１とが交差して形成されており、その交差部近傍に両信号線５１、６１に接続された画素選択薄膜トランジスタ７２が設けられている。以下、薄膜トランジスタをＴＦＴと略す。画素選択ＴＦＴ７２のソース１１ｓは液晶２１の表示電極８０に接続されている。
【０００４】
また、表示電極８０の電圧を１フィールド期間、保持するための補助容量８５が設けられており、この補助容量８５の一方の端子８６は画素選択ＴＦＴ７２のソース１１ｓに接続され、他方の電極８７には各表示画素に共通の電位が印加されている。
【０００５】
ここで、ゲート信号線５１に走査信号（Ｈレベル）が印加されると、画素選択ＴＦＴ７２はオン状態となり、ドレイン信号線６１からアナログ映像信号が表示電極８０に伝達されると共に、補助容量８５に保持される。表示電極８０に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向することにより液晶表示を得ることができる。
【０００６】
したがって、動画像、静止画像に関係なく液晶表示を行うことができる。かかる液晶表示装置に静止画像を表示する場合は、例えば携帯電話の液晶表示部の一部に携帯電話を駆動するためのバッテリの残量表示として、乾電池の画像を表示する。
【０００７】
しかしながら、上述した構成の液晶表示装置においては、静止画像を表示する場合であっても、動画像を表示する場合と同様に、走査信号で画素選択ＴＦＴ７２をオン状態にして、映像信号を各表示画素に再書き込みする必要が生じていた。
【０００８】
そのため、走査信号及び映像信号等の駆動信号を発生するためのドライバ回路、及びドライバ回路の動作タイミングを制御するための各種信号を発生する外部ＬＳＩは常時動作するため、常に大きな電力を消費していた。このため、限られた電源しか備えていない携帯電話等では、その使用可能時間が短くなるという欠点があった。
【０００９】
これに対して、各表示画素にスタティック型メモリを備えた液晶表示装置が特開平８−１９４２０５号に開示されている。同公報の一部を引用して説明すると、この液晶表示装置は、図７に示すように、２段インバータＩＮＶ１，ＩＮＶ２を正帰還させた形のメモリ、即ちスタティック型メモリをデジタル映像信号の保持回路として用いることにより、消費電力を低減するものである。
【００１０】
ここで、スタティック型メモリに保持された２値デジタル映像信号に応じて、スイッチ素子２４は参照線Ｖrefと表示電極８０との間の抵抗値を制御し、液晶２１のバイアス状態を調整している。一方、共通電極には交流信号Ｖcomを入力する。本装置は理想上、静止画像のように表示画像に変化がなければ、メモリへのリフレッシュは不要である。
【００１１】
【発明が解決しようとする課題】
上述したように、デジタル映像信号を保持するための保持回路（スタティック型メモリ）を備えた液晶表示装置では、低階調度の静止画像を表示すると共に、消費電力を低減するのに適している。
【００１２】
しかしながら、上述した構成の液晶表示装置は以下の問題点を有していた。この問題点について図８を参照しながら説明する。いま、画素選択ＴＦＴ７２のソース１１ｓが「Ｌ（ロウ）」レベルであり、インバータＩＮＶ１の出力ノードに「Ｈ（ハイ）」レベルが保持されているとする。
【００１３】
この保持状態から、外部回路よりドレイン信号線６１に「Ｈ」を出力し、スタティック型メモリに「Ｈ」の書き込みを行う場合、インバータＩＮＶ２のＮチャネル型ＴＦＴがオンしているので、図８（ａ）の破線で示すように、ドレイン信号線６１→画素選択ＴＦＴ７２→Ｎチャネル型ＴＦＴの経路で電流が流れる。つまり、「Ｈ」レベルと「Ｌ」レベルの引っ張り合いが起こり、「Ｈ」の低下により誤書き込みが生じるおそれがある。「Ｈ」のデータを正常に書き込むためには、画素選択ＴＦＴ７２のソース１１ｓの電位がインバータＩＮＶ１のしきい値電圧より高いという条件を満足しなければならないが、上記の電流経路が存在するために画素選択ＴＦＴ７２のソース１１ｓが低下することによりこの条件を満足しないおそれがある。
【００１４】
同様の問題は、ＩＮＶ１の出力ノードに「Ｌ」レベルが保持されている場合も生じる（図８（ｂ）を参照）。この保持状態から、外部回路よりドレイン信号線６１に「Ｌ」を出力し、スタティック型メモリに「Ｌ」の書き込みを行う場合、インバータＩＮＶ２のＰチャネル型ＴＦＴがオンしているので、図の破線で示すように、Ｐチャネル型ＴＦＴ→画素選択ＴＦＴ７２→ドレイン信号線６１の経路で電流が流れる。「Ｌ」のデータを正常に書き込むためには、画素選択ＴＦＴ７２のソース１１ｓの電位がインバータＩＮＶ１のしきい値電圧より低いという条件を満足しなければならないが、上記の電流経路が存在するために画素選択ＴＦＴ７２のソース１１ｓが上昇することによりこの条件を満足しないおそれがある。
【００１５】
しかしながら、従来、保持回路の第１及び第２のインバータ回路を構成するＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴのサイズＬ、Ｗ（Ｌはチャネル長、Ｗはチャネル長）は同一に設計され（例えば、Ｌ／Ｗ＝１２／２）ていたため、第１及び第２のインバータ回路のしきい値は同じであった。
【００１６】
このため、低い電源電圧VDD下で保持回路１１０に映像信号データを書き込む場合、Ｐチャネル型ＴＦＴのようにしきい値Vthやオン電流Ｉon等の特性がばらつくデバイスを用いると、上述した書き込みの条件を満たせず、書き込みが行えなかったり、書き込み時間が長くなるという不具合を生じていた。
【００１７】
そこで、本発明は上述した従来技術の課題に鑑みて為されたものであり、表示画素内に設けられ、映像信号データを保持する保持回路への書き込みを円滑に行えるようにすることを目的とする。
【００１８】
【課題を解決するための手段】
本願に開示される発明のうち、主なものは以下の通りである。
【００１９】
本発明の表示装置は、基板上の一方向に配置された複数のゲート信号線と、ゲート線と交差する方向に配置された複数のドレイン信号線と、ゲート信号線からの走査信号により表示画素を選択する画素選択トランジスタと、表示画素内に配置され、画素選択トランジスタを通してドレイン信号線から入力される映像信号を保持する保持回路とを備え、保持回路に保持された映像信号に応じて表示を行う表示装置であって、保持回路はドレイン信号線からの映像信号が入力される第１のインバータ回路と、第１のインバータ回路の出力を入力に正帰還する第２のインバータ回路と、から成り、第１のインバータ回路のしきい値ＶＴ１を前記第２のインバータ回路のしきい値ＶＴ２より小さく設定した。
【００２０】
いま、第１のインバータ回路の出力ノードに「Ｈ」レベルが保持されており、ドレイン信号線から保持回路に「Ｈ」の書き込みを行う場合を考えると、前述したように、「Ｈ」レベルと「Ｌ」レベルの引っ張り合いが起こり、第１のインバータ回路の入力電位が低下するが、本発明によれば、第１のインバータ回路のしきい値ＶＴ１は第２のインバータ回路２のしきい値ＶＴ２に比して低く設定されているので、保持回路の保持ループがすみやかに形成され、映像信号データの書き込みを高速にかつ確実に行うことができる。
【００２１】
また、本発明の好ましい実施態様は次のとおりである。
【００２２】
（Ａ）第１及び第２のインバータ回路はＣＭＯＳ型インバータ回路であって、第１のインバータ回路のＰチャネル型トランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）を第２のインバータ回路のＰチャネル型トランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）より大きくした。
【００２３】
（Ｂ）第１及び第２のインバータ回路はＣＭＯＳ型インバータ回路であって、第１のインバータ回路のＮチャネル型トランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）を第２のインバータ回路のＮチャネル型トランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）より小さくした。
【００２４】
【発明の実施の形態】
本発明の第１の実施形態に係る表示装置について図１の回路構成図を参照しながら説明する。本実施形態は液晶表示装置に応用した場合に対応する。
【００２５】
絶縁性基板（不図示）上に、ゲート信号線５１、ドレイン信号線６１とが交差して形成されており、その交差部近傍に両信号線５１、６１に接続された画素選択薄膜ＴＦＴ７２が設けられている。
【００２６】
保持回路１１０は、正帰還ループを構成する第１及び第２のインバータ回路ＩＮＶ１，ＩＮＶ２から成る。第１のインバータ回路ＩＮＶ１の入力には、画素選択ＴＦＴ７２のソース１１ｓが接続され、その出力は第２のインバータ回路ＩＮＶ２に入力されている。そして第２のインバータ回路ＩＮＶ２の出力は、第１のインバータ回路ＩＮＶ１の入力に接続されている。
【００２７】
第１のインバータ回路ＩＮＶ１は、ＣＭＯＳ型インバータ回路であって、電源電圧ＶDDと接地電圧ＶSSの間に縦列に接続されたＰチャネル型のＴＦＴＱP１とＮチャネル型のＴＦＴＱN１から成る。第２のインバータ回路ＩＮＶ２は、同様にＣＭＯＳ型インバータ回路であって、電源電圧ＶDDと接地電圧ＶSSの間に縦列に接続されたＰチャネル型のＴＦＴＱP２とＮチャネル型のＴＦＴＱN２から成る。
【００２８】
本実施形態によれば、デジタル映像信号を保持する保持回路１１０への書き込みを円滑に行えるようにするため、以下の構成を採用した。
【００２９】
第１の構成は、第１のインバータ回路ＩＮＶ１のしきい値ＶＴ１は前記第２のインバータ回路ＩＮＶ２のしきい値ＶＴ２より小さく設定されている。そのようなしきい値の設定を行うために、第１のインバータ回路ＩＮＶ１のＰチャネル型ＴＦＴＱP１のＬ／Ｗ（例えば、Ｌ／Ｗ＝１２μｍ／２μｍ）を第２のインバータ回路ＩＮＶ２のＰチャネル型ＴＦＴＱP２のＬ／Ｗ（例えば、Ｌ／Ｗ＝１０μｍ／２μｍ）より大きくした。また、第１のインバータ回路ＩＮＶ１のＮチャネル型ＴＦＴＱN１のＬ／Ｗ（例えば、Ｌ／Ｗ＝１０μｍ／５μｍ）を第２のインバータ回路ＩＮＶ２のＮチャネル型ＴＦＴＱN２のＬ／Ｗ（例えば、Ｌ／Ｗ＝１２μｍ／２μｍ）より小さくした。
【００３０】
いま、第１のインバータ回路ＩＮＶ１の出力ノードに「Ｈ」レベルが保持されており、ドレイン信号線６１から保持回路１１０に「Ｈ」の書き込みを行う場合を考えると、前述したように、「Ｈ」レベルと「Ｌ」レベルの引っ張り合いが起こり、第１のインバータ回路ＩＮＶ１の入力電位が低下するが、第１のインバータ回路ＩＮＶ１のしきい値ＶＴ１は低く設定されているので、保持回路１１０に供給される電源電圧VDDが低くても、入力電位がＶＴ１より高いという書き込み条件を満足しやすい。
【００３１】
これにより第１のインバータ回路ＩＮＶ１の出力は「Ｈ」から「Ｌ」にすみやかに反転する。また、第２のインバータ回路ＩＮＶ２のしきい値ＶＴ２は相対的に高く設定されているので、第１のインバータ回路ＩＮＶ１の出力が「Ｈ」から「Ｌ」に反転するのを受けて、第２のインバータ回路ＩＮＶ２の出力は「Ｌ」から「Ｈ」に反転しやすくなる。こうして、保持回路１１０の新たな保持ループがすみやかに形成されるので、映像信号データの書き込みを高速にかつ確実に行うことができる。
【００３２】
画素選択ＴＦＴ７２がＮチャネル型である場合、ドレイン信号線６１から「Ｈ」のデジタル映像信号を書き込む際に、画素選択ＴＦＴ７２のしきい値Vtn分の電圧ロスが生じるため、書き込み条件は厳しくなり、上述した構成は特に有効である。また、反対に、第１のインバータ回路ＩＮＶ１の出力ノードに「Ｌ」レベルが保持されており、ドレイン信号線６１から保持回路１１０に「Ｌ」の書き込みを行う場合には、そのような電圧ロスは生じない。したがって、第１のインバータ回路ＩＮＶ１のしきい値ＶＴ１を低く設定した場合の弊害は生じない。
【００３３】
第２の構成は、第２のインバータ回路ＩＮＶ２の出力抵抗は画素選択ＴＦＴ７２のオン抵抗より大きく設定されており、後述するようにドレイン信号線６１からの映像信号データに応じて第１のインバータ回路ＩＮＶ１が反転動作可能に構成されている。
【００３４】
具体的には、第２のインバータ回路ＩＮＶ２のＮチャネル型ＴＦＴＱN２のオン抵抗を画素選択ＴＦＴ７２のオン抵抗より大きく設定されている。そのようなオン抵抗の設定のためには、例えば、Ｎチャネル型ＴＦＴＱN２のＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）は、画素選択ＴＦＴ７２のＬ／Ｗより大きくすればよい。
【００３５】
第１のインバータ回路の出力ノードに「Ｈ」レベルが保持されており、ドレイン信号線から「Ｈ」レベルのデジタル映像信号が入力された場合、ドレイン信号線６１からＮチャネル型ＴＦＴＱN２への電流経路が生じるが、かかる構成によれば、第１のインバータ回路ＩＮＶ１の入力電位である、画素選択ＴＦＴ７２のソース１１ｓの電位が、第１のインバータ回路ＩＮＶ１のしきい値電圧以上となるように、オン抵抗の設定がされるので、かかるデジタル映像信号は正確に書き込まれ、かつ保持される。
【００３６】
また同様に、第２のインバータ回路ＩＮＶ２のＰチャネル型ＴＦＴＱP２のオン抵抗は、画素選択ＴＦＴ７２のオン抵抗より大きく設定されている。そのようなオン抵抗の設定のためには、例えば、Ｐチャネル型ＴＦＴＱP２のＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）は、画素選択ＴＦＴ７２のＬ／Ｗより大きくすればよい。
【００３７】
第１のインバータ回路ＩＮＶ１の出力ノードに「Ｌ」レベルが保持されており、ドレイン信号線６１から「Ｌ」レベルのデジタル映像信号が入力される場合、第２のインバータ回路ＩＮＶ２のＰチャネル型ＴＦＴＱP２からドレイン信号線への電流経路が生じるが、かかる構成によれば、第１のインバータ回路ＩＮＶ１の入力電位である、画素選択ＴＦＴ７２のソース１１ｓの電位が、第１のインバータ回路ＩＮＶ１のしきい値電圧以下となるように、オン抵抗の設定がされるので、かかる映像信号は正確に書き込まれ、かつ保持される。
【００３８】
保持回路１１０に保持された２値のデジタル映像信号は、相補的な出力信号Ｄ，＊Ｄとして、信号選択回路１２０の信号選択ＴＦＴ１２１，１２２のゲートに印加されている。信号選択回路１２０は出力信号Ｄ，＊Ｄに応じて信号Ａ，信号Ｂのいずれかを選択して液晶２１の表示電極に印加する。信号選択ＴＦＴ１２１，１２２はＮチャネル型ＴＦＴである。
【００３９】
次に、上述した構成の装置の動作を説明する。ゲート信号線５１からの走査信号Ｇが「Ｈ」に立ち上がり、画素選択ＴＦＴ７２がオンする。そして、ドレイン信号線６１からのデジタル映像信号が画素選択ＴＦＴ７２を介して保持回路１１０に書き込まれる。ここで、ドレイン信号線６１からのデジタル映像信号を切り換える時に、レベルの引っ張り合いが起こっても、上述した構成により誤書き込みが防止される。
【００４０】
次に、本発明の第２の実施形態に係る表示装置について図２、図３を参照しながら説明する。本実施形態は液晶表示装置に応用した場合に対応する。図２は、一表示画素２００の構成を示す回路図であり、図３はこの表示画素２００を含む表示装置の全体回路図である。本表示装置は、アナログ映像信号に応じた表示（フルカラーの動画像）を行うアナログ表示モードと、保持回路１１０で保持したデジタル映像信号に応じた表示（静止画像）を行うデジタル表示モードとを選択可能な液晶表示装置である。
【００４１】
絶縁基板１０（不図示）上に、走査信号を供給するゲートドライバ５０に接続された複数のゲート信号線５１が一方向に配置されており、これらのゲート信号線５１と交差する方向に複数のドレイン信号線６１が配置されている。
【００４２】
ドレイン信号線６１には、ドレインドライバ６０から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタＳＰ１，ＳＰ２，…，ＳＰｎがオンし、データ信号線６２のデータ信号（アナログ映像信号又はデジタル映像信号）が供給される。
【００４３】
液晶表示パネル１００は、ゲート信号線５１からの走査信号により選択されると共に、ドレイン信号線６１からのデータ信号が供給される複数の表示画素２００がマトリックス状に配置されて構成されている。
【００４４】
以下、表示画素２００の詳細な構成について説明する。ゲート信号線５１とドレイン信号線６１の交差部近傍には、Ｐチャネル型ＴＦＴ４１及びＮチャネル型４２から成る回路選択回路４０が設けられている。ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に接続されると共に、それらの両ゲートは回路選択信号線８８に接続されている。ＴＦＴ４１，４２は、回路選択信号線８８からの選択信号に応じていづれか一方がオンする。また、後述するように回路選択回路４０と対を成して、回路選択回路４３が設けられている。
【００４５】
これにより、後述するアナログ表示モード（フルカラー動画像対応）とデジタル表示モード（低消費電力、静止画像対応）とを選択して切換えることが可能となる。また、回路選択回路４０に隣接して、Ｎチャネル型ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る画素選択回路７０が配置されている。画素選択ＴＦＴ７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦＴ４１，４２と縦列に接続されると共に、それらの両ゲートにはゲート信号線５１が接続されている。ＴＦＴ７１，７２はゲート信号線５１からの走査信号に応じて両方が同時にオンするように構成されている。
【００４６】
また、アナログ映像信号を保持するための補助容量８５が設けられている。補助容量８５の一方の電極８６はＴＦＴ７１のソース７１ｓに接続されている。他方の電極８７は共通の補助容量線ＳＣＬに接続され、バイアス電圧Ｖscが供給されている。ＴＦＴ７０のゲートが開いてアナログ映像信号が液晶２１に印加されると、その信号は１フィールド期間保持されなければならないが、液晶２１のみではその信号の電圧は時間経過とともに次第に低下してしまう。そうすると、表示むらとして現れてしまい良好な表示が得られなくなる。そこで、その電圧を１フィールド期間保持するために補助容量８５を設けている。
【００４７】
この補助容量８５と液晶２１との間には、回路選択回路４３のＰチャネル型ＴＦＴ４４が設けられ、回路選択回路４３のＴＦＴ４１と同時にオンオフするように構成されている。また、画素選択回路７０のＴＦＴ７２と液晶２１の表示電極８０との間には、保持回路１１０、信号選択回路１２０が設けられている。
【００４８】
保持回路１１０は、図２に示したように、正帰還ループを構成する第１及び第２のインバータ回路ＩＮＶ１，ＩＮＶ２から成る。第１のインバータ回路ＩＮＶ１の入力には、画素選択ＴＦＴ７２のソース１１ｓが接続され、その出力は第２のインバータ回路ＩＮＶ２に入力されている。そして第２のインバータ回路ＩＮＶ２の出力は、第１のインバータ回路ＩＮＶ１の入力に接続されている。
【００４９】
デジタル表示モードにおいては、回路選択信号線８８の電位が「Ｈ」となり、かつゲート信号線５１の走査信号が「Ｈ」となると、保持回路１１０は書き込み可能となる。
【００５０】
デジタル映像信号を保持する保持回路１１０への書き込みを円滑に行えるようにするため、第１の実施形態と同様な以下の構成を採用した。第１の構成は、第１のインバータ回路ＩＮＶ１のしきい値ＶＴ１は前記第２のインバータ回路ＩＮＶ２のしきい値ＶＴ２より小さく設定されている。詳細な構成については第１の実施形態と同様なので説明を省略する。
【００５１】
また第２の構成は、第２のインバータ回路ＩＮＶ２の出力抵抗は画素選択ＴＦＴ７２のオン抵抗より大きく設定されており、後述するようにドレイン信号線６１からのデジタル映像信号に応じて第１のインバータ回路ＩＮＶ１が反転動作可能に構成されている。
【００５２】
具体的には、第２のインバータ回路ＩＮＶ２のＮチャネル型ＴＦＴＱN２のオン抵抗を画素選択ＴＦＴ７２及び回路選択ＴＦＴ４２の合成オン抵抗より大きく設定されている。そのようなオン抵抗の設定のためには、例えば、Ｎチャネル型ＴＦＴＱN２のＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）は、画素選択ＴＦＴ７２のＬ／Ｗと回路選択ＴＦＴ４２のＬ／Ｗの和よりより大きくすればよい。
【００５３】
第１のインバータ回路の出力ノードに「Ｈ」レベルが保持されており、ドレイン信号線から「Ｈ」レベルのデジタル映像信号が入力された場合、ドレイン信号線６１から、画素選択ＴＦＴ７２及び回路選択ＴＦＴ４２を経由して、Ｎチャネル型ＴＦＴＱN２への電流経路が生じるが、かかる構成によれば、第１のインバータ回路ＩＮＶ１の入力電位が、第１のインバータ回路ＩＮＶ１のしきい値電圧以上となるように、オン抵抗の設定がされるので、かかるデジタル映像信号は正確に書き込まれ、かつ保持される。
【００５４】
また同様に、第２のインバータ回路ＩＮＶ２のＰチャネル型ＴＦＴＱP２のオン抵抗は、画素選択ＴＦＴ７２と回路選択ＴＦＴ４２の合成オン抵抗より大きく設定されている。そのようなオン抵抗の設定のためには、例えば、Ｐチャネル型ＴＦＴＱP２のＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）は、画素選択ＴＦＴ７２のＬ／Ｗと回路選択ＴＦＴ４２のＬ／Ｗより大きくすればよい。
【００５５】
第１のインバータ回路ＩＮＶ１の出力ノードに「Ｌ」レベルが保持されており、ドレイン信号線６１から「Ｌ」レベルのデジタル映像信号が入力される場合、第２のインバータ回路ＩＮＶ２のＰチャネル型ＴＦＴから、画素選択ＴＦＴ７２及び回路選択ＴＦＴ４２を経由して、ドレイン信号線への電流経路が生じるが、かかる構成によれば、第１のインバータ回路ＩＮＶ１の入力電位が、第１のインバータ回路ＩＮＶ１のしきい値電圧以下となるように、オン抵抗の設定がされるので、かかる映像信号は正確に書き込まれ、かつ保持される。
【００５６】
信号選択回路１２０は、保持回路１１０に保持されたデジタル映像信号に応じて信号を選択する回路であって、２つのＮチャネル型ＴＦＴ１２１、１２２で構成されている。ＴＦＴ１２１、１２２のゲートには保持回路１１０からの相補的な出力信号がそれぞれ印加されているので、ＴＦＴ１２１、１２２は相補的にオンオフする。
【００５７】
ここで、ＴＦＴ１２２がオンすると交流駆動信号（信号Ｂ）が選択され、ＴＦＴ１２１がオンするとその対向電極信号ＶCOM（信号Ａ）が選択され、回路選択回路４３のＴＦＴ４５を介して、液晶２１に電圧を印加する表示電極８０に供給される。
【００５８】
次に、表示画素２００の周辺回路について説明すると、表示画素２００の絶縁性基板１０とは別基板の外付け回路基板９０には、ドライバスキャン用ＬＳＩ９１が設けられている。この外付け回路基板９０のドライバスキャン用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲートドライバ５０に入力され、水平スタート信号ＳＴＨがドレインドライバ６０に入力される。また映像信号がデータ線６２に入力される。
【００５９】
次に、図２乃至図４を参照しながら、上述した構成の表示装置の駆動方法について説明する。図４は、液晶表示装置がデジタル表示モードに選択された場合のタイミング図である。
（１）アナログ表示モードの場合
モード切換信号ＭＤに応じて、アナログ表示モードが選択されると、データ信号線６２にアナログ映像信号が出力される状態に設定されると共に、回路選択信号線８８が「Ｌ」となり、回路選択回路４０，４３のＴＦＴ４１，４４がオンする。
【００６０】
また、水平スタート信号ＳＴＨに基づくサンプリング信号に応じてサンプリングトランジスタＳＰがオンしデータ信号線６２のアナログ映像信号がドレイン信号線６１に供給される。
【００６１】
また、垂直スタート信号ＳＴＶに基づいて、走査信号がゲート信号線５１に供給される。走査信号に応じて、ＴＦＴ７１がオンすると、ドレイン信号線６１からアナログ映像信号Ｓｉｇが表示電極８０に伝達されると共に、補助容量８５に保持される。表示電極８０に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向することにより液晶表示を得ることができる。
【００６２】
このアナログ表示モードでは、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６０にはそれらを駆動するために、絶えず電力が消費されている。
（２）デジタル表示モード
モード切換信号ＭＤに応じて、デジタル表示モードが選択されると、データ信号線６２にデジタル映像信号が出力される状態に設定されると共に、回路選択信号線８８の電位が「Ｈ」となり、保持回路１１０が動作可能な状態になる。また、回路選択回路４０，４３のＴＦＴ４１，４４がオフすると共に、ＴＦＴ４２，４５がオンする。
【００６３】
また、外付け回路基板９０のドライバスキャン用ＬＳＩ９１から、ゲートドライバ５０及びドレインドライバ６０にスタート信号ＳＴＶ，ＳＴＨがそれぞれ入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，…，ＳＰｎが順にオンしてデジタル映像信号Ｓｉｇをサンプリングして各ドレイン信号線６１に供給する。
【００６４】
ここで第１行、即ち走査信号Ｇ１が印加されるゲート信号線５１について説明する。まず、走査信号Ｇ１によってゲート信号線５１に接続された各表示画素Ｐ１１、Ｐ１２、…Ｐ１ｎの各ＴＦＴが１水平走査期間オンする。
【００６５】
第１行第１列の表示画素Ｐ１１に注目すると、サンプリング信号ＳＰ１によってサンプリングしたデジタル映像信号Ｓ１１がドレイン信号線６１に入力される。そして走査信号Ｇ１が「Ｈ」になり、ＴＦＴ７０がオン状態になっているため、そのドレイン信号Ｄ１が保持回路１１０に書き込まれる。
【００６６】
この書き込み時には、データを書き換える場合に、レベル引っ張り合いが起こるが、上述した構成によれば、誤書き込みが防止される。
【００６７】
この保持回路１１０で保持された信号は、信号選択回路１２０に入力されて、この信号選択回路１２０で信号Ａ又は信号Ｂを選択して、その選択した信号が表示電極８０に印加され、その電圧が液晶２１に印加される。こうしてゲート信号線５１から最終行のゲート信号線５１まで走査することにより、１画面分（１フィールド期間）の書き込みが終了する。
【００６８】
その後、保持回路１１０に保持されたデータに基づく表示（静止画像の表示）を行う。なお、このデジタル表示モード時には、ゲートドライバ５０並びにドレインドライバ６０及び外付けのドライバスキャン用ＬＳＩ９１への電圧供給を停止しそれらの駆動を止める。保持回路１１０には常に電圧ＶDD，ＶSSを供給して駆動し、また対向電極電圧を対向電極３２に、各信号Ａ及びＢを信号選択回路１２０に供給する。
【００６９】
即ち、保持回路１１０にこの保持回路を駆動するためのＶDD、ＶSSを供給し、対向電極には対向電極電圧ＶCOM（信号Ａ）を印加し、液晶表示パネル１００がノーマリーホワイト（ＮＷ）の場合には、信号Ａには対向電極３２と同じ電位の電圧を印加し、信号Ｂには液晶を駆動するための交流電圧（例えば６０Ｈｚ）を印加するのみである。そうすることにより、１画面分を保持して静止画像として表示することができる。また他のゲートドライバ５０、ドレインドライバ６０及び外付けＬＳＩ９１には電圧が印加されていない状態である。
【００７０】
このとき、ドレイン信号線６１にデジタル映像信号で「Ｈ（ハイ）」が保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１には「Ｌ」が入力されることになるので第１のＴＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２には「Ｈ」が入力されることになるので第２のＴＦＴ１２２はオンとなる。
【００７１】
そうすると、信号Ｂが選択されて液晶には信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が印加され、液晶が電界によって立ち上がるため、ＮＷの表示パネルでは表示としては黒表示として観察できる。
【００７２】
ドレイン信号線６１にデジタル映像信号で「Ｌ」が保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１には「Ｈ」が入力されることになるので第１のＴＦＴ１２１はオンとなり、他方の第２のＴＦＴ１２２には「Ｌ」が入力されることになるので第２のＴＦＴ１２２はオフとなる。そうすると、信号Ａが選択されて液晶には信号Ａの電圧が印加される。即ち、対向電極３２と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、ＮＷの表示パネルでは表示としては白表示として観察できる。
【００７３】
このように、１画面分を書き込みそれを保持することにより静止画像として表示できるが、その場合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を停止するので、その分、低消費電力化することができる。
【００７４】
上述したように、本発明の実施形態によれば、１つの液晶表示パネル１００でフルカラーの動画像表示（アナログ表示モードの場合）と、デジタル階調表示（デジタル表示モードの場合）という２種類の表示に対応することができる。また、保持回路１１０の書き込み時の誤動作を防止することができる。
【００７５】
また、上述の実施形態ではアナログ表示モードとデジタル表示モードを選択可能な表示装置について説明したが、本発明はデジタル映像信号を書き込み、保持する回路１１０を備え、その保持信号に応じて画像表示を行う表示装置に広く適用することができるものである。
【００７６】
また、本発明の表示装置は、液晶表示装置の中でも特に、反射型液晶表示装置に適用することが好ましい。そこで、この反射型液晶表示装置のデバイス構造について図５を参照しながら説明する。
【００７７】
図５に示すように、一方の絶縁性基板１０上に、多結晶シリコンから成り島化された半導体層１１上にゲート絶縁膜１２を形成し、半導体層１１の上方であってゲート絶縁膜１２上にゲート電極１３を形成する。
【００７８】
ゲート電極１３の両側に位置する下層の半導体層１１には、ソース１１ｓ及びドレイン１１ｄが形成されている。ゲート電極１３及びゲート絶縁膜１２上には層間絶縁膜１４を堆積し、そのドレイン１１ｄに対応した位置及びソース１１ｓに対応した位置にコンタクトホール１５が形成されており、そのコンタクトホール１５を介してドレイン１１ｄはドレイン電極１６に接続されており、ソース１１ｓは層間絶縁膜１４上に設けた平坦化絶縁膜１７に設けたコンタクトホール１８も介して表示電極１９に接続されている。
【００７９】
平坦化絶縁膜１７上に形成された各表示電極１９はアルミニウム（Ａｌ）等の反射材料から成っている。各表示電極１９及び平坦化絶縁膜１７上には液晶２１を配向するポリイミド等から成る配向膜２０が形成されている。
【００８０】
他方の絶縁性基板３０上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から成る対向電極３２、及び液晶２１を配向する配向膜３３が順に形成されている。カラー表示としない場合にはカラーフィルタ３１は不要である。
【００８１】
こうして形成された一対の絶縁性基板１０，３０の周辺を接着性シール材によって接着し、それによって形成された空隙に液晶２１を充填して、反射型液晶表示装置が完成する。
【００８２】
図中点線矢印で示すように、観察者１側から入射した外光は、対向電極基板３０から順に入射し、表示電極１９によって反射されて、観察者１側に出射し、表示を観察者１が観察することができる。
【００８３】
このように、反射型液晶表示装置は外光を反射させて表示を観察する方式であり、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、そのバックライトを点灯させるための電力を必要としない。従って、本発明の表示装置として、バックライト不要で低消費電力化に適した反射型液晶表示装置であることが好ましい。
【００８４】
上述の実施の形態においては、１画面の全ドットスキャン期間には、対向電極電圧及び信号Ａ及びＢの電圧は印加している場合について示したが、本発明はそれに限定されるものではなく、この期間においてもこれらの各電圧を印加しなくても良い。しかしながら消費電力を低減させるためには、好ましくは印加しない方が良い。
【００８５】
また、上述の実施の形態においては、デジタル表示モードにおいて、１ビットのデジタルデータ信号を入力した場合について説明したが、本発明はそれに限定されるものではなく、複数ビットのデジタルデータ信号の場合でも適用することが可能である。
【００８６】
そうすることにより、多階調の表示を行うことができる。その際、入力するビット数に応じた保持回路及び信号選択回路の数にする必要がある。
【００８７】
また、上述の実施の形態においては、静止画像を液晶表示パネルの一部に表示する場合を説明したが、本願はそれに限定されるものではなく、全表示画素に静止画を表示することも可能であり、本願発明の特有の効果を奏するものである。
【００８８】
上述の実施の形態においては、反射型液晶表示装置の場合について説明したが、１画素内でＴＦＴ、保持回路、信号選択回路及び信号配線を除く領域に透明電極を配置することにより、透過型液晶表示装置にも用いることができる。また、透過型液晶表示装置に用いた場合にも、１画面を表示した後に、ゲートドライバ５０並びにドレインドライバ６０及び外付けのドライバスキャン用ＬＳＩ９１への電圧供給を停止することにより、その分の消費電力の低減を図ることができる。
【００８９】
【発明の効果】
本発明の表示装置によれば、保持回路を構成する第１のインバータ回路のしきい値を第２のインバータ回路のしきい値より小さく設定したので、ドレイン信号線から画素選択トランジスタを通して映像信号を円滑に書き込むことができる。
【００９０】
これにより、表示装置に供給される電源電圧が低い場合であっても、映像信号の誤書き込みや、書き込み速度の低下を防止できる。結果として、表示装置の低電圧化が可能になるため、低消費電力の表示装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る液晶表示装置の一表示画素を示す回路構成図である。
【図２】本発明の第２の実施形態に係る液晶表示装置の一表示画素を示す回路構成図である。
【図３】本発明の第２の実施形態に係る表示装置を液晶表示装置に応用した場合の装置全体の回路構成図である。
【図４】液晶表示装置がデジタル表示モードに選択された場合のタイミング図である。
【図５】反射射型液晶表示装置の断面図である。
【図６】従来例に係る液晶表示装置の回路構成図である。
【図７】従来例に係る液晶表示装置の他の回路構成図である。
【図８】従来例に係る液晶表示装置の問題点を示す回路構成図である。
【符号の説明】
２１ 液晶
４０ 回路選択回路
４１，４２ 回路選択ＴＦＴ
４３ 回路選択回路
５０ ゲートドライバ
５１ ゲート信号線
６０ ドレインドライバ
６１ ドレイン信号線
６２ データ信号線
７０ 画素選択回路
７１，７２ 画素選択ＴＦＴ
８０ 表示電極
８５ 補助容量
８８ 回路選択信号線
１００ 液晶表示パネル
１１０ 保持回路
１２０ 信号選択回路
２００ 表示画素

Claims (7)

1. 基板上の一方向に配置された複数のゲート信号線と、前記ゲート線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線からの走査信号により表示画素を選択する画素選択トランジスタと、前記表示画素内に配置され、前記画素選択トランジスタを通して前記ドレイン信号線から入力される映像信号を保持する保持回路とを備え、前記保持回路に保持された映像信号に応じて表示を行う表示装置であって、
   前記保持回路は前記ドレイン信号線からの映像信号が入力される第１のインバータ回路と、該第１のインバータ回路の出力を入力に正帰還する第２のインバータ回路と、から成り、前記第１のインバータ回路のしきい値を前記第２のインバータ回路のしきい値より小さく設定したことを特徴とする表示装置。
2. 前記第１及び第２のインバータ回路はＣＭＯＳ型インバータ回路であって、前記第１のインバータ回路のＰチャネルトランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）を前記第２のインバータ回路のＰチャネルトランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）より大きくしたことを特徴とする請求項１に記載の表示装置。
3. 前記第１及び第２のインバータ回路はＣＭＯＳ型インバータ回路であって、前記第１のインバータ回路のＮチャネルトランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）を前記第２のインバータ回路のＮチャネルトランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）より小さくしたことを特徴とする請求項２に記載の表示装置。
4. 前記画素選択トランジスタはＮチャネル型トランジスタであることを特徴とする請求項３に記載の表示装置。
5. 基板上の一方向に配置された複数のゲート信号線と、前記ゲート線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線からの走査信号により表示画素を選択する画素選択トランジスタと、
   前記表示画素内に配置された表示電極と、
   前記表示画素毎に配置され、前記ドレイン信号線から入力される映像信号を表示電極に逐次供給する第１の表示回路と、
   前記表示画素に対応して配置され、前記画素選択トランジスタを通してドレイン信号線から入力される映像信号を保持する保持回路を有し、該保持回路が保持した信号に応じた電圧信号を前記表示電極に供給する第２の表示回路と、
   前記画素選択トランジスタと縦列に接続され、回路選択信号に応じて前記第１及び第２の表示回路のいずれかを選択する回路選択トランジスタと、を備え、
   さらに前記保持回路は前記ドレイン信号線からの映像信号が入力される第１のインバータ回路と、該第１のインバータ回路の出力を入力に正帰還する第２のインバータ回路とを有し、前記第１のインバータ回路のしきい値を前記第２のインバータ回路のしきい値より小さく設定したことを特徴とする表示回路。
6. 前記第１及び第２のインバータ回路はＣＭＯＳ型インバータ回路であって、前記第１のインバータ回路のＰチャネルトランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）を前記第２のインバータ回路のＰチャネルトランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）より大きくしたことを特徴とする請求項５に記載の表示装置。
7. 前記第１及び第２のインバータ回路はＣＭＯＳ型インバータ回路であって、前記第１のインバータ回路のＮチャネルトランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）を前記第２のインバータ回路のＮチャネルトランジスタのＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）より小さくしたことを特徴とする請求項６に記載の表示装置。

Images