[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3727272B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP3727272B2
JP3727272B2 JP2002006786A JP2002006786A JP3727272B2 JP 3727272 B2 JP3727272 B2 JP 3727272B2 JP 2002006786 A JP2002006786 A JP 2002006786A JP 2002006786 A JP2002006786 A JP 2002006786A JP 3727272 B2 JP3727272 B2 JP 3727272B2
Authority
JP
Japan
Prior art keywords
bonding
semiconductor element
bonding electrode
layer plating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002006786A
Other languages
English (en)
Other versions
JP2003209218A (ja
Inventor
康文 内田
良実 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002006786A priority Critical patent/JP3727272B2/ja
Priority to US10/341,463 priority patent/US7317244B2/en
Publication of JP2003209218A publication Critical patent/JP2003209218A/ja
Application granted granted Critical
Publication of JP3727272B2 publication Critical patent/JP3727272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は，１つのパッケージに複数の半導体素子を搭載し，半導体素子間をワイヤボンドにより接続したマルチチップパッケージにかかり，特に半導体素子のボンディングパットの形状，構造に関する。
【０００２】
【従来の技術】
図１９（ａ）及び（ｂ）に従来のマルチチップパッケージタイプの半導体装置を示す。図１９（ａ）は断面図，図１９（ｂ）は上から見た図である。
【０００３】
配線基板５０上に，接着剤５２により，第１の半導体素子５４が接着されている。また，第1の半導体素子５４上には，同じく接着剤５２により第２の半導体素子５６が接着されている。また，第１の半導体素子５４上に具備されたボンディング電極５８と配線基板５０のボンディングポスト６０は，金属ワイヤ６４で接続されている。また第１の半導体素子５４上の，第２の半導体素子５６と接続するためのボンディング電極５８には，ワイヤボンディング接続時の第１の半導体素子５４への衝撃を緩和する目的で，Ａｕスタッドバンプ６６が具備されており，Ａｕスタッドバンプ６６と第２の半導体素子５６上のボンディング電極５８は，チップ間金属ワイヤ６８により接続されている。ここで，チップ間金属ワイヤ６８接続時，１ｓｔボンディング側である金属球６２を第２の半導体素子上のボンディング電極５８に接続し，２ｎｄボンディング側であるステッチボンドを，Ａｕスタッドバンプ６６上に接続している。また，かかるワイヤボンド配線を施された後，モールド樹脂７０にて封止され，外部接続端子となるハンダボール７２が搭載されている。
【０００４】
【発明が解決しようとする課題】
しかしながら，従来の半導体装置では，ワイヤボンディング時の半導体素子への衝撃を緩和させるために，少なくとも１０ｕｍ以上の厚さのＡｕスタッドバンプを設ける必要があり，金Ａｕを多く使用するため材料コストが高くなっていた。
【０００５】
また各Ａｕスタッドバンプは，それぞれ１つずつ形成していたため時間がかかり，半導体装置の組立時間が長くなり，組立コストが高いという問題があった。
【０００６】
さらにＡｕスタッドバンプ形成には，特にボンディング電極の大きさが概ね６０×６０ｕｍ以下であるような小面積の場合，小さいＡｕスタッドバンプを形成できる専用のＡｕスタッドバンプボンディング装置を別途必要とし，新たに多大な設備投資をすることになっていった。
【０００７】
本発明は，従来の半導体装置が有する上記問題点に鑑みてなされたものであり，本発明の目的は，材料コスト削減の可能な，新規かつ改良された半導体装置及び半導体装置の製造方法を提供することである。
【０００８】
更に，本発明の別の目的は，半導体装置の組立時間の短縮が可能な，新規かつ改良された半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，配線基板上に第１の半導体素子及び第２の半導体素子が搭載され、両素子間が第２の半導体素子から第１の半導体素子へ張られたボンディングワイヤによって接続された半導体装置において、第１の半導体素子上に具備されたボンディングワイヤが接続されたボンディング電極上に、下層メッキ及び下層メッキとは異なる材質の上層メッキからなる金属層が形成されていることを特徴とする。
【００１０】
このとき，下層メッキはニッケルからなり，上層メッキは金からなり，複数の半導体素子は，配線基板上にスタック型に搭載されていることが好ましい。
【００１１】
かかる構成により，Ａｕスタッドバンプを用いずに半導体素子へのボンディング時の衝撃防止が可能となり，また，金Ａｕの使用量を低減できることより，半導体装置の材料コストが低減される。
【００１２】
また，ボンディング電極上に金属層を形成させるのに，下層メッキ及び上層メッキは，無電解メッキ法により形成されることを特徴とする。
【００１３】
かかる構成により，ボンディング時の衝撃を目的とする金属層を，半導体素子上に具備された全てのボンディング電極に一斉に形成させることが可能となるので，組立時間短縮や組立コスト低減が実現される。
【００１４】
また，本願発明の第１の観点によれば，配線基板上に設けられた一の半導体素子上に具備された１ｓｔボンディング電極よりも，一の半導体素子上に具備された２ｎｄボンディング電極の方が面積が小さい構造とすることも出来る。
【００１５】
かかる構成により，半導体素子上により多くのボンディング電極を具備させることが出来るので，半導体素子上のボンディング電極の高密度化，更には半導体素子の高機能化が実現される。
【００１６】
また，本願発明の第１の観点によれば，配線基板と一の半導体素子とをボンディング接続するのに，一の半導体素子の中央部近傍にボンディング電極を具備させることも出来る。
【００１７】
かかる構成により，ワイヤボンド時にワイヤを多く曲げずにワイヤの高さを低くすることが可能となるので，モールド樹脂等の封止体を薄くでき，半導体装置の小型化が実現される。
【００１８】
また，本願発明の第１の観点によれば，一の半導体素子上に具備されたボンディング電極は，同一のボンディング電極から配線基板及び他の半導体素子へワイヤボンディングにより接続されることもできる。
【００１９】
かかる構成により，各半導体素子上に具備された各ボンディング電極間の配線の自由度が増し，かつ半導体装置の高密度化も実現される。
【００２０】
また，本願発明の第１の観点によれば，半導体素子上に具備されたボンディング電極の周縁部を覆うように絶縁体を設けることもできる。
【００２１】
かかる構成により，無電解メッキ時にボンディング電極及びボンディング電極周辺の半導体素子上に水を始めとする不純物の浸入を防止することもできる。
【００２２】
また，本願発明の第１の観点によれば，ボンディング電極上に設けられた金属層の側面部に接しないように絶縁体が設けられていることとすることもできる。
【００２３】
かかる構成により，無電解メッキ時にボンディング電極及びボンディング電極周辺の半導体素子上に水を始めとする不純物の浸入を防止した上で，半導体素子上にボンディング電極の高密度化が実現される。
【００２４】
また，本願発明の第１の観点によれば，一の半導体素子上に具備されたボンディング電極は，外周バッドと内周バッドの2列に交互に配置され，外周パッドの形状は，第１の半導体素子内側に面する部分が２辺より構成され，内周パッドの形状は，第１の半導体素子の外側に面する部分が２辺より構成され，外周パットの２辺より構成されている部分のうちの１辺と内周パットの２辺より構成されている部分のうちの１辺とが対面している構造とすることも出来る。
【００２５】
かかる構成とすることで，ボンディング電極の高密度配置が可能となり，更に外周パッド及び内周パッドとも金属球を設置可能な大きさを有していることより，ワイヤボンド配線方法の自由度を向上させることができる。
【００２６】
また，本願発明の第２の観点によれば，配線基板上に複数の半導体素子を搭載し，半導体素子間をボンディングワイヤにより接続するスタック型半導体装置において，一の半導体素子上に具備された２ｎｄボンディング電極上にのみ下層メッキ，及び下層メッキとは異なる材質の上層メッキが形成されていることを特徴とする。
【００２７】
かかる構成により，金属層形成を必要とする２ｎｄボンディング電極のみに選択的に金属層を形成させられ，かつ一の半導体素子上に具備された１ｓｔボンディング電極は金属層を設けないことより，無電解メッキ法によりボンディング電極上に形成される金属層の厚さを考慮せずに，より１ｓｔボンディング電極の高密度配置が可能となる。
【００２８】
このとき，２ｎｄボンディング電極は，一の半導体素子上に具備された１ｓｔボンディング電極より面積が小さいことが好ましい。
【００２９】
かかる構成により，２ｎｄボンディング電極の高密度配置が可能となることより，半導体装置の高機能化が実現される。
【００３０】
更に，このとき２ｎｄボンディング電極は一の半導体素子上に搭載された他の半導体素子の近傍に配置されていることが好ましい。
【００３１】
かかる構成により，半導体素子間のボンディングワイヤ長を自由に縮小可能ととなり，材料コストの削減が実現される。
【００３２】
また，本願発明の第３の観点によれば，配線基板上に複数の半導体素子を搭載し，半導体素子間をボンディングワイヤにより接続する半導体装置の製造方法において，金属層形成用マスクを用いることにより，一の半導体素子上に具備された２ｎｄボンディング電極のみを選択して，下層メッキ，及び上層メッキを形成することを特徴とする。
【００３３】
かかる構成により，必要な個所にのみ選択的に金属層を形成させることが実現される。
【００３４】
また，本願発明の第３の観点によれば，半導体素子上に設けられたボンディング電極は，下層メッキ及び上層メッキをボンディング電極上に形成させることにより，ボンディングワイヤで接続時に形成される金属球よりも大きい径となることも可能である。
【００３５】
かかる構成により，半導体素子内の電気回路領域を広く確保でき，電気回路の配置の自由度を向上させることが可能となり，電気回路設計時間の短縮や，より高機能な電気回路を製造することが実現される。
【００３６】
また，本願発明の第４の観点によれば，配線基板上に複数の半導体素子を搭載し，半導体素子間をボンディングワイヤにより接続する半導体装置の製造方法において，半導体素子の外縁部のワイヤボンディングをする位置に，ボンディングワイヤで接続時に形成される金属球よりも小さい径を有するボンディング電極を配置し，無電解メッキ法により金属球の直径より大きくなるように下層メッキ，及び上層メッキを成長させて形成されることを特徴とする。
【００３７】
かかる構成により，半導体素子内の電気回路領域を広く確保でき，電気回路の配置の自由度を向上させる半導体装置の製造が実現される。
【００３８】
また，本願発明の第４の観点によれば，半導体素子上に設けられたボンディング電極は，細長い長方形の電極を2つで１組となるように形成され，２つの細長い長方形の電極を一対にして形成された前記ボンディング電極間に，非導電性の保護膜を介して内部回路と電気的に接続するためのパッド周辺配線を設けたことを特徴とすることも可能である。
【００３９】
このとき，２つの細長い長方形の電極を一対にして形成されたボンディング電極は，下層メッキにより電気的に導通させた状態であることが好ましい。
【００４０】
かかる構成により，ボンディング接続時の金属球は十分な強度で接合され，更に電気回路の自由度が増し，半導体素子の高機能化が実現される。
【００４１】
また，本願発明の第５の観点によれば，配線基板上に複数の半導体素子が搭載され，半導体素子間がボンディングワイヤにより接続された半導体装置の製造方法において， 2つで１組となる長方形の電極を半導体素子上に形成し，これら２つの長方形の電極間に，内部回路と電気的に接続するためのパッド周辺配線を設け，２つの長方形の電極の上部に開口部を設けるように，かつ２つの長方形の電極とパッド周辺配線を電気的に導通させないように非導電性の保護膜を形成し，２つの長方形の電極上に保護膜及び開口部を覆い被さるように，かつボンディングワイヤ接続時に形成される金属球の直径より大きくなるように下層メッキ及び上層メッキを形成し，２つの長方形の電極間を導通させることを特徴とする。
【００４２】
かかる構成により，ボンディング接続時の金属球は十分な強度で接合され，更に電気回路の自由度が増し，半導体素子の高機能化が実現される半導体装置の製造が実現される。
【００４３】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に略同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００４４】
（第１の実施の形態）
図１は，第１の実施の形態の構成図であり，図２（ａ），（ｂ）は図１でのＡ部及びＢ部の断面図である。
【００４５】
第１の半導体素子１２は，配線基板１０上に，接着剤２８により接合されている。また，第２の半導体素子１４は，第１の半導体素子１２上に，接着材２８により接合されている。
【００４６】
第１の半導体素子１２の周縁部にはボンディング電極が具備され，ボンディング電極１６には，金属層２０が形成されており，金属層２０が形成されたボンディング電極１６と配線基板１０上に具備されたボンディングポスト２２は，全属ワイヤ２４により第1の半導体素子１２に具備されたボンディング電極１６へ配線されている。
【００４７】
また，第２の半導体素子１４の周縁部にもボンディング電極１６が具備され，かかるボンディング電極１６は，第１の半導体素子１２上に設けられたボンディング電極１６と，チップ間金属ワイヤ１８により配線されている。
【００４８】
ワイヤ配線された第１の半導体素子１２，及び第２の半導体素子１４は，モールド樹脂（図示せず）により封止され，配線基板１０には外部接続用端子であるハンダボール（図示せず）が搭載されている。
【００４９】
次に，図２（ａ）に示された図１のＡ部の断面図，即ち本実施形態の半導体装置の断面図を元に本願発明の本実施形態の構成を説明する。
【００５０】
第１の半導体素子１２上に具備されたアルミニウムＡ１から成るボンディング電極１６上には，ニッケルＮｉより成る下層メッキ２０ｂ，また下層メッキの上方には金Ａｕより成る上層メッキ２０ａが，無電解メッキ法により形成されている。
【００５１】
各金属層２０を形成させる工程を具体的に説明すると，まずアルミニウムＡ１からなるボンディング電極１６を亜鉛置換処理により，アルミニウムＡ１表面の酸化皮膜を除去し，更に次亜りん酸を還元剤として，ニッケルイオンを化学的に還元し，ボンディング電極上にニッケルＮｉ皮膜を析出させる。この時，下層メッキ２０ｂの厚さは，概ね５〜６ｕｍ程度である。
【００５２】
次に下層メッキ２０ｂと同様にして，無電解メッキ法により，上層メッキ２０ａは，水酸化ほう素カリウムなどの還元剤を用いた還元作用で金ＡｕをニッケルＮｉ上に析出させ，自己触媒機能により下層メッキ２０ｂとなるニッケルＮｉが上層メッキ２０ａとなる金Ａｕで覆われるようにして形成される。この時，上層めっきの厚さは，概ね０．０５〜０．１ｕｍ程度である。
【００５３】
第１の半導体素子１２上のボンディング電極１６に金属層２０を形成させた後，第１の半導体素子１２上に具備されたボンディング電極１６と第２の半導体素子１４上に具備されたボンディング電極１６とをチップ間金属ワイヤ１８で接続する。
【００５４】
このときチップ間金属ワイヤ１８は，ワイヤボンディング方式で接続される。チップ間金属ワイヤ１８は，主にキャピラリを用いて，キャピラリの先端にトーチでチップ間金属ワイヤ１８を溶かして金属球２６を作り，金属球２６を第２の半導体素子１４上に具備されたボンディング電極１６に超音波及び加重で接続させ，チップ間金属ワイヤ１８のもう一端は，キャピラリを半導体素子１２上に具備された金属層２０が形成されたボンディング電極１６へ移動させて，同様に超音波及び加重でワイヤ接続させている。ボンディング電極１６上に金属層２０が設けられていることにより，かかるワイヤ接続時の半導体素子への衝撃が緩和される。チップ間金属ワイヤ１８で配線後，モールド樹脂（図示せず）にて封止を行う。
【００５５】
なお，本実施形態において，第１の半導体素子１２上に具備されるボンディング電極１６の配置条件を図２（ｂ）を用いて説明する。
【００５６】
図２（ｂ）は，図１でのＢ−Ｂ間の断面図，即ち第１の半導体素子１２上に具備されたボンディング電極１６の断面図である。
【００５７】
本実施形態で金属層２０形成に使用される無電解メッキ法では，金属層２０は高さ方向のみならず，ボンディング電極１６の両側面方向にも成長し，形成される。そのため，ボンディング電極１６上に金属層２０が形成されても，隣り合うボンディング電極上に形成された金属層２０同士でショートさせないような好適な距離を，各ボンディング電極間に設ける必要がある。最初に設定すべきボンディング電極間の距離ｇ１，ボンディング電極１６上に金属層２０を形成した後の隣り合うボンディング電極１６上に設けられた金属層２０間の距離ｇ２，及び金属層２０の厚さｔの関係は，以下の関係を保つ。
ｇ１＝ｇ２＋２ｔ
【００５８】
（第２の実施の形態）
図３は，第２の実施の形態の構成図であり，図４は図３でのＣ部の断面図，即ち第１の半導体素子１２上に具備されたボンディング電極１６の断面図であるである。
【００５９】
本実施形態は，第１の実施の形態と比較して，第１の半導体素子１２上に具備されたボンディング電極１６の形状が異なるものである。
【００６０】
配線基板１０上に設けられた第１の半導体素子１２と配線基板１０との接続のために第１の半導体素子１２上に具備された１ｓｔボンディング電極１６ａの幅Ｌ１は，金属球の直径と略同一であり，概ね８０〜１００ｕｍ程度の大きさを有している。１ｓｔボンディング電極１６ａ上には，無電解メッキ法によって下層メッキ２０ｂが形成され，その上層には，上層メッキ２０ａが形成されている。上層メッキ２０ａには，金属ワイヤ２４の一端を溶かして形成された金属球２６が接続される。
【００６１】
一方，第１の半導体素子１２上に搭載された第２の半導体素子１４との接続のために第１の半導体素子１２上に具備された２ｎｄボンディング電極１６ｂの幅Ｌ２は，チップ間金属ワイヤ１８の線径の２倍程度で，概ね５０〜６０ｕｍ程度の大きさを有している。２ｎｄボンディング電極１６ｂ上には，１ｓｔボンディング電極１６ａと同様に，無電解メッキ法によってニッケルＮｉからなる下層メッキ２０ｂが形成され，その上層には，金Ａｕからなる上層メッキ２０ａが形成されている。上層メッキ２０ａには，チップ間金属ワイヤ１８がステッチボンドにより接合されている。
【００６２】
このように本実施形態では，配線基板１０上に設けられた第１の半導体素子１２と配線基板１０との接続のために第１の半導体素子１２上に具備された１ｓｔボンディング電極１６ａよりも，第１の半導体素子１２上に搭載された第２の半導体素子１４との接続のために第１の半導体素子１２上に具備された２ｎｄボンディング電極１６ｂの面積が小さいものとなり，形状が異なる。
【００６３】
即ち，１ｓｔボンディング電極１６ａは，金属球２６が十分に接合するために必要最小限度の大きさ，即ち金属球２６の直径と同程度の大きさの幅を有し，一方，２ｎｄボンディング電極１６ｂは，チップ間金属ワイヤ１８がステッチボンドにより十分に接合するための最小限度の大きさ，即ちチップ間金属ワイヤ１８の線径の２倍程度の大きさの幅を有する。
【００６４】
なお，本実施形態においては，ボンディング電極上に金属層２０が形成される工程や，半導体素子間及び配線基板１０と第１の半導体素子１２間のワイヤボンディング接続させる工程は，第１の実施形態と同様に実行される。
【００６５】
図４は，図３でのＣ部の断面図，即ち第１の半導体素子１２上に具備された１ｓｔボンディング電極１６ａ，及び２ｎｄボンディング電極１６ｂの断面図を示す。
【００６６】
本実施形態においても，無電解メッキ法により，金属層２０は高さ方向のみならず，ボンディング電極１６の両側面方向にも成長し，形成される。そのため，ボンディング電極１６上に金属層２０が形成されても，隣り合うボンディング電極上に形成された金属層２０同士でショートさせないような好適な距離を，各ボンディング電極間に設ける必要がある。
【００６７】
最初に設けるべきボンディング電極間の距離ｇ１，ボンディング電極１６上に金属層２０を形成した後の隣り合うボンディング電極１６上に設けられた金属層２０間の距離ｇ２，及び金属層の厚さｔの関係は，第１の実施の形態と同様に以下の関係を保つ。
ｇ１＝ｇ２＋２ｔ
【００６８】
以上より，第１の実施の形態と比べ，第１の半導体素子１２上のボンディング電極のうち，２ｎｄボンディング電極１６ｂの幅Ｌ２を，１ｓｔボンディング電極１６ａの幅Ｌ１より小さくできるため，金属層２０を形成後にショートさせない好適な距離を確保して，ボンディング電極を配置した場合においても，より多くのボンディング電極の配置が可能となる。
【００６９】
即ち，図２（ｂ）に示した第１の実施の形態における半導体素子１２上に具備されたボンディング電極１６の断面図（図１のＢ−Ｂ部断面図）と，図４に示した本実施形態における半導体素子１２上に具備されたボンディング電極１６ａ，１６ｂの断面図（図３のＣ−Ｃ部断面図）とを比較すると，金属層間隔ｇ２を同じだけ確保した場合において，ボンディング電極ピッチを小さくすることが可能となる。つまり，第１の実施の形態でのボンディング電極ピッチｐ１よりも，第２の実施の形態でのボンディング電極ピッチｐ２は小さいものとなる。
【００７０】
図２（ｂ）で示したように，幅がＬの第１の半導体素子１２における設置可能なボンディング電極数は，第１の実施の形態では６個であるが，本実施形態によると，図４で示したように幅がＬの第１の半導体素子１２における設置可能なボンディング電極数は８個となり，第１の半導体素子１２上に具備させるボンディング電極数の増加が可能となる。これにより，ボンディング電極の高密度化を実現でき，半導体素子の高機能化が達成できる。
【００７１】
（第３の実施の形態）
図５は，第３の実施の形態の構成図であり，図６は図５でのＤ部の断面図，即ち本実施形態の半導体装置の断面図である。以下において，図５及び図６を用いて，本実施形態の構成及び製造工程を説明する。
【００７２】
配線基板１０上に接着剤２８を介して半導体素子１２が固定されている。本実施形態では，第１の実施の形態と異なり，半導体素子１２の中央部近傍にボンディング電極１６が具備されている。また，ボンディング電極１６上には，第１及び第２の実施の形態と同様に，無電解メッキ法により金属層２０としてニッケルＮｉからなる下層メッキ２０ｂ，及び金Ａｕからなる上層メッキ２０ａが形成されている。更に，半導体素子１２上に具備されたボンディング電極１６と配線基板１０上に設けられたボンディングポスト２２が金属ワイヤ２４によって接続されている。
【００７３】
このとき金属ワイヤ２４は，ワイヤボンディング方式で接続される。金属ワイヤ２４は，主にキャピラリを用いて，キャピラリの先端にトーチで金属ワイヤ２４を溶かして，金属球２６を作り，ボンディングポスト２２に超音波及び加重で接続させ，金属ワイヤ２４のもう一端は，キャピラリを半導体素子１２上に具備された金属層２０が形成されたボンディング電極１６へ移動させて同様に超音波及び加重でワイヤ接続させている。金属ワイヤ２４で配線後，モールド樹脂２９にて封止を行う。
【００７４】
本実施形態においては，ボンディング電極１６は半導体素子１２上の中央部近傍に具備されており，配線時に金属ワイヤ２４を必要以上に曲げることなく，配線基板１０に具備されたボンディングポスト２２から打ち上げて配線できるため，金属ワイヤ２４の接続による折り曲げの高さを低くすることが可能となる。かかる構成とするにより，封止体となるモールド樹脂２９の厚さを薄くでき，半導体装置の総合的な厚さも薄くでき，半導体装置の小型化が実現される。
【００７５】
（第４の実施の形態）
図７は，第４の実施の形態の構成図であり，図８は図７でのＥ部の断面図，即ち本実施形態の半導体装置の断面図である。以下において，図７及び図８を用いて，本実施形態の構成及び動作を説明する。
【００７６】
本実施形態では，第１の半導体素子１２は，配線基板１０上に接着剤２８により接合されている。また，第２の半導体素子１４は，第１の半導体素子１２上に接着材２８により接合されている。第１の半導体素子１２上のボンディング電極１６には，無電解メッキ法により金属層２０としてニッケルＮｉからなる下層メッキ２０ｂ，及び金Ａｕからなる上層メッキ２０ａが形成されており，金属層２０が形成されたボンディング電極１６と配線基板１０上に設けられたボンディングポスト２２は，全属ワイヤ２４により接続されている。
【００７７】
また，第１の半導体素子１２上に設けられたボンディング電極１６は，同時に第２の半導体素子１４上に設けられたボンディング電極１６ともチップ間金属ワイヤ１８で接続されている。ワイヤ配線された第１の半導体素子１２，及び第２の半導体素子１４は，モ−ルド樹脂（図示せず）により封止され，配線基板１０には外部接続用端子であるハンダボール（図示せず）が搭載されている。
【００７８】
なお，本実施形態においては，ボンディング電極上に金属層２０が形成される工程や，半導体素子間及び配線基板１０と第１の半導体素子１２間のワイヤボンディング接続させる工程は，第１の実施形態と同様に実行される。
【００７９】
本実施形態では，第１の半導体素子１２上に具備されたボンディング電極１６が同時に配線基板１０及び第２の半導体素子１４と接続が可能となるので，配線の自由度が広がり，かつボンディング電極１６の高密度配置が可能となるので，半導体装置の高性能化が実現される。
【００８０】
（第５の実施の形態）
図９（ａ）及び（ｂ）は，第５の実施の形態の構成図であり，図９（ａ）は本実施形態における，半導体素子１２上に具備されたボンディング電極及び周辺部の断面図であり，図９（ｂ）は半導体素子１２上に具備されたボンディング電極１６及び周辺部を上から見た図である。
【００８１】
本実施形態は，第１の実施の形態と比較して，第１の半導体素子１２上に具備されたボンディング電極１６の周辺部が異なるものである。
【００８２】
即ち，本実施形態において，無電解メッキ法によりボンディング電極１６上に金属層２０を形成させるとき，ボンディング電極１６及びボンディング電極１６周辺の半導体素子１２上に水を始めとする不純物が浸入されるのを防ぐために，金属層２０を形成させる前に，半導体素子１２上に具備されたボンディング電極１６の周縁部を覆うように半導体素子上１２に絶縁体３０が設けられている。
【００８３】
絶縁体３０を半導体素子１２上に設けた後は，第１の実施の形態と同様に無電解メッキ法により，ボンディング電極１６上にニッケルＮｉからなる下層メッキ２０ｂ，及び金Ａｕからなる上層メッキ２０ａを成長させ，金属層２０を形成させ，チップ間金属ワイヤ１８により第２の半導体素子（図示せず）とワイヤボンディング接続される。
【００８４】
なお，本実施形態においては，ボンディング電極上に金属層２０が形成される工程や，半導体素子間及び配線基板１０と第１の半導体素子１２間のワイヤボンディング接続させる工程は，第１の実施形態と同様に実行される。
【００８５】
（第６の実施の形態）
図１０（ａ）及び（ｂ）は，第６の実施の形態の構成図であり，図１０（ａ）は半導体素子１２上に具備されたボンディング電極及び周辺部の断面図であり，図１０（ｂ）は半導体素子１２上に具備されたボンディング電極１６及び周辺部を上から見た図である。
【００８６】
本実施形態も第５の実施の形態と同様に，第１の実施の形態と比較して，第１の半導体素子１２上に具備されたボンディング電極１６の形状，及びボンディング電極１６の周辺部が異なるものである。
【００８７】
即ち，本実施形態において，無電解メッキ法によりボンディング電極１６上に金属層２０を形成させるとき，ボンディング電極１６及びボンディング電極１６周辺の半導体素子１２上に水を始めとする不純物が浸入されるのを防ぐために，金属層２０を形成させる前に，半導体素子１２上に具備されたボンディング電極１６の周縁部を覆うように半導体素子上１２に絶縁体３０が設けられている。
【００８８】
本実施形態において，半導体素子１２上に具備されたボンディング電極１６は，金Ａｕからなる上層メッキ２０ａ，及びニッケルＮｉからなる下層メッキ２０ｂが形成されたときの金属層２０の広がりを考慮した寸法であり，例えばワイヤボンディング接続するときに金属球（図示せず）が設置可能な寸法，またはチップ間金属ワイヤ１８がステッチボンドにより接合されるのに必要な寸法，即ちチップ間金属ワイヤの線径の２倍程度の寸法とする。
【００８９】
本実施形態において，絶縁体３０は，ボンディング電極１６上に形成された上層メッキ２０ａ及び下層メッキ２０ｂの側面部に接しないように半導体基板１２上に設けられている。
【００９０】
かかる構成とすることにより，金属層２０によるボンディング電極１６間のショートを防止できるので，更に半導体素子１２上にボンディング電極１６の高密度配置が可能となり，半導体装置の高機能化が実現される。
【００９１】
絶縁体３０を半導体素子１２上に設けた後は，第１の実施の形態と同様に無電解メッキ法により，ボンディング電極１６上に下層メッキ２０ｂ及び上層メッキ２０ａを成長させ，金属層２０を形成させ，チップ間金属ワイヤ１８により第２の半導体素子（図示せず）とワイヤボンディング接続される。
【００９２】
なお，本実施形態においては，ボンディング電極上に金属層２０が形成される工程や，半導体素子間及び配線基板１０と第１の半導体素子１２間のワイヤボンディング接続させる工程は，第１の実施形態と同様に実行される。
【００９３】
（第７の実施の形態）
図１１は，第７の実施の形態の構成図である。
【００９４】
本実施形態では，第１の実施の形態と比べて，第１の半導体素子１２上に具備されたボンディング電極の形状及び配置が異なる。
【００９５】
第１の半導体素子１２上に具備されたボンディング電極において，ボンディング電極は外周パッド１６ｃ及び内周パッド１６ｄの２列より成り，交互に配置されている。
【００９６】
外周バッド１６ｃの形状は，第１の半導体素子１２内側に面する部分において，ワイヤボンディング時に金属ワイヤ２４から形成される金属球２６が接続可能な領域を確保し，金属球２６に接する様にして面取りされている。即ち，ボンディング電極１６ｃは，第１の半導体素子１６の内側に面する部分が２辺により形成されており，かかる２辺は例えば略垂直を成す角度を有する多角形，例えば五角形の形状をなす。
【００９７】
一方，内周バッド１６ｄの形状は，外周バッド１６ｃとは逆に，第１の半導体素子１２の外側に面する部分において，金属球２６に接する様にして面取りされている。即ち，ボンディング電極１６ｄは，第１の半導体素子１２の内側に面する部分が２辺により形成されており，かかる２辺は例えば略垂直を成す角度を有する多角形，例えば五角形の形状をなす。
【００９８】
外周バッド１６ｃ及び内周バッド１６ｄは，各々の面取り部分の頂点が互い違いに位置する様に第１の半導体素子１２上の周縁部近傍に配置されている。即ち，外周パットの２辺より構成されている部分のうちの１辺と内周パットの２辺より構成されている部分のうちの１辺とが対面している構造となる。
【００９９】
なお，本実施形態においては，ボンディング電極上にニッケルＮｉからなる下層メッキ（図示せず），及び金Ａｕからなる上層メッキ（図示せず）を成長させて金属層２０が形成される工程や，半導体素子間及び配線基板１０と第１の半導体素子１２間のワイヤボンディング接続させる工程は，第１の実施形態と同様に実行される。
【０１００】
本実施形態では，第２の実施の形態と比較し，第１の半導体素子１２上に具備された全てのボンディング電極１６ｃ，１６ｄが金属球２６を接続するために十分な大きさを有しているため，チップ間金属ワイヤ１８又は金属ワイヤ２４によって配線基板１０又は第２の半導体素子１４のどちらも接続可能となる。このため，ワイヤボンド配線方法の自由度が向上する。
【０１０１】
更に，外周パッド１６ｃ及び内周パッド１６ｄは上述の様な面取り形状を有しているため，外周パッド１６ｃと内周パッド１６ｄをより近づけて配置可能となる。このことを以下，図１２（ａ）及び（ｂ）で説明する。
【０１０２】
図１２（ａ）は，ボンディング電極１６が外周パッド及び内周パッドと区別なく同様な四角形の形状とした場合のボンディング電極配置の詳細図であり，図１２（ｂ）は本実施形態のボンディング電極配置の詳細図である。
【０１０３】
ボンディング電極１６を外周パッド及び内周パッドと区別なく同様な形状，例えば正方形として，金属層２０を形成後に金属層２０によりショートしないための好適なボンディング電極間隔ｇ２を確保できるようにした場合の外周パッドと内周パッドの配置領域の幅Ｍ１よりも，本実施形態での外周パッド１６ｃ及び内周パッド１６ｄの配置領域の幅Ｍ２の方が小さいものとすることが可能となる。つまり，第１の半導体素子１２上に具備されたボンディング電極の高密度配置が可能となり，半導体素子の高機能化が実現される。
【０１０４】
（第８の実施の形態）
図１３は，第８の実施の形態の構成図である。本実施形態では，第１の半導体素子１２と第２の半導体素子１４との接続のために第１の半導体素子１２上に具備された第２のボンディング電極１６ｅの形状と配置位置に特徴を有する。
【０１０５】
まず，第１の半導体素子１２上に搭載された第２の半導体素子１４との接続のために第１の半導体素子１２上に具備された２ｎｄボンディング電極１６ｅの幅は，チップ間金属ワイヤ１８の線径の２倍程度で，概ね５０〜６０ｕｍ程度の大きさを有している。２ｎｄボンディング電極１６ｅ上には，無電解メッキ法によってニッケルＮｉからなる下層メッキ（図示せず）が形成され，その上層には，金Ａｕからなる上層メッキ（図示せず）が形成されている。上層メッキには，チップ間金属ワイヤ１８がステッチボンドにより接合されている。
【０１０６】
また，２ｎｄボンディング電極１６ｅは第１の半導体素子１２上に搭載された第２の半導体素子１４の近傍に配置されていることより，半導体素子間のボンディングワイヤ長を自由に縮小可能となる。
【０１０７】
更に，本実施形態では，配線基板１０との接続のために第１の半導体素子１２上に具備された１ｓｔボンディング電極１６には金属層２０を設けないので，無電解メッキによる金属層２０形成時での金属層２０によるショートを考慮せずに，１ｓｔボンディング電極１６を第１の半導体素子１２上に具備できる。つまり，より高密度にボンディング電極１６を設置可能となるので，半導体装置の高機能化が実現される。
【０１０８】
図１４（ａ），（ｂ），及び（ｃ）は第８の実施の形態の製造工程を示し，図１４（ｄ）は図１４（ｃ）での２ｎｄボンディング電極１６ｅの断面図を示す。
【０１０９】
まず，図１４（ａ）に示されたように，第１の半導体素子１２上に１ｓｔボンディング電極１６及び２ｎｄボンディング電極１６ｅを具備させる。１ｓｔボンディング電極１６は，第１の半導体素子の周縁部に設けられ，２ｎｄボンディング電極１６ｅは第２の半導体素子１４の近傍に配置されるような位置に設けられる。
【０１１０】
次に，図１４（ｂ）に示したように，２ｎｄボンディング電極１６ｅが設けられた部分が露出した状態になるような開口部を有した金属層形成用マスク３１を第１の半導体素子１２に被せる。
【０１１１】
金属層形成用マスク３１を第１の半導体素子１２に被せた後に，図１４（ｃ）に示したように，無電解メッキ法により，２ｎｄボンディング電極１６ｅにニッケルＮｉからなる下層メッキ（図示せず），及び金Ａｕからなる上層メッキ（図示せず）を成長させ，金属層２０を形成させる。なお，このときの金属層２０の形成方法及び厚さは，第１の実施の形態と同様のものとする。
【０１１２】
また，２ｎｄボンディング電極１６ｅの金属層２０（上層メッキ２０ａ，下層メッキ２０ｂ）形成時に，各２ｎｄボンディング電極１６ｅ間の金属層２０でショートさせないために，図１４（ｃ）の第１の半導体素子１２上に具備された２ｎｄボンディング電極１６ｅを具備させた第１の半導体素子１２のＦ−Ｆ間の断面図を表す図１４（ｄ）で示すように，各第２のボンディング電極１６ｅ間に，ボンディング電極１６ｅ上にニッケルＮｉからなる下層メッキ２０ｂ，及び金Ａｕからなる上層メッキ２０ａを成長させ，形成された金属層２０によるショートを防止できる好適な間隔を設ける必要がある。
【０１１３】
本実施形態において，金属層形成用マスク３１を用いることにより，２ｎｄボンディング電極１６ｅのみに金属層２０を形成させられるように，選択的に金属層２０の形成が可能となる。
【０１１４】
なお，２ｎｄボンディング電極１６ｅに金属層２０を形成した後は，第２の半導体素子１４搭載以降の半導体装置の製造工程，例えば半導体素子間及び配線基板１０と第１の半導体素子１２間のワイヤボンディング接続させる工程は，第１の実施の形態と同様に実行される。
【０１１５】
（第９の実施の形態）
図１５（ａ）は，本実施形態の構成図，図１５（ｂ）は，図１５（ａ）のＧ−Ｇ間の断面図，即ち本実施形態のボンディング電極１６ｆの断面図，図１５（ｃ）は本実施形態を用いることによる電気回路領域比較図を示す。
【０１１６】
図１５（ａ）に示したように，本実施形態では，第１の半導体素子１２の周縁部に，概ね直径５０ｕｍ程度の円形のボンディング電極１６ｆを具備させ，無電解メッキ法によるボンディング電極１６ｆへの金属層２０の形成を，１ｓｔボンディング電極にのみ適用している。ボンディング電極１６ｆ上には，金属層２０が形成されており，金属層２０形成後のボンディング電極の大きさは概ね，直径８０ｕｍ程度である。
【０１１７】
本実施形態におけるボンディング電極１６ｆの断面の詳細を，図１５（ａ）におけるＧ‐Ｇ部断面図である図１５（ｂ）に示す。円形を有したボンディング電極１６ｆ上には，無電解メッキ法により，ニッケルＮｉよりなる下層メッキ２０ｂが，厚さ概ね２０〜３０ｕｍ程度施されている。下層メッキ２０ｂは，無電解メッキ法によって形成される際，厚さ方向のみならず，幅方向にも等方成長するため，金属層２０の直径は，ボンディング電極１６ｆより大きく成長をし，概ね直径７０〜８０ｕｍ程度となる。
【０１１８】
下層メッキ２０ｂ上には，無電解メッキ法によって，厚さ概ね０．０５〜０．１ｕｍ程度の金Ａｕよりなる上層メッキ２０ａが形成されている。上層メッキ２０ａは下層メッキ２０ｂ上に析出しメッキされる。
【０１１９】
上層メッキ２０ａ上には，金属球２６が接合されており，ボンディング電極１６ｆ上に形成された金属層２０と，配線基板１０上に具備されたボンディングポスト２２は，金属ワイヤ２４にて接続されている。また，金属球２６の直径は，ボンディング電極１６ｆ上に形成された金属層２０の径と略同一で，概ね７０〜８０ｕｍ程度の大きさを有する。
【０１２０】
なお，本実施形態においては，ボンディング電極１６ｆ上に金属層２０が形成される工程や，配線基板１０と半導体素子１２間のワイヤボンディング接続させる工程は，第１の実施形態と同様に実行される。
【０１２１】
図１５（ｃ）は，本実施形態の電気回路領域比較図を示す。ここで電気回路３２とは，半導体素子におけるボンディング電極１６ｆ以外の素子の電気的能動部分をいう。
【０１２２】
従来のボンディング電極１６の場合，金属球２６が十分接合できる様に，ボンディング電極１６の大きさは，金属球２６の径と略同一以上の大きさ，即ち一辺の長さが概ね７０〜８０ｕｍを有する正方形などとする必要があったが，本実施形態で示したボンディング電極１６ｆの場合は，ボンディング電極１６ｆの大きさは概ね５０ｕｍ程度の直径を有する円形であるため，電気回路３２の領域が広く確保できる。
【０１２３】
かかる構成とすることによって，電気回路３２の配置に自由度が持たせられることになり，電気回路設計時間の短縮や，より高機能な電気回路の形成が可能となる。
【０１２４】
図１６（ａ），（ｂ），（ｃ）及び（ｄ）は第９の実施の形態の製造工程及び各製造工程でのボンディング電極１６ｆの断面図を示す。
【０１２５】
まず，図１６（ａ）で示したように，半導体素子１２の周縁部のワイヤボンディングをする位置に，直径の大きさが概ね５０〜６０ｕｍ程度のアルミニウムＡ１を代表とした金属の円形のボンディング電極１６ｆを具備させる。
【０１２６】
次に，図１６（ｂ）に示したように，ボンディング電極１６ｆ上に，無電解メッキ法により，特にニッケルＮｉなどを代表とした，厚さ概ね２０〜３０ｕｍ程度の下層メッキ２０ｂを形成させる。具体的に説明すると，アルミニウムであるボンディング電極１６ｆを亜鉛置換処理により，ボンディング電極１６ｆの表面の酸化皮膜を除去し，次亜りん酸を還元剤として，ニッケルイオンを化学的に還元し，ボンディング電極１６ｆ上にニッケル皮膜を析出させる。
【０１２７】
このとき，メッキが等方性に成長する性質を利用し，メッキに要する時間を調整することにより，ボンディング電極１６ｆ上及び周辺に下層メッキ２０ｂを成長させる。こうして下層メッキ２０ｂは，ボンディング電極１６ｆ上及び周辺に，円形に成長する。また図１６（ｂ）のＨ−Ｈ間の断面図，即ちボンディング電極１６ｆの断面図に示したように，隣接するボンディング電極（１２）と接しない程度の大きさ，概ね７０〜８０ｕｍ程度の直径となるように下層メッキ２０ｂを成長させる。
【０１２８】
次に図１６（Ｃ）で示したように，前工程で形成された下層メッキ２０ｂ上に，無電解メッキ法にて，上層メッキ２０ａを形成させる。具体的に説明すると，水酸化ほう素カリウムなどの還元剤を用いることによって，金ＡｕがニッケルＮｉ上に析出され，自己触媒機能によりニッケルＮｉが金Ａｕで覆われ，上層メッキ２０ａ形成が進行する。
【０１２９】
図１６（ｃ）のＩ−Ｉ間の断面図，即ちボンディング電極１６ｆの断面図に示したように，下層メッキ２０ｂは金Ａｕよりなる上層メッキ２０ａで覆われる。このようにして，次工程で使用されるワイヤボンディング用の電極が形成される。
【０１３０】
次に図１６（ｄ）で示したように，ボンディング電極１６ｆ上に上層メッキ２０ａ及び下層メッキ２０ｂが形成された後に，配線基板１０上に具備されたボンディングポスト２２との間にワイヤボンディングが実施される。図１６（ｄ）のＪ−Ｊ間の断面図，即ちボンディング電極１６ｆの断面図に示したように，ワイヤボンディング時に作成される金属球２６が，無電解メッキ法により形成された上層メッキ２０ａに接合される。
【０１３１】
本実施形態では，無電解メッキ法にて金属層２０をボンディング電極１６ｆ上に形成させるため，半導体素子１２上に予め具備させるボンディング電極１６ｆの面積を小さくすることができる。
【０１３２】
（第１０の実施の形態）
図１７（ａ）は本実施形態の構成図，図１７（ｂ）は図１７（ａ）でのＫ一Ｋ間の断面図，即ち本実施形態でのボンディング電極１６ｈの断面図を示す。
【０１３３】
図１７（ａ）及び（ｂ）で示すように，本実施形態では，半導体素子１２上のボンディング電極１６ｈは，概ね２０〜３０ｕｍの幅を有する長方形状のアルミニウム製のパッドから成る。かかるバッドは，２本が一組となるように配列されて本実施形態のボンディング電極１６ｈが形成されている。
【０１３４】
具体的に説明すると，ボンディング電極１６ｈ間の距離は，一方は概ね２０〜３０ｕｍ程度の距離Ｓ１を確保し，もう一方は概ね５０〜６０ｕｍ程度の距離Ｓ２を確保している。
【０１３５】
図１７（ａ）の半導体素子１２に具備されたボンディング電極１６ｈの断面図（Ｋ一Ｋ間断面図），即ち図１７（ｂ）に示したように，両ボンディング電極１６ｈ上には，非導電性のパッシベーション保護膜３８がボンディング電極１６ｈの上側表面一部をパッシベ一ション開ロ部４０として空けながら形成されている。２０〜３０ｕｍ程度の距離Ｓ１を確保した２本のボンディング電極１６ｈには，ワイヤボンディング時の半導体素子１２への衝撃を緩和させるための金属層２０が形成されている。
【０１３６】
金属層２０の構成は，概ね２０〜３０ｕｍの厚さのニッケルＮｉからなる下層メッキ２０ｂ，及び概ね０．０５〜０．１ｕｍの厚さの金Ａｕからなる上層メッキ２０ａよりなる。ここで，下層メッキ２０ｂは，概ね２０〜３０ｕｍの距離Ｓ１を確保した１対のボンディング電極１６ｈ，及びパッシベーション開口部４０に充填されるようにして形成されており，かかる１対のボンディング電極１６ｈが金属層２０によりショートさせるようにする。
【０１３７】
半導体素子１２上に具備されたボンディング電極１６ｈと配線基板１０上に具備されたボンディングポスト２２とをワイヤボンディング接続するときに，金属ワイヤ２４の先端を溶かして作成された金属球２６は，ボンディング電極１６ｈ上に形成された上層メッキ２０ａ上に接続され，金属ワイヤ２４のもう一端はボンディングポスト２２に超音波と加重により接続される。
【０１３８】
本実施形態において，一対の細長い長方形のボンディング電極１６ｈ上に，かかる一対のボンディング電極１６ｈ同士がショートさせるように金属層２０を形成することにより，十分な面積を有するボンディング用電極が作成され，金属球２６は十分な接合強度が得られる。
【０１３９】
また，一対のボンディング電極１６ｈの間に，図１７（ｂ）に示したようにパッド周辺配線３４を配置させることも可能であり，電源供給端子（図示せず）から供給された電源を，半導体素子１２上に設けられた内部回路３６へ供給することもできる。このとき，バッド周辺配線３４はパッシベーション保護膜３８で覆われている。
【０１４０】
上述した通り本実施形態では，一対のボンディング電極１６ｈ間に２０〜３０ｕｍ程度の間隙を有するため，かかる一対のボンディング電極１６ｈ間に，上述したパッド周辺配線３４を設けることが可能となる。この結果，電源配線を異なる位置にある他のボンディング電極，もしくは内部回路３６へ供給することが可能となり，半導体素子１２の高機能化が実現される。
【０１４１】
図１８（ａ），（ｂ），（ｃ）及び（ｄ）は第１０の実施の形態の製造工程及び各製造工程でのＫ−Ｋ間の断面図，即ち本実施形態のボンディング電極の断面図を示す。
【０１４２】
まず図１８（ａ）で示したように，配線基板１０上にボンディングポストを具備させ，かつ配線基板１０上に半導体素子１２を具備させる。かかる半導体素子１２の周縁部に，概ね２０〜３０ｕｍ程度の幅を有するボンディング電極１６ｈを設ける。更に，ボンディング電極１６ｈ上のパッシベーション開口部４０領域を残して，パッシベ−ション保護膜３８を形成する。
【０１４３】
次に図１８（ｂ）で示したように，ボンディング電極１６ｈ上に，無電解メッキ法により，ニッケルＮｉからなる下層メッキ２０ｂを形成する。具体的には，アルミニウムＡ１であるボンディング電極１６ｈを亜鉛置換処理によりアルミニウム表面の酸化皮膜を除去し，次亜りん酸を還元剤として，ニッケルイオンを化学的に還元し，ボンディング電極１６ｈ上にニッケル皮膜を析出させる。
【０１４４】
このとき，メッキが等方性に成長する性質を利用し，メッキに要する時間を調整することにより，下層メッキ２０ｂは，ボンディング電極１６ｈ及び，パッシベーション開口部４０に隙間無く充填され，一対のボンディング電極１６ｈに成長させた下層メッキ２０ｂが，１対の両ボンディング電極間の中央で連結する。
【０１４５】
以上により，ボンディング電極１６ｈ上に，ワイヤボンディングするために十分な大きさの下層メッキ２０ｂが，ボンディング電極１６ｈ上に形成される。
【０１４６】
次に図１８（ｃ）で示したように，下層メッキ２０ｂ上に，無電解メッキ法により金Ａｕからなる上層メッキ２０ａを形成する。具体的に説明すると，水酸化ほう素カリウムなどの還元剤を用いて，還元作用で金ＡｕがニッケルＮｉから成る下層メッキ２０ｂ上に析出され，自己触媒機能によりニッケルＮｉが金Ａｕで覆われ，メッキが進行する。このとき，上層メッキ２０ａの厚さは，概ね０．０５〜０．１ｕｍである。
【０１４７】
次に図１８（ｄ）に示したように，ボンディング電極１６ｈ上に上層メッキ２０ａ及び下層メッキ２０ｂが形成された後に，配線基板１０上に具備されたボンディングポスト２２との間にワイヤボンディングが実施される。図１８（ｄ）のＫ一Ｋ間の断面図，即ちボンディング電極１６ｈの断面図に示したように，ワイヤボンディング時に作成される金属球２６が，無電解メッキ法により形成された上層メッキ２０ａに接合される。
【０１４８】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例又は修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１４９】
例えば，本発明の第１の実施の形態や第２の実施の形態では，配線基板上に第１の半導体素子及び第２の半導体素子がスタック型に搭載されている場合について説明したが，配線基板上にスタック型で搭載させる半導体素子の数が３つ以上の場合でも利用できる。
【０１５０】
更に，本発明の第１の実施の形態では，複数の半導体素子が配線基板上にスタック型に搭載されている場合について説明したが，配線基板上に搭載される各半導体素子は，配線基板上の同一平面上に各半導体素子ごと別個に搭載している場合でも利用できる。
【０１５１】
【発明の効果】
以上説明したように，本発明によれば，無電解メッキ法でボンディング電極上に金属層を形成させることにより，Ａｕスタッドバンプを用いずに，ワイヤボンディング時の半導体素子への衝撃緩和が可能となるので，半導体装置の材料コストの大幅削減が実現される。
【０１５２】
更に，本発明は，無電解メッキ法によりワイヤボンディング時の半導体素子への衝撃緩和目的で金属層を半導体素子上に具備されたボンディング電極に一括して形成させられるので，半導体装置の組立時間の短縮が実現される。
【図面の簡単な説明】
【図１】 本発明の半導体装置の第１の実施の形態の構成図である。
【図２】 （ａ）は，図１でのＡ部の断面図であり，（ｂ）は図１でのＢ−Ｂ間の断面図である。
【図３】 本発明の半導体装置の第２の実施の形態の構成図である。
【図４】 図３でのＣ−Ｃ間の断面図である。
【図５】 本発明の半導体装置の第３の実施の形態の構成図である。
【図６】 図５でのＤ部の断面図である。
【図７】 本発明の半導体装置の第４の実施の形態の構成図である。
【図８】 図７でのＥ部の断面図である。
【図９】 （ａ）は本発明の第５の実施の形態の半導体装置のボンディング電極の断面図であり，（ｂ）は本発明の第５の実施の形態の半導体装置のボンディング電極を上から見た図である。
【図１０】 （ａ）は本発明の第６の実施の形態の半導体装置のボンディング電極の断面図であり，（ｂ）は本発明の第６の実施の形態の半導体装置のボンディング電極を上から見た図である。
【図１１】 本発明の半導体装置の第７の実施の形態の構成図である。
【図１２】 （ａ）は，ボンディング電極１６が外周パッド及び内周パッドと区別なく同様な四角形の形状とした場合のボンディング電極配置の詳細図であり，（ｂ）は第７の実施の形態のボンディング電極配置の詳細図である。
【図１３】 本発明の半導体装置の第８の実施の形態の構成図である。
【図１４】 （ａ），（ｂ）及び（ｃ）は，本発明の半導体装置の第８の実施の形態の製造工程を示す図であり，（ｄ）は本図（ｃ）で示されたＦ−Ｆ間の断面図である。
【図１５】 （ａ）は本発明の半導体装置の第９の実施の形態の構成図であり，（ｂ）は本図（ａ）のＧ−Ｇ間の断面図であり，（ｃ）は第９の実施の形態を用いた場合の電気回路領域比較図を示す。
【図１６】 （ａ），（ｂ），（ｃ），及び（ｄ）は，本発明の半導体装置の第９の実施の形態の製造工程図及び各工程でのボンディング電極の断面図である。
【図１７】 （ａ）は本発明の半導体装置の第１０の実施の形態の構成図であり，（ｂ）は本図（ａ）のＫ−Ｋ間の断面図である。
【図１８】 （ａ），（ｂ），（ｃ），及び（ｄ）は，本発明の半導体装置の第１０の実施の形態の製造工程図及び各工程でのボンディング電極の断面図である。
【図１９】 （ａ）は従来の半導体装置の断面図であり，（ｂ）は従来の半導体装置の構成図である。
【符号の説明】
１０，５０ 配線基板
１２，５４ 第１の半導体素子
１４，５６ 第２の半導体素子
１６，５８ ボンディング電極
１８，６８ チップ間金属ワイヤ
２０ 金属層
２２，６０ ボンディングポスト
２４，６４ 金属ワイヤ
２６，６２ 金属球
２８，５２ 接着剤
２９，７０ モールド樹脂
３０ 絶縁体
３１ 金属層形成用マスク
３２ 電気回路
３４ パッド周辺配線
３６ 内部回路
３８ パッシベーション保護膜
４０ パッシベーション開口部
７２ ハンダボール

Claims (8)

  1. 配線基板上に第１、第２の半導体素子が搭載された半導体装置において、
    前記第１の半導体素子は、
    ボンディング電極、前記ボンディング電極上に形成された下層メッキ及び前記下層メッキとは異なる材質の上層メッキからなり、前記配線基板との間を接続する第１のボンディングワイヤのファーストボンディング用の第１のパッド電極と、
    ボンディング電極、前記ボンディング電極上に形成された下層メッキ及び前記下層メッキとは異なる材質の上層メッキからなり、前記第２の半導体素子との間を接続する第２のボンディグワイヤのセカンドボンディング用の第２のパッド電極とを有し、
    前記第２のパッド電極の面積は、前記第１のパッド電極の面積より小さいことを特徴とする半導体装置。
  2. 前記第１、第２の半導体素子は、前記配線基板上にスタック型に搭載されていることを特徴とする請求項１記載の半導体装置。
  3. 配線基板上に複数の半導体素子が搭載され、該半導体素子間がボンディングワイヤにより接続された半導体装置において、
    前記半導体素子上に具備されたボンディング電極上に、下層メッキ及び前記下層メッキとは異なる材質の上層メッキが形成され、
    前記ボンディング電極は、２つの長方形の電極を１組として構成され、
    前記２つの長方形の電極間に、前記２つの長方形の電極とは非導電性の保護膜を介して、内部回路と電気的に接続されたパッド周辺配線が設けられたことを特徴とする半導体装置。
  4. 前記下層メッキはニッケルからなり、前記上層メッキは金からなることを特徴とする請求項３記載の半導体装置。
  5. 前記複数の半導体素子は、前記配線基板上にスタック型に搭載されていることを特徴とする請求項３又は４記載の半導体装置。
  6. 前記下層メッキ及び前記上層メッキは、無電解メッキ法により形成されたことを特徴とする請求項３乃至５のいずれかに記載の半導体装置。
  7. 前記ボンディング電極を構成する前記２つの長方形の電極は、前記下層メッキにより導通された状態であることを特徴とする請求項３乃至６のいずれかに記載の半導体装置。
  8. 配線基板上に複数の半導体素子が搭載され、該半導体素子間がボンディングワイヤにより接続された半導体装置の製造方法において、
    ２つで１組となる長方形の電極を前記半導体素子上に形成し、
    前記２つの長方形の電極間に、内部回路と電気的に接続するためのパッド周辺配線を設け、
    前記２つの長方形の電極の上部に開口部を設けるように、かつ前記２つの長方形の電極と前記パッド周辺配線とを導通させないように、非導電性の保護膜を形成し、
    前記２つの長方形の電極上に、前記保護膜及び前記開口部を覆い被さるように、かつ、ボンディングワイヤ接続時に形成される金属球の直径より大きくなるように、下層メッキ及び上層メッキを形成し、前記２つの長方形の電極間を導通させることを特徴とする半導体装置の製造方法。
JP2002006786A 2002-01-15 2002-01-15 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3727272B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002006786A JP3727272B2 (ja) 2002-01-15 2002-01-15 半導体装置及び半導体装置の製造方法
US10/341,463 US7317244B2 (en) 2002-01-15 2003-01-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002006786A JP3727272B2 (ja) 2002-01-15 2002-01-15 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003209218A JP2003209218A (ja) 2003-07-25
JP3727272B2 true JP3727272B2 (ja) 2005-12-14

Family

ID=19191270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002006786A Expired - Fee Related JP3727272B2 (ja) 2002-01-15 2002-01-15 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7317244B2 (ja)
JP (1) JP3727272B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268497A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
KR101604605B1 (ko) 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP5497392B2 (ja) * 2009-09-25 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2016183943A (ja) * 2015-03-27 2016-10-20 株式会社フジクラ 半導体圧力センサ
CN111066144B (zh) 2019-11-29 2021-10-15 长江存储科技有限责任公司 芯片封装结构及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US56901A (en) * 1866-08-07 Improvement in wheels
JPS63143826A (ja) 1986-12-08 1988-06-16 Nec Corp 半導体装置
JPH01298731A (ja) 1988-05-27 1989-12-01 Nec Corp 半導体装置
JPH0230154A (ja) 1988-07-19 1990-01-31 Seiko Epson Corp 半導体装置
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3378809B2 (ja) 1998-09-30 2003-02-17 三洋電機株式会社 半導体装置
JP3398609B2 (ja) 1998-11-30 2003-04-21 シャープ株式会社 半導体装置
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
US6207476B1 (en) * 1999-06-10 2001-03-27 Vlsi Technology, Inc. Methods of packaging an integrated circuit and methods of forming an integrated circuit package
US6403457B2 (en) * 1999-08-25 2002-06-11 Micron Technology, Inc. Selectively coating bond pads
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
JP2001237267A (ja) * 2000-02-24 2001-08-31 Sharp Corp 半導体装置
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
WO2002078080A1 (en) * 2001-03-23 2002-10-03 Koninklijke Philips Electronics N.V. Chip module with bond-wire connections with small loop height
JP2003197856A (ja) * 2001-12-28 2003-07-11 Oki Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2003209218A (ja) 2003-07-25
US20030132516A1 (en) 2003-07-17
US7317244B2 (en) 2008-01-08

Similar Documents

Publication Publication Date Title
JP4817892B2 (ja) 半導体装置
US6803254B2 (en) Wire bonding method for a semiconductor package
US6472745B1 (en) Semiconductor device
TW200921884A (en) Method for making copper-core layer multi-layer encapsulation substrate
JP2003309223A5 (ja)
JP4221193B2 (ja) 半導体パッケージ及びその製造方法
CN107799475B (zh) 引线框架和电子部件装置
KR20150041029A (ko) Bva 인터포저
TW200405491A (en) A semiconductor device and a method of manufacturing the same
WO2013097581A1 (zh) 一种半导体封装中封装系统结构及制造方法
TWI496258B (zh) 封裝基板之製法
JP2004342883A (ja) 半導体装置、及び半導体装置の製造方法
JP3918842B2 (ja) 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
JP3727272B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
US20060006504A1 (en) Multilayer leadframe module with embedded passive component and method of fabricating the same
KR100533763B1 (ko) 반도체패키지
JP2005303176A (ja) 半導体装置およびその製造方法
KR100908753B1 (ko) 반도체 패키지
JP2009182087A (ja) 積層型半導体パッケージおよび電子装置
JP2006228897A (ja) 半導体装置
JP3869220B2 (ja) 半導体装置
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
US20030057569A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050927

R150 Certificate of patent or registration of utility model

Ref document number: 3727272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees