JP3714243B2 - 半導体装置、電気光学装置、および電子機器 - Google Patents
半導体装置、電気光学装置、および電子機器 Download PDFInfo
- Publication number
- JP3714243B2 JP3714243B2 JP2001377297A JP2001377297A JP3714243B2 JP 3714243 B2 JP3714243 B2 JP 3714243B2 JP 2001377297 A JP2001377297 A JP 2001377297A JP 2001377297 A JP2001377297 A JP 2001377297A JP 3714243 B2 JP3714243 B2 JP 3714243B2
- Authority
- JP
- Japan
- Prior art keywords
- protection circuit
- signal input
- electrostatic protection
- substrate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、この半導体装置をトランジスタアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器に関するものである。
【０００２】
【従来の技術】
各種の電気光学装置のうち、例えば、画素スイッチング用の非線形素子として薄膜トランジスタ（以下、ＴＦＴと称す）を用いたアクティブマトリクス型の液晶装置は、直視型表示装置や投射型表示装置などの各種の電子機器に用いられている。この電気光学装置では、データ線および走査線が交差する位置に対応して画素スイッチング用のＴＦＴ、および画素電極がマトリクス状に形成されたＴＦＴアレイ基板（トランジシタアレイ基板／半導体装置）と、対向電極が形成された対向基板との間に電気光学物質としての液晶が保持されている。また、ＴＦＴアレイ基板上では、相補型のＴＦＴによって各種駆動回路が形成されていることもある。
【０００３】
さらに、図２４、図２５、および図２６を参照して示すように、ＴＦＴアレイ基板には、静電気などに起因して発生するサージ電圧から駆動回路などを保護するための静電気保護回路も構成されている。
【０００４】
図２４は、従来の液晶装置に用いたＴＦＴアレイ基板おいて、静電気保護回路およびその周辺のレイアウトを示す等価回路図である。図２５は、従来の液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す平面図である。図２６は、従来の液晶装置に用いたＴＦＴアレイ基板において、静電保護回路を構成するＴＦＴや配線の交差部分などを図２５のＤ−Ｄ′線、Ｄ１−Ｄ１′線、およびＤ２−Ｄ２′線で切断したときの断面図である。
【０００５】
図２４、図２５および図２６に示すように、ＴＦＴアレイ基板１０では、基板辺１１１に沿って、各種信号が外部から供給される信号入力端子６７０、高電位ＶＤＤＸが外部から供給される端子７１０、および低電位ＶＳＳＸが外部から供給される端子７２０が配列され、これらの端子６７０、７１０、７２０からは、信号入力線６７、高電位線７１、および低電位線７２がデータ線駆動回路１０１まで延びている。また、信号入力線６７の途中位置には静電気保護回路５が電気的に接続し、この静電気保護回路５では、Ｐチャネル型のＴＦＴ８０とＮチャネル型のＴＦＴ９０の各々がノーマリオフのダイオードとして機能するようにゲート電極６５とソース領域８２が高電位ＶＤＤＸに固定され、ゲート電極６６とソース領域９２が低電位ＶＳＳＸに固定されている。
【０００６】
ここで、高電位線７１は、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側で信号入力線６７と交差する方向に延び、そこから静電保護回路５のＰチャネル型のＴＦＴ８０のソース領域８２に延びている。これに対して、低電位線７２は、信号入力端子６７０が形成されている領域と静電保護回路５が形成されている領域との間を通って信号入力線６７と交差する方向に延び、そこから静電保護回路５に延びている。但し、各配線は、多層配線構造をもって形成されていることから、たとえ交差していても各配線の層間には層間絶縁膜４が介在している。すなわち、高電位線７１、低電位線７２、および信号入力線６７の本体部分は、層間絶縁膜４より上層側の配線で構成する一方、これらの本体部分を交差部分６７２、７１７、７２９では一部、途切れさせ、この途切れ部分については、ゲート電極６５、６６と同層の下地配線３ｃ、およびコンタクトホール７１８、７１９を経由させて電気的な接続を図ってある。
【０００７】
【発明が解決しようとする課題】
このように構成したＴＦＴアレイ基板１０においては、信号入力端子６７０から静電気に起因するサージ電圧が入っても、このサージ電圧は、データ線駆動回路１０１に入る前に静電気保護回路５で吸収されるはずである。しかしながら、従来のＴＦＴアレイ基板１０では、信号入力端子６７０から静電気保護回路５に到る途中部分に、信号入力線６７と低電位線７２との交差部分７２９が存在している。このため、信号入力端子６７０からサージ電圧が入ったとき、このサージ電圧によって、信号入力線６７と低電位線７２との交差部分７２９が発熱する結果、そのジュール熱によって、信号入力線６７あるいは低電位線７２が断線するなどという問題点がある。
【０００８】
以上の問題点に鑑みて、本発明の課題は、信号入力端子からサージ電圧が入っても配線の交差部分で不具合が発生しない半導体装置、この半導体装置をＴＦＴアレイ基板として備えた電気光学装置、および電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明では、基板上に、複数の信号入力端子と、該複数の信号入力端子の各々から延びて配線される複数本の信号入力線と、該信号入力線のうち、所定の信号入力線の途中位置に電気的に接続する静電気保護回路とを有する半導体装置において、前記複数の信号入力端子は、前記基板の第１の基板辺に沿って配列され、かつ、前記複数本の信号入力線は、前記複数の信号入力端子の各々から前記基板において前記第１の基板辺と対向する第２の基板辺に向かって延びて配線されるとともに、当該信号入力線の側方位置に前記静電気保護回路が配置されており、前記静電気保護回路に定電位を供給するために配線される定電位線は、前記静電気保護回路に高電位を供給する高電位線と、前記静電気保護回路に低電位を供給する低電位線とを有し、前記定電位線のうちの少なくとも一方の定電位線は、前記静電気保護回路から見て前記複数の信号入力端子よりも前記第１の基板辺の側を通るように形成されていることを特徴とする。
【００１０】
すなわち、本発明では、前記複数の信号入力端子が前記基板の第１の基板辺に沿って配列され、かつ、前記複数本の信号入力線が前記複数の信号入力端子の各々から前記基板において前記第１の基板辺と対向する第２の基板辺に向かって延びているとともに、当該信号入力線の間に前記静電保護回路が配置されている場合、さらには、前記定電位線に接続する端子も前記第１の基板辺に沿って配列されている場合でも、静電気保護回路に定電位を供給するための定電位線は、信号入力線において信号入力端子からみて静電気保護回路より遠い部分では信号入力線と交差していてもよいが、信号入力端子から静電気保護回路に到る途中部分とは交差しないように形成されている。このため、信号入力端子からサージ電圧が入ったときでも、このサージ電圧によって、信号入力線と定電位線との交差部分で発熱が起こらないので、信号入力線や定電位線が断線するという不具合の発生を回避できる。また、信号入力端子からサージ電圧が入ったときでも、このサージ電圧は、層間絶縁膜を突き抜けて定電位線に抜けるということがないので、層間ショートを防止できる。それ故、半導体装置の信頼性を向上することができる。
【００１１】
本発明において、前記静電気保護回路に定電位を供給するための定電位線を、少なくとも、前記所定の信号入力端子から前記静電気保護回路に到る配線部分と交差する領域を避けるように形成するにあたっては、例えば、前記定電位線を、前記信号入力端子および前記静電保護回路が形成されている領域よりもさらに前記第１の基板辺の側、あるいは前記第２の基板辺の側を通し、そこから前記静電保護回路に向けて延ばす。
【００１２】
ここで、前記定電位線は、前記静電気保護回路に高電位を供給する高電位線と、前記静電気保護回路に低電位を供給する低電位線とから構成される場合があり、このような場合、前記低電位線および前記高電位線のうちの一方の定電位線については、前記信号入力端子および前記静電気保護回路が形成されている領域よりもさらに前記第２の基板辺の側を通し、そこから前記静電保護回路に配線する一方、他方の定電位線については、前記信号入力端子および前記静電気保護回路が形成されている領域よりもさらに前記第１の基板辺の側を通し、そこから前記静電気保護回路に配線することが好ましい。このように構成すると、第１の基板辺の方向における端子ピッチなどを広げる必要がない。また、他方の定電位線を信号入力端子および静電気保護回路が形成されている領域よりもさらに第１の基板辺の側に形成するといっても、従来の構成と比較すると、他の定電位線の位置が変わるだけなので、端子形成領域周辺を拡張する必要はない。
【００１３】
また、本発明において、前記定電位線は、前記静電気保護回路に高電位を供給する高電位線と、前記静電気保護回路に低電位を供給する低電位線とから構成される場合には、前記低電位線および前記高電位線のいずれについても、前記信号入力端子および前記静電気保護回路が形成されている領域よりもさらに前記第１の基板辺の側、あるいは前記第２の基板辺の側を通し、そこから前記静電気保護回路に配線してもよい。
【００１４】
本発明において、前記静電気保護回路には、例えば、ノーマリオフ状態となるようにゲートとソースが定電位に固定されたＴＦＴが用いられている。
【００１５】
また、前記静電気保護回路には、ノーマリオフ状態となるようにゲートとソースが定電位に固定された状態で直列接続された複数のＴＦＴを用いてもよい。この場合、前記静電気保護回路では、ＴＦＴをデュアルゲート構造あるいはトリプルゲート構造で構成することにより、複数のＴＦＴが直列接続された構造としてもよい。このように構成すると、ＴＦＴの耐圧を向上するすることができる。
【００１６】
本発明において、前記静電気保護回路では、ノーマリオフ状態となるようにゲートとソースが定電位に固定された状態で直列接続された第１導電型のＴＦＴと第２導電型のＴＦＴとを用いてもよい。
【００１７】
また、本発明において、前記静電気保護回路では、ノーマリオフ状態となるようにゲートとソースが定電位に固定された状態で並列接続された複数のＴＦＴを用いてもよい。このように構成すると、ＴＦＴのオン電流を大きくすることができるので、静電気保護回路を確実に動作させることができる。
【００１８】
本発明において、前記ＴＦＴは、ＬＤＤ構造を備えていることが好ましい。このように構成すると、ＴＦＴのオフ時の漏れ電流を小さくすることができるので、ノーマリオフとして用いるのに適している。
【００１９】
本発明を適用した半導体装置は、例えば、電気光学装置において、電気光学物質を保持するトランジスタアレイ基板として構成される。この場合、前記信号入力線は、前記トランジスタアレイ基板上にマトリクス状に形成された画素を駆動するための駆動回路まで延びている。
【００２０】
本発明において、前記トランジスタアレイ基板については、該トランジスタアレイ基板に対向配置された対向基板との間に前記電気光学物質として液晶を保持するように構成すれば、電気光学装置を液晶装置として構成することができる。
【００２１】
本発明を適用した電気光学装置は、例えば、投射型表示装置や直視型表示装置などといった各種の電子機器に用いられる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、以下の説明では、本発明を適用した半導体装置として、アクティブマトリクス型の液晶装置（電気光学装置）のＴＦＴアレイ基板（トランジスタアレイ基板）を説明する。
【００２３】
［実施の形態１］
（液晶装置の全体構成）
図１は、液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図２は、対向基板を含めて示す図１のＨ−Ｈ′断面図である。
【００２４】
図１において、液晶装置１００（電気光学装置）のＴＦＴアレイ基板１０（半導体装置）の上には、シール材１０７が貼り合わされる対向基板の縁に沿うように設けられている。シール材１０７の外側領域には、データ線駆動回路１０１および端子１０２がＴＦＴアレイ基板１０の基板辺１１１（第１の基板辺）に沿って設けられており、走査線駆動回路１０４が、この基板辺１１１に隣接する２つの基板辺１１３、１１４に沿って形成されている。
【００２５】
また、端子１０２とデータ線駆動回路１０１との間には、後述する静電気保護回路５の形成領域５１が確保されている。
【００２６】
なお、走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列しても良い。例えば、奇数列のデータ線は画像表示領域１０ａの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画像表示領域１０ａの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路１０１の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。
【００２７】
更に、ＴＦＴアレイ基板１０において基板辺１１１と対向する基板辺１１２（第２の基板辺）には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、額縁１０８と重なる領域などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００２８】
そして、図２に示すように、図１に示したシール材１０７とほぼ同じ輪郭をもつ対向基板２０がこのシール材１０７によりＴＦＴアレイ基板１０に固着されている。なお、シール材１０７は、ＴＦＴアレイ基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００２９】
詳しくは後述するが、ＴＦＴアレイ基板１０には、画素電極９aがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成されている。さらに、対向基板２０において、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域には、ブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。
【００３０】
このように形成した液晶装置１００は、たとえば、投射型表示装置（液晶プロジェクタ）において使用される場合には、３枚の液晶装置１００がＲＧＢ用のライトバルブとして各々使用され、各液晶装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の液晶装置１００にはカラーフィルタが形成されていない。但し、対向基板２０において各画素電極９ａに対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型表示装置以外にも、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００３１】
さらに、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００３２】
（液晶装置１００の構成および動作）
次に、ＴＦＴアレイ基板１０およびアクティブマトリクス型の液晶装置１００の構成および動作について、図３および図４を参照して説明する。
【００３３】
図３は、液晶装置１００に用いられる駆動回路内蔵型のＴＦＴアレイ基板１０の構成を模式的に示すブロック図、図４は、この液晶装置１００において画像表示領域１０aを構成するためにマトリクス状に形成された複数の画素における各種素子、配線などの等価回路図である。図５は、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板において相隣接する画素の平面図である。図６は、図５のＡ−Ａ′線に相当する位置での断面、およびＴＦＴアレイ基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図、および後述する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３４】
図３に示すように、駆動回路内蔵型のＴＦＴアレイ基板１０では、絶縁基板１０ｂ上に、複数のデータ線６ａと複数の走査線３ａとの交差部分に対応して複数の画素１００ａがマトリクス状に構成されている。また、データ線駆動回路１０１には、Ｘ側シフトレジスタ回路、Ｘ側シフトレジスタ回路から出力された信号に基づいて動作するアナログスイッチとしてのＴＦＴを備えるサンプルホールド回路Ｓ／Ｈ、６相に展開された各画像信号ＶＤ１〜ＶＤ６に対応する６本の画像信号線ｖｉｄｅｏなどが構成されている。本例において、データ線駆動回路１０１は、前記のＸ側シフトレジスタ回路が４相で構成されており、端子１０２を介して外部からスタート信号ＤＸ、クロック信号ＣＬＸ１〜ＣＬＸ４、およびその反転クロック信号ＣＬＸ１バー〜ＣＬＸ４バーがＸ側シフトレジスタ回路に供給され、これらの信号によってデータ線駆動回路１０１が駆動される。従って、サンプルホールド回路Ｓ／Ｈは、前記のＸ側シフトレジスタ回路から出力された信号に基づいて各ＴＦＴが動作し、画像信号線ｖｉｄｅｏを介して供給される画像信号ＶＤ１〜ＶＤ６を所定のタイミングでデータ線６ａに取り込み、各画素１００ａに供給することが可能である。一方、走査線駆動回路１０４には、端子１０２を介して外部からスタート信号ＤＹ、クロック信号ＣＬＹ、およびその反転クロック信号ＣＬＹバーが供給され、これらの信号によって走査線駆動回路１０４が駆動される。
【００３５】
本形態のＴＦＴアレイ基板１０において、基板辺１１１には、定電源ＶＤＤＸ、ＶＳＳＸ、ＶＤＤＹ、ＶＳＳＹ、変調画像信号（画像信号ＶＤ１〜ＶＤ６）、各種駆動信号などが入力されるアルミニウム膜等の金属膜、金属シリサイド膜、あるいはＩＴＯ膜等の導電膜からなる多数の端子１０２が構成され、これらの端子１０２からは、走査線駆動回路１０１およびデータ線駆動回路１０４を駆動するためのアルミニウム膜等の低抵抗な金属膜や金属シリサイド膜からなる複数の信号配線１０９がそれぞれ引き回されている。
【００３６】
ここで、端子１０２とデータ線駆動回路１０１との間には、後述する静電気保護回路５の形成領域５１が確保されている。ここに形成される静電気保護回路５として、本形態では、端子１０２および配線１０９のうち、クロック信号ＣＬＸ１〜ＣＬＸ４、およびその反転クロック信号ＣＬＸ１バー〜ＣＬＸ４バーが入力される信号入力端子６７０および信号入力線６７に静電気が原因でサージ電圧が入ったときでも、このサージ電圧を高電位ＶＤＤＸが端子７１０を介して供給される高電位線７１、あるいは外部から低電位ＶＳＳＸが端子７２０を介して供給される低電位線７２に逃がすことによって、サージ電圧からデータ線駆動回路１０１を保護するための構成を例に後述する。
【００３７】
図４に示すように、液晶装置１００の画像表示領域１０aにおいて、マトリクス状に形成された複数の画素１００ａの各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【００３８】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０（キャパシタ）を付加することがある。この蓄積容量７０によって、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置が実現できる。なお、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００３９】
図５において、液晶装置１００のＴＦＴアレイ基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線で囲まれた領域）が各画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、および容量線３ｂ（実線で示す）が形成されている。
【００４０】
図６に示すように、ＴＦＴアレイ基板１０の基体は、石英基板や耐熱性ガラス板などの透明基板１０ｂからなり、対向基板２０の基体は、石英基板や耐熱性ガラス板などの透明基板２０ｂからなる。ＴＦＴアレイ基板１０には画素電極９ａが形成されており、その上側には、ラビング処理等の所定の配向処理が施されたポリイミド膜などからなる配向膜１６が形成されている。画素電極９ａは、たとえばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等の透明な導電性膜からなる。また、配向膜１６は、たとえばポリイミド膜などの有機膜に対してラビング処理を行うことにより形成される。なお、対向基板２０において、対向電極２１の上層側にも、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２も、ポリイミド膜に対してラビング処理が施された膜である。
【００４１】
ＴＦＴアレイ基板１０には、透明基板１０ｂの表面に下地保護膜１２が形成されているとともに、その表面側において、画像表示領域１０ａには、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が形成されている。
【００４２】
図５および図６に示すように、画素スイッチング用のＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、半導体膜１ａには、走査線３ａからの電界によりチャネルが形成されるチャネル領域１ａ′、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ、並びに高濃度ドレイン領域１ｅが形成されている。また、半導体膜１ａの上層側には、この半導体膜１ａと走査線３ａとを絶縁するゲート絶縁膜２が形成されている。
【００４３】
このように構成したＴＦＴ３０の表面側には、シリコン酸化膜からなる層間絶縁膜４、７が形成されている。層間絶縁膜４の表面には、データ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホール５を介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜７の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜４、７およびゲート絶縁膜２に形成されたコンタクトホール８を介して高濃度ドレイン領域１eに電気的に接続している。この画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。
【００４４】
また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、蓄積容量７０が構成されている。
【００４５】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００４６】
このように構成したＴＦＴアレイ基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、前記のシール材５３（図１および図２を参照）により囲まれた空間内に電気光学物質としての液晶５０が封入され、挟持されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
【００４７】
なお、対向基板２０およびＴＦＴアレイ基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００４８】
（駆動回路の構成）
再び図１において、本形態の液晶装置１００では、ＴＦＴアレイ基板１０の表面側のうち、画像表示領域１０ａの周辺領域を利用してデータ線駆動回路１０１および走査線駆動回路１０４が形成されている。このようなデータ線駆動回路１０１および走査線駆動回路１０４は、基本的には、図７および図８に示すＮチャネル型のＴＦＴとＰチャネル型のＴＦＴとによって構成されている。
【００４９】
図７は、走査線駆動回路１０４およびデータ線駆動回路１０１等の周辺回路を構成するＴＦＴの構成を示す平面図である。図８は、この周辺回路を構成するＴＦＴを図７のＢ−Ｂ′線で切断したときの断面図である。
【００５０】
図７および図８において、周辺回路を構成するＴＦＴは、Ｐチャネル型のＴＦＴ１８０とＮチャネル型のＴＦＴ１９０とからなる相補型ＴＦＴとして構成されている。これらの駆動回路用のＴＦＴ１８０、１９０を構成する半導体膜１６０（輪郭を点線で示す）は、基板１０ｂ上に形成された下地保護膜１２を介して島状に形成されている。
【００５１】
ＴＦＴ１８０、１９０には、高電位線７１と低電位線７２がコンタクトホール１６３、１６４を介して、半導体膜１６０のソース領域に電気的にそれぞれ接続されている。また、入力配線１６６は、共通のゲート電極１６５にそれぞれ接続されており、出力配線１６７は、コンタクトホール１６８、１６９を介して、半導体膜１６０のドレイン領域に電気的にそれぞれ接続されている。
【００５２】
このような周辺回路領域も、画像表示領域１０ａと同様なプロセスを経て形成されるため、周辺回路領域にも、層間絶縁膜４、７およびゲート絶縁膜２が形成されている。また、駆動回路用のＴＦＴ１８０、１９０も、画素スイッチング用のＴＦＴ３０と同様、ＬＤＤ構造を有しており、チャネル型成領域１８１、１９１の両側には、高濃度ソース領域１８２、１９２および低濃度ソース領域１８３、１９３からなるソース領域と、高濃度ドレイン領域１８４、１９４および低濃度ドレイン領域１８５、１９５からなるドレイン領域とを備えている。
【００５３】
（静電気保護回路５の構成）
再び図１および図３において、本形態の液晶装置１００において、ＴＦＴアレイ基板１０には、端子１０２とデータ線駆動回路１０１との間に静電気保護回路５を形成する領域５０が確保されており、この静電保護回路５周辺の構成を、図９ないし図１１を参照して説明する。
【００５４】
図９および図１０は、本形態のＴＦＴアレイ基板に形成した静電気保護回路およびその周辺のレイアウトを示す等価回路図、および平面図である。図１１は、この静電保護回路を構成するＴＦＴや配線の交差部分などを図１０のＣ−Ｃ′線、Ｃ１−Ｃ１′線、およびＣ２−Ｃ２′線で切断したときの断面図である。
【００５５】
図９および図１０に示すように、外部から信号入力される信号入力端子６７０、外部から高電位ＶＤＤＸが供給される端子７１０、および外部から低電位ＶＳＳＸが供給される端子７２０は、いずれも基板辺１１１に沿って配列され、かつ、これらの信号入力端子６７０、および端子７１０、７２０からは、信号入力線６７、高電位線７１、および低電位線７２が、対向する基板辺１１２の側に向かって延びてデータ線駆動回路１０１に届いている。また、本形態では、信号入力線６７の側方位置を利用して静電保護回路５が形成されている。
【００５６】
この静電気保護回路５では、図９、図１０、および図１１に示すように、Ｐチャネル型のＴＦＴ８０とＮチャネル型のＴＦＴ９０の各々がノーマリオフのダイオードとして機能するように、ゲート電極６５とソース領域８２が高電位ＶＤＤＸに固定され、ゲート電極６６とソース領域９２が低電位ＶＳＳＸに固定されている。すなわち、ＴＦＴ８０、９０には、高電位線７１および低電位線７２がそれぞれコンタクトホール６３、６４を介してソース領域８２、９２に電気的にそれぞれ接続されているとともに、高電位線７１および低電位線７２は、各ゲート電極６５、６６にもコンタクトホール６５１、６６１を介してそれぞれ電気的に接続している。信号入力線６７は、Ｐチャネル型のＴＦＴ８０、およびＮチャネル型のＴＦＴ９０と各ドレイン領域８４、９４にコンタクトホール６８、６９を介して電気的に接続されている。
【００５７】
このような静電気保護回路５は、画像表示領域１０ａと同様なプロセスを経て形成されるため、静電気保護回路用のＴＦＴ８０、９０を構成する半導体膜６０は、透明基板１０ｂ上の下地保護膜１２の上層に島状に形成されている。また、静電気保護回路５の形成領域５０にも、層間絶縁膜４、７およびゲート絶縁膜２が形成されている。また、静電気保護回路用のＴＦＴ８０、９０も、画素スイッチング用のＴＦＴ３０と同様、ＬＤＤ構造を有しており、チャネル形成領域８１、９１の両側には、高濃度ソース領域８２、９２および低濃度ソース領域８３、９３からなるソース領域と、高濃度ドレイン領域８４、９４および低濃度ドレイン領域８５、９５からなるドレイン領域とを備えている。
【００５８】
このような静電気保護回路５に高電位および低電位を供給するにあたって、本形態では、高電位線７１および低電位線７２は、信号入力線６７のうち、信号入力端子６７０から静電気保護回路５に到る配線部分６７１と交差するような領域を避けるように形成されており、この配線部分６７１は、高電位線７１および低電位線７２のいずれとも交差していない。
【００５９】
すなわち、高電位線７１は、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通る第１の引き回し部分７１１と、この第１の引き回し部分７２１から基板辺１１１に向かって延びて静電保護回路５のＴＦＴ８０のソース領域８２に到る第２の引き回し部分７１２とを備えている。このため、高電位線７１は、第１の引き回し部分７１１が信号入力線６７と交差部分６７２で交差しているものの、この交差部分６７２は、信号入力端子６７０からみたときに静電気保護回路５よりも離れた位置である。
【００６０】
これに対して、低電位線７２は、端子７２０から信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１１の側まで延びた第１の引き回し部分７２１と、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１１の側で第１の引き回し部分７２１から基板辺１１１に沿って延びた第２の引き回し部分７２２と、この第２の引き回し部分７２２から基板辺１１２に向けて延びて静電保護回路５のＴＦＴ９０のソース領域９２に到る第３の引き回し部分７２３とを備えている。従って、低電位線７２は、信号入力線６７と一切、交差していない。
【００６１】
なお、図９および図１０から明らかなように、高電位線７１の第１の引き回し部分７１１と低電位線７２とは交差部分７１７で交差し、かつ、高電位線７１の第１の引き回し部分７１１と信号入力線６７とは交差部分６７２で交差しているが、これらの交差部分７１７、６７２では、図１１に示すように、高電位線７１、低電位線７２、および信号入力線６７の本体部分については、層間絶縁膜４より上層の配線とする一方、これらの本体部分を交差部分６７２、７１７では一部、途切れさせ、かつ、ゲート電極６６、６７と同層の下地配線３ｃ、およびコンタクトホール７１８、７１９を経由させることにより、配線の電気的な接続と、交差部分７１７、６７２での絶縁とを確保してある。
【００６２】
このように、本形態のＴＦＴアレイ基板１０、および液晶装置１００では、信号入力端子６７０、および端子７１０、７２０がＴＦＴアレイ基板１０の基板辺１１１に沿って配列されているとともに、信号入力端子６７０から信号入力線６７が基板辺１１２に向かって延び、かつ、信号入力線６７の側方に静電保護回路５が配置されているが、静電気保護回路５に定電位を供給するための定電位線のうち、低電位線７２については、信号入力線６７と一切、交差していない。また、高電位線７１については、信号入力端子６７０からみて静電気保護回路５より遠い交差部分６７２で信号入力線６７と交差しているが、信号入力端子６７０から静電気保護回路５に到る配線部分６７１とは交差していない。従って、信号入力端子６７０から静電気に起因するサージ電圧が入ったときでも、このサージ電圧によって信号入力線６７と低電位線７２との交差部分、あるいは信号入力線６７と高電位線７１との交差部分が発熱するという問題が発生しないので、サージ電圧が原因で信号入力線６７、高電位線７１、低電位線７２が断線することがない。また、サージ電圧が層間絶縁膜４を突き抜けて低電位線７２や高電位線７１に抜けるということがないので、層間ショートを防止できる。それ故、液晶装置１００の信頼性を向上することができる。
【００６３】
（ＴＦＴアレイ基板の製造方法）
図１２（Ａ）ないし図１６を参照して、ＴＦＴアレイ基板１０を製造する方法を説明する。
【００６４】
図１２〜図１６はいずれも、本形態のＴＦＴアレイ基板１０の製造方法を示す工程断面図である。なお、駆動回路を構成するＴＦＴは、基本的には静電保護回路用のＴＦＴの製造方法と同様であるため、それらの図示および説明を省略する。
【００６５】
本形態では、まず、図１２（Ａ）に示すように、超音波洗浄等により清浄化したガラス製等の透明基板１０ｂを準備した後、基板温度が１５０℃〜４５０℃の温度条件下で、透明基板１０ｂの全面に、下地保護膜１２を形成するためのシリコン酸化膜からなる絶縁膜をプラズマＣＶＤ法により３００ｎｍ〜５００ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばモノシランと笑気ガスとの混合ガスやＴＥＯＳと酸素、あるいはジシランとアンモニアを用いることができる。
【００６６】
次に、図１２（Ｂ）に示すように、基板温度が１５０℃〜４５０℃の温度条件下で、透明基板１０ｂの全面に、非晶質シリコン膜からなる半導体膜１をプラズマＣＶＤ法により５０ｎｍ〜１００ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばジシランやモノシランを用いることができる。次に、半導体膜１に対してレーザ光を照射してレーザアニールを施す。その結果、アモルファスの半導体膜１は、一度溶融し、冷却固化過程を経て結晶化する。この際には、各領域へのレーザ光の照射時間が非常に短時間であり、かつ、照射領域も基板全体に対して局所的であるため、基板全体が同時に高温に熱せられることがない。それ故、透明基板１０としてガラス基板などを用いても熱による変形や割れ等が生じない。
【００６７】
次に、図１２（Ｃ）に示すように、フォトリソグラフィ技術を用いて半導体膜１の表面にレジストマスク４０２を形成する。次に、レジストマスク４０２の開口部から半導体膜１をエッチングして、図１２（Ｄ）に示すように、画素スイッチング用のＴＦＴ３０を構成する半導体膜１ａと、静電保護回路用のＴＦＴ８０、９０とを島状に形成した後、レジストマスク４０２を除去する。
【００６８】
次に、図１３（Ｅ）に示すように、ＣＶＤ法などを用いて、半導体膜１ａ、６０の表面にシリコン酸化膜からなるゲート絶縁膜２を形成する。なお、図示を省略するが、所定のレジストマスクを介して半導体膜１ａの延設部分１ｆに不純物イオンを打ち込んで、容量線３ｂとの間に蓄積容量７０を構成するための下電極を形成する。
【００６９】
次に、図１３（Ｆ）に示すように、基板１０ｂの表面全体に、走査線３ａ、容量線３ｂ、およびゲート電極６５、６６を形成するためのタングステンシリサイドやモリブデンシリサイドなどの導電膜３を形成した後、フォトリソグラフィ技術を用いて導電膜３の表面にレジストマスク４０３を形成し、次に、レジストマスク４０３の開口部から導電膜３をエッチングして、図１３（Ｇ）に示すように、走査線３ａ、容量線３ｂ、ゲート電極６５、６６を形成する。
【００７０】
次に、図１４（Ｈ）に示すように、静電保護回路用のＰチャネル型のＴＦＴ８０を形成するための半導体膜６０をレジストマスク４１１で覆った状態で、画素スイッチング用のＴＦＴ３０を構成する半導体膜１ａと、静電保護回路用のＮチャネル型のＴＦＴ９０を構成する半導体膜６０とに対して、走査線３ａやゲート電極６６をマスクとして、約０．１×１０13／ｃｍ2〜約１０×１０13／ｃｍ2のドーズ量で低濃度Ｎ型の不純物イオン（リンイオン）を打ち込んで、走査線３ａおよびゲート電極６６に対して自己整合的に低濃度ソース領域１ｂ、９３、および低濃度ドレイン領域１ｃ、９５を形成する。ここで、走査線３ａやゲート電極６６の真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜１ａ、６０のままのチャネル領域１ａ′、９１となる。
【００７１】
次に、図１４（Ｉ）に示すように、走査線３ａおよびゲート電極６６より幅が広く、かつ、静電保護回路用のＰチャネル型のＴＦＴ８０を形成するための半導体膜６０を覆うレジストマスク４１２を形成し、この状態で、高濃度Ｎ型の不純物イオン（リンイオン）を約０．１×１０15／ｃｍ2〜約１０×１０15／ｃｍ2のドーズ量で打ち込み、高濃度ソース領域１ｄ、９２、およびドレイン領域１ｅ、９４を形成する。
【００７２】
次に、図１４（Ｊ）に示すように、Ｎチャネル型のＴＦＴ３０、９０を形成するための半導体膜１ａ、６０をレジストマスク４１３で覆った状態で、静電保護回路用のＰチャネル型のＴＦＴ８０を構成する半導体膜６０に対して、ゲート電極６５をマスクとして、約０．１×１０13／ｃｍ2〜約１０×１０13／ｃｍ2のドーズ量で低濃度の不純物イオン（ボロンイオン）を打ち込んで、ゲート電極６５に対して自己整合的に低濃度ソース領域８３、および低濃度ドレイン領域８５を形成する。ここで、ゲート電極６５の真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜６０のままのチャネル領域８１となる。
【００７３】
次に、図１４（Ｋ）に示すように、ゲート電極６５より幅が広く、かつ、Ｎチャネル型のＴＦＴ３０、９０を形成するための半導体膜１ａ、６０を覆うレジストマスク４１４を形成し、この状態で、高濃度Ｐ型の不純物イオン（ボロンイオン）を約０．１×１０15／ｃｍ2〜約１０×１０15／ｃｍ2のドーズ量で打ち込み、高濃度ソース領域８２、およびドレイン領域８４を形成する。
【００７４】
次に、図１５（Ｌ）に示すように、基板１０ｂの表面全体に、シリコン酸化膜などからなる層間絶縁膜４を形成した後、フォトリソグラフィ技術を用いて層間絶縁膜４の表面にレジストマスク４０４を形成する。次に、レジストマスク４０４の開口部から層間絶縁膜４をエッチングして、図１５（Ｍ）に示すように、コンタクトホール５、６３、６４、６８、６９をそれぞれ形成した後、レジストマスク４０４を除去する。
【００７５】
次に、図１５（Ｎ）に示すように、基板１０ｂの表面全体に、データ線６ａ（ソース電極）や各種配線などを構成するためのアルミニウム膜６を５００ｎｍ〜１０００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてアルミニウム膜６の表面にレジストマスク４０５を形成する。次に、レジストマスク４０５の開口部からアルミニウム膜６をエッチングして、図１５（Ｏ）に示すように、データ線６ａ、高電位線７１、低電位線７２、信号入力線６７を形成する。その結果、静電気保護回路５を構成するＰチャネル型およびＮチャネル型のＴＦＴ８０、９０が完成する。次に、レジストマスク４０５を除去する。
【００７６】
次に、図１６（Ｐ）に示すように、シリコン酸化膜などからなる層間絶縁膜７を形成した後、フォトリソグラフィ技術を用いて層間絶縁膜７の表面にレジストマスク４０６を形成する。次に、レジストマスク４０６の開口部から層間絶縁膜７をエッチングして、図１６（Ｑ）に示すように、コンタクトホール８を形成した後、レジストマスク４０６を除去する。
【００７７】
次に、図１６（Ｒ）に示すように、基板１０ｂの表面全体に、ＩＴＯ膜９などの透明導電膜を形成した後、フォトリソグラフィ技術を用いてＩＴＯ膜９の表面にレジストマスク４０７を形成する。次に、レジストマスク４０７の開口部からＩＴＯ膜９をエッチングして、図１６（Ｓ）に示すように、画素電極９ａを形成した後、レジストマスク４０７を除去する。
【００７８】
しかる後に、図６に示すように、配向膜１６を形成する。その結果、ＴＦＴアレイ基板１０が完成する。
【００７９】
［実施の形態２］
図１７および図１８は、本形態のＴＦＴアレイ基板に形成した静電気保護回路およびその周辺のレイアウトを示す等価回路図、および平面図である。
【００８０】
実施の形態１では、ＴＦＴアレイ基板１０の基板辺１１１付近において、信号入力端子６７０および信号入力線６７と、高電位が供給される端子７１０および高電位線７１との間に、低電位が供給される端子７２０および高電位線７１が配置されている構成であったが、図１７および図１８に示すように、高電位が供給される端子７１０および高電位線７１と、低電位が供給される端子７２０および高電位線７１との間に、信号入力端子６７０および信号入力線６７が構成されている構成であっても、本発明を適用できる。
【００８１】
すなわち、図１７および図１８に示す例においても、高電位線７１は、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通る第１の引き回し部分７１１と、この第１の引き回し部分７２１から基板辺１１１に向かって延びて静電保護回路５のＴＦＴ８０のソース領域８２に到る第２の引き回し部分７１２とを備えている。このため、高電位線７１は、第１の引き回し部分７１１が信号入力線６７と交差部分６７２で交差しているものの、この交差部分６７２は、信号入力線６７のうち、信号入力端子６７０からみたときに静電気保護回路５よりも離れた位置である。
【００８２】
これに対して、低電位線７２は、端子７２０から信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１１の側まで延びた第１の引き回し部分７２１と、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１１の側で第１の引き回し部分７２１から基板辺１１１に沿って延びた第２の引き回し部分７２２と、この第２の引き回し部分７２２から基板辺１１２に向けて延びて静電保護回路５のＴＦＴ９０のソース領域９２に到る第３の引き回し部分７２３とを備えている。従って、低電位線７２は、信号入力線６７と一切、交差していない。
【００８３】
その他の構成は、実施の形態１と同様なので、共通する部分には同一の符号を付して図示することにしてそれらの説明を省略する。
【００８４】
このように、本形態でも、高電位線７１および低電位線７２は、信号入力線６７に対して信号入力端子６７０から静電気保護回路５に到る配線部分６７１とは交差していない。従って、信号入力端子６７０からサージ電圧が入ったときでも、このサージ電圧によって、信号入力線６７と低電位線７２との交差部分、あるいは信号入力線６７と高電位線７１との交差部分で発熱が起こらない。また、信号入力端子６７０からサージ電圧が入ったときでも、このサージ電圧は、層間絶縁膜４を突き抜けて低電位線７２や高電位線７１に抜けるということがない。それ故、液晶装置１００の信頼性を向上することができる。
【００８５】
［実施の形態３］
図１９および図２０は、本形態のＴＦＴアレイ基板に形成した静電気保護回路およびその周辺のレイアウトを示す等価回路図、および平面図である。
【００８６】
実施の形態１、２では、高電位線７１については、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通し、低電位線７２については、端子７２０から信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１１の側を通したが、本形態では、図１９および図２０に示すように、高電位線７１および低電位線７２のいずれをも、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通してある。
【００８７】
すなわち、高電位線７１は、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通る第１の引き回し部分７１１と、この第１の引き回し部分７２１から基板辺１１１に向かって延びて静電保護回路５のＴＦＴ８０のソース領域８２に到る第２の引き回し部分７１２とを備えている。このため、高電位線７１は、第１の引き回し部分７１１が信号入力線６７と交差部分６７２で交差しているものの、この交差部分６７２は、信号入力線６７のうち、信号入力端子６７０からみたときに静電気保護回路５よりも離れた位置である。
【００８８】
また、低電位線７２も、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通る第１の引き回し部分７２６と、この第１の引き回し部分７２６から基板辺１１１に向かって延びて静電保護回路５のＴＦＴ９０のソース領域９２に到る第２の引き回し部分７２７とを備えている。このため、低電位線７２は、第１の引き回し部分７２６が信号入力線６７と交差部分６７３で交差しているものの、この交差部分６７３は、信号入力線６７のうち、信号入力端子６７０からみたときに静電気保護回路５よりも離れた位置である。
【００８９】
その他の構成は、実施の形態１と同様なので、共通する部分には同一の符号を付して図示することにしてそれらの説明を省略する。
【００９０】
このように、本形態でも、高電位線７１および低電位線７２は、信号入力線６７に対して信号入力端子６７０から静電気保護回路５に到る配線部分６７１とは交差していない。従って、信号入力端子６７０からサージ電圧が入ったときでも、このサージ電圧によって、信号入力線６７と低電位線７２との交差部分、あるいは信号入力線６７と高電位線７１との交差部分で発熱が起こらない。また、信号入力端子６７０からサージ電圧が入ったときでも、このサージ電圧は、層間絶縁膜４を突き抜けて低電位線７２や高電位線７１に抜けるということがない。それ故、液晶装置１００の信頼性を向上することができる。
【００９１】
［その他の実施の形態］
なお、上記の実施の形態１、２、３では、静電気保護回路用のＴＦＴ８０、９０として、シングルゲートのＴＦＴを１つ用いた例であったが、図２１（Ａ）に静電気保護回路用のＰチャネル型のＴＦＴを示すように、例えば、２つのＴＦＴ８０１、８０２を並列に用いて、オン電流の増大を図ってもよい。また、図２１（Ｂ）に静電気保護回路用のＰチャネル型のＴＦＴを示すように、２つのＴＦＴ８０３、８０４を直列に用いて耐圧の向上を図ってもよい。この場合、１つの半導体膜６０に対して２つのゲート電極６５を設けたデュアルゲート構造、あるいは図示を省略するが、３つのゲート電極６５を設けたデュアルゲート構造を採用してもよい。
【００９２】
上記形態では、半導体装置として、アクティブマトリクス型の液晶装置に用いるＴＦＴアレイ基板を例に説明したが、液晶以外の電気光学物質を用いた電気光学装置を構成する半導体装置、あるいは電気光学装置以外の半導体装置に本発明を適用してもよい。
【００９３】
［電子機器への適用］
次に、本発明を適用した液晶装置１００（電気光学装置）を備えた電子機器の一例を、図２２、図２３（Ａ）、（Ｂ）を参照して説明する。
【００９４】
図２２は、上記の各形態に係る電気光学装置と同様に構成された液晶装置１００を備えた電子機器の構成をブロック図である。図２３（Ａ）、（Ｂ）はそれぞれ、本発明に係る液晶装置を用いた電子機器の一例としてのモバイル型のパーソナルコンピュータの説明図、および携帯電話機の説明図である。
【００９５】
図２２において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、Ｒ１０（Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、液晶装置１００を構成するＴＦＴアレイ基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もＴＦＴアレイ基板の上に形成してもよい。
【００９６】
このような構成の電子機器としては、投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００９７】
すなわち、図２３（Ａ）に示すように、パーソナルコンピュータ８０は、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した液晶装置１００を含んで構成される。
【００９８】
また、図２３（Ｂ）に示すように、携帯電話機９０は、複数の操作ボタン９１と、前述した液晶装置１００からなる表示部とを有している。
【００９９】
【発明の効果】
以上説明したように、本発明では、静電気保護回路に定電位を供給するための定電位線は、信号入力線の信号入力端子から静電気保護回路に到る部分とは交差しないように形成されている。このため、信号入力端子からサージ電圧が入ったときでも、このサージ電圧によって、信号入力線と低電位線との交差部分で発熱が起こらない。従って、サージ電圧が入っても信号入力線や低電位線が断線するという不具合の発生を回避できる。また、信号入力端子からサージ電圧が入ったときでも、このサージ電圧は、層間絶縁膜を突き抜けて定電位線に抜けるということがないので、層間ショートを防止できる。それ故、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明を適用した液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】図１のＨ−Ｈ′断面図である。
【図３】図１および図２に示す液晶装置に用いられる駆動回路内蔵型のＴＦＴアレイ基板の構成を模式的に示すブロック図である。
【図４】図１および図２に示す液晶装置において画像表示領域を構成するためにマトリクス状に形成された複数の画素における各種素子、配線などの等価回路図である。
【図５】図１および図２に示す液晶装置において、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板において相隣接する画素の平面図である。
【図６】図１および図２に示す液晶装置の画像表示領域の一部を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図７】図１および図２に示す液晶装置の画像表示領域の周辺領域に形成した周辺回路の平面図である。
【図８】図７に示す駆動回路用のＴＦＴの断面図である。
【図９】本発明の実施の形態１に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す等価回路図である。
【図１０】本発明の実施の形態１に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す平面図である。
【図１１】本発明の実施の形態１に係る液晶装置に用いたＴＦＴアレイ基板において、静電保護回路を構成するＴＦＴや配線の交差部分などを図１０のＣ−Ｃ′線、Ｃ１−Ｃ１′線、およびＣ２−Ｃ２′線で切断したときの断面図である。
【図１２】（Ａ）ないし（Ｄ）は、本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１３】（Ｅ）ないし（Ｇ）は、本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１４】（Ｈ）ないし（Ｋ）は、本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１５】（Ｌ）ないし（Ｏ）は、本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１６】（Ｐ）ないし（Ｓ）は、本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１７】本発明の実施の形態２に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す等価回路図である。
【図１８】本発明の実施の形態２に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す平面図である。
【図１９】本発明の実施の形態３に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す等価回路図である。
【図２０】本発明の実施の形態３に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す平面図である。
【図２１】（Ａ）、（Ｂ）はそれぞれ、本発明を適用した係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路を構成するのに用いられるＴＦＴの説明図である。
【図２２】本発明に係る液晶装置を用いた電子機器の回路構成を示すブロック図である。
【図２３】（Ａ）、（Ｂ）はそれぞれ、本発明に係る液晶装置を用いた電子機器の一例としてのモバイル型のパーソナルコンピュータの説明図、および携帯電話機の説明図である。
【図２４】従来の液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す等価回路図である。
【図２５】従来の液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す平面図である。
【図２６】従来の液晶装置に用いたＴＦＴアレイ基板において、静電保護回路を構成するＴＦＴや配線の交差部分などを図２５のＤ−Ｄ′線、Ｄ１−Ｄ１′線、およびＤ２−Ｄ２′線で切断したときの断面図である。
【符号の説明】
５ 静電気保護回路
１０ ＴＦＴアレイ基板（半導体装置）
１０ｂ ＴＦＴアレイ基板の基体としての基板
３０ 画素スイッチング用のＴＦＴ
６７ 信号入力線
７１ 高電位線（定電位線）
７２ 低電位線（定電位線）
８０、９０ 静電保護回路用のＴＦＴ
１００ 液晶装置
１８０、１９０ 駆動回路用のＴＦＴ
６７０ 信号入力端子
７１０ 高電位が供給される端子
７２０ 低電位が供給される端子
【発明の属する技術分野】
本発明は、半導体装置、この半導体装置をトランジスタアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器に関するものである。
【０００２】
【従来の技術】
各種の電気光学装置のうち、例えば、画素スイッチング用の非線形素子として薄膜トランジスタ（以下、ＴＦＴと称す）を用いたアクティブマトリクス型の液晶装置は、直視型表示装置や投射型表示装置などの各種の電子機器に用いられている。この電気光学装置では、データ線および走査線が交差する位置に対応して画素スイッチング用のＴＦＴ、および画素電極がマトリクス状に形成されたＴＦＴアレイ基板（トランジシタアレイ基板／半導体装置）と、対向電極が形成された対向基板との間に電気光学物質としての液晶が保持されている。また、ＴＦＴアレイ基板上では、相補型のＴＦＴによって各種駆動回路が形成されていることもある。
【０００３】
さらに、図２４、図２５、および図２６を参照して示すように、ＴＦＴアレイ基板には、静電気などに起因して発生するサージ電圧から駆動回路などを保護するための静電気保護回路も構成されている。
【０００４】
図２４は、従来の液晶装置に用いたＴＦＴアレイ基板おいて、静電気保護回路およびその周辺のレイアウトを示す等価回路図である。図２５は、従来の液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す平面図である。図２６は、従来の液晶装置に用いたＴＦＴアレイ基板において、静電保護回路を構成するＴＦＴや配線の交差部分などを図２５のＤ−Ｄ′線、Ｄ１−Ｄ１′線、およびＤ２−Ｄ２′線で切断したときの断面図である。
【０００５】
図２４、図２５および図２６に示すように、ＴＦＴアレイ基板１０では、基板辺１１１に沿って、各種信号が外部から供給される信号入力端子６７０、高電位ＶＤＤＸが外部から供給される端子７１０、および低電位ＶＳＳＸが外部から供給される端子７２０が配列され、これらの端子６７０、７１０、７２０からは、信号入力線６７、高電位線７１、および低電位線７２がデータ線駆動回路１０１まで延びている。また、信号入力線６７の途中位置には静電気保護回路５が電気的に接続し、この静電気保護回路５では、Ｐチャネル型のＴＦＴ８０とＮチャネル型のＴＦＴ９０の各々がノーマリオフのダイオードとして機能するようにゲート電極６５とソース領域８２が高電位ＶＤＤＸに固定され、ゲート電極６６とソース領域９２が低電位ＶＳＳＸに固定されている。
【０００６】
ここで、高電位線７１は、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側で信号入力線６７と交差する方向に延び、そこから静電保護回路５のＰチャネル型のＴＦＴ８０のソース領域８２に延びている。これに対して、低電位線７２は、信号入力端子６７０が形成されている領域と静電保護回路５が形成されている領域との間を通って信号入力線６７と交差する方向に延び、そこから静電保護回路５に延びている。但し、各配線は、多層配線構造をもって形成されていることから、たとえ交差していても各配線の層間には層間絶縁膜４が介在している。すなわち、高電位線７１、低電位線７２、および信号入力線６７の本体部分は、層間絶縁膜４より上層側の配線で構成する一方、これらの本体部分を交差部分６７２、７１７、７２９では一部、途切れさせ、この途切れ部分については、ゲート電極６５、６６と同層の下地配線３ｃ、およびコンタクトホール７１８、７１９を経由させて電気的な接続を図ってある。
【０００７】
【発明が解決しようとする課題】
このように構成したＴＦＴアレイ基板１０においては、信号入力端子６７０から静電気に起因するサージ電圧が入っても、このサージ電圧は、データ線駆動回路１０１に入る前に静電気保護回路５で吸収されるはずである。しかしながら、従来のＴＦＴアレイ基板１０では、信号入力端子６７０から静電気保護回路５に到る途中部分に、信号入力線６７と低電位線７２との交差部分７２９が存在している。このため、信号入力端子６７０からサージ電圧が入ったとき、このサージ電圧によって、信号入力線６７と低電位線７２との交差部分７２９が発熱する結果、そのジュール熱によって、信号入力線６７あるいは低電位線７２が断線するなどという問題点がある。
【０００８】
以上の問題点に鑑みて、本発明の課題は、信号入力端子からサージ電圧が入っても配線の交差部分で不具合が発生しない半導体装置、この半導体装置をＴＦＴアレイ基板として備えた電気光学装置、および電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明では、基板上に、複数の信号入力端子と、該複数の信号入力端子の各々から延びて配線される複数本の信号入力線と、該信号入力線のうち、所定の信号入力線の途中位置に電気的に接続する静電気保護回路とを有する半導体装置において、前記複数の信号入力端子は、前記基板の第１の基板辺に沿って配列され、かつ、前記複数本の信号入力線は、前記複数の信号入力端子の各々から前記基板において前記第１の基板辺と対向する第２の基板辺に向かって延びて配線されるとともに、当該信号入力線の側方位置に前記静電気保護回路が配置されており、前記静電気保護回路に定電位を供給するために配線される定電位線は、前記静電気保護回路に高電位を供給する高電位線と、前記静電気保護回路に低電位を供給する低電位線とを有し、前記定電位線のうちの少なくとも一方の定電位線は、前記静電気保護回路から見て前記複数の信号入力端子よりも前記第１の基板辺の側を通るように形成されていることを特徴とする。
【００１０】
すなわち、本発明では、前記複数の信号入力端子が前記基板の第１の基板辺に沿って配列され、かつ、前記複数本の信号入力線が前記複数の信号入力端子の各々から前記基板において前記第１の基板辺と対向する第２の基板辺に向かって延びているとともに、当該信号入力線の間に前記静電保護回路が配置されている場合、さらには、前記定電位線に接続する端子も前記第１の基板辺に沿って配列されている場合でも、静電気保護回路に定電位を供給するための定電位線は、信号入力線において信号入力端子からみて静電気保護回路より遠い部分では信号入力線と交差していてもよいが、信号入力端子から静電気保護回路に到る途中部分とは交差しないように形成されている。このため、信号入力端子からサージ電圧が入ったときでも、このサージ電圧によって、信号入力線と定電位線との交差部分で発熱が起こらないので、信号入力線や定電位線が断線するという不具合の発生を回避できる。また、信号入力端子からサージ電圧が入ったときでも、このサージ電圧は、層間絶縁膜を突き抜けて定電位線に抜けるということがないので、層間ショートを防止できる。それ故、半導体装置の信頼性を向上することができる。
【００１１】
本発明において、前記静電気保護回路に定電位を供給するための定電位線を、少なくとも、前記所定の信号入力端子から前記静電気保護回路に到る配線部分と交差する領域を避けるように形成するにあたっては、例えば、前記定電位線を、前記信号入力端子および前記静電保護回路が形成されている領域よりもさらに前記第１の基板辺の側、あるいは前記第２の基板辺の側を通し、そこから前記静電保護回路に向けて延ばす。
【００１２】
ここで、前記定電位線は、前記静電気保護回路に高電位を供給する高電位線と、前記静電気保護回路に低電位を供給する低電位線とから構成される場合があり、このような場合、前記低電位線および前記高電位線のうちの一方の定電位線については、前記信号入力端子および前記静電気保護回路が形成されている領域よりもさらに前記第２の基板辺の側を通し、そこから前記静電保護回路に配線する一方、他方の定電位線については、前記信号入力端子および前記静電気保護回路が形成されている領域よりもさらに前記第１の基板辺の側を通し、そこから前記静電気保護回路に配線することが好ましい。このように構成すると、第１の基板辺の方向における端子ピッチなどを広げる必要がない。また、他方の定電位線を信号入力端子および静電気保護回路が形成されている領域よりもさらに第１の基板辺の側に形成するといっても、従来の構成と比較すると、他の定電位線の位置が変わるだけなので、端子形成領域周辺を拡張する必要はない。
【００１３】
また、本発明において、前記定電位線は、前記静電気保護回路に高電位を供給する高電位線と、前記静電気保護回路に低電位を供給する低電位線とから構成される場合には、前記低電位線および前記高電位線のいずれについても、前記信号入力端子および前記静電気保護回路が形成されている領域よりもさらに前記第１の基板辺の側、あるいは前記第２の基板辺の側を通し、そこから前記静電気保護回路に配線してもよい。
【００１４】
本発明において、前記静電気保護回路には、例えば、ノーマリオフ状態となるようにゲートとソースが定電位に固定されたＴＦＴが用いられている。
【００１５】
また、前記静電気保護回路には、ノーマリオフ状態となるようにゲートとソースが定電位に固定された状態で直列接続された複数のＴＦＴを用いてもよい。この場合、前記静電気保護回路では、ＴＦＴをデュアルゲート構造あるいはトリプルゲート構造で構成することにより、複数のＴＦＴが直列接続された構造としてもよい。このように構成すると、ＴＦＴの耐圧を向上するすることができる。
【００１６】
本発明において、前記静電気保護回路では、ノーマリオフ状態となるようにゲートとソースが定電位に固定された状態で直列接続された第１導電型のＴＦＴと第２導電型のＴＦＴとを用いてもよい。
【００１７】
また、本発明において、前記静電気保護回路では、ノーマリオフ状態となるようにゲートとソースが定電位に固定された状態で並列接続された複数のＴＦＴを用いてもよい。このように構成すると、ＴＦＴのオン電流を大きくすることができるので、静電気保護回路を確実に動作させることができる。
【００１８】
本発明において、前記ＴＦＴは、ＬＤＤ構造を備えていることが好ましい。このように構成すると、ＴＦＴのオフ時の漏れ電流を小さくすることができるので、ノーマリオフとして用いるのに適している。
【００１９】
本発明を適用した半導体装置は、例えば、電気光学装置において、電気光学物質を保持するトランジスタアレイ基板として構成される。この場合、前記信号入力線は、前記トランジスタアレイ基板上にマトリクス状に形成された画素を駆動するための駆動回路まで延びている。
【００２０】
本発明において、前記トランジスタアレイ基板については、該トランジスタアレイ基板に対向配置された対向基板との間に前記電気光学物質として液晶を保持するように構成すれば、電気光学装置を液晶装置として構成することができる。
【００２１】
本発明を適用した電気光学装置は、例えば、投射型表示装置や直視型表示装置などといった各種の電子機器に用いられる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、以下の説明では、本発明を適用した半導体装置として、アクティブマトリクス型の液晶装置（電気光学装置）のＴＦＴアレイ基板（トランジスタアレイ基板）を説明する。
【００２３】
［実施の形態１］
（液晶装置の全体構成）
図１は、液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図２は、対向基板を含めて示す図１のＨ−Ｈ′断面図である。
【００２４】
図１において、液晶装置１００（電気光学装置）のＴＦＴアレイ基板１０（半導体装置）の上には、シール材１０７が貼り合わされる対向基板の縁に沿うように設けられている。シール材１０７の外側領域には、データ線駆動回路１０１および端子１０２がＴＦＴアレイ基板１０の基板辺１１１（第１の基板辺）に沿って設けられており、走査線駆動回路１０４が、この基板辺１１１に隣接する２つの基板辺１１３、１１４に沿って形成されている。
【００２５】
また、端子１０２とデータ線駆動回路１０１との間には、後述する静電気保護回路５の形成領域５１が確保されている。
【００２６】
なお、走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列しても良い。例えば、奇数列のデータ線は画像表示領域１０ａの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画像表示領域１０ａの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路１０１の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。
【００２７】
更に、ＴＦＴアレイ基板１０において基板辺１１１と対向する基板辺１１２（第２の基板辺）には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、額縁１０８と重なる領域などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００２８】
そして、図２に示すように、図１に示したシール材１０７とほぼ同じ輪郭をもつ対向基板２０がこのシール材１０７によりＴＦＴアレイ基板１０に固着されている。なお、シール材１０７は、ＴＦＴアレイ基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００２９】
詳しくは後述するが、ＴＦＴアレイ基板１０には、画素電極９aがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成されている。さらに、対向基板２０において、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域には、ブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。
【００３０】
このように形成した液晶装置１００は、たとえば、投射型表示装置（液晶プロジェクタ）において使用される場合には、３枚の液晶装置１００がＲＧＢ用のライトバルブとして各々使用され、各液晶装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の液晶装置１００にはカラーフィルタが形成されていない。但し、対向基板２０において各画素電極９ａに対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型表示装置以外にも、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００３１】
さらに、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００３２】
（液晶装置１００の構成および動作）
次に、ＴＦＴアレイ基板１０およびアクティブマトリクス型の液晶装置１００の構成および動作について、図３および図４を参照して説明する。
【００３３】
図３は、液晶装置１００に用いられる駆動回路内蔵型のＴＦＴアレイ基板１０の構成を模式的に示すブロック図、図４は、この液晶装置１００において画像表示領域１０aを構成するためにマトリクス状に形成された複数の画素における各種素子、配線などの等価回路図である。図５は、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板において相隣接する画素の平面図である。図６は、図５のＡ−Ａ′線に相当する位置での断面、およびＴＦＴアレイ基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図、および後述する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３４】
図３に示すように、駆動回路内蔵型のＴＦＴアレイ基板１０では、絶縁基板１０ｂ上に、複数のデータ線６ａと複数の走査線３ａとの交差部分に対応して複数の画素１００ａがマトリクス状に構成されている。また、データ線駆動回路１０１には、Ｘ側シフトレジスタ回路、Ｘ側シフトレジスタ回路から出力された信号に基づいて動作するアナログスイッチとしてのＴＦＴを備えるサンプルホールド回路Ｓ／Ｈ、６相に展開された各画像信号ＶＤ１〜ＶＤ６に対応する６本の画像信号線ｖｉｄｅｏなどが構成されている。本例において、データ線駆動回路１０１は、前記のＸ側シフトレジスタ回路が４相で構成されており、端子１０２を介して外部からスタート信号ＤＸ、クロック信号ＣＬＸ１〜ＣＬＸ４、およびその反転クロック信号ＣＬＸ１バー〜ＣＬＸ４バーがＸ側シフトレジスタ回路に供給され、これらの信号によってデータ線駆動回路１０１が駆動される。従って、サンプルホールド回路Ｓ／Ｈは、前記のＸ側シフトレジスタ回路から出力された信号に基づいて各ＴＦＴが動作し、画像信号線ｖｉｄｅｏを介して供給される画像信号ＶＤ１〜ＶＤ６を所定のタイミングでデータ線６ａに取り込み、各画素１００ａに供給することが可能である。一方、走査線駆動回路１０４には、端子１０２を介して外部からスタート信号ＤＹ、クロック信号ＣＬＹ、およびその反転クロック信号ＣＬＹバーが供給され、これらの信号によって走査線駆動回路１０４が駆動される。
【００３５】
本形態のＴＦＴアレイ基板１０において、基板辺１１１には、定電源ＶＤＤＸ、ＶＳＳＸ、ＶＤＤＹ、ＶＳＳＹ、変調画像信号（画像信号ＶＤ１〜ＶＤ６）、各種駆動信号などが入力されるアルミニウム膜等の金属膜、金属シリサイド膜、あるいはＩＴＯ膜等の導電膜からなる多数の端子１０２が構成され、これらの端子１０２からは、走査線駆動回路１０１およびデータ線駆動回路１０４を駆動するためのアルミニウム膜等の低抵抗な金属膜や金属シリサイド膜からなる複数の信号配線１０９がそれぞれ引き回されている。
【００３６】
ここで、端子１０２とデータ線駆動回路１０１との間には、後述する静電気保護回路５の形成領域５１が確保されている。ここに形成される静電気保護回路５として、本形態では、端子１０２および配線１０９のうち、クロック信号ＣＬＸ１〜ＣＬＸ４、およびその反転クロック信号ＣＬＸ１バー〜ＣＬＸ４バーが入力される信号入力端子６７０および信号入力線６７に静電気が原因でサージ電圧が入ったときでも、このサージ電圧を高電位ＶＤＤＸが端子７１０を介して供給される高電位線７１、あるいは外部から低電位ＶＳＳＸが端子７２０を介して供給される低電位線７２に逃がすことによって、サージ電圧からデータ線駆動回路１０１を保護するための構成を例に後述する。
【００３７】
図４に示すように、液晶装置１００の画像表示領域１０aにおいて、マトリクス状に形成された複数の画素１００ａの各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【００３８】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０（キャパシタ）を付加することがある。この蓄積容量７０によって、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置が実現できる。なお、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００３９】
図５において、液晶装置１００のＴＦＴアレイ基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線で囲まれた領域）が各画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、および容量線３ｂ（実線で示す）が形成されている。
【００４０】
図６に示すように、ＴＦＴアレイ基板１０の基体は、石英基板や耐熱性ガラス板などの透明基板１０ｂからなり、対向基板２０の基体は、石英基板や耐熱性ガラス板などの透明基板２０ｂからなる。ＴＦＴアレイ基板１０には画素電極９ａが形成されており、その上側には、ラビング処理等の所定の配向処理が施されたポリイミド膜などからなる配向膜１６が形成されている。画素電極９ａは、たとえばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等の透明な導電性膜からなる。また、配向膜１６は、たとえばポリイミド膜などの有機膜に対してラビング処理を行うことにより形成される。なお、対向基板２０において、対向電極２１の上層側にも、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２も、ポリイミド膜に対してラビング処理が施された膜である。
【００４１】
ＴＦＴアレイ基板１０には、透明基板１０ｂの表面に下地保護膜１２が形成されているとともに、その表面側において、画像表示領域１０ａには、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が形成されている。
【００４２】
図５および図６に示すように、画素スイッチング用のＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、半導体膜１ａには、走査線３ａからの電界によりチャネルが形成されるチャネル領域１ａ′、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ、並びに高濃度ドレイン領域１ｅが形成されている。また、半導体膜１ａの上層側には、この半導体膜１ａと走査線３ａとを絶縁するゲート絶縁膜２が形成されている。
【００４３】
このように構成したＴＦＴ３０の表面側には、シリコン酸化膜からなる層間絶縁膜４、７が形成されている。層間絶縁膜４の表面には、データ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホール５を介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜７の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜４、７およびゲート絶縁膜２に形成されたコンタクトホール８を介して高濃度ドレイン領域１eに電気的に接続している。この画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。
【００４４】
また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、蓄積容量７０が構成されている。
【００４５】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００４６】
このように構成したＴＦＴアレイ基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、前記のシール材５３（図１および図２を参照）により囲まれた空間内に電気光学物質としての液晶５０が封入され、挟持されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
【００４７】
なお、対向基板２０およびＴＦＴアレイ基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００４８】
（駆動回路の構成）
再び図１において、本形態の液晶装置１００では、ＴＦＴアレイ基板１０の表面側のうち、画像表示領域１０ａの周辺領域を利用してデータ線駆動回路１０１および走査線駆動回路１０４が形成されている。このようなデータ線駆動回路１０１および走査線駆動回路１０４は、基本的には、図７および図８に示すＮチャネル型のＴＦＴとＰチャネル型のＴＦＴとによって構成されている。
【００４９】
図７は、走査線駆動回路１０４およびデータ線駆動回路１０１等の周辺回路を構成するＴＦＴの構成を示す平面図である。図８は、この周辺回路を構成するＴＦＴを図７のＢ−Ｂ′線で切断したときの断面図である。
【００５０】
図７および図８において、周辺回路を構成するＴＦＴは、Ｐチャネル型のＴＦＴ１８０とＮチャネル型のＴＦＴ１９０とからなる相補型ＴＦＴとして構成されている。これらの駆動回路用のＴＦＴ１８０、１９０を構成する半導体膜１６０（輪郭を点線で示す）は、基板１０ｂ上に形成された下地保護膜１２を介して島状に形成されている。
【００５１】
ＴＦＴ１８０、１９０には、高電位線７１と低電位線７２がコンタクトホール１６３、１６４を介して、半導体膜１６０のソース領域に電気的にそれぞれ接続されている。また、入力配線１６６は、共通のゲート電極１６５にそれぞれ接続されており、出力配線１６７は、コンタクトホール１６８、１６９を介して、半導体膜１６０のドレイン領域に電気的にそれぞれ接続されている。
【００５２】
このような周辺回路領域も、画像表示領域１０ａと同様なプロセスを経て形成されるため、周辺回路領域にも、層間絶縁膜４、７およびゲート絶縁膜２が形成されている。また、駆動回路用のＴＦＴ１８０、１９０も、画素スイッチング用のＴＦＴ３０と同様、ＬＤＤ構造を有しており、チャネル型成領域１８１、１９１の両側には、高濃度ソース領域１８２、１９２および低濃度ソース領域１８３、１９３からなるソース領域と、高濃度ドレイン領域１８４、１９４および低濃度ドレイン領域１８５、１９５からなるドレイン領域とを備えている。
【００５３】
（静電気保護回路５の構成）
再び図１および図３において、本形態の液晶装置１００において、ＴＦＴアレイ基板１０には、端子１０２とデータ線駆動回路１０１との間に静電気保護回路５を形成する領域５０が確保されており、この静電保護回路５周辺の構成を、図９ないし図１１を参照して説明する。
【００５４】
図９および図１０は、本形態のＴＦＴアレイ基板に形成した静電気保護回路およびその周辺のレイアウトを示す等価回路図、および平面図である。図１１は、この静電保護回路を構成するＴＦＴや配線の交差部分などを図１０のＣ−Ｃ′線、Ｃ１−Ｃ１′線、およびＣ２−Ｃ２′線で切断したときの断面図である。
【００５５】
図９および図１０に示すように、外部から信号入力される信号入力端子６７０、外部から高電位ＶＤＤＸが供給される端子７１０、および外部から低電位ＶＳＳＸが供給される端子７２０は、いずれも基板辺１１１に沿って配列され、かつ、これらの信号入力端子６７０、および端子７１０、７２０からは、信号入力線６７、高電位線７１、および低電位線７２が、対向する基板辺１１２の側に向かって延びてデータ線駆動回路１０１に届いている。また、本形態では、信号入力線６７の側方位置を利用して静電保護回路５が形成されている。
【００５６】
この静電気保護回路５では、図９、図１０、および図１１に示すように、Ｐチャネル型のＴＦＴ８０とＮチャネル型のＴＦＴ９０の各々がノーマリオフのダイオードとして機能するように、ゲート電極６５とソース領域８２が高電位ＶＤＤＸに固定され、ゲート電極６６とソース領域９２が低電位ＶＳＳＸに固定されている。すなわち、ＴＦＴ８０、９０には、高電位線７１および低電位線７２がそれぞれコンタクトホール６３、６４を介してソース領域８２、９２に電気的にそれぞれ接続されているとともに、高電位線７１および低電位線７２は、各ゲート電極６５、６６にもコンタクトホール６５１、６６１を介してそれぞれ電気的に接続している。信号入力線６７は、Ｐチャネル型のＴＦＴ８０、およびＮチャネル型のＴＦＴ９０と各ドレイン領域８４、９４にコンタクトホール６８、６９を介して電気的に接続されている。
【００５７】
このような静電気保護回路５は、画像表示領域１０ａと同様なプロセスを経て形成されるため、静電気保護回路用のＴＦＴ８０、９０を構成する半導体膜６０は、透明基板１０ｂ上の下地保護膜１２の上層に島状に形成されている。また、静電気保護回路５の形成領域５０にも、層間絶縁膜４、７およびゲート絶縁膜２が形成されている。また、静電気保護回路用のＴＦＴ８０、９０も、画素スイッチング用のＴＦＴ３０と同様、ＬＤＤ構造を有しており、チャネル形成領域８１、９１の両側には、高濃度ソース領域８２、９２および低濃度ソース領域８３、９３からなるソース領域と、高濃度ドレイン領域８４、９４および低濃度ドレイン領域８５、９５からなるドレイン領域とを備えている。
【００５８】
このような静電気保護回路５に高電位および低電位を供給するにあたって、本形態では、高電位線７１および低電位線７２は、信号入力線６７のうち、信号入力端子６７０から静電気保護回路５に到る配線部分６７１と交差するような領域を避けるように形成されており、この配線部分６７１は、高電位線７１および低電位線７２のいずれとも交差していない。
【００５９】
すなわち、高電位線７１は、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通る第１の引き回し部分７１１と、この第１の引き回し部分７２１から基板辺１１１に向かって延びて静電保護回路５のＴＦＴ８０のソース領域８２に到る第２の引き回し部分７１２とを備えている。このため、高電位線７１は、第１の引き回し部分７１１が信号入力線６７と交差部分６７２で交差しているものの、この交差部分６７２は、信号入力端子６７０からみたときに静電気保護回路５よりも離れた位置である。
【００６０】
これに対して、低電位線７２は、端子７２０から信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１１の側まで延びた第１の引き回し部分７２１と、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１１の側で第１の引き回し部分７２１から基板辺１１１に沿って延びた第２の引き回し部分７２２と、この第２の引き回し部分７２２から基板辺１１２に向けて延びて静電保護回路５のＴＦＴ９０のソース領域９２に到る第３の引き回し部分７２３とを備えている。従って、低電位線７２は、信号入力線６７と一切、交差していない。
【００６１】
なお、図９および図１０から明らかなように、高電位線７１の第１の引き回し部分７１１と低電位線７２とは交差部分７１７で交差し、かつ、高電位線７１の第１の引き回し部分７１１と信号入力線６７とは交差部分６７２で交差しているが、これらの交差部分７１７、６７２では、図１１に示すように、高電位線７１、低電位線７２、および信号入力線６７の本体部分については、層間絶縁膜４より上層の配線とする一方、これらの本体部分を交差部分６７２、７１７では一部、途切れさせ、かつ、ゲート電極６６、６７と同層の下地配線３ｃ、およびコンタクトホール７１８、７１９を経由させることにより、配線の電気的な接続と、交差部分７１７、６７２での絶縁とを確保してある。
【００６２】
このように、本形態のＴＦＴアレイ基板１０、および液晶装置１００では、信号入力端子６７０、および端子７１０、７２０がＴＦＴアレイ基板１０の基板辺１１１に沿って配列されているとともに、信号入力端子６７０から信号入力線６７が基板辺１１２に向かって延び、かつ、信号入力線６７の側方に静電保護回路５が配置されているが、静電気保護回路５に定電位を供給するための定電位線のうち、低電位線７２については、信号入力線６７と一切、交差していない。また、高電位線７１については、信号入力端子６７０からみて静電気保護回路５より遠い交差部分６７２で信号入力線６７と交差しているが、信号入力端子６７０から静電気保護回路５に到る配線部分６７１とは交差していない。従って、信号入力端子６７０から静電気に起因するサージ電圧が入ったときでも、このサージ電圧によって信号入力線６７と低電位線７２との交差部分、あるいは信号入力線６７と高電位線７１との交差部分が発熱するという問題が発生しないので、サージ電圧が原因で信号入力線６７、高電位線７１、低電位線７２が断線することがない。また、サージ電圧が層間絶縁膜４を突き抜けて低電位線７２や高電位線７１に抜けるということがないので、層間ショートを防止できる。それ故、液晶装置１００の信頼性を向上することができる。
【００６３】
（ＴＦＴアレイ基板の製造方法）
図１２（Ａ）ないし図１６を参照して、ＴＦＴアレイ基板１０を製造する方法を説明する。
【００６４】
図１２〜図１６はいずれも、本形態のＴＦＴアレイ基板１０の製造方法を示す工程断面図である。なお、駆動回路を構成するＴＦＴは、基本的には静電保護回路用のＴＦＴの製造方法と同様であるため、それらの図示および説明を省略する。
【００６５】
本形態では、まず、図１２（Ａ）に示すように、超音波洗浄等により清浄化したガラス製等の透明基板１０ｂを準備した後、基板温度が１５０℃〜４５０℃の温度条件下で、透明基板１０ｂの全面に、下地保護膜１２を形成するためのシリコン酸化膜からなる絶縁膜をプラズマＣＶＤ法により３００ｎｍ〜５００ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばモノシランと笑気ガスとの混合ガスやＴＥＯＳと酸素、あるいはジシランとアンモニアを用いることができる。
【００６６】
次に、図１２（Ｂ）に示すように、基板温度が１５０℃〜４５０℃の温度条件下で、透明基板１０ｂの全面に、非晶質シリコン膜からなる半導体膜１をプラズマＣＶＤ法により５０ｎｍ〜１００ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばジシランやモノシランを用いることができる。次に、半導体膜１に対してレーザ光を照射してレーザアニールを施す。その結果、アモルファスの半導体膜１は、一度溶融し、冷却固化過程を経て結晶化する。この際には、各領域へのレーザ光の照射時間が非常に短時間であり、かつ、照射領域も基板全体に対して局所的であるため、基板全体が同時に高温に熱せられることがない。それ故、透明基板１０としてガラス基板などを用いても熱による変形や割れ等が生じない。
【００６７】
次に、図１２（Ｃ）に示すように、フォトリソグラフィ技術を用いて半導体膜１の表面にレジストマスク４０２を形成する。次に、レジストマスク４０２の開口部から半導体膜１をエッチングして、図１２（Ｄ）に示すように、画素スイッチング用のＴＦＴ３０を構成する半導体膜１ａと、静電保護回路用のＴＦＴ８０、９０とを島状に形成した後、レジストマスク４０２を除去する。
【００６８】
次に、図１３（Ｅ）に示すように、ＣＶＤ法などを用いて、半導体膜１ａ、６０の表面にシリコン酸化膜からなるゲート絶縁膜２を形成する。なお、図示を省略するが、所定のレジストマスクを介して半導体膜１ａの延設部分１ｆに不純物イオンを打ち込んで、容量線３ｂとの間に蓄積容量７０を構成するための下電極を形成する。
【００６９】
次に、図１３（Ｆ）に示すように、基板１０ｂの表面全体に、走査線３ａ、容量線３ｂ、およびゲート電極６５、６６を形成するためのタングステンシリサイドやモリブデンシリサイドなどの導電膜３を形成した後、フォトリソグラフィ技術を用いて導電膜３の表面にレジストマスク４０３を形成し、次に、レジストマスク４０３の開口部から導電膜３をエッチングして、図１３（Ｇ）に示すように、走査線３ａ、容量線３ｂ、ゲート電極６５、６６を形成する。
【００７０】
次に、図１４（Ｈ）に示すように、静電保護回路用のＰチャネル型のＴＦＴ８０を形成するための半導体膜６０をレジストマスク４１１で覆った状態で、画素スイッチング用のＴＦＴ３０を構成する半導体膜１ａと、静電保護回路用のＮチャネル型のＴＦＴ９０を構成する半導体膜６０とに対して、走査線３ａやゲート電極６６をマスクとして、約０．１×１０13／ｃｍ2〜約１０×１０13／ｃｍ2のドーズ量で低濃度Ｎ型の不純物イオン（リンイオン）を打ち込んで、走査線３ａおよびゲート電極６６に対して自己整合的に低濃度ソース領域１ｂ、９３、および低濃度ドレイン領域１ｃ、９５を形成する。ここで、走査線３ａやゲート電極６６の真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜１ａ、６０のままのチャネル領域１ａ′、９１となる。
【００７１】
次に、図１４（Ｉ）に示すように、走査線３ａおよびゲート電極６６より幅が広く、かつ、静電保護回路用のＰチャネル型のＴＦＴ８０を形成するための半導体膜６０を覆うレジストマスク４１２を形成し、この状態で、高濃度Ｎ型の不純物イオン（リンイオン）を約０．１×１０15／ｃｍ2〜約１０×１０15／ｃｍ2のドーズ量で打ち込み、高濃度ソース領域１ｄ、９２、およびドレイン領域１ｅ、９４を形成する。
【００７２】
次に、図１４（Ｊ）に示すように、Ｎチャネル型のＴＦＴ３０、９０を形成するための半導体膜１ａ、６０をレジストマスク４１３で覆った状態で、静電保護回路用のＰチャネル型のＴＦＴ８０を構成する半導体膜６０に対して、ゲート電極６５をマスクとして、約０．１×１０13／ｃｍ2〜約１０×１０13／ｃｍ2のドーズ量で低濃度の不純物イオン（ボロンイオン）を打ち込んで、ゲート電極６５に対して自己整合的に低濃度ソース領域８３、および低濃度ドレイン領域８５を形成する。ここで、ゲート電極６５の真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜６０のままのチャネル領域８１となる。
【００７３】
次に、図１４（Ｋ）に示すように、ゲート電極６５より幅が広く、かつ、Ｎチャネル型のＴＦＴ３０、９０を形成するための半導体膜１ａ、６０を覆うレジストマスク４１４を形成し、この状態で、高濃度Ｐ型の不純物イオン（ボロンイオン）を約０．１×１０15／ｃｍ2〜約１０×１０15／ｃｍ2のドーズ量で打ち込み、高濃度ソース領域８２、およびドレイン領域８４を形成する。
【００７４】
次に、図１５（Ｌ）に示すように、基板１０ｂの表面全体に、シリコン酸化膜などからなる層間絶縁膜４を形成した後、フォトリソグラフィ技術を用いて層間絶縁膜４の表面にレジストマスク４０４を形成する。次に、レジストマスク４０４の開口部から層間絶縁膜４をエッチングして、図１５（Ｍ）に示すように、コンタクトホール５、６３、６４、６８、６９をそれぞれ形成した後、レジストマスク４０４を除去する。
【００７５】
次に、図１５（Ｎ）に示すように、基板１０ｂの表面全体に、データ線６ａ（ソース電極）や各種配線などを構成するためのアルミニウム膜６を５００ｎｍ〜１０００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてアルミニウム膜６の表面にレジストマスク４０５を形成する。次に、レジストマスク４０５の開口部からアルミニウム膜６をエッチングして、図１５（Ｏ）に示すように、データ線６ａ、高電位線７１、低電位線７２、信号入力線６７を形成する。その結果、静電気保護回路５を構成するＰチャネル型およびＮチャネル型のＴＦＴ８０、９０が完成する。次に、レジストマスク４０５を除去する。
【００７６】
次に、図１６（Ｐ）に示すように、シリコン酸化膜などからなる層間絶縁膜７を形成した後、フォトリソグラフィ技術を用いて層間絶縁膜７の表面にレジストマスク４０６を形成する。次に、レジストマスク４０６の開口部から層間絶縁膜７をエッチングして、図１６（Ｑ）に示すように、コンタクトホール８を形成した後、レジストマスク４０６を除去する。
【００７７】
次に、図１６（Ｒ）に示すように、基板１０ｂの表面全体に、ＩＴＯ膜９などの透明導電膜を形成した後、フォトリソグラフィ技術を用いてＩＴＯ膜９の表面にレジストマスク４０７を形成する。次に、レジストマスク４０７の開口部からＩＴＯ膜９をエッチングして、図１６（Ｓ）に示すように、画素電極９ａを形成した後、レジストマスク４０７を除去する。
【００７８】
しかる後に、図６に示すように、配向膜１６を形成する。その結果、ＴＦＴアレイ基板１０が完成する。
【００７９】
［実施の形態２］
図１７および図１８は、本形態のＴＦＴアレイ基板に形成した静電気保護回路およびその周辺のレイアウトを示す等価回路図、および平面図である。
【００８０】
実施の形態１では、ＴＦＴアレイ基板１０の基板辺１１１付近において、信号入力端子６７０および信号入力線６７と、高電位が供給される端子７１０および高電位線７１との間に、低電位が供給される端子７２０および高電位線７１が配置されている構成であったが、図１７および図１８に示すように、高電位が供給される端子７１０および高電位線７１と、低電位が供給される端子７２０および高電位線７１との間に、信号入力端子６７０および信号入力線６７が構成されている構成であっても、本発明を適用できる。
【００８１】
すなわち、図１７および図１８に示す例においても、高電位線７１は、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通る第１の引き回し部分７１１と、この第１の引き回し部分７２１から基板辺１１１に向かって延びて静電保護回路５のＴＦＴ８０のソース領域８２に到る第２の引き回し部分７１２とを備えている。このため、高電位線７１は、第１の引き回し部分７１１が信号入力線６７と交差部分６７２で交差しているものの、この交差部分６７２は、信号入力線６７のうち、信号入力端子６７０からみたときに静電気保護回路５よりも離れた位置である。
【００８２】
これに対して、低電位線７２は、端子７２０から信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１１の側まで延びた第１の引き回し部分７２１と、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１１の側で第１の引き回し部分７２１から基板辺１１１に沿って延びた第２の引き回し部分７２２と、この第２の引き回し部分７２２から基板辺１１２に向けて延びて静電保護回路５のＴＦＴ９０のソース領域９２に到る第３の引き回し部分７２３とを備えている。従って、低電位線７２は、信号入力線６７と一切、交差していない。
【００８３】
その他の構成は、実施の形態１と同様なので、共通する部分には同一の符号を付して図示することにしてそれらの説明を省略する。
【００８４】
このように、本形態でも、高電位線７１および低電位線７２は、信号入力線６７に対して信号入力端子６７０から静電気保護回路５に到る配線部分６７１とは交差していない。従って、信号入力端子６７０からサージ電圧が入ったときでも、このサージ電圧によって、信号入力線６７と低電位線７２との交差部分、あるいは信号入力線６７と高電位線７１との交差部分で発熱が起こらない。また、信号入力端子６７０からサージ電圧が入ったときでも、このサージ電圧は、層間絶縁膜４を突き抜けて低電位線７２や高電位線７１に抜けるということがない。それ故、液晶装置１００の信頼性を向上することができる。
【００８５】
［実施の形態３］
図１９および図２０は、本形態のＴＦＴアレイ基板に形成した静電気保護回路およびその周辺のレイアウトを示す等価回路図、および平面図である。
【００８６】
実施の形態１、２では、高電位線７１については、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通し、低電位線７２については、端子７２０から信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１１の側を通したが、本形態では、図１９および図２０に示すように、高電位線７１および低電位線７２のいずれをも、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通してある。
【００８７】
すなわち、高電位線７１は、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通る第１の引き回し部分７１１と、この第１の引き回し部分７２１から基板辺１１１に向かって延びて静電保護回路５のＴＦＴ８０のソース領域８２に到る第２の引き回し部分７１２とを備えている。このため、高電位線７１は、第１の引き回し部分７１１が信号入力線６７と交差部分６７２で交差しているものの、この交差部分６７２は、信号入力線６７のうち、信号入力端子６７０からみたときに静電気保護回路５よりも離れた位置である。
【００８８】
また、低電位線７２も、信号入力端子６７０および静電保護回路５が形成されている領域よりもさらに基板辺１１２の側（データ線駆動回路１０１の側）を通る第１の引き回し部分７２６と、この第１の引き回し部分７２６から基板辺１１１に向かって延びて静電保護回路５のＴＦＴ９０のソース領域９２に到る第２の引き回し部分７２７とを備えている。このため、低電位線７２は、第１の引き回し部分７２６が信号入力線６７と交差部分６７３で交差しているものの、この交差部分６７３は、信号入力線６７のうち、信号入力端子６７０からみたときに静電気保護回路５よりも離れた位置である。
【００８９】
その他の構成は、実施の形態１と同様なので、共通する部分には同一の符号を付して図示することにしてそれらの説明を省略する。
【００９０】
このように、本形態でも、高電位線７１および低電位線７２は、信号入力線６７に対して信号入力端子６７０から静電気保護回路５に到る配線部分６７１とは交差していない。従って、信号入力端子６７０からサージ電圧が入ったときでも、このサージ電圧によって、信号入力線６７と低電位線７２との交差部分、あるいは信号入力線６７と高電位線７１との交差部分で発熱が起こらない。また、信号入力端子６７０からサージ電圧が入ったときでも、このサージ電圧は、層間絶縁膜４を突き抜けて低電位線７２や高電位線７１に抜けるということがない。それ故、液晶装置１００の信頼性を向上することができる。
【００９１】
［その他の実施の形態］
なお、上記の実施の形態１、２、３では、静電気保護回路用のＴＦＴ８０、９０として、シングルゲートのＴＦＴを１つ用いた例であったが、図２１（Ａ）に静電気保護回路用のＰチャネル型のＴＦＴを示すように、例えば、２つのＴＦＴ８０１、８０２を並列に用いて、オン電流の増大を図ってもよい。また、図２１（Ｂ）に静電気保護回路用のＰチャネル型のＴＦＴを示すように、２つのＴＦＴ８０３、８０４を直列に用いて耐圧の向上を図ってもよい。この場合、１つの半導体膜６０に対して２つのゲート電極６５を設けたデュアルゲート構造、あるいは図示を省略するが、３つのゲート電極６５を設けたデュアルゲート構造を採用してもよい。
【００９２】
上記形態では、半導体装置として、アクティブマトリクス型の液晶装置に用いるＴＦＴアレイ基板を例に説明したが、液晶以外の電気光学物質を用いた電気光学装置を構成する半導体装置、あるいは電気光学装置以外の半導体装置に本発明を適用してもよい。
【００９３】
［電子機器への適用］
次に、本発明を適用した液晶装置１００（電気光学装置）を備えた電子機器の一例を、図２２、図２３（Ａ）、（Ｂ）を参照して説明する。
【００９４】
図２２は、上記の各形態に係る電気光学装置と同様に構成された液晶装置１００を備えた電子機器の構成をブロック図である。図２３（Ａ）、（Ｂ）はそれぞれ、本発明に係る液晶装置を用いた電子機器の一例としてのモバイル型のパーソナルコンピュータの説明図、および携帯電話機の説明図である。
【００９５】
図２２において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、Ｒ１０（Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、液晶装置１００を構成するＴＦＴアレイ基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もＴＦＴアレイ基板の上に形成してもよい。
【００９６】
このような構成の電子機器としては、投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００９７】
すなわち、図２３（Ａ）に示すように、パーソナルコンピュータ８０は、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した液晶装置１００を含んで構成される。
【００９８】
また、図２３（Ｂ）に示すように、携帯電話機９０は、複数の操作ボタン９１と、前述した液晶装置１００からなる表示部とを有している。
【００９９】
【発明の効果】
以上説明したように、本発明では、静電気保護回路に定電位を供給するための定電位線は、信号入力線の信号入力端子から静電気保護回路に到る部分とは交差しないように形成されている。このため、信号入力端子からサージ電圧が入ったときでも、このサージ電圧によって、信号入力線と低電位線との交差部分で発熱が起こらない。従って、サージ電圧が入っても信号入力線や低電位線が断線するという不具合の発生を回避できる。また、信号入力端子からサージ電圧が入ったときでも、このサージ電圧は、層間絶縁膜を突き抜けて定電位線に抜けるということがないので、層間ショートを防止できる。それ故、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明を適用した液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】図１のＨ−Ｈ′断面図である。
【図３】図１および図２に示す液晶装置に用いられる駆動回路内蔵型のＴＦＴアレイ基板の構成を模式的に示すブロック図である。
【図４】図１および図２に示す液晶装置において画像表示領域を構成するためにマトリクス状に形成された複数の画素における各種素子、配線などの等価回路図である。
【図５】図１および図２に示す液晶装置において、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板において相隣接する画素の平面図である。
【図６】図１および図２に示す液晶装置の画像表示領域の一部を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図７】図１および図２に示す液晶装置の画像表示領域の周辺領域に形成した周辺回路の平面図である。
【図８】図７に示す駆動回路用のＴＦＴの断面図である。
【図９】本発明の実施の形態１に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す等価回路図である。
【図１０】本発明の実施の形態１に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す平面図である。
【図１１】本発明の実施の形態１に係る液晶装置に用いたＴＦＴアレイ基板において、静電保護回路を構成するＴＦＴや配線の交差部分などを図１０のＣ−Ｃ′線、Ｃ１−Ｃ１′線、およびＣ２−Ｃ２′線で切断したときの断面図である。
【図１２】（Ａ）ないし（Ｄ）は、本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１３】（Ｅ）ないし（Ｇ）は、本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１４】（Ｈ）ないし（Ｋ）は、本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１５】（Ｌ）ないし（Ｏ）は、本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１６】（Ｐ）ないし（Ｓ）は、本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１７】本発明の実施の形態２に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す等価回路図である。
【図１８】本発明の実施の形態２に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す平面図である。
【図１９】本発明の実施の形態３に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す等価回路図である。
【図２０】本発明の実施の形態３に係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す平面図である。
【図２１】（Ａ）、（Ｂ）はそれぞれ、本発明を適用した係る液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路を構成するのに用いられるＴＦＴの説明図である。
【図２２】本発明に係る液晶装置を用いた電子機器の回路構成を示すブロック図である。
【図２３】（Ａ）、（Ｂ）はそれぞれ、本発明に係る液晶装置を用いた電子機器の一例としてのモバイル型のパーソナルコンピュータの説明図、および携帯電話機の説明図である。
【図２４】従来の液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す等価回路図である。
【図２５】従来の液晶装置に用いたＴＦＴアレイ基板において、静電気保護回路およびその周辺のレイアウトを示す平面図である。
【図２６】従来の液晶装置に用いたＴＦＴアレイ基板において、静電保護回路を構成するＴＦＴや配線の交差部分などを図２５のＤ−Ｄ′線、Ｄ１−Ｄ１′線、およびＤ２−Ｄ２′線で切断したときの断面図である。
【符号の説明】
５ 静電気保護回路
１０ ＴＦＴアレイ基板（半導体装置）
１０ｂ ＴＦＴアレイ基板の基体としての基板
３０ 画素スイッチング用のＴＦＴ
６７ 信号入力線
７１ 高電位線（定電位線）
７２ 低電位線（定電位線）
８０、９０ 静電保護回路用のＴＦＴ
１００ 液晶装置
１８０、１９０ 駆動回路用のＴＦＴ
６７０ 信号入力端子
７１０ 高電位が供給される端子
７２０ 低電位が供給される端子
Claims (13)
- 基板上に、複数の信号入力端子と、該複数の信号入力端子の各々から延びて配線される複数本の信号入力線と、該信号入力線のうち、所定の信号入力線の途中位置に電気的に接続する静電気保護回路とを有する半導体装置において、
前記複数の信号入力端子は、前記基板の第１の基板辺に沿って配列され、かつ、前記複数本の信号入力線は、前記複数の信号入力端子の各々から前記基板において前記第１の基板辺と対向する第２の基板辺に向かって延びて配線されるとともに、当該信号入力線の側方位置に前記静電気保護回路が配置されており、
前記静電気保護回路に定電位を供給するために配線される定電位線は、前記静電気保護回路に高電位を供給する高電位線と、前記静電気保護回路に低電位を供給する低電位線とを有し、前記定電位線のうちの少なくとも一方の定電位線は、前記静電気保護回路から見て前記複数の信号入力端子よりも前記第１の基板辺の側を通るように形成されていることを特徴とする半導体装置。 - 請求項１において、前記静電気保護回路は、前記複数の信号入力端子よりも前記第２の基板辺の側に配置されていることを特徴とする半導体装置。
- 請求項２において、前記定電位線のうちの一方の定電位線は、前記静電気保護回路が形成されている領域よりも前記第２の基板辺の側を通って前記静電気保護回路に配線される一方、
他方の定電位線は、前記複数の信号入力端子よりも前記第１の基板辺の側を通って前記静電気保護回路に接続されることを特徴とする半導体装置。 - 請求項２において、前記低電位線および前記高電位線はいずれも、前記複数の信号入力端子よりも前記第１の基板辺の側、あるいは前記静電気保護回路が形成されている領域よりも前記第２の基板辺の側を通って前記静電気保護回路に接続されることを特徴とする半導体装置。
- 請求項１ないし４のいずれかにおいて、前記静電気保護回路は、ノーマリオフ状態となるようにゲートとソースが定電位に固定された薄膜トランジスタを備えていることを特徴とする半導体装置。
- 請求項１ないし４のいずれかにおいて、前記静電気保護回路は、ノーマリオフ状態となるようにゲートとソースが定電位に固定された状態で直列接続された複数の薄膜トランジスタを備えていることを特徴とする半導体装置。
- 請求項６において、前記複数の薄膜トランジスタは、デュアルゲート構造あるいはトリプルゲート構造を備えていることにより、複数の薄膜トランジスタが直列接続された構造になっていることを特徴とする半導体装置。
- 請求項３または４において、前記静電気保護回路は、ノーマリオフ状態となるようにゲートとソースが定電位に固定された状態で直列接続された第１導電型の薄膜トランジスタと第２導電型の薄膜トランジスタを備えていることを特徴とする半導体装置。
- 請求項１ないし４のいずれかにおいて、前記静電気保護回路は、ノーマリオフ状態となるようにゲートとソースが定電位に固定された状態で並列接続された複数の薄膜トランジスタを備えていることを特徴とする半導体装置。
- 請求項５ないし９のいずれかにおいて、前記薄膜トランジスタは、ＬＤＤ構造を備えていることを特徴とする半導体装置。
- 請求項１ないし１０のいずれかに規定する半導体装置を、電 光学物質を保持するトランジスタアレイ基板として用いた電気光学装置であって、前記信号入力線は、前記トランジスタアレイ基板上にマトリクス状に形成された画素を駆動するための駆動回路まで延びていることを特徴とする電気光学装置。
- 請求項１１において、前記トランジスタアレイ基板は、該トランジスタアレイ基板に対向配置された対向基板との間に前記電気光学物質として液晶を保持していることを特徴とする電気光学装置。
- 請求項１１または１２に規定する電気光学装置を備えていることを特徴とする電子機器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001377297A JP3714243B2 (ja) | 2001-12-11 | 2001-12-11 | 半導体装置、電気光学装置、および電子機器 |
| TW091134948A TW589743B (en) | 2001-12-11 | 2002-12-02 | Semiconductor device, electro-optical device and electronic machine |
| US10/314,129 US6847083B2 (en) | 2001-12-11 | 2002-12-09 | Semiconductor device, electro-optic device, and electronic instrument |
| CNB021564094A CN1180303C (zh) | 2001-12-11 | 2002-12-10 | 半导体器件、电光装置和电子设备 |
| KR10-2002-0078119A KR100514509B1 (ko) | 2001-12-11 | 2002-12-10 | 반도체 장치, 전기 광학 장치, 및 전자 기기 |
| CNU022909141U CN2606374Y (zh) | 2001-12-11 | 2002-12-11 | 半导体器件、电光装置和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001377297A JP3714243B2 (ja) | 2001-12-11 | 2001-12-11 | 半導体装置、電気光学装置、および電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003004570A Division JP2003249659A (ja) | 2003-01-10 | 2003-01-10 | 半導体装置、電気光学装置、および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003177423A JP2003177423A (ja) | 2003-06-27 |
| JP3714243B2 true JP3714243B2 (ja) | 2005-11-09 |
Family
ID=19185303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001377297A Expired - Lifetime JP3714243B2 (ja) | 2001-12-11 | 2001-12-11 | 半導体装置、電気光学装置、および電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6847083B2 (ja) |
| JP (1) | JP3714243B2 (ja) |
| KR (1) | KR100514509B1 (ja) |
| CN (2) | CN1180303C (ja) |
| TW (1) | TW589743B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3968713B2 (ja) * | 2003-06-30 | 2007-08-29 | ソニー株式会社 | フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 |
| CN100399133C (zh) * | 2004-03-15 | 2008-07-02 | 友达光电股份有限公司 | 液晶显示板保护电路以及液晶显示器 |
| JP4214946B2 (ja) * | 2004-04-20 | 2009-01-28 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| JP4207858B2 (ja) | 2004-07-05 | 2009-01-14 | セイコーエプソン株式会社 | 半導体装置、表示装置及び電子機器 |
| JP2006309110A (ja) * | 2005-03-31 | 2006-11-09 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、アレイ基板、及び表示装置の製造方法 |
| TWI362902B (en) * | 2008-09-02 | 2012-04-21 | E Ink Holdings Inc | Bistable display device |
| KR101657957B1 (ko) * | 2008-09-12 | 2016-09-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| US8338265B2 (en) * | 2008-11-12 | 2012-12-25 | International Business Machines Corporation | Silicided trench contact to buried conductive layer |
| JP5127853B2 (ja) * | 2010-03-10 | 2013-01-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TWI431388B (zh) | 2010-12-15 | 2014-03-21 | E Ink Holdings Inc | 顯示裝置結構、電泳顯示器之顯示面板結構，以及顯示裝置製造方法 |
| US8673426B2 (en) * | 2011-06-29 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit |
| KR101893922B1 (ko) * | 2011-09-02 | 2018-08-31 | 삼성전자 주식회사 | 사용자 단말기 및 그의 표시 장치 |
| JP6237069B2 (ja) * | 2013-10-01 | 2017-11-29 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
| CN103928459B (zh) * | 2014-03-10 | 2017-02-08 | 上海天马微电子有限公司 | 一种像素阵列基板以及包括其的平板传感器 |
| JP6364891B2 (ja) * | 2014-04-01 | 2018-08-01 | セイコーエプソン株式会社 | 電気光学装置、電子機器および半導体装置 |
| CN106662783B (zh) * | 2014-04-30 | 2018-11-13 | 夏普株式会社 | 有源矩阵基板和具备该有源矩阵基板的显示装置 |
| CN103995407B (zh) * | 2014-05-08 | 2016-08-24 | 京东方科技集团股份有限公司 | 阵列基板和显示面板 |
| CN204669721U (zh) * | 2015-06-15 | 2015-09-23 | 京东方科技集团股份有限公司 | 电路板和液晶显示装置 |
| US10074323B2 (en) * | 2015-06-18 | 2018-09-11 | Panasonic Liquid Crystal Display Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| CN105093751B (zh) * | 2015-08-18 | 2018-09-11 | 京东方科技集团股份有限公司 | 预防esd的goa布局设计 |
| JP6566316B2 (ja) * | 2015-10-23 | 2019-08-28 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 保護回路および電子機器 |
| JP2017103408A (ja) * | 2015-12-04 | 2017-06-08 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN109119455B (zh) | 2018-10-22 | 2020-12-11 | 京东方科技集团股份有限公司 | 导线结构、显示面板、显示装置和制造方法 |
| EP3939394A1 (en) | 2019-05-01 | 2022-01-19 | IO Tech Group, Ltd. | Method to electrically connect chip with top connectors using 3d printing |
| US12044821B2 (en) * | 2019-06-05 | 2024-07-23 | Applied Materials, Inc. | Apertures for flat optical devices |
| US11446750B2 (en) * | 2020-02-03 | 2022-09-20 | Io Tech Group Ltd. | Systems for printing solder paste and other viscous materials at high resolution |
| US11497124B2 (en) | 2020-06-09 | 2022-11-08 | Io Tech Group Ltd. | Methods for printing conformal materials on component edges at high resolution |
| US11691332B2 (en) | 2020-08-05 | 2023-07-04 | Io Tech Group Ltd. | Systems and methods for 3D printing with vacuum assisted laser printing machine |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8621839D0 (en) * | 1986-09-10 | 1986-10-15 | British Aerospace | Electrostatic discharge protection circuit |
| US5036687A (en) * | 1989-07-31 | 1991-08-06 | Nissan Motor Company, Limited | Automotive steering lock system with portable radio code signal transmitter |
| US5182220A (en) * | 1992-04-02 | 1993-01-26 | United Microelectronics Corporation | CMOS on-chip ESD protection circuit and semiconductor structure |
| JP3300023B2 (ja) | 1992-04-28 | 2002-07-08 | セイコーエプソン株式会社 | 信号入力回路およびアクティブマトリクスパネル |
| JPH06303379A (ja) * | 1993-04-14 | 1994-10-28 | Fuji Xerox Co Ltd | 画像読取素子 |
| JP4285792B2 (ja) * | 1997-08-08 | 2009-06-24 | ローム株式会社 | 半導体集積回路装置における静電破壊保護回路 |
| JP3082720B2 (ja) * | 1997-09-05 | 2000-08-28 | 日本電気株式会社 | 半導体集積回路の保護回路 |
| KR100552299B1 (ko) * | 1998-09-16 | 2006-05-24 | 삼성전자주식회사 | 액정 표시 장치 및 이의 검사 방법 |
| US6078068A (en) * | 1998-07-15 | 2000-06-20 | Adaptec, Inc. | Electrostatic discharge protection bus/die edge seal |
-
2001
- 2001-12-11 JP JP2001377297A patent/JP3714243B2/ja not_active Expired - Lifetime
-
2002
- 2002-12-02 TW TW091134948A patent/TW589743B/zh not_active IP Right Cessation
- 2002-12-09 US US10/314,129 patent/US6847083B2/en not_active Expired - Lifetime
- 2002-12-10 KR KR10-2002-0078119A patent/KR100514509B1/ko not_active Expired - Lifetime
- 2002-12-10 CN CNB021564094A patent/CN1180303C/zh not_active Expired - Lifetime
- 2002-12-11 CN CNU022909141U patent/CN2606374Y/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW200301018A (en) | 2003-06-16 |
| TW589743B (en) | 2004-06-01 |
| CN1180303C (zh) | 2004-12-15 |
| KR20030047840A (ko) | 2003-06-18 |
| KR100514509B1 (ko) | 2005-09-14 |
| JP2003177423A (ja) | 2003-06-27 |
| CN1425947A (zh) | 2003-06-25 |
| US6847083B2 (en) | 2005-01-25 |
| US20030107127A1 (en) | 2003-06-12 |
| CN2606374Y (zh) | 2004-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3714243B2 (ja) | 半導体装置、電気光学装置、および電子機器 | |
| JP4003471B2 (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
| CN100394285C (zh) | 电光装置和具备该电光装置的电子设备 | |
| JP2004165621A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法 | |
| JP4063266B2 (ja) | 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器 | |
| JP2003338628A (ja) | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法 | |
| JP2008224722A (ja) | 電気光学装置及び電子機器 | |
| JP2003243658A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法 | |
| JP2003243657A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法 | |
| JP2003255853A (ja) | 電気光学装置、および電子機器 | |
| JPH11183925A (ja) | 液晶装置、及びその製造方法 | |
| JP4000847B2 (ja) | 半導体装置の製造方法 | |
| JP2003249659A (ja) | 半導体装置、電気光学装置、および電子機器 | |
| JP3603902B2 (ja) | 液晶装置 | |
| JP3520739B2 (ja) | 液晶装置 | |
| JP4784291B2 (ja) | 半導体装置および電気光学装置 | |
| JP2003243659A (ja) | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法 | |
| JP2006253173A (ja) | 電気光学装置、その製造方法、及び電子機器 | |
| JP3987450B2 (ja) | 液晶装置 | |
| JP2008205248A (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 | |
| KR101097790B1 (ko) | 액정표시소자 | |
| JP2003280032A (ja) | 液晶表示装置 | |
| JP2004165622A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法 | |
| JP5032160B2 (ja) | 表示装置及びその製造方法 | |
| JP2003307739A (ja) | 液晶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050815 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3714243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |