JP3217677B2 - 高周波用半導体装置 - Google Patents
高周波用半導体装置Info
- Publication number
- JP3217677B2 JP3217677B2 JP34229695A JP34229695A JP3217677B2 JP 3217677 B2 JP3217677 B2 JP 3217677B2 JP 34229695 A JP34229695 A JP 34229695A JP 34229695 A JP34229695 A JP 34229695A JP 3217677 B2 JP3217677 B2 JP 3217677B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- insulating substrate
- semiconductor device
- frequency
- frequency transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯から
ミリ波帯領域の高周波用として用いられる半導体装置に
関し、特に、高周波信号の特性を劣化させることなく半
導体素子や回路部品に信号を伝送することが出来る半導
体装置に関する。
ミリ波帯領域の高周波用として用いられる半導体装置に
関し、特に、高周波信号の特性を劣化させることなく半
導体素子や回路部品に信号を伝送することが出来る半導
体装置に関する。
【０００２】
【従来技術】従来、マイクロ波帯からミリ波帯領域の高
周波用として用いられる半導体装置では、図７（ａ）に
示すように、誘電体からなる絶縁基板２２と蓋体２３に
より形成されたキャビティ２４内に半導体素子（ＩＣ）
２５を搭載して気密に封止している。そして信号等の入
出力は、絶縁基板２２表面に形成されたストリップ線路
等の高周波用伝送線路２６を通じ、ＩＣとボンディング
ワイヤ等によって接続されている。また他の方法として
図７（ｂ）に示すように、絶縁基板２２の底面に高周波
用伝送線路２６を形成し、この伝送線路２６とＩＣ２５
とをスルーホール２７を通じて接続されたものも提案さ
れている。さらに、図７（ｃ）に示すように、半導体装
置の底面に形成した伝送線路２６を半導体装置の側面を
経由して表面の伝送線路に接続して信号等を伝送するも
のも提案されている。（特開昭６１−１６８９３９
号）。
周波用として用いられる半導体装置では、図７（ａ）に
示すように、誘電体からなる絶縁基板２２と蓋体２３に
より形成されたキャビティ２４内に半導体素子（ＩＣ）
２５を搭載して気密に封止している。そして信号等の入
出力は、絶縁基板２２表面に形成されたストリップ線路
等の高周波用伝送線路２６を通じ、ＩＣとボンディング
ワイヤ等によって接続されている。また他の方法として
図７（ｂ）に示すように、絶縁基板２２の底面に高周波
用伝送線路２６を形成し、この伝送線路２６とＩＣ２５
とをスルーホール２７を通じて接続されたものも提案さ
れている。さらに、図７（ｃ）に示すように、半導体装
置の底面に形成した伝送線路２６を半導体装置の側面を
経由して表面の伝送線路に接続して信号等を伝送するも
のも提案されている。（特開昭６１−１６８９３９
号）。
【０００３】
【発明が解決しようとする課題】しかしながら、図７
（ａ）や図７（ｃ）に示されるように、ＩＣ搭載面に伝
送線路２６を形成し、伝送線路２６が蓋体２３の側壁を
通過する場合、側壁通過部で信号線路がマイクロストリ
ップ線路からストリップ線路へと変換されるため信号線
路幅を狭くする必要がある。その結果、この変換部で反
射損、放射損が発生しやすいため高周波信号の特性劣化
がおこりやすくなるという問題がある。
（ａ）や図７（ｃ）に示されるように、ＩＣ搭載面に伝
送線路２６を形成し、伝送線路２６が蓋体２３の側壁を
通過する場合、側壁通過部で信号線路がマイクロストリ
ップ線路からストリップ線路へと変換されるため信号線
路幅を狭くする必要がある。その結果、この変換部で反
射損、放射損が発生しやすいため高周波信号の特性劣化
がおこりやすくなるという問題がある。
【０００４】また、ＩＣ搭載面の側面に伝送線路を形成
する関係上、半導体装置自体が必然的に大きくなるため
回路基板の小型化が困難であった。図７（ｂ）は、この
問題に対して、スル−ホ−ル、ビアホ−ルを用いて底面
の伝送線路と電気的に接続して、外部回路基板に面実装
を可能としたものである。しかし、この図７（ｂ）の構
造においては、伝送する信号の使用周波数が１０ＧＨｚ
以上になるとスルーホールでの透過損失が急激に大きく
なるために、マイクロ波帯からミリ波帯領域の信号を特
性劣化無しで伝送することが非常に困難であった。
する関係上、半導体装置自体が必然的に大きくなるため
回路基板の小型化が困難であった。図７（ｂ）は、この
問題に対して、スル−ホ−ル、ビアホ−ルを用いて底面
の伝送線路と電気的に接続して、外部回路基板に面実装
を可能としたものである。しかし、この図７（ｂ）の構
造においては、伝送する信号の使用周波数が１０ＧＨｚ
以上になるとスルーホールでの透過損失が急激に大きく
なるために、マイクロ波帯からミリ波帯領域の信号を特
性劣化無しで伝送することが非常に困難であった。
【０００５】従って、本発明の目的は、マイクロ波から
ミリ波帯領域でも使用可能でかつ信号の特性劣化が非常
に少ない半導体装置、特に面実装形半導体装置として適
した高周波用半導体装置を提供するものである。
ミリ波帯領域でも使用可能でかつ信号の特性劣化が非常
に少ない半導体装置、特に面実装形半導体装置として適
した高周波用半導体装置を提供するものである。
【０００６】
【課題を解決するための手段】本発明者等は、高周波用
としての半導体装置において、信号の特性の劣化なしに
面実装可能な半導体装置の構造について検討を重ねた結
果、誘電体材料からなる絶縁基板と蓋体により形成され
るキャビティ内部に半導体素子が搭載された半導体装置
において、前記キャビティ内部の前記絶縁基板の表面
に、前記半導体素子と電気的に接続された第１の高周波
用伝送線路と、前記絶縁基板の底面に第２の高周波用伝
送線路とを、前記絶縁基板を介して対峙する位置に形成
して電磁結合させるとともに、前記第２の高周波用伝送
線路の一部に外部回路基板に直接半田実装可能な接続端
子を形成したことを特徴とするものである。
としての半導体装置において、信号の特性の劣化なしに
面実装可能な半導体装置の構造について検討を重ねた結
果、誘電体材料からなる絶縁基板と蓋体により形成され
るキャビティ内部に半導体素子が搭載された半導体装置
において、前記キャビティ内部の前記絶縁基板の表面
に、前記半導体素子と電気的に接続された第１の高周波
用伝送線路と、前記絶縁基板の底面に第２の高周波用伝
送線路とを、前記絶縁基板を介して対峙する位置に形成
して電磁結合させるとともに、前記第２の高周波用伝送
線路の一部に外部回路基板に直接半田実装可能な接続端
子を形成したことを特徴とするものである。
【０００７】その電磁結合形態としては、前記絶縁基板
内にアース層を形成するとともに、該アース層にスロッ
ト孔を形成し、前記第１の高周波用伝送線路と、前記第
２の高周波用伝送線路とを前記スロット孔を介して対峙
する位置に形成して電磁結合させるか、あるいは、前記
絶縁基板のキャビティ内部の表面において、前記第１の
高周波用伝送線路の終端部を取り囲むように第１のアー
ス層を形成し、前記絶縁基板の底面の前記第２の高周波
用伝送線路の終端部を取り囲むように第２のアース層を
形成するとともに、前記第１および第２の高周波用伝送
線路の終端部が前記絶縁基板を介して対峙する位置に形
成して電磁結合させたことを特徴とするものであり、こ
れらの線路は、ストリップ線路、マイクロストリップ線
路、コプレーナ線路、グランド付きコプレーナ線路のう
ちの１種以上であることを特徴とするものである。
内にアース層を形成するとともに、該アース層にスロッ
ト孔を形成し、前記第１の高周波用伝送線路と、前記第
２の高周波用伝送線路とを前記スロット孔を介して対峙
する位置に形成して電磁結合させるか、あるいは、前記
絶縁基板のキャビティ内部の表面において、前記第１の
高周波用伝送線路の終端部を取り囲むように第１のアー
ス層を形成し、前記絶縁基板の底面の前記第２の高周波
用伝送線路の終端部を取り囲むように第２のアース層を
形成するとともに、前記第１および第２の高周波用伝送
線路の終端部が前記絶縁基板を介して対峙する位置に形
成して電磁結合させたことを特徴とするものであり、こ
れらの線路は、ストリップ線路、マイクロストリップ線
路、コプレーナ線路、グランド付きコプレーナ線路のう
ちの１種以上であることを特徴とするものである。
【０００８】
【作用】本発明によれば、誘電体材料からなる絶縁基板
と蓋体により形成されるキャビティ内部においてＩＣ素
子と電気的に接続された第１の高周波用伝送線路と、前
記絶縁基板の底面に第２の高周波用伝送線路とを、前記
絶縁基板を介して対峙する位置に形成して電磁結合させ
ることにより、伝送線路が蓋体の側壁を通過することな
く結合できるために、側壁通過部において信号線路がマ
イクロストリップ線路からストリップ線路へと変換され
るための反射損、放射損の発生がなく、またスルーホー
ルやビアホール等による透過損失の影響を受けることが
ないため、高周波信号を伝送損失を抑制して伝送でき
る。
と蓋体により形成されるキャビティ内部においてＩＣ素
子と電気的に接続された第１の高周波用伝送線路と、前
記絶縁基板の底面に第２の高周波用伝送線路とを、前記
絶縁基板を介して対峙する位置に形成して電磁結合させ
ることにより、伝送線路が蓋体の側壁を通過することな
く結合できるために、側壁通過部において信号線路がマ
イクロストリップ線路からストリップ線路へと変換され
るための反射損、放射損の発生がなく、またスルーホー
ルやビアホール等による透過損失の影響を受けることが
ないため、高周波信号を伝送損失を抑制して伝送でき
る。
【０００９】また、外部電気回路基板への接続を金属ピ
ン等により行うと、信号の周波数が１０ＧＨｚ以上とな
ると伝送損失が生じる（具体的には、Ｓ１１＞−１０ｄ
Ｂ、Ｓ２１＜−５ｄＢ）が、前記底面に形成された高周
波用伝送線路の一部に接続端子を形成し、この接続端子
により外部電気回路基板に直接半田実装するように構成
することにより、接続端子と高周波用伝送線路間の損失
もなく、外部電気回路と接続することができる。
ン等により行うと、信号の周波数が１０ＧＨｚ以上とな
ると伝送損失が生じる（具体的には、Ｓ１１＞−１０ｄ
Ｂ、Ｓ２１＜−５ｄＢ）が、前記底面に形成された高周
波用伝送線路の一部に接続端子を形成し、この接続端子
により外部電気回路基板に直接半田実装するように構成
することにより、接続端子と高周波用伝送線路間の損失
もなく、外部電気回路と接続することができる。
【００１０】さらに、高周波用伝送線路間の電磁結合構
造としては、前記絶縁基板内にアース層を形成するとと
もに、該アース層にスロット孔を形成し、前記第１の高
周波用伝送線路と、前記第２の高周波用伝送線路とを前
記スロット孔を介して対峙する位置に形成して電磁結合
させたり、前記絶縁基板のキャビティ内部の表面におい
て、前記第１の高周波用伝送線路の終端部を取り囲むよ
うに第１のアース層を形成し、前記絶縁基板の底面の前
記第２の高周波用伝送線路の終端部を取り囲むように第
２のアース層を形成するとともに、前記第１および第２
の高周波用伝送線路の終端部が前記絶縁基板を介して対
峙する位置に形成して電磁結合させることにより、伝送
線路間での信号の損失なく信号の伝達が可能となる。
造としては、前記絶縁基板内にアース層を形成するとと
もに、該アース層にスロット孔を形成し、前記第１の高
周波用伝送線路と、前記第２の高周波用伝送線路とを前
記スロット孔を介して対峙する位置に形成して電磁結合
させたり、前記絶縁基板のキャビティ内部の表面におい
て、前記第１の高周波用伝送線路の終端部を取り囲むよ
うに第１のアース層を形成し、前記絶縁基板の底面の前
記第２の高周波用伝送線路の終端部を取り囲むように第
２のアース層を形成するとともに、前記第１および第２
の高周波用伝送線路の終端部が前記絶縁基板を介して対
峙する位置に形成して電磁結合させることにより、伝送
線路間での信号の損失なく信号の伝達が可能となる。
【００１１】
【発明の実施の形態】本発明の高周波用半導体装置の一
例を図１に示した。図１によれば、高周波用半導体装置
１は、誘電体材料からなる絶縁基板２と蓋体３によりキ
ャビティ４が形成されており、そのキャビティ４内に
は、ＩＣ等の半導体素子５が搭載されている。絶縁基板
２を構成する誘電体材料としては誘電率が１０以下、特
に６以下のセラミックス、ガラスセラミックス、セラミ
ック金属複合材料、ガラス有機樹脂系複合材料等が使用
できる。
例を図１に示した。図１によれば、高周波用半導体装置
１は、誘電体材料からなる絶縁基板２と蓋体３によりキ
ャビティ４が形成されており、そのキャビティ４内に
は、ＩＣ等の半導体素子５が搭載されている。絶縁基板
２を構成する誘電体材料としては誘電率が１０以下、特
に６以下のセラミックス、ガラスセラミックス、セラミ
ック金属複合材料、ガラス有機樹脂系複合材料等が使用
できる。
【００１２】一方、蓋体３は、キャビティからの電磁波
が外部に漏洩するのを防止できる材料から構成すること
が望ましく、セラミックス、セラミック金属複合材料、
ガラスセラミックス等が使用できるが、これらの材料中
に電磁波を吸収させることのできるカーボン等の電磁波
吸収物質を分散させたり、蓋体の表面にこれらの電磁波
吸収物質を塗布することもできる。
が外部に漏洩するのを防止できる材料から構成すること
が望ましく、セラミックス、セラミック金属複合材料、
ガラスセラミックス等が使用できるが、これらの材料中
に電磁波を吸収させることのできるカーボン等の電磁波
吸収物質を分散させたり、蓋体の表面にこれらの電磁波
吸収物質を塗布することもできる。
【００１３】本発明によれば、上記の半導体装置におい
て、半導体素子５に信号を伝送する線路として、ストリ
ップ線路、マイクロストリップ線路、コプレーナ線路、
グランド付きコプレ−ナ線路のうちの１つの高周波用伝
送線路がキャビティ４内の絶縁基板２の表面に形成され
ている。図１は、伝送線路がマイクロストリップ線路の
場合の構造を示すものである。図１によれば、絶縁基板
２内にはアース層６が形成され、絶縁基板２表面に形成
されたストリップ導体路７によりマイクロストリップ線
路８が形成されている。また、半導体装置１の底面に
も、ストリップ導体路９が形成され、アース層６間にお
いてマイクロストリップ線路１０が形成されている。
て、半導体素子５に信号を伝送する線路として、ストリ
ップ線路、マイクロストリップ線路、コプレーナ線路、
グランド付きコプレ−ナ線路のうちの１つの高周波用伝
送線路がキャビティ４内の絶縁基板２の表面に形成され
ている。図１は、伝送線路がマイクロストリップ線路の
場合の構造を示すものである。図１によれば、絶縁基板
２内にはアース層６が形成され、絶縁基板２表面に形成
されたストリップ導体路７によりマイクロストリップ線
路８が形成されている。また、半導体装置１の底面に
も、ストリップ導体路９が形成され、アース層６間にお
いてマイクロストリップ線路１０が形成されている。
【００１４】そして、このマイクロストリップ線路８と
マイクロストリップ線路１０とは、アース層６に形成さ
れたスロット孔１１を介して対峙する位置に形成される
ことにより電磁結合され、損失のない信号の伝送が行わ
れる。なお、このスロット孔１１は複数個形成されてい
てもよい。
マイクロストリップ線路１０とは、アース層６に形成さ
れたスロット孔１１を介して対峙する位置に形成される
ことにより電磁結合され、損失のない信号の伝送が行わ
れる。なお、このスロット孔１１は複数個形成されてい
てもよい。
【００１５】このスロット孔１１を介したストリップ導
体路７、９は、図２の配置図における平面図（ａ）と断
面図（ｂ）に示すように、スロット孔１１を挟んで伝送
信号の１／２波長で重なる対峙位置に形成されることが
望ましく、スロット孔１１の形状は、長辺と短辺とから
なる長方形の孔であり、スロット孔の形状は、使用周波
数の特定と周波数の帯域幅を特定することができる。そ
のためスロット孔の長辺は信号周波数の１／２波長相当
長さにするのが望ましく、スロット孔の短辺は１／５波
長相当長さから１／５０波長相当長さに設定すると、帯
域幅は３ＧＨｚ〜１０ＧＨｚに制御することが出来る。
体路７、９は、図２の配置図における平面図（ａ）と断
面図（ｂ）に示すように、スロット孔１１を挟んで伝送
信号の１／２波長で重なる対峙位置に形成されることが
望ましく、スロット孔１１の形状は、長辺と短辺とから
なる長方形の孔であり、スロット孔の形状は、使用周波
数の特定と周波数の帯域幅を特定することができる。そ
のためスロット孔の長辺は信号周波数の１／２波長相当
長さにするのが望ましく、スロット孔の短辺は１／５波
長相当長さから１／５０波長相当長さに設定すると、帯
域幅は３ＧＨｚ〜１０ＧＨｚに制御することが出来る。
【００１６】また、この配置構造において、ストリップ
導体路７、９の端部１２、１３は、高周波信号の反射を
少なく終端させるために、図３に示すように、導体路幅
を多段にあるいは扇状に拡げた形状とすることが望まし
い。また、端部１２、１３において、さらに高周波信号
の特性を向上させ、かつ伝送線路端部及びスロット孔周
辺からの漏れ波を防御するために、図４に示すように、
スロット孔１１周辺と導体路７、９の端部１２、１３の
周辺に第２のアース層１４を半円状に配置し、その第２
のアース層１４と絶縁基板２内のアース層６とを複数の
ビアホール１５により、端部１２、１３またはスロット
孔１１の周囲を取り囲むように形成することが望まし
い。この時のビアホール１５間の間隔は信号波長の１／
４以下に設定される。
導体路７、９の端部１２、１３は、高周波信号の反射を
少なく終端させるために、図３に示すように、導体路幅
を多段にあるいは扇状に拡げた形状とすることが望まし
い。また、端部１２、１３において、さらに高周波信号
の特性を向上させ、かつ伝送線路端部及びスロット孔周
辺からの漏れ波を防御するために、図４に示すように、
スロット孔１１周辺と導体路７、９の端部１２、１３の
周辺に第２のアース層１４を半円状に配置し、その第２
のアース層１４と絶縁基板２内のアース層６とを複数の
ビアホール１５により、端部１２、１３またはスロット
孔１１の周囲を取り囲むように形成することが望まし
い。この時のビアホール１５間の間隔は信号波長の１／
４以下に設定される。
【００１７】また、半導体装置１の底面に形成されたス
トリップ導体路９の一部には、接続端子１６が形成され
ている。この接続端子１６には、例えば、半田ボ−ル１
７が半田等により取付けられており、この半田ボール１
７を介して外部電気回路基板と半田により接続すること
ができる。なお、接続方法については、上記以外に銀ロ
ウや金バンプを用いた接続方法でも差しつかえない。
トリップ導体路９の一部には、接続端子１６が形成され
ている。この接続端子１６には、例えば、半田ボ−ル１
７が半田等により取付けられており、この半田ボール１
７を介して外部電気回路基板と半田により接続すること
ができる。なお、接続方法については、上記以外に銀ロ
ウや金バンプを用いた接続方法でも差しつかえない。
【００１８】なお、ＩＣ素子５は、ストリップ導体路７
の上に半田等により直接形成されることにより、伝送損
失なく接続することができるが、導体路７とＩＣ素子５
との接続方法としては、これに限られるものではなく、
例えば、金リボンや数本のワイヤボンディングにより接
続したり、ポリイミド等の基板にＣｕ等の導体を形成し
た導体板等により接続することもできる。
の上に半田等により直接形成されることにより、伝送損
失なく接続することができるが、導体路７とＩＣ素子５
との接続方法としては、これに限られるものではなく、
例えば、金リボンや数本のワイヤボンディングにより接
続したり、ポリイミド等の基板にＣｕ等の導体を形成し
た導体板等により接続することもできる。
【００１９】また、本発明の半導体装置における伝送線
路を電磁結合させるための構造としてコプレーナ線路の
場合について図５にその構造の概略配置図を示した。
（ａ）は半導体装置の概略図であり、（ｂ）はその伝送
線路間の結合構造の平面図である。図５によれば、キャ
ビティ４内の絶縁基板２の表面にＩＣ素子５と接続され
た導体路１８を形成し、また絶縁基板２の底面に導体路
１９が絶縁基板２を介して対峙する位置に形成されてい
る。この導体路１８および導体路１９の終端部では、い
ずれも終端部の線幅が小さくなるように形成され、その
線幅の狭い部分は導体路１９または導体路１９とが重な
るように対峙されている。重なる部分の長さは、信号周
波数の１／４波長から１／２波長相当長さであることが
望ましい。
路を電磁結合させるための構造としてコプレーナ線路の
場合について図５にその構造の概略配置図を示した。
（ａ）は半導体装置の概略図であり、（ｂ）はその伝送
線路間の結合構造の平面図である。図５によれば、キャ
ビティ４内の絶縁基板２の表面にＩＣ素子５と接続され
た導体路１８を形成し、また絶縁基板２の底面に導体路
１９が絶縁基板２を介して対峙する位置に形成されてい
る。この導体路１８および導体路１９の終端部では、い
ずれも終端部の線幅が小さくなるように形成され、その
線幅の狭い部分は導体路１９または導体路１９とが重な
るように対峙されている。重なる部分の長さは、信号周
波数の１／４波長から１／２波長相当長さであることが
望ましい。
【００２０】また、各導体路１８の終端部周辺には、第
１のアース層２０が形成されている。また、底面に形成
された導体路１９の終端部周辺においても同様に第２の
アース層２１が形成されている。
１のアース層２０が形成されている。また、底面に形成
された導体路１９の終端部周辺においても同様に第２の
アース層２１が形成されている。
【００２１】上記の構成によれば、導体路１８と第１の
アース層２０間で、また導体路１９と第２のアース層２
１との間でコプレーナ線路が形成され、また、これらの
コプレーナ線路は、絶縁基板２を介して上記のように位
置に対峙させることにより２つのコプレーナ線路間を電
磁結合することができる。
アース層２０間で、また導体路１９と第２のアース層２
１との間でコプレーナ線路が形成され、また、これらの
コプレーナ線路は、絶縁基板２を介して上記のように位
置に対峙させることにより２つのコプレーナ線路間を電
磁結合することができる。
【００２２】そして、かかる構成においても、導体路１
９の一部に接続端子１６を形成することにより信号の伝
送損失なく、外部電気回路と接続することができる。
９の一部に接続端子１６を形成することにより信号の伝
送損失なく、外部電気回路と接続することができる。
【００２３】以上の様に構成された本発明の高周波用半
導体装置において、図１の半導体装置において、例とし
て誘電率５．５、誘電損失１５．０×１０-4（測定周波
数１２ＧＨｚ）の誘電体材料と、誘電率８．９、誘電損
失９．０×１０-4（測定周波数１０．５ＧＨｚ）の誘電
体材料と、導体に銅またはタングステンを用いて半導体
装置を作製した。半導体装置の入力部における伝送特性
をネットワ−クアナライザ−により測定した。図６にそ
の結果を示す。この図６から半導体装置は２０ＧＨｚを
中心周波数として、帯域幅５．５ＧＨｚ、Ｓ１１：−２
０〜−３５ｄＢ、Ｓ２１：−０．８ｄＢ以上の特性が得
られ、２０ＧＨｚ近傍では高周波信号の特性劣化がほと
んど認められない。
導体装置において、図１の半導体装置において、例とし
て誘電率５．５、誘電損失１５．０×１０-4（測定周波
数１２ＧＨｚ）の誘電体材料と、誘電率８．９、誘電損
失９．０×１０-4（測定周波数１０．５ＧＨｚ）の誘電
体材料と、導体に銅またはタングステンを用いて半導体
装置を作製した。半導体装置の入力部における伝送特性
をネットワ−クアナライザ−により測定した。図６にそ
の結果を示す。この図６から半導体装置は２０ＧＨｚを
中心周波数として、帯域幅５．５ＧＨｚ、Ｓ１１：−２
０〜−３５ｄＢ、Ｓ２１：−０．８ｄＢ以上の特性が得
られ、２０ＧＨｚ近傍では高周波信号の特性劣化がほと
んど認められない。
【００２４】次に図７（ｂ）で示される従来の構造の半
導体装置において、誘電率５．５、誘電損失４５．０×
１０-4（測定周波数６０ＧＨｚ）の誘電体材料と底面に
形成された伝送線路間を径１００μｍの銅導体からなる
ビアホ−ルで接続した半導体装置をネットワ−クアナラ
イザ−で同様に測定し、図８にその結果を示した。図８
の結果から、ビアホ−ルにて伝送線路を接続した場合、
周波数が２０ＧＨｚ以上でＳ１１：−２０ｄＢ以上、Ｓ
２１：−５０ｄＢ以下となることから、高周波信号を半
導体素子に伝送することは不可能であることがわかっ
た。
導体装置において、誘電率５．５、誘電損失４５．０×
１０-4（測定周波数６０ＧＨｚ）の誘電体材料と底面に
形成された伝送線路間を径１００μｍの銅導体からなる
ビアホ−ルで接続した半導体装置をネットワ−クアナラ
イザ−で同様に測定し、図８にその結果を示した。図８
の結果から、ビアホ−ルにて伝送線路を接続した場合、
周波数が２０ＧＨｚ以上でＳ１１：−２０ｄＢ以上、Ｓ
２１：−５０ｄＢ以下となることから、高周波信号を半
導体素子に伝送することは不可能であることがわかっ
た。
【００２５】
【発明の効果】以上詳述した通り、本発明の高周波用半
導体装置においては、伝送線路をアース層に形成したス
ロット孔を介して対峙させたり、前記第１の高周波用伝
送線路の終端部を取り囲むように第１のアース層を形成
し、また前記絶縁基板の底面の前記第２の高周波用伝送
線路の終端部を取り囲むように第２のアース層を形成す
るとともに、前記第１および第２の高周波用伝送線路の
終端部が前記絶縁基板を介して対峙させることによって
電磁結合させたことにより、反射損、放射損の発生やス
ルーホール等による透過損失の影響を受けることがない
ため、特性劣化の少ない高周波の信号を半導体素子に入
出力することが可能となり、かつ外部電気回路基板に半
導体装置を直接半田等で面実装することができるため、
回路基板の小型化が可能となる。
導体装置においては、伝送線路をアース層に形成したス
ロット孔を介して対峙させたり、前記第１の高周波用伝
送線路の終端部を取り囲むように第１のアース層を形成
し、また前記絶縁基板の底面の前記第２の高周波用伝送
線路の終端部を取り囲むように第２のアース層を形成す
るとともに、前記第１および第２の高周波用伝送線路の
終端部が前記絶縁基板を介して対峙させることによって
電磁結合させたことにより、反射損、放射損の発生やス
ルーホール等による透過損失の影響を受けることがない
ため、特性劣化の少ない高周波の信号を半導体素子に入
出力することが可能となり、かつ外部電気回路基板に半
導体装置を直接半田等で面実装することができるため、
回路基板の小型化が可能となる。
【図１】本発明の高周波用半導体装置の一例を示す概略
図である。
図である。
【図２】図１におけるストリップ導体路の配置図であ
り、（ａ）は平面図、（ｂ）は断面図である。
り、（ａ）は平面図、（ｂ）は断面図である。
【図３】本発明の半導体装置における伝送線路の端部の
好適な形状を説明するための図である。
好適な形状を説明するための図である。
【図４】本発明の半導体装置における伝送線路の端部の
他の好適な形状を説明するための図である。
他の好適な形状を説明するための図である。
【図５】本発明の高周波用半導体装置の他の例を示すも
ので、（ａ）は概略配置図、（ｂ）は伝送線路の結合構
造を説明するための平面図である。
ので、（ａ）は概略配置図、（ｂ）は伝送線路の結合構
造を説明するための平面図である。
【図６】図１の本発明の半導体装置による伝送特性を示
す図である。
す図である。
【図７】従来の高周波用半導体装置の構造を説明するた
めの図であり、（ａ）〜（ｃ）はその一例を説明するた
めの概略図である。
めの図であり、（ａ）〜（ｃ）はその一例を説明するた
めの概略図である。
【図８】図７（ｂ）の構造の半導体装置の伝送特性を示
す図である。
す図である。
１ 高周波用半導体装置 ２ 絶縁基板 ３ 蓋体 ４ キャビティ ５ 半導体素子 ６ アース層 ７，９ ストリップ導体路 ８，１０マイクロストリップ線路 １１ スロット孔 １２，１３ 端部 １４ 第２のアース層 １５ ビアホール １６ 接続端子 １７ 半田ボ−ル
Claims (3)
- 【請求項１】誘電体材料からなる絶縁基板と蓋体により
形成されるキャビティ内部に半導体素子が搭載された半
導体装置において、前記キャビティ内部の前記絶縁基板
の表面に、前記半導体素子と電気的に接続された第１の
高周波用伝送線路と、前記絶縁基板の底面に第２の高周
波用伝送線路とを形成してなり、前記絶縁基板内にアー
ス層を形成するとともに、該アース層にスロット孔を形
成し、前記第１の高周波用伝送線路と、前記第２の高周
波伝送線路とを前記スロットを介して対峙する位置に形
成して電磁結合させるとともに、前記第２の高周波用伝
送線路の一部に外部回路基板に直接半田実装可能な接続
端子を形成したことを特徴とする高周波用半導体装置。 - 【請求項２】誘電体材料からなる絶縁基板と蓋体により
形成されるキャビティ内部に半導体素子が搭載された半
導体装置において、前記キャビティ内部の前記絶縁基板
の表面に、前記半導体素子と電気的に接続された第１の
高周波用伝送線路と、前記絶縁基板の底面に第２の高周
波用伝送線路と形成し、前記絶縁基板表面に前記第１の
高周波用伝送線路の終端部を取り囲むように第１のアー
ス層を形成し、前記絶縁基板の底面に前記第２の高周波
用伝送線路の終端部を取り囲むように第２のアース層を
形成するとともに、前記第１および第２の高周波用伝送
線路の終端部を前記絶縁基板を介して対峙する位置に形
成して電磁結合させたことを特徴とする高周波用半導体
装置。 - 【請求項３】前記第１の高周波用伝送線路および第２の
高周波用伝送線路が、ストリップ線路、マイクロストリ
ップ線路、コプレーナ線路、グランド付きコプレーナ線
路のうちの１種以上であることを特徴とする請求項１ま
たは請求項２記載の高周波用半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34229695A JP3217677B2 (ja) | 1995-12-28 | 1995-12-28 | 高周波用半導体装置 |
| US08/884,223 US5952709A (en) | 1995-12-28 | 1997-06-27 | High-frequency semiconductor device and mounted structure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34229695A JP3217677B2 (ja) | 1995-12-28 | 1995-12-28 | 高周波用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186268A JPH09186268A (ja) | 1997-07-15 |
| JP3217677B2 true JP3217677B2 (ja) | 2001-10-09 |
Family
ID=18352637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34229695A Expired - Lifetime JP3217677B2 (ja) | 1995-12-28 | 1995-12-28 | 高周波用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3217677B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168901A (ja) * | 2001-11-29 | 2003-06-13 | Kyocera Corp | 電子部品装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3427040B2 (ja) * | 1996-02-29 | 2003-07-14 | 京セラ株式会社 | 高周波用パッケージ |
| JP3439967B2 (ja) * | 1997-11-28 | 2003-08-25 | 京セラ株式会社 | 高周波半導体素子用パッケージ |
| JP3859340B2 (ja) * | 1998-01-06 | 2006-12-20 | 三菱電機株式会社 | 半導体装置 |
| US6483406B1 (en) * | 1998-07-31 | 2002-11-19 | Kyocera Corporation | High-frequency module using slot coupling |
| JP2000228461A (ja) * | 1998-09-29 | 2000-08-15 | Kyocera Corp | 高周波用配線基板 |
| JP2003204211A (ja) * | 2002-09-30 | 2003-07-18 | Nec Corp | マイクロ波・ミリ波回路装置 |
| CN110444532A (zh) * | 2019-07-17 | 2019-11-12 | 中电国基南方集团有限公司 | 一种htcc工艺的v波段小孔耦合型无引线表贴外壳 |
-
1995
- 1995-12-28 JP JP34229695A patent/JP3217677B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168901A (ja) * | 2001-11-29 | 2003-06-13 | Kyocera Corp | 電子部品装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186268A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057600A (en) | Structure for mounting a high-frequency package | |
| JP2005086603A (ja) | 電子部品モジュールおよびその製造方法 | |
| JP3457802B2 (ja) | 高周波用半導体装置 | |
| JP3217677B2 (ja) | 高周波用半導体装置 | |
| JP3537626B2 (ja) | 高周波用パッケージ | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP3631667B2 (ja) | 配線基板およびその導波管との接続構造 | |
| JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| JP3398282B2 (ja) | 高周波用半導体装置 | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3112253B2 (ja) | 高周波用半導体装置 | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
| JP3176337B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP4363717B2 (ja) | 高周波半導体装置 | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |