JP3792216B2 - Method for forming thin film resistive layer, conductive substrate with thin film resistive layer, and circuit board material with resistive layer - Google Patents
Method for forming thin film resistive layer, conductive substrate with thin film resistive layer, and circuit board material with resistive layer Download PDFInfo
- Publication number
- JP3792216B2 JP3792216B2 JP2003186171A JP2003186171A JP3792216B2 JP 3792216 B2 JP3792216 B2 JP 3792216B2 JP 2003186171 A JP2003186171 A JP 2003186171A JP 2003186171 A JP2003186171 A JP 2003186171A JP 3792216 B2 JP3792216 B2 JP 3792216B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resistance layer
- conductive substrate
- bath
- resistive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント抵抗回路板等の作成に有用な薄膜抵抗層付き導電性基材に関するものであり、特に、該薄膜抵抗層付き導電性基材を構成する導電性基材に薄膜抵抗層をめっきにより形成するめっき浴、そのめっき方法に関するものである。
【０００２】
【従来の技術】
抵抗体を内蔵するプリント回路基板材料（以下抵抗回路基板材料または薄膜抵抗層付き回路基板材料と言う）は、一般に絶縁基板と、導電性基板等の上に接合された抵抗層及び該抵抗層に接合された銅箔等の高導電性基材からなる抵抗層付き導電性基材との積層体の形態で提供される。
【０００３】
抵抗回路基板材料を使用したプリント抵抗回路の作成は、目的とする回路のパターンに従って絶縁領域（絶縁基板上の全ての抵抗層付き導電性基材が除去される）、抵抗領域（高導電性基材が除去される）、並びに導体領域（全て残す）が、サブトラクティブ法（マスクエッチング法）により形成される。
【０００４】
従来、抵抗層を形成する材料としてはカーボン系の抵抗材料が一般的であるが、その他に金属薄膜を利用したものとして、リンを含む電気Niめっき（例えば特許文献１，２参照）、Snを含む電気Niめっき（例えば特許文献３参照）等が提案されている。しかし、この種の金属薄膜抵抗層では、膜厚を薄くすることでシート抵抗の高い膜を得ることは可能であるが、一般に膜厚を薄くすると金属膜の均一性が失われ、一定のシート抵抗が得られないため、その薄さには限界があった。
【０００５】
【特許文献１】
特開昭４８−７３７６２号公報
【特許文献２】
特公表Ｓ６３−５００１３３号公報
【特許文献３】
特開昭５４−７２４６８号公報
【０００６】
【発明が解決しようとする課題】
即ち、抵抗層付き導電性基材の製造は、導電性基材上に薄膜抵抗層を電解めっき法で形成するが、導電性基材とめっきで形成する抵抗層との密着強度が悪いため、予め導電性基材表面を粗化した後に抵抗層となるNi−P等からなる抵抗層をめっきして密着強度を上げている。しかし、このような方法では導電性基材の表面の凹凸、特に粗化粒子での微細な凹凸上に抵抗層が形成されるため、めっき直後においてもめっき厚の分布が悪くシート抵抗の安定性に欠ける欠陥があった。
【０００７】
さらに、抵抗回路基板材料としての使用時に導電性基材の層をエッチング除去するのに、一部抵抗層が溶解することが避けられず、Ni−Pめっき抵抗層の厚さに分布があると導電性基材の層を完全に除去するには、抵抗層も一部欠落する欠点があり、抵抗素子を安定に残してプリント抵抗回路板を製造することは極めて困難であった。
また、多層に積層したプリント抵抗回路板を製造する際に、プリント抵抗回路板を加熱プレスするが、この時に抵抗層のみの部分（導電性基材がエッチング除去された部分）にて割れが発生し、抵抗の増大や回路オープンとなる欠点があった。
【０００８】
特に、前記Ni−P合金による抵抗層においては、抵抗層を形成するめっき浴が、ニッケルイオンと亜リン酸イオンおよびリン酸イオンを必須とし、さらに硫酸イオンと塩素イオンをも含む浴である。このような浴で導電性基材上にめっきされた抵抗層付き導電性基材は、めっき時に色むらが発生し、ミクロ的にもバラツキがあり、更に量産時での幅広の材料（例えば＞３００ｍｍ）においては、巾方向にめっき厚やP含有量にバラツキが生じやすい欠点がり、抵抗回路としての抵抗値のバラツキも大きくなっていた。
【０００９】
また、前記Ni−Sn合金による抵抗層の場合では、絶縁領域形成での抵抗層エッチング（Ni−Sn溶解）において、絶縁基板に錫の酸化物又は水酸化物が残存し、絶縁不良を発生させる問題があった。
また、抵抗層の形成を、蒸着法によりNi−CrやNi−Cr−Al−Si等の層を設ける技術が開発されているが、蒸着法はコスト、生産性の問題の他、絶縁材料との密着強度が低いという問題が指摘されている。
本発明は、上記した従来の課題に鑑み、粗化された導電性基材の粗い表面にも均一な厚さ分布で抵抗層が形成できるめっき浴、抵抗の安定した薄膜抵抗層を有する抵抗層付き導電性基材及びそれを用いた抵抗回路基板材料を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本願の薄膜抵抗層の形成方法は、ＣｕとＰと、Ｎｉ、Ｃｏ、Ｃｒのいずれか１種とを含む合金からなる薄膜抵抗層を導電性基材表面に形成する薄膜抵抗層の形成方法であって、Ｃｕと、リン酸、亜リン酸、又は次亜リン酸、及びこれらの塩類の内のいずれか１種と、Ｎｉ、Ｃｏ、Ｃｒのいずれか１種とを含むめっき浴で、導電性基材の表面に電解めっきで薄膜抵抗層を形成することを特徴とする。
【００１２】
前記ＣｕとＰと、Ｎｉ、Ｃｏ、Ｃｒのいずれか１種とを含む合金は、Ｐを２〜３０wt％含有する合金であることが好ましい。
【００１３】
また、前記ＣｕとＰと、Ｎｉ、Ｃｏ、Ｃｒのいずれか１種とを含む合金は、Ｃｕを１〜１０ｗｔ％含有する合金であることが好ましい。
【００１４】
また、前記めっき浴で、ｐＨを６以下とし、浴温度を３０〜８０℃で導電性基材の表面に電解めっきで薄膜抵抗層を形成することが好ましい。
【００１６】
本発明の薄膜抵抗層付き導電性基材は、ＣｕとＰと、Ｎｉ、Ｃｏ、Ｃｒのいずれか１種とを含む合金からなる薄膜抵抗層を導電性基材表面に電解めっきで形成した薄膜抵抗層付き導電基板材であって、前記薄膜抵抗層は、Ｃｕと、リン酸、亜リン酸、又は次亜リン酸、及びこれらの塩類の内のいずれか１種と、Ｎｉ、Ｃｏ、Ｃｒのいずれか１種とを含むめっき浴で、薄膜抵抗層を導電性基材表面に電解めっきにより形成されていることを特徴とする。
【００１７】
前記薄膜抵抗層を形成する前記合金は、 P を２〜３０ｗｔ％含有する合金であることが好ましい。
また、前記薄膜抵抗層を形成する前記合金は、Ｃｕを１〜１０ｗｔ％含有する合金であることが好ましい。
【００１８】
また、好ましくは、前記薄膜抵抗層の厚さは０．５〜２０ｍｇ／ｄｍ 2 である。
【００１９】
また、好ましくは、抵抗層付き導電性基材において、少なくとも抵抗層が形成された面の表面粗度が、Ｒｚで３．５μ m 以下である。
【００２０】
本発明の薄膜抵抗層付き導電性基板は、前記導電性基材がキャリア付き導電性箔であることが好ましい。
【００２１】
本発明の抵抗層付き回路基板材料は、前記薄膜抵抗層付き導電性基材の前記薄膜抵抗層を内側にして回路基材と接合されていることを特徴とする。
【００２２】
【発明の実施の形態】
本発明はCu及びPを含有するNi又はCr又はCo合金により抵抗層を形成する。このような合金組成とすることにより、従来の欠点であったミクロ、マクロ的均一電着性を改良でき、エッチングでのパターン形成性を向上しうる。また、熱プレス等による加工性も従来の薄膜抵抗層に比べて良好となる。
【００２３】
本発明の導電性基材に抵抗層をめっきするめっき浴、めっき条件は次のとおりである。
薄膜抵抗層を形成する合金の主成分がNiである実施形態
硫酸めっき浴、スルファミン酸めっき浴等の公知のNiめっき浴のベース浴を採用できる。しかし、コスト面からは硫酸浴が優れ、均一電着性からはスルファミン酸浴が優れる。したがって要求される薄膜抵抗層の性質によりめっき浴を選択することができる。
液組成：
硫酸Niとして１００〜２００ｇ／ｌ、
スルファミン酸Ｎｉとして、３００〜６００ｇ／ｌ
の範囲が好適である。
【００２４】
前記メッキ浴に添加するリン酸、亜リン酸、次亜リン酸はそのままでもよいが、これらに替えてNa塩等を使用してもよい。P濃度としては、２０〜１５０ｇ／ｌの範囲が好ましい。しかし、設備の不稼動時等液温低下時での結晶化防止等を考慮すると、２０〜１００ｇ／ｌの範囲が望ましい。
【００２５】
前記めっき浴に添加するCuは硫酸Cu、スルファミン酸Cu等が使用でき、Cu濃度としては０．１〜１０．０ｇ／ｌの範囲が好ましい。
【００２６】
上記めっき浴はNa等との塩を用いることによりpHの調整を行なうか、または、NaOH等のアルカリ、あるいはスルファミン酸、硫酸等を添加してpHを調整してもよい。pHは高いほどめっき膜の均一性が劣化するため６以下とすることが望ましく、さらには４以下にすると、pH変動が少なくなるためより好ましい。
また、めっき浴としては、ホウ酸等のpH緩衝剤を含ませることによりpH安定性が増し、より薄膜組成、電流効率の安定化を図ることができる。
【００２７】
また、めっき浴に硫酸や塩酸又はこれらの塩類を添加することで、めっき膜の平滑性と加工性を向上することができ、その濃度としては、0．1〜３０ｇ／ｌが適当である。これを超えると、硬さや内部応力が上昇するため好ましくない。
【００２８】
浴温度は、３０〜８０℃が良好な電流効率、P含有量の安定性から好ましい。ただし、７０℃を超えると、スルファミン酸の加水分解が除除に進むため浴寿命の点からは７０℃以下がより望ましい。また、電流効率は、低温ほど低下するため４５℃以上がより望ましい。
電流密度は、１〜３０A/dm2が良好であり、これを超えると電流効率の低下や平滑性の劣化が起き易い。
【００２９】
アノードとしては、NiやNi−P合金、Ni−Cu−P合金等の溶解性アノードを用いることも可能である。しかし、溶解性アノードは長時間のめっき時に溶解消耗されてカソード（導電性基材）との距離の変化が生じてマクロなめっき厚分布が劣化するため、また、電流効率のアノードとカソードとの差から浴中のNi濃度が増加するため液抜きの必要が生じてコスト高となる等の理由により不溶解性アノードの使用が望ましい。
不溶解性アノードとしては、白金めっきチタン板、酸化イリジウム被覆板等公知の材料が使用できる。
なお、不溶解性アノードを使用すると、めっき浴中のNiの量が減少するため、Niを補給する必要があり、これの補給には炭酸Ni等のNi塩を添加することが望ましい。また、Cuについては定期分析を行い、濃度を一定化することが望ましい。
また、不溶解性アノードの使用では、次亜リン酸は電解反応で亜リン酸やリン酸に変化するため、析出膜の安定化には次亜リン酸よりも亜リン酸やリン酸を用いる方が優れる。
【００３０】
薄膜抵抗層を形成する合金の主成分がCoである実施形態
硫酸めっき浴、スルファミン酸めっき浴等の公知のCoめっき浴のベース浴を採用できる。しかし、コスト面からは硫酸浴が優れ、均一電着性からはスルファミン酸浴が優れる。したがって要求される薄膜抵抗層の性質によりめっき浴を選択することができる。
液組成：
硫酸Ｃｏとして１００〜２００ｇ／ｌ
スルファミン酸Ｃｏとして、３００〜６００ｇ／ｌ
の範囲が好適である。
めっき浴に添加するCu、リン酸、亜リン酸、次亜リン酸等は前記Ni浴と同様である。
【００３１】
薄膜抵抗層を形成する合金の主成分がCrである実施形態
サージェント浴、ふっ化物浴、その他の市販浴等の公知のCrめっき浴のベース浴を採用できる。しかし、コスト面からはサージェント浴が優れ、均一電着性からはふっ化物が優れる。したがって要求される薄膜抵抗層の性質によりめっき浴を選択することができる。
液組成：
硫酸Crとして１００〜２００ｇ／ｌ、
無水クロム酸として、１００〜４００ｇ／ｌ
の範囲が好適である。
めっき浴に添加するCu、リン酸、亜リン酸、次亜リン酸等は前記Ni浴と同様である。
【００３２】
形成される抵抗層の薄膜としては、Ｐが２〜３０wt％にて高抵抗が得られ、かつエッチング性もよい。特には、８〜１８wt％であると、さらに抵抗、エッチング性が安定して、導電性基材（例えば銅箔）エッチング後の溶解による抵抗バラツキも少ない。厚みは、１nm〜１０００nmの範囲がよく、Pの濃度と層の厚みにより、所望の抵抗値を得るように調整することができる。なお、Pの濃度が２〜３０wt％である場合にはCuの添加量は０．１％以上とすると良い。Cuの添加量を０．１％以上とすることにより、エッチング特性が向上する。
一方、Cuの含有量を１〜１０wt％とすることにより、薄膜の加熱変色に対する耐性が向上する。また、Cuの含有量１〜１０wt％に対しPを１．０％以上添加することにより均一電着性が向上する。
なお、薄膜抵抗層形成後にて、Zn、クロメート、シラン処理等の表面処理を適宜行っても良い。
【００３３】
また、めっき前の導電性基材の表面粗度が粗すぎると、その上に形成される抵抗層の表面粗度も粗くなり、抵抗層を均一につけ難く、めっき厚にバラツキが生じやすくなる。また、抵抗回路基板材料として使用した時に、該基板材料をエッチングした後の加熱プレス加工時等において、凹凸のため薄膜抵抗層に応力集中が生じ易くなって割れが発生し易くなるため、めっき前の導電性基材の表面粗度はＲｚで３．5μｍ以下が好ましく、特には加工性を考慮するとＲｚ２．５μm以下がより好ましい。
しかし、樹脂基材との密着性を考慮するとＲｚ０．５μm以上とすることが好ましい。
【００３４】
本発明による抵抗回路基板材料の製造方法の一実施形態は次のとおりである。
まず、導電性基材として、例えば銅箔の片面全面をマスキング用接着シートあるいはインク等により被覆する。次いで、他面に抵抗層として上記合金めっき層を形成する。この後、マスキング用接着シート等を剥離し、抵抗層側に絶縁基板を熱圧着、接着剤等で接合する。
この抵抗回路基板材料からのプリント抵抗回路板の形成は、例えば、溶解法により、絶縁領域（絶縁基板上の全てが溶解除去される）、抵抗領域（高導電性基材が溶解除去される）、ならびに導体領域（すべて残す）が形成される。回路形成後必要により抵抗領域、導体領域の表面を液状、或いはフィルム状のカバーコートにより保護層を形成する。
【００３５】
上記加工において、エッチング液としては、公知のものを使用することができる。例えば、銅箔の場合では、塩化第2鉄、塩化第2銅、過硫酸アンモニウム、クロム酸―硫酸混合液、およびアンモニアキレート系のエッチング液等が使用される。
Ni合金抵抗層のエッチング液としては、硫酸銅―硫酸液や硫酸第2鉄―硫酸液、過硫酸アンモニウム―硫酸液等公知の液が使用できる。また、Co合金抵抗層のエッチング液としては濃硫酸、濃硝酸等、Cr合金抵抗層のエッチング液としては塩酸等の溶液が使用できる。
【００３６】
本発明の抵抗層付き導電性基材を構成する導電性材料としては、電解又は圧延による銅箔或いは銅合金箔、アルミニウム箔、アルミニウム合金箔、鉄合金箔等の高導電性を有する箔が好ましく、エッチング除去やリサイクル性から銅箔が最も優れている。
【００３７】
絶縁基板としては、エポキシ樹脂、ポリエステル、ポリイミド、ポリアミドイミドおよびこれらとガラスクロス複合材や、フェノール樹脂―紙およびエポキシ樹脂―紙等の積層板等いずれを用いても良い。また、さらにヒートシンクとしてアルミニウムや鉄板を接合した（抵抗層を設ける面とは反対面に接合される）上記の各種絶縁性の積層板、シート又はフィルム類が用いられる。
また、絶縁基板として、エポキシ樹脂、ポリエステル、ポリウレタン、ポリアミドイミド、ポリイミドおよびゴム等の樹脂やゴム類を接着剤層として用いたセラミックス板、ガラス板等の無機質の材料も使用することができる。
【００３８】
以上の説明では簡略化のため、絶縁基板の片面に抵抗層および導電性基材が接合されている構造につき述べたが、本発明に係る抵抗回路基板材料は、構造的改良・変更が可能であって、例えば絶縁基板の両面に抵抗層および導電性基材がそれぞれ接合された構造、絶縁基板の片面に抵抗層および導電性基材が接合され、他面に高導電層（エッチングにより導体および／又は電極を形成するため）を接合した構造のものを含む。
【００３９】
以上の説明は、本発明の一般的な説明をする目的でなされたものであり、何ら限定的意味を持つものではない。本発明の範囲は、クレームを参照することにより最もよく判定される。
【００４０】
本発明は、抵抗回路基板材料および該抵抗回路基板材料を構成する絶縁基板に貼り付ける抵抗層付き導電性基材、該抵抗層付き導電性基材を構成する導電性基材表面に抵抗層を形成するめっき浴に関するものである。一般にプリント配線基板は、絶縁基板、電気抵抗層、導電層の３層を具備しているが、３層以上のものも本発明に含まれる。また、これらを多層に積層した抵抗回路基板材料も含まれることは勿論である。
【００４１】
以下、本発明を実施例により、より具体的に説明する。
【実施例】
下記の導電性基材に抵抗層をめっきし、めっき厚としてＮｉ、Ｃｏ、Ｃｒ電着量（ｍｇ／ｄｍ２）、Ｃｕ含有量、P含有量を測定して表１に示し、回路形成後１ｍｍ□での抵抗、プレス時の過熱変色、エッチング性を表２に示す。なお、めっき浴のｐＨ調整は、実施例においてはスルファミン酸又は硫酸と炭酸Ｎｉペースト又はＮａＯＨを用いて、比較例においては炭酸Ｎｉペーストを用いて調整した。
【００４２】
実施例１
導電性基材として厚さ１８μｍ、マット面のＲｚが２．1μｍの粗化処理された電解銅箔を用い、シャイニー面を全面、マット面を１０＊１０ｃｍを残してマスキングした。対極（アノード）としては、１．５ｄｍ２の表面積を持つ白金めっきチタン板を用い、下記浴にてマット面にめっきした。
硫酸Ni ：１５０ｇ／ｌ
硫酸Cu ：１．０ｇ／ｌ
次亜リン酸Na ：５０ｇ／ｌ
ホウ酸 ：３０ｇ／ｌ
浴温度 ：３０℃
電流密度 ：１５A/dm2
時間 ：２５秒
pH ：３．０
【００４３】
実施例２−（１）
実施例１と同様に、下記浴にてめっきした
硫酸Ni ：１５０ｇ／ｌ
硫酸Cu ：２．０ｇ／ｌ
次亜リン酸Na ：４５ｇ／ｌ
ホウ酸 ：３０ｇ／ｌ
浴温度 ：３５℃
電流密度 ：１５A/dm2
時間 ：５秒
pH ：３．５
【００４４】
実施例２−（２）
実施例１と同様に、下記浴にてめっきした
硫酸Ni ：１５０ｇ／ｌ
硫酸Cu ：２．０ｇ／ｌ
H3PO3 ：４５ｇ／ｌ
H3PO4 ：５０ｇ／ｌ
ホウ酸 ：３０ｇ／ｌ
浴温度 ：３５℃
電流密度 ：１５A/dm2
時間 ：１０秒
pH ：３．５
【００４５】
実施例２−（３）
実施例１と同様に、下記浴にてめっきした
硫酸Ni ：１５０ｇ／ｌ
硫酸Cu ：２．０ｇ／ｌ
H3PO2 ：５０ｇ／ｌ
ホウ酸 ：３０ｇ／ｌ
浴温度 ：３５℃
電流密度 ：１５A/dm2
時間 ：２０秒
pH ：３．５
【００４６】
実施例２−（４）
実施例１と同様に、下記浴にてめっきした
硫酸Ni ：１５０ｇ／ｌ
硫酸Cu ：２．０
NaH2PO4 ：５０ｇ／ｌ
H3PO3 ：３０ｇ／ｌ
ホウ酸 ：３０ｇ／ｌ
浴温度 ：３５℃
電流密度 ：１５A/dm2
時間 ：４５秒
pH ：３．５
【００４７】
実施例３
実施例１と同様に、下記浴にてめっきした
スルファミン酸Ni ：３５０ｇ／ｌ
スルファミン酸Cu ：４．０ｇ／ｌ
H3PO3 ：４０ｇ／ｌ
H3PO4 ：５０ｇ／ｌ
ホウ酸 ：３５ｇ／ｌ
浴温度 ：６５℃
電流密度 ：２５A/dm2
時間 ：１２０秒
pH ：１．５
【００４８】
実施例４
実施例１と同様に、下記浴にてめっきした
硫酸Ni ：２００ｇ／ｌ
硫酸Cu ：５．０ｇ／ｌ
次亜リン酸Na ：５５ｇ／ｌ
ホウ酸 ：３０ｇ／ｌ
HCl ：０．１ｇ／ｌ
浴温度 ：８０℃
電流密度 ：１．０A/dm2
時間 ：２０秒
pH ：４．５
【００４９】
実施例５
実施例１と同様に、下記浴にてめっきした
無水クロム酸 ：１５０ｇ／ｌ
硫酸Cu ：５．０ｇ／ｌ
次亜リン酸Na ：６０ｇ／ｌ
硫酸 ：２ｇ／ｌ
浴温度 ：５０℃
電流密度 ：１０A/dm2
時間 ：２．５秒
pH ：２．０
【００５０】
実施例６
実施例１と同様に、下記浴にてめっきした
硫酸Co ：２００ｇ／ｌ
硫酸Cu ：４．０ｇ／ｌ
次亜リン酸Na ：４０ｇ／ｌ
ホウ酸 ：３０ｇ／ｌ
浴温度 ：６０℃
電流密度 ：１０A/dm2
時間 ：３０秒
pH ：５．０
【００５１】
実施例７
実施例１と同様に、下記浴にてめっきした
硫酸Ni ：１５０ｇ／ｌ
硫酸Co ：２００ｇ／ｌ
硫酸Cu ：１０．０ｇ／ｌ
次亜リン酸Na ：５０ｇ／ｌ
ホウ酸 ：３５ｇ／ｌ
浴温度 ：４０℃
電流密度 ：５A/dm2
時間 ：２０秒
pH ：１．５
【００５２】
比較例１
実施例と同様、電解銅箔１８μｍ厚、粗化処理されたマット面のＲｚが２．１μｍのものを用い、シャイニー面を全面、マット面を１０＊１０ｃｍを残してマスキングした。対極（アノード）としては、１．５dm2の表面積を持つ白金めっきチタン板を用い、下記浴にてマット面にめっきした。
硫酸Ni ：１５０ｇ／ｌ
次亜リン酸Na ：５０ｇ／ｌ
ホウ酸 ：３０ｇ／ｌ
浴温度 ：３０℃
電流密度 ：１５A/dm2
時間 ：５秒
pH ：３．５
【００５３】
比較例２
比較例１と同様に、下記浴にてめっきした。
硫酸Ni ：１５０ｇ／ｌ
硫酸Cu ：５０ｇ／ｌ
ホウ酸 ：３０ｇ／ｌ
浴温度 ：３０℃
電流密度 ：１５A/dm2
時間 ：１０秒
pH ：２．０
【００５４】
結果を下記表１、表２に示す。表１、２において、
平均厚はNi、Co、Crの電着量（ｍｇ／ｄｍ２）で示している。
めっき厚については、表面を溶解して、Ｎｉ、Co、CrおよびＰの付着量をだし、これをもとに蛍光Ｘ線での検量線を作成して測定している。よって、見た目の表面積に対する値で、Ｎｉの場合は、８９ｍｇ／ｄｍ２が概略１μｍに対応する。また、抵抗層中のCuの含有量はAESによる分析で行った。
３σは各条件下における１０枚のめっき板につき、Ｎ＝２測定した（計Ｎ＝２０）時の平均値とのバラツキを示す（３σ／平均値）。
【００５５】
銅箔のエッチングは、実施例、比較例で作成した抵抗回路基板材料の薄膜抵抗層面側にエポキシ樹脂含浸ガラスクロスを重ね合わせ、ラミネーション用プレスにより加熱加圧して接合することにより、抵抗層つきプリント基板を作成し、シップレイ社製ニュートラエッチＶ−１で５２℃で銅色が見えなくなるまでエッチング（約１〜２分）を行い、また、抵抗層のエッチング除去は、硫酸銅２５０ｇ／ｌ、硫酸５ｍｌ／ｌで９０℃で行った。
抵抗値の単位は、Ω／□である。また、上記加熱加圧プレス後の加熱変色は外観で判定し、○〜×で評価した。
エッチング性は、抵抗層をエッチング除去した後の絶縁領域と抵抗領域の境目の直線性を顕微鏡観察して、○〜×で判定した。
【００５６】
【表１】
【表２】
表１、表２より明らかなように、Cuを含有しない抵抗膜（比較例１）ではエッチング性が劣るが、Cuを１〜１０wt％含有している抵抗膜ではプレス時の加熱変色がなく、エッチング性も良好である。
Cuの含有量が１０％以上のものはプレス時の加熱変色がややあるが、エッチング性はCu％＝０％のものより良い結果となった。また、Cu、Pを含有している抵抗膜は、Cu、Pを含有していない抵抗膜に比べて抵抗値のバラツキが小さい結果となった。
【００５９】
【発明の効果】
以上の結果のように、本発明では、プレス時の加熱変色がなく、エッチング性も良好な薄膜抵抗層を作成し、提供することができる。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a conductive substrate with a thin film resistive layer useful for the production of printed resistance circuit boards and the like, and in particular, a thin film resistive layer is formed on the conductive substrate constituting the conductive substrate with a thin film resistive layer. The present invention relates to a plating bath formed by plating and a plating method thereof.
[0002]
[Prior art]
A printed circuit board material containing a resistor (hereinafter referred to as a resistance circuit board material or a circuit board material with a thin film resistance layer) generally includes an insulating substrate, a resistance layer bonded on a conductive substrate, and the resistance layer. It is provided in the form of a laminate with a conductive substrate with a resistance layer made of a highly conductive substrate such as a joined copper foil.
[0003]
A printed resistor circuit using a resistor circuit board material is created in accordance with the pattern of the target circuit. Insulation region (all conductive substrate with a resistance layer on the insulation substrate is removed), resistor region (high conductivity substrate) The material is removed), as well as conductor areas (all left) are formed by a subtractive method (mask etching method).
[0004]
Conventionally, as a material for forming the resistance layer, a carbon-based resistance material is generally used. In addition, as a material using a metal thin film, electric Ni plating containing phosphorus (for example, see Patent Documents 1 and 2), Sn Electric Ni plating (for example, refer to Patent Document 3) and the like have been proposed. However, with this type of metal thin film resistor layer, it is possible to obtain a film with high sheet resistance by reducing the film thickness. However, when the film thickness is decreased, the uniformity of the metal film is generally lost and a certain sheet is obtained. Since resistance cannot be obtained, there was a limit to its thinness.
[0005]
[Patent Document 1]
JP-A-48-73762 [Patent Document 2]
Japanese Patent Publication No. S63-500133 [Patent Document 3]
JP-A-54-72468 [0006]
[Problems to be solved by the invention]
That is, in the production of a conductive substrate with a resistance layer, a thin film resistance layer is formed on the conductive substrate by electrolytic plating, but the adhesion strength between the conductive substrate and the resistance layer formed by plating is poor. After the surface of the conductive base material is roughened in advance, a resistance layer made of Ni-P or the like that becomes a resistance layer is plated to increase the adhesion strength. However, in such a method, the resistance layer is formed on the unevenness of the surface of the conductive substrate, particularly the fine unevenness of the roughened particles, so the distribution of the plating thickness is poor even immediately after plating, and the sheet resistance is stable. There was a defect lacking.
[0007]
Furthermore, when the conductive base material layer is etched away during use as a resistance circuit board material, it is inevitable that a part of the resistance layer dissolves, and the thickness of the Ni-P plating resistance layer has a distribution. In order to completely remove the layer of the conductive base material, there is a drawback that a part of the resistance layer is lost, and it is extremely difficult to manufacture a printed resistance circuit board while leaving the resistance element stably.
Also, when manufacturing printed resistor circuit boards laminated in multiple layers, the printed resistor circuit boards are heated and pressed. At this time, cracking occurs only in the resistance layer (the part where the conductive substrate is removed by etching). However, there are drawbacks such as increased resistance and open circuit.
[0008]
In particular, in the resistance layer made of the Ni-P alloy, the plating bath for forming the resistance layer is a bath containing nickel ions, phosphite ions and phosphate ions, and further containing sulfate ions and chlorine ions. The conductive substrate with a resistance layer plated on the conductive substrate in such a bath is uneven in color during plating, has a microscopic variation, and has a wide range of materials in mass production (for example,> 300 mm), there is a defect that the plating thickness and the P content are likely to vary in the width direction, and the resistance value variation as a resistance circuit is also large.
[0009]
Further, in the case of the resistance layer made of the Ni-Sn alloy, tin oxide or hydroxide remains on the insulating substrate in the resistance layer etching (Ni-Sn dissolution) in forming the insulating region, resulting in insulation failure. There was a problem.
In addition, a technique for forming a layer such as Ni-Cr or Ni-Cr-Al-Si by vapor deposition has been developed for the formation of the resistance layer. The problem of low adhesion strength is pointed out.
In view of the above-described conventional problems, the present invention provides a plating bath capable of forming a resistance layer with a uniform thickness distribution on a rough surface of a roughened conductive substrate, and a resistance layer having a thin film resistance layer with stable resistance It is an object of the present invention to provide an attached conductive substrate and a resistance circuit board material using the same.
[0010]
[Means for Solving the Problems]
The thin film resistive layer forming method of the present application is a thin film resistive layer forming method in which a thin film resistive layer made of an alloy containing Cu, P, and any one of Ni, Co, and Cr is formed on the surface of a conductive substrate. A plating bath containing Cu and any one of phosphoric acid, phosphorous acid, hypophosphorous acid, and salts thereof, and any one of Ni, Co, and Cr; The thin film resistance layer is formed on the surface of the conductive substrate by electrolytic plating.
[0012]
It said Cu and P, Ni, Co, an alloy containing of any one of Cr is preferably an alloy having 2 to 30 wt% contains the P.
[0013]
The alloy containing Cu, P, and any one of Ni, Co, and Cr is preferably an alloy containing 1 to 10 wt% Cu.
[0014]
Moreover, it is preferable to form a thin-film resistance layer by electrolytic plating on the surface of the conductive substrate at a bath temperature of 30 to 80 ° C. with the plating bath having a pH of 6 or less.
[0016]
The conductive substrate with a thin film resistance layer of the present invention is a thin film in which a thin film resistance layer made of an alloy containing Cu and P and any one of Ni, Co, and Cr is formed on the surface of the conductive substrate by electrolytic plating. A conductive substrate material with a resistance layer, wherein the thin film resistance layer includes Cu, phosphoric acid, phosphorous acid, hypophosphorous acid, and any one of these salts, Ni, Co, Cr A thin film resistor layer is formed on the surface of the conductive substrate by electrolytic plating.
[0017]
The alloy for forming the thin film resistance layer is preferably an alloy containing 2 to 30 wt% of P.
Moreover, it is preferable that the said alloy which forms the said thin film resistance layer is an alloy containing 1-10 wt% of Cu.
[0018]
Also, preferably, the thickness of the thin film resistor layer is 0.5-20 / dm 2.
[0019]
Also, preferably, in the resistance layer conductive base material with a surface roughness of a surface of at least the resistance layer is formed is 3.5 [mu] m or less in Rz.
[0020]
In the conductive substrate with a thin film resistance layer of the present invention, the conductive substrate is preferably a conductive foil with a carrier .
[0021]
With resistance layer circuit board material of the invention features that it is joined to the circuit substrate by the thin film resistor layer of said thin film resistor layer with conductive base material inside.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
In the present invention, the resistance layer is formed of Ni, Cr, or Co alloy containing Cu and P. By adopting such an alloy composition, it is possible to improve the micro- and macro-uniform electrodeposition properties, which were the conventional drawbacks, and to improve the pattern forming property by etching. In addition, workability by hot pressing or the like is also better than that of a conventional thin film resistance layer.
[0023]
The plating bath and plating conditions for plating the resistance layer on the conductive substrate of the present invention are as follows.
Embodiments in which the main component of the alloy forming the thin film resistance layer is Ni A base bath of a known Ni plating bath such as a sulfuric acid plating bath or a sulfamic acid plating bath can be adopted. However, a sulfuric acid bath is excellent in terms of cost, and a sulfamic acid bath is excellent in terms of throwing power. Therefore, the plating bath can be selected according to the properties of the required thin film resistance layer.
Liquid composition:
100 to 200 g / l as Ni sulfate,
300 to 600 g / l as Ni sulfamate
The range of is preferable.
[0024]
Phosphoric acid, phosphorous acid, and hypophosphorous acid added to the plating bath may be used as they are, but a Na salt or the like may be used instead. The P concentration is preferably in the range of 20 to 150 g / l. However, considering the prevention of crystallization when the liquid temperature is lowered such as when the equipment is not operating, the range of 20 to 100 g / l is desirable.
[0025]
Cu added to the plating bath may be Cu sulfate, Cu sulfamate, etc., and the Cu concentration is preferably in the range of 0.1 to 10.0 g / l.
[0026]
The plating bath may be adjusted in pH by using a salt with Na or the like, or may be adjusted by adding an alkali such as NaOH, sulfamic acid, sulfuric acid or the like. The higher the pH, the lower the uniformity of the plating film, so 6 or less is desirable. Furthermore, 4 or less is more preferable because the pH fluctuation is reduced.
In addition, by adding a pH buffer such as boric acid to the plating bath, the pH stability can be increased, and the thin film composition and current efficiency can be further stabilized.
[0027]
Further, by adding sulfuric acid, hydrochloric acid or salts thereof to the plating bath, the smoothness and workability of the plating film can be improved, and the concentration is suitably from 0.1 to 30 g / l. Exceeding this is not preferable because hardness and internal stress increase.
[0028]
The bath temperature is preferably 30 to 80 ° C. from the viewpoint of good current efficiency and stability of P content. However, when the temperature exceeds 70 ° C., hydrolysis of sulfamic acid proceeds to removal, and from the viewpoint of bath life, 70 ° C. or less is more desirable. Further, the current efficiency is more preferably 45 ° C. or higher because it decreases as the temperature decreases.
The current density is preferably 1 to 30 A / dm 2 , and if the current density is exceeded, the current efficiency is lowered and the smoothness is easily deteriorated.
[0029]
As the anode, it is also possible to use a soluble anode such as Ni, Ni-P alloy, Ni-Cu-P alloy or the like. However, since the soluble anode is dissolved and consumed during long-time plating, the distance from the cathode (conductive substrate) changes and the macro plating thickness distribution deteriorates. From the difference, the concentration of Ni in the bath increases, so that it is necessary to drain the liquid and the cost is increased. Therefore, it is desirable to use an insoluble anode.
As the insoluble anode, known materials such as a platinum-plated titanium plate and an iridium oxide-coated plate can be used.
If an insoluble anode is used, the amount of Ni in the plating bath decreases, so it is necessary to replenish Ni. To replenish this, it is desirable to add a Ni salt such as Ni carbonate. In addition, it is desirable to conduct a regular analysis for Cu to keep the concentration constant.
In addition, when using an insoluble anode, hypophosphorous acid is converted to phosphorous acid or phosphoric acid by an electrolysis reaction, so phosphorous acid or phosphoric acid is used rather than hypophosphorous acid to stabilize the deposited film. Is better.
[0030]
Embodiments in which the main component of the alloy forming the thin film resistance layer is Co A base bath of a known Co plating bath such as a sulfuric acid plating bath or a sulfamic acid plating bath can be employed. However, a sulfuric acid bath is excellent in terms of cost, and a sulfamic acid bath is excellent in terms of throwing power. Therefore, the plating bath can be selected according to the properties of the required thin film resistance layer.
Liquid composition:
100-200 g / l as Co sulfate
300 to 600 g / l as Co sulfamic acid
The range of is preferable.
Cu, phosphoric acid, phosphorous acid, hypophosphorous acid and the like added to the plating bath are the same as those in the Ni bath.
[0031]
Embodiments in which the main component of the alloy forming the thin-film resistance layer is Cr A base bath of a known Cr plating bath such as a sergeant bath, a fluoride bath, and other commercially available baths can be adopted. However, the Sargent bath is excellent in terms of cost, and the fluoride is excellent in terms of throwing power. Therefore, the plating bath can be selected according to the properties of the required thin film resistance layer.
Liquid composition:
100-200 g / l as Cr sulfate
As chromic anhydride, 100-400 g / l
The range of is preferable.
Cu, phosphoric acid, phosphorous acid, hypophosphorous acid and the like added to the plating bath are the same as those in the Ni bath.
[0032]
As a thin film of the resistance layer to be formed, high resistance is obtained when P is 2 to 30 wt%, and etching property is also good. In particular, when the content is 8 to 18 wt%, the resistance and etching property are further stabilized, and there is little resistance variation due to dissolution after etching of the conductive base material (for example, copper foil). The thickness is preferably in the range of 1 nm to 1000 nm, and can be adjusted to obtain a desired resistance value by the concentration of P and the thickness of the layer. In addition, when the density | concentration of P is 2-30 wt%, the addition amount of Cu is good to set it as 0.1% or more. Etching characteristics are improved by setting the amount of Cu to be 0.1% or more.
On the other hand, the tolerance with respect to the heat discoloration of a thin film improves by making content of Cu into 1-10 wt%. Further, by adding 1.0% or more of P with respect to the Cu content of 1 to 10 wt%, the throwing power is improved.
In addition, after forming the thin-film resistance layer, surface treatment such as Zn, chromate, and silane treatment may be appropriately performed.
[0033]
If the surface roughness of the conductive substrate before plating is too rough, the surface roughness of the resistance layer formed thereon also becomes rough, making it difficult to uniformly apply the resistance layer, and the plating thickness is likely to vary. In addition, when used as a resistance circuit board material, stress concentration tends to occur in the thin film resistance layer due to unevenness during hot press processing after etching the board material, and cracks are likely to occur. The surface roughness of the conductive substrate of Rz is preferably 3.5 μm or less in terms of Rz, and more preferably Rz of 2.5 μm or less, particularly considering workability.
However, considering the adhesiveness with the resin base material, it is preferable that the Rz be 0.5 μm or more.
[0034]
One embodiment of the method of manufacturing a resistance circuit board material according to the present invention is as follows.
First, as a conductive substrate, for example, the entire surface of one side of a copper foil is covered with a masking adhesive sheet or ink. Next, the alloy plating layer is formed as a resistance layer on the other surface. Thereafter, the masking adhesive sheet or the like is peeled off, and the insulating substrate is bonded to the resistance layer side by thermocompression bonding or an adhesive.
The printed circuit board is formed from the material of the resistance circuit board by, for example, an insulating region (all the insulating substrate is dissolved and removed) and a resistance region (the highly conductive base material is dissolved and removed) by a melting method. As well as conductor regions (all left) are formed. If necessary, a protective layer is formed on the surface of the resistance region and the conductor region by a liquid or film-like cover coat after the circuit is formed.
[0035]
In the above processing, a known one can be used as the etching solution. For example, in the case of copper foil, ferric chloride, cupric chloride, ammonium persulfate, chromic acid-sulfuric acid mixed solution, and an ammonia chelate-based etching solution are used.
As the etching solution for the Ni alloy resistance layer, known solutions such as copper sulfate-sulfuric acid solution, ferric sulfate-sulfuric acid solution, ammonium persulfate-sulfuric acid solution can be used. Further, as the etching solution for the Co alloy resistance layer, concentrated sulfuric acid, concentrated nitric acid, etc., and as the etching solution for the Cr alloy resistance layer, a solution such as hydrochloric acid can be used.
[0036]
As the conductive material constituting the conductive substrate with a resistance layer of the present invention, a highly conductive foil such as a copper foil or a copper alloy foil by electrolysis or rolling, an aluminum foil, an aluminum alloy foil, or an iron alloy foil is preferable. Copper foil is the best because of etching removal and recyclability.
[0037]
As the insulating substrate, any of epoxy resin, polyester, polyimide, polyamideimide, and a glass cloth composite material thereof, or a laminated plate of phenol resin-paper and epoxy resin-paper may be used. Furthermore, the above-mentioned various insulating laminates, sheets, or films in which aluminum or an iron plate is joined as a heat sink (joined on the surface opposite to the surface on which the resistance layer is provided) are used.
Further, as the insulating substrate, an inorganic material such as a ceramic plate or a glass plate using a resin or rubber such as epoxy resin, polyester, polyurethane, polyamideimide, polyimide, or rubber as an adhesive layer can be used.
[0038]
In the above description, for the sake of simplification, the structure in which the resistance layer and the conductive base material are bonded to one side of the insulating substrate has been described. However, the resistance circuit board material according to the present invention can be structurally improved and changed. For example, a structure in which a resistance layer and a conductive substrate are bonded to both sides of an insulating substrate, a resistance layer and a conductive substrate are bonded to one side of an insulating substrate, and a highly conductive layer (a conductor and In order to form an electrode).
[0039]
The above description is made for the purpose of providing a general description of the present invention, and has no limiting meaning. The scope of the invention is best determined by referring to the claims.
[0040]
The present invention relates to a resistance circuit board material, a conductive base material with a resistance layer to be attached to an insulating substrate constituting the resistance circuit board material, and a resistance layer on the surface of the conductive base material constituting the conductive base material with the resistance layer. The present invention relates to a plating bath to be formed. In general, a printed wiring board includes three layers, that is, an insulating substrate, an electric resistance layer, and a conductive layer, but three or more layers are also included in the present invention. Of course, a resistive circuit board material obtained by laminating these layers is also included.
[0041]
Hereinafter, the present invention will be described more specifically with reference to examples.
【Example】
Plating a resistive layer on a conductive substrate below, Ni as because Kki thickness, Co, Cr electrodeposition amount (mg / dm 2), Cu content, by measuring the P content shown in Table 1, times Table 2 shows resistance at 1 mm □ after path formation , overheating discoloration during pressing, and etching properties . In addition, pH adjustment of the plating bath was adjusted using sulfamic acid or sulfuric acid and Ni carbonate carbonate or NaOH in the examples, and using Ni carbonate carbonate in the comparative examples.
[0042]
Example 1
A roughened electrolytic copper foil having a thickness of 18 μm and a mat surface Rz of 2.1 μm was used as the conductive base material, and the entire surface was masked with the shiny surface remaining at 10 * 10 cm. As the counter electrode (anode), a platinum-plated titanium plate having a surface area of 1.5 dm 2 was used, and the mat surface was plated with the following bath.
Ni sulfate: 150 g / l
Cu sulfate: 1.0 g / l
Sodium hypophosphite: 50 g / l
Boric acid: 30 g / l
Bath temperature: 30 ° C
Current density: 15 A / dm 2
Time: 25 seconds
pH: 3.0
[0043]
Example 2- (1)
As in Example 1, Ni sulfate plated in the following bath: 150 g / l
Cu sulfate: 2.0 g / l
Sodium hypophosphite: 45 g / l
Boric acid: 30 g / l
Bath temperature: 35 ° C
Current density: 15 A / dm 2
Time: 5 seconds
pH: 3.5
[0044]
Example 2- (2)
As in Example 1, Ni sulfate plated in the following bath: 150 g / l
Cu sulfate: 2.0 g / l
H 3 PO 3 : 45 g / l
H 3 PO 4 : 50 g / l
Boric acid: 30 g / l
Bath temperature: 35 ° C
Current density: 15 A / dm 2
Time: 10 seconds
pH: 3.5
[0045]
Example 2- (3)
As in Example 1, Ni sulfate plated in the following bath: 150 g / l
Cu sulfate: 2.0 g / l
H3PO2: 50 g / l
Boric acid: 30 g / l
Bath temperature: 35 ° C
Current density: 15 A / dm 2
Time: 20 seconds
pH: 3.5
[0046]
Example 2- (4)
As in Example 1, Ni sulfate plated in the following bath: 150 g / l
Cu sulfate: 2.0
NaH 2 PO 4 : 50 g / l
H 3 PO 3 : 30 g / l
Boric acid: 30 g / l
Bath temperature: 35 ° C
Current density: 15 A / dm 2
Time: 45 seconds
pH: 3.5
[0047]
Example 3
Similar to Example 1, Ni sulfamate plated in the following bath: 350 g / l
Cu sulfamic acid: 4.0 g / l
H 3 PO 3 : 40 g / l
H 3 PO 4 : 50 g / l
Boric acid: 35 g / l
Bath temperature: 65 ° C
Current density: 25A / dm 2
Time: 120 seconds
pH: 1.5
[0048]
Example 4
As in Example 1, Ni sulfate plated in the following bath: 200 g / l
Cu sulfate: 5.0 g / l
Sodium hypophosphite: 55 g / l
Boric acid: 30 g / l
HCl: 0.1 g / l
Bath temperature: 80 ° C
Current density: 1.0 A / dm 2
Time: 20 seconds
pH: 4.5
[0049]
Example 5
Similar to Example 1, chromic anhydride plated in the following bath: 150 g / l
Cu sulfate: 5.0 g / l
Sodium hypophosphite: 60 g / l
Sulfuric acid: 2 g / l
Bath temperature: 50 ° C
Current density: 10 A / dm 2
Time: 2.5 seconds
pH: 2.0
[0050]
Example 6
Similarly to Example 1, Co sulfate plated in the following bath: 200 g / l
Cu sulfate: 4.0 g / l
Sodium hypophosphite: 40 g / l
Boric acid: 30 g / l
Bath temperature: 60 ° C
Current density: 10 A / dm 2
Time: 30 seconds
pH: 5.0
[0051]
Example 7
As in Example 1, Ni sulfate plated in the following bath: 150 g / l
Co sulfate: 200 g / l
Cu sulfate: 10.0 g / l
Sodium hypophosphite: 50 g / l
Boric acid: 35 g / l
Bath temperature: 40 ° C
Current density: 5A / dm 2
Time: 20 seconds
pH: 1.5
[0052]
Comparative Example 1
In the same manner as in the example, an electrolytic copper foil having a thickness of 18 μm and a roughened mat surface with Rz of 2.1 μm were used, and the shiny surface was masked while leaving the entire mat surface with 10 * 10 cm. As the counter electrode (anode), a platinum-plated titanium plate having a surface area of 1.5 dm 2 was used, and the mat surface was plated with the following bath.
Ni sulfate: 150 g / l
Sodium hypophosphite: 50 g / l
Boric acid: 30 g / l
Bath temperature: 30 ° C
Current density: 15 A / dm 2
Time: 5 seconds
pH: 3.5
[0053]
Comparative Example 2
In the same manner as in Comparative Example 1, plating was performed in the following bath.
Ni sulfate: 150 g / l
Cu sulfate: 50 g / l
Boric acid: 30 g / l
Bath temperature: 30 ° C
Current density: 15 A / dm 2
Time: 10 seconds
pH: 2.0
[0054]
The results are shown in Tables 1 and 2 below. In Tables 1 and 2,
The average thickness is indicated by the electrodeposition amount of Ni, Co, and Cr (mg / dm 2 ).
The plating thickness is measured by dissolving the surface and calculating the adhesion amount of Ni, Co, Cr and P, and creating a calibration curve with fluorescent X-rays based on this. Thus, in terms of the apparent surface area, in the case of Ni, 89 mg / dm 2 corresponds to approximately 1 μm. The Cu content in the resistance layer was analyzed by AES.
3σ represents a variation with respect to the average value when N = 2 measurements (total N = 20) for 10 plated plates under each condition (3σ / average value).
[0055]
Etching of copper foil is performed by overlaying an epoxy resin impregnated glass cloth on the thin film resistor layer side of the resistor circuit board material prepared in the examples and comparative examples, and heating and pressurizing with a lamination press to bond the printed circuit with a resistor layer. A substrate was prepared, and etching (about 1-2 minutes) was performed at 52 ° C. until the copper color disappeared with Shipley's Neutra Etch V-1, and the resistance layer was removed by etching with 250 g / l of copper sulfate, sulfuric acid Performed at 90 ° C. at 5 ml / l.
The unit of resistance value is Ω / □. Moreover, the heat discoloration after the said heating-pressing press was determined by the external appearance, and evaluated by (circle) -x.
The etching property was determined by ◯ to × by observing the linearity of the boundary between the insulating region and the resistance region after etching away the resistance layer under a microscope.
[0056]
[Table 1]
[Table 2]
As is clear from Tables 1 and 2, the resistance film containing no Cu (Comparative Example 1) is inferior in etching property, but the resistance film containing 1 to 10 wt% of Cu has no discoloration during heating, Etching is also good.
When the Cu content was 10% or more, there was a slight discoloration by heating at the time of pressing, but the etching property was better than that of Cu% = 0%. Moreover, the resistance film containing Cu and P resulted in a smaller variation in resistance value than the resistance film not containing Cu and P.
[0059]
【The invention's effect】
As described above, according to the present invention, it is possible to create and provide a thin-film resistance layer that is free from heat discoloration during pressing and has good etching properties.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003186171A JP3792216B2 (en) | 2003-06-30 | 2003-06-30 | Method for forming thin film resistive layer, conductive substrate with thin film resistive layer, and circuit board material with resistive layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003186171A JP3792216B2 (en) | 2003-06-30 | 2003-06-30 | Method for forming thin film resistive layer, conductive substrate with thin film resistive layer, and circuit board material with resistive layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019915A JP2005019915A (en) | 2005-01-20 |
| JP3792216B2 true JP3792216B2 (en) | 2006-07-05 |
Family
ID=34185374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003186171A Expired - Fee Related JP3792216B2 (en) | 2003-06-30 | 2003-06-30 | Method for forming thin film resistive layer, conductive substrate with thin film resistive layer, and circuit board material with resistive layer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3792216B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006025847A1 (en) * | 2006-06-02 | 2007-12-06 | Merck Patent Gmbh | Use of phosphinic acid in electroplating |
| CN112055460B (en) * | 2020-09-01 | 2022-12-06 | 王川川 | Resistance material, copper-clad plate containing resistance layer and manufacturing method of printed circuit board |
-
2003
- 2003-06-30 JP JP2003186171A patent/JP3792216B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005019915A (en) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1657279B (en) | Treated copper foil and circuit board | |
| TWI434965B (en) | A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method | |
| JP4833556B2 (en) | Surface treated copper foil | |
| KR20060052031A (en) | Surface treated copper foil and circuit board | |
| JP3954958B2 (en) | Copper foil with resistive layer and circuit board material with resistive layer | |
| TWI523586B (en) | A composite metal foil, a method for manufacturing the same, and a printed circuit board | |
| JP4217778B2 (en) | Conductive substrate with resistance layer, circuit board with resistance layer, and resistance circuit wiring board | |
| JPH09217193A (en) | Non-cyanide brass plating bath mixture, production of metallic foil having brass layer and method for using non-cyanide brass plating bath | |
| JP4615226B2 (en) | Composite material for substrate and circuit board using the same | |
| JP2006005149A (en) | Conductive substrate and circuit board material with resistive layer | |
| KR20090060958A (en) | Surface treatment copper foil and circuit board | |
| JP5052806B2 (en) | Conductive substrate with thin film resistive layer, method for producing conductive substrate with thin film resistive layer, and circuit board with thin film resistive layer | |
| JP3792216B2 (en) | Method for forming thin film resistive layer, conductive substrate with thin film resistive layer, and circuit board material with resistive layer | |
| JP4593331B2 (en) | Multilayer circuit board and manufacturing method thereof | |
| JP5479668B2 (en) | Surface treated copper foil | |
| JP4471795B2 (en) | Electrolytic copper foil manufacturing method and printed wiring board | |
| WO2022255421A1 (en) | Roughened copper foil, copper clad laminate, and printed wiring board | |
| JP2011009453A (en) | Copper foil for printed wiring board | |
| JP2004162143A (en) | Method for manufacturing copper foil for printed circuit board | |
| TW202244330A (en) | Roughened copper foil, copper-cladded laminate board, and printed wiring board | |
| JP2006159634A (en) | Copper metallized resin and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |