JP3619397B2 - 高周波用配線基板および接続構造 - Google Patents
高周波用配線基板および接続構造 Download PDFInfo
- Publication number
- JP3619397B2 JP3619397B2 JP22796099A JP22796099A JP3619397B2 JP 3619397 B2 JP3619397 B2 JP 3619397B2 JP 22796099 A JP22796099 A JP 22796099A JP 22796099 A JP22796099 A JP 22796099A JP 3619397 B2 JP3619397 B2 JP 3619397B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- signal conductor
- dielectric substrate
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号導体線と、誘電体基板を介してその信号導体線と平行して形成されたグランド層を有する高周波用伝送線路が形成された高周波用配線基板に関するもので、特に、周波数５０ＧＨｚ以上のミリ波帯領域の高周波用半導体素子を備えた半導体素子収納用パッケージあるいは多層配線基板等に好適な高周波用配線基板およびその接続構造に関するものである。
【０００２】
【従来技術】
近年、高度情報化時代を迎え、情報伝達に用いられる電波は１〜３０ＧＨｚのマイクロ波領域から、更に３０〜３００ＧＨｚのミリ波領域の周波数まで活用することが検討されており、例えば、オフィス内高速無線データ通信システム（無線ＬＡＮ）のようなミリ波の電波を用いた応用システムも提案されるようになっている。
【０００３】
かかる応用システム等に用いられる高周波用半導体素子（以下、単に高周波素子という）を収納あるいは搭載するパッケージなどの配線基板には、従来、高周波信号の伝送損失を小さく抑えるために金属製枠体にセラミック製の接続用基板を接合したいわゆるメタルパッケージが用いられている。
【０００４】
図８は、従来のメタルパッケージに高周波素子を収納して外部回路基板に実装した実装構造を示す平面図（ａ）とその断面図（ｂ）である。なお図８（ａ）では蓋体は省略した。
【０００５】
図８によれば、金属製の基板３１および蓋体３２からなるメタルパッケージ３３の一部に、セラミック基板３４に信号導体線３５を形成した接続用基板３６が取り付けられており、信号導体線３５は、メタルパッケージ３３内に搭載された高周波素子３７とリボンなどによって電気的に接続されている。そして、メタルパッケージ３３は、ベース基板３８の表面にネジ３９等によって固定され、ベース基板３８の表面において、誘電体基板４０の表面に信号導体線４１が形成された回路基板４２とは、接続用基板３６の信号導体線３５とリボンやワイヤ等によって電気的に接続されている。
【０００６】
このようなメタルパッケージにおいては、その組み立てが複雑であることから、モジュール製造時の量産性及び低コスト化に問題があった。
【０００７】
そこで、このような問題を解消するために、誘電体基板内部からスルーホール導体等を用いて信号導体線をパッケージの裏面に引出してその終端部に接続端子部を形成し、半田リフローによって他の誘電体基板の表面に形成された高周波用回路にロウ接して表面実装することが提案されている。
【０００８】
図９、図１０は、このようなスルーホール導体を用いた高周波用パッケージの概略を説明するための図である。この図９の概略断面図に示すように、この高周波用パッケージ５０によれば、誘電体基板５１と蓋体５２からなるキャビティ内に高周波素子５３が収納されており、また、誘電体基板５１の表面には一端が高周波素子５３とリボンなどにより接続された信号導体線５４が形成され、また、誘電体基板５１の内部には、図１０（ｂ）に示すようなパターンのグランド層５５が形成されている。
【０００９】
そして、信号導体線５４の他端は、誘電体基板５１を貫通し、グランド層５５に接触することなく形成されたスルーホール導体５６によって誘電体基板５１の裏面に導出され、誘電体基板５１の裏面に形成された信号導体線５７と電気的に接続されている。
【００１０】
誘電体基板５１の裏面においては、図１０（ｃ）に示すように、信号導体線５７の端部の両側に一対のグランド導体５８が設けられており、このグランド導体５８は、ビアホール導体５９によって誘電体内部のグランド層５５と電気的に接続されている。
【００１１】
なお、かかる構造において、ビアホール導体５９と信号導体線５７との間隔は、一般に、ロウ材による接続によりロウ材同士が接触、ショートしないように１ｍｍ以上に設定される。すなわち、周波数が５０ＧＨｚの高周波信号を伝送する場合、例えばアルミナ（誘電率８．９）セラミックスからなる誘電体基板５１中の高周波信号の信号波長の０．５倍程度になるが、後述する理由により高周波信号の伝送損失が大きく、場合によっては信号の伝送ができないものであった。
【００１２】
一方、このパッケージ５０を実装する外部回路基板６０においては、図９、図１０（ｃ）に示すように、その内部にグランド層６１が形成されており、その表面には、信号導体線６２が形成され、パッケージ５０との接続部においては、信号導体線６２の両側に接続用グランド導体６３が形成されており、この接続用グランド導体６３はグランド層６１とビアホール導体６４によってそれぞれ電気的に接続されている。
【００１３】
そして、上記パッケージ５０は、信号導体線５７と６２、接続用グランド導体５８と６３同士をそれぞれ半田などのロウ材６５によって電気的に接続することにより外部回路基板６０の表面に実装される。
【００１４】
かかる図９、図１０におけるパッケージ５０は、図８のメタルパッケージ３３に比較して外部回路基板との機械的接続と電気的接続をリフロー等で一括して行うことが可能で、モジュール製造時の量産性向上及び低コスト化が可能である点で有利である。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記図９のパッケージ構造において誘電体基板５１の裏面に形成された信号導体線５７とその両側に形成された一対のグランド導体５８を具備する接続端子部の構造においては、その接続部の特性は、伝送信号の周波数が３ＧＨｚ以下のマイクロ波信号の場合には、良好な伝送特性を有するものの、伝送信号の周波数が５０ＧＨｚ以上のミリ波帯域と非常に高い場合には、実装構造において高周波信号の伝送損失が大きくなったり、場合によっては、信号の伝送自体が困難になるという場合があった。
【００１６】
すなわち、高周波用配線基板の信号伝送の一端を担うグランド電流が、信号導体線直下のグランド層に集中して流れる。そのため、図９、図１０に示したような表面実装構造の接続部において、パッケージ５０側の信号導体線５７の信号電流は、はんだ等のロウ材６５を介して、外部回路基板６０の信号導体線６２に直接流れるのに対し、パッケージ５０のグランド層５５を流れるグランド電流は、接続部において一対のビアホール導体５９に分かれ、ビアホール導体５９、ロウ材６５および外部回路基板６０のビアホール導体６４を経由してグランド層６１に接続され外部回路基板の信号導体線６２の直下に到達するため、グランド電流の経路長が信号電流の経路長よりも長くなってしまう。
【００１７】
例えば１ｍｍの経路長さの差が発生した場合、信号の周波数が５０ＧＨｚ以下、例えば３ＧＨｚの場合には、アルミナセラミックス中の信号波長の０．０３３倍以下で位相差はほとんどないが、周波数が５０ＧＨｚ以上の高周波信号の場合、この経路長の差が信号波長に対して無視できなくなり、信号導体線とグランド層との間に大きな位相差が生じ、この位相差による信号の反射が発生して信号の伝送損失が大きくなることがわかった。
【００１８】
従って、本発明は、誘電体基板に信号導体線とグランド層を具備する高周波伝送線路が設けられた高周波用配線基板を外部回路基板と接続するに際して、上述したような接続部における高周波信号の伝送損失を低減した高周波用配線基板およびその接続構造を提供することにある。
【００１９】
【課題を解決するための手段】
本発明者等は、前記課題に鑑み接続部での高周波信号の特性劣化を発生することなく外部回路基板との接続が可能となる配線基板について検討を重ねた結果、高周波伝送線路の接続部における信号電流の経路長とグランド電流の経路長の差を小さくするために、誘電体基板中の信号波長をλｇとしたときに、接続端子部の信号導体線中心と貫通導体との距離を０．２５λｇ以下と狭くすることにより、接続部における信号電流とグランド電流の位相差を小さくでき、低損失な信号伝送が可能になることを見いだし本発明に至った。
【００２０】
即ち、本発明の高周波用配線基板は、誘電体基板と、該誘電体基板表面に形成された信号導体線と、前記信号導体線と平行して前記誘電体基板の内部又は裏面に形成されたグランド層とを有し、５０ＧＨｚ以上の高周波信号が伝送される高周波伝送線路とを具備するとともに、該高周波伝送線路の終端部に他の高周波回路と接続するための接続端子部を形成してなる高周波用配線基板であって、
前記接続端子部における前記信号導体線両側の前記誘電体基板表面に一対の接続用グランド導体を形成し、該一対の接続用グランド導体を前記誘電体基板を貫通して形成された一対の貫通導体によってそれぞれ前記グランド層と接続するとともに、前記信号導体線の中心と前記貫通導体との距離を０．２５λｇ以下（λｇ：前記高周波信号の前記誘電体基板中の信号波長）としたことを特徴とするものである。
【００２１】
また、前記接続端子部における信号導体線の幅を前記高周波伝送線路の信号導体線幅より小さくすることが望ましく、前記グランド層における少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域に非グランド領域を設けることがさらに望ましい。また、この前記接続端子部は、ロウ材を介して他の高周波回路と接続される場合に好適である。
【００２２】
また、本発明の高周波用配線基板の接続構造は、上記接続端子部の構造を具備する２つの高周波用配線基板における信号導体線同士および一対の接続用グランド導体同士をそれぞれロウ材を介して接続したことを特徴とするものである。なお、かかる接続構造においても、各接続端子部における信号導体線の幅を前記高周波伝送線路の信号導体線幅より小さくすることが望ましく、前記グランド層における少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域に非グランド領域を設けることがさらに望ましい。
【００２３】
【作用】
本発明によれば、上記のように誘電体基板と、その表面に形成された信号導体線と、前記誘電体基板の内部あるいは裏面に前記信号導体線と平行に形成されたグランド層とからなる高周波伝送線路の終端部に形成された接続端子部において、前記信号導体線の端部の両側に一対の接続用グランド導体を形成するとともに、前記信号導体線中心と前記貫通導体との距離を誘電体基板中の信号波長λｇの０．２５λｇ以下と狭くすることにより、５０ＧＨｚ以上の高周波信号を伝送する場合において、高周波信号の伝送を担う信号導体線直下のグランド層のグランド電流が、信号導体線における電流に対して小さな位相差で接続用グランド導体に伝送されるため、接続端子部における高周波信号の反射が低減され、高周波信号の良好な伝送が可能となり、その結果、他の高周波回路への接続部における位相差も小さくなり、他の外部回路との接続部全体における高周波信号の反射が低減され、高周波信号の良好な伝送、伝達が可能となる。
【００２４】
また、配線基板の接続端子部を信号導体線の両側に一対の接続用グランド導体を形成したコプレーナ線路によって構成しているために、他の外部回路との接続をコプレーナ線路同士の接続により構成することからも高周波信号の反射を低減することができる。
【００２５】
さらに、接続端子部の信号導体線幅を接続端子部以外の高周波伝送線路部の信号導体線幅より小さくすることにより、信号導体線とグランド層との結合を小さくし、相対的に信号導体線と接続用グランド導体との結合を強めて、よりコプレーナ線路の電磁界に近い分布に変換することが可能になり、電磁界分布の変化による信号の反射を低減できる。
【００２６】
また、同様の理由により、配線基板の接続端子部の少なくとも前記一対の貫通導体間に位置し、かつ信号導体線に対向するグランド層を非グランド領域とすることにより、さらに接続端子部の電磁界分布をコプレーナ線路の電磁界に近い分布に変換することが可能となるために信号の反射を低減し、高周波信号の低損失な伝送を可能にするのに有効である。
【００２７】
【発明の実施の形態】
本発明の配線基板を図面に基づき詳述する。
図１は、本発明の高周波用配線基板の一例を説明するためのものであり、（ａ）は誘電体基板表面の接続端子部付近の平面図および（ｂ）はその概略断面図である。図１の配線基板Ａによれば、誘電体基板１の表面に信号導体線２が形成され、また、誘電体基板１の内部には、信号導体線２と平行にグランド層３が形成されており、かかる信号導体線２およびグランド層３によってマイクロストリップ線路構造の高周波伝送線路Ｘが形成されている。そして、高周波伝送線路Ｘの終端部には、外部回路と接続するための接続端子部Ｙが形成されている。
【００２８】
誘電体基板１は、アルミナセラミックス、ムライトセラミックス、窒化アルミニウムセラミックス、窒化ケイ素セラミックス、炭化珪素セラミックス、ガラスセラミックス、有機樹脂を含有する誘電体等の誘電率２〜１５、望ましくは４〜１２の誘電体等によって構成される。
【００２９】
本発明によれば、接続端子部Ｙにおいて、信号導体線２終端部の両側の誘電体基板１表面には円形または三角形、四角形等の多角形形状の一対の接続用グランド導体４が設けられており、接続用グランド導体４は、ビアホール導体、キャスタレーション、オープンホール等の貫通導体５、５を介してそれぞれグランド層３と電気的に接続されている。
【００３０】
本発明によれば、接続端子部Ｙにおいて、信号導体線２の中心と貫通導体５、５とのそれぞれの距離Ｇを０．２５λｇ以下、特に０．１５λｇ以下（λｇ：前記高周波信号の前記誘電体基板中の信号波長）に狭くすることが重要である。
【００３１】
これによって、配線基板Ａを他の高周波回路を有する外部回路基板等に表面実装した場合に、外部回路基板との接続部における高周波信号の伝送を担う信号導体線直下のグランド層のグランド電位が、貫通導体５を経由して信号導体線２の電流と小さな位相差でグランド導体に伝送されるため、位相差による信号の反射が低減され、５０ＧＨｚ以上の高周波信号を通過伝送することが可能となる。
【００３２】
なお、本明細書中における距離Ｇとは、信号導体線２の終端部における線路幅の中心と貫通導体５、５の信号導体線２側端部との距離の意である。従って、言い換えれば、貫通導体５，５間の距離は、２Ｇ、即ち、０．５λｇ以下、特に０．３λｇ以下となることを意味する。
【００３３】
また、本発明の配線基板は、他の一例の平面図を示す図２のように、配線基板Ｂの接続端子部Ｙの信号導体線２の幅を高周波伝送線路Ｘの信号導体線２の幅より小さくする、具体的には高周波伝送線路Ｘの信号導体線２の幅をＷ０ 、接続端子部Ｙの信号導体線２の幅をＷ１ とした時、０．４Ｗ０ ≦Ｗ１ ≦０．８Ｗ０ とする。
【００３４】
これにより、接続端子部Ｙでのグランド層３内の信号伝送による電磁界の集中領域が貫通導体５を経由して連続的に他の高周波回路に伝送される、すなわち信号導体線２とグランド層３との結合を小さくして、信号の電磁界分布をマイクロストリップ線路の電磁界に近い分布からコプレーナ線路の電磁界に近い分布に変更することが可能になり、接続部での電磁界分布の変化による信号の反射を低減することができる。
【００３５】
また、配線基板の接続端子部において、前記グランド層における少なくとも前記一対の貫通導体５、５間に位置し、かつ信号導体線２に対向する領域Ｚ、言い換えれば、平面的に見て、一対の貫通導体５、５を結ぶ線分領域と信号導体線２との重なる領域Ｚを非グランド領域とすることによっても、上記と同様に信号の反射を低減するのに有効である。
【００３６】
この非グランド領域６は、前記領域Ｚを含んでいればよく、前記領域Ｚのみを非グランド領域６とすることのみならず、例えば、図３（ａ）に示すように、前記領域Ｚに加え、前記領域Ｚからグランド層３の端面までの領域を非グランド領域６とすることによって、さらに伝送損失を低減することができる。
【００３７】
また、図３（ｂ）に示すように、非グランド領域６を、前記領域Ｚを含み、前記信号導体線２の終端部に向けて、連続的にあるいは段階的に徐々に広がるように形成することが望ましい。このように、非グランド領域６を略Ｖ字状に形成することにより、配線基板の高周波伝送線路部から接続端子部までの電磁界分布の変化をスムーズにして、信号の反射を低減できる。
【００３８】
さらに、図３（ｃ）に示すように、非グランド領域６をグランド層３の貫通導体５、５に挟まれた領域のみならず、貫通導体５、５の外側の領域を前記信号導体線の終端部に向けて、連続的にあるいは段階的に徐々に広がるように形成し、言わばＷ状に形成することにより、さらに電磁界分布の変化をスムーズにして、反射を低減できる。
【００３９】
次に、本発明の配線基板の接続構造の一例として、高周波素子を搭載したパッケージを高周波回路を有する外部回路基板に実装した場合の接続構造について説明する。図４の概略断面図に示すように、パッケージ７は誘電体基板８と蓋体９からなるキャビティ内に高周波素子１０が収納されており、また、誘電体基板８の高周波素子１０搭載面側の表面には図５の蓋体９を除いた平面図（ａ）に示すように、一端が高周波素子１０とリボンなどにより接続された入力用および出力用の２つの信号導体線１１が形成されている。
【００４０】
また、誘電体基板８の内部には、図５（ｂ）のパターン図に示すように、図３（ｃ）で説明したのと同様の端部がＷ状のグランド層１２が形成されている。この信号導体線１１とグランド層１２によってマイクロストリップ線路構造の高周波伝送線路を形成している。そして、信号導体線１１の高周波素子１０と接続された一端とは反対側の他端は、誘電体基板８を貫通し、グランド層１２に接触することなく形成されたスルーホール導体１３によって誘電体基板８の反対側表面に導出され、誘電体基板８の反対側表面に形成された信号導体線１４と電気的に接続されている。また、信号導体線１４とグランド層１２とはマイクロストリップ線路構造の高周波伝送線路Ｘを形成している。
【００４１】
誘電体基板８の反対側表面においては、図５（ｃ）のパターン図に示すように、入力用および出力用の２つの信号導体線１４が形成されており、それぞれの信号導体線１４の終端部の両側には一対の接続用グランド導体１５が設けられて接続端子部Ｙが形成されており、接続用グランド導体１５は、貫通導体１６を介して誘電体基板８内部のグランド層１２と電気的に接続されている。また、接続端子部Ｙにおいて信号導体線１４の線幅は高周波伝送線路Ｘよりも細く形成されている。
【００４２】
そして、かかるパッケージ７においては、図１、図２および図３で説明したように、配線基板の接続端子部において、信号導体線１４の中心と貫通導体１６との距離が誘電体基板中の信号波長λｇの０．２５倍以下となるように配置されている。
【００４３】
一方、パッケージ７を実装する外部回路基板１８は、外部回路基板１８表面の平面図である図６（ａ）に示されるように、その表面には、前述のパッケージ７に対して入出力するための２つの信号導体線１９が形成され、また外部回路基板１８の内部にはグランド層２０が形成されており、信号導体線１９とともにマイクロストリップ線路を形成している。このグランド層２０は、図６（ｂ）に示すように、接続端子部において図５（ｂ）と同様の理由からグランド層２０の端部がＷ状に形成されている。
【００４４】
そして、入力用および出力用の各信号導体線１９の終端部には、それぞれ接続端子部が形成されており、この接続端子部において各信号導体線１９の両側には、パッケージ７の接続端子部Ｙと全く同様に一対の接続用グランド導体２１が形成されており、接続用グランド導体２１はそれぞれグランド層２０と貫通導体２２によって電気的に接続されている。また、接続端子部の信号導体線１９の線幅はそれ以外の高周波伝送線路における信号導体線１９の線幅よりも狭く形成されている。
【００４５】
そして、外部回路基板１８においても図１乃至図３で説明したものと同様な接続端子構造からなり、すなわち信号導体線１９の中心と貫通導体２２、２２とのそれぞれの距離Ｇを外部回路基板中の信号波長λｇの０．２５倍以下となる位置に設けられている。
【００４６】
そして、パッケージ７は、図４に示すように、外部回路基板１８に対して、各信号導体線１４、１９同士、接続用グランド導体１５、２１同士を当接し、半田リフローなどによって半田等のロウ材２４によってパッケージ７の信号導体線１４と外部回路基板１８の信号導体線１９と、また、パッケージ７の接続用グランド導体１５と外部回路基板１８の接続用グランド導体２１同士をそれぞれ電気的に接続することにより、パッケージ７を外部回路基板１８に表面実装される。なお、前記信号導体１４、１９間、接続用グランド導体１５、２１間は、ロウ材よりも高い融点を有するバンプやボール状の端子を介してロウ材によって接合固定することも可能である。
【００４７】
かかる実装構造によれば、パッケージ７と外部回路基板１８の互いの接続端子部において、上述した位相差による反射を抑制でき、伝送損失を低減した実装構造を提供できる。
【００４８】
上記図６（ａ）（ｂ）の外部回路基板は、１つの外部回路基板の表面に入力用および出力用の接続端子部が両方形成されたものであるが、入力用の接続端子部および出力用の接続端子部は、図６（ｃ）に示すように、それぞれ別の外部回路基板１８’、１８’’にそれぞれ形成されていてもよい。
【００４９】
なお、図４のパッケージ７において、高周波素子１０搭載側の信号導体線１１とその反対側表面の信号導体線１４との接続は、スルーホール導体１３によるものであるが、信号導体線１１と信号導体線１４との接続は、これに限定されるものではなく、例えば、グランド層１２にスロット孔（スロット線路）を形成し、このスロット孔を介して各信号導体線１１、１４の端部を対峙させることにより、両導体を電磁的に接続することも可能である。
【００５０】
また、本発明における接続端子部の構造は、少なくとも信号導体線とグランド層を具備するものであれば、あらゆる高周波伝送線路に対して適用でき、図１乃至図５に示したようなマイクロストリップ線路のみならず、グランド付きコプレーナ線路に対しても適用することができる。
【００５１】
【実施例】
本発明の高周波用配線基板の外部回路基板への表面実装後の伝送特性を測定した。測定に用いた評価用配線基板の構造を図６に示した。この評価用配線基板２４によれば、図７（ａ）に示すように、誘電体基板２５の実装面側表面に、２つの終端部を有する信号導体線２６を、誘電体基板２５内部にグランド層２８を形成してマイクロストリップ線路からなる高周波伝送線路を形成した。そして、信号導体線２６の各終端部の両側に、それぞれ一対の直径０．１６ｍｍφの接続用グランド導体２７を形成し、接続用グランド導体２７とグランド層２８とを０．１０ｍｍφの貫通導体２９によって電気的に接続し、接続端子部Ｙを形成した。
【００５２】
なお、貫通導体２９の位置を変えて、信号導体線２６中心と貫通導体２９との距離Ｇが異なる数種のサンプルを用意した。なお、試料Ｎｏ．５〜８については、グランド層２８の接続端子部と対向する部分に、図３（ｃ）で説明したように、略Ｗ字状の端部形状を有する非グランド領域３０を形成した。
【００５３】
この評価用配線基板２４を図６（ａ）（ｂ）に示したような全く同様の接続端子部パターンを表面に有する外部回路基板１８に半田を介して接続、実装した。この評価用配線基板２４を表面実装した外部回路基板１８に対して、外部回路基板の一方の接続端子部から評価用配線基板２４を経由して他方の接続端子部までの５０ＧＨｚにおける伝送特性として信号の挿入損失Ｓ２１を測定した。
【００５４】
なお、評価用配線基板と外部回路基板は、比誘電率８．９のアルミナ基板（誘電体基板中の５０ＧＨｚの信号波長２ｍｍ）を用い、信号導体線、グランド層、接続用グランド導体、貫通導体は、いずれもタングステンメタライズによって同時焼成により形成し、表面に露出している信号導体線、接続グランド導体の表面には金メッキを施した。また、信号導体線の線幅を０．１６ｍｍとし、各接続端子部における信号導体線の線幅Ｗ１ を表１に示す幅とした。
【００５５】
【表１】
【００５６】
表１の結果から明らかなように、信号導体線と貫通導体との距離Ｇを誘電体基板中の信号波長λｇの０．２５倍より大きい試料Ｎｏ．１、２では、実装後の挿入損失が大きいものであった。
【００５７】
これに対し、本発明の範囲内である試料Ｎｏ．３〜８は、挿入損失が低減できることがわかった。また、接続端子部の信号導体線の線幅Ｗ１ を高周波伝送線路の線幅Ｗ０ よりも小さい試料Ｎｏ．４〜８では、接続端子部の信号端子部の信号導体線の幅Ｗ１ と高周波伝送線路の幅Ｗ０ とが同じ試料Ｎｏ．３より挿入損失を低減でき、さらに非グランド領域を設けた試料Ｎｏ．５〜８ではさらに挿入損失を低減できることがわかった。
【００５８】
【発明の効果】
以上詳述した通り、本発明によれば、誘電体基板表面に信号導体線と、誘電体基板の内部あるいは裏面にグランド層を具備する高周波用配線基板において、接続端子部の信号導体線の両側に接続用グランド導体を形成し、接続用グランド導体とグランド層を貫通導体で接続し、接続端子部における信号導体線の中心と貫通導体との距離を誘電体基板中の信号波長λｇの０．２５倍以下にすることにより、他の高周波回路との接続部における高周波信号の伝送損失を低減できる。
【図面の簡単な説明】
【図１】本発明の高周波用配線基板の一例を説明するためのもので、（ａ）誘電体基板表面の接続端子部付近の平面図および（ｂ）その概略断面図である。
【図２】本発明の配線基板の他の一例を説明するための誘電体基板表面の接続端子部付近の平面図である。
【図３】（ａ）（ｂ）（ｃ）は、いずれも本発明の配線基板の好適例におけるグランド層のパターンを示す図である。
【図４】本発明の高周波用配線基板の接続構造の一例を説明するための概略断面図である。
【図５】図４のパッケージの構造を説明するための（ａ）誘電体基板表面の平面図、（ｂ）グランド層のパターン図、（ｃ）誘電体基板裏面の平面図を示す。
【図６】図４のパッケージを実装する外部回路基板の構造を説明するための（ａ）平面図、（ｂ）グランド層のパターン図および（ｃ）他の外部回路基板の平面図を示す。
【図７】評価用配線基板の構造を説明するための（ａ）実装面側表面の平面図、（ｂ）グランド層のパターン図を示す。
【図８】従来のメタルパッケージの構造を説明するための（ａ）平面図、（ｂ）断面図を示す。
【図９】従来の表面実装型高周波用パッケージの構造を説明するための概略断面図である。
【図１０】図９のパッケージの（ａ）グランド層のパターン図、（ｂ）誘電体基板実装面側表面の平面図、（ｃ）パッケージを実装する外部回路基板の平面図である。
【符号の説明】
１ 誘電体基板
２ 信号導体線
３ グランド層
４ 接続用グランド導体
５ 貫通導体
６ 非グランド領域
Ｘ 高周波用伝送線路
Ｙ 接続端子部
Ａ 配線基板
Ｇ 距離
【発明の属する技術分野】
本発明は、信号導体線と、誘電体基板を介してその信号導体線と平行して形成されたグランド層を有する高周波用伝送線路が形成された高周波用配線基板に関するもので、特に、周波数５０ＧＨｚ以上のミリ波帯領域の高周波用半導体素子を備えた半導体素子収納用パッケージあるいは多層配線基板等に好適な高周波用配線基板およびその接続構造に関するものである。
【０００２】
【従来技術】
近年、高度情報化時代を迎え、情報伝達に用いられる電波は１〜３０ＧＨｚのマイクロ波領域から、更に３０〜３００ＧＨｚのミリ波領域の周波数まで活用することが検討されており、例えば、オフィス内高速無線データ通信システム（無線ＬＡＮ）のようなミリ波の電波を用いた応用システムも提案されるようになっている。
【０００３】
かかる応用システム等に用いられる高周波用半導体素子（以下、単に高周波素子という）を収納あるいは搭載するパッケージなどの配線基板には、従来、高周波信号の伝送損失を小さく抑えるために金属製枠体にセラミック製の接続用基板を接合したいわゆるメタルパッケージが用いられている。
【０００４】
図８は、従来のメタルパッケージに高周波素子を収納して外部回路基板に実装した実装構造を示す平面図（ａ）とその断面図（ｂ）である。なお図８（ａ）では蓋体は省略した。
【０００５】
図８によれば、金属製の基板３１および蓋体３２からなるメタルパッケージ３３の一部に、セラミック基板３４に信号導体線３５を形成した接続用基板３６が取り付けられており、信号導体線３５は、メタルパッケージ３３内に搭載された高周波素子３７とリボンなどによって電気的に接続されている。そして、メタルパッケージ３３は、ベース基板３８の表面にネジ３９等によって固定され、ベース基板３８の表面において、誘電体基板４０の表面に信号導体線４１が形成された回路基板４２とは、接続用基板３６の信号導体線３５とリボンやワイヤ等によって電気的に接続されている。
【０００６】
このようなメタルパッケージにおいては、その組み立てが複雑であることから、モジュール製造時の量産性及び低コスト化に問題があった。
【０００７】
そこで、このような問題を解消するために、誘電体基板内部からスルーホール導体等を用いて信号導体線をパッケージの裏面に引出してその終端部に接続端子部を形成し、半田リフローによって他の誘電体基板の表面に形成された高周波用回路にロウ接して表面実装することが提案されている。
【０００８】
図９、図１０は、このようなスルーホール導体を用いた高周波用パッケージの概略を説明するための図である。この図９の概略断面図に示すように、この高周波用パッケージ５０によれば、誘電体基板５１と蓋体５２からなるキャビティ内に高周波素子５３が収納されており、また、誘電体基板５１の表面には一端が高周波素子５３とリボンなどにより接続された信号導体線５４が形成され、また、誘電体基板５１の内部には、図１０（ｂ）に示すようなパターンのグランド層５５が形成されている。
【０００９】
そして、信号導体線５４の他端は、誘電体基板５１を貫通し、グランド層５５に接触することなく形成されたスルーホール導体５６によって誘電体基板５１の裏面に導出され、誘電体基板５１の裏面に形成された信号導体線５７と電気的に接続されている。
【００１０】
誘電体基板５１の裏面においては、図１０（ｃ）に示すように、信号導体線５７の端部の両側に一対のグランド導体５８が設けられており、このグランド導体５８は、ビアホール導体５９によって誘電体内部のグランド層５５と電気的に接続されている。
【００１１】
なお、かかる構造において、ビアホール導体５９と信号導体線５７との間隔は、一般に、ロウ材による接続によりロウ材同士が接触、ショートしないように１ｍｍ以上に設定される。すなわち、周波数が５０ＧＨｚの高周波信号を伝送する場合、例えばアルミナ（誘電率８．９）セラミックスからなる誘電体基板５１中の高周波信号の信号波長の０．５倍程度になるが、後述する理由により高周波信号の伝送損失が大きく、場合によっては信号の伝送ができないものであった。
【００１２】
一方、このパッケージ５０を実装する外部回路基板６０においては、図９、図１０（ｃ）に示すように、その内部にグランド層６１が形成されており、その表面には、信号導体線６２が形成され、パッケージ５０との接続部においては、信号導体線６２の両側に接続用グランド導体６３が形成されており、この接続用グランド導体６３はグランド層６１とビアホール導体６４によってそれぞれ電気的に接続されている。
【００１３】
そして、上記パッケージ５０は、信号導体線５７と６２、接続用グランド導体５８と６３同士をそれぞれ半田などのロウ材６５によって電気的に接続することにより外部回路基板６０の表面に実装される。
【００１４】
かかる図９、図１０におけるパッケージ５０は、図８のメタルパッケージ３３に比較して外部回路基板との機械的接続と電気的接続をリフロー等で一括して行うことが可能で、モジュール製造時の量産性向上及び低コスト化が可能である点で有利である。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記図９のパッケージ構造において誘電体基板５１の裏面に形成された信号導体線５７とその両側に形成された一対のグランド導体５８を具備する接続端子部の構造においては、その接続部の特性は、伝送信号の周波数が３ＧＨｚ以下のマイクロ波信号の場合には、良好な伝送特性を有するものの、伝送信号の周波数が５０ＧＨｚ以上のミリ波帯域と非常に高い場合には、実装構造において高周波信号の伝送損失が大きくなったり、場合によっては、信号の伝送自体が困難になるという場合があった。
【００１６】
すなわち、高周波用配線基板の信号伝送の一端を担うグランド電流が、信号導体線直下のグランド層に集中して流れる。そのため、図９、図１０に示したような表面実装構造の接続部において、パッケージ５０側の信号導体線５７の信号電流は、はんだ等のロウ材６５を介して、外部回路基板６０の信号導体線６２に直接流れるのに対し、パッケージ５０のグランド層５５を流れるグランド電流は、接続部において一対のビアホール導体５９に分かれ、ビアホール導体５９、ロウ材６５および外部回路基板６０のビアホール導体６４を経由してグランド層６１に接続され外部回路基板の信号導体線６２の直下に到達するため、グランド電流の経路長が信号電流の経路長よりも長くなってしまう。
【００１７】
例えば１ｍｍの経路長さの差が発生した場合、信号の周波数が５０ＧＨｚ以下、例えば３ＧＨｚの場合には、アルミナセラミックス中の信号波長の０．０３３倍以下で位相差はほとんどないが、周波数が５０ＧＨｚ以上の高周波信号の場合、この経路長の差が信号波長に対して無視できなくなり、信号導体線とグランド層との間に大きな位相差が生じ、この位相差による信号の反射が発生して信号の伝送損失が大きくなることがわかった。
【００１８】
従って、本発明は、誘電体基板に信号導体線とグランド層を具備する高周波伝送線路が設けられた高周波用配線基板を外部回路基板と接続するに際して、上述したような接続部における高周波信号の伝送損失を低減した高周波用配線基板およびその接続構造を提供することにある。
【００１９】
【課題を解決するための手段】
本発明者等は、前記課題に鑑み接続部での高周波信号の特性劣化を発生することなく外部回路基板との接続が可能となる配線基板について検討を重ねた結果、高周波伝送線路の接続部における信号電流の経路長とグランド電流の経路長の差を小さくするために、誘電体基板中の信号波長をλｇとしたときに、接続端子部の信号導体線中心と貫通導体との距離を０．２５λｇ以下と狭くすることにより、接続部における信号電流とグランド電流の位相差を小さくでき、低損失な信号伝送が可能になることを見いだし本発明に至った。
【００２０】
即ち、本発明の高周波用配線基板は、誘電体基板と、該誘電体基板表面に形成された信号導体線と、前記信号導体線と平行して前記誘電体基板の内部又は裏面に形成されたグランド層とを有し、５０ＧＨｚ以上の高周波信号が伝送される高周波伝送線路とを具備するとともに、該高周波伝送線路の終端部に他の高周波回路と接続するための接続端子部を形成してなる高周波用配線基板であって、
前記接続端子部における前記信号導体線両側の前記誘電体基板表面に一対の接続用グランド導体を形成し、該一対の接続用グランド導体を前記誘電体基板を貫通して形成された一対の貫通導体によってそれぞれ前記グランド層と接続するとともに、前記信号導体線の中心と前記貫通導体との距離を０．２５λｇ以下（λｇ：前記高周波信号の前記誘電体基板中の信号波長）としたことを特徴とするものである。
【００２１】
また、前記接続端子部における信号導体線の幅を前記高周波伝送線路の信号導体線幅より小さくすることが望ましく、前記グランド層における少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域に非グランド領域を設けることがさらに望ましい。また、この前記接続端子部は、ロウ材を介して他の高周波回路と接続される場合に好適である。
【００２２】
また、本発明の高周波用配線基板の接続構造は、上記接続端子部の構造を具備する２つの高周波用配線基板における信号導体線同士および一対の接続用グランド導体同士をそれぞれロウ材を介して接続したことを特徴とするものである。なお、かかる接続構造においても、各接続端子部における信号導体線の幅を前記高周波伝送線路の信号導体線幅より小さくすることが望ましく、前記グランド層における少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域に非グランド領域を設けることがさらに望ましい。
【００２３】
【作用】
本発明によれば、上記のように誘電体基板と、その表面に形成された信号導体線と、前記誘電体基板の内部あるいは裏面に前記信号導体線と平行に形成されたグランド層とからなる高周波伝送線路の終端部に形成された接続端子部において、前記信号導体線の端部の両側に一対の接続用グランド導体を形成するとともに、前記信号導体線中心と前記貫通導体との距離を誘電体基板中の信号波長λｇの０．２５λｇ以下と狭くすることにより、５０ＧＨｚ以上の高周波信号を伝送する場合において、高周波信号の伝送を担う信号導体線直下のグランド層のグランド電流が、信号導体線における電流に対して小さな位相差で接続用グランド導体に伝送されるため、接続端子部における高周波信号の反射が低減され、高周波信号の良好な伝送が可能となり、その結果、他の高周波回路への接続部における位相差も小さくなり、他の外部回路との接続部全体における高周波信号の反射が低減され、高周波信号の良好な伝送、伝達が可能となる。
【００２４】
また、配線基板の接続端子部を信号導体線の両側に一対の接続用グランド導体を形成したコプレーナ線路によって構成しているために、他の外部回路との接続をコプレーナ線路同士の接続により構成することからも高周波信号の反射を低減することができる。
【００２５】
さらに、接続端子部の信号導体線幅を接続端子部以外の高周波伝送線路部の信号導体線幅より小さくすることにより、信号導体線とグランド層との結合を小さくし、相対的に信号導体線と接続用グランド導体との結合を強めて、よりコプレーナ線路の電磁界に近い分布に変換することが可能になり、電磁界分布の変化による信号の反射を低減できる。
【００２６】
また、同様の理由により、配線基板の接続端子部の少なくとも前記一対の貫通導体間に位置し、かつ信号導体線に対向するグランド層を非グランド領域とすることにより、さらに接続端子部の電磁界分布をコプレーナ線路の電磁界に近い分布に変換することが可能となるために信号の反射を低減し、高周波信号の低損失な伝送を可能にするのに有効である。
【００２７】
【発明の実施の形態】
本発明の配線基板を図面に基づき詳述する。
図１は、本発明の高周波用配線基板の一例を説明するためのものであり、（ａ）は誘電体基板表面の接続端子部付近の平面図および（ｂ）はその概略断面図である。図１の配線基板Ａによれば、誘電体基板１の表面に信号導体線２が形成され、また、誘電体基板１の内部には、信号導体線２と平行にグランド層３が形成されており、かかる信号導体線２およびグランド層３によってマイクロストリップ線路構造の高周波伝送線路Ｘが形成されている。そして、高周波伝送線路Ｘの終端部には、外部回路と接続するための接続端子部Ｙが形成されている。
【００２８】
誘電体基板１は、アルミナセラミックス、ムライトセラミックス、窒化アルミニウムセラミックス、窒化ケイ素セラミックス、炭化珪素セラミックス、ガラスセラミックス、有機樹脂を含有する誘電体等の誘電率２〜１５、望ましくは４〜１２の誘電体等によって構成される。
【００２９】
本発明によれば、接続端子部Ｙにおいて、信号導体線２終端部の両側の誘電体基板１表面には円形または三角形、四角形等の多角形形状の一対の接続用グランド導体４が設けられており、接続用グランド導体４は、ビアホール導体、キャスタレーション、オープンホール等の貫通導体５、５を介してそれぞれグランド層３と電気的に接続されている。
【００３０】
本発明によれば、接続端子部Ｙにおいて、信号導体線２の中心と貫通導体５、５とのそれぞれの距離Ｇを０．２５λｇ以下、特に０．１５λｇ以下（λｇ：前記高周波信号の前記誘電体基板中の信号波長）に狭くすることが重要である。
【００３１】
これによって、配線基板Ａを他の高周波回路を有する外部回路基板等に表面実装した場合に、外部回路基板との接続部における高周波信号の伝送を担う信号導体線直下のグランド層のグランド電位が、貫通導体５を経由して信号導体線２の電流と小さな位相差でグランド導体に伝送されるため、位相差による信号の反射が低減され、５０ＧＨｚ以上の高周波信号を通過伝送することが可能となる。
【００３２】
なお、本明細書中における距離Ｇとは、信号導体線２の終端部における線路幅の中心と貫通導体５、５の信号導体線２側端部との距離の意である。従って、言い換えれば、貫通導体５，５間の距離は、２Ｇ、即ち、０．５λｇ以下、特に０．３λｇ以下となることを意味する。
【００３３】
また、本発明の配線基板は、他の一例の平面図を示す図２のように、配線基板Ｂの接続端子部Ｙの信号導体線２の幅を高周波伝送線路Ｘの信号導体線２の幅より小さくする、具体的には高周波伝送線路Ｘの信号導体線２の幅をＷ０ 、接続端子部Ｙの信号導体線２の幅をＷ１ とした時、０．４Ｗ０ ≦Ｗ１ ≦０．８Ｗ０ とする。
【００３４】
これにより、接続端子部Ｙでのグランド層３内の信号伝送による電磁界の集中領域が貫通導体５を経由して連続的に他の高周波回路に伝送される、すなわち信号導体線２とグランド層３との結合を小さくして、信号の電磁界分布をマイクロストリップ線路の電磁界に近い分布からコプレーナ線路の電磁界に近い分布に変更することが可能になり、接続部での電磁界分布の変化による信号の反射を低減することができる。
【００３５】
また、配線基板の接続端子部において、前記グランド層における少なくとも前記一対の貫通導体５、５間に位置し、かつ信号導体線２に対向する領域Ｚ、言い換えれば、平面的に見て、一対の貫通導体５、５を結ぶ線分領域と信号導体線２との重なる領域Ｚを非グランド領域とすることによっても、上記と同様に信号の反射を低減するのに有効である。
【００３６】
この非グランド領域６は、前記領域Ｚを含んでいればよく、前記領域Ｚのみを非グランド領域６とすることのみならず、例えば、図３（ａ）に示すように、前記領域Ｚに加え、前記領域Ｚからグランド層３の端面までの領域を非グランド領域６とすることによって、さらに伝送損失を低減することができる。
【００３７】
また、図３（ｂ）に示すように、非グランド領域６を、前記領域Ｚを含み、前記信号導体線２の終端部に向けて、連続的にあるいは段階的に徐々に広がるように形成することが望ましい。このように、非グランド領域６を略Ｖ字状に形成することにより、配線基板の高周波伝送線路部から接続端子部までの電磁界分布の変化をスムーズにして、信号の反射を低減できる。
【００３８】
さらに、図３（ｃ）に示すように、非グランド領域６をグランド層３の貫通導体５、５に挟まれた領域のみならず、貫通導体５、５の外側の領域を前記信号導体線の終端部に向けて、連続的にあるいは段階的に徐々に広がるように形成し、言わばＷ状に形成することにより、さらに電磁界分布の変化をスムーズにして、反射を低減できる。
【００３９】
次に、本発明の配線基板の接続構造の一例として、高周波素子を搭載したパッケージを高周波回路を有する外部回路基板に実装した場合の接続構造について説明する。図４の概略断面図に示すように、パッケージ７は誘電体基板８と蓋体９からなるキャビティ内に高周波素子１０が収納されており、また、誘電体基板８の高周波素子１０搭載面側の表面には図５の蓋体９を除いた平面図（ａ）に示すように、一端が高周波素子１０とリボンなどにより接続された入力用および出力用の２つの信号導体線１１が形成されている。
【００４０】
また、誘電体基板８の内部には、図５（ｂ）のパターン図に示すように、図３（ｃ）で説明したのと同様の端部がＷ状のグランド層１２が形成されている。この信号導体線１１とグランド層１２によってマイクロストリップ線路構造の高周波伝送線路を形成している。そして、信号導体線１１の高周波素子１０と接続された一端とは反対側の他端は、誘電体基板８を貫通し、グランド層１２に接触することなく形成されたスルーホール導体１３によって誘電体基板８の反対側表面に導出され、誘電体基板８の反対側表面に形成された信号導体線１４と電気的に接続されている。また、信号導体線１４とグランド層１２とはマイクロストリップ線路構造の高周波伝送線路Ｘを形成している。
【００４１】
誘電体基板８の反対側表面においては、図５（ｃ）のパターン図に示すように、入力用および出力用の２つの信号導体線１４が形成されており、それぞれの信号導体線１４の終端部の両側には一対の接続用グランド導体１５が設けられて接続端子部Ｙが形成されており、接続用グランド導体１５は、貫通導体１６を介して誘電体基板８内部のグランド層１２と電気的に接続されている。また、接続端子部Ｙにおいて信号導体線１４の線幅は高周波伝送線路Ｘよりも細く形成されている。
【００４２】
そして、かかるパッケージ７においては、図１、図２および図３で説明したように、配線基板の接続端子部において、信号導体線１４の中心と貫通導体１６との距離が誘電体基板中の信号波長λｇの０．２５倍以下となるように配置されている。
【００４３】
一方、パッケージ７を実装する外部回路基板１８は、外部回路基板１８表面の平面図である図６（ａ）に示されるように、その表面には、前述のパッケージ７に対して入出力するための２つの信号導体線１９が形成され、また外部回路基板１８の内部にはグランド層２０が形成されており、信号導体線１９とともにマイクロストリップ線路を形成している。このグランド層２０は、図６（ｂ）に示すように、接続端子部において図５（ｂ）と同様の理由からグランド層２０の端部がＷ状に形成されている。
【００４４】
そして、入力用および出力用の各信号導体線１９の終端部には、それぞれ接続端子部が形成されており、この接続端子部において各信号導体線１９の両側には、パッケージ７の接続端子部Ｙと全く同様に一対の接続用グランド導体２１が形成されており、接続用グランド導体２１はそれぞれグランド層２０と貫通導体２２によって電気的に接続されている。また、接続端子部の信号導体線１９の線幅はそれ以外の高周波伝送線路における信号導体線１９の線幅よりも狭く形成されている。
【００４５】
そして、外部回路基板１８においても図１乃至図３で説明したものと同様な接続端子構造からなり、すなわち信号導体線１９の中心と貫通導体２２、２２とのそれぞれの距離Ｇを外部回路基板中の信号波長λｇの０．２５倍以下となる位置に設けられている。
【００４６】
そして、パッケージ７は、図４に示すように、外部回路基板１８に対して、各信号導体線１４、１９同士、接続用グランド導体１５、２１同士を当接し、半田リフローなどによって半田等のロウ材２４によってパッケージ７の信号導体線１４と外部回路基板１８の信号導体線１９と、また、パッケージ７の接続用グランド導体１５と外部回路基板１８の接続用グランド導体２１同士をそれぞれ電気的に接続することにより、パッケージ７を外部回路基板１８に表面実装される。なお、前記信号導体１４、１９間、接続用グランド導体１５、２１間は、ロウ材よりも高い融点を有するバンプやボール状の端子を介してロウ材によって接合固定することも可能である。
【００４７】
かかる実装構造によれば、パッケージ７と外部回路基板１８の互いの接続端子部において、上述した位相差による反射を抑制でき、伝送損失を低減した実装構造を提供できる。
【００４８】
上記図６（ａ）（ｂ）の外部回路基板は、１つの外部回路基板の表面に入力用および出力用の接続端子部が両方形成されたものであるが、入力用の接続端子部および出力用の接続端子部は、図６（ｃ）に示すように、それぞれ別の外部回路基板１８’、１８’’にそれぞれ形成されていてもよい。
【００４９】
なお、図４のパッケージ７において、高周波素子１０搭載側の信号導体線１１とその反対側表面の信号導体線１４との接続は、スルーホール導体１３によるものであるが、信号導体線１１と信号導体線１４との接続は、これに限定されるものではなく、例えば、グランド層１２にスロット孔（スロット線路）を形成し、このスロット孔を介して各信号導体線１１、１４の端部を対峙させることにより、両導体を電磁的に接続することも可能である。
【００５０】
また、本発明における接続端子部の構造は、少なくとも信号導体線とグランド層を具備するものであれば、あらゆる高周波伝送線路に対して適用でき、図１乃至図５に示したようなマイクロストリップ線路のみならず、グランド付きコプレーナ線路に対しても適用することができる。
【００５１】
【実施例】
本発明の高周波用配線基板の外部回路基板への表面実装後の伝送特性を測定した。測定に用いた評価用配線基板の構造を図６に示した。この評価用配線基板２４によれば、図７（ａ）に示すように、誘電体基板２５の実装面側表面に、２つの終端部を有する信号導体線２６を、誘電体基板２５内部にグランド層２８を形成してマイクロストリップ線路からなる高周波伝送線路を形成した。そして、信号導体線２６の各終端部の両側に、それぞれ一対の直径０．１６ｍｍφの接続用グランド導体２７を形成し、接続用グランド導体２７とグランド層２８とを０．１０ｍｍφの貫通導体２９によって電気的に接続し、接続端子部Ｙを形成した。
【００５２】
なお、貫通導体２９の位置を変えて、信号導体線２６中心と貫通導体２９との距離Ｇが異なる数種のサンプルを用意した。なお、試料Ｎｏ．５〜８については、グランド層２８の接続端子部と対向する部分に、図３（ｃ）で説明したように、略Ｗ字状の端部形状を有する非グランド領域３０を形成した。
【００５３】
この評価用配線基板２４を図６（ａ）（ｂ）に示したような全く同様の接続端子部パターンを表面に有する外部回路基板１８に半田を介して接続、実装した。この評価用配線基板２４を表面実装した外部回路基板１８に対して、外部回路基板の一方の接続端子部から評価用配線基板２４を経由して他方の接続端子部までの５０ＧＨｚにおける伝送特性として信号の挿入損失Ｓ２１を測定した。
【００５４】
なお、評価用配線基板と外部回路基板は、比誘電率８．９のアルミナ基板（誘電体基板中の５０ＧＨｚの信号波長２ｍｍ）を用い、信号導体線、グランド層、接続用グランド導体、貫通導体は、いずれもタングステンメタライズによって同時焼成により形成し、表面に露出している信号導体線、接続グランド導体の表面には金メッキを施した。また、信号導体線の線幅を０．１６ｍｍとし、各接続端子部における信号導体線の線幅Ｗ１ を表１に示す幅とした。
【００５５】
【表１】
表１の結果から明らかなように、信号導体線と貫通導体との距離Ｇを誘電体基板中の信号波長λｇの０．２５倍より大きい試料Ｎｏ．１、２では、実装後の挿入損失が大きいものであった。
【００５７】
これに対し、本発明の範囲内である試料Ｎｏ．３〜８は、挿入損失が低減できることがわかった。また、接続端子部の信号導体線の線幅Ｗ１ を高周波伝送線路の線幅Ｗ０ よりも小さい試料Ｎｏ．４〜８では、接続端子部の信号端子部の信号導体線の幅Ｗ１ と高周波伝送線路の幅Ｗ０ とが同じ試料Ｎｏ．３より挿入損失を低減でき、さらに非グランド領域を設けた試料Ｎｏ．５〜８ではさらに挿入損失を低減できることがわかった。
【００５８】
【発明の効果】
以上詳述した通り、本発明によれば、誘電体基板表面に信号導体線と、誘電体基板の内部あるいは裏面にグランド層を具備する高周波用配線基板において、接続端子部の信号導体線の両側に接続用グランド導体を形成し、接続用グランド導体とグランド層を貫通導体で接続し、接続端子部における信号導体線の中心と貫通導体との距離を誘電体基板中の信号波長λｇの０．２５倍以下にすることにより、他の高周波回路との接続部における高周波信号の伝送損失を低減できる。
【図面の簡単な説明】
【図１】本発明の高周波用配線基板の一例を説明するためのもので、（ａ）誘電体基板表面の接続端子部付近の平面図および（ｂ）その概略断面図である。
【図２】本発明の配線基板の他の一例を説明するための誘電体基板表面の接続端子部付近の平面図である。
【図３】（ａ）（ｂ）（ｃ）は、いずれも本発明の配線基板の好適例におけるグランド層のパターンを示す図である。
【図４】本発明の高周波用配線基板の接続構造の一例を説明するための概略断面図である。
【図５】図４のパッケージの構造を説明するための（ａ）誘電体基板表面の平面図、（ｂ）グランド層のパターン図、（ｃ）誘電体基板裏面の平面図を示す。
【図６】図４のパッケージを実装する外部回路基板の構造を説明するための（ａ）平面図、（ｂ）グランド層のパターン図および（ｃ）他の外部回路基板の平面図を示す。
【図７】評価用配線基板の構造を説明するための（ａ）実装面側表面の平面図、（ｂ）グランド層のパターン図を示す。
【図８】従来のメタルパッケージの構造を説明するための（ａ）平面図、（ｂ）断面図を示す。
【図９】従来の表面実装型高周波用パッケージの構造を説明するための概略断面図である。
【図１０】図９のパッケージの（ａ）グランド層のパターン図、（ｂ）誘電体基板実装面側表面の平面図、（ｃ）パッケージを実装する外部回路基板の平面図である。
【符号の説明】
１ 誘電体基板
２ 信号導体線
３ グランド層
４ 接続用グランド導体
５ 貫通導体
６ 非グランド領域
Ｘ 高周波用伝送線路
Ｙ 接続端子部
Ａ 配線基板
Ｇ 距離
Claims (7)
- 誘電体基板と、該誘電体基板表面に形成された信号導体線と、前記信号導体線と平行して前記誘電体基板の内部又は裏面に形成されたグランド層とを有し、５０ＧＨｚ以上の高周波信号が伝送される高周波伝送線路とを具備するとともに、該高周波伝送線路の終端部に他の高周波回路と接続するための接続端子部を形成してなる高周波用配線基板であって、
前記接続端子部における前記信号導体線両側の前記誘電体基板表面に一対の接続用グランド導体を形成し、該一対の接続用グランド導体を前記誘電体基板を貫通して形成された一対の貫通導体によってそれぞれ前記グランド層と接続するとともに、前記信号導体線の中心と前記貫通導体との距離を０．２５λｇ以下（λｇ：前記高周波信号の前記誘電体基板中の信号波長）としたことを特徴とする高周波用配線基板。 - 前記接続端子部における信号導体線の幅を前記高周波伝送線路の信号導体線幅より小さくしたことを特徴とする請求項１記載の高周波用配線基板。
- 前記グランド層における少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域に非グランド領域を設けたことを特徴とする請求項１または２記載の高周波用配線基板。
- 前記接続端子部が、ロウ材を介して他の高周波回路と接続される請求項１乃至３のいずれか記載の高周波用配線基板。
- 誘電体基板と、該誘電体基板表面に形成された信号導体線と、前記信号導体線と平行して前記誘電体基板の内部又は裏面に形成されたグランド層とを有し、５０ＧＨｚ以上の高周波信号が伝送される高周波伝送線路とを具備するとともに、該高周波伝送線路の終端部に他の高周波回路を接続するための接続端子部を形成してなる２つの高周波用配線基板を具備し、該２つの高周波用配線基板とを接続する構造であって、
前記２つの高周波用配線基板の前記接続端子部における前記信号導体線両側の前記誘電体基板表面に一対の接続用グランド導体を形成し、該一対の接続用グランド導体を前記誘電体基板を貫通して形成された一対の貫通導体によってそれぞれ前記グランド層と接続するとともに、前記信号導体線の中心と前記貫通導体との距離を０．２５λｇ以下（λｇ：前記高周波信号の前記誘電体基板中の信号波長）とし、
前記２つの高周波用配線基板における信号導体線同士および一対の接続用グランド導体同士をそれぞれロウ材を介して接続したことを特徴とする高周波用配線基板の接続構造。 - 前記２つの高周波用配線基板における接続端子部における信号導体線の幅を、前記高周波伝送線路の信号導体線幅より小さくしたことを特徴とする請求項５記載の高周波用配線基板の接続構造。
- 前記２つの高周波用配線基板における前記接続端子部の前記グランド層において、少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域を非グランド領域としたことを特徴とする請求項５または６記載の高周波用配線基板の接続構造。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22796099A JP3619397B2 (ja) | 1999-08-11 | 1999-08-11 | 高周波用配線基板および接続構造 |
| EP00117130A EP1081989B1 (en) | 1999-08-11 | 2000-08-10 | High frequency wiring board and its connecting structure |
| DE60035553T DE60035553T2 (de) | 1999-08-11 | 2000-08-10 | Hochfrequenzschaltungsplatte und seine Verbindungsstruktur |
| US09/636,054 US6501352B1 (en) | 1999-08-11 | 2000-08-10 | High frequency wiring board and its connecting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22796099A JP3619397B2 (ja) | 1999-08-11 | 1999-08-11 | 高周波用配線基板および接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053396A JP2001053396A (ja) | 2001-02-23 |
| JP3619397B2 true JP3619397B2 (ja) | 2005-02-09 |
Family
ID=16868964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22796099A Expired - Fee Related JP3619397B2 (ja) | 1999-08-11 | 1999-08-11 | 高周波用配線基板および接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3619397B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103597658A (zh) * | 2011-07-04 | 2014-02-19 | 华为技术有限公司 | 模组及耦合布置 |
-
1999
- 1999-08-11 JP JP22796099A patent/JP3619397B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103597658A (zh) * | 2011-07-04 | 2014-02-19 | 华为技术有限公司 | 模组及耦合布置 |
| US9172126B2 (en) | 2011-07-04 | 2015-10-27 | Huawei Technologies Co., Ltd. | Module and coupling arrangement |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053396A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057600A (en) | Structure for mounting a high-frequency package | |
| US5952709A (en) | High-frequency semiconductor device and mounted structure thereof | |
| JPH10242716A (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| US6501352B1 (en) | High frequency wiring board and its connecting structure | |
| JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
| JP3619398B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3217677B2 (ja) | 高周波用半導体装置 | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP3619397B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3347640B2 (ja) | 高周波用伝送線路 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JP3158031B2 (ja) | マイクロストリップ線路の結合構造 | |
| JP3046287B1 (ja) | 接続端子構造 | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP2758321B2 (ja) | 回路基板 | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
| JPH10313078A (ja) | 高周波用半導体装置の実装構造 | |
| JP2001244409A (ja) | 高周波モジュール | |
| JP2000022042A (ja) | 高周波用パッケージ | |
| JP2000164766A (ja) | 高周波用配線基板 | |
| JPH11260948A (ja) | 高周波用半導体パッケージの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |