[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100390204B1 - 연마방법 및 연마액 - Google Patents

연마방법 및 연마액 Download PDF

Info

Publication number
KR100390204B1
KR100390204B1 KR10-2000-0006739A KR20000006739A KR100390204B1 KR 100390204 B1 KR100390204 B1 KR 100390204B1 KR 20000006739 A KR20000006739 A KR 20000006739A KR 100390204 B1 KR100390204 B1 KR 100390204B1
Authority
KR
South Korea
Prior art keywords
polishing
metal film
hydrofluoric acid
film
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-0006739A
Other languages
English (en)
Other versions
KR20000058029A (ko
Inventor
쿠보아키라
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20000058029A publication Critical patent/KR20000058029A/ko
Application granted granted Critical
Publication of KR100390204B1 publication Critical patent/KR100390204B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 매입 배선이나 플러그 등을 형성할 때 CMP 공정에서 부식이나 디싱의 발생을 방지하는 것을 목적으로 한다. 실리콘 기판(1)상에 형성된 실리콘 산화막(3)에 오목부(dents)를 형성하고, 배리어 금속막(4) 및 구리 도금막(5)을 순서대로 형성한다. 그 후, CMP 연마에 의해 평탄화를 실행한다. 일정시간 연마를 하여 배리어 금속막(4)이 노출된 시점에서 플루오르화 수소산 함유액을 공급한다. 플루오르화 수소산 함유액으로서는 완충 플루오르화 수소산(buffered hydrofluoric acid)을 사용한다.

Description

연마방법 및 연마액{POLISHING METHOD AND POLISHING SOLUTION}
본 발명은 매입 배선이나 스루 홀을 구비한 반도체 장치의 제조 프로세스의 중간 단계에서 사용되는 웨이퍼 표면을 평탄화하는 화학기계적연마(CMP; Chemical Mechanical Polishing) 방법 및 상기 CMP에 사용되는 연마액에 관한 것이다.
다층 배선을 갖는 반도체 집적회로 장치에서, 기판상에 하층 배선을 형성하고 상기 하층 배선상에 절연막을 형성하고 상기 절연막에는 하층 배선과 상층 배선 사이의 접속을 하기 위해 접속 구멍을 형성한 후 절연막상에 금속막을 퇴적시키고 상기 금속막을 리소그래피 공정과 에칭 공정에 의해 패턴화함으로서 상층 배선을 형성한다. 그 때, 하층 배선이 존재하므로 절연막의 표면은 요철을 갖고 있기 때문에 그 상태로 상층 배선을 형성하면 여러가지의 폐해가 생긴다. 즉, 상층 배선 형성을 위한 리소그래피 공정을 요철금속막에 대하여 행해야 되기 때문에 미세한 패턴을 형성하는 것이 어렵게 된다. 또한, 절연막에 리크가 발생할 우려가 있거나 상층 배선의 절단과 같은 불량이 생기는 일이 있다. 그 때문에 상층 배선을 형성하는 하지가 되는 절연막 표면은 가능한 한 평탄화되는 것이 바람직하다.
그와 같은 평탄화기술의 하나로서 화학기계적연마(Chemical Mechanical Polishing; CMP)가 널리 이용되고 있다. 이하, CMP를 이용한 종래의 매입 배선의 형성방법에 관하여 도 4를 참조하여 설명한다.
우선, 도 4(a)에 도시한 바와 같이, 실리콘 기판(1)상에 실리콘 질화막(2)(막 두께 100nm) 및 실리콘 산화막(3)(막 두께 1000nm)을 순서대로 형성하고, 그 후 실리콘 산화막(3)중에 실리콘 질화막(2)에 도달하는 복수의 홀을 드라이 에칭에 의해 형성한다.
다음에 도 4(b)에 도시한 바와 같이, 전면에 Ta 및 TaN으로 이루어진 배리어 금속막(4)을 스퍼터링법에 의해 퇴적한다. 막 두께는 20nm로 한다. 계속해서 상기 금속막(4)상에 구리도금을 성장시키기 위한 구리로 이루어진 시딩 금속막을 스퍼터링법에 의해 퇴적시킨다(도시 않함). 계속하여 기판을 액온 약 25℃의 황산구리 수용액에 침지하고 구리 도금막(5)을 전해도금법에 의해 형성한다. 구리 도금막(5)의 막 두께는 평탄부에서 900nm 정도로 한다. 상기 상태를 도 4(b)에 도시한다.
이상과 같이 하여 도금을 시행한 기판에 대하여, 300℃로 30분 정도 어닐링을 한다. 이에 의해 구리의 그레인 사이즈가 크게 되어 저항치가 저하된다.
다음에 CMP에 의해 구리 도금막(5)을 연마하여 기판 표면을 평탄화한다. CMP는, 보통 도 5에 도시한 바와 같은 연마장치를 이용하여 행한다. 도면 중에서 웨이퍼(10)라 함은 상술한 바와 같이 하여 기판(1) 표면에 성막이 이루어진 것을 말한다. 웨이퍼(10)는 웨이퍼 캐리어(11)의 하면에 설치된다. 웨이퍼(10)의 성막면을 연마 패드(12)에 접촉시키면서 웨이퍼 캐리어(11)와 연마 패드(12)의 양쪽을 일정속도로 회전시킨다. 웨이퍼(10)와 연마 패드(12)사이에는 펌프(15)에 의해 공급구(13)로부터 연마액(14)이 공급된다.
연마액(14)으로서는 일반적으로 알루미나 입자나 실리카 입자 등의 연마재를 분산시킨 슬러리가 사용된다. 보통, 연마의 진행에 따라 금속 연마용 슬러리와 절연막 연마용 슬러리가 병용된다. 금속막과 절연막의 연마 속도가 크게 다르기 때문에 노출면의 종류에 따라 연마액의 종류를 변경하지 않으면 소요의 평탄성을 얻기가 어렵기 때문이다. 예를 들면, 도 4(b) 단계에서는 금속연마용 슬러리가 쓰이고 도 4(c) 내지 (d)의 단계에서는 절연막 연마용 슬러리가 쓰인다.
연마액(14)의 선택에 관하여는 종래부터 여러가지가 제안되어 있고, 일본국 특개평8-124886호 공보에는 처음에는 금속성 연마액으로 하고, 그 후 중성 연마액으로 하고, 최후에 절연막용 알칼리성 연마액으로 바꾸는 방법이 개시되어 있다. 또한, 일본국 특개평8-139060호 공보에는 산성 연마액을 써서 금속막을 연마한 후 알칼리성 연마액을 써서 절연막을 연마하는 방법이 나타나 있다. 이와 같이 웨이퍼 표면 상태에 따라 연마액의 종류를 적당히 선택함으로서 간단한 프로세스에 의해 평탄화를 하는 것이 가능해진다.
그 후, 일정시간 연마를 계속하여 도 4(d)에 도시한 상태로 하여 매입 배선을 완성한다.
그러나, 상기 종래 기술은 이하의 문제를 갖고 있다.
제 1 문제점은 금속 매입부에서 디싱이 발생한다는 점이다. 도 4(c)의 CMP 공정에서는 실리콘 산화막(3)상의 배리어 금속막(4)이 잔존하지 않도록 연마시간을 충분히 취할 필요가 있다. 여기서, 배리어 금속막(4)과 비교하여 구리 도금막(5)의 연마속도는 대단히 크고, 예를 들면 배리어 금속막으로서 일반적으로 사용되는 Ta 계 금속과 비교하면 구리의 CMP 연마속도는 보통 30배 이상이 된다. 이 때문에 도 4(c)와 같이, 배리어 금속막(4)이 노출된 후의 공정에서 구리 도금막(5)의 연마가 배리어 금속막(4)의 연마보다도 과잉으로 진행되어 도 7과 같이 금속막(3) 중앙부가 우묵한 형상이 된다. 이 현상을 디싱(Dishing)이라 한다. 절연막(3)상의 배리어 금속막(4)은 거의 완전히 제거하지 않으면 안되기 때문에 일정 정도의 오버 연마를 할 필요가 있어서 보통 일정한 정도의 디싱이 생기게 된다. 이러한 구리층의 디싱이 생기면 국소적으로 저항이 증가한다는 문제점이 발생한다. 또한, 일렉트로마이그레이션을 야기하고 소자의 신뢰성을 손상하는 경우도 있다.
제 2 문제점은 부식이 발생한다는 점이다. 상술한 바와 같이 도 4(c)의 CMP 공정에서는 일정한 오버연마 시간을 취할 필요가 있다. 여기서 배리어 금속막(4)이나 실리콘 산화막(3)과 비교하여 구리 도금막(5)의 연마속도는 대단히 크고 구리 도금막의 연마가 더욱 빠르게 진행된다. 이 때문에 배리어 금속막(4) 노출후의 CMP 공정에서는 배선 밀집부와 배선 고립부에서 CMP의 진행속도가 다르게 된다. 즉, 구리 도금막(5)의 매입부가 대부분 존재하는 배선 밀집부에서는 구리 도금막(5)의 매입부가 그다지 존재하지 않는 배선 고립부에 비해 배리어 금속막(4)이나 실리콘 산화막(3)에 가해지는 압력이 상대적으로 높게 된다. 이 때문에 배선 밀집부에서 CMP가 과잉으로 진행하여 도 4(d)와 같이 표면이 패이게 된다. 이러한 현상을 부식(Erosion)이라고 한다.
전술한 바와 같이, 부식이 발생하면 기판 표면의 평탄성이 악화된다. 평탄성의 악화는 다층구조로 한 경우에 더욱 현저하여 배선부의 단락 등이 생기는 문제를 야기한다. 또한 매입 배선을 형성한 경우에 있어서는 단면적이 작게되어 배선저항이 커진다고 하는 문제가 있다.
이상과 같이 부식이나 디싱은 금속과 배리어 금속막 또는 절연막과의 연마속도 차이에 기인하여 발생하지만 실제의 제조 프로세스에 있어서는 상기 이외의 프로세스상의 요인에 의해 더한층 촉진된다. 이 점에 관하여 이하 설명한다.
도 6은 연마액을 공급했을 때의 웨이퍼 표면의 상태를 도시한 도면이다. 웨이퍼와 연마 패드는 같은 정도의 속도로 같은 방향으로 회전된다. 이러한 상태로 연마를 하면 웨이퍼의 외주부는 내주부에 비하여 주속도가 크기 때문에 단위시간당에 더욱 많은 패드면에 접하는 것이 된다. 이 때문에 외주부쪽이 내주부보다도 연마가 과잉으로 진행되기 쉽게 된다. 또한, 웨이퍼 표면의 연마액의 분포에 관하여도 외주부와 내주부에서 불균일이 생긴다. 연마 패드에 적하된 연마액은 웨이퍼 외주부에서 내주부로 향하여 이동하여 웨이퍼 전면에 널리 퍼져 가지만 이 과정을 고려하면 연마액의 시간 평균농도는 외주부쪽이 내주부보다도 높게 된다. 이것도 외주부쪽이 내주부보다도 연마를 과잉으로 진행시키는 요인이 된다. 또한, 표면에 금속막이나 절연막이 형성된 웨이퍼는 이들의 막이 형성된 면쪽이 휘여진 상태로 된다. 이 때문에 연마를 할 때에 웨이퍼를 연마 패드(12)에 꽉 눌렀을 때에 휘여짐이 일정정도 잔존하여 외주부가 더욱 연마되기 쉽게 된다.
이상과 같이, 프로세스상의 요인에 의해 외주부쪽이 내주부보다도 연마가 과잉으로 진행되기 쉽게 되기 때문에 웨이퍼면 내의 전체에 대하여 평탄화를 완료시키기 위해서는 오버연마 시간을 더욱 길게 잡지 않을 수가 없게 된다. 이 때문에 부식이나 디싱이 더욱 현저하게 되는 것이다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 매입 배선이나 플러그 등을 형성할 때의 CMP 공정에서 부식이나 디싱의 발생을 방지하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명에 의하면, 웨이퍼 표면에 절연막을 형성하고 당해 절연막의 소정의 위치에 오목부를 마련하고 전면에 배리어 금속막 및 금속막을 순서대로 형성한 후 당해 웨이퍼 표면에 연마 패드에 하중을 주어 접촉시키고 웨이퍼와 연마 패드의 적어도 한편을 회전시켜 웨이퍼 표면을 평탄화하는 연마방법에 있어서, 상기 웨이퍼 표면에 대하여 연마 시작으로부터 최초 연마하는 금속막이 소정의 패턴이외의 부분까지 제거되어 배리어 금속이 노출될 때 까지의 시간 경과 전까지의 사이에 제 1 연마액을 공급하고 소정시간 경과 후 플루오르화 수소산을 함유하는 제 2 연마액을 공급하는 것을 특징으로 하는 연마방법이 제공된다.
상기 연마방법으로서는 소정시간 경과 후 플루오르화 수소산을 함유하는 제 2 연마액을 공급한다. 플루오르화 수소산은 배리어 금속막이나 절연막을 용해한다. 한편, 구리 등의 이온화 경향이 낮은 귀금속에 대하여는 용해작용을 나타내지 않는다. 따라서, 배리어 금속막이나 절연막, 금속막이 노출된 상태인 때에 플루오르화 수소산을 함유하는 제 2 연마액을 공급하면 배리어 금속막이나 절연막이 선택적으로 용해, 제거된다. 이 때문에 배리어 금속막이나 절연막과 금속막과의 사이의 연마속도의 차이에 기인하여 생기는 부식이나 디싱을 유효하게 방지할 수 있다.
전술한 바와 같이, 금속막 연마용의 연마액으로서 산성인 것을 쓰는 기술에 관하여는 이미 잘 공지되어 있다. 이에 대하여 본 발명의 연마방법은 플루오르화 수소산을 써서 배리어 금속막이나 절연막을 선택적으로 용해시킴에 의해 부식이나 디싱을 방지한다. 본 발명자는 산으로서, 특히 플루오르화 수소산계의 액을 씀으로서 상기 작용이 발현된다는 것을 알아내 본 발명을 완성하게 된 것이다. 예를 들면, 배리어 금속막으로서 널리 이용되어 있는 Ta계의 금속은 약액에 대한 내성이 대단히 높아 플루오르화 수소산이나 발연황산, 고농도 알칼리액 등 한정된 용액 이외에는 용해되지 않는 것이 확인되었다. 본 발명자는 이 중에서 CMP 프로세스에 적용 가능한 것을 검토하고 플루오르화 수소산계의 약액이 아주 양호하게 사용할 수 있다는 것을 찾아낸 것이다.
상기 연마방법에 있어서의 제 1 연마액 및 제 2 연마액으로서는, 예컨대 알루미나 입자나 실리카 입자 등의 연마재를 분산시킨 슬러리가 쓰인다. 제 2 연마액이 플루오르화 수소산을 함유하는 것이면 되고 그 밖의 성분에 관하여는, 특히 제한이 없다.
또한, 본 발명에 의하면, 웨이퍼 표면에 절연막을 형성하고 당해 절연막의 소정의 위치에 오목부를 마련하고 전면에 배리어 금속막 및 금속막을 순서대로 형성한 후 당해 웨이퍼 표면에 연마 패드에 하중을 주어 접촉시키고 웨이퍼 표면에 연마액을 공급하면서 웨이퍼와 연마 패드의 적어도 한편을 회전시켜 웨이퍼 표면을 평탄화하는 연마방법에 있어서, 연마 시작으로부터 최초로 연마하는 금속막이 소정의 패턴이외의 부분까지 제거되는 배리어 금속이 노출될때까지의 시간이 경과한 후, 웨이퍼 표면에 플루오르화 수소산 함유액을 공급하는 것을 특징으로 하는 연마방법이 제공된다.
상기 연마방법에 있어서의 연마액으로서는, 예를 들면 알루미나 입자나 실리카 입자 등의 연마재를 분산시킨 슬러리가 쓰이고 그 성분에 관하여는 특히, 제한이 없다. 한편, 플루오르화 수소산 함유액은 연마액과는 다른 것으로서 연마재를 포함하지 않는 것이 바람직하게 쓰인다.
이 연마방법에서는, 상술한 효과 즉, 플루오르화 수소산이 갖는 배리어 금속막이나 절연막의 용해작용에 의한 부식, 디싱의 방지효과에 추가하여, 이하의 효과가 얻어진다.
즉, 플루오르화 수소산 함유액을 연마액과 독립적으로 첨가할 수 있기 때문에 배리어 금속막의 종류나 막 두께에 따라 플루오르화 수소산 함유액의 첨가량을 적당히 조정할 수 있고 각 프로세스마다 관리가 가능해 진다. 도 2는 본 발명의 연마방법에 쓰이는 연마장치의 일례를 도시한 것이다. 도면과 같이 배리어 금속막을 용해시키는 플루오르화 수소산 함유액(16)의 공급은 연마를 진행시키는 연마액(14)과는 독립적으로 제어된다. 따라서, 배리어 금속막과 금속막의 연마비나 각 막의 막 두께 등을 고려하여 연마액(14)과 플루오르화 수소산 함유액(16)의 첨가비를 알맞게 조정할 수 있어 더 한층 양호한 평탄성을 얻을 수 있다.
또한, 상기 연마방법에 있어서, 플루오르화 수소산 함유액을 연마재로 포함하지 않는 액, 예를 들면 플루오르화 수소산 수용액으로 하면 이하와 같은 효과가 또한 얻어진다.
첫째, 연마액의 종류를 단일한 종류로 할 수 있다. 연마액은 일반적으로 고가이므로 될 수 있는 한, 적은 종류의 연마액으로 하는 것이 바람직하다. 본 발명은 플루오르화 수소산 함유액을 연마액과는 독립적으로 첨가할 수 있기 때문에 플루오르화 수소산 함유액의 첨가량이나 첨가 시기를 적절히 조정함으로서 단일 연마액으로 다양한 CMP 프로세스에 대응하는 것이 가능해진다.
둘째, 마이크로 스크래치를 방지할 수 있다고 하는 효과가 얻어진다. 보통의 CMP에서는 배리어 금속막이 제거되어 절연막이 노출된 후의 연마공정에서 연마액에 포함되는 연마재에 의해 절연막 표면에 작은 상처가 발생한다. 마이크로 스크래치가 발생하면 후 공정의 리소그래피의 줄마춤이 곤란하여 진다. 또한, 다음 공정에서 성장시킨 배선용 금속이 마이크로 스크래치 안에 잔존하여 회로가 쇼트되는 위험성이 있다.
또한, 본 발명에 의하면, 웨이퍼 표면에 절연막을 형성하고 당해 절연막의 소정의 위치에 오목부를 마련하고 전면에 배리어 금속막 및 금속막을 순서대로 형성한 후 웨이퍼 표면을 연마 패드를 써서 연마할 때 쓰이는 연마액으로서 플루오르화 수소산을 함유하는 것을 특징으로 하는 연마액이 제공된다.
상기 연마액에 의하면 전술한 바와 같이, 배리어 금속막이나 절연막을 선택적으로 용해, 제거할 수가 있어서 배리어 금속막이나 절연막과 금속막과의 사이의 연마속도의 차이에 기인하여 생기는 부식이나 디싱을 유효하게 방지할 수 있다.
본 발명에 있어서의 제 2 연마액 또는 플루오르화 수소산 함유액은 완충 플루오르화 수소산, 묽은 플루오르화 수소산 또는 과산화수소와 플루오르화 수소산의 혼합액을 포함하는 것이 바람직하다. 이러한 종류의 액은 배리어 금속막이나 절연막에 대하여 양호한 용해성을 나타내고 디싱이나 부식을 유효하게 방지할 수 있다. 여기서 완충 플루오르화 수소산이란 플루오르화 수소산을 함유하는 완충액을 말하며, 예를 들면 플루오르화 수소산과 플루오르화 암모늄의 혼합액 등을 말한다.
본 발명에 있어서, 제 2 연마액 또는 플루오르화 수소산 함유액의 플루오르화 수소산 농도는 바람직하기로는 1 내지 5O중량%, 더욱 바람직하기로는 10 내지 3O중량%로 한다. 상기와 같은 조성으로 배리어 금속막이나 절연막의 용해작용이 높아지고 디싱이나 부식을 더욱 유효하게 방지할 수 있다.
본 발명에 있어서의 배리어 금속막은 금속막이 절연막중으로 확산되는 것을 방지하기 위해 마련되는 막이다. 구체적으로는, Ta, TaN, Ti, TiN, W, WN 또는 이들의 적층막이 쓰인다. 배리어 금속막은 PVD, CVD 등의 방법에 의해 형성할 수 있다.
본 발명은 배리어 금속막이 Ta 함유막 또는 Ti 함유막인 때에, 특히 Ta 및/또는 TaN을 포함할 때에 한층 현저한 효과를 발휘한다. 이들의 막은 배리어 금속막으로서 널리 이용되며, 특히 Ta나 TaN은 높은 배리어성을 나타내기 때문에 구리 등의 매입 금속막의 배리어 금속막으로서 아주 양호하게 사용된다. 그런데 이들의 막은 경도가 높고 CMP 연마되기 어렵기 때문에 디싱이나 부식이 생기기 쉽다고 하는 문제를 또한 가지고 있다. 본 발명에 의하면 이러한 문제가 해소되기 때문에 상기 재료로 이루어진 배리어 금속막의 뛰어난 배리어성 등을 충분히 살릴 수 있다.
본 발명에 있어서, 금속막의 재료는 구리, 은 또는 이들의 합금으로 이루어지는 것이 바람직하고, 특히 구리나 구리합금으로 이루어진 구리계 금속이 바람직하다. 이들의 금속재료는 저 저항이며 또한 일렉트로 마이그레이션 등의 문제가 적기 때문이다. 금속막의 형성방법은, 특히 제한이 없고 도금법, CVD법, 스퍼터링법 등을 들 수 있다. 도금법에 의한 경우는 시딩 금속막 형성후 도금처리를 하여 형성하여도 좋다.
본 발명의 연마방법에 있어서, 플루오르화 수소산을 함유하는 제 2 연마액 또는 플루오르화 수소산 함유액을 공급하는 시기는 배리어 금속막이 노출된 시점으로 하는 것이 바람직하고 웨이퍼 또는 연마 패드의 회전 토크가 소정의 레벨에 달한 후에 하는 것이 바람직하다. CMP의 전반에 있어서는 금속막이 연마되지만 소정시간이 경과하면 배리어 금속막이 노출된다. 이 때, 금속막과 배리어 금속막의 경도가 다름에 의해 회전 토크가 변화되기 때문에 이 시점에서 플루오르화 수소산 함유액 등을 공급하는 것이 바람직하다. 이에 의해 배리어 금속막의 용해가 진행하여 디싱이나 부식을 유효하게 방지할 수 있다.
본 발명에 있어서「오목부」란 매입 배선이나 플러그를 형성하기 위한 구멍 또는 홈을 말한다. 오목부에는 구리 등의 금속막이 매입되어 매입 배선이나 플러그가 형성된다. 오목부의 폭은, 예를 들면 0.1 내지 1μm 정도이다.
본 발명에 있어서의 절연막으로서는 종래부터 쓰이고 있는 실리콘 산화막이나 실리콘 질화막 이외에 SOG(Spin 0n Glass)막 등의 저 유전율 재료를 쓸 수 있다. 여기서, SOG막의 종류는, 특히 한정되지 않지만 무기SOG막, 유기SOG막, HSQ(Hydrogen Silisesquioxane)막 등을 쓸 수 있다.
SOG막, 특히 HSQ막, 유기SOG막은 유전율, 가스 발생성 등의 성능 밸런스가 뛰어 나서 층간절연막으로서 바람직하게 쓸 수 있다. 그런데, 이들의 재료는 CMP에 의한 연마속도가 크기 때문에 부식이나 마이크로 스크래치가 발생하기 쉽다고 하는 문제를 갖고 있었다. 본 발명에 의하면, 부식 문제를 회피하면서 상기 재료의 뛰어난 특성을 이용할 수 있다.
본 발명은 배리어 금속막과 금속막의 연마속도의 상위에 의한 디싱이나 부식을 방지한다. 따라서, 본 발명의 적용범위는 배리어 금속막과 금속막의 연마속도가 문제로 되는 것 같은 형태이면, 특히 제한되지 않고 매입 배선의 형성 프로세스 외에 층간접속 플러그의 형성 프로세스 등에 널리 적용할 수 있다. 예를 들면, 콘택트홀 내에 Ti/TiN이나 WN 등의 배리어 금속막을 형성하고 그 위에 W(텅스텐)을 형성한 후 CMP를 하는 프로세스에 적용할 수 있다. 또한, 바이어 홀 내에 Ta 등의 배리어 금속막을 형성하고 그 위에 구리막을 형성한 후 CMP를 하는 프로세스에도 적용할 수 있다.
도 1은 본 발명의 연마방법에 관한 공정단면도.
도 2는 본 발명의 연마방법에 이용되는 CMP 연마장치의 개략도.
도 3은 본 발명의 연마방법에 있어서 연마액을 공급했을 때의 웨이퍼 표면상태를 도시한 도면.
도 4는 종래의 연마방법의 공정단면도.
도 5는 종래의 연마방법에 쓰이는 CMP 연마장치의 개략도.
도 6은 종래의 연마방법에 있어서 연마액을 공급했을 때의 웨이퍼 표면상태를 도시한 도면.
도 7은 디싱이 발생한 상태를 도시한 도면.
<도면의 주요부호에 대한 부호의 설명>
1 : 실리콘 기판 2 : 실리콘 질화막
3 : 실리콘 산화막 4 : 배리어 금속막
5 : 구리 도금막 10 : 웨이퍼
11 : 웨이퍼 캐리어 12 : 연마 패드
13 : 공급구 14 : 연마액
15 : 펌프 16 : 완충 플루오르화 수소산
본 실시예에 관하여, 도 1을 참조하여 설명한다.
우선 도 1(a)에 도시한 바와 같이, 실리콘 기판(1)상에 실리콘 질화막(2)(막 두께 100nm) 및 실리콘 산화막(3)(막 두께 1000nm)을 순서대로 형성하고, 그 후, 드라이 에칭에 의해 실리콘 질화막(2)에 도달한 복수의 홀을 소정의 위치에 형성한다. 도면에 도시한 바와 같이, 배선 밀집부와 배선 고립부가 마련된다. 여기서, 배선 밀집부라 함은 복수의 오목부가 오목부 폭의 1 내지 3배 정도의 간격을 가지고 배치되어 있는 영역을 말하며 특히, 3개 이상의 오목부가 그들의 폭과 같은 정도의 간격을 갖고 배치되어 있는 영역을 말한다.
다음에 도 1(b)에 도시한 바와 같이, 전면에 TaN으로 이루어진 배리어 금속막(4)을 스퍼터링법에 의해 퇴적하였다. 막 두께는 20nm로 하였다. 계속해서 상기 금속막(4)상에 구리도금을 성장시키기 위한 구리로 이루어진 시딩 금속막을 스퍼터링법에 의해 퇴적하였다(도시 않함). 계속하여 기판을 액온 약 25℃의 황산구리 수용액에 침지하고 구리로 이루어진 구리 도금막(5)을 전해도금법에 의해 형성하였다. 여기서 구리 도금막(5)의 막 두께는 평탄부에서 900nm 정도로 하였다. 이 상태를 도 1(b)에 도시한다.
이상과 같이 하여 도금을 시행한 기판에 대하여, 300℃로 30분 정도 어닐링을 행하였다. 이에 의해 그레인 사이즈가 크게 되어 저항치가 저하된다.
어닐링을 한 후 CMP를 행하였다. CMP는 도 2에 도시한 연마장치를 써서 행하였다. 도면중에 웨이퍼(10)라 함은 상술 한 바와 같이 하여 기판(1) 표면에 성막된 것을 말한다. 상술한 바와 같이, 성막된 웨이퍼(10)는 웨이퍼 캐리어(11) 하면에 설치된다. 웨이퍼(10)의 표면을 연마 패드(12)에 접촉시키면서 웨이퍼 캐리어(11)와 연마 패드(12)의 양쪽을 일정속도로 회전시킨다. 웨이퍼(10)와 연마 패드(12)의 사이에 펌프(15)에 의해 공급구(13)로부터 연마액(14)이 공급된다. 연마액으로서는 과산화수소물, 질산철을 포함하는 용액에 알루미나 입자를 가한 용액을 이용하였다. 연마압력은 약 3 내지 5psi로 하였다.
일정시간 연마를 계속하니 CMP의 회전 토크가 상승하였다. 이 때, 기판의 단면구조는 도 1(c)에 도시한 상태로 된다. 즉, 절연막 평탄부상의 구리 도금막(5)이 제거되어 배리어 금속막(4)이 노출된 상태로 된다. 배리어 금속막(4)을 구성하는 TaN은 구리 도금막(5)을 구성하는 구리보다도 딱딱하여 CMP에 의한 연마가 되기 어렵다. 이 때문에 도 1(c)와 같이 TaN이 노출한 상태로 되면 회전 토크가 상승한다.
회전 토크가 상승한 시점에서 도 2의 공급구(13)로부터 웨이퍼(10)와 연마 패드(12) 사이에 완충 플루오르화 수소산(16)을 공급하였다. 도 3은 연마액을 공급했을 때의 웨이퍼 표면 상태를 도시한 도면이다. 공급구(13)로부터 연마액(14) 및 완충 플루오르화 수소산(16)이 별개의 펌프에 의해 공급된다.
그 후, 소정시간 연마를 계속함으로서 도 1(d)에 도시한 바와 같은 매입 배선 구조를 완성하였다. CMP의 종점은 CMP의 회전 토크의 변화를 검지하는 방법을 써서 결정하였다.
완성된 반도체 장치에 대하여 표면 평탄성을 AFM(Atomic Force Microscope)이나 촉침식의 3차원 프로파일러를 써서 평가함에 따라 본 실시예에 의해 제작된 반도체 장치의 표면이 대단히 양호하게 평탄화되어 있다는 것이 확인되었다.
전술한 바와 같이 본 발명에 의하면 연마 시작 후의 소정 시기에 플루오르화 수소산 함유액을 웨이퍼 표면에 공급하기 때문에 디싱이나 부식을 유효하게 방지할 수 있다. 또한, 연마재를 포함하지 않는 플루오르화 수소산 함유액을 쓰면 산화막표면의 마이크로 스크래치의 발생을 방지할 수 있다.
본 출원은 그 내용이 여기에 인용문으로 병합되어 있는 일본국 특허출원 평11-036020호에 근거한 우선권주장출원이다.

Claims (20)

  1. (1) 웨이퍼 표면상에 절연막을 형성하고, (2) 상기 절연막의 소정의 위치에 오목부(dents)를 형성하고, (3) 상기 단계를 거친 상기 웨이퍼의 전면상에 배리어 금속막 및 금속막을 순서대로 형성한 후, 상기 웨이퍼 표면에 하중을 주어 연마 패드를 접촉시켜, 상기 웨이퍼와 상기 연마 패드의 적어도 한쪽을 회전시켜 상기 웨이퍼 표면을 평탄화하는 연마방법에 있어서,
    상기 웨이퍼 표면에 대하여 연마 시작으로부터 최초에 연마하는 금속막이 소정의 패턴 이외의 부분까지 제거된 배리어 금속이 노출되는 시간 동안 제 1 연마액이 공급되고, 상기와 같은 시간이 경과했을 때 플루오르화 수소산을 함유하는 제 2 연마액을 공급하는 것을 특징으로 하는 연마방법.
  2. 제 1 항에 있어서,
    상기 제 2 연마액은 완충 플루오르화 수소산, 묽은 플루오르화 수소산 또는 과산화수소와 플루오르화 수소산의 혼합액을 포함하는 것을 특징으로 하는 연마방법.
  3. 제 1 항에 있어서,
    상기 제 2 연마액의 플루오르화 수소산의 농도는 1 내지 50중량%인 것을 특징으로 하는 연마방법.
  4. (1) 웨이퍼 표면에 절연막을 형성하고, (2) 상기 절연막의 소정의 위치에 오목부를 형성하고, (3) 상기 단계를 거친 웨이퍼의 전면상에 배리어 금속막 및 금속막을 순서대로 형성한 후, 상기 웨이퍼 표면에 하중을 주어 연마 패드를 접촉시키고 상기 웨이퍼 표면상에 연마액을 공급하면서 상기 웨이퍼와 상기 연마 패드의 적어도 한쪽을 회전시켜 상기 웨이퍼 표면을 평탄화하는 연마방법에 있어서,
    연마 시작으로부터 최초로 연마하는 금속막이 소정의 패턴 이외의 부분까지 제거되는 배리어 금속막이 노출되는 시간이 경과했을 때 상기 웨이퍼 표면에 플루오르화 수소산 함유액을 공급하는 것을 특징으로 하는 연마방법.
  5. 제 4 항에 있어서,
    상기 플루오르화 수소산 함유액은 연마재를 포함하지 않는 것을 특징으로 하는 연마방법.
  6. 제 4 항에 있어서,
    단일한 종류의 연마액이 연마액으로 사용되는 것을 특징으로 하는 연마방법.
  7. 제 4 항에 있어서,
    상기 플루오르화 수소산 함유액은 완충 플루오르화 수소산, 묽은 플루오르화 수소산 또는 과산화수소와 플루오르화 수소산의 혼합액을 포함하는 것을 특징으로 하는 연마방법.
  8. 제 4 항에 있어서,
    상기 플루오르화 수소산 함유액의 플루오르화 수소산 농도는 1 내지 50 중량%인 것을 특징으로 하는 연마방법.
  9. 제 1 항에 있어서,
    상기 배리어 금속막은 Ta 함유막 또는 Ti 함유막인 것을 특징으로 하는 연마방법.
  10. 제 4 항에 있어서,
    상기 배리어 금속막은 Ta 함유막 또는 Ti 함유막인 것을 특징으로 하는 연마방법.
  11. 제 1 항에 있어서,
    상기 배리어 금속막은 Ta 및/또는 TaN으로 구성되는 것을 특징으로 하는 연마방법.
  12. 제 4 항에 있어서,
    상기 배리어 금속막은 Ta 및/또는 TaN으로 구성되는 것을 특징으로 하는 연마방법.
  13. 제 1 항에 있어서,
    상기 금속막은 은 또는 구리인 것을 특징으로 하는 연마방법.
  14. 제 4 항에 있어서,
    상기 금속막은 은 또는 구리인 것을 특징으로 하는 연마방법.
  15. (1) 웨이퍼 표면에 절연막을 형성하고, (2) 상기 절연막의 소정의 위치에 오목부를 형성하고, (3) 상기 단계를 거친 상기 웨이퍼의 전면상에 배리어 금속막 및 금속막을 순서대로 형성한 후, 상기 웨이퍼 표면이 연마 패드로 연마될 때 사용되는 연마액으로서, 플루오르화 수소산을 함유하는 것을 특징으로 하는 연마액.
  16. 제 15 항에 있어서,
    상기 배리어 금속막은 Ta 함유막 또는 Ti 함유막인 것을 특징으로 하는 연마액.
  17. 제 16 항에 있어서,
    상기 배리어 금속막은 Ta 및/또는 TaN을 포함하는 것을 특징으로 하는 연마액.
  18. 제 15 항에 있어서,
    상기 금속막은 은 또는 구리인 것을 특징으로 하는 연마액.
  19. 제 15 항에 있어서,
    상기 연마액은 완충 플루오르화 수소산, 묽은 플루오르화 수소산 또는 과산화수소와 플루오르화 수소산의 혼합액을 포함하는 것을 특징으로 하는 연마액.
  20. 제 15 항에 있어서,
    플루오르화 수소산 함유량은 1 내지 50중량%인 것을 특징으로 하는 연마액.
KR10-2000-0006739A 1999-02-15 2000-02-14 연마방법 및 연마액 Expired - Fee Related KR100390204B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00036020 1999-02-15
JP??11?????0360 1999-02-15
JP11036020A JP3033574B1 (ja) 1999-02-15 1999-02-15 研磨方法

Publications (2)

Publication Number Publication Date
KR20000058029A KR20000058029A (ko) 2000-09-25
KR100390204B1 true KR100390204B1 (ko) 2003-07-04

Family

ID=12458057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0006739A Expired - Fee Related KR100390204B1 (ko) 1999-02-15 2000-02-14 연마방법 및 연마액

Country Status (3)

Country Link
US (1) US6316364B1 (ko)
JP (1) JP3033574B1 (ko)
KR (1) KR100390204B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3873557B2 (ja) * 2000-01-07 2007-01-24 株式会社日立製作所 半導体装置の製造方法
TW462085B (en) * 2000-10-26 2001-11-01 United Microelectronics Corp Planarization of organic silicon low dielectric constant material by chemical mechanical polishing
US6350692B1 (en) * 2000-12-14 2002-02-26 Infineon Technologies Ag Increased polish removal rate of dielectric layers using fixed abrasive pads
KR100400768B1 (ko) * 2000-12-18 2003-10-08 주식회사 하이닉스반도체 반도체 장치의 금속 배선 형성 방법
JP3639223B2 (ja) 2001-05-14 2005-04-20 松下電器産業株式会社 埋め込み配線の形成方法
JP2002367996A (ja) * 2001-06-06 2002-12-20 Nec Corp 半導体装置の製造方法
JP2004228526A (ja) 2003-01-27 2004-08-12 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
KR100640965B1 (ko) * 2004-12-30 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 형성방법
JP2006261261A (ja) * 2005-03-16 2006-09-28 Renesas Technology Corp 化学機械研磨装置および化学機械研磨方法
US7935242B2 (en) * 2006-08-21 2011-05-03 Micron Technology, Inc. Method of selectively removing conductive material
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5428280B2 (ja) * 2008-10-16 2014-02-26 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
CN107799436B (zh) * 2016-08-29 2023-07-07 株式会社荏原制作所 基板处理装置及基板处理方法
JP6971676B2 (ja) * 2016-08-29 2021-11-24 株式会社荏原製作所 基板処理装置および基板処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109332A (ja) * 1988-10-19 1990-04-23 Canon Inc 半導体基板の製造方法
US5662769A (en) * 1995-02-21 1997-09-02 Advanced Micro Devices, Inc. Chemical solutions for removing metal-compound contaminants from wafers after CMP and the method of wafer cleaning
US5676587A (en) * 1995-12-06 1997-10-14 International Business Machines Corporation Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride
JPH10172969A (ja) * 1996-12-06 1998-06-26 Nec Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5575885A (en) * 1993-12-14 1996-11-19 Kabushiki Kaisha Toshiba Copper-based metal polishing solution and method for manufacturing semiconductor device
JP3361881B2 (ja) * 1994-04-28 2003-01-07 株式会社東芝 半導体装置とその製造方法
JPH08124886A (ja) 1994-10-26 1996-05-17 Ricoh Co Ltd 半導体装置の研磨方法及び研磨装置
JPH08139060A (ja) 1994-11-04 1996-05-31 Ricoh Co Ltd 半導体装置の製造方法及び化学的機械研磨装置
US5968239A (en) * 1996-11-12 1999-10-19 Kabushiki Kaisha Toshiba Polishing slurry
US6204169B1 (en) * 1997-03-24 2001-03-20 Motorola Inc. Processing for polishing dissimilar conductive layers in a semiconductor device
JP3371775B2 (ja) * 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
US6203404B1 (en) * 1999-06-03 2001-03-20 Micron Technology, Inc. Chemical mechanical polishing methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109332A (ja) * 1988-10-19 1990-04-23 Canon Inc 半導体基板の製造方法
US5662769A (en) * 1995-02-21 1997-09-02 Advanced Micro Devices, Inc. Chemical solutions for removing metal-compound contaminants from wafers after CMP and the method of wafer cleaning
US5676587A (en) * 1995-12-06 1997-10-14 International Business Machines Corporation Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride
JPH10172969A (ja) * 1996-12-06 1998-06-26 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20000058029A (ko) 2000-09-25
JP2000235965A (ja) 2000-08-29
US6316364B1 (en) 2001-11-13
JP3033574B1 (ja) 2000-04-17

Similar Documents

Publication Publication Date Title
JP4095731B2 (ja) 半導体装置の製造方法及び半導体装置
US5954975A (en) Slurries for chemical mechanical polishing tungsten films
US7319072B2 (en) Polishing medium for chemical-mechanical polishing, and method of polishing substrate member
US6743268B2 (en) Chemical-mechanical planarization of barriers or liners for copper metallurgy
KR100396883B1 (ko) 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법
US6656842B2 (en) Barrier layer buffing after Cu CMP
US7208404B2 (en) Method to reduce Rs pattern dependence effect
KR100390204B1 (ko) 연마방법 및 연마액
KR20030078002A (ko) 반도체 장치의 제조 방법
EP1544901A1 (en) Polishing compound composition, method for producing same and polishing method
US6350678B1 (en) Chemical-mechanical polishing of semiconductors
US6831014B2 (en) Method of manufacturing a semiconductor apparatus using chemical mechanical polishing
JP3904578B2 (ja) 半導体装置の製造方法
US7731864B2 (en) Slurry for chemical mechanical polishing of aluminum
US6825117B2 (en) High PH slurry for chemical mechanical polishing of copper
KR19980048378A (ko) 반도체소자의 평탄화방법
JP2009246228A (ja) 研磨方法及び半導体装置の製造方法
JP2003092300A (ja) 半導体装置の製造方法及び半導体製造装置
US6995089B2 (en) Method to remove copper without pattern density effect
JP2001144050A (ja) 研磨方法
JP2001144062A (ja) 研磨方法
JP2001144061A (ja) 研磨方法
KR20050122639A (ko) 반도체 소자의 금속배선 형성 방법
JP2005109327A (ja) 配線形成方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000214

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20011224

Patent event code: PE09021S01D

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020831

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030221

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030423

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030624

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030625

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070510