[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3687280B2 - チップ実装方法 - Google Patents

チップ実装方法 Download PDF

Info

Publication number
JP3687280B2
JP3687280B2 JP17674597A JP17674597A JP3687280B2 JP 3687280 B2 JP3687280 B2 JP 3687280B2 JP 17674597 A JP17674597 A JP 17674597A JP 17674597 A JP17674597 A JP 17674597A JP 3687280 B2 JP3687280 B2 JP 3687280B2
Authority
JP
Japan
Prior art keywords
substrate
mounting
bumps
semiconductor chip
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17674597A
Other languages
English (en)
Other versions
JPH1126922A (ja
Inventor
泰行 ▲高▼野
雅俊 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP17674597A priority Critical patent/JP3687280B2/ja
Publication of JPH1126922A publication Critical patent/JPH1126922A/ja
Application granted granted Critical
Publication of JP3687280B2 publication Critical patent/JP3687280B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、バンプ付き半導体チップを基板にフェースダウンで接続するためのチップ実装方法に関するものである。
【０００２】
【従来の技術】
バンプ付き半導体チップは、基板の小型化に有利なことから、各種コンピュータなどの多くの電子機器に多用されるようになってきている。バンプ付き半導体チップを基板に実装する方法として、従来より様々な方法が提案されている。
【０００３】
第１の方法は、ＡＣＦ（異方性導電剤）を用いる方法である。この方法は、半導体チップと基板の間にＡＣＦを介在させ、半導体チップを加熱加圧することにより、ＡＣＦに混入された導電粒子によりバンプを基板の電極に接続するものである。
【０００４】
第２の方法は、バンプを半田により形成して半田バンプとし、リフローにより半田バンプを溶融固化させて基板の電極に接続するものである。この場合、半導体チップと基板の接合力を確保するために、好ましくは半導体チップと基板の間に封止用の樹脂が封入される。
【０００５】
第３の方法は、バンプを金により形成して金バンプとし、また基板の電極上にはメッキ等により半田をプリコートする。そして上記第２の方法と同様にリフローにより半田付けし、好ましくは封止用の樹脂を封入する。
【０００６】
第４の方法は、熱圧着硬化絶縁樹脂を用いる方法である。この方法は、基板に熱圧着硬化絶縁樹脂を塗布し、半導体チップの金バンプを基板の電極上に熱圧着し、熱圧着硬化絶縁樹脂を硬化させるものである。
【０００７】
【発明が解決しようとする課題】
しかしながら上記第１の方法では、Ｎｉ粒子などの導電粒子をバンプに食い込ませるために大きな荷重を半導体チップに加える必要があり、このため基板に大きなストレスが加わって回路パターンの断線を発生しやすく、また半導体チップもダメージを受けやすい。
【０００８】
また上記第２の方法は、リフローにより半田バンプを基板の電極に接着するため、荷重ストレスはほとんどないという利点がある。しかしながら第２の方法は半田のぬれ性を確保するためにフラックスを使用する必要があり、単にフラックス塗布やフラックス洗浄等の工程が必要となるだけでなく、フラックスを使用することによる環境上の問題が発生し、さらにはマイグレーションを引き起こしやすいなどの問題点がある。また樹脂封止を行った場合には、フラックスの残査により樹脂の封入時や硬化時に樹脂の流動性が阻害されてボイドが発生しやすくなり、ボイドが発生すると熱ストレスにより半田亀裂などの問題を誘発する。
【０００９】
また上記第３の方法も半田を用いることから、第２の方法と同様の問題がある。また第４の方法は、半導体チップに大きな荷重を加えねばならないため第１の方法と同様の問題がある。以上のように、従来方法は、いずれも様々な問題点を有していた。
【００１０】
そこで本発明は、上記従来の問題点を解決するもので、低荷重実装、フラックスレス実装を可能とし接合信頼性の高いチップ実装方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
本発明は、金を材質とするバンプが形成されたチップを表面に熱圧着硬化絶縁樹脂を有する被接続母材に接続するチップ実装方法であって、前記バンプと前記被接続母材とを位置合わせした状態で前記バンプが前記被接続母材に着地する前から超音波を印加し前記熱圧着硬化絶縁樹脂を排除する加振ステップと、前記加振ステップの後に加熱して前記バンプと前記被接続母材とを接続するとともに排除された前記熱圧着硬化絶縁樹脂が硬化して前記チップと前記被接続母材とを結合する加熱ステップとを有するものである。そしてこの方法により低荷重実装、フラックスレス実装が可能となり、接合信頼性の高いチップ実装方法が得られる。
【００１２】
【発明の実施の形態】
本発明は、金を材質とするバンプが形成されたチップを表面に熱圧着硬化絶縁樹脂を有
する被接続母材に接続するチップ実装方法であって、前記バンプと前記被接続母材とを位置合わせした状態で前記バンプが前記被接続母材に着地する前から超音波を印加し前記熱圧着硬化絶縁樹脂を排除する加振ステップと、前記加振ステップの後に加熱して前記バンプと前記被接続母材とを接続するとともに排除された前記熱圧着硬化絶縁樹脂が硬化して前記チップと前記被接続母材とを結合する加熱ステップとを有する。
【００１５】
（実施の形態１）
図１は、本発明の実施の形態１のバンプ付き半導体チップの実装工程図であって、ＡＣＦによるフリップチップ実装に超音波を印加する場合の製造工程図を示すものである。
【００１６】
図１において１はＡＣＦ、２はＮｉ粒子、３は基板、４は基板３上に形成された電極、５は半導体チップ、６は半導体チップ５に形成された金バンプ、７はツールである。次に実装方法を説明する。
【００１７】
ＡＣＦ１の貼付が完了した基板３（図１（ａ））にツール７で吸着した金バンプ６の形成された半導体チップ５を位置合わせし（図１（ｂ））、ツール７に超音波とパルスヒートをかけながら加圧する（図１（ｃ））。
【００１８】
この方法によれば、Ｎｉ粒子２が金バンプ６に捕獲後、超音波を加えながら加圧していくため、超音波の振動によりＮｉ粒子２はバンプ６と基板３上に形成された電極４に食い込み易くなる。従って、従来はＮｉ粒子２を金バンプ６に食い込ませるために１バンプ当たり５０〜６０ｇの荷重を印加していたが、超音波によりＮｉ粒子２が金バンプ６及び基板３上に形成された電極４に食い込みやすくなるため、５ｇ〜６ｇ（約１／５〜１／６）の低荷重で接合が可能となる。また低荷重で半導体チップ５へのストレスも低減可能である。実際の超音波の印加方法は、超音波発信器を使用しツール７に超音波を印加し、超音波の方向はＡＣＦ１中のＮｉ粒子２を金バンプ６及び基板３上に形成された電極４に食い込ませるために各方向（Ｘ，Ｙ，Ｚ方向）併用しながら行う。
【００１９】
またこの方法はＮｉ粒子を用いたＡＣＦのみならず、樹脂ボールに金メッキ、絶縁膜を施した導電粒子を用いたＡＣＦに対しても非常に有効である。通常、このタイプのＡＣＦは実装時に高荷重をかけ絶縁膜を破り押さえつけて電気的導通をとるが、ボンディング時に超音波を併用することにより、超音波が絶縁膜を破るため低荷重化を図ることができる。
【００２０】
以上のことよりＡＣＦを用いた実装において超音波併用実装は非常に信頼性向上に有効な実装手段である。なお、超音波の印加方法はツールのみでなく、基板ステージから印加してもよく、また加熱においてもツール加熱ではなく、基板ステージからの加熱でもよい。さらに本実施の形態１ではパルスヒートツールを使用したが、常時加熱のコンスタント加熱でもよい。さらに本実施の形態１ではバンプ材質を金としているがバンプ材質に関しては金に限らず、半田、アルミ等他の金属にも適用される。
【００２１】
（実施の形態２）
図２は、本発明の実施の形態２のバンプ付き半導体チップの実装工程図であって、半田バンプを用いた実装方法を示すものである。図中、８は半導体チップ５に形成された半田バンプ、９は空気に触れることによりその表面に生じた酸化膜である。従来例で説明したように、半田バンプ８による実装では、実装荷重に関しては、基本的に基板３に低荷重（数ｇ／バンプ）で実装するため、基板３への荷重ストレスと言う点では特に大きな問題はないが、基板３上に形成された電極４への半田の濡れの向上、酸化膜９除去のために、従来はフラックスを使用していたものである。
【００２２】
本方法では、実装時にツール７に超音波とパルスヒートをかけ実装する。具体的には、半田バンプ８の形成された半導体チップ５をまず基板３の電極４と位置合わせを行い実装する（図２（ａ））。次にツール７に半導体チップ５を吸着した状態で超音波をかける（図２（ｂ））。その結果、半田バンプ８と基板３上に形成された電極４とが超音波により擦れあい、酸化膜９が除去される。酸化膜９が除去された状態でツール７をパルスヒートにて加熱することにより半田バンプ８が溶融し、酸化膜９の無い部分において基板パターンに半田８が濡れ、良好な接合が得られる（図２（ｃ））。その後、半導体チップ５と基板３の間に封止樹脂１１を封入し、接合が完了する（図２（ｄ））。
【００２３】
以上のことから半田接合においてフラックスレスが可能となり、洗浄工程が不要になる。さらにフラックス残査による封止樹脂１１の封入工程時の問題であったチップ基板間への封止樹脂１１の流れにくさによるボイドの発生の防止を図ることが可能で、信頼性が低下するといった問題が解消され、非常に信頼性の高い接合状態を得ることが可能となる。なお、この実施の形態２では封止工程を半田バンプ８と基板３との接合が完了した後行っていたが、封止樹脂１１を実装時に同時にパルスヒートで硬化させる実装方式でもよい。
【００２４】
（実施の形態３）
図３は、本発明の実施の形態３のバンプ付き半導体チップの実装工程図であって、金バンプの形成された半導体チップを半田がプリコートされた基板に実装する方法を示している。図３において、１０は基板３の電極４上にメッキ法などによる半田である。この方法においても半田を使用するという特質上、従来は半田の基板上に形成された電極への濡れの向上、酸化膜の除去のためにフラックスを使用し実装していたものである。
【００２５】
本方法では実装時にツール７に超音波とパルスヒートかけ実装する。具体的には、金バンプ６の形成された半導体チップ５をまず基板３の半田プリコートされた電極４と位置合わせを行い実装する（図３（ａ））。次にツール７に半導体チップ５を吸着した状態で超音波をかける（図３（ｂ））。その結果、金バンプ６と基板３上に形成された電極４に半田１０とが超音波により擦れあい、半田１０表面の酸化膜１１が除去される（図３（ｃ））。酸化膜９が除去された状態でツール７をパルスヒートにて加熱することにより基板３上に形成された電極４に半田１０が溶融し、酸化膜９の無い部分において金バンプ６表面に半田１０が濡れ、良好な接合が得られる。その後、封止樹脂１１で封止工程を行い接合が完了する（図３（ｄ））。
【００２６】
以上のことから実施の形態２と同様な作用効果と同等の硬化が得られる。なお、この実施の形態３では封止工程をバンプと基板との接合が完了した後行っているが（図３（ｄ））、樹脂をボンディング時に同時にパルスヒートで硬化させる実装方式でもよい。
【００２７】
（実施の形態４）
図４は、本発明の実施の形態４のバンプ付き半導体チップの実装工程図であって、金バンプの形成されたチップを熱圧着硬化絶縁樹脂を用い基板に実装する方法を示している。具体的にはツール７に吸着された金バンプ６の形成された半導体チップ５を熱圧着硬化絶縁樹脂１２が塗布された基板３上の電極４に位置合わせし実装する（図４（ａ））。次にツール７に半導体チップ５を吸着した状態で（すなわち、金バンプ６が電極４に着地する前から）超音波とパルスヒートをかける（図４（ｂ））。その結果、超音波により半導体チップ５形成された金バンプ６と基板３上に形成された電極４間の熱圧着硬化絶縁樹脂１２が周囲に排除され、金バンプ６表面と基板３上に形成された電極４の表面とが良好な接触が得られる。またパルスヒートによる加熱で熱圧着硬化絶縁樹脂１２が硬化し半導体チップ５と基板３とが固定される（図４（ｃ））。従って従来はバンプ基板の樹脂を排除するために高い荷重（約５０ｇ）をかけ実装していたが、超音波の併用により、低荷重（数ｇ／バンプ）での実装が可能であり、基板へのストレスも低減されかつチップへのストレスも低減される。
【００２８】
【発明の効果】
以上のように本発明は、バンプと前記被接続母材とを位置合わせした状態で前記バンプが前記被接続母材に着地する前から超音波を印加し前記熱圧着硬化絶縁樹脂を排除する加振ステップと、前記加振ステップの後に加熱して前記バンプと前記被接続母材とを接続するとともに排除された前記熱圧着硬化絶縁樹脂が硬化して前記チップと前記被接続母材とを結合するようにしたので、低荷重実装、フラックスレス実装が可能となり、接合信頼性の高い半導体チップの実装方法を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のバンプ付き半導体チップの実装工程図
【図２】本発明の実施の形態２のバンプ付き半導体チップの実装工程図
【図３】本発明の実施の形態３のバンプ付き半導体チップの実装工程図
【図４】本発明の実施の形態４のバンプ付き半導体チップの実装工程図
【符号の説明】
１ ＡＣＦ
２ Ｎｉ粒子
３ 基板
４ 電極
５ 半導体チップ
６ 金バンプ
７ ツール
８ 半田バンプ
１０ 半田
１１ 封止樹脂
１２ 熱圧着硬化絶縁樹脂

Claims (1)

  1. 金を材質とするバンプが形成されたチップを表面に熱圧着硬化絶縁樹脂を有する被接続母材に接続するチップ実装方法であって、
    前記バンプと前記被接続母材とを位置合わせした状態で前記バンプが前記被接続母材に着地する前から超音波を印加し前記熱圧着硬化絶縁樹脂を排除する加振ステップと、前記加振ステップの後に加熱して前記バンプと前記被接続母材とを接続するとともに排除された前記熱圧着硬化絶縁樹脂が硬化して前記チップと前記被接続母材とを結合する加熱ステップとを有することを特徴とするチップ実装方法。
JP17674597A 1997-07-02 1997-07-02 チップ実装方法 Expired - Lifetime JP3687280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17674597A JP3687280B2 (ja) 1997-07-02 1997-07-02 チップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17674597A JP3687280B2 (ja) 1997-07-02 1997-07-02 チップ実装方法

Publications (2)

Publication Number Publication Date
JPH1126922A JPH1126922A (ja) 1999-01-29
JP3687280B2 true JP3687280B2 (ja) 2005-08-24

Family

ID=16019071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17674597A Expired - Lifetime JP3687280B2 (ja) 1997-07-02 1997-07-02 チップ実装方法

Country Status (1)

Country Link
JP (1) JP3687280B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583364B1 (en) * 1999-08-26 2003-06-24 Sony Chemicals Corp. Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
JP3451373B2 (ja) 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP2002076589A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
KR20030014861A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 언더필 테입 및 그 언더필 테입을 사용한 플립칩 본딩 방법
JP4494746B2 (ja) 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4351012B2 (ja) 2003-09-25 2009-10-28 浜松ホトニクス株式会社 半導体装置
JP4494745B2 (ja) 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
US10398244B2 (en) 2005-06-14 2019-09-03 Shape Shifter Design, Inc. Container holder apparatus and system and method for attaching a holder and a lid to a container
JP2007208568A (ja) * 2006-01-31 2007-08-16 Nippon Dempa Kogyo Co Ltd 表面実装水晶発振器
JP4905502B2 (ja) * 2009-05-21 2012-03-28 日立化成工業株式会社 回路板の製造方法及び回路接続材料
JP2010004067A (ja) * 2009-09-16 2010-01-07 Hitachi Chem Co Ltd 回路接続材料
KR101417252B1 (ko) * 2012-02-24 2014-07-08 엘지이노텍 주식회사 카메라 모듈의 기판 접합 장치

Also Published As

Publication number Publication date
JPH1126922A (ja) 1999-01-29

Similar Documents

Publication Publication Date Title
KR100559914B1 (ko) Ｚ축 전기적 접속을 형성하기 위한 방법 및 장치
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
JP3687280B2 (ja) チップ実装方法
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JPH06338504A (ja) 半導体装置およびその製造方法
JP2001267541A (ja) 固体撮像装置及びその製造方法
JP3509507B2 (ja) バンプ付電子部品の実装構造および実装方法
JP2001332583A (ja) 半導体チップの実装方法
WO2002067317A1 (en) Bumpless semiconductor device
US6998293B2 (en) Flip-chip bonding method
JP3252745B2 (ja) 半導体装置およびその製造方法
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JP2000174059A (ja) 電子部品の実装方法
JP2002190497A (ja) フリップチップ実装用の封止樹脂
JP3343317B2 (ja) 半導体ユニット及びその半導体素子の実装方法
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP3376861B2 (ja) バンプ付きワークの実装方法
JP2000022300A (ja) 配線基板および電子ユニット
JP2005302750A (ja) 超音波フリップチップ実装方法
KR100614564B1 (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP3726795B2 (ja) バンプ付きワークの実装方法
JP3702929B2 (ja) ワイヤボンディング方法
JP3608476B2 (ja) 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法
JP3525331B2 (ja) 半導体チップの実装基板および半導体装置の実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

EXPY Cancellation because of completion of term