JP3677755B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3677755B2 JP3677755B2 JP23874796A JP23874796A JP3677755B2 JP 3677755 B2 JP3677755 B2 JP 3677755B2 JP 23874796 A JP23874796 A JP 23874796A JP 23874796 A JP23874796 A JP 23874796A JP 3677755 B2 JP3677755 B2 JP 3677755B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- film
- semiconductor device
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Plasma Technology (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置における配線技術に係り、特に、高集積化に好適な構造の配線構造を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩの大規模化に伴い、素子の微細化が追求されている。
より微細な寸法のゲート、配線、コンタクトホールを有する半導体集積回路を実現するために、従来より、フォトリソグラフィーにおける露光波長を短波長化して解像力を向上することが行われている。
【０００３】
このようにして最小解像寸法を縮小する一方で、リソグラフィー工程間の位置合わせマージンを小さくするデバイス構造が種々検討されており、形成するパターンの寸法を縮小せずにデバイスの寸法を小さくすることが試みられている。
このようなデバイス構造としては、例えば、セルフアラインコンタクト（Self-Align Contact：以下、ＳＡＣと呼ぶ）或いはボーダレスコンタクト（Borderless Contact：以下、ＢＬＣと呼ぶ）等がある。
【０００４】
従来のＳＡＣ構造について、ＳＡＣ構造を用いない場合と比較して説明する。
図３０（ａ）に示すように、半導体基板１０上に２本のゲート電極４０が形成されており、その上層に層間絶縁膜２０が形成されている場合において、２本のゲート電極４０との間を通して半導体基板１０までコンタクトホール２２を開口する場合、コンタクトホール２２を開口する際の位置合わせ精度を考慮して、予めゲート電極４０を配置する必要がある。
【０００５】
即ち、コンタクトホール２２に導電膜を埋め込んだ際に導電膜とゲート電極４０とが短絡しないように、コンタクトホール２２とゲート電極４０との間隔ａは少なくとも位置合わせ精度以上は確保しなければならない（図３０（ｂ））。従って、ゲート電極４０の間隔がコンタクトホール２２に影響され、これ以上の微細化が困難となる。
【０００６】
これに対し、ＳＡＣ構造の場合には、図３０（ｃ）に示すように、ゲート電極４０は、層間絶縁膜２０とエッチング選択性のある絶縁膜３８で覆われている。このため、層間絶縁膜２０をエッチングするときには絶縁膜３８はエッチングされず、コンタクトホール２２に導電膜を埋め込んだ場合にも導電膜とゲート電極４０とが短絡することはない。
【０００７】
従って、コンタクトホール２２を形成するリソグラフィー工程において位置ずれが生じた場合にも、半導体基板１０の開口部はゲート電極４０と絶縁膜３８によってのみ決定されるので、図３０（ｄ）に示すように、ゲート電極４０とコンタクトホール２２とを、位置合わせを考慮せずに配置することができる。これにより、素子の微細化が可能となる。
【０００８】
なお、ＳＡＣ構造は、例えば、特開昭６１−２９２３２３号公報、特開平４−１０６９２９号公報、'94 Symp. VLSI Tech., Tech. Dig., pp.99-100に開示されている。
次に、従来のＢＬＣ構造について、ＢＬＣ構造を用いない場合と比較して説明する。
【０００９】
図３１（ａ）に示すように、半導体基板１０上に素子分離膜１２が形成されており、その上層に層間絶縁膜２０が形成されている場合において、素子分離膜１２近傍にコンタクトホール２２を開口する場合、位置ずれが生じた場合にも素子分離膜１２上にコンタクトホール２２が位置しないように、コンタクトホール２２と素子分離膜１２とを離間しなければならない。
【００１０】
すなわち、素子分離膜上にコンタクトホール２２が位置すると、コンタクトホール２２を開口する際のエッチングにおいて素子分離膜１２がエッチングされてしまい、コンタクトホール２２に導電膜を埋め込んだ際に、導電性膜２４と半導体基板１０との間で接合ショートが発生するからである（図３１（ｂ））。
これに対し、ＢＬＣ構造の場合には、図３１（ｃ）に示すように、エッチング選択性の異なる絶縁膜１６、１８により層間絶縁膜２０が形成されている。このとき、素子分離膜１２と接する絶縁膜１６のエッチング選択性が、素子分離膜１２に対して十分得られる材料を選択すれば、コンタクトホール２２を半導体基板１０表面まで開口する際にも素子分離膜１２はエッチングされないので、コンタクトホール２２に埋め込む導電膜と半導体基板１０との間における接合ショートを防止することができる。
【００１１】
従って、ＢＬＣ構造にすれば、素子分離膜１２とコンタクトホール２２とが重なる場合にも接合ショートを防止できるので、素子分離膜１２とコンタクトホール２２との位置合わせ余裕を考慮する必要がなく、例えば、図３１（ｄ）に示すようにコンタクトホール２２を配置することができる。これにより、素子の微細化が可能となる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来のＢＬＣ構造を用いた半導体装置には次のような問題があった。
すなわち、絶縁膜１６をエッチングする際には、素子分離膜１２との選択比をとるためにウェットエッチングを用いることが望ましいが、絶縁膜１６を除去するウェットエッチングは等方性のエッチングであるため、絶縁膜１８下の絶縁膜１６までエッチングされ、空孔３０が形成される（図３２（ａ））。このように形成された空孔３０は従来のスパッタ法によっては被覆できないため、導電性膜２４を堆積した後も残存する（図３２（ｂ））。このため、次工程のコンタクト形成プロセスでＷ埋め込み法を使用してプラグ２６を形成した場合、ソースガスであるＷＦ6が空孔部分より侵入してワームホールと呼ばれる基板浸食が生じ、ソース／ドレイン拡散層１４部で接合破壊が発生することがあった（図３２（ｃ））。
【００１３】
また、上記Ｗプラグの代わりにＣＶＤ法により堆積したＡｌ（アルミニウム）を配線材料として用いた場合には、空孔３０内においてＡｌと半導体基板とが直接接触することになるため、後工程の熱処理によってＡｌと半導体基板とが反応し、ソース／ドレイン拡散層１４に接合破壊をもたらすことがあった（図３３（ａ））。
【００１４】
また、配線材料としてＣｕを用いた場合にも同様であった。特に、Ｃｕの場合には半導体基板中に拡散すると深い準位を形成するため、トランジスタの特性を著しく劣化させることがあった。また、Ｃｕはシリコン酸化膜中を拡散しやすいため、Ｃｕがゲート酸化膜３４に達すると、ゲート電極４０−半導体基板１０間のリーク電流を増加することもあった（図３３（ｂ））。
【００１５】
また、図３４に示すように、半導体基板２００上の層間絶縁膜２０２に埋め込まれたコンタクトプラグ２０８に接続された配線２１０を有する半導体装置において、配線２１０に接続するビアホールを開口する際にＢＬＣ構造を適用した場合、ビアホールの開口の際の位置ずれ等によって絶縁膜２２０が層間絶縁膜２０８直上のエッチングストッパ膜２１６上までエッチングされると、エッチングストッパ膜２１６のエッチングの際に形成される空孔２２４内にコンタクトプラグ２０８が露出し、コンタクトプラグ２３０とコンタクトプラグ２０８とが短絡することがあった。
【００１６】
また、異方性の反応性イオンエッチングを用いることにより空孔１２４を形成せずにエッチングストッパ膜１１２を除去すると、下地膜に対して選択性を確保することが困難であった。
すなわち、図３５（ａ）に示す構造において、配線溝１１８内のエッチングストッパ膜１１２を、層間絶縁膜１０４に対して十分な選択比が確保できる条件でエッチングすると、コンタクトプラグ１１０に対しては十分な選択比を確保することができず、コンタクトプラグ１１０がエッチングされることがあった（図３５（ｂ））。
【００１７】
これとは逆に、エッチングストッパ膜１１２を、コンタクトプラグ１１０に対して十分な選択比が確保できる条件でエッチングすると、層間絶縁膜１０４に対して十分な選択比を確保することができず、層間絶縁膜１０４がエッチングされることがあった（図３５（ｃ））
このように、エッチングストッパ膜１１２のエッチングでは、コンタクトプラグ１１０と層間絶縁膜１０４とに対して同時にエッチング選択性を確保することは難しく、コンタクト特性が劣化するなど半導体装置の信頼性に影響を与えることがあった。
【００１８】
また、層間絶縁膜１１４に埋め込んで形成された配線１２２上にコンタクトプラグ１４４を形成する際にＢＬＣ構造を適用すると、エッチングストッパ膜１３０が後退して形成された空孔１３８内には導電性膜１４０形成後にも配線１２２が露出しているため、プラグ１４２を埋め込む際にプラグ１４２の原料ガスと配線１２２とが反応し、高抵抗反応物１４６を形成することがあった。このため、コンタクトプラグ１４４と配線１２２との間のコンタクト特性を劣化することがあった（図３６）。
【００１９】
また、本願発明者等が詳細な検討をする過程において、従来知られていなかった新たな問題が判明した。
すなわち、例えば図３７（ａ）に示すように、ゲート電極４０とコンタクトホール２２との位置が重なっており、コンタクトホール２２内に段差があるＳＡＣ構造の場合に、ＳｉＮ膜よりなる絶縁膜１６と絶縁膜１８よりなる層間絶縁膜２０にコンタクトホール２２を開口すると、絶縁膜１８のエッチング時に段差の肩部でＳｉＮ膜が減耗し易いことが判った。この結果、従来の方法により減耗したＳｉＮ膜を除去すると、図３７（ａ）中に点線で示したように、ＳｉＮ膜直下の絶縁膜３８までエッチングされ、ゲート電極４０が露出することがあった。
【００２０】
また、上記のようなＳｉＮ膜の減耗を抑えるために、燐酸やフッ素ラジカルを用いたエッチングによりＳｉＮ膜と酸化膜との選択比を高くすると、図３７（ｂ）に示すように絶縁膜１６の横方向のエッチングが進行し、空孔３０が形成される。この後、導電性膜２４を堆積すると、導電性膜２４は空孔３０内には堆積されないので、次工程のコンタクト形成プロセスでＷ埋め込み法を使用した場合、ソースガスであるＷＦ6が空孔３０部分より侵入してワームホールが生じ、ソース／ドレイン拡散層１４部で接合破壊が生じることがあった。
【００２１】
また、ソース／ドレイン拡散層１４上にサリサイドが形成されている場合においても、素子分離膜１２のエッジ部分ではシリサイド層４４によって半導体基板１０が十分に覆われていないため、エッジ部分からワームホールが発生して接合破壊が生じることがあった（図３８）。
本発明の目的は、接合リーク、配線間ショート等、半導体装置の信頼性に影響を及ぼす現象を低減しうるＳＡＣ構造やＢＬＣ構造を有する半導体装置及びその製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的は、下地基板と、前記下地基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第２の絶縁膜よりなり、前記下地基板に達する開口部が形成された層間絶縁膜と、前記開口部の内壁及び底部に形成された導電性膜と、前記導電性膜が形成された前記開口部内に形成された埋め込み導電体とを有し、前記第１の絶縁膜に形成された前記開口部の開口幅は、前記第２の絶縁膜に形成された前記開口部の開口幅よりも広く、前記開口部内壁に形成された前記導電性膜と、前記開口部の底部に形成された前記導電性膜とが連続しており、前記導電性膜は、前記第１の絶縁膜に形成された前記開口部の、前記第２の絶縁膜下の領域を充填するように形成されていることを特徴とする半導体装置によって達成される。このように半導体装置を構成することにより開口部内には下地基板が露出しないので、開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによる下地基板の浸食や、導電性材料と下地基板との反応を防止することができる。これにより、半導体装置の信頼性を向上することができる。
また、上記目的は、下地基板と、前記下地基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第２の絶縁膜よりなり、前記下地基板に達する開口部が形成された層間絶縁膜と、前記開口部の内壁及び底部に形成された導電性膜と、前記導電性膜が形成された前記開口部内に形成された埋め込み導電体とを有し、前記第１の絶縁膜に形成された前記開口部の開口幅は、前記第２の絶縁膜に形成された前記開口部の開口幅よりも広く、前記導電性膜は、前記開口部内部を完全に囲うように形成されおり、前記開口部内の前記第２の絶縁膜下に、空孔が形成されていることを特徴とする半導体装置によっても達成される。このように半導体装置を構成することにより開口部内には下地基板が露出しないので、開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによる下地基板の浸食や、導電性材料と下地基板との反応を防止することができる。これにより、半導体装置の信頼性を向上することができる。
【００２３】
また、上記目的は、導電性材料のソースガスと反応する下地基板と、前記下地基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記第１の絶縁膜とエッチング特性が異なる第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記第１の絶縁膜とエッチング特性が等しい第３の絶縁膜とを有し、前記下地基板に達する開口部が形成された層間絶縁膜と、前記開口部の底部の全体及び内壁に形成された導電性膜と、前記導電性膜が形成された前記開口部内に、前記ソースガスを用いて形成された埋め込み導電体とを有し、前記第１の絶縁膜は、前記第２の絶縁膜よりも薄く、前記第２の絶縁膜に形成された前記開口部の開口幅は、前記第３の絶縁膜に形成された前記開口部の開口幅よりも広く、前記第１の絶縁膜に形成された前記開口部の開口幅は、前記第３の絶縁膜に形成された前記開口部の開口幅とほぼ等しいことを特徴とする半導体装置によっても達成される。このようにして半導体装置を構成することにより、下地基板を導電成膜によって完全に開口部内から隔離することができる。
【００２５】
また、上記の半導体装置において、前記下地基板は、少なくとも一層の配線層を更に有することが望ましい。本発明による半導体装置は、複数の配線層を有する多層配線構造において、いずれの配線層においても適用することができる。
また、上記目的は、下地基板上に第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、前記第１の絶縁膜上に、第１の絶縁膜とエッチング特性の異なる第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、前記第２の絶縁膜を異方性エッチングすることにより、前記第１の絶縁膜に達する第１の開口部を形成する第１の開口部形成工程と、前記第１の開口部内の前記第１の絶縁膜を、横方向にもエッチングが進行する方法により除去することにより、前記第１の開口部を前記下地基板上まで開口すると同時に、前記第２の絶縁膜下の前記第１の絶縁膜をエッチングして空隙を形成してなる第２の開口部を形成する第２の開口部形成工程と、前記第２の開口部内に前記下地基板が露出しないように、前記第２の開口部の内壁及び底部に形成され、少なくとも前記空隙の前記第２の開口部側の端部を塞ぐ導電性膜を堆積する導電性膜堆積工程と、少なくとも前記導電性膜が形成された前記第２の開口部内に、埋め込み導電体を形成する埋め込み導電体形成工程とを有することを特徴とする半導体装置の製造方法によっても達成される。このようにして半導体装置を製造することにより、導電成膜によって開口部内と下地基板とを完全に隔離することができる。これにより、後工程で開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによって下地基板が浸食されたり、下地基板と導電性材料とが反応することはない。これにより、半導体装置の信頼性を向上することができる。
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記空隙を充填するように前記導電性膜を形成するようにしてもよい。
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記空隙内に空孔が残存するように前記導電性膜を形成するようにしてもよい。
【００２６】
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記導電性膜をコリメートスパッタ法により堆積することが望ましい。コリメートスパッタ法により導電性膜を堆積することにより、空隙の開口部を容易に塞ぐことができる。
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記第２の開口部の底部における前記導電性膜の膜厚が、前記第１の絶縁膜よりも厚くなるように前記導電性膜を堆積することが望ましい。こうすることにより、空隙の開口部を容易に塞ぐことができる。
【００２７】
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記導電性膜をＣＶＤ法により堆積することが望ましい。ＣＶＤ法により導電性膜を堆積することにより、導電性膜を空隙の中に容易に埋め込むことができる。
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記第２の開口部の底部における前記導電性膜の膜厚が、前記第１の絶縁膜の膜厚の１／２以上となるように前記導電性膜を堆積することが望ましい。こうすることにより、空隙の開口部を容易に埋め込むことができる。
【００２８】
また、上記目的は、導電性材料のソースガスと反応する下地基板上に第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、前記第１の絶縁膜上に、前記第１の絶縁膜とエッチング特性が異なり、前記第１の絶縁膜よりも厚い第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、前記第２の絶縁膜上に、前記第１の絶縁膜とエッチング特性が等しい第３の絶縁膜を堆積する第３の絶縁膜堆積工程と、前記第３の絶縁膜を異方性エッチングすることにより、前記第２の絶縁膜に達する開口部を形成する第１の開口部形成工程と、前記開口部内の前記第２の絶縁膜を等方的にエッチングすることにより、前記開口部を前記第１の絶縁膜上まで開口する第２の開口部形成工程と、前記開口部内の前記第１の絶縁膜を異方性エッチングすることにより、前記開口部を前記下地基板上まで開口する第３の開口部形成工程と、前記開口部内に露出した前記下地基板を覆うように、前記開口部の内壁及び底部に導電性膜を堆積する導電性膜堆積工程と、前記導電性膜が形成された前記開口部内に、前記ソースガスを用いて埋め込み導電体を形成する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。このようにして半導体装置を製造することにより、導電成膜によって開口部内と下地基板とを完全に隔離することができる。これにより、ＳＡＣ構造を用いるために第２の絶縁膜を等方性エッチングする必要がある場合にも、導電性材料を埋め込む際のソースガスによる基板浸食を防止することができる。また、導電性材料と下地基板との反応を防止することができる。
【００２９】
また、上記の半導体装置の製造方法において、前記第３の開口部形成工程では、前記第１の絶縁膜をエッチングする際のオーバーエッチング量を約５０％以下に設定することが望ましい。このようにして半導体装置を製造することにより、下地基板に与えるダメージを抑えて開口部を形成することができる。
また、上記の半導体装置の製造方法において、前記下地基板は、少なくとも一層の配線層を更に有することが望ましい。本発明による半導体装置の製造方法は、複数の配線層を有する多層配線構造において、いずれの配線層においても適用することができる。
【００３１】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図５を用いて説明する。
図１は本実施形態による半導体装置の構造を示す概略断面図、図２及び図３は本実施形態による半導体装置の製造方法を示す工程断面図、図４はコリメートスパッタ法の原理を説明する図、図５は本実施形態による半導体装置の製造方法における効果を説明する図である。
【００３２】
本実施形態による半導体装置の構造を図１を用いて説明する。
半導体基板１０には、素子領域を画定する素子分離膜１２が形成されており、素子領域には拡散層１４が形成されている。半導体基板１０上には、エッチングストッパ膜１６と絶縁膜１８よりなる層間絶縁膜２０が形成されており、層間絶縁膜２０には半導体基板に達するコンタクトホール２２が開口されている。コンタクトホール２２内壁及び層間絶縁膜２０上にはバリアメタルとして機能する導電性膜２４が形成されており、導電性膜２４が形成されたコンタクトホール２２内にはプラグ２６が埋め込まれている。層間絶縁膜２０上には、プラグ２６に接続された配線層２８が形成されている。
【００３３】
ここで、本実施形態による半導体装置の特徴は、コンタクトホール２２近傍のエッチングストッパ膜１６は横方向にエッチングされて空孔３０が形成されているが、コンタクトホール２２内に形成された導電性膜２４は空孔３０部分で途切れておらず、コンタクトホール内部を完全に囲うように形成されていることにある。
【００３４】
次に、本実施形態による半導体装置の製造方法を図２乃至図５を用いて説明する。
まず、素子分離膜１２により画定された素子領域に拡散層１４が形成された半導体基板１０上に、エッチングストッパ膜１６となる絶縁膜を堆積する（図２（ａ））。エッチングストッパ膜としては、例えばＳｉＮ膜を用いることができる。例えば、プラズマＣＶＤ法により、基板温度を４００℃、パワーを３００Ｗ、ＳｉＨ4流量を１００ｃｃ、ＮＨ3流量を５０ｃｃとして堆積する。
【００３５】
次いで、エッチングストッパ膜１６上に絶縁膜１８を堆積して層間絶縁膜２０を形成する（図２（ｂ））。絶縁膜１８としては、例えばＳｉＯ2膜を用いることができる。例えば、プラズマＣＶＤ法により、基板温度を４００℃、パワーを３００Ｗ、ＳｉＨ4流量を５０ｃｃ、Ｎ2Ｏ流量を５００ｃｃとして堆積する。
続いて、通常のリソグラフィーと異方性エッチングにより、絶縁膜１８を貫通してエッチングストッパ膜１６に達するコンタクトホール２２を開口する（図２（ｃ））。このとき、エッチング条件をＳｉＯ2膜よりなる絶縁膜１８に対してＳｉＮ膜よりなるエッチングストッパ膜１６のエッチング速度が十分に小さくなるように設定することにより、コンタクトホール２２のエッチングが半導体基板１０に達することはない。
【００３６】
この後、コンタクトホール２２内のエッチングストッパ膜１６を等方性エッチングにより除去する（図２（ｄ））。これにより、コンタクトホール２２の底部が半導体基板１０に達すると同時に、コンタクトホール２２近傍の絶縁膜１８下のエッチングストッパ膜１６がエッチングされて空孔３０が形成される。ここで、等方性エッチングは、例えば、温度１００℃、濃度９０％の燐酸水溶液を用いたウェットエッチングにより行う。この等方性エッチングは、エッチングストッパ膜１６のみを除去し、半導体基板１０、絶縁膜１８、素子分離膜１２にはなんらの影響を与えることはない。
【００３７】
次いで、空孔３０の開口部を覆うように導電性膜２４を形成する（図３（ａ））。導電性膜２４を堆積する際には、通常のスパッタ法よりも、コンタクトホール２２底部に導電性膜２４が厚く堆積できるコリメートスパッタ法を用いることが望ましい。例えば、パワーを１０ｋＷ、コリメータのアスペクト比を２、圧力を２ｍＴｏｒｒとして、ＴｉＮ膜を堆積することにより導電性膜２４を形成する。
【００３８】
なお、コリメートスパッタ法は、図４（ａ）に示すように、ターゲット５０と基板５２との間にコリメータ５４を設けることにより、基板５２に対して垂直成分をもつスパッタ粒子のみを基板５２上に堆積するものである。
通常のスパッタ法では、スパッタ粒子には様々な方向成分をもった粒子が含まれているため、アスペクト比の大きなコンタクトホール２２内に成膜しようとすると、図４（ｂ）に示すように、開口部付近ほど堆積速度が速くなり、コンタクトホール底部に堆積することが困難となる。
【００３９】
ところが、コリメータ５４を設けることにより、スパッタ粒子の多くが垂直成分をもつようになるため、コンタクトホール底部に容易に成膜することができる（図４（ｃ））。
なお、導電性膜２４は後工程の埋め込みの際、ＷＦ6ガスに対してバリア層となるものであり、半導体基板１０とコンタクトホール２２とを空間的に隔離し、且つ電気的に導通する効果を持つものである。
【００４０】
導電性膜２４は、空孔３０の少なくとも開口部を覆う程度に形成する必要があるため、形成する導電性膜２４の膜厚は、少なくとも空孔３０の開口部と同程度の高さが必要である。即ち、開口部の高さが１００ｎｍであった場合には、形成する導電性膜２４の膜厚も１００ｎｍ以上必要となる。
続いて、ブランケットＷ−ＣＶＤとエッチバックの技術を用い、コンタクトホール２２内にＷを埋め込んでプラグ２６を形成する（図３（ｂ））。例えば、基板温度を４００℃、圧力を８０Ｔｏｒｒ、ＷＦ6流量を２０ｃｃ、Ｈ2流量を２０００ｃｃとしてＷ膜を成膜し、Ｃｌ2流量を１００ｃｃ、パワーを２００Ｗ、圧力を６ｍＴｏｒｒとしてエッチバックを行う。
【００４１】
ここで、Ｗ膜の成膜には、半導体基板１０を構成するＳｉときわめてよく反応するＷＦ6ガスを用いるが、半導体基板１０は、導電性膜２４によってコンタクトホール２２より隔離されている。ＴｉＮ膜よりなる導電性膜２４は、ＷＦ6の浸食に対するバリア性に優れているので、ＷＦ6分子３６は空孔３０内の半導体基板１０にまで到達せず、浸食によるソース／ドレイン領域の接合破壊を防止することができる（図５）。
【００４２】
この後、配線層２８を形成してパターニングを行うことにより、接合破壊を起こすことなく、半導体装置を形成することができる（図３（ｃ））。
このように、本実施形態によれば、エッチングストッパ膜の等方性エッチングによって生じた空孔を、導電性膜の堆積により空間的に隔離するので、ＷＦ6ガスを用いたＷ膜の成膜時にもＷＦ6ガスと半導体基板とが直接接触することがなく、ＷＦ6ガスの浸食に起因する接合破壊を防止することができる。これにより、半導体装置の信頼性を高めることができる。
【００４３】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態ではＷＦ6ガスを用いたＣＶＤ法によりＷプラグを形成する場合について示したが、ＡｌやＣｕ等、他の金属材料でプラグ２６を形成する場合にも本発明を適用することができる。
すなわち、上記実施形態による半導体装置ではエッチングストッパ膜１６を等方的にエッチングするために生ずる空孔３０を導電性膜２４によってコンタクトホール２２内と空間的に隔離している。従って、プラグ２６の材料としてＡｌやＣｕを用いた場合には、導電性膜２４は、空孔３０内のシリコン基板とプラグ材料とが直接接触することを防止するバリア膜として機能するので、シリコン基板とプラグ材料との反応による接合破壊を防止することができる。
【００４４】
Ａｌをプラグ材料に用いる場合には、ブランケットＡｌ−ＣＶＤ技術や選択アルミＣＶＤ技術を適用することができる。また、Ｃｕをプラグ材料に用いる場合には、ＣＶＤ法によりＣｕを堆積し、又はスパッタ法によりＣｕを堆積した後にリフローしてコンタクトホール２２内にＣｕを埋め込み、その後ＣＭＰ法を用いてポリッシュバックすることによりプラグ２６を形成することができる。
【００４５】
また、上記実施形態ではエッチングストッパ膜１６としてＳｉＮ膜を、絶縁膜１８としてＳｉＯ2膜を用いたが、エッチング条件の設定によりこれらの膜をそれぞれ単独でエッチングできるのであれば、これらの組み合わせはいかなる絶縁膜であってもよい。
また、導電性膜２４としてコリメートスパッタ法によるＴｉＮ膜を用いたが、ＴｉＮ膜／Ｔｉ膜よりなる積層膜を用いてもよい。このような積層膜を用いれば、半導体基板１０と導電性膜２４との間のコンタクト抵抗を低減することが可能となる。
【００４６】
Ｔｉ膜は、ＣＶＤ法やスパッタ法により堆積することができる。Ｔｉ膜をスパッタ法により堆積する場合、必ずしもコリメートスパッタ法を用いる必要はない。Ｔｉ膜の上層に堆積するＴｉＮ膜によって空孔３０を完全に塞ぐことができれば、通常のスパッタ法によってＴｉ膜を堆積してもよい。
また、ＴｉＮ膜を用いる代わりにＷＦ6ガスに対して浸食耐性のある他の導電性膜を適用することもできる。例えば、コリメートスパッタ法により堆積したＷ膜等を用いることができる。
【００４７】
また、導電性膜２４としてＣｕやＡｌに対して拡散バリアとしての効果をもつ材料、例えば、ＷＮ膜、Ｔａ膜、ＴａＮ膜、ＴｉＳｉＮ膜、ＷＳｉＮ膜等を用いることもできる。
また、ＳｉＮ膜のエッチングに燐酸水溶液を用いたが、他のエッチング方法を用いてもよい。
【００４８】
また、プラグ２６に用いるＷを埋め込む際にブランケットＷ−ＣＶＤとエッチバック技術を用いたが、選択タングステンＣＶＤ法によりコンタクトホール２２内にＷを埋め込んでもよい。
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法について図６及び図７を用いて説明する。第１実施形態による半導体装置及びその製造方法と同一の構成要素には同一の符号を付して説明を省略又は簡略にする。
【００４９】
図６は本実施形態による半導体装置の構造を示す工程断面図、図７は本実施形態による半導体装置の製造方法を示す工程断面図である。
本実施形態による半導体装置の構造を図６を用いて説明する。
本実施形態による半導体装置は、空孔３０が導電性膜２４により埋め込まれていることに特徴がある。即ち、図１に示す第１実施形態による半導体装置では、コリメートスパッタ法を用いて導電性膜２４を堆積することによりコンタクトホール２２内部と空孔３０とを空間的に隔離したが、本実施形態による半導体装置では、空孔３０内部が導電性膜２４により埋め込まれており、コンタクトホール２２内部と半導体基板１０とが隔離されている。
【００５０】
こうすることにより、プラグ形成の際の浸食を防止している。
次に、本実施形態による半導体装置の製造方法について図７を用いて説明する。
まず、図２（ａ）乃至図２（ｄ）に示す第１実施形態による半導体装置の製造方法と同様にして、層間絶縁膜２０にコンタクトホール２２を開口する。
【００５１】
次いで、導電性膜２４をＣＶＤ法により堆積する。導電性膜としては、例えばＴｉＮ膜を用いることができる。例えば、ＣＶＤ法により、基板温度を５００℃、ＴｉＣｌ4流量を１０ｃｃ、ＮＨ3流量を５００ｃｃ、圧力を１００ｍＴｏｒｒとして堆積する。
なお、Ｔｉのソースガスとしては、ＴＤＭＡＴ（tetrakis dimethylamino titanium）、ＴＤＥＡＴ（tetrakis diethylamino titanium）、ＴｉＩ4等を用いてもよい。ＴＤＭＡＴを用いる場合には、例えば、基板温度を４００℃、ＴＤＭＡＴ流量を２ｃｃ、ＮＨ3流量を１０ｃｃ、圧力を１００ｍＴｏｒｒとして堆積することができる。ＴＤＥＡＴを用いる場合には、例えば、基板温度を４００℃、ＴＤＥＡＴ流量を３０ｃｃ、ＮＨ3とＡｒとの混合ガスの流量を１０ｓｌｍ、圧力を１０Ｔｏｒｒとして堆積することができる。
【００５２】
ＣＶＤ法は、スパッタ法に比べてカバレッジがよいため、成膜条件を最適化することにより空孔３０の内部を容易に埋め込むことができる。従って、ＷＦ6ガスに対するバリア効果が高く、半導体基板１０とコンタクトホール２２とを空間的に隔離し、且つ電気的に導通する効果もスパッタ法の場合よりも高くすることができる。
【００５３】
なお、ＣＶＤ法によるＴｉＮ膜を用いて導電性膜２４を形成する場合、本発明の効果を十分に発揮するためには、少なくとも空孔３０の開口部を塞ぐ程度の膜厚を堆積する必要がある。この膜厚は、ＣＶＤ膜のカバレッジ能力に依存するため、一義的に定めることはできないが、例えば開口部の高さが１００ｎｍであり、ＴｉＮ膜の成膜を上記の条件で行った場合には、約１００ｎｍ以上の膜厚が必要である。
【００５４】
ステップカバレッジに優れた導電性膜２４を堆積する場合には、エッチングストッパ膜１６の膜厚の約１／２以上の膜厚の導電性膜２４を堆積することにより空孔３０を完全に埋め込むことができる。
この後、第１実施形態による半導体装置の製造方法と同様にしてプラグ２６を形成し（図７（ｂ））、更に配線層２８を形成する（図７（ｃ））。
【００５５】
このように、本実施形態によれば、エッチングストッパ膜の等方性エッチングによって生じた空孔を導電性膜により埋め込むので、ＷＦ6ガスを用いたＷ膜の成膜時にもＷＦ6ガスと半導体基板とが直接接触することがなく、ＷＦ6ガスの浸食に起因する接合破壊を防止することができる。これにより、半導体装置の信頼性を高めることができる。
【００５６】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、導電性膜２４としてＣＶＤ法によるＴｉＮ膜を用いたが、ＷＦ6ガスに対して浸食耐性のある導電性膜であれば適用することができる。例えば、不純物をドープした多結晶シリコン膜やアモルファスシリコン膜等であってもＷＦ6の浸食が半導体基板１０に達しなければよい。
【００５７】
また、第１実施形態と同様、本実施形態による半導体装置の構造は、ＡｌプラグやＣｕプラグを形成する半導体装置の製造方法にも適用することができる。
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法について図８乃至図１２を用いて説明する。
【００５８】
図８はＢＬＣ構造を適用した埋め込み配線を説明する図、図９はＣｕを用いた埋め込み配線における課題を説明する図、図１０は本実施形態による半導体装置の構造を示す平面図及び断面図、図１１及び図１２は本実施形態による半導体装置の製造方法を示す工程断面図である。
第１及び第２実施形態では、半導体基板上にコンタクトホールを開口する場合に本発明を適用したが、本発明によるＢＬＣ構造は様々な下地構造に対して適用することができる。
【００５９】
すなわち、本発明は開口部内に導電性材料を埋め込むプロセスにおける共通の課題を解決するものであり、半導体基板上に開口したコンタクトホール内にプラグを形成する場合のみならず、その他のコンタクトホール、例えばビアホールにプラグを充填するプロセス、又は埋め込み配線を形成するプロセス等においても効果を発揮する。
【００６０】
本実施形態では、ＢＬＣ構造を埋め込み配線に適用した場合について図８及び図９を用いて説明する。
始めに、埋め込み配線及びＢＬＣ構造を用いた埋め込み配線について説明する。
ＬＳＩの高速化の要請に伴い、配線材料の低抵抗化が要求されている。これを実現するため、配線材料としてはＣｕ（銅）等の新規な低抵抗材料が検討されている。
【００６１】
しかし、Ｃｕは蒸気圧の高い反応物を生成しないためＲＩＥ（反応性イオンエッチング：Reactive Ion Etching）法のような反応を利用するパターニング方法を用いることが困難であり、微細配線の形成が難しい。
このため、Ｃｕを用いた配線を形成する際には、予め絶縁膜に配線用の溝を形成し、スパッタ法などによって溝内にＣｕを埋め込み、絶縁膜上のＣｕをＣＭＰ法などによってエッチバック（ポリッシュバック）することによって絶縁膜に埋め込まれた配線を形成することが有用である。
【００６２】
このような埋め込み配線を形成する場合にも、上記ＢＬＣ構造を適用することができる。埋め込み配線にＢＬＣ構造を適用した場合について図８を用いて説明する。
図８（ａ）、（ｂ）に示すように、半導体基板１００上に形成された層間絶縁膜１０４にコンタクトプラグ１１０が埋め込まれているときに、上層に層間絶縁膜１１６に埋め込まれた配線１２２を形成する場合、層間絶縁膜１１６に配線１２２を埋め込む配線溝１１８を形成するエッチングを行う際には層間絶縁膜１０４がエッチングされないようにしなければならない。層間絶縁膜１０４にまでエッチングが及ぶと、配線溝１１８に埋め込む配線１２２の形状に多大な影響を与えるからである（図８（ｃ））。このように配線１２２の形状が変化すると、配線抵抗のばらつきが大きくなったり、配線１２２と下層の配線（図示せず）との間の層間耐圧が減少するなど半導体装置の信頼性に影響を与えることになる。
【００６３】
そこで、このような場合にＢＬＣ構造を適用すれば、層間絶縁膜１０４が過剰にエッチングされることを防止することができる。
すなわち、層間絶縁膜１０４と層間絶縁膜１１６との間に、これら絶縁膜とエッチング選択性の異なるエッチングストッパ膜１１２を形成することによって、層間絶縁膜１１６のエッチングがエッチングストッパ膜１１２で制御性よく停止することができる（図８（ｄ））。
【００６４】
こうすることにより、配線１２２を埋め込む配線溝１１８をエッチングする際にはエッチングの影響が層間絶縁膜１０４にまで及ぶことはなく、配線１２２の形状は層間絶縁膜１１６の厚さによってのみ決定され、安定して配線を形成することができる。
しかしながら、埋め込み配線用の材料としてＣｕを用いる場合、上記ＢＬＣ構造をそのまま適用することは好ましくない。以下、その理由について説明する。
【００６５】
Ｃｕを用いた埋め込み配線を形成する場合にも、通常のＢＬＣ構造の場合と同様にエッチングストッパ膜１１２をエッチングする際には層間絶縁膜１０４及び絶縁膜１１４とのエッチング選択性を確保するためウェットエッチングを用いることが好ましい。しかし、ウェットエッチングは等方性のエッチングであるため、絶縁膜１１４下のエッチングストッパ膜１１２までエッチングされ、絶縁膜１１４下には空孔１２４が形成されることになる（図９（ａ））。このように形成された空孔１２４は従来のスパッタ法によっては被覆できないため、導電性膜１２０を堆積した後も残存する（図９（ｂ））。
【００６６】
このため、次工程の配線形成プロセスでＣｕの埋め込みを行った場合、空孔１２４内にＣｕが埋め込まれ、この部分からＣｕが絶縁膜１１４中に拡散し、配線間リークや絶縁膜の誘電率が上昇することがある（図９（ｃ））。
このように、Ｃｕを用いた埋め込み配線では、従来のＢＬＣ構造をそのまま適用することは好ましくない。
【００６７】
次に、本実施形態による半導体装置の構造を図１０を用いて説明する。図１０（ａ）は本実施形態による半導体装置の構造を示す平面図であり、図１０（ｂ）は本実施形態による半導体装置の構造を示す断面図である。
半導体基板１００上には、所定の領域にコンタクトホール１０２が開口された層間絶縁膜１０４が形成されている。コンタクトホール１０２内には、導電性膜１０６及びプラグ１０８よりなるコンタクトプラグ１１０が形成されている。
【００６８】
コンタクトプラグ１１０が層間絶縁膜１０４表面に露出した下地基板上には、エッチングストッパ膜１１２及び絶縁膜１１４よりなる層間絶縁膜１１６が形成されている。層間絶縁膜１１６には、配線を埋め込むための配線溝１１８が形成されており、溝の底部にはコンタクトプラグ１１０が露出している。
配線溝１１８内壁及び層間絶縁膜１０４上にはバリアメタルとなる導電性膜１２０が形成されており、導電性膜１２０が形成された配線溝１１８内には配線１２２が埋め込まれている。
【００６９】
ここで、本実施形態による半導体装置は、配線溝１１８近傍のエッチングストッパ膜１１２が横方向にエッチングされて空孔１２４が形成されているが、配線溝１１８内に形成された導電性膜１２０は空孔１２４部分で途切れておらず、配線溝１１８内部を完全に囲うように形成されていることに特徴がある。
次に、本実施形態による半導体装置の製造方法について図１１及び図１２を用いて説明する。
【００７０】
まず、半導体基板１００上に、コンタクトプラグ１１０が埋め込まれた層間絶縁膜１０４を形成する。コンタクトプラグ１１０は、半導体基板１００に形成されたトランジスタの電極等（図示せず）に接続されている。層間絶縁膜１０４は、例えばシリコン酸化膜により形成する。
ここで、コンタクトプラグ１１０は如何なる構造であってもよい。
【００７１】
また、半導体基板１００と層間絶縁膜１０４との間には１又は２以上の配線層が形成されていてもよい。すなわち、配線１２２は、２層目の金属配線であってもよく、更に上層の金属配線であってもよい。
本明細書では、このような下地構造を一括して下地基板と呼ぶこととする。すなわち、本明細書にいう下地基板には、半導体基板自体のみならず、トランジスタなどの素子が形成された半導体基板や、さらにこの上層に１層又は２層以上の配線層が形成された構造をも含むものとする。
【００７２】
次いで、このような下地基板上に、エッチングストッパ膜１１２となる絶縁膜を堆積する。エッチングストッパ膜１１２としては、例えばＳｉＮ膜を用いることができる。例えば、プラズマＣＶＤ法により、基板温度を４００℃、パワーを３００Ｗ、ＳｉＨ4流量を１００ｃｃ、ＮＨ3流量を５０ｃｃとして堆積する。
続いて、エッチングストッパ膜１１２上に絶縁膜１１４を堆積し、エッチングストッパ膜１１２及び絶縁膜１１４よりなる層間絶縁膜１１６を形成する（図１１（ａ））。絶縁膜１１４としては、例えばＳｉＯ2膜を用いることができる。例えば、プラズマＣＶＤ法により、基板温度を４００℃、パワーを３００Ｗ、ＳｉＨ4流量を５０ｃｃ、Ｎ2Ｏ流量を５００ｃｃとして堆積する。
【００７３】
この後、通常のリソグラフィー技術及び異方性エッチング技術を用い、絶縁膜１１４を貫通してエッチングストッパ膜１１２に達する配線溝１１８を開口する（図１１（ｂ））。このとき、エッチング条件をＳｉＯ2よりなる絶縁膜１１４に対してＳｉＮ膜よりなるエッチングストッパ膜１１２のエッチング速度が十分に小さくなるように設定することにより、配線溝１１８のエッチングが層間絶縁膜１０４やコンタクトプラグ１１０に達することはない。
【００７４】
次いで、配線溝１１８内のエッチングストッパ膜１１２を等方性エッチングにより除去する（図１１（ｃ））。これにより、配線溝１１８の底部が層間絶縁膜１０４又はコンタクトプラグ１１０に達すると同時に、配線溝１１８近傍の絶縁膜１１４下のエッチングストッパ膜１１２がエッチングされて空孔１２４が形成される。ここで、等方性エッチングは、例えば、温度１００℃、濃度９０％の燐酸水溶液を用いたウェットエッチングにより行う。
【００７５】
続いて、空孔１２４の開口部を覆うように導電性膜１２０を形成する（図１２（ａ））。ここで、導電性膜１１８は後工程の配線材料埋め込みの際、配線材料が空孔１２４内に入り込まないようにするバリア層となるものであり、層間絶縁膜１０４、１１６と配線溝１１８とを空間的に隔離する効果をもつものである。導電性膜１２０は、空孔１２４の少なくとも開口部を覆う程度に形成する必要があるため、形成する導電性膜１２０の膜厚は、少なくとも空孔１２４の開口部と同程度の高さが必要である。従って、導電性膜１２０の堆積にはコリメートスパッタ法を用いることが望ましい（第１実施形態参照）。
【００７６】
この後、スパッタ法によりＣｕ膜を堆積してリフローを行い、配線溝１１８内にＣｕを埋め込む。例えば、圧力１．５ｍＴｏｒｒ、パワー５ｋＷ、Ａｒ流量２５ｓｃｃｍとしてＣｕのスパッタを行い、温度３５０℃、Ａｒ流量１０００ｓｃｃｍ、圧力８０ＴｏｒｒとしてＣｕのリフローを行う。
次いで、層間絶縁膜１１６上のＣｕ及び導電性膜１２０をＣＭＰ法により除去し、配線溝１１８内にのみＣｕ及び導電性膜１２０を残存させる。例えば、アルミナ系研磨剤を用い、回転数１００ｒｐｍ、研磨圧力６ｐｓｉとしてＣＭＰを行う。こうして、配線溝１１８に埋め込まれた配線１２２を形成する（図１２（ｂ））。
【００７７】
なお、Ｃｕの埋め込みにはＣＶＤ法を用いてもよい。例えば、Ｃｕ（ＰＭＰＳ）（ＨＦＡＣ）を０．０８ｇ／ｍｉｎの流量で、Ｈ2をキャリアガスとして３００ｃｃの流量で導入し、温度を２００℃、圧力を２００ｍＴｏｒｒとして堆積する。
ここで、配線１２２にはシリコン酸化膜中を拡散しやすいＣｕを用いているが、シリコン酸化膜よりなる層間絶縁膜１０４、絶縁膜１１４は導電性膜１２０によって配線１２２と隔離されている。ＴｉＮ膜よりなる導電性膜１２０はＣｕの拡散バリアとして優れた効果を持つものであり、これによりＣｕが層間絶縁膜１０４、１１６中に拡散することはなく、配線間リークや層間絶縁膜の誘電率の上昇等を防止することができる。
【００７８】
このように、本実施形態によれば、エッチングストッパ膜１１２の等方性エッチングによって生じた空孔１２４を、導電性膜１２０の堆積により空間的に隔離するので、配線溝１１８にＣｕを埋め込んだ際にＣｕと層間絶縁膜１０４、１１６とが直接接触することはなく、Ｃｕの拡散による配線間リークや層間絶縁膜の誘電率の上昇等を防止することができる。
【００７９】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では埋め込み配線を形成する場合について説明したが、多層配線の層間接続に用いるビアホールの充填に適用してもよい。この場合、配線溝１１８をビアホールに置き換えることで容易に達成することができる。
また、上記実施形態ではコリメートスパッタ法により導電性膜１２０を形成する例を示したが、第２実施形態のようにＣＶＤ法を用いて導電性膜１２０を堆積してもよい。この場合、空孔１２４は導電性膜１２０により完全に埋め込むことができる。
【００８０】
また、導電性膜１２０としてＣｕに対して拡散バリアとしての効果をもつ材料、例えば、ＷＮ膜、Ｔａ膜、ＴａＮ膜、ＴｉＳｉＮ膜、ＷＳｉＮ膜等を用いれば、ＣｕやＡｌが導電性膜１２０中を拡散して空孔１２４内に達するのをより効果的に防止することができる。
また、エッチングストッパ膜１１２を等方性エッチングする方法として、燐酸水溶液によるウェットエッチングを使用する例を示したが、配線溝１１８底部に露出するプラグ１１０がＡｌやＣｕの場合は、ドライエッチングによる等方性エッチングを使用すれば、プラグ１１０になんら影響を与えることなく、エッチングストッパ膜１１２のエッチングを行うことができる。ここで、等方性のドライエッチングは、例えば、ＳＦ6流量を１２０ｃｃ、Ｏ2流量を３０ｃｃ、パワーを２００Ｗ、圧力を２００ｍＴｏｒｒ、温度を２０℃として行う。
【００８１】
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法について図１３乃至図１７を用いて説明する。第１実施形態による半導体装置及びその製造方法と同一の構成要素には同一の符号を付して説明を省略又は簡略にする。
【００８２】
図１３は本実施形態による半導体装置の構造を示す概略断面図、図１４乃至図１７は本実施形態による半導体装置の製造方法を示す工程断面図である。
本実施形態による半導体装置は、エッチングストッパ膜１６の下に更に絶縁膜３２が形成されており、層間絶縁膜２０に形成されたコンタクトホール２２の内径が深さ方向に変化していることに特徴がある。
【００８３】
即ち、コンタクトホール２２近傍のエッチングストッパ膜１６は横方向にエッチングされて内径が大きくなっているが、絶縁膜３２における内径は絶縁膜１８における内径とほぼ等しく、エッチングストッパ膜１６の内径より狭くなっている。
コンタクトホール２２内に形成された導電性膜２４はエッチングストッパ膜１６の部分で途切れているが、絶縁膜３２に形成された開口部はコンタクトホール２２底部に形成された導電性膜２４により完全に覆われており、コンタクトホール２２内に半導体基板１０は露出していない。
【００８４】
このようにして半導体装置を構成することにより、プラグ２６を形成する際の原料ガスによる半導体基板１０の浸食を防止することができる。
次に、本実施形態による半導体装置の製造方法について説明する。
半導体基板１０の主表面に、膜厚約２５０ｎｍの素子分離膜１２を形成する。次いで、所望の領域に、ウェル、チャネルストップ層、閾値制御不純物層（図示せず）を形成する。
【００８５】
続いて、熱酸化により膜厚約６ｎｍのゲート酸化膜３４を形成し、その上層にＣＶＤ法により膜厚約２００ｎｍのアモルファスシリコン膜を堆積する。
この後、Ｎチャネルトランジスタを形成する領域のアモルファスシリコン膜にＰ（燐）イオンを、Ｐチャネルトランジスタを形成する領域のアモルファスシリコン膜にＢＦ2（弗化ボロン）イオンを、それぞれ注入する。
【００８６】
次いで、アモルファスシリコン膜上に、膜厚約８０ｎｍのシリコン酸化膜をＣＶＤ法により堆積する。
続いて、フォトリソグラフィー及びＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法により、アモルファスシリコン膜とシリコン酸化膜３８とからなる積層膜をパターニングしてゲート電極４０を形成する（図１４（ａ））。
【００８７】
この後、ゲート電極をマスクとして半導体基板１０中に不純物を注入し、ＬＤＤ（Lightly Doped Drain）を形成する。
ＣＶＤ法により膜厚約１００ｎｍのシリコン酸化膜を堆積した後、エッチバックしてゲート電極側壁部にサイドウォール４２を形成する。
次いで、ゲート電極及びサイドウォール４２をマスクとして半導体基板１０中に不純物を注入し、ソース／ドレイン拡散層１４を形成する。
【００８８】
この後、８００℃の熱処理を行い、注入した不純物を活性化する（図１４（ｂ））。
次いで、膜厚約８ｎｍのＣｏ（コバルト）膜と、膜厚約１５ｎｍのＴｉＮ膜とをスパッタ法により連続して堆積した後、５５０℃のＲＴＡ（Rapid Thermal Annealing：短時間アニール）を行い、ソース／ドレイン拡散層上に選択的にＣｏＳｉ2膜４４を形成する。
【００８９】
続いて、アンモニア過水でＴｉＮ膜を、硫酸過水で未反応のＣｏ膜を除去する（図１４（ｃ））。
このようにしてソース／ドレイン拡散層１４上にＣｏＳｉ2膜４４が選択的に形成されたＭＯＳトランジスタを半導体基板１０上に形成した後、膜厚約１０ｎｍのシリコン酸化膜よりなる絶縁膜３２と、膜厚約５０ｎｍのＳｉＮ膜よりなるエッチングストッパ膜１６と、膜厚約２５０ｎｍのシリコン酸化膜よりなる絶縁膜１８とをＰＥ−ＣＶＤ法により堆積する。次いで、絶縁膜１８上にＳＯＧ膜４６を回転塗布し、表面が平坦化された層間絶縁膜２０を形成する。
【００９０】
続いて、リソグラフィーにより、形成するコンタクトホールのパターンを有するレジスト膜４８をＳＯＧ膜４６上に形成する（図１５（ａ））。
次に、レジスト膜をマスクとして用い、Ｃ4Ｆ8とＡｒとの混合ガスプラズマによるエッチングを行い、ＳＯＧ膜４６及び絶縁膜１８を加工する。この際、エッチングストッパ膜１６としてＳｉＮ膜を用いるが、ゲート電極の肩部のＳｉＮ膜は全膜厚の約半分程度が減耗する（図１５（ｂ））。
【００９１】
レジスト膜４８を除去した後、１５０℃の燐酸水溶液中に浸漬し、ＳｉＮ膜よりなるエッチングストッパ膜１６を除去する。燐酸を用いたエッチングでは、ＳｉＮ膜と、シリコン酸化膜との選択比が５０程度確保できるので、下地の絶縁膜３２の減耗はほとんどみられない。また、燐酸によるエッチングは等方的であるので、ＳｉＮ膜は横方向にもエッチングされる。これにより、絶縁膜１８はオーバーハング形状となり、空孔３０が形成される（図１６（ａ））。
【００９２】
続いて、ＣＦ4、ＣＨＦ3、Ａｒの混合ガスプラズマによりシリコン酸化膜よりなる絶縁膜３２を異方性エッチングする。エッチングの際には、上層の絶縁膜１８がマスクとなるので、オーバーハングしている絶縁膜１８の開口部直下の絶縁膜３２のみが除去されることになる（図１６（ｂ））。
このとき、オーバーエッチングを５０％程度以下に設定することにより、ゲート電極を囲うサイドウォール４２の減耗は十分小さく抑えられるので、後に形成するプラグ２６とのショートが防止できる。また、コンタクトホール２２内に素子分離膜１２と素子領域との境界が存在する場合にも素子分離膜１２の減耗も抑制できるので、接合ショートを防止することができる。
【００９３】
この後、スパッタ法により、膜厚約７０ｎｍのＴｉＮ膜よりなる導電性膜２４を堆積する。このとき、コンタクトホール２２の底部にはＴｉＮ膜が堆積されるが、空孔３０内には堆積されない。しかしながら、空孔３０内には絶縁膜３２が残留しているので、導電性膜２４を堆積した後のコンタクトホール２２内には半導体基板１０は露出していない。従って、導電性膜２４を堆積する際に多少のオーバーハングが生じても半導体基板１０を覆うように導電性膜２４を堆積できるので、通常のスパッタ法を用いることができる（図１７（ａ））。
【００９４】
次いで、ＣＶＤ法により膜厚約６００ｎｍのＷ膜を堆積する。上述の通り、コンタクトホール内は半導体基板１０が露出していないので、Ｗ膜堆積の際にＷＦ6ガスが半導体基板１０と接触することはなく、半導体基板１０の浸食を防止することができる。これにより、接合破壊をも防止できる。
続いて、Ｗ膜をエッチバックしてコンタクトホール内にのみ残留させることによりプラグ２６を形成する。
【００９５】
この後、上層に配線層２８を形成し、必要に応じて更に上層に配線層（図示せず）を形成する（図１７（ｂ））。
このように、本実施形態によれば、エッチングストッパ膜１６の下に絶縁膜３２を設けることにより、絶縁膜１８がオーバーハング形状となった場合にも、コンタクトホール２２底部の半導体基板１０を導電性膜２４により完全に覆うことができるので、プラグ２６形成の際の半導体基板の浸食を防止することができる。
【００９６】
これにより、エッチングストッパ膜１６を除去する際には選択比の高いエッチング方法を用いることができるので、コンタクトホール２２内部にゲート電極４０の肩が掛かるようなＳＡＣ構造であっても、ゲート電極４０上のサイドウォール４２、絶縁膜３８がエッチングされてゲート電極４０が露出することを防止することができる。
【００９７】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、エッチングストッパ膜１６直下の絶縁膜３２としてＳｉＯ2膜を用いたが、ＳｉＯＮ膜であってもよい。
また、ＳｉＮ膜の除去には燐酸水溶液を用いたウェットエッチングを用いたが、ＣＦ4とＯ2との混合ガスプラズマのダウンフローを用い、弗素ラジカルを作用させることによってもよい。この場合、約１０程度の選択比を得ることができので、上述の製造方法に用いることが可能である。更に塩素を添加すれば、シリコン酸化膜とＳｉＮ膜との選択比はほぼ無限大に向上することもできる。
【００９８】
また、ＳｉＮ膜の除去には、ＳＦ6ガスプラズマを用いてもよい。この場合には、選択比は５程度と若干低くなるが、絶縁膜３２の膜厚を２０ｎｍ程度にすることにより上記製造方法を適用することができる。なお、ＳＦ6ガスプラズマを用いたエッチングでは、横方向よりも縦方向のエッチングレートの方が早くなる。
【００９９】
絶縁膜３２の膜厚は、ＳｉＮ膜のエッチング条件によって適宜設定することが望ましい。
また、上記実施形態ではソース／ドレイン拡散層１４上にＣｏＳｉ2膜４４を自己整合的に形成したが、ＣｏＳｉ2膜４４を形成しない半導体装置においても同様に適用することができる。
【０１００】
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第５実施形態］
本発明の第５実施形態による半導体装置及びその製造方法について図１８乃至図２０を用いて説明する。
【０１０１】
図１８は本実施形態による半導体装置の構造を示す概略断面図、図１９及び図２０は本実施形態による半導体装置の製造方法を示す工程断面図である。
本実施形態では、第４実施形態による半導体装置及びその製造方法を埋め込み配線を有する半導体装置に適用した場合について説明する。
始めに、本実施形態による半導体装置の構造について図１８を用いて説明する。図１８（ａ）は本実施形態による半導体装置の構造を示す平面図、図１８（ｂ）は本実施形態による半導体装置の構造を示す概略断面図である。
【０１０２】
埋め込み配線は、第３実施形態に示した配線構造の他に、半導体基板に直接コンタクトする局所的な配線に用いることがある。例えば、図１８（ａ）に示すように、素子領域６０上をゲート電極６２、６４が並行に配された構造において、素子領域６０とゲート電極６２とを接続する配線６６に埋め込み配線を用いることができる。
【０１０３】
このような半導体装置において配線を埋め込む配線溝６８を形成する際にＢＬＣ構造を適用した場合、図３７（ｂ）に示す従来の半導体装置と同様に、空孔３０部分において接合破壊が生じることになる（図３９）。
そこで、本実施形態による半導体装置では、エッチングストッパ膜１６の下に更に絶縁膜３２を形成し、層間絶縁膜２０に形成された配線溝６８の開口幅を深さ方向に変化している（図１８（ｂ））。
【０１０４】
即ち、配線溝６８近傍のエッチングストッパ膜１６は横方向にエッチングされて開口幅が大きくなっているが、絶縁膜３２における内径は絶縁膜１８における内径とほぼ等しく、エッチングストッパ膜１６の内径より狭くなっている。
配線溝６８内に形成された導電性膜２４はエッチングストッパ膜１６の部分で途切れているが、絶縁膜３２に形成された開口部は配線溝６８底部に形成された導電性膜２４により完全に覆われており、配線溝６８内に半導体基板１０は露出していない。
【０１０５】
このようにして半導体装置を構成することにより、プラグ２６を形成する際の原料ガスによる半導体基板１０の浸食や、配線材料と半導体基板１０との反応による接合破壊を防止することができる。
次に、本実施形態による半導体装置の製造方法について図１９及び図２０を用いて説明する。これら工程図は、図１８（ａ）におけるＡ−Ａ′線断面を示したものである。
【０１０６】
まず、半導体基板１０の主表面に、例えば第４実施形態による半導体装置の製造方法と同様にしてＭＯＳトランジスタを形成する。このとき、後工程で配線６６と接続するゲート電極６２上の所定の領域のシリコン酸化膜３８は予め除去しておく（図１９（ａ））。
このようにしてＭＯＳトランジスタを半導体基板１０上に形成した後、膜厚約１０ｎｍのシリコン酸化膜よりなる絶縁膜３２と、膜厚約５０ｎｍのＳｉＮ膜よりなるエッチングストッパ膜１６と、膜厚約２５０ｎｍのシリコン酸化膜よりなる絶縁膜１８とをＰＥ−ＣＶＤ法により堆積する。次いで、絶縁膜１８の表面をＣＭＰ法により研磨し、表面が平坦化された層間絶縁膜２０を形成する（図１９（ｂ））。
【０１０７】
次いで、通常のリソグラフィー及びエッチング技術により、絶縁膜１８を、形成する埋め込み配線のパターンに加工する。絶縁膜１８のエッチングは、例えばＣ4Ｆ8とＡｒとの混合ガスプラズマを用いて行う。
続いて、ＳｉＮ膜よりなるエッチングストッパ膜１６をエッチングする。例えば、１５０℃の燐酸水溶液によるウェットエッチングを用いる。燐酸を用いたエッチングでは、ＳｉＮ膜と、シリコン酸化膜との選択比が５０程度確保できるので、下地の絶縁膜３２の減耗はほとんどみられない。また、燐酸によるエッチングは等方的であるので、ＳｉＮ膜は横方向にもエッチングされる。これにより、絶縁膜１８はオーバーハング形状となり、空孔３０が形成される。
【０１０８】
続いて、ＣＦ4、ＣＨＦ3、Ａｒの混合ガスプラズマによりシリコン酸化膜よりなる絶縁膜３２を異方性エッチングする。エッチングの際には、上層の絶縁膜１８がマスクとなるので、オーバーハングしている絶縁膜１８の開口部直下の絶縁膜３２のみが除去されることになる。
こうして、ソース／ドレイン拡散層１４、ゲート電極６２がその内部に露出した配線溝６８を形成する（図１９（ｃ））。
【０１０９】
この後、スパッタ法により、膜厚約７０ｎｍのＴｉＮ膜よりなる導電性膜２４を堆積する。このとき、配線溝６８の底部にはＴｉＮ膜が堆積されるが、空孔３０内には堆積されない。しかしながら、空孔３０内には絶縁膜３２が残留しているので、導電性膜２４を堆積した後の配線溝６８内には半導体基板１０は露出していない。従って、導電性膜２４を堆積する際に多少のオーバーハングが生じても半導体基板１０を覆うように導電性膜２４を堆積できるので、通常のスパッタ法を用いることができる（図２０（ａ））。
【０１１０】
次いで、ＣＶＤ法によりＷ膜を堆積して、配線溝６８内にＷを埋め込む。例えば、基板温度を４００℃、圧力を８０Ｔｏｒｒ、ＷＦ6流量を２０ｃｃ、Ｈ2流量を２０００ｃｃとしてＷ膜を成膜する。
ここで、Ｗ膜の成膜には半導体基板１０を構成するＳｉときわめてよく反応するＷＦ6ガスを用いるが、半導体基板１０は導電性膜２４によって配線溝６８より隔離されているので、ＷＦ6分子が半導体基板１０と接触することはなく、半導体基板１０の浸食を防止することができる。
【０１１１】
続いて、層間絶縁膜２０上のＷ膜及び導電性膜２４をＣＭＰ法により除去し、配線溝６８内にのみＷを残存させる。例えば、アルミナ系研磨剤を用い、回転数５０ｒｐｍ、研磨圧力６ｐｓｉとしてＣＭＰを行う。こうして、配線溝６８に埋め込まれ、ソース／ドレイン拡散層１４とゲート電極６２とを接続する配線６６を形成する（図２０（ｂ））。
【０１１２】
このように、本実施形態によれば、エッチングストッパ膜１６の下に絶縁膜３２を設けることにより、絶縁膜１８がオーバーハング形状となった場合にも配線溝６８底部の半導体基板１０が導電性膜２４により完全に覆われるので、配線６６を形成する際に配線材料と半導体基板１０とが反応することを防止できる。
なお、本発明は上記実施形態に限らず種々の変形が可能である。
【０１１３】
例えば、上記実施形態では埋め込み配線としてＷを埋め込んだが、Ｃｕを埋め込んで配線６６を形成してもよい。ただし、この場合、第１実施形態で示したようなコリメートスパッタ法や、第２実施形態に示したようなＣＶＤ法を用いて導電性膜２４を形成したほうが、Ｃｕの拡散を抑えるうえでより効果的である。
また、埋め込み配線としてＡｌを用いてもよい。この場合にも、Ａｌと半導体基板１０との反応を防止することができる。
【０１１４】
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第６実施形態］
本発明の第６実施形態による半導体装置及びその製造方法について図２１乃至図２３を用いて説明する。
【０１１５】
図２１は本実施形態による半導体装置の構造を示す概略断面図、図２２及び図２３は本実施形態による半導体装置の製造方法を示す工程断面図である。
図３６に示すように、埋め込み配線１２２上にビアホールを形成する場合に層間絶縁膜１３４下に空孔１３８が形成されると、ビアホールにプラグを充填する際にプラグ１４２の原料ガスと埋め込み配線１２２とが空孔１３８内で反応して高抵抗反応物１４６が生成されるため、コンタクト特性を劣化させることがあった。
【０１１６】
本実施形態では、上記の課題を解決する半導体装置及びその製造方法を提供する。
本実施形態による半導体装置は、埋め込み配線１２２上に形成する層間絶縁膜１３４として、第４実施形態における層間絶縁膜と同様の構造を採用していることに特徴がある。すなわち、本実施形態による半導体装置では、ＢＬＣ構造のビアホールにおいて、エッチングストッパ膜１３０下に更に絶縁膜１２８が設けられており、ビアホール内に埋め込まれた配線１２２は、空孔１３８内にある絶縁膜１２８によってコンタクトプラグ１４４と隔離されている。
【０１１７】
次に、本実施形態による半導体装置の製造方法を図２２及び図２３を用いて説明する。
まず、例えば第３又は第５実施形態による半導体装置の製造方法と同様にして、半導体基板１００上に、層間絶縁膜１１４に埋め込まれた配線１２２を形成する（図２２（ａ））。
【０１１８】
次いで、このように配線１２２が埋め込まれた下地基板上に、膜厚約１０ｎｍのシリコン酸化膜よりなる絶縁膜１２８と、膜厚約５０ｎｍのＳｉＮ膜よりなるエッチングストッパ膜１３０と、膜厚約７００ｎｍのシリコン酸化膜よりなる絶縁膜１３２とをＰＥ−ＣＶＤ法により堆積し、絶縁膜１２８、エッチングストッパ膜１３０、絶縁膜１３２よりなる層間絶縁膜１３４を形成する。
【０１１９】
続いて、層間絶縁膜１３４の表面をＣＭＰ法により研磨し、その表面を平坦化する（図２２（ｂ））。
この後、通常のリソグラフィー及びエッチングにより、配線１２２上に形成されたビアホール１３６を開口する。まず、Ｃ4Ｆ8とＡｒとの混合ガスプラズマによるエッチングを行い、絶縁膜１３２を加工する。
【０１２０】
次いで、１５０℃の燐酸水溶液中に浸漬し、ビアホール１３６内のエッチングストッパ膜１３０を除去する。燐酸を用いたエッチングでは、ＳｉＮ膜と、シリコン酸化膜との選択比が５０程度確保できるので、下地の絶縁膜１２８の減耗はほとんどみられない。また、燐酸によるエッチングは等方的であるので、ＳｉＮ膜は横方向にもエッチングされる。これにより、絶縁膜１３２はオーバーハング形状となり、空孔１３８が形成される。
【０１２１】
続いて、ＣＦ4、ＣＨＦ3、Ａｒの混合ガスプラズマによりシリコン酸化膜よりなる絶縁膜１２８を異方性エッチングする。エッチングの際には、上層の絶縁膜１２８がマスクとなるので、オーバーハングしている絶縁膜１３２の開口部直下の絶縁膜１２８のみが除去されることになる（図２２（ｃ））。
この後、スパッタ法により、膜厚約７０ｎｍのＴｉＮ膜よりなる導電性膜１４０を堆積する。このとき、ビアホールの底部には導電性膜１４０が堆積されるが、空孔１３８内には堆積されない。しかしながら、空孔１３８内には絶縁膜１２８が残留しているので、導電性膜１４０を堆積した後のビアホール１３６内には配線１２２は露出していない。従って、導電性膜１４０を堆積する際に多少のオーバーハングが生じても配線１２２を覆うように導電性膜１４０を堆積できるので、通常のスパッタ法を用いることができる（図２３（ａ））。
【０１２２】
次いで、ＣＶＤ法により膜厚約６００ｎｍのＷ膜を堆積する。上述の通り、ビアホール１３６内は配線１２２が露出していないので、Ｗ膜堆積の際にＷＦ6ガスが配線１２２と接触することはない。従って、Ｃｕよりなる配線とＷＦ6ガスとが反応して高抵抗反応物を形成することはないので、配線１２２とＷ膜との間のコンタクト特性を良好に保つことができる。
【０１２３】
続いて、Ｗ膜をエッチバックしてビアホール１３６内にのみ残留させることによりコンタクトプラグ１４４を形成する（図２３（ｂ））。
このように、本実施形態によれば、エッチングストッパ膜１３０の下に絶縁膜１２８を設けることにより、絶縁膜１３２がオーバーハング形状となった場合にも、ビアホール１３６内の配線１２２が導電性膜１４０により完全に覆われるので、プラグ１４２を形成する際にプラグの原料ガスと配線１２２とが反応することはない。これにより、コンタクトプラグ１４４と配線１２２との間のコンタクト信頼性を向上することができる。
【０１２４】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では埋め込み配線１２２上にコンタクトプラグ１４４を形成する場合について説明したが、コンタクトプラグ上に埋め込み配線を形成する場合にも適用することができる。
本発明は、空孔１３８内に露出した導電性材料がＣＶＤの原料ガスや上層の配線材料と反応することによるコンタクト特性への悪影響を防止するものであるので、様々な材料系において、様々な配線構造において適用することができる。
【０１２５】
また、上記実施形態ではエッチングストッパ膜１３０下に絶縁膜１２８を設けることにより課題を解決したが、第１又は第２実施形態による半導体装置の構造を適用し、導電性膜１４０によってビアホール１３６と空孔１３８とを空間的に遮断し、又は導電性膜１４０を空孔１３８内に完全に埋め込んでもよい。
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第７実施形態］
本発明の第７実施形態による半導体装置及びその製造方法について図２４乃至図２６を用いて説明する。
【０１２６】
図２４は本実施形態による半導体装置の構造を示す概略断面図、図２５及び図２６は本実施形態による半導体装置の製造方法を示す工程断面図である。
図３４に示すように、半導体基板２００上の層間絶縁膜２０２に埋め込まれたコンタクトプラグ２０８に接続された配線２１０を有する半導体装置において、配線２１０に接続するビアホールを開口する際にＢＬＣ構造を適用すると、エッチングストッパ膜２１６のエッチングの際に形成される空孔２２４内においてコンタクトプラグ２３０とコンタクトプラグ２０８とが短絡することがあった。
【０１２７】
本実施形態では、上記のようなプラグ間ショートを低減する半導体装置及びその製造方法を提供する。
本実施形態による半導体装置は、エッチングストッパ膜２１６の下に更に絶縁膜２１４が設けられていることに特徴がある。すなわち、コンタクトプラグ２３０を埋め込む上層の層間絶縁膜２２０は、絶縁膜２１４、エッチングストッパ膜２１６、絶縁膜２１８により構成されており、ビアホール内に充填されたコンタクトプラグ２３０は、空孔２２４内にある絶縁膜２１４によってコンタクトプラグ２０８と絶縁されている。
【０１２８】
次に、本実施形態による半導体装置の製造方法を図２５及び図２６を用いて説明する。
まず、例えば第３実施形態による半導体装置の製造方法と同様にして、半導体基板２００上にコンタクトプラグ２０８が埋め込まれた層間絶縁膜２０２を形成する。
【０１２９】
次いで、コンタクトプラグ２０８が埋め込まれた層間絶縁膜２０２上に、例えばＡｌよりなる配線２１０と、例えばＴｉＮよりなる導電性膜２１２とにより構成された配線層を形成する（図２５（ａ））。導電性膜２１２は、配線２１０をパターニングする際のハレーション防止膜として、及び／又はエレクトロマイグレーションの防止膜として機能する。
【０１３０】
続いて、このように配線２１０が形成された下地基板上に、膜厚約１０ｎｍのシリコン酸化膜よりなる絶縁膜２１４と、膜厚約５０ｎｍのＳｉＮ膜よりなるエッチングストッパ膜２１６と、膜厚約７００ｎｍのシリコン酸化膜よりなる絶縁膜２１８とをＰＥ−ＣＶＤ法により堆積し、絶縁膜２１４、エッチングストッパ膜２１６、絶縁膜２１８よりなる層間絶縁膜２２０を形成する。
【０１３１】
この後、層間絶縁膜２２０の表面をＣＭＰ法により研磨し、その表面を平坦化する（図２５（ｂ））。
次いで、通常のリソグラフィー及びエッチングにより、配線２１０上に形成されたビアホール２２２を開口する。まず、Ｃ4Ｆ8とＡｒとの混合ガスプラズマによるエッチングを行い、絶縁膜２１８を加工する。
続いて、１５０℃の燐酸水溶液中に浸漬し、ビアホール２２２内のエッチングストッパ膜２１６を除去する。燐酸を用いたエッチングでは、ＳｉＮ膜と、シリコン酸化膜との選択比が５０程度確保できるので、下地の絶縁膜２１４の減耗はほとんどみられない。また、燐酸によるエッチングは等方的であるので、ＳｉＮ膜は横方向にもエッチングされる。これにより、絶縁膜２１８はオーバーハング形状となり、空孔２２４が形成される。
【０１３２】
この後、ＣＦ4、ＣＨＦ3、Ａｒの混合ガスプラズマによりシリコン酸化膜よりなる絶縁膜２１４を異方性エッチングする。エッチングの際には、上層の絶縁膜２１８がマスクとなるので、オーバーハングしている絶縁膜２１８の開口部直下の絶縁膜２１４のみが除去されることになる（図２５（ｃ））。
このとき、空孔２２４がコンタクトプラグ２０８上に延在した場合であっても空孔２２４内には絶縁膜２１４が形成されているので、ビアホール２２２内にコンタクトプラグ２０８が露出することはない。
【０１３３】
次いで、スパッタ法により、膜厚約７０ｎｍのＴｉＮ膜よりなる導電性膜２２６を堆積する（図２６（ａ））。
続いて、ＣＶＤ法により膜厚約６００ｎｍのＷ膜を堆積する。上述の通り、ビアホール２２２内にはコンタクトプラグ２０８が露出していないので、Ｗ膜とコンタクトプラグ２０８とが短絡することはない。
【０１３４】
この後、Ｗ膜をエッチバックしてビアホール２２２内にのみ残留させることによりコンタクトプラグ２３０を形成する（図２６（ｂ））。
このように、本実施形態によれば、エッチングストッパ膜２１６の下に絶縁膜２１４を設けることにより、絶縁膜２１８がオーバーハング形状となった場合にも空孔２２４下にはコンタクトプラグ２０８は露出しないので、従来の半導体装置と比較してコンタクトプラグ２３０−コンタクトプラグ２０８間の短絡を低減することができる。
【０１３５】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態ではエッチングストッパ膜２１６下に絶縁膜２１４を設けることにより課題を解決したが、第１実施形態による半導体装置の構造を適用し、導電性膜２２６によってビアホール２２２と空孔２２４とを空間的に完全に遮断してもよい。
【０１３６】
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第８実施形態］
本発明の第８実施形態による半導体装置及びその製造方法について図２７乃至図２９を用いて説明する。
【０１３７】
図２７は本実施形態による半導体装置の構造を示す概略断面図、図２８及び図２９は本実施形態による半導体装置の製造方法を示す工程断面図である。
第４乃至第７実施形態ではエッチングストッパ膜下に更に絶縁膜を設けた構造を層間絶縁膜に適用したが、この構造を層間絶縁膜上に埋め込み配線を形成する場合に適用すれば、配線溝を形成するエッチングを容易にすることも可能となる。
【０１３８】
本実施形態では、第４実施形態による層間絶縁膜の構造を、第３実施形態による半導体装置の構造に適用した場合について説明する。
本実施形態による半導体装置は、図１０に示す第３実施形態による半導体装置において、エッチングストッパ膜１１２下にシリコン酸化膜よりなる絶縁膜１２６が更に形成されていることに特徴がある。
【０１３９】
このように絶縁膜１２６を設けることにより、配線１２２を埋め込む配線溝１１８を形成するエッチング工程を容易にすることができる。
次に、本実施形態による半導体装置の製造方法について説明する。
まず、例えば第３実施形態による半導体装置の製造方法と同様にして、半導体基板１００上にコンタクトプラグ１１０が埋め込まれた層間絶縁膜１０４を形成する（図２８（ａ））。
【０１４０】
次いで、このような下地基板上に、膜厚約１０ｎｍのＳｉＯ2膜よりなる絶縁膜１２６と、膜厚約５０ｎｍのＳｉＮ膜よりなるエッチングストッパ膜１１２を順次堆積する。
続いて、エッチングストッパ膜１１２上に膜厚約２５０ｎｍのＳｉＯ2膜よりなる絶縁膜１１４を堆積し、絶縁膜１２６、エッチングストッパ膜１１２、絶縁膜１１４よりなる層間絶縁膜１１６を形成する（図２８（ｂ））。
【０１４１】
この後、通常のリソグラフィー技術及び異方性エッチング技術を用い、絶縁膜１１４を貫通してエッチングストッパ膜１１２に達する配線溝１１８を開口する。このとき、エッチング条件を、ＳｉＯ2よりなる絶縁膜１１４に対してＳｉＮ膜よりなるエッチングストッパ膜１１２のエッチング速度が十分に小さくなるように設定することにより、エッチングストッパ膜１１２がほとんどエッチングされることなく配線溝１１８をエッチングストッパ膜１１２上まで開口することができる。絶縁膜１１４のエッチングは、例えばＣ4Ｆ8とＡｒとの混合ガスプラズマによる反応性イオンエッチングを用い、エッチングストッパ膜１１２に対して選択比が２０以上確保できる条件で行うことが望ましい。
【０１４２】
絶縁膜１１４のエッチングに引き続き、エッチングストッパ膜１１２を絶縁膜１２６上までエッチングする。このとき、エッチング条件を、ＳｉＮ膜よりなるエッチングストッパ膜１１２に対してＳｉＯ2よりなる膜絶縁膜１２６のエッチング速度が十分に小さくなるように設定することにより、絶縁膜１２６がほとんどエッチングされることなく配線溝１１８を絶縁膜１２６上まで開口することができる（図２８（ｃ））。エッチングストッパ膜１１２のエッチングは、例えばＳＦ6とＯ2とを用いた反応性イオンエッチングを用い、絶縁膜１２６に対して選択比が３以上確保できる条件で行うことが望ましい。
【０１４３】
図３５に示す従来の構造では、このエッチングによって下地の層間絶縁膜１０４やコンタクトプラグ１１０が露出したため、エッチングストッパ膜１１２に対する両者のエッチング選択比のトレードオフによってエッチング条件を設定していたが、本実施形態による半導体装置の構造ではエッチングストッパ膜１１２に対する絶縁膜１２６の選択比のみを考慮すればよく、配線溝１１８を容易に開口することができる。
【０１４４】
次いで、配線溝１１８内の絶縁膜１２６をエッチングし、配線溝１１６内にコンタクトプラグ１１０を露出する。このとき、配線溝１１８内には層間絶縁膜１０４が露出しているため、絶縁膜１２６のエッチングと同時に層間絶縁膜１０４もエッチングされるが、絶縁膜１２６の膜厚は約１０ｎｍと薄いのでオーバーエッチング量を考慮しても絶縁膜１２６のエッチングによる層間絶縁膜１０４の膜減りは充分に少ない。従って、コンタクト特性に影響を及ぼすほどの段差が配線溝１１８内に生じることはない（図２９（ａ））。
【０１４５】
なお、絶縁膜１２６のエッチングではコンタクトプラグ１１０に対して十分な選択比を得ることができるので、コンタクトプラグ１１０がエッチングされることもない。
続いて、配線溝１１８の内壁及び底面に、コンタクトプラグ１１０に接続された導電性膜１２０を形成する。
【０１４６】
この後、スパッタ法によりＣｕ膜を堆積してリフローを行い、配線溝１１８内にＣｕを埋め込む。例えば、圧力１．５ｍＴｏｒｒ、パワー５ｋＷ、Ａｒ流量２５ｓｃｃｍとしてＣｕのスパッタを行い、温度３５０℃、Ａｒ流量１０００ｓｃｃｍ、圧力８０ＴｏｒｒとしてＣｕのリフローを行う。
次いで、層間絶縁膜１１６上のＣｕをＣＭＰ法により除去し、配線溝１１８内にのみＣｕを残存させる。例えば、アルミナ系研磨剤を用い、回転数１００ｒｐｍ、研磨圧力６ｐｓｉとしてＣＭＰを行う。こうして、配線溝１１６に埋め込まれた配線１２０を形成する（図２９（ｂ））。
【０１４７】
このように、本実施形態によれば、コンタクトプラグ１１０が埋め込まれた層間絶縁膜１０４上に層間絶縁膜１１６に埋め込まれた配線１２０を形成する際に、エッチングストッパ膜１１２下に更に絶縁膜１２６を有するＢＬＣ構造を用いるので、エッチングストッパ膜１１２のエッチングの際にコンタクトプラグ１１０や層間絶縁膜１０４がエッチングされることはない。これにより、コンタクトプラグ１１０と配線１２２とのコンタクト特性を向上することができ、同時に半導体装置の信頼性を向上することができる。
【０１４８】
なお、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
【０１４９】
【発明の効果】
以上の通り、本発明によれば、下地基板と、下地基板上に形成された第１の絶縁膜と、第１の絶縁膜上に形成された第２の絶縁膜よりなり、下地基板に達する開口部が形成された層間絶縁膜と、開口部の内壁及び底部に形成された導電性膜と、導電性膜が形成された開口部内に形成された埋め込み導電体とを有し、第１の絶縁膜に形成された開口部の開口幅は、第２の絶縁膜に形成された開口部の開口幅よりも広く、開口部内壁に形成された導電性膜と、開口部の底部に形成された導電性膜とが連続しており、導電性膜は、第１の絶縁膜に形成された開口部の、第２の絶縁膜下の領域を充填するように形成されている半導体装置を構成するので、開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによる下地基板の浸食や、導電性材料と下地基板との反応を防止することができる。これにより、半導体装置の信頼性を向上することができる。
また、下地基板と、下地基板上に形成された第１の絶縁膜と、第１の絶縁膜上に形成された第２の絶縁膜よりなり、下地基板に達する開口部が形成された層間絶縁膜と、開口部の内壁及び底部に形成された導電性膜と、導電性膜が形成された開口部内に形成された埋め込み導電体とを有し、第１の絶縁膜に形成された開口部の開口幅は、第２の絶縁膜に形成された開口部の開口幅よりも広く、導電性膜は、開口部内部を完全に囲うように形成されており、開口部内の第２の絶縁膜下に、空孔が形成されている半導体装置を構成するので、開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによる下地基板の浸食や、導電性材料と下地基板との反応を防止することができる。これにより、半導体装置の信頼性を向上することができる。
【０１５０】
また、導電性材料のソースガスと反応する下地基板と、下地基板上に形成された第１の絶縁膜と、第１の絶縁膜上に形成され、第１の絶縁膜とエッチング特性が異なる第２の絶縁膜と、第２の絶縁膜上に形成され、第１の絶縁膜とエッチング特性が等しい第３の絶縁膜とを有し、下地基板に達する開口部が形成された層間絶縁膜と、開口部の底部の全体及び内壁に形成された導電性膜と、導電性膜が形成された開口部内に、ソースガスを用いて形成された埋め込み導電体とを有し、第１の絶縁膜は、第２の絶縁膜よりも薄く、第２の絶縁膜に形成された開口部の開口幅は、第３の絶縁膜に形成された開口部の開口幅よりも広く、第１の絶縁膜に形成された開口部の開口幅は、第３の絶縁膜に形成された開口部の開口幅とほぼ等しい半導体装置を構成するので、下地基板を導電成膜によって完全に開口部内から隔離することができる。これにより、開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによる下地基板の浸食や、導電性材料と下地基板との反応を防止することができる。
【０１５２】
また、上記の半導体装置の構造は、複数の配線層を有する多層配線構造において、いずれの配線層においても適用することができる。
また、下地基板上に第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、第１の絶縁膜上に、第１の絶縁膜とエッチング特性の異なる第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、第２の絶縁膜を異方性エッチングすることにより、第１の絶縁膜に達する第１の開口部を形成する第１の開口部形成工程と、開口部内の第１の絶縁膜を、横方向にもエッチングが進行する方法により除去することにより、第１の開口部を下地基板上まで開口すると同時に、第２の絶縁膜下の第１の絶縁膜をエッチングして空隙を形成してなる第２の開口部を形成する第２の開口部形成工程と、第２の開口部内に下地基板が露出しないように、第２の開口部の内壁及び底部に形成され、少なくとも空隙の第２の開口部側の端部を塞ぐ導電性膜を堆積する導電性膜堆積工程と、少なくとも導電性膜が形成された第２の開口部内に、埋め込み導電体を形成する埋め込み導電体形成工程とにより半導体装置を製造することにより、導電成膜によって開口部内と下地基板とを完全に隔離することができる。これにより、後工程で開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによって下地基板が浸食されたり、下地基板と導電性材料とが反応することはない。これにより、半導体装置の信頼性を向上することができる。
また、上記の半導体装置の製造方法において、導電性膜堆積工程では、空隙を充填するように導電性膜を形成することができる。
また、上記の半導体装置の製造方法において、導電性膜堆積工程では、空隙内に空孔が残存するように導電性膜を形成することができる。
【０１５３】
また、上記の半導体装置の製造方法において、導電性膜をコリメートスパッタ法により堆積すれば、空隙の開口部を容易に塞ぐことができる。
また、上記の半導体装置の製造方法において、第２の開口部の底部における導電性膜の膜厚が、第１の絶縁膜よりも厚くなるように導電性膜を堆積すれば、空隙の開口部を容易に塞ぐことができる。
【０１５４】
また、上記の半導体装置の製造方法において、導電性膜をＣＶＤ法により堆積すれば、導電性膜を空隙の中に埋め込むことができる。
また、上記の半導体装置の製造方法において、第２の開口部の底部における導電性膜の膜厚が第１の絶縁膜の膜厚の１／２以上となるように導電性膜を堆積すれば、空隙の開口部を容易に埋め込むことができる。
【０１５５】
また、導電性材料のソースガスと反応する下地基板上に第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、第１の絶縁膜上に、第１の絶縁膜とエッチング特性が異なり、第１の絶縁膜よりも厚い第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、第２の絶縁膜上に、第１の絶縁膜とエッチング特性が等しい第３の絶縁膜を堆積する第３の絶縁膜堆積工程と、第３の絶縁膜を異方性エッチングすることにより、第２の絶縁膜に達する開口部を形成する第１の開口部形成工程と、開口部内の第２の絶縁膜を等方的にエッチングすることにより、開口部を第１の絶縁膜上まで開口する第２の開口部形成工程と、開口部内の第１の絶縁膜を異方性エッチングすることにより、開口部を下地基板上まで開口する第３の開口部形成工程と、開口部内に露出した下地基板を覆うように、開口部の内壁及び底部に導電性膜を堆積する導電性膜堆積工程と、導電性膜が形成された開口部内に、ソースガスを用いて埋め込み導電体を形成する工程とにより半導体装置を製造することにより、導電成膜によって開口部内と下地基板とを完全に隔離することができる。これにより、ＳＡＣ構造を用いるために第２の絶縁膜を等方性エッチングする必要がある場合にも、導電性材料を埋め込む際のソースガスによる基板浸食を防止することができる。また、導電性材料と下地基板との反応を防止することができる。
【０１５６】
また、上記の半導体装置の製造方法において、第１の絶縁膜をエッチングする際のオーバーエッチング量を約５０％以下に設定すれば、下地基板に与えるダメージを抑えて開口部を形成することができる。
また、本発明による半導体装置の製造方法は、複数の配線層を有する多層配線構造において、いずれの配線層を形成する場合においても適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置の構造を示す概略断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】コリメートスパッタ法の原理を説明する図である。
【図５】本発明の第１実施形態による半導体装置の製造方法における効果を説明する図である。
【図６】本発明の第２実施形態による半導体装置の構造を示す概略断面図である。
【図７】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。
【図８】ＢＬＣ構造を適用した埋め込み配線を説明する図である。
【図９】Ｃｕを用いた埋め込み配線における課題を説明する図である。
【図１０】本発明の第３実施形態による半導体装置の構造を示す平面図及び断面図である。
【図１１】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１２】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１３】本発明の第４実施形態による半導体装置の構造を示す概略断面図である。
【図１４】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１５】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１６】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１７】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図１８】本発明の第５実施形態による半導体装置の構造を示す平面図及び断面図である。
【図１９】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２０】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２１】本発明の第６実施形態による半導体装置の構造を示す概略断面図である。
【図２２】本発明の第６実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２３】本発明の第６実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２４】本発明の第７実施形態による半導体装置の構造を示す概略断面図である。
【図２５】本発明の第７実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２６】本発明の第７実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２７】本発明の第８実施形態による半導体装置の構造を示す概略断面図である。
【図２８】本発明の第８実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２９】本発明の第８実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図３０】ＳＡＣ構造を有する従来の半導体装置の構造を説明する図である。
【図３１】ＢＬＣ構造を有する従来の半導体装置の構造を説明する図である。
【図３２】従来の半導体装置の問題点を説明する図（その１）である。
【図３３】従来の半導体装置の問題点を説明する図（その２）である。
【図３４】従来の半導体装置の問題点を説明する図（その３）である。
【図３５】従来の半導体装置の問題点を説明する図（その４）である。
【図３６】従来の半導体装置の問題点を説明する図（その５）である。
【図３７】従来の半導体装置の問題点を説明する図（その６）である。
【図３８】従来の半導体装置の問題点を説明する図（その７）である。
【図３９】従来の半導体装置の問題点を説明する図（その８）である。
【符号の説明】
１０…半導体基板
１２…素子分離膜
１４…拡散層
１６…エッチングストッパ膜
１８…絶縁膜
２０…層間絶縁膜
２２…コンタクトホール
２４…導電性膜
２６…プラグ
２８…配線層
３０…空孔
３２…絶縁膜
３４…ゲート酸化膜
３６…ＷＦ6分子
３８…絶縁膜
４０…ゲート電極
４２…サイドウォール
４４…ＣｏＳｉ2膜
４６…ＳＯＧ膜
４８…レジスト膜
５０…ターゲット
５２…基板
５４…コリメータ
６０…素子領域
６２…ゲート電極
６４…ゲート電極
６６…配線
６８…配線溝
１００…半導体基板
１０２…コンタクトホール
１０４…層間絶縁膜
１０６…導電性膜
１０８…プラグ
１１０…コンタクトプラグ
１１２…エッチングストッパ膜
１１４…絶縁膜
１１６…層間絶縁膜
１１８…配線溝
１２０…導電性膜
１２２…配線
１２４…空孔
１２６…絶縁膜
１２８…絶縁膜
１３０…エッチングストッパ膜
１３２…絶縁膜
１３４…層間絶縁膜
１３６…ビアホール
１３８…空孔
１４０…導電性膜
１４２…プラグ
１４４…コンタクトプラグ
１４６…高抵抗反応物
２００…半導体基板
２０２…層間絶縁膜
２０４…導電性膜
２０６…プラグ
２０８…コンタクトプラグ
２１０…配線
２１２…導電性膜
２１４…絶縁膜
２１６…エッチングストッパ膜
２１８…絶縁膜
２２０…層間絶縁膜
２２２…ビアホール
２２４…空孔
２２６…導電性膜
２２８…プラグ
２３０…コンタクトプラグ
【発明の属する技術分野】
本発明は、半導体装置における配線技術に係り、特に、高集積化に好適な構造の配線構造を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩの大規模化に伴い、素子の微細化が追求されている。
より微細な寸法のゲート、配線、コンタクトホールを有する半導体集積回路を実現するために、従来より、フォトリソグラフィーにおける露光波長を短波長化して解像力を向上することが行われている。
【０００３】
このようにして最小解像寸法を縮小する一方で、リソグラフィー工程間の位置合わせマージンを小さくするデバイス構造が種々検討されており、形成するパターンの寸法を縮小せずにデバイスの寸法を小さくすることが試みられている。
このようなデバイス構造としては、例えば、セルフアラインコンタクト（Self-Align Contact：以下、ＳＡＣと呼ぶ）或いはボーダレスコンタクト（Borderless Contact：以下、ＢＬＣと呼ぶ）等がある。
【０００４】
従来のＳＡＣ構造について、ＳＡＣ構造を用いない場合と比較して説明する。
図３０（ａ）に示すように、半導体基板１０上に２本のゲート電極４０が形成されており、その上層に層間絶縁膜２０が形成されている場合において、２本のゲート電極４０との間を通して半導体基板１０までコンタクトホール２２を開口する場合、コンタクトホール２２を開口する際の位置合わせ精度を考慮して、予めゲート電極４０を配置する必要がある。
【０００５】
即ち、コンタクトホール２２に導電膜を埋め込んだ際に導電膜とゲート電極４０とが短絡しないように、コンタクトホール２２とゲート電極４０との間隔ａは少なくとも位置合わせ精度以上は確保しなければならない（図３０（ｂ））。従って、ゲート電極４０の間隔がコンタクトホール２２に影響され、これ以上の微細化が困難となる。
【０００６】
これに対し、ＳＡＣ構造の場合には、図３０（ｃ）に示すように、ゲート電極４０は、層間絶縁膜２０とエッチング選択性のある絶縁膜３８で覆われている。このため、層間絶縁膜２０をエッチングするときには絶縁膜３８はエッチングされず、コンタクトホール２２に導電膜を埋め込んだ場合にも導電膜とゲート電極４０とが短絡することはない。
【０００７】
従って、コンタクトホール２２を形成するリソグラフィー工程において位置ずれが生じた場合にも、半導体基板１０の開口部はゲート電極４０と絶縁膜３８によってのみ決定されるので、図３０（ｄ）に示すように、ゲート電極４０とコンタクトホール２２とを、位置合わせを考慮せずに配置することができる。これにより、素子の微細化が可能となる。
【０００８】
なお、ＳＡＣ構造は、例えば、特開昭６１−２９２３２３号公報、特開平４−１０６９２９号公報、'94 Symp. VLSI Tech., Tech. Dig., pp.99-100に開示されている。
次に、従来のＢＬＣ構造について、ＢＬＣ構造を用いない場合と比較して説明する。
【０００９】
図３１（ａ）に示すように、半導体基板１０上に素子分離膜１２が形成されており、その上層に層間絶縁膜２０が形成されている場合において、素子分離膜１２近傍にコンタクトホール２２を開口する場合、位置ずれが生じた場合にも素子分離膜１２上にコンタクトホール２２が位置しないように、コンタクトホール２２と素子分離膜１２とを離間しなければならない。
【００１０】
すなわち、素子分離膜上にコンタクトホール２２が位置すると、コンタクトホール２２を開口する際のエッチングにおいて素子分離膜１２がエッチングされてしまい、コンタクトホール２２に導電膜を埋め込んだ際に、導電性膜２４と半導体基板１０との間で接合ショートが発生するからである（図３１（ｂ））。
これに対し、ＢＬＣ構造の場合には、図３１（ｃ）に示すように、エッチング選択性の異なる絶縁膜１６、１８により層間絶縁膜２０が形成されている。このとき、素子分離膜１２と接する絶縁膜１６のエッチング選択性が、素子分離膜１２に対して十分得られる材料を選択すれば、コンタクトホール２２を半導体基板１０表面まで開口する際にも素子分離膜１２はエッチングされないので、コンタクトホール２２に埋め込む導電膜と半導体基板１０との間における接合ショートを防止することができる。
【００１１】
従って、ＢＬＣ構造にすれば、素子分離膜１２とコンタクトホール２２とが重なる場合にも接合ショートを防止できるので、素子分離膜１２とコンタクトホール２２との位置合わせ余裕を考慮する必要がなく、例えば、図３１（ｄ）に示すようにコンタクトホール２２を配置することができる。これにより、素子の微細化が可能となる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来のＢＬＣ構造を用いた半導体装置には次のような問題があった。
すなわち、絶縁膜１６をエッチングする際には、素子分離膜１２との選択比をとるためにウェットエッチングを用いることが望ましいが、絶縁膜１６を除去するウェットエッチングは等方性のエッチングであるため、絶縁膜１８下の絶縁膜１６までエッチングされ、空孔３０が形成される（図３２（ａ））。このように形成された空孔３０は従来のスパッタ法によっては被覆できないため、導電性膜２４を堆積した後も残存する（図３２（ｂ））。このため、次工程のコンタクト形成プロセスでＷ埋め込み法を使用してプラグ２６を形成した場合、ソースガスであるＷＦ6が空孔部分より侵入してワームホールと呼ばれる基板浸食が生じ、ソース／ドレイン拡散層１４部で接合破壊が発生することがあった（図３２（ｃ））。
【００１３】
また、上記Ｗプラグの代わりにＣＶＤ法により堆積したＡｌ（アルミニウム）を配線材料として用いた場合には、空孔３０内においてＡｌと半導体基板とが直接接触することになるため、後工程の熱処理によってＡｌと半導体基板とが反応し、ソース／ドレイン拡散層１４に接合破壊をもたらすことがあった（図３３（ａ））。
【００１４】
また、配線材料としてＣｕを用いた場合にも同様であった。特に、Ｃｕの場合には半導体基板中に拡散すると深い準位を形成するため、トランジスタの特性を著しく劣化させることがあった。また、Ｃｕはシリコン酸化膜中を拡散しやすいため、Ｃｕがゲート酸化膜３４に達すると、ゲート電極４０−半導体基板１０間のリーク電流を増加することもあった（図３３（ｂ））。
【００１５】
また、図３４に示すように、半導体基板２００上の層間絶縁膜２０２に埋め込まれたコンタクトプラグ２０８に接続された配線２１０を有する半導体装置において、配線２１０に接続するビアホールを開口する際にＢＬＣ構造を適用した場合、ビアホールの開口の際の位置ずれ等によって絶縁膜２２０が層間絶縁膜２０８直上のエッチングストッパ膜２１６上までエッチングされると、エッチングストッパ膜２１６のエッチングの際に形成される空孔２２４内にコンタクトプラグ２０８が露出し、コンタクトプラグ２３０とコンタクトプラグ２０８とが短絡することがあった。
【００１６】
また、異方性の反応性イオンエッチングを用いることにより空孔１２４を形成せずにエッチングストッパ膜１１２を除去すると、下地膜に対して選択性を確保することが困難であった。
すなわち、図３５（ａ）に示す構造において、配線溝１１８内のエッチングストッパ膜１１２を、層間絶縁膜１０４に対して十分な選択比が確保できる条件でエッチングすると、コンタクトプラグ１１０に対しては十分な選択比を確保することができず、コンタクトプラグ１１０がエッチングされることがあった（図３５（ｂ））。
【００１７】
これとは逆に、エッチングストッパ膜１１２を、コンタクトプラグ１１０に対して十分な選択比が確保できる条件でエッチングすると、層間絶縁膜１０４に対して十分な選択比を確保することができず、層間絶縁膜１０４がエッチングされることがあった（図３５（ｃ））
このように、エッチングストッパ膜１１２のエッチングでは、コンタクトプラグ１１０と層間絶縁膜１０４とに対して同時にエッチング選択性を確保することは難しく、コンタクト特性が劣化するなど半導体装置の信頼性に影響を与えることがあった。
【００１８】
また、層間絶縁膜１１４に埋め込んで形成された配線１２２上にコンタクトプラグ１４４を形成する際にＢＬＣ構造を適用すると、エッチングストッパ膜１３０が後退して形成された空孔１３８内には導電性膜１４０形成後にも配線１２２が露出しているため、プラグ１４２を埋め込む際にプラグ１４２の原料ガスと配線１２２とが反応し、高抵抗反応物１４６を形成することがあった。このため、コンタクトプラグ１４４と配線１２２との間のコンタクト特性を劣化することがあった（図３６）。
【００１９】
また、本願発明者等が詳細な検討をする過程において、従来知られていなかった新たな問題が判明した。
すなわち、例えば図３７（ａ）に示すように、ゲート電極４０とコンタクトホール２２との位置が重なっており、コンタクトホール２２内に段差があるＳＡＣ構造の場合に、ＳｉＮ膜よりなる絶縁膜１６と絶縁膜１８よりなる層間絶縁膜２０にコンタクトホール２２を開口すると、絶縁膜１８のエッチング時に段差の肩部でＳｉＮ膜が減耗し易いことが判った。この結果、従来の方法により減耗したＳｉＮ膜を除去すると、図３７（ａ）中に点線で示したように、ＳｉＮ膜直下の絶縁膜３８までエッチングされ、ゲート電極４０が露出することがあった。
【００２０】
また、上記のようなＳｉＮ膜の減耗を抑えるために、燐酸やフッ素ラジカルを用いたエッチングによりＳｉＮ膜と酸化膜との選択比を高くすると、図３７（ｂ）に示すように絶縁膜１６の横方向のエッチングが進行し、空孔３０が形成される。この後、導電性膜２４を堆積すると、導電性膜２４は空孔３０内には堆積されないので、次工程のコンタクト形成プロセスでＷ埋め込み法を使用した場合、ソースガスであるＷＦ6が空孔３０部分より侵入してワームホールが生じ、ソース／ドレイン拡散層１４部で接合破壊が生じることがあった。
【００２１】
また、ソース／ドレイン拡散層１４上にサリサイドが形成されている場合においても、素子分離膜１２のエッジ部分ではシリサイド層４４によって半導体基板１０が十分に覆われていないため、エッジ部分からワームホールが発生して接合破壊が生じることがあった（図３８）。
本発明の目的は、接合リーク、配線間ショート等、半導体装置の信頼性に影響を及ぼす現象を低減しうるＳＡＣ構造やＢＬＣ構造を有する半導体装置及びその製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的は、下地基板と、前記下地基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第２の絶縁膜よりなり、前記下地基板に達する開口部が形成された層間絶縁膜と、前記開口部の内壁及び底部に形成された導電性膜と、前記導電性膜が形成された前記開口部内に形成された埋め込み導電体とを有し、前記第１の絶縁膜に形成された前記開口部の開口幅は、前記第２の絶縁膜に形成された前記開口部の開口幅よりも広く、前記開口部内壁に形成された前記導電性膜と、前記開口部の底部に形成された前記導電性膜とが連続しており、前記導電性膜は、前記第１の絶縁膜に形成された前記開口部の、前記第２の絶縁膜下の領域を充填するように形成されていることを特徴とする半導体装置によって達成される。このように半導体装置を構成することにより開口部内には下地基板が露出しないので、開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによる下地基板の浸食や、導電性材料と下地基板との反応を防止することができる。これにより、半導体装置の信頼性を向上することができる。
また、上記目的は、下地基板と、前記下地基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第２の絶縁膜よりなり、前記下地基板に達する開口部が形成された層間絶縁膜と、前記開口部の内壁及び底部に形成された導電性膜と、前記導電性膜が形成された前記開口部内に形成された埋め込み導電体とを有し、前記第１の絶縁膜に形成された前記開口部の開口幅は、前記第２の絶縁膜に形成された前記開口部の開口幅よりも広く、前記導電性膜は、前記開口部内部を完全に囲うように形成されおり、前記開口部内の前記第２の絶縁膜下に、空孔が形成されていることを特徴とする半導体装置によっても達成される。このように半導体装置を構成することにより開口部内には下地基板が露出しないので、開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによる下地基板の浸食や、導電性材料と下地基板との反応を防止することができる。これにより、半導体装置の信頼性を向上することができる。
【００２３】
また、上記目的は、導電性材料のソースガスと反応する下地基板と、前記下地基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記第１の絶縁膜とエッチング特性が異なる第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記第１の絶縁膜とエッチング特性が等しい第３の絶縁膜とを有し、前記下地基板に達する開口部が形成された層間絶縁膜と、前記開口部の底部の全体及び内壁に形成された導電性膜と、前記導電性膜が形成された前記開口部内に、前記ソースガスを用いて形成された埋め込み導電体とを有し、前記第１の絶縁膜は、前記第２の絶縁膜よりも薄く、前記第２の絶縁膜に形成された前記開口部の開口幅は、前記第３の絶縁膜に形成された前記開口部の開口幅よりも広く、前記第１の絶縁膜に形成された前記開口部の開口幅は、前記第３の絶縁膜に形成された前記開口部の開口幅とほぼ等しいことを特徴とする半導体装置によっても達成される。このようにして半導体装置を構成することにより、下地基板を導電成膜によって完全に開口部内から隔離することができる。
【００２５】
また、上記の半導体装置において、前記下地基板は、少なくとも一層の配線層を更に有することが望ましい。本発明による半導体装置は、複数の配線層を有する多層配線構造において、いずれの配線層においても適用することができる。
また、上記目的は、下地基板上に第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、前記第１の絶縁膜上に、第１の絶縁膜とエッチング特性の異なる第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、前記第２の絶縁膜を異方性エッチングすることにより、前記第１の絶縁膜に達する第１の開口部を形成する第１の開口部形成工程と、前記第１の開口部内の前記第１の絶縁膜を、横方向にもエッチングが進行する方法により除去することにより、前記第１の開口部を前記下地基板上まで開口すると同時に、前記第２の絶縁膜下の前記第１の絶縁膜をエッチングして空隙を形成してなる第２の開口部を形成する第２の開口部形成工程と、前記第２の開口部内に前記下地基板が露出しないように、前記第２の開口部の内壁及び底部に形成され、少なくとも前記空隙の前記第２の開口部側の端部を塞ぐ導電性膜を堆積する導電性膜堆積工程と、少なくとも前記導電性膜が形成された前記第２の開口部内に、埋め込み導電体を形成する埋め込み導電体形成工程とを有することを特徴とする半導体装置の製造方法によっても達成される。このようにして半導体装置を製造することにより、導電成膜によって開口部内と下地基板とを完全に隔離することができる。これにより、後工程で開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによって下地基板が浸食されたり、下地基板と導電性材料とが反応することはない。これにより、半導体装置の信頼性を向上することができる。
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記空隙を充填するように前記導電性膜を形成するようにしてもよい。
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記空隙内に空孔が残存するように前記導電性膜を形成するようにしてもよい。
【００２６】
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記導電性膜をコリメートスパッタ法により堆積することが望ましい。コリメートスパッタ法により導電性膜を堆積することにより、空隙の開口部を容易に塞ぐことができる。
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記第２の開口部の底部における前記導電性膜の膜厚が、前記第１の絶縁膜よりも厚くなるように前記導電性膜を堆積することが望ましい。こうすることにより、空隙の開口部を容易に塞ぐことができる。
【００２７】
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記導電性膜をＣＶＤ法により堆積することが望ましい。ＣＶＤ法により導電性膜を堆積することにより、導電性膜を空隙の中に容易に埋め込むことができる。
また、上記の半導体装置の製造方法において、前記導電性膜堆積工程では、前記第２の開口部の底部における前記導電性膜の膜厚が、前記第１の絶縁膜の膜厚の１／２以上となるように前記導電性膜を堆積することが望ましい。こうすることにより、空隙の開口部を容易に埋め込むことができる。
【００２８】
また、上記目的は、導電性材料のソースガスと反応する下地基板上に第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、前記第１の絶縁膜上に、前記第１の絶縁膜とエッチング特性が異なり、前記第１の絶縁膜よりも厚い第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、前記第２の絶縁膜上に、前記第１の絶縁膜とエッチング特性が等しい第３の絶縁膜を堆積する第３の絶縁膜堆積工程と、前記第３の絶縁膜を異方性エッチングすることにより、前記第２の絶縁膜に達する開口部を形成する第１の開口部形成工程と、前記開口部内の前記第２の絶縁膜を等方的にエッチングすることにより、前記開口部を前記第１の絶縁膜上まで開口する第２の開口部形成工程と、前記開口部内の前記第１の絶縁膜を異方性エッチングすることにより、前記開口部を前記下地基板上まで開口する第３の開口部形成工程と、前記開口部内に露出した前記下地基板を覆うように、前記開口部の内壁及び底部に導電性膜を堆積する導電性膜堆積工程と、前記導電性膜が形成された前記開口部内に、前記ソースガスを用いて埋め込み導電体を形成する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。このようにして半導体装置を製造することにより、導電成膜によって開口部内と下地基板とを完全に隔離することができる。これにより、ＳＡＣ構造を用いるために第２の絶縁膜を等方性エッチングする必要がある場合にも、導電性材料を埋め込む際のソースガスによる基板浸食を防止することができる。また、導電性材料と下地基板との反応を防止することができる。
【００２９】
また、上記の半導体装置の製造方法において、前記第３の開口部形成工程では、前記第１の絶縁膜をエッチングする際のオーバーエッチング量を約５０％以下に設定することが望ましい。このようにして半導体装置を製造することにより、下地基板に与えるダメージを抑えて開口部を形成することができる。
また、上記の半導体装置の製造方法において、前記下地基板は、少なくとも一層の配線層を更に有することが望ましい。本発明による半導体装置の製造方法は、複数の配線層を有する多層配線構造において、いずれの配線層においても適用することができる。
【００３１】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図５を用いて説明する。
図１は本実施形態による半導体装置の構造を示す概略断面図、図２及び図３は本実施形態による半導体装置の製造方法を示す工程断面図、図４はコリメートスパッタ法の原理を説明する図、図５は本実施形態による半導体装置の製造方法における効果を説明する図である。
【００３２】
本実施形態による半導体装置の構造を図１を用いて説明する。
半導体基板１０には、素子領域を画定する素子分離膜１２が形成されており、素子領域には拡散層１４が形成されている。半導体基板１０上には、エッチングストッパ膜１６と絶縁膜１８よりなる層間絶縁膜２０が形成されており、層間絶縁膜２０には半導体基板に達するコンタクトホール２２が開口されている。コンタクトホール２２内壁及び層間絶縁膜２０上にはバリアメタルとして機能する導電性膜２４が形成されており、導電性膜２４が形成されたコンタクトホール２２内にはプラグ２６が埋め込まれている。層間絶縁膜２０上には、プラグ２６に接続された配線層２８が形成されている。
【００３３】
ここで、本実施形態による半導体装置の特徴は、コンタクトホール２２近傍のエッチングストッパ膜１６は横方向にエッチングされて空孔３０が形成されているが、コンタクトホール２２内に形成された導電性膜２４は空孔３０部分で途切れておらず、コンタクトホール内部を完全に囲うように形成されていることにある。
【００３４】
次に、本実施形態による半導体装置の製造方法を図２乃至図５を用いて説明する。
まず、素子分離膜１２により画定された素子領域に拡散層１４が形成された半導体基板１０上に、エッチングストッパ膜１６となる絶縁膜を堆積する（図２（ａ））。エッチングストッパ膜としては、例えばＳｉＮ膜を用いることができる。例えば、プラズマＣＶＤ法により、基板温度を４００℃、パワーを３００Ｗ、ＳｉＨ4流量を１００ｃｃ、ＮＨ3流量を５０ｃｃとして堆積する。
【００３５】
次いで、エッチングストッパ膜１６上に絶縁膜１８を堆積して層間絶縁膜２０を形成する（図２（ｂ））。絶縁膜１８としては、例えばＳｉＯ2膜を用いることができる。例えば、プラズマＣＶＤ法により、基板温度を４００℃、パワーを３００Ｗ、ＳｉＨ4流量を５０ｃｃ、Ｎ2Ｏ流量を５００ｃｃとして堆積する。
続いて、通常のリソグラフィーと異方性エッチングにより、絶縁膜１８を貫通してエッチングストッパ膜１６に達するコンタクトホール２２を開口する（図２（ｃ））。このとき、エッチング条件をＳｉＯ2膜よりなる絶縁膜１８に対してＳｉＮ膜よりなるエッチングストッパ膜１６のエッチング速度が十分に小さくなるように設定することにより、コンタクトホール２２のエッチングが半導体基板１０に達することはない。
【００３６】
この後、コンタクトホール２２内のエッチングストッパ膜１６を等方性エッチングにより除去する（図２（ｄ））。これにより、コンタクトホール２２の底部が半導体基板１０に達すると同時に、コンタクトホール２２近傍の絶縁膜１８下のエッチングストッパ膜１６がエッチングされて空孔３０が形成される。ここで、等方性エッチングは、例えば、温度１００℃、濃度９０％の燐酸水溶液を用いたウェットエッチングにより行う。この等方性エッチングは、エッチングストッパ膜１６のみを除去し、半導体基板１０、絶縁膜１８、素子分離膜１２にはなんらの影響を与えることはない。
【００３７】
次いで、空孔３０の開口部を覆うように導電性膜２４を形成する（図３（ａ））。導電性膜２４を堆積する際には、通常のスパッタ法よりも、コンタクトホール２２底部に導電性膜２４が厚く堆積できるコリメートスパッタ法を用いることが望ましい。例えば、パワーを１０ｋＷ、コリメータのアスペクト比を２、圧力を２ｍＴｏｒｒとして、ＴｉＮ膜を堆積することにより導電性膜２４を形成する。
【００３８】
なお、コリメートスパッタ法は、図４（ａ）に示すように、ターゲット５０と基板５２との間にコリメータ５４を設けることにより、基板５２に対して垂直成分をもつスパッタ粒子のみを基板５２上に堆積するものである。
通常のスパッタ法では、スパッタ粒子には様々な方向成分をもった粒子が含まれているため、アスペクト比の大きなコンタクトホール２２内に成膜しようとすると、図４（ｂ）に示すように、開口部付近ほど堆積速度が速くなり、コンタクトホール底部に堆積することが困難となる。
【００３９】
ところが、コリメータ５４を設けることにより、スパッタ粒子の多くが垂直成分をもつようになるため、コンタクトホール底部に容易に成膜することができる（図４（ｃ））。
なお、導電性膜２４は後工程の埋め込みの際、ＷＦ6ガスに対してバリア層となるものであり、半導体基板１０とコンタクトホール２２とを空間的に隔離し、且つ電気的に導通する効果を持つものである。
【００４０】
導電性膜２４は、空孔３０の少なくとも開口部を覆う程度に形成する必要があるため、形成する導電性膜２４の膜厚は、少なくとも空孔３０の開口部と同程度の高さが必要である。即ち、開口部の高さが１００ｎｍであった場合には、形成する導電性膜２４の膜厚も１００ｎｍ以上必要となる。
続いて、ブランケットＷ−ＣＶＤとエッチバックの技術を用い、コンタクトホール２２内にＷを埋め込んでプラグ２６を形成する（図３（ｂ））。例えば、基板温度を４００℃、圧力を８０Ｔｏｒｒ、ＷＦ6流量を２０ｃｃ、Ｈ2流量を２０００ｃｃとしてＷ膜を成膜し、Ｃｌ2流量を１００ｃｃ、パワーを２００Ｗ、圧力を６ｍＴｏｒｒとしてエッチバックを行う。
【００４１】
ここで、Ｗ膜の成膜には、半導体基板１０を構成するＳｉときわめてよく反応するＷＦ6ガスを用いるが、半導体基板１０は、導電性膜２４によってコンタクトホール２２より隔離されている。ＴｉＮ膜よりなる導電性膜２４は、ＷＦ6の浸食に対するバリア性に優れているので、ＷＦ6分子３６は空孔３０内の半導体基板１０にまで到達せず、浸食によるソース／ドレイン領域の接合破壊を防止することができる（図５）。
【００４２】
この後、配線層２８を形成してパターニングを行うことにより、接合破壊を起こすことなく、半導体装置を形成することができる（図３（ｃ））。
このように、本実施形態によれば、エッチングストッパ膜の等方性エッチングによって生じた空孔を、導電性膜の堆積により空間的に隔離するので、ＷＦ6ガスを用いたＷ膜の成膜時にもＷＦ6ガスと半導体基板とが直接接触することがなく、ＷＦ6ガスの浸食に起因する接合破壊を防止することができる。これにより、半導体装置の信頼性を高めることができる。
【００４３】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態ではＷＦ6ガスを用いたＣＶＤ法によりＷプラグを形成する場合について示したが、ＡｌやＣｕ等、他の金属材料でプラグ２６を形成する場合にも本発明を適用することができる。
すなわち、上記実施形態による半導体装置ではエッチングストッパ膜１６を等方的にエッチングするために生ずる空孔３０を導電性膜２４によってコンタクトホール２２内と空間的に隔離している。従って、プラグ２６の材料としてＡｌやＣｕを用いた場合には、導電性膜２４は、空孔３０内のシリコン基板とプラグ材料とが直接接触することを防止するバリア膜として機能するので、シリコン基板とプラグ材料との反応による接合破壊を防止することができる。
【００４４】
Ａｌをプラグ材料に用いる場合には、ブランケットＡｌ−ＣＶＤ技術や選択アルミＣＶＤ技術を適用することができる。また、Ｃｕをプラグ材料に用いる場合には、ＣＶＤ法によりＣｕを堆積し、又はスパッタ法によりＣｕを堆積した後にリフローしてコンタクトホール２２内にＣｕを埋め込み、その後ＣＭＰ法を用いてポリッシュバックすることによりプラグ２６を形成することができる。
【００４５】
また、上記実施形態ではエッチングストッパ膜１６としてＳｉＮ膜を、絶縁膜１８としてＳｉＯ2膜を用いたが、エッチング条件の設定によりこれらの膜をそれぞれ単独でエッチングできるのであれば、これらの組み合わせはいかなる絶縁膜であってもよい。
また、導電性膜２４としてコリメートスパッタ法によるＴｉＮ膜を用いたが、ＴｉＮ膜／Ｔｉ膜よりなる積層膜を用いてもよい。このような積層膜を用いれば、半導体基板１０と導電性膜２４との間のコンタクト抵抗を低減することが可能となる。
【００４６】
Ｔｉ膜は、ＣＶＤ法やスパッタ法により堆積することができる。Ｔｉ膜をスパッタ法により堆積する場合、必ずしもコリメートスパッタ法を用いる必要はない。Ｔｉ膜の上層に堆積するＴｉＮ膜によって空孔３０を完全に塞ぐことができれば、通常のスパッタ法によってＴｉ膜を堆積してもよい。
また、ＴｉＮ膜を用いる代わりにＷＦ6ガスに対して浸食耐性のある他の導電性膜を適用することもできる。例えば、コリメートスパッタ法により堆積したＷ膜等を用いることができる。
【００４７】
また、導電性膜２４としてＣｕやＡｌに対して拡散バリアとしての効果をもつ材料、例えば、ＷＮ膜、Ｔａ膜、ＴａＮ膜、ＴｉＳｉＮ膜、ＷＳｉＮ膜等を用いることもできる。
また、ＳｉＮ膜のエッチングに燐酸水溶液を用いたが、他のエッチング方法を用いてもよい。
【００４８】
また、プラグ２６に用いるＷを埋め込む際にブランケットＷ−ＣＶＤとエッチバック技術を用いたが、選択タングステンＣＶＤ法によりコンタクトホール２２内にＷを埋め込んでもよい。
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法について図６及び図７を用いて説明する。第１実施形態による半導体装置及びその製造方法と同一の構成要素には同一の符号を付して説明を省略又は簡略にする。
【００４９】
図６は本実施形態による半導体装置の構造を示す工程断面図、図７は本実施形態による半導体装置の製造方法を示す工程断面図である。
本実施形態による半導体装置の構造を図６を用いて説明する。
本実施形態による半導体装置は、空孔３０が導電性膜２４により埋め込まれていることに特徴がある。即ち、図１に示す第１実施形態による半導体装置では、コリメートスパッタ法を用いて導電性膜２４を堆積することによりコンタクトホール２２内部と空孔３０とを空間的に隔離したが、本実施形態による半導体装置では、空孔３０内部が導電性膜２４により埋め込まれており、コンタクトホール２２内部と半導体基板１０とが隔離されている。
【００５０】
こうすることにより、プラグ形成の際の浸食を防止している。
次に、本実施形態による半導体装置の製造方法について図７を用いて説明する。
まず、図２（ａ）乃至図２（ｄ）に示す第１実施形態による半導体装置の製造方法と同様にして、層間絶縁膜２０にコンタクトホール２２を開口する。
【００５１】
次いで、導電性膜２４をＣＶＤ法により堆積する。導電性膜としては、例えばＴｉＮ膜を用いることができる。例えば、ＣＶＤ法により、基板温度を５００℃、ＴｉＣｌ4流量を１０ｃｃ、ＮＨ3流量を５００ｃｃ、圧力を１００ｍＴｏｒｒとして堆積する。
なお、Ｔｉのソースガスとしては、ＴＤＭＡＴ（tetrakis dimethylamino titanium）、ＴＤＥＡＴ（tetrakis diethylamino titanium）、ＴｉＩ4等を用いてもよい。ＴＤＭＡＴを用いる場合には、例えば、基板温度を４００℃、ＴＤＭＡＴ流量を２ｃｃ、ＮＨ3流量を１０ｃｃ、圧力を１００ｍＴｏｒｒとして堆積することができる。ＴＤＥＡＴを用いる場合には、例えば、基板温度を４００℃、ＴＤＥＡＴ流量を３０ｃｃ、ＮＨ3とＡｒとの混合ガスの流量を１０ｓｌｍ、圧力を１０Ｔｏｒｒとして堆積することができる。
【００５２】
ＣＶＤ法は、スパッタ法に比べてカバレッジがよいため、成膜条件を最適化することにより空孔３０の内部を容易に埋め込むことができる。従って、ＷＦ6ガスに対するバリア効果が高く、半導体基板１０とコンタクトホール２２とを空間的に隔離し、且つ電気的に導通する効果もスパッタ法の場合よりも高くすることができる。
【００５３】
なお、ＣＶＤ法によるＴｉＮ膜を用いて導電性膜２４を形成する場合、本発明の効果を十分に発揮するためには、少なくとも空孔３０の開口部を塞ぐ程度の膜厚を堆積する必要がある。この膜厚は、ＣＶＤ膜のカバレッジ能力に依存するため、一義的に定めることはできないが、例えば開口部の高さが１００ｎｍであり、ＴｉＮ膜の成膜を上記の条件で行った場合には、約１００ｎｍ以上の膜厚が必要である。
【００５４】
ステップカバレッジに優れた導電性膜２４を堆積する場合には、エッチングストッパ膜１６の膜厚の約１／２以上の膜厚の導電性膜２４を堆積することにより空孔３０を完全に埋め込むことができる。
この後、第１実施形態による半導体装置の製造方法と同様にしてプラグ２６を形成し（図７（ｂ））、更に配線層２８を形成する（図７（ｃ））。
【００５５】
このように、本実施形態によれば、エッチングストッパ膜の等方性エッチングによって生じた空孔を導電性膜により埋め込むので、ＷＦ6ガスを用いたＷ膜の成膜時にもＷＦ6ガスと半導体基板とが直接接触することがなく、ＷＦ6ガスの浸食に起因する接合破壊を防止することができる。これにより、半導体装置の信頼性を高めることができる。
【００５６】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、導電性膜２４としてＣＶＤ法によるＴｉＮ膜を用いたが、ＷＦ6ガスに対して浸食耐性のある導電性膜であれば適用することができる。例えば、不純物をドープした多結晶シリコン膜やアモルファスシリコン膜等であってもＷＦ6の浸食が半導体基板１０に達しなければよい。
【００５７】
また、第１実施形態と同様、本実施形態による半導体装置の構造は、ＡｌプラグやＣｕプラグを形成する半導体装置の製造方法にも適用することができる。
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法について図８乃至図１２を用いて説明する。
【００５８】
図８はＢＬＣ構造を適用した埋め込み配線を説明する図、図９はＣｕを用いた埋め込み配線における課題を説明する図、図１０は本実施形態による半導体装置の構造を示す平面図及び断面図、図１１及び図１２は本実施形態による半導体装置の製造方法を示す工程断面図である。
第１及び第２実施形態では、半導体基板上にコンタクトホールを開口する場合に本発明を適用したが、本発明によるＢＬＣ構造は様々な下地構造に対して適用することができる。
【００５９】
すなわち、本発明は開口部内に導電性材料を埋め込むプロセスにおける共通の課題を解決するものであり、半導体基板上に開口したコンタクトホール内にプラグを形成する場合のみならず、その他のコンタクトホール、例えばビアホールにプラグを充填するプロセス、又は埋め込み配線を形成するプロセス等においても効果を発揮する。
【００６０】
本実施形態では、ＢＬＣ構造を埋め込み配線に適用した場合について図８及び図９を用いて説明する。
始めに、埋め込み配線及びＢＬＣ構造を用いた埋め込み配線について説明する。
ＬＳＩの高速化の要請に伴い、配線材料の低抵抗化が要求されている。これを実現するため、配線材料としてはＣｕ（銅）等の新規な低抵抗材料が検討されている。
【００６１】
しかし、Ｃｕは蒸気圧の高い反応物を生成しないためＲＩＥ（反応性イオンエッチング：Reactive Ion Etching）法のような反応を利用するパターニング方法を用いることが困難であり、微細配線の形成が難しい。
このため、Ｃｕを用いた配線を形成する際には、予め絶縁膜に配線用の溝を形成し、スパッタ法などによって溝内にＣｕを埋め込み、絶縁膜上のＣｕをＣＭＰ法などによってエッチバック（ポリッシュバック）することによって絶縁膜に埋め込まれた配線を形成することが有用である。
【００６２】
このような埋め込み配線を形成する場合にも、上記ＢＬＣ構造を適用することができる。埋め込み配線にＢＬＣ構造を適用した場合について図８を用いて説明する。
図８（ａ）、（ｂ）に示すように、半導体基板１００上に形成された層間絶縁膜１０４にコンタクトプラグ１１０が埋め込まれているときに、上層に層間絶縁膜１１６に埋め込まれた配線１２２を形成する場合、層間絶縁膜１１６に配線１２２を埋め込む配線溝１１８を形成するエッチングを行う際には層間絶縁膜１０４がエッチングされないようにしなければならない。層間絶縁膜１０４にまでエッチングが及ぶと、配線溝１１８に埋め込む配線１２２の形状に多大な影響を与えるからである（図８（ｃ））。このように配線１２２の形状が変化すると、配線抵抗のばらつきが大きくなったり、配線１２２と下層の配線（図示せず）との間の層間耐圧が減少するなど半導体装置の信頼性に影響を与えることになる。
【００６３】
そこで、このような場合にＢＬＣ構造を適用すれば、層間絶縁膜１０４が過剰にエッチングされることを防止することができる。
すなわち、層間絶縁膜１０４と層間絶縁膜１１６との間に、これら絶縁膜とエッチング選択性の異なるエッチングストッパ膜１１２を形成することによって、層間絶縁膜１１６のエッチングがエッチングストッパ膜１１２で制御性よく停止することができる（図８（ｄ））。
【００６４】
こうすることにより、配線１２２を埋め込む配線溝１１８をエッチングする際にはエッチングの影響が層間絶縁膜１０４にまで及ぶことはなく、配線１２２の形状は層間絶縁膜１１６の厚さによってのみ決定され、安定して配線を形成することができる。
しかしながら、埋め込み配線用の材料としてＣｕを用いる場合、上記ＢＬＣ構造をそのまま適用することは好ましくない。以下、その理由について説明する。
【００６５】
Ｃｕを用いた埋め込み配線を形成する場合にも、通常のＢＬＣ構造の場合と同様にエッチングストッパ膜１１２をエッチングする際には層間絶縁膜１０４及び絶縁膜１１４とのエッチング選択性を確保するためウェットエッチングを用いることが好ましい。しかし、ウェットエッチングは等方性のエッチングであるため、絶縁膜１１４下のエッチングストッパ膜１１２までエッチングされ、絶縁膜１１４下には空孔１２４が形成されることになる（図９（ａ））。このように形成された空孔１２４は従来のスパッタ法によっては被覆できないため、導電性膜１２０を堆積した後も残存する（図９（ｂ））。
【００６６】
このため、次工程の配線形成プロセスでＣｕの埋め込みを行った場合、空孔１２４内にＣｕが埋め込まれ、この部分からＣｕが絶縁膜１１４中に拡散し、配線間リークや絶縁膜の誘電率が上昇することがある（図９（ｃ））。
このように、Ｃｕを用いた埋め込み配線では、従来のＢＬＣ構造をそのまま適用することは好ましくない。
【００６７】
次に、本実施形態による半導体装置の構造を図１０を用いて説明する。図１０（ａ）は本実施形態による半導体装置の構造を示す平面図であり、図１０（ｂ）は本実施形態による半導体装置の構造を示す断面図である。
半導体基板１００上には、所定の領域にコンタクトホール１０２が開口された層間絶縁膜１０４が形成されている。コンタクトホール１０２内には、導電性膜１０６及びプラグ１０８よりなるコンタクトプラグ１１０が形成されている。
【００６８】
コンタクトプラグ１１０が層間絶縁膜１０４表面に露出した下地基板上には、エッチングストッパ膜１１２及び絶縁膜１１４よりなる層間絶縁膜１１６が形成されている。層間絶縁膜１１６には、配線を埋め込むための配線溝１１８が形成されており、溝の底部にはコンタクトプラグ１１０が露出している。
配線溝１１８内壁及び層間絶縁膜１０４上にはバリアメタルとなる導電性膜１２０が形成されており、導電性膜１２０が形成された配線溝１１８内には配線１２２が埋め込まれている。
【００６９】
ここで、本実施形態による半導体装置は、配線溝１１８近傍のエッチングストッパ膜１１２が横方向にエッチングされて空孔１２４が形成されているが、配線溝１１８内に形成された導電性膜１２０は空孔１２４部分で途切れておらず、配線溝１１８内部を完全に囲うように形成されていることに特徴がある。
次に、本実施形態による半導体装置の製造方法について図１１及び図１２を用いて説明する。
【００７０】
まず、半導体基板１００上に、コンタクトプラグ１１０が埋め込まれた層間絶縁膜１０４を形成する。コンタクトプラグ１１０は、半導体基板１００に形成されたトランジスタの電極等（図示せず）に接続されている。層間絶縁膜１０４は、例えばシリコン酸化膜により形成する。
ここで、コンタクトプラグ１１０は如何なる構造であってもよい。
【００７１】
また、半導体基板１００と層間絶縁膜１０４との間には１又は２以上の配線層が形成されていてもよい。すなわち、配線１２２は、２層目の金属配線であってもよく、更に上層の金属配線であってもよい。
本明細書では、このような下地構造を一括して下地基板と呼ぶこととする。すなわち、本明細書にいう下地基板には、半導体基板自体のみならず、トランジスタなどの素子が形成された半導体基板や、さらにこの上層に１層又は２層以上の配線層が形成された構造をも含むものとする。
【００７２】
次いで、このような下地基板上に、エッチングストッパ膜１１２となる絶縁膜を堆積する。エッチングストッパ膜１１２としては、例えばＳｉＮ膜を用いることができる。例えば、プラズマＣＶＤ法により、基板温度を４００℃、パワーを３００Ｗ、ＳｉＨ4流量を１００ｃｃ、ＮＨ3流量を５０ｃｃとして堆積する。
続いて、エッチングストッパ膜１１２上に絶縁膜１１４を堆積し、エッチングストッパ膜１１２及び絶縁膜１１４よりなる層間絶縁膜１１６を形成する（図１１（ａ））。絶縁膜１１４としては、例えばＳｉＯ2膜を用いることができる。例えば、プラズマＣＶＤ法により、基板温度を４００℃、パワーを３００Ｗ、ＳｉＨ4流量を５０ｃｃ、Ｎ2Ｏ流量を５００ｃｃとして堆積する。
【００７３】
この後、通常のリソグラフィー技術及び異方性エッチング技術を用い、絶縁膜１１４を貫通してエッチングストッパ膜１１２に達する配線溝１１８を開口する（図１１（ｂ））。このとき、エッチング条件をＳｉＯ2よりなる絶縁膜１１４に対してＳｉＮ膜よりなるエッチングストッパ膜１１２のエッチング速度が十分に小さくなるように設定することにより、配線溝１１８のエッチングが層間絶縁膜１０４やコンタクトプラグ１１０に達することはない。
【００７４】
次いで、配線溝１１８内のエッチングストッパ膜１１２を等方性エッチングにより除去する（図１１（ｃ））。これにより、配線溝１１８の底部が層間絶縁膜１０４又はコンタクトプラグ１１０に達すると同時に、配線溝１１８近傍の絶縁膜１１４下のエッチングストッパ膜１１２がエッチングされて空孔１２４が形成される。ここで、等方性エッチングは、例えば、温度１００℃、濃度９０％の燐酸水溶液を用いたウェットエッチングにより行う。
【００７５】
続いて、空孔１２４の開口部を覆うように導電性膜１２０を形成する（図１２（ａ））。ここで、導電性膜１１８は後工程の配線材料埋め込みの際、配線材料が空孔１２４内に入り込まないようにするバリア層となるものであり、層間絶縁膜１０４、１１６と配線溝１１８とを空間的に隔離する効果をもつものである。導電性膜１２０は、空孔１２４の少なくとも開口部を覆う程度に形成する必要があるため、形成する導電性膜１２０の膜厚は、少なくとも空孔１２４の開口部と同程度の高さが必要である。従って、導電性膜１２０の堆積にはコリメートスパッタ法を用いることが望ましい（第１実施形態参照）。
【００７６】
この後、スパッタ法によりＣｕ膜を堆積してリフローを行い、配線溝１１８内にＣｕを埋め込む。例えば、圧力１．５ｍＴｏｒｒ、パワー５ｋＷ、Ａｒ流量２５ｓｃｃｍとしてＣｕのスパッタを行い、温度３５０℃、Ａｒ流量１０００ｓｃｃｍ、圧力８０ＴｏｒｒとしてＣｕのリフローを行う。
次いで、層間絶縁膜１１６上のＣｕ及び導電性膜１２０をＣＭＰ法により除去し、配線溝１１８内にのみＣｕ及び導電性膜１２０を残存させる。例えば、アルミナ系研磨剤を用い、回転数１００ｒｐｍ、研磨圧力６ｐｓｉとしてＣＭＰを行う。こうして、配線溝１１８に埋め込まれた配線１２２を形成する（図１２（ｂ））。
【００７７】
なお、Ｃｕの埋め込みにはＣＶＤ法を用いてもよい。例えば、Ｃｕ（ＰＭＰＳ）（ＨＦＡＣ）を０．０８ｇ／ｍｉｎの流量で、Ｈ2をキャリアガスとして３００ｃｃの流量で導入し、温度を２００℃、圧力を２００ｍＴｏｒｒとして堆積する。
ここで、配線１２２にはシリコン酸化膜中を拡散しやすいＣｕを用いているが、シリコン酸化膜よりなる層間絶縁膜１０４、絶縁膜１１４は導電性膜１２０によって配線１２２と隔離されている。ＴｉＮ膜よりなる導電性膜１２０はＣｕの拡散バリアとして優れた効果を持つものであり、これによりＣｕが層間絶縁膜１０４、１１６中に拡散することはなく、配線間リークや層間絶縁膜の誘電率の上昇等を防止することができる。
【００７８】
このように、本実施形態によれば、エッチングストッパ膜１１２の等方性エッチングによって生じた空孔１２４を、導電性膜１２０の堆積により空間的に隔離するので、配線溝１１８にＣｕを埋め込んだ際にＣｕと層間絶縁膜１０４、１１６とが直接接触することはなく、Ｃｕの拡散による配線間リークや層間絶縁膜の誘電率の上昇等を防止することができる。
【００７９】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では埋め込み配線を形成する場合について説明したが、多層配線の層間接続に用いるビアホールの充填に適用してもよい。この場合、配線溝１１８をビアホールに置き換えることで容易に達成することができる。
また、上記実施形態ではコリメートスパッタ法により導電性膜１２０を形成する例を示したが、第２実施形態のようにＣＶＤ法を用いて導電性膜１２０を堆積してもよい。この場合、空孔１２４は導電性膜１２０により完全に埋め込むことができる。
【００８０】
また、導電性膜１２０としてＣｕに対して拡散バリアとしての効果をもつ材料、例えば、ＷＮ膜、Ｔａ膜、ＴａＮ膜、ＴｉＳｉＮ膜、ＷＳｉＮ膜等を用いれば、ＣｕやＡｌが導電性膜１２０中を拡散して空孔１２４内に達するのをより効果的に防止することができる。
また、エッチングストッパ膜１１２を等方性エッチングする方法として、燐酸水溶液によるウェットエッチングを使用する例を示したが、配線溝１１８底部に露出するプラグ１１０がＡｌやＣｕの場合は、ドライエッチングによる等方性エッチングを使用すれば、プラグ１１０になんら影響を与えることなく、エッチングストッパ膜１１２のエッチングを行うことができる。ここで、等方性のドライエッチングは、例えば、ＳＦ6流量を１２０ｃｃ、Ｏ2流量を３０ｃｃ、パワーを２００Ｗ、圧力を２００ｍＴｏｒｒ、温度を２０℃として行う。
【００８１】
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法について図１３乃至図１７を用いて説明する。第１実施形態による半導体装置及びその製造方法と同一の構成要素には同一の符号を付して説明を省略又は簡略にする。
【００８２】
図１３は本実施形態による半導体装置の構造を示す概略断面図、図１４乃至図１７は本実施形態による半導体装置の製造方法を示す工程断面図である。
本実施形態による半導体装置は、エッチングストッパ膜１６の下に更に絶縁膜３２が形成されており、層間絶縁膜２０に形成されたコンタクトホール２２の内径が深さ方向に変化していることに特徴がある。
【００８３】
即ち、コンタクトホール２２近傍のエッチングストッパ膜１６は横方向にエッチングされて内径が大きくなっているが、絶縁膜３２における内径は絶縁膜１８における内径とほぼ等しく、エッチングストッパ膜１６の内径より狭くなっている。
コンタクトホール２２内に形成された導電性膜２４はエッチングストッパ膜１６の部分で途切れているが、絶縁膜３２に形成された開口部はコンタクトホール２２底部に形成された導電性膜２４により完全に覆われており、コンタクトホール２２内に半導体基板１０は露出していない。
【００８４】
このようにして半導体装置を構成することにより、プラグ２６を形成する際の原料ガスによる半導体基板１０の浸食を防止することができる。
次に、本実施形態による半導体装置の製造方法について説明する。
半導体基板１０の主表面に、膜厚約２５０ｎｍの素子分離膜１２を形成する。次いで、所望の領域に、ウェル、チャネルストップ層、閾値制御不純物層（図示せず）を形成する。
【００８５】
続いて、熱酸化により膜厚約６ｎｍのゲート酸化膜３４を形成し、その上層にＣＶＤ法により膜厚約２００ｎｍのアモルファスシリコン膜を堆積する。
この後、Ｎチャネルトランジスタを形成する領域のアモルファスシリコン膜にＰ（燐）イオンを、Ｐチャネルトランジスタを形成する領域のアモルファスシリコン膜にＢＦ2（弗化ボロン）イオンを、それぞれ注入する。
【００８６】
次いで、アモルファスシリコン膜上に、膜厚約８０ｎｍのシリコン酸化膜をＣＶＤ法により堆積する。
続いて、フォトリソグラフィー及びＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法により、アモルファスシリコン膜とシリコン酸化膜３８とからなる積層膜をパターニングしてゲート電極４０を形成する（図１４（ａ））。
【００８７】
この後、ゲート電極をマスクとして半導体基板１０中に不純物を注入し、ＬＤＤ（Lightly Doped Drain）を形成する。
ＣＶＤ法により膜厚約１００ｎｍのシリコン酸化膜を堆積した後、エッチバックしてゲート電極側壁部にサイドウォール４２を形成する。
次いで、ゲート電極及びサイドウォール４２をマスクとして半導体基板１０中に不純物を注入し、ソース／ドレイン拡散層１４を形成する。
【００８８】
この後、８００℃の熱処理を行い、注入した不純物を活性化する（図１４（ｂ））。
次いで、膜厚約８ｎｍのＣｏ（コバルト）膜と、膜厚約１５ｎｍのＴｉＮ膜とをスパッタ法により連続して堆積した後、５５０℃のＲＴＡ（Rapid Thermal Annealing：短時間アニール）を行い、ソース／ドレイン拡散層上に選択的にＣｏＳｉ2膜４４を形成する。
【００８９】
続いて、アンモニア過水でＴｉＮ膜を、硫酸過水で未反応のＣｏ膜を除去する（図１４（ｃ））。
このようにしてソース／ドレイン拡散層１４上にＣｏＳｉ2膜４４が選択的に形成されたＭＯＳトランジスタを半導体基板１０上に形成した後、膜厚約１０ｎｍのシリコン酸化膜よりなる絶縁膜３２と、膜厚約５０ｎｍのＳｉＮ膜よりなるエッチングストッパ膜１６と、膜厚約２５０ｎｍのシリコン酸化膜よりなる絶縁膜１８とをＰＥ−ＣＶＤ法により堆積する。次いで、絶縁膜１８上にＳＯＧ膜４６を回転塗布し、表面が平坦化された層間絶縁膜２０を形成する。
【００９０】
続いて、リソグラフィーにより、形成するコンタクトホールのパターンを有するレジスト膜４８をＳＯＧ膜４６上に形成する（図１５（ａ））。
次に、レジスト膜をマスクとして用い、Ｃ4Ｆ8とＡｒとの混合ガスプラズマによるエッチングを行い、ＳＯＧ膜４６及び絶縁膜１８を加工する。この際、エッチングストッパ膜１６としてＳｉＮ膜を用いるが、ゲート電極の肩部のＳｉＮ膜は全膜厚の約半分程度が減耗する（図１５（ｂ））。
【００９１】
レジスト膜４８を除去した後、１５０℃の燐酸水溶液中に浸漬し、ＳｉＮ膜よりなるエッチングストッパ膜１６を除去する。燐酸を用いたエッチングでは、ＳｉＮ膜と、シリコン酸化膜との選択比が５０程度確保できるので、下地の絶縁膜３２の減耗はほとんどみられない。また、燐酸によるエッチングは等方的であるので、ＳｉＮ膜は横方向にもエッチングされる。これにより、絶縁膜１８はオーバーハング形状となり、空孔３０が形成される（図１６（ａ））。
【００９２】
続いて、ＣＦ4、ＣＨＦ3、Ａｒの混合ガスプラズマによりシリコン酸化膜よりなる絶縁膜３２を異方性エッチングする。エッチングの際には、上層の絶縁膜１８がマスクとなるので、オーバーハングしている絶縁膜１８の開口部直下の絶縁膜３２のみが除去されることになる（図１６（ｂ））。
このとき、オーバーエッチングを５０％程度以下に設定することにより、ゲート電極を囲うサイドウォール４２の減耗は十分小さく抑えられるので、後に形成するプラグ２６とのショートが防止できる。また、コンタクトホール２２内に素子分離膜１２と素子領域との境界が存在する場合にも素子分離膜１２の減耗も抑制できるので、接合ショートを防止することができる。
【００９３】
この後、スパッタ法により、膜厚約７０ｎｍのＴｉＮ膜よりなる導電性膜２４を堆積する。このとき、コンタクトホール２２の底部にはＴｉＮ膜が堆積されるが、空孔３０内には堆積されない。しかしながら、空孔３０内には絶縁膜３２が残留しているので、導電性膜２４を堆積した後のコンタクトホール２２内には半導体基板１０は露出していない。従って、導電性膜２４を堆積する際に多少のオーバーハングが生じても半導体基板１０を覆うように導電性膜２４を堆積できるので、通常のスパッタ法を用いることができる（図１７（ａ））。
【００９４】
次いで、ＣＶＤ法により膜厚約６００ｎｍのＷ膜を堆積する。上述の通り、コンタクトホール内は半導体基板１０が露出していないので、Ｗ膜堆積の際にＷＦ6ガスが半導体基板１０と接触することはなく、半導体基板１０の浸食を防止することができる。これにより、接合破壊をも防止できる。
続いて、Ｗ膜をエッチバックしてコンタクトホール内にのみ残留させることによりプラグ２６を形成する。
【００９５】
この後、上層に配線層２８を形成し、必要に応じて更に上層に配線層（図示せず）を形成する（図１７（ｂ））。
このように、本実施形態によれば、エッチングストッパ膜１６の下に絶縁膜３２を設けることにより、絶縁膜１８がオーバーハング形状となった場合にも、コンタクトホール２２底部の半導体基板１０を導電性膜２４により完全に覆うことができるので、プラグ２６形成の際の半導体基板の浸食を防止することができる。
【００９６】
これにより、エッチングストッパ膜１６を除去する際には選択比の高いエッチング方法を用いることができるので、コンタクトホール２２内部にゲート電極４０の肩が掛かるようなＳＡＣ構造であっても、ゲート電極４０上のサイドウォール４２、絶縁膜３８がエッチングされてゲート電極４０が露出することを防止することができる。
【００９７】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、エッチングストッパ膜１６直下の絶縁膜３２としてＳｉＯ2膜を用いたが、ＳｉＯＮ膜であってもよい。
また、ＳｉＮ膜の除去には燐酸水溶液を用いたウェットエッチングを用いたが、ＣＦ4とＯ2との混合ガスプラズマのダウンフローを用い、弗素ラジカルを作用させることによってもよい。この場合、約１０程度の選択比を得ることができので、上述の製造方法に用いることが可能である。更に塩素を添加すれば、シリコン酸化膜とＳｉＮ膜との選択比はほぼ無限大に向上することもできる。
【００９８】
また、ＳｉＮ膜の除去には、ＳＦ6ガスプラズマを用いてもよい。この場合には、選択比は５程度と若干低くなるが、絶縁膜３２の膜厚を２０ｎｍ程度にすることにより上記製造方法を適用することができる。なお、ＳＦ6ガスプラズマを用いたエッチングでは、横方向よりも縦方向のエッチングレートの方が早くなる。
【００９９】
絶縁膜３２の膜厚は、ＳｉＮ膜のエッチング条件によって適宜設定することが望ましい。
また、上記実施形態ではソース／ドレイン拡散層１４上にＣｏＳｉ2膜４４を自己整合的に形成したが、ＣｏＳｉ2膜４４を形成しない半導体装置においても同様に適用することができる。
【０１００】
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第５実施形態］
本発明の第５実施形態による半導体装置及びその製造方法について図１８乃至図２０を用いて説明する。
【０１０１】
図１８は本実施形態による半導体装置の構造を示す概略断面図、図１９及び図２０は本実施形態による半導体装置の製造方法を示す工程断面図である。
本実施形態では、第４実施形態による半導体装置及びその製造方法を埋め込み配線を有する半導体装置に適用した場合について説明する。
始めに、本実施形態による半導体装置の構造について図１８を用いて説明する。図１８（ａ）は本実施形態による半導体装置の構造を示す平面図、図１８（ｂ）は本実施形態による半導体装置の構造を示す概略断面図である。
【０１０２】
埋め込み配線は、第３実施形態に示した配線構造の他に、半導体基板に直接コンタクトする局所的な配線に用いることがある。例えば、図１８（ａ）に示すように、素子領域６０上をゲート電極６２、６４が並行に配された構造において、素子領域６０とゲート電極６２とを接続する配線６６に埋め込み配線を用いることができる。
【０１０３】
このような半導体装置において配線を埋め込む配線溝６８を形成する際にＢＬＣ構造を適用した場合、図３７（ｂ）に示す従来の半導体装置と同様に、空孔３０部分において接合破壊が生じることになる（図３９）。
そこで、本実施形態による半導体装置では、エッチングストッパ膜１６の下に更に絶縁膜３２を形成し、層間絶縁膜２０に形成された配線溝６８の開口幅を深さ方向に変化している（図１８（ｂ））。
【０１０４】
即ち、配線溝６８近傍のエッチングストッパ膜１６は横方向にエッチングされて開口幅が大きくなっているが、絶縁膜３２における内径は絶縁膜１８における内径とほぼ等しく、エッチングストッパ膜１６の内径より狭くなっている。
配線溝６８内に形成された導電性膜２４はエッチングストッパ膜１６の部分で途切れているが、絶縁膜３２に形成された開口部は配線溝６８底部に形成された導電性膜２４により完全に覆われており、配線溝６８内に半導体基板１０は露出していない。
【０１０５】
このようにして半導体装置を構成することにより、プラグ２６を形成する際の原料ガスによる半導体基板１０の浸食や、配線材料と半導体基板１０との反応による接合破壊を防止することができる。
次に、本実施形態による半導体装置の製造方法について図１９及び図２０を用いて説明する。これら工程図は、図１８（ａ）におけるＡ−Ａ′線断面を示したものである。
【０１０６】
まず、半導体基板１０の主表面に、例えば第４実施形態による半導体装置の製造方法と同様にしてＭＯＳトランジスタを形成する。このとき、後工程で配線６６と接続するゲート電極６２上の所定の領域のシリコン酸化膜３８は予め除去しておく（図１９（ａ））。
このようにしてＭＯＳトランジスタを半導体基板１０上に形成した後、膜厚約１０ｎｍのシリコン酸化膜よりなる絶縁膜３２と、膜厚約５０ｎｍのＳｉＮ膜よりなるエッチングストッパ膜１６と、膜厚約２５０ｎｍのシリコン酸化膜よりなる絶縁膜１８とをＰＥ−ＣＶＤ法により堆積する。次いで、絶縁膜１８の表面をＣＭＰ法により研磨し、表面が平坦化された層間絶縁膜２０を形成する（図１９（ｂ））。
【０１０７】
次いで、通常のリソグラフィー及びエッチング技術により、絶縁膜１８を、形成する埋め込み配線のパターンに加工する。絶縁膜１８のエッチングは、例えばＣ4Ｆ8とＡｒとの混合ガスプラズマを用いて行う。
続いて、ＳｉＮ膜よりなるエッチングストッパ膜１６をエッチングする。例えば、１５０℃の燐酸水溶液によるウェットエッチングを用いる。燐酸を用いたエッチングでは、ＳｉＮ膜と、シリコン酸化膜との選択比が５０程度確保できるので、下地の絶縁膜３２の減耗はほとんどみられない。また、燐酸によるエッチングは等方的であるので、ＳｉＮ膜は横方向にもエッチングされる。これにより、絶縁膜１８はオーバーハング形状となり、空孔３０が形成される。
【０１０８】
続いて、ＣＦ4、ＣＨＦ3、Ａｒの混合ガスプラズマによりシリコン酸化膜よりなる絶縁膜３２を異方性エッチングする。エッチングの際には、上層の絶縁膜１８がマスクとなるので、オーバーハングしている絶縁膜１８の開口部直下の絶縁膜３２のみが除去されることになる。
こうして、ソース／ドレイン拡散層１４、ゲート電極６２がその内部に露出した配線溝６８を形成する（図１９（ｃ））。
【０１０９】
この後、スパッタ法により、膜厚約７０ｎｍのＴｉＮ膜よりなる導電性膜２４を堆積する。このとき、配線溝６８の底部にはＴｉＮ膜が堆積されるが、空孔３０内には堆積されない。しかしながら、空孔３０内には絶縁膜３２が残留しているので、導電性膜２４を堆積した後の配線溝６８内には半導体基板１０は露出していない。従って、導電性膜２４を堆積する際に多少のオーバーハングが生じても半導体基板１０を覆うように導電性膜２４を堆積できるので、通常のスパッタ法を用いることができる（図２０（ａ））。
【０１１０】
次いで、ＣＶＤ法によりＷ膜を堆積して、配線溝６８内にＷを埋め込む。例えば、基板温度を４００℃、圧力を８０Ｔｏｒｒ、ＷＦ6流量を２０ｃｃ、Ｈ2流量を２０００ｃｃとしてＷ膜を成膜する。
ここで、Ｗ膜の成膜には半導体基板１０を構成するＳｉときわめてよく反応するＷＦ6ガスを用いるが、半導体基板１０は導電性膜２４によって配線溝６８より隔離されているので、ＷＦ6分子が半導体基板１０と接触することはなく、半導体基板１０の浸食を防止することができる。
【０１１１】
続いて、層間絶縁膜２０上のＷ膜及び導電性膜２４をＣＭＰ法により除去し、配線溝６８内にのみＷを残存させる。例えば、アルミナ系研磨剤を用い、回転数５０ｒｐｍ、研磨圧力６ｐｓｉとしてＣＭＰを行う。こうして、配線溝６８に埋め込まれ、ソース／ドレイン拡散層１４とゲート電極６２とを接続する配線６６を形成する（図２０（ｂ））。
【０１１２】
このように、本実施形態によれば、エッチングストッパ膜１６の下に絶縁膜３２を設けることにより、絶縁膜１８がオーバーハング形状となった場合にも配線溝６８底部の半導体基板１０が導電性膜２４により完全に覆われるので、配線６６を形成する際に配線材料と半導体基板１０とが反応することを防止できる。
なお、本発明は上記実施形態に限らず種々の変形が可能である。
【０１１３】
例えば、上記実施形態では埋め込み配線としてＷを埋め込んだが、Ｃｕを埋め込んで配線６６を形成してもよい。ただし、この場合、第１実施形態で示したようなコリメートスパッタ法や、第２実施形態に示したようなＣＶＤ法を用いて導電性膜２４を形成したほうが、Ｃｕの拡散を抑えるうえでより効果的である。
また、埋め込み配線としてＡｌを用いてもよい。この場合にも、Ａｌと半導体基板１０との反応を防止することができる。
【０１１４】
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第６実施形態］
本発明の第６実施形態による半導体装置及びその製造方法について図２１乃至図２３を用いて説明する。
【０１１５】
図２１は本実施形態による半導体装置の構造を示す概略断面図、図２２及び図２３は本実施形態による半導体装置の製造方法を示す工程断面図である。
図３６に示すように、埋め込み配線１２２上にビアホールを形成する場合に層間絶縁膜１３４下に空孔１３８が形成されると、ビアホールにプラグを充填する際にプラグ１４２の原料ガスと埋め込み配線１２２とが空孔１３８内で反応して高抵抗反応物１４６が生成されるため、コンタクト特性を劣化させることがあった。
【０１１６】
本実施形態では、上記の課題を解決する半導体装置及びその製造方法を提供する。
本実施形態による半導体装置は、埋め込み配線１２２上に形成する層間絶縁膜１３４として、第４実施形態における層間絶縁膜と同様の構造を採用していることに特徴がある。すなわち、本実施形態による半導体装置では、ＢＬＣ構造のビアホールにおいて、エッチングストッパ膜１３０下に更に絶縁膜１２８が設けられており、ビアホール内に埋め込まれた配線１２２は、空孔１３８内にある絶縁膜１２８によってコンタクトプラグ１４４と隔離されている。
【０１１７】
次に、本実施形態による半導体装置の製造方法を図２２及び図２３を用いて説明する。
まず、例えば第３又は第５実施形態による半導体装置の製造方法と同様にして、半導体基板１００上に、層間絶縁膜１１４に埋め込まれた配線１２２を形成する（図２２（ａ））。
【０１１８】
次いで、このように配線１２２が埋め込まれた下地基板上に、膜厚約１０ｎｍのシリコン酸化膜よりなる絶縁膜１２８と、膜厚約５０ｎｍのＳｉＮ膜よりなるエッチングストッパ膜１３０と、膜厚約７００ｎｍのシリコン酸化膜よりなる絶縁膜１３２とをＰＥ−ＣＶＤ法により堆積し、絶縁膜１２８、エッチングストッパ膜１３０、絶縁膜１３２よりなる層間絶縁膜１３４を形成する。
【０１１９】
続いて、層間絶縁膜１３４の表面をＣＭＰ法により研磨し、その表面を平坦化する（図２２（ｂ））。
この後、通常のリソグラフィー及びエッチングにより、配線１２２上に形成されたビアホール１３６を開口する。まず、Ｃ4Ｆ8とＡｒとの混合ガスプラズマによるエッチングを行い、絶縁膜１３２を加工する。
【０１２０】
次いで、１５０℃の燐酸水溶液中に浸漬し、ビアホール１３６内のエッチングストッパ膜１３０を除去する。燐酸を用いたエッチングでは、ＳｉＮ膜と、シリコン酸化膜との選択比が５０程度確保できるので、下地の絶縁膜１２８の減耗はほとんどみられない。また、燐酸によるエッチングは等方的であるので、ＳｉＮ膜は横方向にもエッチングされる。これにより、絶縁膜１３２はオーバーハング形状となり、空孔１３８が形成される。
【０１２１】
続いて、ＣＦ4、ＣＨＦ3、Ａｒの混合ガスプラズマによりシリコン酸化膜よりなる絶縁膜１２８を異方性エッチングする。エッチングの際には、上層の絶縁膜１２８がマスクとなるので、オーバーハングしている絶縁膜１３２の開口部直下の絶縁膜１２８のみが除去されることになる（図２２（ｃ））。
この後、スパッタ法により、膜厚約７０ｎｍのＴｉＮ膜よりなる導電性膜１４０を堆積する。このとき、ビアホールの底部には導電性膜１４０が堆積されるが、空孔１３８内には堆積されない。しかしながら、空孔１３８内には絶縁膜１２８が残留しているので、導電性膜１４０を堆積した後のビアホール１３６内には配線１２２は露出していない。従って、導電性膜１４０を堆積する際に多少のオーバーハングが生じても配線１２２を覆うように導電性膜１４０を堆積できるので、通常のスパッタ法を用いることができる（図２３（ａ））。
【０１２２】
次いで、ＣＶＤ法により膜厚約６００ｎｍのＷ膜を堆積する。上述の通り、ビアホール１３６内は配線１２２が露出していないので、Ｗ膜堆積の際にＷＦ6ガスが配線１２２と接触することはない。従って、Ｃｕよりなる配線とＷＦ6ガスとが反応して高抵抗反応物を形成することはないので、配線１２２とＷ膜との間のコンタクト特性を良好に保つことができる。
【０１２３】
続いて、Ｗ膜をエッチバックしてビアホール１３６内にのみ残留させることによりコンタクトプラグ１４４を形成する（図２３（ｂ））。
このように、本実施形態によれば、エッチングストッパ膜１３０の下に絶縁膜１２８を設けることにより、絶縁膜１３２がオーバーハング形状となった場合にも、ビアホール１３６内の配線１２２が導電性膜１４０により完全に覆われるので、プラグ１４２を形成する際にプラグの原料ガスと配線１２２とが反応することはない。これにより、コンタクトプラグ１４４と配線１２２との間のコンタクト信頼性を向上することができる。
【０１２４】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では埋め込み配線１２２上にコンタクトプラグ１４４を形成する場合について説明したが、コンタクトプラグ上に埋め込み配線を形成する場合にも適用することができる。
本発明は、空孔１３８内に露出した導電性材料がＣＶＤの原料ガスや上層の配線材料と反応することによるコンタクト特性への悪影響を防止するものであるので、様々な材料系において、様々な配線構造において適用することができる。
【０１２５】
また、上記実施形態ではエッチングストッパ膜１３０下に絶縁膜１２８を設けることにより課題を解決したが、第１又は第２実施形態による半導体装置の構造を適用し、導電性膜１４０によってビアホール１３６と空孔１３８とを空間的に遮断し、又は導電性膜１４０を空孔１３８内に完全に埋め込んでもよい。
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第７実施形態］
本発明の第７実施形態による半導体装置及びその製造方法について図２４乃至図２６を用いて説明する。
【０１２６】
図２４は本実施形態による半導体装置の構造を示す概略断面図、図２５及び図２６は本実施形態による半導体装置の製造方法を示す工程断面図である。
図３４に示すように、半導体基板２００上の層間絶縁膜２０２に埋め込まれたコンタクトプラグ２０８に接続された配線２１０を有する半導体装置において、配線２１０に接続するビアホールを開口する際にＢＬＣ構造を適用すると、エッチングストッパ膜２１６のエッチングの際に形成される空孔２２４内においてコンタクトプラグ２３０とコンタクトプラグ２０８とが短絡することがあった。
【０１２７】
本実施形態では、上記のようなプラグ間ショートを低減する半導体装置及びその製造方法を提供する。
本実施形態による半導体装置は、エッチングストッパ膜２１６の下に更に絶縁膜２１４が設けられていることに特徴がある。すなわち、コンタクトプラグ２３０を埋め込む上層の層間絶縁膜２２０は、絶縁膜２１４、エッチングストッパ膜２１６、絶縁膜２１８により構成されており、ビアホール内に充填されたコンタクトプラグ２３０は、空孔２２４内にある絶縁膜２１４によってコンタクトプラグ２０８と絶縁されている。
【０１２８】
次に、本実施形態による半導体装置の製造方法を図２５及び図２６を用いて説明する。
まず、例えば第３実施形態による半導体装置の製造方法と同様にして、半導体基板２００上にコンタクトプラグ２０８が埋め込まれた層間絶縁膜２０２を形成する。
【０１２９】
次いで、コンタクトプラグ２０８が埋め込まれた層間絶縁膜２０２上に、例えばＡｌよりなる配線２１０と、例えばＴｉＮよりなる導電性膜２１２とにより構成された配線層を形成する（図２５（ａ））。導電性膜２１２は、配線２１０をパターニングする際のハレーション防止膜として、及び／又はエレクトロマイグレーションの防止膜として機能する。
【０１３０】
続いて、このように配線２１０が形成された下地基板上に、膜厚約１０ｎｍのシリコン酸化膜よりなる絶縁膜２１４と、膜厚約５０ｎｍのＳｉＮ膜よりなるエッチングストッパ膜２１６と、膜厚約７００ｎｍのシリコン酸化膜よりなる絶縁膜２１８とをＰＥ−ＣＶＤ法により堆積し、絶縁膜２１４、エッチングストッパ膜２１６、絶縁膜２１８よりなる層間絶縁膜２２０を形成する。
【０１３１】
この後、層間絶縁膜２２０の表面をＣＭＰ法により研磨し、その表面を平坦化する（図２５（ｂ））。
次いで、通常のリソグラフィー及びエッチングにより、配線２１０上に形成されたビアホール２２２を開口する。まず、Ｃ4Ｆ8とＡｒとの混合ガスプラズマによるエッチングを行い、絶縁膜２１８を加工する。
続いて、１５０℃の燐酸水溶液中に浸漬し、ビアホール２２２内のエッチングストッパ膜２１６を除去する。燐酸を用いたエッチングでは、ＳｉＮ膜と、シリコン酸化膜との選択比が５０程度確保できるので、下地の絶縁膜２１４の減耗はほとんどみられない。また、燐酸によるエッチングは等方的であるので、ＳｉＮ膜は横方向にもエッチングされる。これにより、絶縁膜２１８はオーバーハング形状となり、空孔２２４が形成される。
【０１３２】
この後、ＣＦ4、ＣＨＦ3、Ａｒの混合ガスプラズマによりシリコン酸化膜よりなる絶縁膜２１４を異方性エッチングする。エッチングの際には、上層の絶縁膜２１８がマスクとなるので、オーバーハングしている絶縁膜２１８の開口部直下の絶縁膜２１４のみが除去されることになる（図２５（ｃ））。
このとき、空孔２２４がコンタクトプラグ２０８上に延在した場合であっても空孔２２４内には絶縁膜２１４が形成されているので、ビアホール２２２内にコンタクトプラグ２０８が露出することはない。
【０１３３】
次いで、スパッタ法により、膜厚約７０ｎｍのＴｉＮ膜よりなる導電性膜２２６を堆積する（図２６（ａ））。
続いて、ＣＶＤ法により膜厚約６００ｎｍのＷ膜を堆積する。上述の通り、ビアホール２２２内にはコンタクトプラグ２０８が露出していないので、Ｗ膜とコンタクトプラグ２０８とが短絡することはない。
【０１３４】
この後、Ｗ膜をエッチバックしてビアホール２２２内にのみ残留させることによりコンタクトプラグ２３０を形成する（図２６（ｂ））。
このように、本実施形態によれば、エッチングストッパ膜２１６の下に絶縁膜２１４を設けることにより、絶縁膜２１８がオーバーハング形状となった場合にも空孔２２４下にはコンタクトプラグ２０８は露出しないので、従来の半導体装置と比較してコンタクトプラグ２３０−コンタクトプラグ２０８間の短絡を低減することができる。
【０１３５】
なお、本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態ではエッチングストッパ膜２１６下に絶縁膜２１４を設けることにより課題を解決したが、第１実施形態による半導体装置の構造を適用し、導電性膜２２６によってビアホール２２２と空孔２２４とを空間的に完全に遮断してもよい。
【０１３６】
また、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
［第８実施形態］
本発明の第８実施形態による半導体装置及びその製造方法について図２７乃至図２９を用いて説明する。
【０１３７】
図２７は本実施形態による半導体装置の構造を示す概略断面図、図２８及び図２９は本実施形態による半導体装置の製造方法を示す工程断面図である。
第４乃至第７実施形態ではエッチングストッパ膜下に更に絶縁膜を設けた構造を層間絶縁膜に適用したが、この構造を層間絶縁膜上に埋め込み配線を形成する場合に適用すれば、配線溝を形成するエッチングを容易にすることも可能となる。
【０１３８】
本実施形態では、第４実施形態による層間絶縁膜の構造を、第３実施形態による半導体装置の構造に適用した場合について説明する。
本実施形態による半導体装置は、図１０に示す第３実施形態による半導体装置において、エッチングストッパ膜１１２下にシリコン酸化膜よりなる絶縁膜１２６が更に形成されていることに特徴がある。
【０１３９】
このように絶縁膜１２６を設けることにより、配線１２２を埋め込む配線溝１１８を形成するエッチング工程を容易にすることができる。
次に、本実施形態による半導体装置の製造方法について説明する。
まず、例えば第３実施形態による半導体装置の製造方法と同様にして、半導体基板１００上にコンタクトプラグ１１０が埋め込まれた層間絶縁膜１０４を形成する（図２８（ａ））。
【０１４０】
次いで、このような下地基板上に、膜厚約１０ｎｍのＳｉＯ2膜よりなる絶縁膜１２６と、膜厚約５０ｎｍのＳｉＮ膜よりなるエッチングストッパ膜１１２を順次堆積する。
続いて、エッチングストッパ膜１１２上に膜厚約２５０ｎｍのＳｉＯ2膜よりなる絶縁膜１１４を堆積し、絶縁膜１２６、エッチングストッパ膜１１２、絶縁膜１１４よりなる層間絶縁膜１１６を形成する（図２８（ｂ））。
【０１４１】
この後、通常のリソグラフィー技術及び異方性エッチング技術を用い、絶縁膜１１４を貫通してエッチングストッパ膜１１２に達する配線溝１１８を開口する。このとき、エッチング条件を、ＳｉＯ2よりなる絶縁膜１１４に対してＳｉＮ膜よりなるエッチングストッパ膜１１２のエッチング速度が十分に小さくなるように設定することにより、エッチングストッパ膜１１２がほとんどエッチングされることなく配線溝１１８をエッチングストッパ膜１１２上まで開口することができる。絶縁膜１１４のエッチングは、例えばＣ4Ｆ8とＡｒとの混合ガスプラズマによる反応性イオンエッチングを用い、エッチングストッパ膜１１２に対して選択比が２０以上確保できる条件で行うことが望ましい。
【０１４２】
絶縁膜１１４のエッチングに引き続き、エッチングストッパ膜１１２を絶縁膜１２６上までエッチングする。このとき、エッチング条件を、ＳｉＮ膜よりなるエッチングストッパ膜１１２に対してＳｉＯ2よりなる膜絶縁膜１２６のエッチング速度が十分に小さくなるように設定することにより、絶縁膜１２６がほとんどエッチングされることなく配線溝１１８を絶縁膜１２６上まで開口することができる（図２８（ｃ））。エッチングストッパ膜１１２のエッチングは、例えばＳＦ6とＯ2とを用いた反応性イオンエッチングを用い、絶縁膜１２６に対して選択比が３以上確保できる条件で行うことが望ましい。
【０１４３】
図３５に示す従来の構造では、このエッチングによって下地の層間絶縁膜１０４やコンタクトプラグ１１０が露出したため、エッチングストッパ膜１１２に対する両者のエッチング選択比のトレードオフによってエッチング条件を設定していたが、本実施形態による半導体装置の構造ではエッチングストッパ膜１１２に対する絶縁膜１２６の選択比のみを考慮すればよく、配線溝１１８を容易に開口することができる。
【０１４４】
次いで、配線溝１１８内の絶縁膜１２６をエッチングし、配線溝１１６内にコンタクトプラグ１１０を露出する。このとき、配線溝１１８内には層間絶縁膜１０４が露出しているため、絶縁膜１２６のエッチングと同時に層間絶縁膜１０４もエッチングされるが、絶縁膜１２６の膜厚は約１０ｎｍと薄いのでオーバーエッチング量を考慮しても絶縁膜１２６のエッチングによる層間絶縁膜１０４の膜減りは充分に少ない。従って、コンタクト特性に影響を及ぼすほどの段差が配線溝１１８内に生じることはない（図２９（ａ））。
【０１４５】
なお、絶縁膜１２６のエッチングではコンタクトプラグ１１０に対して十分な選択比を得ることができるので、コンタクトプラグ１１０がエッチングされることもない。
続いて、配線溝１１８の内壁及び底面に、コンタクトプラグ１１０に接続された導電性膜１２０を形成する。
【０１４６】
この後、スパッタ法によりＣｕ膜を堆積してリフローを行い、配線溝１１８内にＣｕを埋め込む。例えば、圧力１．５ｍＴｏｒｒ、パワー５ｋＷ、Ａｒ流量２５ｓｃｃｍとしてＣｕのスパッタを行い、温度３５０℃、Ａｒ流量１０００ｓｃｃｍ、圧力８０ＴｏｒｒとしてＣｕのリフローを行う。
次いで、層間絶縁膜１１６上のＣｕをＣＭＰ法により除去し、配線溝１１８内にのみＣｕを残存させる。例えば、アルミナ系研磨剤を用い、回転数１００ｒｐｍ、研磨圧力６ｐｓｉとしてＣＭＰを行う。こうして、配線溝１１６に埋め込まれた配線１２０を形成する（図２９（ｂ））。
【０１４７】
このように、本実施形態によれば、コンタクトプラグ１１０が埋め込まれた層間絶縁膜１０４上に層間絶縁膜１１６に埋め込まれた配線１２０を形成する際に、エッチングストッパ膜１１２下に更に絶縁膜１２６を有するＢＬＣ構造を用いるので、エッチングストッパ膜１１２のエッチングの際にコンタクトプラグ１１０や層間絶縁膜１０４がエッチングされることはない。これにより、コンタクトプラグ１１０と配線１２２とのコンタクト特性を向上することができ、同時に半導体装置の信頼性を向上することができる。
【０１４８】
なお、上述のプロセス条件はその一例を示したものであり、これらの数値を適当な値に変更したとしても、本発明の効果にはなんら影響を及ぼすものではない。
【０１４９】
【発明の効果】
以上の通り、本発明によれば、下地基板と、下地基板上に形成された第１の絶縁膜と、第１の絶縁膜上に形成された第２の絶縁膜よりなり、下地基板に達する開口部が形成された層間絶縁膜と、開口部の内壁及び底部に形成された導電性膜と、導電性膜が形成された開口部内に形成された埋め込み導電体とを有し、第１の絶縁膜に形成された開口部の開口幅は、第２の絶縁膜に形成された開口部の開口幅よりも広く、開口部内壁に形成された導電性膜と、開口部の底部に形成された導電性膜とが連続しており、導電性膜は、第１の絶縁膜に形成された開口部の、第２の絶縁膜下の領域を充填するように形成されている半導体装置を構成するので、開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによる下地基板の浸食や、導電性材料と下地基板との反応を防止することができる。これにより、半導体装置の信頼性を向上することができる。
また、下地基板と、下地基板上に形成された第１の絶縁膜と、第１の絶縁膜上に形成された第２の絶縁膜よりなり、下地基板に達する開口部が形成された層間絶縁膜と、開口部の内壁及び底部に形成された導電性膜と、導電性膜が形成された開口部内に形成された埋め込み導電体とを有し、第１の絶縁膜に形成された開口部の開口幅は、第２の絶縁膜に形成された開口部の開口幅よりも広く、導電性膜は、開口部内部を完全に囲うように形成されており、開口部内の第２の絶縁膜下に、空孔が形成されている半導体装置を構成するので、開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによる下地基板の浸食や、導電性材料と下地基板との反応を防止することができる。これにより、半導体装置の信頼性を向上することができる。
【０１５０】
また、導電性材料のソースガスと反応する下地基板と、下地基板上に形成された第１の絶縁膜と、第１の絶縁膜上に形成され、第１の絶縁膜とエッチング特性が異なる第２の絶縁膜と、第２の絶縁膜上に形成され、第１の絶縁膜とエッチング特性が等しい第３の絶縁膜とを有し、下地基板に達する開口部が形成された層間絶縁膜と、開口部の底部の全体及び内壁に形成された導電性膜と、導電性膜が形成された開口部内に、ソースガスを用いて形成された埋め込み導電体とを有し、第１の絶縁膜は、第２の絶縁膜よりも薄く、第２の絶縁膜に形成された開口部の開口幅は、第３の絶縁膜に形成された開口部の開口幅よりも広く、第１の絶縁膜に形成された開口部の開口幅は、第３の絶縁膜に形成された開口部の開口幅とほぼ等しい半導体装置を構成するので、下地基板を導電成膜によって完全に開口部内から隔離することができる。これにより、開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによる下地基板の浸食や、導電性材料と下地基板との反応を防止することができる。
【０１５２】
また、上記の半導体装置の構造は、複数の配線層を有する多層配線構造において、いずれの配線層においても適用することができる。
また、下地基板上に第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、第１の絶縁膜上に、第１の絶縁膜とエッチング特性の異なる第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、第２の絶縁膜を異方性エッチングすることにより、第１の絶縁膜に達する第１の開口部を形成する第１の開口部形成工程と、開口部内の第１の絶縁膜を、横方向にもエッチングが進行する方法により除去することにより、第１の開口部を下地基板上まで開口すると同時に、第２の絶縁膜下の第１の絶縁膜をエッチングして空隙を形成してなる第２の開口部を形成する第２の開口部形成工程と、第２の開口部内に下地基板が露出しないように、第２の開口部の内壁及び底部に形成され、少なくとも空隙の第２の開口部側の端部を塞ぐ導電性膜を堆積する導電性膜堆積工程と、少なくとも導電性膜が形成された第２の開口部内に、埋め込み導電体を形成する埋め込み導電体形成工程とにより半導体装置を製造することにより、導電成膜によって開口部内と下地基板とを完全に隔離することができる。これにより、後工程で開口部内に導電性材料を埋め込む際に、導電性材料のソースガスによって下地基板が浸食されたり、下地基板と導電性材料とが反応することはない。これにより、半導体装置の信頼性を向上することができる。
また、上記の半導体装置の製造方法において、導電性膜堆積工程では、空隙を充填するように導電性膜を形成することができる。
また、上記の半導体装置の製造方法において、導電性膜堆積工程では、空隙内に空孔が残存するように導電性膜を形成することができる。
【０１５３】
また、上記の半導体装置の製造方法において、導電性膜をコリメートスパッタ法により堆積すれば、空隙の開口部を容易に塞ぐことができる。
また、上記の半導体装置の製造方法において、第２の開口部の底部における導電性膜の膜厚が、第１の絶縁膜よりも厚くなるように導電性膜を堆積すれば、空隙の開口部を容易に塞ぐことができる。
【０１５４】
また、上記の半導体装置の製造方法において、導電性膜をＣＶＤ法により堆積すれば、導電性膜を空隙の中に埋め込むことができる。
また、上記の半導体装置の製造方法において、第２の開口部の底部における導電性膜の膜厚が第１の絶縁膜の膜厚の１／２以上となるように導電性膜を堆積すれば、空隙の開口部を容易に埋め込むことができる。
【０１５５】
また、導電性材料のソースガスと反応する下地基板上に第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、第１の絶縁膜上に、第１の絶縁膜とエッチング特性が異なり、第１の絶縁膜よりも厚い第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、第２の絶縁膜上に、第１の絶縁膜とエッチング特性が等しい第３の絶縁膜を堆積する第３の絶縁膜堆積工程と、第３の絶縁膜を異方性エッチングすることにより、第２の絶縁膜に達する開口部を形成する第１の開口部形成工程と、開口部内の第２の絶縁膜を等方的にエッチングすることにより、開口部を第１の絶縁膜上まで開口する第２の開口部形成工程と、開口部内の第１の絶縁膜を異方性エッチングすることにより、開口部を下地基板上まで開口する第３の開口部形成工程と、開口部内に露出した下地基板を覆うように、開口部の内壁及び底部に導電性膜を堆積する導電性膜堆積工程と、導電性膜が形成された開口部内に、ソースガスを用いて埋め込み導電体を形成する工程とにより半導体装置を製造することにより、導電成膜によって開口部内と下地基板とを完全に隔離することができる。これにより、ＳＡＣ構造を用いるために第２の絶縁膜を等方性エッチングする必要がある場合にも、導電性材料を埋め込む際のソースガスによる基板浸食を防止することができる。また、導電性材料と下地基板との反応を防止することができる。
【０１５６】
また、上記の半導体装置の製造方法において、第１の絶縁膜をエッチングする際のオーバーエッチング量を約５０％以下に設定すれば、下地基板に与えるダメージを抑えて開口部を形成することができる。
また、本発明による半導体装置の製造方法は、複数の配線層を有する多層配線構造において、いずれの配線層を形成する場合においても適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置の構造を示す概略断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】コリメートスパッタ法の原理を説明する図である。
【図５】本発明の第１実施形態による半導体装置の製造方法における効果を説明する図である。
【図６】本発明の第２実施形態による半導体装置の構造を示す概略断面図である。
【図７】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。
【図８】ＢＬＣ構造を適用した埋め込み配線を説明する図である。
【図９】Ｃｕを用いた埋め込み配線における課題を説明する図である。
【図１０】本発明の第３実施形態による半導体装置の構造を示す平面図及び断面図である。
【図１１】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１２】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１３】本発明の第４実施形態による半導体装置の構造を示す概略断面図である。
【図１４】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１５】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１６】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１７】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図１８】本発明の第５実施形態による半導体装置の構造を示す平面図及び断面図である。
【図１９】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２０】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２１】本発明の第６実施形態による半導体装置の構造を示す概略断面図である。
【図２２】本発明の第６実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２３】本発明の第６実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２４】本発明の第７実施形態による半導体装置の構造を示す概略断面図である。
【図２５】本発明の第７実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２６】本発明の第７実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２７】本発明の第８実施形態による半導体装置の構造を示す概略断面図である。
【図２８】本発明の第８実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２９】本発明の第８実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図３０】ＳＡＣ構造を有する従来の半導体装置の構造を説明する図である。
【図３１】ＢＬＣ構造を有する従来の半導体装置の構造を説明する図である。
【図３２】従来の半導体装置の問題点を説明する図（その１）である。
【図３３】従来の半導体装置の問題点を説明する図（その２）である。
【図３４】従来の半導体装置の問題点を説明する図（その３）である。
【図３５】従来の半導体装置の問題点を説明する図（その４）である。
【図３６】従来の半導体装置の問題点を説明する図（その５）である。
【図３７】従来の半導体装置の問題点を説明する図（その６）である。
【図３８】従来の半導体装置の問題点を説明する図（その７）である。
【図３９】従来の半導体装置の問題点を説明する図（その８）である。
【符号の説明】
１０…半導体基板
１２…素子分離膜
１４…拡散層
１６…エッチングストッパ膜
１８…絶縁膜
２０…層間絶縁膜
２２…コンタクトホール
２４…導電性膜
２６…プラグ
２８…配線層
３０…空孔
３２…絶縁膜
３４…ゲート酸化膜
３６…ＷＦ6分子
３８…絶縁膜
４０…ゲート電極
４２…サイドウォール
４４…ＣｏＳｉ2膜
４６…ＳＯＧ膜
４８…レジスト膜
５０…ターゲット
５２…基板
５４…コリメータ
６０…素子領域
６２…ゲート電極
６４…ゲート電極
６６…配線
６８…配線溝
１００…半導体基板
１０２…コンタクトホール
１０４…層間絶縁膜
１０６…導電性膜
１０８…プラグ
１１０…コンタクトプラグ
１１２…エッチングストッパ膜
１１４…絶縁膜
１１６…層間絶縁膜
１１８…配線溝
１２０…導電性膜
１２２…配線
１２４…空孔
１２６…絶縁膜
１２８…絶縁膜
１３０…エッチングストッパ膜
１３２…絶縁膜
１３４…層間絶縁膜
１３６…ビアホール
１３８…空孔
１４０…導電性膜
１４２…プラグ
１４４…コンタクトプラグ
１４６…高抵抗反応物
２００…半導体基板
２０２…層間絶縁膜
２０４…導電性膜
２０６…プラグ
２０８…コンタクトプラグ
２１０…配線
２１２…導電性膜
２１４…絶縁膜
２１６…エッチングストッパ膜
２１８…絶縁膜
２２０…層間絶縁膜
２２２…ビアホール
２２４…空孔
２２６…導電性膜
２２８…プラグ
２３０…コンタクトプラグ
Claims (14)
- 下地基板と、
前記下地基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第２の絶縁膜よりなり、前記下地基板に達する開口部が形成された層間絶縁膜と、
前記開口部の内壁及び底部に形成された導電性膜と、
前記導電性膜が形成された前記開口部内に形成された埋め込み導電体とを有し、
前記第１の絶縁膜に形成された前記開口部の開口幅は、前記第２の絶縁膜に形成された前記開口部の開口幅よりも広く、
前記開口部内壁に形成された前記導電性膜と、前記開口部の底部に形成された前記導電性膜とが連続しており、
前記導電性膜は、前記第１の絶縁膜に形成された前記開口部の、前記第２の絶縁膜下の領域を充填するように形成されている
ことを特徴とする半導体装置。 - 下地基板と、
前記下地基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第２の絶縁膜よりなり、前記下地基板に達する開口部が形成された層間絶縁膜と、
前記開口部の内壁及び底部に形成された導電性膜と、
前記導電性膜が形成された前記開口部内に形成された埋め込み導電体とを有し、
前記第１の絶縁膜に形成された前記開口部の開口幅は、前記第２の絶縁膜に形成された前記開口部の開口幅よりも広く、
前記導電性膜は、前記開口部内部を完全に囲うように形成されており、
前記開口部内の前記第２の絶縁膜下に、空孔が形成されている
ことを特徴とする半導体装置。 - 導電性材料のソースガスと反応する下地基板と、
前記下地基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記第１の絶縁膜とエッチング特性が異なる第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記第１の絶縁膜とエッチング特性が等しい第３の絶縁膜とを有し、前記下地基板に達する開口部が形成された層間絶縁膜と、
前記開口部の底部の全体及び内壁に形成された導電性膜と、
前記導電性膜が形成された前記開口部内に、前記ソースガスを用いて形成された埋め込み導電体とを有し、
前記第１の絶縁膜は、前記第２の絶縁膜よりも薄く、
前記第２の絶縁膜に形成された前記開口部の開口幅は、前記第３の絶縁膜に形成された前記開口部の開口幅よりも広く、
前記第１の絶縁膜に形成された前記開口部の開口幅は、前記第３の絶縁膜に形成された前記開口部の開口幅とほぼ等しい
ことを特徴とする半導体装置。 - 請求項１乃至３のいずれかに記載の半導体装置において、
前記下地基板は、少なくとも一層の配線層を更に有する
ことを特徴とする半導体装置。 - 下地基板上に第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、
前記第１の絶縁膜上に、第１の絶縁膜とエッチング特性の異なる第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、
前記第２の絶縁膜を異方性エッチングすることにより、前記第１の絶縁膜に達する第１の開口部を形成する第１の開口部形成工程と、
前記第１の開口部内の前記第１の絶縁膜を、横方向にもエッチングが進行する方法により除去することにより、前記第１の開口部を前記下地基板上まで開口すると同時に、前記第２の絶縁膜下の前記第１の絶縁膜をエッチングして空隙を形成してなる第２の開口部を形成する第２の開口部形成工程と、
前記第２の開口部内に前記下地基板が露出しないように、前記第２の開口部の内壁及び 底部に形成され、少なくとも前記空隙の前記第２の開口部側の端部を塞ぐ導電性膜を堆積する導電性膜堆積工程と、
少なくとも前記導電性膜が形成された前記第２の開口部内に、埋め込み導電体を形成する埋め込み導電体形成工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
前記導電性膜堆積工程では、前記空隙を充填するように前記導電性膜を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
前記導電性膜堆積工程では、前記空隙内に空孔が残存するように前記導電性膜を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項５又は７記載の半導体装置の製造方法において、
前記導電性膜堆積工程では、前記導電性膜をコリメートスパッタ法により堆積する
ことを特徴とする半導体装置の製造方法。 - 請求項８記載の半導体装置の製造方法において、
前記導電性膜堆積工程では、前記第２の開口部の底部における前記導電性膜の膜厚が、前記第１の絶縁膜よりも厚くなるように前記導電性膜を堆積する
ことを特徴とする半導体装置の製造方法。 - 請求項５又は６記載の半導体装置の製造方法において、
前記導電性膜堆積工程では、前記導電性膜をＣＶＤ法により堆積する
ことを特徴とする半導体装置の製造方法。 - 請求項１０記載の半導体装置の製造方法において、
前記導電性膜堆積工程では、前記第２の開口部の底部における前記導電性膜の膜厚が、前記第１の絶縁膜の膜厚の１／２以上となるように前記導電性膜を堆積する
ことを特徴とする半導体装置の製造方法。 - 導電性材料のソースガスと反応する下地基板上に第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、
前記第１の絶縁膜上に、前記第１の絶縁膜とエッチング特性が異なり、前記第１の絶縁膜よりも厚い第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、
前記第２の絶縁膜上に、前記第１の絶縁膜とエッチング特性が等しい第３の絶縁膜を堆積する第３の絶縁膜堆積工程と、
前記第３の絶縁膜を異方性エッチングすることにより、前記第２の絶縁膜に達する開口部を形成する第１の開口部形成工程と、
前記開口部内の前記第２の絶縁膜を等方的にエッチングすることにより、前記開口部を前記第１の絶縁膜上まで開口する第２の開口部形成工程と、
前記開口部内の前記第１の絶縁膜を異方性エッチングすることにより、前記開口部を前記下地基板上まで開口する第３の開口部形成工程と、
前記開口部内に露出した前記下地基板を覆うように、前記開口部の内壁及び底部に導電性膜を堆積する導電性膜堆積工程と、
前記導電性膜が形成された前記開口部内に、前記ソースガスを用いて埋め込み導電体を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項１２記載の半導体装置の製造方法において、
前記第３の開口部形成工程では、前記第１の絶縁膜をエッチングする際のオーバーエッチング量を約５０％以下に設定する
ことを特徴とする半導体装置の製造方法。 - 請求項５乃至１３のいずれかに記載の半導体装置の製造方法において、
前記下地基板は、少なくとも一層の配線層を更に有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23874796A JP3677755B2 (ja) | 1995-09-26 | 1996-09-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24754895 | 1995-09-26 | ||
| JP7-247548 | 1995-09-26 | ||
| JP23874796A JP3677755B2 (ja) | 1995-09-26 | 1996-09-10 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153546A JPH09153546A (ja) | 1997-06-10 |
| JP3677755B2 true JP3677755B2 (ja) | 2005-08-03 |
Family
ID=26533866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23874796A Expired - Fee Related JP3677755B2 (ja) | 1995-09-26 | 1996-09-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3677755B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100768642B1 (ko) * | 1999-07-08 | 2007-10-18 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| JP5775018B2 (ja) * | 1999-10-13 | 2015-09-09 | ソニー株式会社 | 半導体装置 |
| US6410437B1 (en) * | 2000-06-30 | 2002-06-25 | Lam Research Corporation | Method for etching dual damascene structures in organosilicate glass |
| JP4698813B2 (ja) * | 2000-10-19 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US6852592B2 (en) * | 2002-06-03 | 2005-02-08 | Hynix Semiconductor, Inc. | Methods for fabricating semiconductor devices |
| US7301185B2 (en) * | 2004-11-29 | 2007-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-voltage transistor device having an interlayer dielectric etch stop layer for preventing leakage and improving breakdown voltage |
| KR100868607B1 (ko) * | 2008-02-21 | 2008-11-13 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
-
1996
- 1996-09-10 JP JP23874796A patent/JP3677755B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09153546A (ja) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI638441B (zh) | 積體電路及其製造方法 | |
| KR102462134B1 (ko) | 배선 구조물, 배선 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법 | |
| US8298911B2 (en) | Methods of forming wiring structures | |
| US7902581B2 (en) | Semiconductor device comprising a contact structure based on copper and tungsten | |
| US6090700A (en) | Metallization method for forming interconnects in an integrated circuit | |
| US8232653B2 (en) | Wiring structures | |
| US9159610B2 (en) | Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same | |
| US6130482A (en) | Semiconductor device and method for fabricating the same | |
| US7670946B2 (en) | Methods to eliminate contact plug sidewall slit | |
| US9704740B2 (en) | Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese | |
| US20120021581A1 (en) | Self-aligned contact structure laterally enclosed by an isolation structure of a semiconductor device | |
| TW202021002A (zh) | 半導體結構及其形成方法 | |
| TW201733002A (zh) | 場效電晶體元件 | |
| JP2004128395A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3677755B2 (ja) | 半導体装置及びその製造方法 | |
| US20240234527A1 (en) | Inter block for recessed contacts and methods forming same | |
| JP4638139B2 (ja) | 半導体素子の金属配線形成方法 | |
| TW202333303A (zh) | 互連結構的形成方法 | |
| JP2000003912A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4232215B2 (ja) | 半導体装置の製造方法 | |
| KR101103550B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR101005737B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR101021176B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| TWI853439B (zh) | 半導體裝置與其形成方法 | |
| TWI836944B (zh) | 半導體元件結構及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020326 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |