[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3675688B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP3675688B2
JP3675688B2 JP2000018167A JP2000018167A JP3675688B2 JP 3675688 B2 JP3675688 B2 JP 3675688B2 JP 2000018167 A JP2000018167 A JP 2000018167A JP 2000018167 A JP2000018167 A JP 2000018167A JP 3675688 B2 JP3675688 B2 JP 3675688B2
Authority
JP
Japan
Prior art keywords
signal
wiring
wiring board
substrates
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000018167A
Other languages
English (en)
Other versions
JP2001210959A (ja
Inventor
寛治 大塚
保 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Fujitsu Ltd
Panasonic Corp
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Fujitsu Ltd
Panasonic Corp
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Toshiba Corp, Rohm Co Ltd, Fujitsu Ltd, Panasonic Corp, NEC Corp, Oki Electric Industry Co Ltd, Sharp Corp, Sanyo Electric Co Ltd, Sony Corp, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Priority to JP2000018167A priority Critical patent/JP3675688B2/ja
Priority to US09/731,933 priority patent/US6476330B2/en
Priority to TW089128281A priority patent/TW495955B/zh
Priority to KR10-2001-0002307A priority patent/KR100489846B1/ko
Priority to DE10103807A priority patent/DE10103807B4/de
Publication of JP2001210959A publication Critical patent/JP2001210959A/ja
Priority to US10/228,305 priority patent/US6630629B2/en
Application granted granted Critical
Publication of JP3675688B2 publication Critical patent/JP3675688B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/086Using an inert gas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、高周波ディジタル信号を伝送するために適した信号配線を有する配線基板及びその製造方法に関する。特に、CPU、メインメモリ等を有するディジタルシステムにおいて、高周波ディジタル信号の伝送を高速化することを可能にした特定の信号配線構造を有する配線基板及びその製造方法に関する。
【0002】
【従来の技術】
ディジタルシステムにおいては、ディジタル信号、すなわちパルス信号が用いられる。このパルス信号は、正弦波による周波数で考えると高調波を含んでいる。たとえば、200MHzのパルス信号では3倍正弦波高調波のエネルギーを約30%前後、5倍正弦波高調波のエネルギーを10%前後含んでいる。したがって、200MHzのパルス周波数では正弦波1GHzの周波数を考えた伝送線路設計を行う必要がある。
【0003】
このような高周波の伝送線路設計について、本発明者が検討したディジタルシステムの一例として、集積回路チップが搭載された配線基板を図12に示す。配線基板1には、CPU2とメインメモリ3が搭載されている。CPU2とメインメモリ3との間は、ディジタル信号を伝送するために、ビット数に応じた多数の信号配線4によって接続されている。
【0004】
近年のCPU2の高速化は目覚ましく、400MHz〜733MHzの動作周波数を有するものが開発されている。しかしながら、現在、このようなプリント配線板上で許容されるディジタル信号周波数は133〜200MHzである。そのため、CPU2から伝送されるディジタル信号周波数に信号配線4が追従できず、たとえばメインメモリ3にデータが入らないという問題が生じる。
【0005】
したがって、上記の例では、ディジタル信号周波数を正弦波による周波数成分で考えると2GHz〜3GHzの伝送線路を開発しなければならない。すなわち、ディジタルシステムにおいて、プリント配線板は、GHz帯域に対応できる伝送線路設計をしなければならない時代が来たといってもよい。
【0006】
【発明が解決しようとする課題】
しかし、ディジタルシステムはRF(Radio Frequency)システムに比べ、たとえば64ビット以上という多くの信号が平行して走る。そのため、高周波のデジタルシステムは、RFシステムより難しい問題を含んでいる。
【0007】
さて、高周波ディジタル信号のGHz帯域での設計で最も難しい問題は、以下の3点がある。第1は、平行に走っている数多くのビット配線の特性インピーダンスを一定にするという難しさである。隣接の干渉で特性インピーダンスが変化するため、隣接干渉がほとんどない条件にしなければならない。
【0008】
この構造に関しては、すでに提案中の特願平10−87457号、特願平10−348270号がある。隣接干渉がほとんどない条件は、特性インピーダンスを20Ω以下、望ましくは15Ω以下にすることにより達成できる。すなわち、その要点は、2本の信号配線を一対にして信号配線ペアを構成し、隣接する信号配線ペアの距離に比較して相対的に信号グランド間の距離を狭くし、信号配線ペアを構成する2本の信号配線間のカップリングを強くすることにより、隣接干渉が小さくなるという現象を利用することである。
【0009】
また、ここでの重要な留意点は、特性インピーダンスを一定にする条件として、たとえば信号配線の配置やその寸法が精度よく再現しなければならず、一段と高精度なプロセス改善が必要となるということである。具体的には、たとえば隣接する信号配線ペア間の距離、信号配線ペアを構成する2本の信号配線間の距離等が一定となるようにコントロールしなければならない。
【0010】
第2の問題は、信号配線に高周波信号が供給されている状態では、その信号配線の表面にしか電流が流れず、電流が流れる有効断面積が少なくなって直流抵抗が大きくなり信号が減衰するという問題である。これを表皮効果(Skin effect)と呼んでいる。本発明は、この表皮効果による信号配線の抵抗増大を防止することを主たる目的の1つとしている。そこで、本発明者は、高周波の信号配線系において生じる表皮効果の特徴について検討した。
【0011】
図13及び図15は、信号配線において生じる表皮効果を説明するための概略図である。図13(a)に示すように、信号線5に直流電流6が流れているとする。この場合には、直流電流6は信号線5の断面の全面に渡って均一に流れる。
【0012】
そこで、この信線線5に高周波信号が供給されている状態を考えると、電流は一方向に流れ、止まり、逆方向に流れるということを高速に繰り返す。ところで、電流の周りには磁力線が発生する。すなわち、高周波信号が供給された状態では、電流が一方向に流れ、止まり、逆方向に流れるということを繰り返すことに加えて、磁力線が発生、消滅を繰り返すことになる。ここで磁力線は、力学でいう質量のように一種の慣性を持ったものと考えることができる。すなわち、いったん消滅した磁力線が発生するにはエネルギーを必要とする。
【0013】
さて、図13(a)に示すように、信号線5を複数の細線の集合体として考えると、各細線に流れる電流要素7の周りに生じる磁力線の向きはいずれも同じである。そうすると、隣接する電流要素7間の磁力線同士はぶつかり合い、エネルギーの高い状態になる。
【0014】
したがって、自然界の原理としてこのような電磁気系のエネルギーを最小化するために、電流密度は、図13(b)に示すように、信号線5の表面でのみ高くなるのである。
【0015】
これは、信号線5の表面部分では磁力線の隣接相互干渉が少ないためにエネルギー状態が低いためである。これが表皮効果である。但し、このように信号線5の表面全体に渡って電流密度が高い表皮が生じるのは、信号線5の周囲にグランド9があることが仮定されている。
【0016】
このような仮定において、信号線全周にわたる表面にのみ電流が流れる。その表皮の厚み(Skin depth)δsは、
【0017】
【数1】
Figure 0003675688
【0018】
となり、√2π/ωに比例して表皮厚みが決まることになる。
【0019】
ただし、ωは角周波数、μrは信号線導体の透磁率、σは、信号線導体の導電率である。正弦波1GHzの条件でCu(銅)配線では2.2μmとなる。この厚みの中に電流の約60%が流れているということであり、ほぼ100%電流が流れている範囲は5μmの厚みとなる。
【0020】
さて、本発明に関連する2本の信号配線を一対とした信号配線ペア、すなわちスタックト・ペア線路の場合について考察する。図14(a)に示すように、信号線10と参照線11とが平行して走っているとする。
【0021】
この場合、電流は、信号線10上と参照線11上を互いに逆向きに流れる。そうすると、信号線10上を流れる電流によって生じる磁力線の向きと参照線11上を流れる電流によって生じる磁力線の向きは逆方向となり、これらの磁力線は互いに助け合うように作用する。
【0022】
この結果、系のエネルギーを最小にするために電流密度は、図14(a)の斜線で囲まれた領域によって示すように信号線10と参照線11の対向面の表面に集中するようになる。信号線10と参照線11の側面の表面についても対向面に近い側の電流密度は高くなる。信号線10と参照線11の対向面における表皮厚みδsは、近似的に上記の数1によって表すことができる。
【0023】
ここで、参照線とは、一般にはグランド線を意味するが、グランド(Ground)という概念は、大地のように電位の「ゆらぎ」のないものと観念される。しかしながら、実際にはグランド線は電位の「ゆらぎ」を伴うため、最近の電磁気学では、参照線(Reference Line)、参照プレーン(Reference Plane)と呼ばれている。
【0024】
次に、表皮効果が生じるメカニズムについて、等価回路を用いてさらに補足説明する。図14(b)は、図14(a)に示した信号線の等価回路図である。一般に信号の波長に比べて長い信号線は、自己インダクタンスLS1、LS2と相互インダクタンスMとカップリング容量Cとから成る分布定数回路として表される。
【0025】
信号線10と参照線11を図14(a)のように細線に分けて考えると、隣接する細線の関係について上記の等価回路で表される。信号線10と参照線11の関係についても、上記の等価回路で表される。また、当然のことであるが、信号線10、参照線11をどのような細線に分けて考えてもよい。
【0026】
ここで、流れる電流の向きが同一の場合はコモンモードと呼ばれ、その実効インダクタンスLeffcとする。流れる電流の向きが逆の場合はディファレンシャルモードと呼ばれ、その実効インダクタンスLeffdとする。そうすると、Leffc=LS1+LS2+2M、 Leffd=LS1+LS2−2M
なる関係がそれぞれ成り立つ。
【0027】
すなわち、流れる電流の向きから見ると、信号線10、参照線11の内部の細線については、コモンモードとなり、信号線10と参照線11との関係については、ディファレンシャルモードとなることがわかる。したがって、電流は、インダクタンスが低くなる方向、つまり電流密度は、図14(a)に示すように信号線10と参照線11の対向面の表面に集中し、配線内部にはほとんど流れなくなる。すなわち、電流は系のエネルギーが最小となるように分布するのである。
【0028】
その結果、信号線10、参照線11の外部には図示のような電気力線E、磁力線Hが現れる。この配線を取り巻く電磁界は、フリンジ効果によって周囲に広がるが、信号配線ペア間のカップリング係数を1に近くすることにより、その電磁界は局在化し、隣接干渉のほとんどない状態となる。
【0029】
次に、本発明に関連するスタックト・ペア線路における表皮効果の特徴をより明確にするために、いわゆるマイクロストリップ線と対比してみる。図15は、マイクロストリップ線の表皮効果を説明するための概略図である。12は信号線であり、13は参照プレーンである。14は、参照プレーン13を対称面として仮想的に現れる信号線12のイマジナリーパートである。
【0030】
そこで、電気力線Eは信号線12とイマジナリーパート13を結ぶように生じる。また、境界条件として電気力線Eは参照プレーン13に対して垂直でなければならない。つまり、電気力線Eは図のように広がりを持つ。したがって、電流は、参照プレーン13の表面では、信号線12の幅Wより広がった所を流れる。すなわち、表皮効果が生じている状態において、信号配線ペアはマイクロストリップ線に比して隣接効果を抑止する点で有利といえる。
【0031】
以上で、信号配線における表皮効果という問題について説明したが、その要点は、信号線の全周にグランドが配置した条件で、信号線全周の面に電流が流れるが、マイクロストリップ線やスタックトペア線路では、グランドと対向する面にしか電流が流れないというもっと厳格な条件となる。
【0032】
もし、信号配線ペアの対向面がアンカー効果を期待して荒れているとなると、その荒れた面を倣うようにして電流が流れるため、電流経路が長くなり、さらに大きな直流抵抗損失となる。
【0033】
第3の問題は配線を取り巻く絶縁物の誘電損失、すなわち、tanδを小さくしなければ、配線間リーク電流が大きくなり、熱となって信号エネルギーが減衰するという問題である。リーク電流の大きさをあらわすには伝送線路から見た漏れコンダクタンスGを見ればよい。
【0034】
コンダクタンスGは、G=kωC0tanδ という式で表される。ここでkは伝送線路の絶縁物被覆率、ωは角周波数、C0は真空中の信号グランド間の容量である。この式からわかるように周波数が1桁上がると、絶縁物のtanδは1桁小さくしなければならないということである。
【0035】
絶縁物のtanδを小さくするためには絶縁物中の分極構造をできるだけなくす方向に改善することになる。有機物では分極分子を主鎖や副鎖に入れない分子構造にすることとなる。
【0036】
一方、金属配線と有機物接続は分極分子で行うため、これを入れない有機物は接着強度が非常に弱いという欠点が出て、このトレードオフをどのように解決するかという問題が発生する。一般に、配線金属表面を粗して、有機物との界面とし、有機物が表面の凹凸に倣って、アンカー効果を期待する接着にせざるを得ない。
【0037】
そこで、本発明は、上記3つの問題を解決するのに有効な配線基板の構造及びその製造方法を提供することを目的としている。
【0038】
すなわち、本発明の目的は、第1に、信号配線系に生じる表皮効果による抵抗増大を最小限にして高周波信号の減衰を防止し、GHz帯の高周波デジタル信号の伝送を可能ならしめることである。また、本発明の目的は、第2に、配線を取り巻く絶縁物の誘電損失を小さくし、効率の良い高周波ディジタル信号の伝送を実現することである。さらに、本発明の目的は、第3に、信号配線間の隣接干渉を無くして特性インピーダンスを小さくし、かつ一定にすることである。
【0039】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明かになるであろう。
【0040】
【課題を解決するための手段】
本願の発明中、代表的なものの概要を説明すれば、以下のとおりである。
【0041】
第1の発明の配線基板は、第1の基板の一主面上に形成された1以上の第1の信号配線と、第2の基板の一主面上に形成された1以上の第2の信号配線と、前記第1の基板の一主面と前記第2の基板の一主面との間に介在された絶縁物を有し、前記第1及び第2の信号配線とを互いに対向して平行に配置することにより信号配線ペアを成すというものである。
【0042】
かかる構造は、本発明の配線基板の基本形であり、高周波信号を減衰させることなく高速に伝送することができる。
【0043】
第2の発明の配線基板は、第1の発明において、第1及び第2の信号配線の対向面の凹凸の程度は、信号配線ペア上に高周波信号が供給された状態で発生する表皮効果よる表皮厚みより小であるというものである。
【0044】
かかる構成において、表皮効果によって電流密度は、第1及び第2の信号配線の対向面の表面において高くなるが、第1及び第2の信号配線の対向面は表皮効果による表皮厚みに比して凹凸の小さな表面を有するため、表皮効果による抵抗増大を極力小さくすることができる。理想的には、全く凹凸のない鏡面状態であることが望まれるが、表皮効果による表皮厚みに比して凹凸が小さければ抵抗増大は小さい。これにより、高周波信号の減衰を防止し、信号伝送を高速に行うことができるのである。
【0045】
第3の発明の配線基板は、第1、第2の発明において、2対以上の信号配線ペアが互いに隣接して形成されている場合において、第1及び第2の信号配線の間隔をt、第1及び第2の配線の幅をa、隣接する信号配線ペアの間の間隔をbとすると、b/(a+t)>2なる関係が成り立つように配置されているものである。
【0046】
かかる構成によれば、カップリング係数を1に近くすることができ、隣接する信号配線ペア間の隣接干渉をほとんど無くすことができるので、電磁気エネルギーの損失のない良好な配線として機能する。
【0047】
第4の発明の配線基板は、第3の発明において、信号配線ペアは15Ω以下の特性インピーダンスを有するものである。この構成は、GHz帯の高周波信号ディジタル信号を伝送する上で望ましい条件である。
【0048】
第5の発明の配線基板は、第1の発明において絶縁物は、第1及び第2の基板間の全体に充填されているものである。かかる構成において、絶縁物は、第1及び第2の基板を接合するものである。ここで、絶縁物は誘電損失による配線間リークを極力小さくするため、低誘電率の材料、すなわちtanδの小さな材料を選ぶことが望ましい。
【0049】
第6の発明の配線基板は、第1の発明において、絶縁物は、隣接する信号配線ペア間に部分的に充填されるとともに、第1及び第2の信号配線と前記絶縁物とによって囲まれた領域には、気体が封入されているものである。
【0050】
第5の発明では、絶縁物が全体に充填されている構造であるため、絶縁物として低tanδの材料を採用したとしても気体よりは一般に悪い。そこで、第6の発明の配線基板においては、誘電損失にとって最も支配的な領域、すなわち電磁界エネルギーが最も高い領域である対向面間に気体を封入したものである。
【0051】
かかる構成によれば、第1及び第2の信号配線の対向面間が気体であるため、隣接する信号配線ペア間に充填された基板支持体のtanδが多少大きくてもフリンジ効果しか損失にならず、この問題は無視できる。
【0052】
第7の発明の配線基板は、第1の発明において、絶縁物は、隣接する信号配線ペア間であって信号配線ペアの端から離れた位置に部分的に配置されており、第1及び第2の信号配線と絶縁物とによって囲まれた領域には、気体が封入されているものである。かかる構成によれば、信号配線ペアのフリンジ効果も含めて誘電損失を無くすことができる。また、後に詳しく説明するが、第6の発明に比して、その構造上、信号配線ペア間の距離をコントロールしやすいという利点を有する。
【0053】
第8の発明の配線基板は、第1の発明において、絶縁物は、第1及び第2の信号配線を含む第1及び第2の基板上にコーティング層として形成され、このコーティング層が第1及び第2の信号配線上で接合され、かつ隣接する信号配線ペア間には気体が封入されているというものである。
【0054】
かかる構成によれば、コーティング層の厚みによって、信号配線ペア間の距離を決定しているので、そのコントロールが容易である。コーティング層としては、tanδが小さい材料を採択することが望ましい。
【0055】
第9の発明の配線基板は、第6、7、8の発明において、気体は、非分極性の気体であるというものである。非分極性の気体には、たとえばヘリウム、アルゴン、メタン、エタン又は少なくとも水分が除去された空気がある。
【0056】
第10の発明の配線基板は、絶縁層を介して積層された複数の基板と、各基板上に形成された第1の信号配線と第2の信号配線が互いに対向して平行に配置され、多層の信号配線ペアを成しており、各層の信号配線ペア間の接続は、各基板を貫通して形成された埋め込みビア、あるいは各基板及び各層の絶縁層を貫通して形成された埋め込みビアを介してなされるというものである。
【0057】
かかる構成は、第1の発明の配線基板を基本構造のユニットとして、信号配線ペアの多層化を図ったものであり、配線基板の高密度化を可能とするものである。
【0058】
第11の発明の配線基板は、第10の発明において、積層された複数の基板中、最上層の基板上には接続パッド層が形成され、この接続パッド層は、各基板を貫通して形成された埋め込みビア、あるいは各基板及び各層の絶縁層を貫通して形成された埋め込みビアを介して、各層のいずれかの信号配線ペアと接続がなされており、前記接続パッドを介して最上層の基板上に電子部品が搭載されているというものである。
【0059】
かかる構成によれば、第10の発明で開示された、多層化された信号配線ペアを有する配線基板において、電子部品を搭載することが可能になる。
【0060】
第12の発明の配線基板は、第10、11の発明において、埋め込みビアは、第1の信号配線、第2の信号配線から導出されたビアランド上に形成されるというものである。
【0061】
第13の発明の配線基板は、第1、2、3、4、5、6、7、8、9、10、11、12の発明において、第1及び第2の信号配線に相補信号を供給するドライバ回路を有する第1の集積回路チップと、第1及び第2の信号配線上を伝送される相補信号を受信するレシーバ回路を有する第2の集積回路チップが搭載されているというものである。
【0062】
かかる構成によれば、第1の集積回路チップからの信号を第2の集積回路に高速に伝送することができる。
【0063】
第14の発明の配線基板は、第1、2、3、4、5、6、7、8、9、10、11、12の発明において、絶縁物は、エポキシ、ビスマレイドトリアジン、ポリイミド、ベンゾサイクロブティーン(BCB)、又はフッ素系樹脂から成るというものである。これらの絶縁物材料は分極基をほとんど有していないため、誘電損失を極力小さくすることができる。なお、フッ素系樹脂としては、たとえばフローレンがある。
【0064】
第15の発明の配線基板の製造方法は、第1の基板上の一主面上に1以上の第1の信号配線を形成する工程、第2の基板上の一主面上に1以上の第2の信号配線を形成する工程、第1及び第2の信号配線の表面を除き、第1及び第2の基板の表面を粗面化する工程、第1及び第2の基板上の全面に絶縁物を形成する工程、第1及び第2の基板を絶縁物を介して接合する工程、とを有し、第1及び第2の信号配線が互いに対向し、かつ平行な信号配線ペアを成すようにしたものである。
【0065】
かかる構成によれば、第1、第5の発明の配線基板を製造することができる。この構成において、第1及び第2の基板の表面については、接着性を良くするために粗面化する工程を行うが、第1及び第2の信号配線の表面については一切の粗面化のための処理を行わない。これにより、滑らかな表面を維持し、表皮効果による抵抗増大を最小にすることができるのである。
【0066】
第16の発明の配線基板の製造方法は、第15の発明において、各工程中、少なくとも第1及び第2の基板を絶縁物を介して接合する工程は、非分極性の気体中において行うというものである。
【0067】
かかる構成によれば、絶縁物の中に水分などの分極している分子が取り込まれて絶縁物のtanδが大きくなってしまうことが防止される。
【0068】
第17の発明の配線基板の製造方法は、第15、16の発明において、絶縁物は、エポキシ、ビスマレイドトリアジン、ポリイミド、ベンゾサイクロブティーン(BCB)、又はフッ素系樹脂から成るというものである。これらの絶縁物材料は分極基をほとんど有していないため、誘電損失を極力小さくすることができる。なお、フッ素系樹脂としては、たとえばフローレンがある。
【0069】
第18の発明の配線基板の製造方法は、第15、16の発明において、絶縁物は、熱硬化性樹脂または熱可塑性樹脂から成るものである。
【0070】
第19の発明の配線基板の製造方法は、第1及び第2の基板の一主面上に感光性ドライフィルムを接合する工程、この感光性ドライフィルムをパターニングし、第1及び第2の基板上であって第1及び第2の信号配線を形成する予定領域に第1及び第2の開口部を形成する工程、無電解メッキによって第1及び第2の開口部に第1及び第2の信号配線を形成する工程、第1及び第2の基板を第1及び第2の信号配線の間の感光性ドライフィルムを介して接合する工程、とを有し、第1及び第2の信号配線が互いに対向し、かつ平行な信号配線ペアを成すようにしたものである。
【0071】
かかる構成によれば、第6の発明の配線基板を製造することができる。
【0072】
第20の発明の配線基板の製造方法は、第19の発明において、各工程中、少なくとも第1及び第2の基板を第1及び第2の信号配線の間に充填された感光性ドライフィルムを介して接合する工程は、非分極性の気体中において行うというものである。かかる構成によれば、感光性ドライフィルムの中に水分などの分極している分子が取り込まれて絶縁物のtanδが大きくなってしまうことが防止される。
【0073】
第21の発明の配線基板の製造方法は、第1の基板上の一主面上に1以上の第1の信号配線を形成する工程、第2の基板上の一主面上に1以上の第2の信号配線を形成する工程、第2の信号配線の表面を除き、第1及び第2の基板の表面を粗面化する工程、第1及び第2の基板上であって、第1及び第2の信号配線の間に部分的に絶縁物からなるコラムを形成する工程、第1及び第2の基板をコラムを介して接合する工程、とを有し、前記第1及び第2の信号配線が互いに対向し、かつ平行な信号配線ペアを成すようにしたものである。
【0074】
かかる構成によれば、第7の発明の配線基板を製造することができる。また、コラムの高さを可変することにより、信号配線ペア間の距離が一定となるようにコントロールすることができる。
【0075】
第22の発明の配線基板の製造方法は、第21の発明おいて、各工程中、少なくとも第1及び第2の基板をコラムを介して接合する工程は、非分極性の気体中において行うというものである。かかる構成によれば、コラムの中に水分などの分極している分子が取り込まれて絶縁物のtanδが大きくなってしまうことが防止される。
【0076】
第23の発明の配線基板の製造方法は、第1の基板上の一主面上に1以上の第1の信号配線を形成する工程、第2の基板上の一主面上に1以上の第2の信号配線を形成する工程、第1及び第2の信号配線の表面を除き、第1及び第2の基板の表面を粗面化する工程、第1及び第2の信号配線を含む第1及び第2の基板上に有機物を蒸着して成るコーティング層を形成する工程と、第1及び第2の基板をコーティング層を介して接合する工程、とを有し、第1及び第2の信号配線が互いに対向し、かつ平行な信号配線ペアを成すというものである。
【0077】
かかる構成によれば、第8の発明の配線基板を製造することができる。また、コーティング層の厚みによって、信号配線ペア間の距離を決定しているので、そのコントロールが容易である。コーティング層としては、tanδが小さい材料を選択することが望ましい。
【0078】
第24の発明の配線基板の製造方法は、第23の発明において、少なくとも第1及び第2の基板をコーティング層を介して接合する工程は、非分極性の気体中において行うものである。かかる構成によれば、コーティング層の中に水分などの分極している分子が取り込まれて絶縁物のtanδが大きくなってしまうことが防止される。
【0079】
第25の発明の配線基板の製造方法は、第16、20、22、24の発明において、非分極性の気体は、ヘリウム、アルゴン、メタン、エタン、または少なくとも水分が除去された空気であるというものである。
【0080】
【発明の実施の形態】
以下、本発明の第1の実施形態〜第5の実施形態について、図1〜図11を参照しながら説明する。
【0081】
まず、第1の実施の形態について、図1〜図4を参照しながら説明する。図1は、本発明の第1の実施形態に係る配線基板の概略断面図である。この配線構造は本発明の基本形である。20は、第1の基板、21は、第2の基板である。
第1及び第2の基板は、たとえば、エポキシ樹脂などから成るプリント基板であるが、これに限らず、その他の基板、たとえば表面に絶縁膜を有する半導体基板であってもよい。
【0082】
22は、第1の基板の一主面上に形成された第1の信号配線、23は、第2の基板の一主面上に形成された第2の信号配線である。ここで、第1及び第2の信号配線22、23は、第1及び第2の基板20、21との接着面と反対側の対向面を有し、互いに平行に配置されている。本実施形態では、第1及び第2の信号配線22、23は、図1の紙面に対して垂直方向に走っているが、第1及び第2の基板22、23上でどの方向に走っていてもよい。
【0083】
すなわち、第1及び第2の信号配線22、23は、信号配線ペアを成している。この配線構造は、第1及び第2の信号配線22、23が積み重ねられているという意味では、スタックト・ペア線路とも呼ばれる。信号配線ペアには高周波信号として、たとえばドライバ回路などの信号源から相補信号が供給される。また、前述したように、たとえば、第1の信号配線は信号線であり、第2の信号配線は参照線として機能する。上述の信号配線ペアは、本来的に、電磁界が閉じた伝送線路を形成し、特性インピーダンスが小さく、高周波信号を減衰させることなく高速に伝送することができるものである。
【0084】
第1及び第2の基板20,21の一主面上間には、絶縁物24が介在されている。ここで、絶縁物24は、この実施形態では、第1及び第2の基板20、21の間の全体に充填されている。ここで、絶縁物24は誘電損失による配線間リークを極力小さくするために分極していない材料、すなわちtanδの小さい材料を選ぶことが望ましい。
【0085】
このような材料としては、分極基のほとんど無い樹脂であり、たとえばエポキシ、ビスマレイドトリアジン、ポリイミド、フッ素系樹脂(たとえば、フローレン)、ベンゾサイクロブティーン(BCB)などがある。
【0086】
上記の基本形の要点は、信号配線が形成された2枚の基板を信号配線を平行に対向させて絶縁物、たとえば樹脂を介して固定したものであり、GHz帯の高周波信号を伝送するための配線基板としては唯一の基本構造である。また、本発明の趣旨は「ゆらぎ」の無い大地・グランドという概念を否定する配線構造を提供することであり、信号線ペアに幅広の電源層(グランドを含む)を近接させないものである。本発明者の検討によれば、かかる電源層が無い方が高速信号伝送にとって好適である。従って、本発明の配線基板は、例えば信号線ペアを上下に挟むような近接した電源層の存在を除外するものである。また当然であるが、信号線ペアが配設された2つの基板は導電基板ではないものとする。
【0087】
さて、次に本発明者が重要な問題点として指摘した表皮効果による抵抗増大を最小にするための構成を説明する。表皮効果によって電流密度は、第1及び第2の信号配線22、23の対向面の表面において高くなる。もし、従来のプリント配線技術において常であったように、信号配線の表面も含めて荒らすことをすれば、第1及び第2の信号配線22、23の対向面の表面の凹凸によって、抵抗は、表皮効果との相乗作用によってさらに増大してしまう。つまり、荒れた表面を倣うようにして電流が流れるため、さらに大きな抵抗損失となる。
【0088】
図2は、信号配線の対向面の表面の凹凸と表皮厚みとの関係を説明するための概略断面図である。
【0089】
図2(a)に示すように、表面の凹凸の差h(凸部と凹部の高低差)が表皮厚みδsより大きい場合、表皮中を流れるほとんど全電流が凹凸に沿うように流れるため電流経路が長くなり抵抗増大が大きい。これに対して、図(b)に示すように、表面の凹凸の差h(凸部と凹部の高低差)が表皮厚みδsより小さい場合、表皮の極表面に流れる電流は凹凸の影響を若干受けるが、表皮の深い部分では凹凸の影響を受けないで直進する電流成分がある。
【0090】
すなわち、表皮厚みδsに比して表面の凹凸が小さくなるほど、凹凸の影響は小さくなり抵抗増大を小さくすることができることがわかる。換言すれば、表皮効果との相乗効果によってさらに抵抗が増大することを抑止することができるということである。これにより、高周波信号の減衰を防止し、信号伝送を高速に行うことができるのである。
【0091】
ここで、表皮厚みδsは、近似的に、信号線全周にグランドがあるという仮定に基づいて導出された数式によって表される。したがって、表皮厚みδsの中には第1の信号線配線22に流れる全電流の60%が流れている。
【0092】
理想的には、全く凹凸のない鏡面状態であることが最も望ましいが、加工上の困難性が伴う。そこで、たとえば銅張り積層板の銅箔などをパターニングしてCu配線を形成する場合には、配線表面の凹凸は、表皮効果よる表皮厚みの1/3より小であることが好ましい。たとえば、正弦波1GHzの条件で、Cu配線では表皮厚みδsは2.2μmである。したがって、この好ましい条件は表面の凹凸がその1/3である約0.7μm以下であればよい。
【0093】
また、プリント配線技術の観点から説明すると、一般に、アンカー効果を期待してパターニング前、銅張り積層板上の銅箔の表面をあらかじめ酸化・還元処理することにより荒らしているしているが、そのような処理をしないことにより、配線表面を滑らかに保つことができる。
【0094】
一方、第1及び第2の基板20、21の表面については粗面化処理を行い、絶縁物24との密着性を高める。その結果、第1及び第2の信号配線22、23の対向面の表面は、第1、第2基板20、21の表面に比して滑らかである。要すれば、さらに平滑面処理をすることで、所望の平滑面にすることも出来る。
【0095】
以上の要点をまとめると、第1及び第2の信号配線22、23の対向面の表面を滑らかな面を利用するか、滑らかに仕上げることにより、表皮効果による抵抗増大を最小にしたのである。
【0096】
次に、2対以上の信号配線ペアが互いに隣接して形成されている場合において信号配線ペア相互間の隣接干渉を無くすための構成について説明する。図3は、一例として、2対の信号配線ペア25、26の構成を示す概略断面図である。ここで、第1及び第2の信号配線22、23の間隔をt、第1及び第2の信号配線22、23の幅をa、隣接する信号配線ペア25、26の間の間隔をbとすると、
b/(a+t)>2 なる関係が成り立つように配置されている。
【0097】
かかる構成によれば、カップリング係数を1に近くすることができ、隣接する信号配線ペア間の隣接干渉をほとんど無くすことができるので、電磁気エネルギーの損失のない良好な配線として機能する。
【0098】
また、信号配線ペア25、26はそれぞれ20Ω以下、望ましくは15Ω以下の特性インピーダンスを有することが望ましい。これは、GHz帯の高周波信号ディジタル信号を伝送する上で望ましい条件である。信号配線ペアにおける特性インピーダンスZ0 の近似式は、
【0099】
【数2】
Figure 0003675688
【0100】
のようになる。ただし、w=線幅、h=第2の信号配線22、23の間隔、
μ0=真空の透磁率、μr=絶縁物の比透磁率、ε0=真空の誘電率、εr=絶縁物の比誘電率である。この式から、20Ω以下、望ましくは15Ω以下という低い特性インピーダンスをペア線路において実現するためには、信号配線ペアのスペースtが小さくすればよいことがわかる。これは、カップリング係数を1に近くすることと両立する関係である。
【0101】
なお、充填される樹脂は空気を多くする発泡剤でもよい。また、電界を集中させたり、平行電界層を作る効果を期待するため、信号配線の断面構造を台形や逆台形にすることも特許の範囲である。
【0102】
次に、本実施形態の配線基板の製造方法について、図4を参照しながら詳細に説明する。図4(a)に示すように基板30を準備する。プリント配線板のベースになる基板30の材料は、たとえばFR-4のようなエポキシ系の未硬化樹脂をガラス繊維布に含浸させたプリプレーグと呼ばれるBステージ基板である。この基板30に銅箔31を接合し、Bステージエポキシを硬化させ、銅張り積層板32を作ることで配線板の基本が出来上がる。
【0103】
これをフォトリソグラフィで銅箔のパターニングを行う過程が次のステップとなるが、細い銅配線になった時、基板との接着が非常に弱くなり、ほとんど実用に耐えない。この接着力対策として、銅箔をあらかじめ表面粗面化を行う。その処理の代表的なものは銅箔を均質な酸化膜ができるように酸化させ、その脆い酸化膜を還元すると、銅表面が粗面になる。酸化還元は酸化性酸の水溶液で行うことが一般的である。還元もイオン還元水溶液で行う。最近は粗面銅めっきという手法も考案されているがどちらの場合でも1μmから5μmの表面粗さを有するものである。信号周波数1GHzの場合の表皮厚みは約2μmであり、この場合の表面粗さは、この表皮厚みのオーダーとなっている。
【0104】
接着力をアンカー効果で改善したことになり、構造的信頼性は向上するが、高周波の表皮効果の問題を残す。表面を粗さないで、化学的な結合を強くすることで、行う方法も皆無ではないが、強力な化学結合、たとえば、共有的結合を得るためには低温(200℃以下)で十分反応する活性種が必要で、このような反応性の強い活性種は非常に不安定で、工業的に成功していない。たとえば、シランカップリング剤があるが、短時間に加水分解してしまい、気休めの処理に終わっている。
【0105】
接合を化学的に得る一般的な手法は樹脂の副鎖に分極基を配置して、分極結合を作り接合する方法である。その代表的分極基は水酸基であり、いわゆる世の中の有機接着剤はすべてこの形をとっている。上記アンカー効果だけでは、界面の分子的剥離(マイクロクラック)が生じて、その剥離面に水膜が形成され、それが膨潤や蒸気化でアンカー効果を破壊しやすい。すなわち、寿命劣化を引き起こしやすい。
【0106】
この対策として、水酸基の多く付いた、エポキシ樹脂を使用することになるが、水酸基の増大とともに誘電体角損失(tanδ)が大きくなり、漏れコンダクタンスGが大きくなる欠点を持っている。これら表皮効果とtanδの問題はFR-4やFR-5のエポキシ系のみならず、ビスマレイドトリアジン(BT)、やポリイミド系でも同様である。本発明は従来の製造方法を一部に採用しながら、表皮効果とtanδの問題を解決する手段を提供するものである。
【0107】
さて、図4(b)に示すように、銅箔31上にフォトレジストをコーティングした後、設計された配線パターンを有するマスクで露光、現像をして、パターニングされたレジスト膜33を形成する。
【0108】
次に、図4(c)に示すように、レジスト膜33を保護膜として、銅箔の露出した部分をエッチング液でエッチングし、信号配線34を形成する。このとき、露出した銅箔31が完全にエッチングされたエポキシ面は粗面化した銅箔の跡が残り粗面となっている。
【0109】
別のパターンで処理された銅箔積層板と銅箔面同士を対向させ樹脂で固定することで基本構造の完成となる。すなわち、図4(d)に示すように、基板30上に樹脂35をコーティングする。一方、同様の方法で形成した信号配線36を有する基板37上にも樹脂38をコーティングする。そして、基板30、37を樹脂35,38を介して、パターン整合させながら、加圧することにより接合し、または貼り合わせる。
【0110】
対向面に介在する樹脂35、38は分極基のほとんどないエポキシ、ビスマレイドトリアジン、ポリイミド、フッ素系樹脂(たとえばフローレン)、ベンゾサイクロブティーン(BCB)などである。
【0111】
本発明のポイントである表皮効果による抵抗増大を最小にするためには、信号配線34、36の表面を平滑にすることが重要である。そのためには、銅箔31の表面については粗面化を行わず、基板30、37の表面のみを粗面にする。たとえば、基板表面をあらかじめケミカル処理するかスパッタ処理して基板表面を分子構造的に荒らしておけば、樹脂35、38との良い接着性が得られる。
【0112】
あるいは、図4(c)に示した工程において、レジスト膜33をマスクとして選択的にスパッタ処理を行い、信号配線34、36の表面の平滑性を維持しながら、基板表面のみを粗面にしてもよい。
【0113】
すなわち、平滑な銅配線と樹脂35、38との接合はあまり期待できないが、銅箔除去のエポキシ表面の粗面に上記樹脂が浸入し、アンカー効果で強力に接着される。金属と有機樹脂のように結合形態の異なる材料同士でなく樹脂・樹脂の接続は樹脂プライマーの分子量を小さくすると、硬化されている樹脂内に分子の頭が侵入し、異種材料間より一般に接合強度が強いものである。特に粗面化した樹脂との上記効果は大きいといえる。これにより、平滑銅界面の弱い接着力を十分に補償することができる。
【0114】
対向界面に挿入する樹脂35、38の形態として、塗布(スクリーン塗布、浸漬塗布、電気泳動塗布などを含む)、蒸着、フィルム貼り付けなどで行うことができ、材料の選択を優先して、種々の手法で対応できる利点がある。次いで、この基板にビアホールを開けめっきなどでペア線路の導通をとり単位ユニットを完成させる。
【0115】
樹脂35、36の量は十分制御された量が基板30、37の両面にコーティングされるが、加圧を途中で止めるため、スペースの中心部分に原子または分子レベルの微小な空隙が残存することになる。この空隙の信頼度における問題、tanδの増大の問題を解消するため、この作業そのものをメタン、エタンなどの分極していない分子で、分子半径の大きな液化温度の高いガス中で行い、空隙にはこのガスが充満している構造を提案する。
【0116】
分子構造の大きなガスは充填樹脂への拡散速度が遅く、もし空隙に水分が進入してもガス圧が高くなるだけで、侵入を防ぐことができる。いわゆる保存形態の王道である窒素封入保存の形となる。なお、空気は、分極していない気体であるが、通常、空気に含まれる水分H2Oは分極しているためをこれを除去した空気が適している。
【0117】
具体的な対向面ギャップ、すなわち対向する信号配線34、36の間隔は、1μmから5μmであり、配線の厚みは3μmから5μmである。対向面ギャップに介在された絶縁物の誘電率により異なるが、信号配線幅は5μmから20μm程度である。この寸法加工は配線の厚みが比較的薄いため容易であることが判明しよう。
【0118】
特性インピーダンスを正確に制御するためには信号配線34、36のパターンずれやギャップのばらつきは許せない。ずれの制御は軟X線投影装置でミクロンオーダーで整合させる。そして、ある標準パターンの容量測定値をモニターしながら加圧を進め、整合した時に静止させる。次いで、樹脂35、38が熱硬化樹脂であれば硬化をさせ、熱可塑性樹脂であれば冷却して固める。引き続いて、この対向ペア基板を単位として、多層の積層を従来のプリプレーグで行い、スルーホールを穿った後、めっきなどで導通を取り、多層配線の構造を完成させる。この構造については後に詳しく説明する。
【0119】
次に、第2の実施形態について、図5を参照しながら説明する。第1の実施形態では、絶縁物24が全体に充填されている構造であるため、絶縁物としてtanδの小さい材料を採用したとしても気体よりは一般に悪い。そこで、本実施形態の配線基板においては、誘電損失にとって最も支配的な領域、すなわち電磁界エネルギー最も高い領域である対向面ギャップ間に気体を封入したものである。
【0120】
図5において、40は、第1の基板、41は、第2の基板である。第1及び第2の基板40、41は、たとえばエポキシ樹脂などから成るプリント基板であるが、これに限らず、その他の基板、たとえば表面に絶縁膜を有する半導体基板であってもよい。
【0121】
42は、第1の基板の一主面上に形成された第1の信号配線、43は、第2の基板の一主面上に形成された第2の信号配線である。第1及び第2の信号配線42、43は、信号配線ペアを成している。信号配線ペアには高周波信号として、たとえばドライバ回路などの信号源から相補信号が供給される。
【0122】
また、たとえば、一方の信号配線線は信号線であり、他方の信号配線は参照線として機能する。本実施形態において絶縁物44は、隣接する信号配線ペア間に部分的に充填される。第1及び第2の信号配線42、43と絶縁物44とによって囲まれた領域、すなわち対向面ギャップ45には、気体が封入されているものである。ここで、気体は、非分極性の気体であって、たとえばヘリウム、アルゴン、メタン、エタン、または少なくとも水分が除去された空気である。
【0123】
かかる構成によれば、第1及び第2の信号配線の対向面間が気体であるため、隣接する信号配線ペア間に充填された絶縁物のtanδが多少大きくてもフリンジ効果しか損失にならず、この問題は無視できる。
【0124】
また、第1の実施形態において開示したその他の構成が、本実施形態についても同様に適用することができることは言うまでもない。その代表的なものを挙げれば、たとえば、表皮効果による抵抗増大を最小にするための構成として、第1及び第2の信号配線42、43の表面の凹凸を表皮厚みより小さくする点である。
【0125】
また、隣接する信号配線ペア間の隣接干渉を無くすための構成として、第1及び第2の信号配線42、43の間隔をt、第1及び第2の信号配線の幅をa、隣接する信号配線ペアの間の間隔をbとすると、b/(a+t)>2 なる関係が成り立つように配置する点である。
【0126】
さらに、絶縁物44としては、分極基のほとんど無い樹脂であり、たとえばエポキシ、ビスマレイドトリアジン、ポリイミド、フッ素系樹脂(たとえば、フローレン)、ベンゾサイクロブティーン(BCB)などがある点である。
【0127】
次に、本実施形態の配線基板の製造方法について説明する。たとえば、1つの製造方法は、図4を用いて説明した製造方法と比較すると、ペア線路間の樹脂固定の方法が代わるだけである。信号配線42、43をよけて樹脂44をコーティングすることで完成させることができる。第1及び第2の基板40,41を接合するときは、対向面ギャップ45の間隔を決めるため、部分的にコーティングされた樹脂44は横に広がる余地を残さなければならない。したがって、線間充填剤である樹脂44のコーティングは、信号配線42、43の端から離れた所になされる。そして、第1及び第2の基板40、41を樹脂44を介して圧着するときには、樹脂44は横に広がり、隣接する信号配線ペア間に充填される。
【0128】
もう1つの製造方法は、めっき活性化した基板40、41に感光性ドライフィルムを接合する。この感光性ドライフィルムをパターニングし、金属配線する部分に溝を開口する。無電解銅めっきを堆積し、感光性ドライフィルムの表面に対して必要な寸法まで積み上げる。これにより、第1及び第2の信号配線42、43が形成される。レジストフィルムに接着性のない時はめっき加工後のレジストフィルムの表面に接着剤を転写方などで薄く転写する。
【0129】
その後、メタンやエタンガスなどの分極のない気体中で両面を接着させ完成する。レジストフィルムや接着剤のtanδが多少大きくても対向面ギャップ45に気体が封入されているため、フリンジ効果分しか損失とならずこの問題は無視できる。理由は特性インピーダンスが小さい配線であれば、相対対向面の面積が大きいためである。
【0130】
次に、第3の実施形態について、図6を参照しながら説明する。本実施形態は、第2の実施形態と比較すれば、基本的に絶縁物の介在面積が異なるだけである。空間が広いか狭いかの差である。
【0131】
図において、50は、第1の基板、51は、第2の基板である。第1及び第2の基板50、51は、たとえばエポキシ樹脂などから成るプリント基板であるが、これに限らず、その他の基板、たとえば表面に絶縁膜を有する半導体基板であってもよい。
【0132】
52は、第1の基板の一主面上に形成された第1の信号配線、53は、第2の基板の一主面上に形成された第2の信号配線である。第1及び第2の信号配線52、53は、信号配線ペアを成している。信号配線ペアには高周波信号として、たとえばドライバ回路などの信号源から相補信号が供給される。また、たとえば、一方の信号配線は、信号線であり、他方の信号配線は参照線として機能する。
【0133】
絶縁物54は、隣接する信号配線ペア間であって信号配線ペアの端から離れた位置に部分的に形成されており、第1及び第2の信号配線52、53の対向面ギャップ55と絶縁物54とによって囲まれた領域には、気体が封入されているものである。これにより、信号配線ペアのフリンジ効果も含めて誘電損失を無くすことができる。また、後に説明するが、第2の実施形態に比して、その構造上、信号配線ペア間の距離、すなわち対向面ギャップ55の距離をコントロールしやすいという利点を有する。
【0134】
また、第1の実施形態において開示したその他の構成が、本実施形態についても同様に適用することができることは言うまでもない。その代表的なものを挙げれば、たとえば、表皮効果による抵抗増大を最小にするための構成として、 第1及び第2の信号配線45、53の表面の凹凸を表皮厚みより小さくする点である。
【0135】
また、隣接する信号配線ペア間の隣接干渉を無くすための構成として、第1及び第2の信号配線52、53の間隔をt、第1及び第2の信号配線の幅をa、隣接する信号配線ペアの間の間隔をbとすると、b/(a+t)>2 なる関係が成り立つように配置する点である。さらに、絶縁物54としては、分極基のほとんど無い樹脂であり、たとえばエポキシ、ビスマレイドトリアジン、ポリイミド、フッ素系樹脂(たとえば、フローレン)、ベンゾサイクロブティーン(BCB)などがある点である。
【0136】
次に、本実施形態の配線基板の製造方法について説明する。第2の実施形態と比較すれば、基本的には、樹脂の介在面積が小さいことである。樹脂の横に広がることを考慮して、接合時に第1及び第2の信号配線52、53の端との間に空間が生じるよう樹脂のコーティングを行わなければならない。
【0137】
また、第2の実施形態においては、信号配線52、53をめっきにより形成する場合は、めっき厚みの制御が難しいという欠点を有するが、これを解決するため、感光性フィルムレジストなどでコラム(絶縁物54)を作るとよい。正確な対向面ギャップ55のスペースを得るためにコラムの高さを可変とする。すなわち、めっきの厚みに応じてコラムの高さを変える。コラムの接着には接着剤を転写方などで薄く転写してもよい。なお、基板50、51を絶縁物54を介して接合する作業は、メタンやエタンガスなどの分極のない気体中で行う。
【0138】
次に、第4の実施形態について、図7を参照しながら説明する。スタックト・ペア線路において対向面ギャップが数μmであることから第1、第2、第3の実施形態のいずれにおいても加工上の問題がある程度存在する。そこで、本実施形態では、有機物を蒸着することで対向面ギャップを正確に制御するものである。
【0139】
図7において、60は、第1の基板、61は、第2の基板である。第1及び第2の基板60、61は、たとえばエポキシ樹脂などから成るプリント基板であるが、これに限らず、その他の基板、たとえば表面に絶縁膜を有する半導体基板であってもよい。
【0140】
62は、第1の基板の一主面上に形成された第1の信号配線、63は、第2の基板の一主面上に形成された第2の信号配線である。第1及び第2の信号配線62、63は、信号配線ペアを成している。信号配線ペアには高周波信号として、ドライバ回路などの信号源から相補信号が供給される。また、たとえば、一方の信号配線は、信号線であり、他方の信号配線は参照線として機能する。
【0141】
64は、有機物を蒸着して成るコーティング層であり、第1及び第2の信号配線62、63上を含む第1及び第2の基板60、61上に形成され、このコーティング層64が第1及び第2の信号配線62、63上で接合される。このため、対向面ギャップ65の間隔は、コーティング層の厚みによって決まる。
【0142】
そして、隣接する信号配線ペア間には、配線間空間66が生じ、この配線間空間65には気体が封入されている。ここで、気体は、非分極性の気体であって、たとえばヘリウム、アルゴン、メタン、エタン、または少なくとも水分が除去された空気である。かかる構成によれば、コーティング層64の厚みによって、信号配線ペア間の距離を決定しているので、そのコントロールが容易である。コーティング層64としては、tanδが小さい材料を採択することが望ましい。
【0143】
また、第1の実施形態において開示したその他の構成が、本実施形態についても同様に適用することができることは言うまでもない。その代表的なものを挙げれば、たとえば、表皮効果による抵抗増大を最小にするための構成として、第1及び第2の信号配線62、63の表面の凹凸を表皮厚みより小さくする点である。
【0144】
隣接する信号配線ペア間の隣接干渉を無くすための構成として、第1及び第2の信号配線62、63の間隔をt、第1及び第2の信号配線の幅をa、隣接する信号配線ペアの間の間隔をbとすると、b/(a+t)>2 なる関係が成り立つように配置する点である。
【0145】
次に、本実施形態の配線基板の製造方法について説明する。第1の実施形態において図4を用いて説明した製造方法と同様にして、第1及び第2の信号配線62、63を形成した後、対向ペア線路の間隔、すなわち対向面ギャップ65の間隔を1μmから5μmに制御するための手法で、パリレンなどの蒸着しやすい樹脂を蒸着し接合する。接合の作業は、メタンやエタンガスなどの分極のない気体中で行う。そこで、配線間空間66が開くことになるが、コーティング層64のtanδが小さければ原理的な問題はない。
【0146】
この手法の発展として、蒸着樹脂を硬化してコーティング層64とした後、第1の実施形態において図4を用いて説明した手法を取ることができる。
【0147】
すなわち、コーティング層64上にさらに樹脂を塗布し、加圧により基板間の接合を行う。その加圧条件を整えれば、対向面ギャップ65には、ほとんど塗布樹脂の痕跡が残らないで、実質的にコーティング層64の厚みによって、対向面ギャップ65の間隔を正確に制御することができることも特許の範囲である。
【0148】
また、パリレン蒸着以外の方法として希釈な有機スペーサーを溶かした溶液中に浸漬し、これを乾燥重合するという方法、スピンコートする方法なども考えられる。
【0149】
その他の製法として、上記の製造方法の変形であるが、ポリイミドやポリエステルのフィルムに銅箔を接着し、第1の実施形態において図4を用いて説明した方法で銅をパターニングし、TABのような構造を作る。対向パターンのフィルムを対向して貼り合わせる際に、薄くコーティングし重合した樹脂をスペーサーにして接着樹脂を介して接着樹脂が銅配線スペーサー部からすべて逃げるように曲率の大きなローラーで接合していくという方法も有効な製法である。この場合はリール・ツー・リールのプロセスが採用できる。
【0150】
次に、第5の実施形態について、図8を参照しながら説明する。第1〜第4の実施形態で説明した配線基板をユニットとして、多層配線を有した配線基板を構成したものである。当然、各層の配線はスタックト・ペア線路の構造を成している。
【0151】
図8は、3層配線構造の配線基板の一例を示している。第1、第2、第3の基板70、71、72は、絶縁層73、74を介して接合されている。第1及び第2の基板70、71の間には、第1層の信号配線ペアとして、信号配線75、76が形成されており、第2、第3の基板71、72の間には第2層の信号配線ペアとして、信号配線77、78が形成され、第3の基板72上には最上層の配線として、接続パッド79が形成されている。信号配線75、76及び信号配線77、78は、平行な信号配線ペアを成している。
【0152】
各層の信号配線ペア間の接続は、各基板を貫通して形成された埋め込みビア、あるいは各基板及び各層の絶縁層を貫通して形成された埋め込みビアを介してなされる。たとえば、第1層の信号配線75、76と第2層の信号配線77、78との接続は、埋め込みビア80を介してなされる。
【0153】
埋め込みビア部には必ずビアランド81がある。ビアランド81は、配線から導出され、ビアランド81は信号配線に比して幅広であり、その内部で埋め込みビア80が形成されているものとする。
【0154】
図9は、各層の信号配線間を埋め込みビアを介して接続した構造を示す概略斜視図である。76は第1層の信号配線であり、77は第2層の信号配線である。これらの信号配線は基板71(不図示)によって分離されているが、それぞれの配線から導出されたビアランド81上に埋め込みビア80を形成することによって接続がなされる。
【0155】
第1層の信号配線75、76と第3層の接続パッド79との接続、第2層の信号配線77、78と第3層の接続パッド79との接続も同様になされる。そして、接続パッド79を介して集積回路チップが配線基板上に搭載される。
【0156】
ここで、基板70、71、72は厚いとビアホールの形成が困難であるばかりでなく、ビアの高さによる高周波伝送乱れの原因となるため、基板70、71、72の厚みは望むらくは10μm程度のものが望ましい。このように薄いものは剛性が強いものでなければならないため、3次元ネットワークの密な樹脂が望ましいが、ガラス板も候補に上がる。
【0157】
ガラス板は薄ければフレキシブルで割れることはない。コンピュータボードであれば、対向面を1セットとして、4層から6層に積層し、全体として100μmの厚みとなろう。その時のシリコンLSIチップは50μm以下の厚みのものが実装されよう。これも特許の範囲に入る構成である。
【0158】
なお、第1〜第4の実施形態において開示したその他の構成が、本実施形態の各層の配線構造についても同様に適用することができることは言うまでもない。その代表的なものを挙げれば、たとえば、表皮効果による抵抗増大を最小にするための構成として、第1層の信号配線75、76、第2層の信号配線77、78の表面の凹凸を表皮厚みより小さくする点である。
【0159】
隣接する信号配線ペア間の隣接干渉を無くすための構成として、たとえば、信号配線75、76の間隔をt、第1及び第2の信号配線の幅をa、隣接する信号配線ペアの間の間隔をbとすると、b/(a+t)>2 なる関係が成り立つように配置する点である。
【0160】
絶縁層73、74として適した材料は、分極基のほとんど無い樹脂であり、たとえばエポキシ、ビスマレイドトリアジン、ポリイミド、フッ素系樹脂(たとえば、フローレン)、ベンゾサイクロブティーン(BCB)などがある。
【0161】
本実施形態の製造方法については、第1〜第4の実施形態において説明したものを適用できるが、補足をすれば、上記のような対向ペア基板を単位として、多層の積層構造を従来のプリプレーグで行い、ビアホールを穿った後に、めっきなどで導通を図り、図8の構造を完成させることである。
【0162】
次に、上述のスタックト・ペア線路と集積回路チップ(ICチップ)を搭載した配線基板を説明する。この種の配線基板には、第1〜第5の実施形態において開示した配線基板の構造、その製造方法のすべての内容が適用できるものである。図10は、かかる配線基板の第1例を示す概念図である。
【0163】
図10において、90は配線基板、91は配線基板90に形成された等長平行配線された信号配線92、93からなる信号配線ペアである。また、94は、配線基板90に形成された正の電源電圧VDDを入力するための電源電圧入力端子、95は、配線基板に形成された接地電圧VSSを入力するための接地電圧入力端子である。
【0164】
また、96は配線基板90に形成された等長平行配線からなる電源配線97及び接地配線98からなる電源・接地配線ペアであり、この電源・接地配線ペア96は、その特性インピーダンスを信号配線ペアの特性インピーダンスと同一とされている。
【0165】
また、99は配線基板90に搭載された集積回路チップ(たとえば、CPUチップ)であり、この集積回路チップ99は、その電源電圧入力端子99Aを電源配線97に接続され、その接地電圧入力端子99Bを接地配線98に接続され、その信号出力端子99C、99Dをそれぞれ信号配線92,93の一端に接続されている。
【0166】
また、集積回路チップ99において、100は内部回路(図示せず)から与えられる送信ディジタル信号TSを相補送信ディジタル信号CS、/CSに相補信号化し、これら相補送信ディジタル信号CS、/CSを信号出力端子99C、99Dを介して信号配線92、93に出力する差動ドライバである。また、差動ドライバ100において、101は非反転のドライバ(ノンインバータ)、102はインバータである。
【0167】
また、103は配線配線基板90に搭載された集積回路チップで(たとえば、メインメモリ・チップ)あり、集積回路チップ103は、その信号入力端子103A、103Bをそれぞれ信号配線92,93の他端に接続されている。
【0168】
また、集積回路チップ103において、104は信号配線92、93を伝送されてくる相補送信ディジタル信号CS、/CSを受信して送信ディジタル信号TSに対応する受信ディジタル信号RSを内部回路(図示せず)に対して出力する差動レシーバである。
【0169】
すなわち、上記の配線基板は、信号配線ペア91、電源・接地配線ペア96などを有する配線基板に、さらに集積回路チップ99、103などを搭載して電子装置、もしくはディジタルシステムを構成したものである。
【0170】
ここで、信号配線ペア91、電源・接地配線ペア96は、第1〜第4の実施形態によって開示された、2枚の基板間に絶縁物を介して対向配置されたスタックト・ペア線路によって構成することができる。
【0171】
また、信号配線ペア91、電源・接地配線ペア96が多数ある場合、第5の実施形態によって開示された多層配線基板とすることにより、配線の高密度化が可能であり、集積回路チップ99、103をこの多層配線基板に実装することができる。こうして、本発明の配線基板によれば、集積回路チップ99、103の間において、GHz帯のディジタル信号の送信・受信が可能になる。
【0172】
図11は、スタックト・ペア線路と集積回路チップを搭載した配線基板の第2例を示す概念図である。この種の配線基板には、第1〜第5の実施形態において開示した配線基板の構造、その製造方法のすべての内容が適用できるものである。
【0173】
図11において、110は配線基板、111は等長平行配線された信号配線112、113からなる信号配線ペアである。また、114はそれにインピーダンス整合した終端回路である終端抵抗である。115は、カレントスイッチ型の差動ドライバである。すなわち、この配線基板は、信号配線ペア111、終端抵抗114などを有する配線基板に、差動ドライバ115などを有する集積回路チップが搭載されて電子装置、もしくはディジタルシステムが構成されたものである。
【0174】
ここで、信号配線ペア111は、第1〜第4の実施形態によって開示された、2枚の基板間に絶縁物を介して対向されたスタックト・ペア線路によって構成することができる。
【0175】
また、信号配線ペア111が多数ある場合、第5の実施形態によって開示された多層配線基板とすることにより、配線の高密度化が可能であり、差動ドライバ115などを多層配線基板に実装することができる。こうして、本発明の配線基板によれば、差動ドライバ115によってディジタル信号を信号配線ペア111に供給し、GHz帯のディジタル信号の送信が可能になる。
【0176】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その発明の要旨を逸脱しない範囲で変更可能であることは言うまでもない。
【0177】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0178】
本発明の配線基板によれば、第1の基板の一主面上に形成された1以上の第1の信号配線と、第2の基板の一主面上に形成された1以上の第2の信号配線と、前記第1の基板の一主面と前記第2の基板の一主面との間に介在された絶縁物を有し、前記第1及び第2の信号配線とを互いに対向して平行に配置することにより信号配線ペアを成すことで、高周波信号を減衰させることなく高速に伝送することができる。
【0179】
特に、第1及び第2の信号配線の対向面の凹凸の程度は、信号配線ペア上に高周波信号が供給された状態で発生する表皮効果よる表皮厚みより小さくすることにより、表皮効果による抵抗増大を最小にすることができる。
【0180】
また、上記の絶縁物をtanδの小さい材料に特定することにより、誘電損失による配線間リークを極力小さくすることができる。
【0181】
また、信号配線ペアが互いに隣接して形成されている場合において、物理的な寸法を特定することにより、隣接する信号配線ペア間の隣接干渉をほとんど無くすことができ、電磁気エネルギーの損失のない良好な信号配線を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る配線基板の概略断面図である。
【図2】信号配線の対向面の表面の凹凸と表皮厚みとの関係を説明するための概略断面図である。
【図3】2対の信号配線ペア25、26の構成を示す概略断面図である。
【図4】第1の実施形態に係る配線基板の製造方法を示す概略断面図である。
【図5】本発明の第2の実施形態に係る配線基板の概略断面図である。
【図6】本発明の第3の実施形態に係る配線基板の概略断面図である。
【図7】本発明の第4の実施形態に係る配線基板の概略断面図である。
【図8】本発明の第5の実施形態に係る配線基板の概略断面図である。
【図9】各層の信号配線間を埋め込みビアを介して接続した構造を示す概略斜視図である。
【図10】スタックト・ペア線路と集積回路チップ(ICチップ)を搭載した配線基板の第1例を示す概略図である。
【図11】スタックト・ペア線路と集積回路チップ(ICチップ)を搭載した配線基板の第2例を示す概略図である。
【図12】従来例に係る集積回路チップが搭載された配線基板の概略図である。
【図13】信号配線において生じる表皮効果を説明するための概略図である。
【図14】信号配線ペアにおいて生じる表皮効果を説明するための概略図である。
【図15】マイクロストリップ線において生じる表皮効果を説明するための概略図である。
【符号の説明】
20 第1の基板
21 第2の基板
22 第1の信号配線
23 第2の信号配線
24 絶縁物
25、26 信号配線ペア
30 基板
31 銅箔
32 銅張り積層板
33 フォトレジスト
34 信号配線
35 樹脂
36 信号配線
37 基板
38 樹脂

Claims (23)

  1. 粗面化された表面を有する第1の基板と、
    前記第1の基板の表面に形成された1以上の第1の信号配線と、
    粗面化された表面を有する第2の基板と、
    前記第2の基板の表面に形成された1以上の第2の信号配線と、
    前記第1の基板の表面と前記第2の基板の表面との間に介在された絶縁物とを有し、前記第1及び第2の信号配線とを互いに対向して平行に配置することにより信号配線ペアを成すようにし、かつ前記第1及び第2の信号配線の対向面の表面は前記第1及び第2の基板の表面よりも平滑であり、該対向面の表面の凹凸は、前記信号配線ペア上に高周波信号が供給された状態で発生する表皮効果よる表皮厚みより小なることを特徴とする配線基板。
  2. 請求項1に記載の配線基板であって、前記2対以上の信号配線ペアが互いに隣接して形成されている場合において、前記第1及び第2の信号配線の間隔をt、前記第1及び第2の配線の幅をa、隣接する信号配線ペアの間の間隔をbとすると、b/(a+t)>2 なる関係が成り立つように配置されていることを特徴とする配線基板。
  3. 請求項2に記載の配線基板であって、前記信号配線ペアは20Ω以下の特性インピーダンスを有することを特徴とする配線基板。
  4. 請求項1に記載の配線基板であって、前記絶縁物は、前記第1及び第2の基板間の全体に充填されていることを特徴とする配線基板。
  5. 請求項1に記載の配線基板であって、前記絶縁物は、隣接する信号配線ペア間に充填されるとともに、前記第1及び第2の信号配線と前記絶縁物とによって囲まれた領域には、気体が封入されていることを特徴とする配線基板。
  6. 請求項1に記載の配線基板であって、前記絶縁物は、隣接する信号配線ペア間であって、前記信号配線ペアの端から離れた位置に部分的に配置されており、前記第1及び第2の信号配線と前記絶縁物とによって囲まれた領域には、気体が封入されていることを特徴とする配線基板。
  7. 第1の基板の一主面上に形成された1以上の第1の信号配線と、
    第2の基板の一主面上に形成された1以上の第2の信号配線と、前記第1の基板の一主面と前記第2の基板の一主面の間に介在された絶縁物とを有し、前記第1及び第2の信号配線とを互いに対向して平行に配置することにより信号配線ペアを成すようにし、前記絶縁物は、前記第1及び第2の信号配線を含む第1及び第2の基板上にコーティング層として形成され、このコーティング層が第1及び第2の信号配線上で接合され、かつ隣接する信号配線ペア間には気体が封入されていることを特徴とする配線基板。
  8. 請求項5、6、7に記載の配線基板であって、前記気体は、非分極性の気体であることを特徴とする配線基板。
  9. 粗面化された表面を有する複数の基板と、前記複数の基板の間に介在された絶縁層とを有し、前記各基板上に形成された第1の信号配線と第2の信号配線が互いに対向して平行に配置され、多層の信号配線ペアを成しており、各層の信号配線ペア間の接続は、前記各基板を貫通して形成された埋め込みビア、あるいは前記各基板及び前記各層の絶縁層を貫通して形成された埋め込みビアを介してなされ、かつ前記第1及び第2の信号配線の対向面の表面は前記基板の表面よりも平滑であり、該対向面の表面の凹凸は、前記信号配線ペア上に高周波信号が供給された状態で発生する表皮効果よる表皮厚みより小なることを特徴とする配線基板。
  10. 請求項9に記載の配線基板において、前記積層された複数の基板中、最上層の基板上には接続パッドが形成され、この接続パッドは、前記各基板を貫通して形成された埋め込みビア、あるいは前記各基板及び前記各層の絶縁層を貫通して形成された埋め込みビアを介して、前記各層のいずれかの信号配線ペアと接続がなされており、前記接続パッドを介して前記最上層の基板上に電子部品が搭載されていることを特徴とする配線基板。
  11. 請求項9、10に記載の配線基板において、前記埋め込みビアは、前記第1の信号配線、第2の信号配線から導出されたビアランド上に形成されることを特徴とする配線基板。
  12. 請求項1、2、3、4、5、6、7、8、9、10、11に記載の配線基板であって、前記第1及び第2の信号配線に相補信号を供給するドライバ回路を有する第1の集積回路チップと、前記第1及び第2の信号配線上を伝送される相補信号を受信するレシーバ回路を有する第2の集積回路チップが搭載されていることを特徴とする配線基板。
  13. 請求項1、2、3、4、5、6、7、8、9、10、11に記載の配線基板であって、前記絶縁物は、エポキシ、ビスマレイドトリアジン、ポリイミド、ベンゾサイクロブティーン(BCB)、又はフッ素系樹脂から成ることを特徴とする配線基板。
  14. 第1の基板の表面及び第2の基板の表面に銅箔を接合する工程、
    前記第1及び第2の基板上の銅箔上にパターニングされたレジスト膜を形成する工程、
    前記レジスト膜を保護膜として露出された銅箔をエッチングすることで、
    前記第1の基板上に1以上の第1の信号配線を、前記第2の基板上に1以上の第2の信号配線を形成する工程、
    前記レジスト膜をマスクとして選択的にスパッタ処理を行い、前記第1及び第2の基板の表面を粗面化する工程、
    前記第1及び第2の基板上の全面に絶縁物を形成する工程、
    前記第1及び第2の基板を前記絶縁物を介して、前記第1及び第2の信号配線が互いに対向し、かつ平行な信号配線ペアを成すように接合する工程と、を有し、前記第1及び第2の信号配線の対向面の表面は前記基板の表面よりも平滑であり、該対向面の表面の凹凸は、前記信号配線ペア上に高周波信号が供給された状態で発生する表皮効果よる表皮厚みより小なることを特徴とする配線基板の製造方法。
  15. 請求項14に記載の配線基板の製造方法において、各工程中、少なくとも前記第1及び第2の基板を前記絶縁物を介して、前記第1及び第2の信号配線が互いに対向し、かつ平行な信号配線ペアを成すように接合する工程は、非分極性の気体中において行うことを特徴とする配線基板の製造方法。
  16. 請求項14、15に記載の配線基板の製造方法において、前記絶縁物は、エポキシ、ビスマレイドトリアジン、ポリイミド、ベンゾサイクロブティーン(BCB)、又はフッ素系樹脂から成ることを特徴とする配線基板の製造方法。
  17. 請求項14、15に記載の配線基板の製造方法において、前記絶縁物は、熱硬化性樹脂または熱可塑性樹脂から成ることを特徴とする配線基板の製造方法。
  18. 第1及び第2の基板の一主面上に感光性ドライフィルムを接合する工程、
    この感光性ドライフィルムをパターニングし、前記第1及び第2の基板上であって第1及び第2の信号配線を形成する予定領域に第1及び第2の開口部を形成する工程、
    無電解メッキによって前記第1及び第2の開口部に第1及び第2の信号配線を形成する工程、
    非分極性の気体中で、前記第1及び第2の基板を前記第1及び第2の信号配線の間に充填された感光性ドライフィルムを介して、前記第1及び第2の信号配線が互いに対向し、かつ平行な信号配線ペアを成すように接合する工程と、を有することを特徴とする配線基板の製造方法。
  19. 第1の基板上の一主面上に1以上の第1の信号配線を形成する工程、
    第2の基板上の一主面上に1以上の第2の信号配線を形成する工程、
    前記第1及び第2の信号配線の表面を除き、前記第1及び第2の基板の表面を粗面化する工程、
    前記第1及び第2の基板上であって、前記第1及び第2の信号配線の間に部分的に絶縁物からなるコラムを形成する工程、
    前記第1及び第2の基板を前記コラムを介して接合する工程、とを有し、前記第1及び第2の信号配線が互いに対向し、かつ平行な信号配線ペアを成すようにしたことを特徴とする配線基板の製造方法。
  20. 請求項19に記載の配線基板の製造方法において、各工程中、少なくとも前記第1及び第2の基板を前記コラムを介して接合する工程は、非分極性の気体中において行うことを特徴とする配線基板の製造方法。
  21. 第1の基板上の一主面上に1以上の第1の信号配線を形成する工程、
    第2の基板上の一主面上に1以上の第2の信号配線を形成する工程、
    前記第1及び第2の信号配線の表面を除き、前記第1及び第2の基板の表面を粗面化する工程、
    前記第1及び第2の信号配線を含む前記第1及び第2の基板上に有機物を蒸着して成るコーティング層を形成する工程と、
    前記第1及び第2の基板を前記コーティング層を介して接合する工程、とを有し、 前記第1及び第2の信号配線が互いに対向し、かつ平行な信号配線ペアを成すことを特徴とする配線基板の製造方法。
  22. 請求項21に記載の配線基板の製造方法において、各工程中、少なくとも前記第1及び第2の基板を前記コーティング層を介して接合する工程は、非分極性の気体中において行うことを特徴とする配線基板の製造方法。
  23. 請求項15、18、20、22に記載の配線基板の製造方法において、前記非分極性の気体は、ヘリウム、アルゴン、メタン、エタン、又は少なくとも水分が除去された空気であることを特徴とする配線基板の製造方法。
JP2000018167A 2000-01-27 2000-01-27 配線基板及びその製造方法 Expired - Lifetime JP3675688B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000018167A JP3675688B2 (ja) 2000-01-27 2000-01-27 配線基板及びその製造方法
US09/731,933 US6476330B2 (en) 2000-01-27 2000-12-08 Wiring substrate and process for producing the same
TW089128281A TW495955B (en) 2000-01-27 2000-12-29 Method for making a circuit board
KR10-2001-0002307A KR100489846B1 (ko) 2000-01-27 2001-01-16 배선 기판 및 그 제조 방법
DE10103807A DE10103807B4 (de) 2000-01-27 2001-01-29 Verdrahtungssubstrat und Prozess zu seiner Herstellung
US10/228,305 US6630629B2 (en) 2000-01-27 2002-08-27 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000018167A JP3675688B2 (ja) 2000-01-27 2000-01-27 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001210959A JP2001210959A (ja) 2001-08-03
JP3675688B2 true JP3675688B2 (ja) 2005-07-27

Family

ID=18545056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000018167A Expired - Lifetime JP3675688B2 (ja) 2000-01-27 2000-01-27 配線基板及びその製造方法

Country Status (5)

Country Link
US (2) US6476330B2 (ja)
JP (1) JP3675688B2 (ja)
KR (1) KR100489846B1 (ja)
DE (1) DE10103807B4 (ja)
TW (1) TW495955B (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP2002151854A (ja) * 2000-11-15 2002-05-24 Genesis Technology Kk 多層プリント配線板およびその製造方法
US6693348B2 (en) * 2001-06-15 2004-02-17 Ricoh Company, Ltd. Semiconductor device with power supplying unit between a semiconductor chip and a supporting substrate
KR100491385B1 (ko) * 2001-07-04 2005-05-24 닛꼬 긴조꾸 가꼬 가부시키가이샤 적층판용 구리합금박
US6781208B2 (en) * 2001-08-17 2004-08-24 Nec Corporation Functional device, method of manufacturing therefor and driver circuit
US7173322B2 (en) * 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Cofフィルムキャリアテープの製造方法
US20050205972A1 (en) * 2002-03-13 2005-09-22 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and semiconductor device
KR100635353B1 (ko) 2002-04-22 2006-10-17 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 고속 신호 전송 시스템
US7158594B2 (en) * 2002-08-21 2007-01-02 Intel Corporation Receivers for controlled frequency signals
AU2003287116A1 (en) * 2002-12-06 2004-06-30 Igor Anatolievich Abrosimov Strip-line topology for a high speed pcb with low dissipation
JP4192009B2 (ja) * 2003-02-24 2008-12-03 寛治 大塚 電子回路装置
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
US7138716B2 (en) * 2003-06-27 2006-11-21 Intel Corporation Addition of metal layers with signal reallocation to a microprocessor for increased frequency and lower power
US8123927B1 (en) 2003-09-23 2012-02-28 Rockstar Bidco, LP Reduced circuit trace roughness for improved signal performance
US7350292B2 (en) * 2004-03-19 2008-04-01 Hewlett-Packard Development Company, L.P. Method for affecting impedance of an electrical apparatus
US7129417B2 (en) * 2004-04-29 2006-10-31 International Business Machines Corporation Method and structures for implementing customizable dielectric printed circuit card traces
JP4606181B2 (ja) * 2005-01-17 2011-01-05 京セラ株式会社 多層配線基板
JP4540493B2 (ja) * 2005-02-02 2010-09-08 東北リコー株式会社 プリント配線基板
US20070145595A1 (en) * 2005-12-27 2007-06-28 Hall Stephen H High speed interconnect
JP4953684B2 (ja) * 2006-04-25 2012-06-13 京セラ株式会社 配線基板およびそれを用いた電子装置
KR100770832B1 (ko) * 2006-06-29 2007-10-26 삼성전자주식회사 가요성 인쇄회로 기판
KR100833407B1 (ko) * 2006-07-28 2008-05-28 주식회사 풍산마이크로텍 고압 수소 열처리를 이용한 저온 구리 웨이퍼 본딩 방법
KR100988511B1 (ko) * 2006-11-29 2010-10-20 유니마이크론 테크놀로지 코퍼레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5268395B2 (ja) * 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20110036617A1 (en) * 2007-08-03 2011-02-17 Leonid Kokurin Compensating Conductive Circuit
JP5159229B2 (ja) * 2007-09-27 2013-03-06 京セラ株式会社 配線基板の製造方法
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
KR101677076B1 (ko) * 2009-06-05 2016-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 디바이스 및 그 제조 방법
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
KR100987075B1 (ko) 2009-09-17 2010-10-11 삼성탈레스 주식회사 고주파 회로 기판 조립체
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US20110316139A1 (en) * 2010-06-23 2011-12-29 Broadcom Corporation Package for a wireless enabled integrated circuit
JP5577897B2 (ja) * 2010-07-02 2014-08-27 富士通株式会社 電子デバイスとその製造方法
US20120086114A1 (en) * 2010-10-07 2012-04-12 Broadcom Corporation Millimeter devices on an integrated circuit
US8901945B2 (en) 2011-02-23 2014-12-02 Broadcom Corporation Test board for use with devices having wirelessly enabled functional blocks and method of using same
KR101231382B1 (ko) 2011-08-03 2013-02-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
US8928139B2 (en) 2011-09-30 2015-01-06 Broadcom Corporation Device having wirelessly enabled functional blocks
US20150282299A1 (en) * 2014-04-01 2015-10-01 Xilinx, Inc. Thin profile metal trace to suppress skin effect and extend package interconnect bandwidth
CN103929874B (zh) * 2014-04-09 2017-04-19 中国科学院微电子研究所 一种pcb线路板铜线路加工方法
JP6704677B2 (ja) * 2015-03-31 2020-06-03 キヤノン株式会社 固体撮像装置
US9648723B2 (en) 2015-09-16 2017-05-09 International Business Machines Corporation Process of fabricating printed circuit board
KR102410197B1 (ko) * 2017-06-13 2022-06-17 삼성전자주식회사 전송 손실을 줄이기 위한 회로 기판 및 이를 구비한 전자 장치
JP7172211B2 (ja) * 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置
JP6835971B2 (ja) * 2017-08-04 2021-02-24 株式会社フジクラ 多層プリント配線板の製造方法及び多層プリント配線板
CN111557127B (zh) 2018-01-30 2022-12-16 株式会社村田制作所 多层基板和天线元件
CN109887948B (zh) * 2019-03-08 2021-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20210244464A1 (en) * 2020-02-07 2021-08-12 Covidien Lp Electrosurgical instruments and systems including thermal cutting elements
CN112261802B (zh) * 2020-11-04 2021-08-13 生益电子股份有限公司 一种内埋空腔的制作方法及pcb

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1915633A1 (de) * 1969-03-27 1970-10-08 Licentia Gmbh Streifenleitung mit einem bestimmten Wellenwiderstand
NL7110944A (ja) * 1970-08-24 1972-02-28
JPS558835B2 (ja) * 1972-10-27 1980-03-06
US4297542A (en) * 1979-12-19 1981-10-27 Shumway Anthony G Folded circuit switch apparatus having multiple contacts
JPS60248344A (ja) * 1984-05-25 1985-12-09 松下電工株式会社 高周波用金属箔張り積層板
JPH01187910A (ja) * 1988-01-22 1989-07-27 Asahi Kiko Kk コイル用自動テープ巻付機
US5003622A (en) * 1989-09-26 1991-03-26 Astec International Limited Printed circuit transformer
JPH04257287A (ja) * 1991-02-08 1992-09-11 Gurafuiko:Kk プリント配線板
JPH0637412A (ja) * 1992-07-15 1994-02-10 Fujitsu Ltd プリント配線板
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JPH09148739A (ja) * 1995-11-24 1997-06-06 Toray Ind Inc 多層回路板およびその製造方法
JPH10212364A (ja) * 1996-11-26 1998-08-11 Ajinomoto Co Inc 積層板用プリプレグ及びこれを用いたプリント配線板の製造方法
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US6522173B1 (en) * 1998-03-31 2003-02-18 Kanji Otsuka Electronic device
US6245696B1 (en) * 1999-06-25 2001-06-12 Honeywell International Inc. Lasable bond-ply materials for high density printed wiring boards
SE516743C2 (sv) * 1999-06-29 2002-02-26 Ericsson Telefon Ab L M Microbandledarkrets för förlustreducering
JP2001060802A (ja) * 1999-08-19 2001-03-06 Sony Corp 回路素子基板と半導体装置及びその製造方法
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法

Also Published As

Publication number Publication date
DE10103807A1 (de) 2001-10-25
US6476330B2 (en) 2002-11-05
TW495955B (en) 2002-07-21
US20030006063A1 (en) 2003-01-09
DE10103807B4 (de) 2007-04-19
US20010010272A1 (en) 2001-08-02
US6630629B2 (en) 2003-10-07
JP2001210959A (ja) 2001-08-03
KR100489846B1 (ko) 2005-05-17
KR20010077990A (ko) 2001-08-20

Similar Documents

Publication Publication Date Title
JP3675688B2 (ja) 配線基板及びその製造方法
JP3732927B2 (ja) 多層配線基板
JP6885800B2 (ja) 配線基板およびその製造方法
US9210809B2 (en) Reduced PTH pad for enabling core routing and substrate layer count reduction
US5891795A (en) High density interconnect substrate
US5925206A (en) Practical method to make blind vias in circuit boards and other substrates
JP2003174265A (ja) 多層配線回路基板
US8163642B1 (en) Package substrate with dual material build-up layers
KR20120092050A (ko) 배선기판 및 그 제조방법
JPH04234198A (ja) 多層回路装置の製造方法
EP1112672A1 (en) Low-impedance high-density deposited-on-laminate structures having reduced stress
JP4691763B2 (ja) プリント配線板の製造方法
US8188378B2 (en) Interposer and method for manufacturing interposer
KR20210024840A (ko) 인쇄회로기판 및 이의 제조 방법
JP3420126B2 (ja) 両面プリント配線板
JP2012099536A (ja) 配線基板
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP2012033529A (ja) 配線基板
JP3272945B2 (ja) 配線基板の製造方法
US20240237204A1 (en) Wiring substrate
US20240237203A1 (en) Wiring substrate
JPH05299792A (ja) 高周波用回路基板
JPH0542158B2 (ja)
Kikuchi et al. High-performance FCBGA based on ultra-thin packaging substrate
JP2022536272A (ja) プリント回路基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040601

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050426

R150 Certificate of patent or registration of utility model

Ref document number: 3675688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term