[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2022536272A - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP2022536272A
JP2022536272A JP2021571625A JP2021571625A JP2022536272A JP 2022536272 A JP2022536272 A JP 2022536272A JP 2021571625 A JP2021571625 A JP 2021571625A JP 2021571625 A JP2021571625 A JP 2021571625A JP 2022536272 A JP2022536272 A JP 2022536272A
Authority
JP
Japan
Prior art keywords
insulating layer
insulating
cavity
layer
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021571625A
Other languages
English (en)
Inventor
キム,ジェファ
シン,スンヨル
リュウ,ソンウク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190065796A external-priority patent/KR20200139370A/ko
Priority claimed from KR1020190104524A external-priority patent/KR20210024840A/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2022536272A publication Critical patent/JP2022536272A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09445Pads for connections not located at the edge of the PCB, e.g. for flexible circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • H05K3/287Photosensitive compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

実施例に係るプリント回路基板は、第1絶縁層と、前記第1絶縁層の上に配置された第2絶縁層と、前記第1及び第2絶縁層に形成されたキャビティと、を含み、前記キャビティは、前記第2絶縁層に形成された第1部分と、前記第1絶縁層に形成された第2部分を含み、前記第1部分は、第1断面形状を有し、前記第2部分は、前記第1断面形状と異なる第2断面形状を有する。【選択図】図2

Description

実施例は、プリント回路基板に関し、特に素子を実装するためのキャビティを含むプリント回路基板に関するものである。
受動素子と能動素子がプリント回路基板の表面を共有している従来のプリント回路基板とは違って、エンベデッド(Embedded)プリント回路基板(Printed Circuit Board)は、抵抗やキャパシタ等のような素子が基板に内蔵されているので、プリント回路基板の表面に余裕空間を確保することができ、従来のプリント回路基板に比べて配線密度を高めることができ、よりコンパクトな電子機器の開発が可能となる。
また、このようなエンベデッドプリント回路基板は、素子が垂直方向に連結されて配線の長さが多大に減少し、高周波信号を使用する電子機器で寄生効果(Parasitic Effect)によるインピーダンスの発生及び信号遅延等の問題を減らす効果がある。
このような、エンベデッドプリント回路基板の核心技術は、基板内部に素子を内蔵する技術と、前記内蔵される素子と配線回路を精密に連結する技術である。
一般的に、エンベデッドプリント回路基板は、絶縁層を形成した後に素子実装領域を除去するキャビティ形成工程を行う。そして、従来では、前記形成されたキャビティ内に素子を実装し、前記素子が実装された絶縁層の上部及び下部にそれぞれ追加絶縁層を積層する工程を行ってエンベデッドプリント回路基板を製造する。
しかし、上記のようなキャビティ形成工程で多様な問題が発生し、これは製品の信頼性にも影響を及ぼす問題がある。
従って、最近では、プリント回路基板の一番外側の層にICや受動素子を実装して複合的な機能をするSIP(System In Package)が開発されている。
しかし、従来のSIPは、パッケージ内に複数のICや受動素子を1つのモジュールに統合してパッケージの小型化を具現することができるが、多数の層で構成されるので、厚さの限界とパッケージ基板の製作期間が長期かし、生産コストが増加する問題点を有する。
実施例では、新しい構造のプリント回路基板及びその製造方法を提供しようとする。
実施例では、一番外側の絶縁層に素子を実装できる空間を提供して、厚さを減らすことができるプリント回路基板及びその製造方法を提供しようとする。
また、実施例では、一番外側の絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成して、素子を実装するためのキャビティを容易に形成できると共に、キャビティ形成時に発生し得る信頼性問題を解決できるプリント回路基板及びその製造方法を提供しようとする。
また、実施例では、相互異なる物質で構成された一番外側の絶縁層と内部絶縁層の間に異種物質の追加絶縁層を配置して、一番外側の絶縁層と内部絶縁層の間の接着力を改善ことができるプリント回路基板及びその製造方法を提供しようとする。
また、実施例では、内部絶縁層の上のキャビティの境界領域上にパッドを配置して、前記キャビティの形成後で発生する内部絶縁層と前記一番外側の絶縁層の間の剥離問題を解決できるプリント回路基板及びこれを含むパッケージ基板を提供する。
提案される実施例で達成しようとする技術的課題は、以上で言及した技術的課題に制限されるものではなく、以上で言及されていないさらに他の技術的課題は、以下の記載から実施例が属する技術分野で通常の知識を有した者に明確に理解されるだろう。
実施例に係るプリント回路基板は、第1絶縁層と、前記第1絶縁層の上に配置された第2絶縁層と、前記第1及び第2絶縁層に形成されたキャビティとを含み、前記キャビティは、前記第2絶縁層に形成された第1部分と、前記第1絶縁層に形成された第2部分を含み、前記第1部分は、第1断面形状を有し、前記第2部分は、前記第1断面形状と異なる第2断面形状を有する。
また、前記第2絶縁層は、感光性絶縁樹脂を含む。
また、前記第1絶縁層は、非感光性絶縁樹脂を含む。
また、前記第1部分は、第1深さを有し、前記第2部分は、前記第1深さより大きい第2深さを有する。
また、前記第1絶縁層の上部に埋め込まれた第1回路パターンを含み、前記第1深さは、前記第2絶縁層の厚さに対応し、前記第2深さは、前記第1回路パターンの厚さに対応する。
また、前記第1断面形状は、台形形状を含み、前記第2断面形状は、四角形状を含む。
また、前記第1絶縁層を貫通する第1ビアと、前記第2絶縁層を貫通する第2ビアとを含み、前記第1断面形状は、前記第1ビアの断面形状に対応し、前記第2断面形状は、前記第1回路パターンの断面形状に対応する。
一方、実施例に係るプリント回路基板は、第1絶縁層と、前記第1絶縁層の上に配置された第2絶縁層と、前記第1絶縁層の下部に埋め込まれ、下面が前記第1絶縁層の下面と同一平面上に配置される第1回路パターンとを含み、キャビティは、前記第1絶縁層の下面で第1深さをにて形成され、前記第1深さは、前記第1回路パターンの厚さに対応し、前記キャビティの断面形状は、前記第1回路パターンの断面形状に対応する。
一方、実施例に係るプリント回路基板は、第1絶縁層と、前記第1絶縁層の上面の上に配置された第1回路パターンと、前記第1絶縁層の上面の上に前記第1回路パターンを覆って配置され、上部にキャビティが形成された第2絶縁層とを含み、前記第2絶縁層は、前記第1絶縁層の上面の上に配置される第1絶縁パートと、前記第1絶縁パートの上面の上に配置され、前記キャビティが形成された第2絶縁パートとを含み、前記第2絶縁パートは、感光性絶縁樹脂を含み、前記キャビティは、前記第2絶縁パートを貫通して配置される。
また、前記第2絶縁層を貫通して配置されるビアを含み、前記ビアは、前記第1絶縁パートを貫通する第1ビアパートと、前記第2絶縁パートを貫通して配置され、前記第1ビアパートと直接接触する第2ビアパートとを含む。
また、前記キャビティの断面形状は、前記第2ビアパートの断面形状に対応する。
また、前記第1回路パターンの少なくとも一部は、前記キャビティと垂直方向内でオーバーラップする。
一方、実施例に係るプリント回路基板の製造方法は、第1絶縁層を用意し、前記第1絶縁層の上部に埋め込まれる第1回路パターンを形成し、前記第1絶縁層の上面の上に前記第1回路パターンを覆う第2絶縁層を形成し、前記第2絶縁層を貫通するキャビティの第1部分を形成し、前記第1絶縁層の上部に埋め込まれた第1回路パターンのうち前記第1部分を通じて露出したキャビティパターンを除去して前記キャビティの第2部分を形成し、前記第1部分は、第1断面形状を有し、前記第2部分は、前記第1断面形状と異なる第2断面形状を有する。
また、前記第2絶縁層は、感光性絶縁樹脂を含み、前記第1絶縁層は、非感光性絶縁樹脂を含む。
また、前記第1部分は、前記第2絶縁層の厚さに対応する第1深さを有し、前記第2部分は、前記第1深さより大きく、前記第1回路パターンに対応する第2深さを有する。
また、前記第1断面形状は、台形形状を含み、前記第2断面形状は、四角形状を含む。
また、前記キャビティの形成時に、前記キャビティとともに前記第2絶縁層を貫通するビアホールを形成するステップを含み、前記第1断面形状は、前記ビアホールの断面形状に対応し、前記第2断面形状は、前記第1回路パターンの断面形状に対応する。
実施例に係るプリント回路基板は、第1絶縁部と、前記第1絶縁部の上面の上に配置され、第1開口部を含む第2絶縁部と、前記第1絶縁部の下面の下に配置され、第2開口部を含む第3絶縁部とを含み、前記第2絶縁部は、複数の絶縁層のうち一番上部に配置された絶縁層であり、前記第3絶縁部は、前記複数の絶縁層のうち一番下部に配置された絶縁層であり、前記第2及び第3絶縁部は、感光性絶縁樹脂を含む。
また、前記第1絶縁部は、プリプレグを含む。
また、前記第1絶縁部の上面及び下面に配置され、前記第1及び第2開口部を通じて露出するリード部を含む第1回路パターン部と、前記第1絶縁部内に配置された第1ビア部とを含み、前記第1開口部は、前記第1絶縁部の上面に配置されたリード部を露出し、前記第2開口部は、前記第1絶縁部の下面に配置されたリード部を露出する。
また、前記第2絶縁部の上面に配置された第2回路パターン部と、前記第2絶縁部内に配置された第2ビア部と、前記第3絶縁部の下面に配置された第3回路パターン部と、前記第3絶縁部内に配置された第3ビア部とを含み、前記第2及び第3ビア部のうち少なくとも1つは、前記第1ビア部の幅より小さい幅を有する。
また、前記第2及び第3回路パターン部のうち少なくとも1つは、前記第1回路パターン部の線幅より小さい線幅を有する。
また、前記第2及び第3ビア部のうち少なくとも1つは、5um~50umの範囲の幅を有する。
また、前記第1及び第2開口部のうち少なくとも1つは、500~8000umの範囲の幅を有する。
また、前記第1絶縁部と前記第2絶縁部の間に配置された第1接着絶縁層と、前記第1絶縁部と前記第3絶縁部の間に配置された第2接着絶縁層を含み、前記第1及び第2接着絶縁層は、前記第2及び第3絶縁部とは異なる絶縁物質を含む。
また、前記第1及び第2接着絶縁層のうち少なくとも1つは、熱硬化性樹脂を含む。
また、前記第1ビア部は、前記第1及び第2接着絶縁層のうち少なくとも1つを貫通して配置され、前記第2回路パターン部は、前記第1接着絶縁層の上面の上に配置され、前記第3回路パターン部は、前記第2接着絶縁層の下面の下に配置される。
また、前記第1絶縁部の上面に配置された第1回路パターン部は、前記第1開口部を通じて開放される領域の周囲に配置された第1パッドを含み、前記第1絶縁部の下面に配置された第1回路パターン部は、前記第2開口部を通じて開放される領域の周囲に配置された第2パッドを含む。
また、前記第1及び第2パッドのそれぞれは、前記第2及び第3絶縁部のうちいずれか1つによって覆われる第1部分と、前記第1及び第2開口部のうちいずれか1つによって露出する第2部分を含む。
また、前記第1パッドは、前記第1絶縁部の上面に配置されたリード部の周囲を取り囲んで配置され、前記第2パッドは、前記第1絶縁部の下面に配置されたリード部の周囲を取り囲んで配置される。
一方、実施例に係るパッケージ基板は、第1絶縁部と、前記第1絶縁部の上面の上に配置され、第1開口部を含む第2絶縁部と、前記第1絶縁部の下面の下に配置され、第2開口部を含む第3絶縁部と、前記第1絶縁部の上面及び下面に配置され、前記第1及び第2開口部を通じて露出するリード部を含む第1回路パターン部と、前記第1絶縁部を構成する少なくとも1つの絶縁層を貫通して配置される第1ビア部と、前記第2絶縁部の上面に配置された第2回路パターン部と、前記第2絶縁部を貫通して配置される第2ビア部と、前記第3絶縁部の下面に配置された第3回路パターン部と、前記第3絶縁部を貫通して配置される第3ビア部と、前記第1絶縁部の上面に配置されたリード部の上に配置される第1接続部と、前記第1絶縁部の下面に配置されたリード部の下に配置される第2接続部と、前記第1接続部の上に配置され、前記第1開口部を通じて露出する第1素子と、前記第2接続部の下に配置され、前記第2開口部を通じて露出する第2素子とを含み、前記第2絶縁部は、プリント回路基板を構成する複数の絶縁層のうち一番上部に配置された絶縁層であり、前記第3絶縁部は、前記複数の絶縁層のうち一番下部に配置された絶縁層であり、前記第1絶縁部は、プリプレグを含み、前記第2及び第3絶縁部は、感光性絶縁樹脂を含む。
また、前記第1絶縁部と前記第2絶縁部の間に配置され、前記第2及び第3絶縁部とは異なる絶縁物質を含む第1接着絶縁層と、前記第1絶縁部と前記第3絶縁部の間に配置され、前記第2及び第3絶縁部とは異なる絶縁物質を含む第2接着絶縁層を含み、前記第1及び第2接着絶縁層のうち少なくとも1つは、熱硬化性樹脂を含む。
また、前記第1絶縁部の上面に配置された第1回路パターン部は、前記第1開口部を通じて開放される領域の周囲に配置された第1パッドを含み、前記第1絶縁部の下面に配置された第1回路パターン部は、前記第2開口部を通じて開放される領域の周囲に配置された第2パッドを含み、前記第1及び第2パッドのそれぞれは、前記第2及び第3絶縁部のうちいずれか1つによって覆われる第1部分と、前記第1及び第2開口部のうちいずれか1つによって露出する第2部分を含む。
実施例によれば、プリント回路基板の一番外側の絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成する。そして、前記一番外側の絶縁層に素子を実装できるキャビティを形成し、前記形成されたキャビティ内に素子を実装できるようにする。
これによれば、素子がプリント回路基板の一番外側の絶縁層内に少なくとも一部が配置されることで、前記キャビティの深さだけパッケージ基板の全体厚さを減らすことができる。また、実施例によれば、キャビティが形成される絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成することで、露光及び現像を通じて素子を実装するためのキャビティを容易に形成することができ、これによるキャビティ形成時に発生し得る信頼性問題を解決することができる。
また、実施例によれば、絶縁層に埋め込まれる回路パターンの形成時に前記回路パターンと一緒にキャビティパターンを形成する。そして、前記形成されたキャビティパターンを除去して前記絶縁層にキャビティを形成する。これによれば、前記絶縁層を形成する物質により前記キャビティを通じて前記絶縁層内に含まれたガラス繊維が露出する問題を解決することができ、これによる前記キャビティの信頼性を向上させることができる。
また、実施例によれば、感光性絶縁樹脂上に形成されたキャビティの第1部分と、非感光性絶縁樹脂上に形成されたキャビティの第2部分の組合わせにより全体キャビティの深さを容易に調節することができる。
また、実施例によれば、キャビティ形成時に必須的に含まれるレーザー工程やサンドブラストのような工程を除去することができ、これによる製造工程を簡素化させると共に、製造コストを画期的に節減できる。
また、本発明の実施例によれば、一番外側の絶縁層と内部絶縁層の間に異種物質の追加絶縁層を配置する。この時、前記追加絶縁層は、熱硬化性絶縁樹脂で構成することができる。ここで、内部絶縁層を構成するプリプレグ(Prepreg;PPG)と一番外側の絶縁層を構成するPID(感光性絶縁樹脂)が直接接触する場合、前記プリプレグと前記感光性絶縁樹脂の間の物性差によって相互接着力が低下することがある。従って、実施例では、感光性絶縁樹脂とプリプレグの間に熱硬化性絶縁樹脂を追加配置して、前記感光性絶縁樹脂とプリプレグの接着力を高めることができ、これによる製品の信頼性を向上させることができる。
また、本発明の実施例によれば、内部絶縁層の上のキャビティの境界領域上にパッドを配置する。前記パッドは、キャビティが形成される領域の周囲を取り囲んで配置される。この時、前記パッドが存在しない場合、前記キャビティの境界領域上で、感光性絶縁樹脂の下部領域にアンダーカット(under cut)が発生し、これにより、内部絶縁層と前記一番外側の絶縁層の間の剥離問題が発生することがある。そこで、実施例では、前記キャビティの境界領域上にパッドを配置することで、信頼性に弱いアンダーカット問題を解決することができ、これによる製品の信頼性を向上させることができる。
図1は、比較例に係るパッケージ基板を示した図面である。 図2は、第1実施例に係るプリント回路基板を示した図面である。 図3~図9は、図2に図示された第1実施例に係るプリント回路基板の製造方法を工程順に図示した断面図である。 図10は、第2実施例に係るプリント回路基板を示した図面である。 図11~図17は、図10に図示された第2実施例に係るプリント回路基板の製造方法を工程順に示した断面図である。 図18は、第3実施例に係るプリント回路基板を示した図面である。 図19~図23は、図18に図示されたプリント回路基板の製造方法を工程順に示した図面である。 図24は、第4実施例に係るプリント回路基板を示した図面である。 図25は、一実施例に係るパッケージ基板を示した図面である。 図26~図30は、図24に図示されたプリント回路基板を製造工程順に説明するための図面である。 図31は、第5実施例に係るプリント回路基板を示した図面である。 図32は、第6実施例に係るプリント回路基板を示した図面である。 図33は、図32のパッドの平面図である。 図34は、実施例に係るパッドの変形例を示した図面である。
以下、添付された図面を参照して本発明の好ましい実施例を詳細に説明する。
なお、本発明の技術思想は、説明される一部実施例に限定されるものではなく、多様な形態に具現することができ、本発明の技術思想の範囲内であれば、実施例間の構成要素を選択的に結合または置き換えて用いることができる。
また、本発明の実施例で用いられる用語(技術及び科学的用語を含む)は、明白に特定して記述されない限り、本発明が属する技術分野で通常の知識を有した者に一般的に理解できる意味と解釈され、辞書に定義された用語のように一般的に使用される用語は、かかわる技術の文脈上の意味を考慮してその意味を解釈できるだろう。また、本発明の実施例で用いられる用語は、実施例を説明するためのものであり、本発明を制限しようとするものではない。
本明細書において、単数形は、記載上特に限定しない限り複数形も含むことができ、「A及びB、Cのうち少なくとも1つ(または1つ以上)」と記載される場合、A、B、Cで組合せることのできる全ての組合せのうち1つ以上を含むことができる。また、本発明の実施例の構成要素の説明において、第1、第2、A、B、(a)、(b)等の用語を用いることができる。
このような用語は、その構成要素を他の構成要素と区別するためのものであり、その用語によって当該構成要素の本質または順序等が限定されるものではない。ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載された場合、その構成要素は他の構成要素に直接的に連結または接続される場合と、各構成要素の間にさらに他の構成要素が「連結」、「結合」または「接続」される場合を全て含む。
また、各構成要素の「上または下」に形成または配置されると記載される場合、「上または下」は、2つの構成要素が直接接触する場合だけではなく、1つ以上のさらに他の構成要素が2つの構成要素の間に形成または配置される場合も含む。また「上または下」と表現される場合、1つの構成要素を基準として、上側方向だけではなく下側方向の意味も含むことができる。
図1は、比較例に係るパッケージ基板を示した図面である。
以下、図1を参照して比較例に係るプリント回路基板及びこれを含むパッケージ基板を説明する。
パッケージ基板1には、少なくとも1つの素子が実装される。パッケージ基板1に実装される素子は、受動素子及び能動素子のうち少なくとも1つを含む。
パッケージ基板1は、多層構造を有する絶縁層1、前記絶縁層1の表面に配置される回路パターン20、前記絶縁層1を貫通して配置され、相互異なる層の回路パターンを電気的に連結するビア30、前記絶縁層1のうち一番外側に配置された絶縁層の上に配置される保護層40で構成されたプリント回路基板を含む。
この時、回路パターン20は、一番外側に配置された絶縁層の表面のうち素子60、80が実装された領域に配置されたパッドを含む。
そして、前記パッドの上には、素子60、80が実装される。
この時、前記パッドの上には、接続部50、70が配置され、素子60、80は、前記接続部50、70によって前記パッドの上に固定される。
ここで、素子60、80は、インダクタや電源素子等を含む。
一方、上記のような比較例におけるパッケージ基板1は、プリント回路基板の一番外側に配置されたパッドの上に素子60、80が実装される構造を有する。これにより。比較例におけるパッケージ基板1は、一番外側に配置されるパッドの上に素子60、80が実装されるので、パッケージ基板の全体的な厚さが増加する。
即ち、比較例におけるパッケージ基板1の厚さは、プリント回路基板の厚さ、接続部50、70の厚さ及び素子60、80の厚さの和によって決定される。即ち、比較例におけるパッケージ基板1の厚さは、前記プリント回路基板の厚さ以外にも前記素子60、80の厚さに影響を受ける。従って、比較例におけるパッケージ基板は、全体的な厚さが増加することになる。
また、比較例におけるパッケージ基板1は、プリント回路基板の上にキャビティを形成し、前記形成されたキャビティの上に素子を実装することも可能であった。しかし、比較例におけるプリント回路基板は、前記キャビティ形成時にレーザードリルを利用することになるので、これによりキャビティの形成過程でプリント回路基板の信頼性が低下する問題があった。
また、素子60、80のうちには、基板内部に埋め込まれる方式で実装される素子も存在するが、多様な信頼性問題により基板の一番外側に実装しなければならない素子も存在する。この時、比較例のように前記一番外側に実装される素子は、単純にプリント回路基板の一番外側の表面上に配置されたパッドの上に実装される構造を有していた。これにより、比較例におけるパッケージ基板の全体的な厚さは増加した。
即ち、比較例におけるパッケージ基板1は、COレーザードリルを利用してキャビティを形成した後、前記キャビティ内に素子を実装する方式も利用した。しかし、比較例におけるパッケージ基板1は、キャビティ形成時に正確なアラインが困難である。
また、比較例に係るパッケージ基板1は、キャビティ形成工程でPPGのガラス繊維が完全に加工されず残っていることになり、これは素子実装時に、前記素子に損傷をあたえる問題がある。即ち、比較例に係るパッケージ基板1は、レーザードリルを利用してキャビティを形成することで、キャビティ形成工程後に壁面粗さ(wall roughness)によるキャビティ面積の不均一が発生し、これによる素子実装時にダメージが発生する問題がある。
また、比較例に係るパッケージ基板1は、キャビティを製作するためのレーザードリルの使用数により工程コストが増加する問題がある。
また、比較例に係るパッケージ基板1は、レーザードリル工程のためのレーザーストッパー(stopper)が配置されなければならず、前記キャビティ形成が完了した後に前記ストッパーを完全に除去するのが難しい問題がある。即ち、比較例に係るパッケージ基板1は、銅メッキのメッキ偏差があるので前記ストッパーの均一なエッチングが困難であり、これにより前記ストッパーのエッチング時に前記素子と連結される回路パターンが一緒にエッチングされる問題がある。
また、比較例に係るパッケージ基板1は、キャビティ形成時にレーザーやサンドブラストを利用した工程が必須的に含まれ、これによる製造工程が複雑になって製造コストが増加する問題がある。
実施例は、このような問題点を解消するために、複数の素子を1つのプリント回路基板の上に実装できる新しい構造のプリント回路基板及びその製造方法を提供しようとする。
図2は、第1実施例に係るプリント回路基板を示した図面である。
図2を参照すると、プリント回路基板100は、複数の絶縁層110、120を含むことができる。
ここで、実施例におけるプリント回路基板100が絶縁層を基準として2層構造を有するものと図示したが、これに限定されるものではない。
即ち、プリント回路基板100の第1絶縁層110は、複数の層構造を有することができる。例えば、第1絶縁層110は、2層以上の層構造を有することができる。そして、2層以上の層構造を有するそれぞれの第1絶縁層110内にはビアが配置され、それぞれの第1絶縁層110の表面には回路パターンが配置される。
プリント回路基板100は、回路設計を根拠に回路部品を接続する電気配線を配線図形で表現し、これにより、複数の絶縁層110、120の上に電気導体を再現することができる。また、プリント回路基板100は、電気部品と同じ素子を搭載し、これらを回路的に連結する配線を形成することができ、部品の電気的連結機能以外の部品を機械的に固定させることもできる。
複数の絶縁層110、120は、相互積層構造を有する。
好ましくは、複数の絶縁層110、120は、第1絶縁層110及び第2絶縁層120を含むことができる。
実施例におけるプリント回路基板100は、回路パターン層を基準として3層構造を有することができるが、これに限定されるものではない。例えば、実施例におけるプリント回路基板100は、絶縁層の数は増加してもよく、これによる回路パターン層の数も増加することができる。
第1絶縁層110及び第2絶縁層120は、異なる絶縁樹脂で構成することができる。
例えば、第1絶縁層110は、非感光性絶縁樹脂で構成することができる。
具体的に、第1絶縁層110は、ガラスまたはプラスチックを含むことができる。詳しくは、前記第1絶縁層110は、ソーダ石灰ガラス(soda lime glass)またはアルミノケイ酸ガラス等の化学強化/半強化ガラスを含むか、ポリイミド(Polyimide、PI)、ポリエチレンテレフタレート(polyethylene terephthalate、PET)、プロピレングリコール(propylene glycol、PPG)、ポリカーボネート(PC)等の強化或はフレキシブルプラスチックまたはサファイアを含むことができる。
即ち、前記第1絶縁層110は、LCP(Liquid Crystal Polymer)、PPG(FR1,2,3,4)、テフロン(登録商標)、ABF(Ajinomoto build up film)、RCC(Resin Coated Copper)等のような材料を用いることができるが、これに限定されるものではない。一例として、第1絶縁層110は、プリプレグ(PPG)、ABF(Ajinomoto build-up film)、銅箔コーティング樹脂(RCC、Resin Coated Copper)、液晶ポリマー(LCP、Liquid Crystal Polymer)、テフロン(登録商標)のうちのいずれか1つの材料を用いることができる。
また、第1絶縁層110は、剛性を確保するために内部にガラスが含まれてもよい。
第2絶縁層120は、前記第1絶縁層110の上に配置される。前記第2絶縁層120は、前記第1絶縁層110とは違って感光性絶縁樹脂で構成することができる。
例えば、第2絶縁層120は、感光性樹脂フィルムが積層されるか、感光性樹脂ペーストまたは液相が塗布されて形成されてもよい。ここで、一例として、感光性樹脂の材質は、感光性ポリヒドロキシスチレン(PHS)、感光性ポリベンゾオキサゾール(PBO)、感光性ポリイミド(PI)、感光性ベンゾシクロブテン(BCB)、感光性ポリシロキサン、感光性エポキシ、ノボラック(Novolac)樹脂からで選択されたいずれか1つ以上を含むことができる。
また、第2絶縁層120は、エポキシ樹脂、光開始剤、シリコンフィラー(Si filler)及び硬化剤(hardner)を含む感光性絶縁樹脂で構成することができる。
一方、実施例におけるプリント回路基板100は、キャビティCを含む。この時、前記キャビティCは、第2絶縁層120に形成された第1部分C1と、第1絶縁層110に形成された第2部分C2を含むことができる。
実施例におけるキャビティCは、前記第1絶縁層110に形成された第2部分C2と前記第2絶縁層120に形成された第1部分C1の組合わせによって形成されてもよい。
即ち、前記第2絶縁層120に形成された第1部分C1と前記第1絶縁層110に形成された第2部分C2は、連結されて1つのキャビティCを形成することができる。
この時、前記第2絶縁層120に形成された第1部分C1は、露光及び現像等の工程を行って形成することができる。即ち、比較例では、絶縁層の上にキャビティを形成する場合、レーザードリル工程やサンドブラスト工程を行った。これにより、比較例では、レーザードリルやサンドブラスト工程を行う時に回路パターンや絶縁層の表面損傷が発生することがあり、これによる製造工程が複雑になって製造コストが増加した。
反面、実施例における第2絶縁層120は、感光性絶縁樹脂で構成される。これにより、前記第2絶縁層120には露光及び現像工程によって電子部品(図示されない)を実装するためのキャビティCの一部である第1部分C1を形成することができる。この時、前記第1部分C1は、前記第2絶縁層120の上面及び下面を貫通して形成されてもよい。即ち、前記第1部分C1は、前記第2絶縁層120を貫通する貫通ホールであってもよい。
上記のように、実施例では、第2絶縁層120を感光性絶縁樹脂で構成し、前記感光性絶縁樹脂内に露光及び現像等を行って素子を実装するためのキャビティを形成することで、前記キャビティの形成過程で発生する多様な信頼性問題を解決することができ、前記キャビティ内に素子を実装できるようにして、前記キャビティの深さだけパッケージ基板の全体厚さを減らすことができる。
一方、前記第1部分C1は、第1断面形状を有することができる。例えば、前記第1部分C1は、内壁が一定傾斜を有する形状を有することができる。例えば、前記第1部分C1は、台形形状を有することができる。
第1絶縁層110の表面には、内側に陥没したキャビティCの第2部分C2が形成される。
前記キャビティCの第2部分C2は、前記第1部分C1と連結されてもよい。
前記第2部分C2は、前記第1絶縁層110の上面に配置されたリセスであってもよい。
前記第2部分C2は、第2断面形状を有することができる。例えば、前記第2部分C2は、内壁が主面に対して垂直してもよい。例えば、前記第2部分C2は、四角形状を有することができる。
一方、前記キャビティCの第1部分C1は、第1深さを有することができる。そして、前記キャビティCの第2部分C2は、第2深さを有することができる。
前記第1部分C1は、前記第2絶縁層120を貫通して形成されてもよい。これにより、前記第1部分C1が有する第1深さは、前記第2絶縁層120の厚さに対応することができる。
前記第2部分C2は、前記第1絶縁層110の上部に第2深さにて配置されたリセスであってもよい。この時、前記第2部分C2が有する第2深さは、前記第1絶縁層110の上部に埋め込まれた第1回路パターン130の厚さに対応することができる。好ましくは、前記第2部分C2は、前記第1回路パターン130の形成時に、前記第1回路パターン130と一緒に形成されたキャビティパターン(後述される)を除去することによって形成されてもよい。従って、前記第2部分C2の深さは、前記第1回路パターン130の厚さに対応することができる。
例えば、前記キャビティCの第1部分C1が有する第1深さは、前記第2絶縁層120の厚さと同一であってもよい。例えば、前記キャビティCの第2部分C2が有する第2深さは、前記第1回路パターン130の厚さと同一であってもよい。
実施例では、上記のように第1絶縁層110の上部に埋め込まれる第1回路パターン130の形成時に前記第1回路パターン130と一緒にキャビティパターンを形成する。そして、前記形成されたキャビティパターンを除去して前記第1絶縁層110にキャビティの第2部分C2を形成する。この時、前記第1絶縁層110の表面をレーザーやサンドブラストを通じて除去してキャビティを形成する場合、前記第1絶縁層110内に存在するガラスが外部に露出し、前記露出したガラスは、前記キャビティCの信頼性に影響を与えることになる。
反面、実施例では、前記第1絶縁層110を除去するのではなく、前記第1絶縁層110内に配置されたキャビティパターンを除去してキャビティCの一部を形成する。従って、実施例では、前記キャビティを通じて前記絶縁層内に含まれたガラス繊維が露出する問題を解決することができ、これによる前記キャビティの信頼性を向上させることができる。
また、実施例によれば、感光性絶縁樹脂上に形成されたキャビティの第1部分と、非感光性絶縁樹脂上に形成されたキャビティの第2部分の組合わせにより全体キャビティの深さを容易に調節することができる。
また、実施例によれば、キャビティ形成時に必須的に含まれるレーザー工程やサンドブラストのような工程を除去することができ、これによる製造工程を簡素化させると共に、製造コストを画期的に節減できる。
一方、第1絶縁層110及び第2絶縁層120の表面には回路パターン層が配置される。
前記回路パターン層は、前記第1絶縁層110の上部に埋め込まれた第1回路パターン130と、前記第1絶縁層110の下面の下に配置された第2回路パターン140と、前記第2絶縁層120の上面の上に配置された第3回路パターン150を含むことができる。
前記第1回路パターン130は、前記第1絶縁層110の上部に埋め込まれて配置される。即ち、前記第1回路パターン130の上面は、前記第1絶縁層110の上面と同一平面上に位置することができる。
従って、前記第2絶縁層120の下面は、前記第1絶縁層110の上面と接触する領域及び前記第1回路パターン130の上面と接触する領域を含むことができる。
第2回路パターン140は、前記第1絶縁層110の下面の下に突出した構造を有することができる。また、前記第3回路パターン150は、前記第2絶縁層120の上面の上に突出した構造を有することができる。
上記のように、それぞれの絶縁層の表面に配置される第1~第3回路パターン130、140、150は、電気伝導性が高い金属物質からなることができる。このために、前記第1~第3回路パターン130、140、150は、金(Au)、銀(Ag)、白金(Pt)、チタン(Ti)、スズ(Sn)、銅(Cu)及び亜鉛(Zn)から選択される少なくとも1つの金属物質からなることができる。また、第1~第3回路パターン130、140、150は、ボンディング力が優れる金(Au)、銀(Ag)、白金(Pt)、チタン(Ti)、スズ(Sn)、銅(Cu)、亜鉛(Zn)から選択される少なくとも1つの金属物質を含むペーストまたはソルダーペーストからなることができる。好ましくは、前記第1~第3回路パターン130、140、150は、電気伝導性が高く、かつ比較的安価な銅(Cu)からなることができる。
前記第1~第3回路パターン130、140、150は、通常のプリント回路基板の製造工程であるアディティブ法(Additive process)、サブトラクティブ法(Subtractive Process)、MSAP(Modified Semi Additive Process)及びSAP(Semi Additive Process)法等を用いて形成することができ、ここでは詳細な説明を省略する。
一方、それぞれの絶縁層内には、相互異なる層に配置された回路パターンを電気的に連結するビア160、170が配置される。ビア160、170は、それぞれの絶縁層を貫通して配置され、それにより相互異なる絶縁層の表面上に配置された回路パターンを電気的に連結することができる。
このために、ビア160、170は、第1ビア160及び第2ビア170を含むことができる。
第1ビア160は、第1絶縁層110を貫通して配置される。第1ビア170は、第1絶縁層110の上部に配置された第1回路パターン130及び第1絶縁層110の下面に配置された第2回路パターン140を電気的に連結することができる。
第2ビア170は、第2絶縁層120を貫通して配置される。第2ビア170は、第2絶縁層120の上面に配置された第3回路パターン150と前記第1回路パターン130を電気的に連結することができる。
上記のように、第1絶縁層110は、非感光性絶縁樹脂からなることができる。例えば、前記第1絶縁層110は、内部にガラスが含まれたプリプレグからなることができる。
これにより、前記第1ビア160は、第1幅を有することができる。
前記第1ビア160は、プリント回路基板の層間の電気的連結のための通路として、電気的に断絶している層をドリリング(drilling)してビアホールを形成し、前記形成されたビアホールを導電性物質で充填したり、導電物質でメッキして形成されてもよい。
前記第1ビア160を形成するための金属物質は、Cu、Ag、Sn、Au、Ni及びPdから選択されるいずれか1つの物質であってもよく、前記金属物質の充填、無電解メッキ、電解メッキ、スクリーンプリント(Screen Printing)、スパッタリング(Sputtering)、蒸発法(Evaporation)、インクジェット法及びディスペンシングのうちいずれか1つまたはこれらを組合わせた方式を利用することができる。
この時、前記ビアホールは、機械、レーザー及び化学加工のうちいずれか1つの加工方式によって形成することができる。
前記ビアホールが機械加工によって形成される場合には、ミーリング(Milling)、ドリル(Drill)及びルーティング(Routing)等の方式を用いることができ、レーザー加工によって形成される場合には、UVやCOレーザー方式を用いることができ、化学加工によって形成される場合には、アミノシラン、ケトン類等を含む薬品を利用して前記第1絶縁層110を開放することができる。
一方、前記レーザーによる加工は、光学エネルギーを表面に集中させて材料の一部を溶かして蒸発させ、所望の形態を取る切断方法として、コンピュータプログラムによる複雑な形成も容易に加工でき、他の方法では切断しにくい複合材料も加工することができる。
前記レーザー加工ドリルとして、YAG(Yttrium Aluminum Garnet)レーザーやCOレーザーや紫外線(UV)レーザーを利用することが好ましい。YAGレーザーは、銅箔層及び絶縁層を両方とも加工できるレーザーであり、COレーザーは、絶縁層のみを加工できるレーザーである。
この時、前記第1ビア160は、前記説明したように、レーザー加工によって形成されたビアホール内部を金属物質で充填することによって形成され、これにより前記レーザー加工でビアホールを形成できる最小の幅には限界がある。これにより、第1ビア160は、50um~200umの幅を有することができる。例えば、第1ビア160は、70um~100umの範囲の幅を有することができる。
一方、第2ビア170は、感光性絶縁樹脂で構成された第2絶縁層120内に配置される。これにより、前記第2ビア170は、第2絶縁層120を構成する感光性絶縁樹脂を露光及び現像を通じて開放してビアホールを形成し、前記形成されたビアホール内部を金属物質で充填して形成することができる。これにより、前記第2ビア170は、前記第1幅より小さい第2幅を有することができる。例えば、第2ビア170は、15um~50umの範囲を満足する幅を有することができる。例えば、第2ビア170は、20um~35umの範囲を満足する幅を有することができる。
一方、第1絶縁層110の下面には、第1保護層180が配置され、第2絶縁層120の上面には、第2保護層190が配置される。前記第1保護層180は、前記第1絶縁層110の下面に配置され、前記第1絶縁層110の下面を保護することができる。また、第1保護層180は、前記第1絶縁層110の下面に配置された第2回路パターン140の下面の少なくとも一部を覆うように配置される。
また、前記第2絶縁層120の上面には、第2保護層190が配置されるが、これに限定されるものではない。即ち、前記第2保護層190も前記第2絶縁層120と同じ感光性絶縁樹脂で構成される。これにより、前記第2保護層190は選択的に省略されてもよい。ただし、前記第2絶縁層120の上面の上に配置された第3回路パターン150の表面を保護するために、前記第2保護層190は、前記第2絶縁層120の上に選択的に配置される。
前記第1保護層180及び第2保護層190は、絶縁性物質を含むことができる。
前記第1保護層180及び第2保護層190は、回路パターンの表面を保護するために塗布された後加熱して硬化できる多様な物質を含むことができる。前記第1保護層180及び第2保護層190は、レジスト(resist)層であってもよい。例えば、前記第1保護層180及び第2保護層190は、有機高分子物質を含むソルダーレジスト層であってもよい。一例として、前記第1保護層180及び第2保護層190は、エポキシアクリレート系の樹脂を含むことができる。詳しくは、前記第1保護層180及び第2保護層190は、樹脂、硬化剤、光開始剤、顔料、溶媒、フィラー、添加剤、アクリル系のモノマー等を含むことができる。ただし、実施例はこれ限定されるものではなく、前記第1保護層180及び第2保護層190は、フォトソルダーレジスト層、カバーレイ(coverlay)及び高分子物質のうちいずれか1つであってもよい。
前記第1保護層180及び第2保護層190の厚さは、1μm~20μmを有することができる。前記第1保護層180及び第2保護層190の厚さは、1μm~15μmを有することができる。例えば、前記第1保護層180及び第2保護層190の厚さは、5μm~20μmを有することができる。前記第1保護層180及び第2保護層190の厚さが20μmを超過する場合には、プリント回路基板の厚さが増加する。前記第1保護層180及び第2保護層190の厚さが1μm未満である場合には、回路パターンの信頼性が低下する。
実施例によれば、プリント回路基板の一番外側の絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成する。そして、前記一番外側の絶縁層に素子を実装できるキャビティを形成し、前記形成されたキャビティ内に素子を実装できるようにする。
これによれば、素子がプリント回路基板の一番外側の絶縁層内に少なくとも一部が配置されることで、前記キャビティの深さだけパッケージ基板の全体厚さを減らすことができる。また、実施例によれば、キャビティが形成される絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成することで、露光及び現像を通じて素子を実装するためのキャビティを容易に形成することができ、これによるキャビティ形成時に発生し得る信頼性問題を解決することができる。
また、実施例によれば、絶縁層に埋め込まれる回路パターンの形成時に前記回路パターンと一緒にキャビティパターンを形成する。そして、前記形成されたキャビティパターンを除去して前記絶縁層にキャビティを形成する。これによれば、前記絶縁層を形成する物質により前記キャビティを通じて前記絶縁層内に含まれたガラス繊維が露出する問題を解決することができ、これによる前記キャビティの信頼性を向上させることができる。
また、実施例によれば、感光性絶縁樹脂上に形成されたキャビティの第1部分と、非感光性絶縁樹脂上に形成されたキャビティの第2部分の組合わせにより全体キャビティの深さを容易に調節することができる。
また、実施例によれば、キャビティ形成時に必須的に含まれるレーザー工程やサンドブラストのような工程を除去することができ、これによる製造工程を簡素化させると共に、製造コストを画期的に節減できる。
以下では、図2に図示した第1実施例に係るプリント回路基板の製造方法に対して具体的に説明することにする。
図3~図9は、図2に図示された第1実施例に係るプリント回路基板の製造方法を工程順に図示した断面図である。
まず、プリント回路基板の製造方法は、キャリアボードCBのような部材を間に置いて、前記キャリアボードCBの両面で複数のプリント回路基板を同時に製造する工程を行うことができる。図3を参照すると、プリント回路基板の製造方法は、キャリアボードCBを用意し、前記キャリアボードCBの上面及び下面にそれぞれ第1回路パターン130を形成する工程を行うことができる。この時、前記キャリアボードCBの上面及び下面には、第1回路パターン130と一緒にキャビティパターン130Aが形成される。この時、前記キャビティパターン130Aは、前記第1回路パターン130と一緒に形成される。好ましくは、前記キャビティパターン130Aは、前記第1回路パターン130と同じ金属物質からなることができる。
次に、図4を参照すると、前記キャビティパターン130A及び第1回路パターン130が形成されると、前記キャリアボードCBの上面及び下面にそれぞれ第1絶縁層110を形成することができる。この時、前記第1絶縁層110は、上述したように非感光性物質からなることができる。例えば、第1絶縁層110は、プリプレグからなることができる。
そして、前記第1絶縁層110が形成されると、前記形成された第1絶縁層110を加工してビアホールVHを形成することができる。この時、前記第1絶縁層110は、プリプレグから形成され、これにより前記ビアホールVHはレーザー工程によって形成することができる。
次に、図5を参照すると、前記ビアホールVHが形成されると、前記形成されたビアホールVH内部を金属物質で充填して前記第1絶縁層110を貫通する第1ビア160を形成することができる。また、前記第1ビア160の形成と一緒に、前記第1絶縁層110の表面に第2回路パターン140を形成することができる。これにより、前記第1ビア160は、前記第1回路パターン130及び前記第2回路パターン140を電気的に連結することができる。
次に、図6を参照すると、前記キャリアボードCBを基準として上部に形成された基板と下部に形成された基板を分離させることができる。即ち、第1実施例では、前記第1回路パターン130、キャビティパターン130A、第2回路パターン140、第1ビア160及び第1絶縁層110を形成する工程までを、前記キャリアボードCBが配置された状態で前記キャリアボードCBの両面で複数の基板を同時に製造する。
次に、図7を参照すると、前記キャリアボードCBが分離されると、前記第1絶縁層110の上面の上に前記第1絶縁層110の上部に埋め込まれた第1回路パターン130の上面を覆う第2絶縁層120を形成する。
この時、前記第2絶縁層120は、感光性絶縁樹脂からなることができる。
そして、前記第2絶縁層120が形成されると、前記第2絶縁層120の上にビアホールVH及びキャビティCの第1部分C1を形成することができる。
この時、前記ビアホールVH及び前記キャビティCの第1部分C1は、露光及び現像工程等を行って、前記第2絶縁層120の上に同時に形成される。
また、前記キャビティCの第1部分C1は、前記第1絶縁層110の上部に埋め込まれたキャビティパターン130Aと垂直方向内でオーバーラップすることができる。
この時、前記キャビティCの第1部分C1の深さは、前記第2絶縁層120の厚さと同一であってもよい。即ち、前記キャビティCの第1部分C1は、前記第2絶縁層120を貫通して形成されてもよい。従って、前記第1絶縁層110の上部に埋め込まれたキャビティパターン130Aの上面は、前記キャビティCの第1部分C1を通じて露出することができる。
この時、前記キャビティCの第1部分C1は、上記のように感光性絶縁樹脂で構成された第2絶縁層120を露光及び現像をして形成され、これにより、第1断面形状を有することができる。例えば、前記キャビティCの第1部分C1は、内壁が主面に対して一定傾斜を有する台形の断面形状を有することができる。
次に、図8を参照すると、前記第2絶縁層120に形成されたビアホールVH内に金属物質を充填して第2ビア170を形成することができる。
また、前記第2ビア170の形成と一緒に、前記第2絶縁層120の上面に第3回路パターン150を形成する工程を行うことができる。
次に、図9を参照すると、前記キャビティCの前記第1部分C1を通じて露出したキャビティパターン130Aを除去する工程を行うことができる。前記キャビティパターン130Aを除去する工程は、前記キャビティパターン130Aを構成する金属物質をエッチングするエッチング液によって行うことができる。この時、前記第2絶縁層120の上面には、前記第3回路パターン150を保護するマスク(図示されない)が配置され、前記マスクが配置された状態で前記キャビティパターン130Aを除去する工程を行うことができる。
前記キャビティパターン130Aが除去されることで、前記キャビティパターン130Aが配置された領域は、前記キャビティCの前記第1部分C1と連結される第2部分C2を形成し、これにより前記第1部分C1と前記第2部分C2が連結されることで1つのキャビティCを構成することができる。
この時、前記キャビティCの第2部分C2は、第2断面形状を有することができる。即ち、前記第2部分C2は、前記第1部分C1が有する第1断面形状と異なる第2断面形状を有することができる。前記第2断面形状は、前記第1回路パターン130が有する断面形状と同一であってもよい。例えば、前記第2部分C2が有する第2断面形状は、四角形状を有することができる。
前記キャビティCの第2部分C2が形成されると、前記第1絶縁層110の下面及び前記第2絶縁層120の上面にそれぞれ第1保護層180及び第2保護層190を形成することができる。
実施例によれば、プリント回路基板の一番外側の絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成する。そして、前記一番外側の絶縁層に素子を実装できるキャビティを形成し、前記形成されたキャビティ内に素子を実装できるようにする。
これによれば、素子がプリント回路基板の一番外側の絶縁層内に少なくとも一部が配置されることで、前記キャビティの深さだけパッケージ基板の全体厚さを減らすことができる。また、実施例によれば、キャビティが形成される絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成することで、露光及び現像を通じて素子を実装するためのキャビティを容易に形成することができ、これによるキャビティ形成時に発生し得る信頼性問題を解決することができる。
また、実施例によれば、絶縁層に埋め込まれる回路パターンの形成時に前記回路パターンと一緒にキャビティパターンを形成する。そして、前記形成されたキャビティパターンを除去して前記絶縁層にキャビティを形成する。これによれば、前記絶縁層を形成する物質により前記キャビティを通じて前記絶縁層内に含まれたガラス繊維が露出する問題を解決することができ、これによる前記キャビティの信頼性を向上させることができる。
また、実施例によれば、感光性絶縁樹脂上に形成されたキャビティの第1部分と、非感光性絶縁樹脂上に形成されたキャビティの第2部分の組合わせにより全体キャビティの深さを容易に調節することができる。
また、実施例によれば、キャビティ形成時に必須的に含まれるレーザー工程やサンドブラストのような工程を除去することができ、これによる製造工程を簡素化させると共に、製造コストを画期的に節減できる。
一方、上記のような第1実施例に係るプリント回路基板は、下部基板及び上部基板を含むパッケージ基板において、上部基板を構成することができる。例えば、下部基板の上部には電子部品が実装され、前記第1実施例に係るプリント回路基板に対応する上部基板は、前記下部基板の上に付着することができ、これにより前記上部基板に形成されたキャビティC内に前記電子部品の少なくとも一部が配置される。
また、前記第1実施例に係るプリント回路基板100は、キャビティCが感光性絶縁樹脂で構成された第2絶縁層120及び非感光性絶縁樹脂で構成された第1絶縁層110にそれぞれ形成された第1部分C1及び第2部分C2を含んでいた。
これとは違うように、プリント回路基板のキャビティCは、前記第1部分C1及び第2部分C2のうちいずれか1つの部分のみを含んで構成されてもよい。
以下では、前記第2部分C2のみを含むキャビティCを含むプリント回路基板(第2実施例)及び前記第1部分C1のみを含むキャビティCを含むプリント回路基板(第3実施例)に対して説明することにする。
*196
*
図10は、第2実施例に係るプリント回路基板を示した図面である。
*図10を参照すると、プリント回路基板200は、複数の絶縁層210、220を含むことができる。
複数の絶縁層210、220は、相互積層構造を有する。
好ましくは、複数の絶縁層210、220は、第1絶縁層210及び第2絶縁層220を含むことができる。
第1絶縁層210及び第2絶縁層220は、異なる絶縁樹脂から構成されてもよく、同じ絶縁樹脂から構成されてもよい。
例えば、第1絶縁層210は、非感光性絶縁樹脂で構成することができる。
具体的に、第1絶縁層210は、ガラスまたはプラスチックを含むことができる。詳しくは、前記第1絶縁層210は、ソーダ石灰ガラス(soda lime glass)またはアルミノケイ酸ガラス等の化学強化/半強化ガラスを含むか、ポリイミド(Polyimide、PI)、ポリエチレンテレフタレート(polyethylene terephthalate、PET)、プロピレングリコール(propylene glycol、PPG)、ポリカーボネート(PC)等の強化或はフレキシブルプラスチックまたはサファイアを含むことができる。
即ち、前記第1絶縁層210は、LCP(Liquid Crystal Polymer)、PPG(FR1,2,3,4)、テフロン(登録商標)、ABF(Ajinomoto build up film)、RCC(Resin Coated Copper)等のような材料を用いることができるが、これに限定されるものではない。一例として、第1絶縁層210は、プリプレグ(PPG)、ABF(Ajinomoto build-up film)、銅箔コーティング樹脂(RCC、Resin Coated Copper)、液晶ポリマー(LCP、Liquid Crystal Polymer)、テフロン(登録商標)のうちのいずれか1つの材料を用いることができる。
また、第1絶縁層210は、剛性を確保するために内部にガラスが含まれてもよい。
第2絶縁層220は、前記第1絶縁層210の上に配置される。前記第2絶縁層220は、前記第1絶縁層210と同様に非感光性絶縁樹脂からなることができる。また、第2絶縁層220は、前記第1絶縁層210とは違って感光性絶縁樹脂で構成することができる。
一方、実施例におけるプリント回路基板200は、キャビティCを含む。この時、前記キャビティCは、第1絶縁層210に形成されてもよい。
前記キャビティCは、前記第1絶縁層210の下部から上部方向に凹んだリセスであってもよい。
前記キャビティCは、前記第1回路パターン230と同じ断面形状を有することができる。
例えば、前記キャビティCは、内壁が主面に対して垂直してもよい。例えば、前記キャビティCの断面形状は、四角形状を有することができる。
一方、前記キャビティCの深さは、前記第1絶縁層210の下部に埋め込まれた第1回路パターン230の厚さに対応することができる。好ましくは、前記キャビティCは、前記第1回路パターン230の形成時に、前記第1回路パターン230と一緒に形成されたキャビティパターン(後述される)を除去することによって形成されてもよい。従って、前記キャビティCの深さは、前記第1回路パターン230の厚さに対応することができる。例えば、前記キャビティCの深さは、前記第1回路パターン230の厚さと同一であってもよい。
実施例では、上記のように第1絶縁層210の下部に埋め込まれる第1回路パターン230の形成時に前記第1回路パターン230と一緒にキャビティパターンを形成する。そして、前記形成されたキャビティパターンを除去して前記第1絶縁層210にキャビティCを形成する。この時、前記第1絶縁層210の表面をレーザーやサンドブラストを通じて除去してキャビティを形成する場合、前記第1絶縁層210内に存在するガラスが外部に露出し、前記露出したガラスは、前記キャビティCの信頼性に影響を与えることになる。
反面、実施例では、前記第1絶縁層210を除去するのではなく、前記第1絶縁層210内に配置されたキャビティパターンを除去してキャビティCを形成する。従って、実施例では、前記キャビティを通じて前記絶縁層内に含まれたガラス繊維が露出する問題を解決することができ、これによる前記キャビティの信頼性を向上させることができる。
また、実施例によれば、キャビティ形成時に必須的に含まれるレーザー工程やサンドブラストのような工程を除去することができ、これによる製造工程を簡素化させると共に、製造コストを画期的に節減できる。
一方、第1絶縁層210及び第2絶縁層220の表面には回路パターン層が配置される
前記回路パターン層は、前記第1絶縁層210の下部に埋め込まれた第1回路パターン230と、前記第1絶縁層210の上面の上に配置された第2回路パターン240と、前記第2絶縁層220の上面の上に配置された第3回路パターン250を含むことができる。
前記第1回路パターン230は、前記第1絶縁層210の下部に埋め込まれて配置される。即ち、前記第1回路パターン230の下面は、前記第1絶縁層210の下面と同一平面上に位置することができる。
第2回路パターン240は、前記第1絶縁層210の上面の上に突出した構造を有することができる。また、前記第3回路パターン250は、前記第2絶縁層220の上面の上に突出した構造を有することができる。
上記のように、それぞれの絶縁層の表面に配置される第1~第3回路パターン230、240、250は、電気伝導性が高い金属物質からなることができる。このために、前記第1~第3回路パターン230、240、250は、金(Au)、銀(Ag)、白金(Pt)、チタン(Ti)、スズ(Sn)、銅(Cu)及び亜鉛(Zn)から選択される少なくとも1つの金属物質からなることができる。また、第1~第3回路パターン230、240、250は、ボンディング力が優れる金(Au)、銀(Ag)、白金(Pt)、チタン(Ti)、スズ(Sn)、銅(Cu)、亜鉛(Zn)から選択される少なくとも1つの金属物質を含むペーストまたはソルダーペーストからなることができる。好ましくは、前記第1~第3回路パターン230、240、250は、電気伝導性が高く、かつ比較的安価な銅(Cu)からなることができる。
前記第1~第3回路パターン230、240、250は、通常のプリント回路基板の製造工程であるアディティブ法(Additive process)、サブトラクティブ法(Subtractive Process)、MSAP(Modified Semi Additive Process)及びSAP(Semi Additive Process)法等を用いて形成することができ、ここでは詳細な説明を省略する。
一方、それぞれの絶縁層内には、相互異なる層に配置された回路パターンを電気的に連結するビア260、270が配置される。ビア260、270は、それぞれの絶縁層を貫通して配置され、それにより相互異なる絶縁層の表面上に配置された回路パターンを電気的に連結することができる。
一方、第1絶縁層210の下面には、第1保護層280が配置され、第2絶縁層220の上面には、第2保護層290が配置される。前記第1保護層280は、前記第1絶縁層210の下面に配置され、前記第1絶縁層210の下面を保護することができる。また、第1保護層280は、前記第1絶縁層210の下面に配置された第1回路パターン230の下面の少なくとも一部を覆うように配置される。
また、前記第2絶縁層220の上面には、第2保護層290が配置されるが、これに限定されるものではない。即ち、前記第2保護層290も前記第2絶縁層220と同じ感光性絶縁樹脂で構成される。これにより、前記第2保護層290は選択的に省略されてもよい。ただし、前記第2絶縁層220の上面の上に配置された第3回路パターン250の表面を保護するために、前記第2保護層290は、前記第2絶縁層220の上に選択的に配置される。
前記第1保護層280及び第2保護層290は、絶縁性物質を含むことができる。
前記第1保護層280及び第2保護層290は、回路パターンの表面を保護するために塗布された後加熱して硬化できる多様な物質を含むことができる。前記第1保護層280及び第2保護層290は、レジスト(resist)層であってもよい。例えば、前記第1保護層280及び第2保護層290は、有機高分子物質を含むソルダーレジスト層であってもよい。一例として、前記第1保護層280及び第2保護層290は、エポキシアクリレート系の樹脂を含むことができる。詳しくは、前記第1保護層280及び第2保護層290は、樹脂、硬化剤、光開始剤、顔料、溶媒、フィラー、添加剤、アクリル系のモノマー等を含むことができる。ただし、実施例はこれ限定されるものではなく、前記第1保護層280及び第2保護層290は、フォトソルダーレジスト層、カバーレイ(coverlay)及び高分子物質のうちいずれか1つであってもよい。
前記第1保護層280及び第2保護層290の厚さは、1μm~20μmを有することができる。前記第1保護層280及び第2保護層290の厚さは、1μm~15μmを有することができる。例えば、前記第1保護層280及び第2保護層290の厚さは、5μm~20μmを有することができる。前記第1保護層280及び第2保護層290の厚さが20μmを超過する場合には、プリント回路基板の厚さが増加する。前記第1保護層280及び第2保護層290の厚さが1μm未満である場合には、回路パターンの信頼性が低下する。
図11~図17は、図10に図示された第2実施例に係るプリント回路基板の製造方法を工程順に示した断面図である。
まず、プリント回路基板の製造方法は、キャリアボードCBのような部材を間に置いて、前記キャリアボードCBの両面で複数のプリント回路基板を同時に製造する工程を行うことができる。
図11を参照すると、プリント回路基板の製造方法は、キャリアボードCBを用意し、前記キャリアボードCBの上面及び下面にそれぞれ第1回路パターン230を形成する工程を行うことができる。この時、前記キャリアボードCBの上面及び下面には、第1回路パターン230と一緒にキャビティパターン230Aが形成される。この時、前記キャビティパターン230Aは、前記第1回路パターン230と一緒に形成される。好ましくは、前記キャビティパターン230Aは、前記第1回路パターン230と同じ金属物質からなることができる。
次に、図12を参照すると、前記キャビティパターン230A及び第1回路パターン230が形成されると、前記キャリアボードCBの上面及び下面にそれぞれ第1絶縁層210を形成することができる。この時、前記第1絶縁層210は、上述したように非感光性物質からなることができる。例えば、第1絶縁層210は、プリプレグからなることができる。
そして、前記第1絶縁層210が形成されると、前記形成された第1絶縁層210を加工してビアホールVHを形成することができる。この時、前記第1絶縁層210は、プリプレグから形成され、これにより前記ビアホールVHはレーザー工程によって形成することができる。
次に、図13を参照すると、前記ビアホールVHが形成されると、前記形成されたビアホールVH内部を金属物質で充填して前記第1絶縁層210を貫通する第1ビア260を形成することができる。また、前記第1ビア260の形成と一緒に、前記第1絶縁層210の表面に第2回路パターン240を形成することができる。これにより、前記第1ビア260は、前記第1回路パターン230及び前記第2回路パターン240を電気的に連結することができる。
次に、図14を参照すると、前記キャリアボードCBを基準として上部に形成された基板と下部に形成された基板を分離させることができる。即ち、第2実施例では、前記第1回路パターン230、キャビティパターン230A、第2回路パターン240、第1ビア260及び第1絶縁層210を形成する工程までを、前記キャリアボードCBが配置された状態で前記キャリアボードCBの両面で複数の基板を同時に製造する。
次に、図15を参照すると、前記キャリアボードCBが分離されると、前記第1絶縁層210の上面の上に前記第1絶縁層210の上面の上に配置された第2回路パターン240の上面を覆う第2絶縁層220を形成する。
この時、前記第2絶縁層220は、感光性絶縁樹脂から形成されてもよく、非感光性絶縁樹脂から形成されてもよい。
そして、前記第2絶縁層220が形成されると、前記第2絶縁層220の上にビアホールVHを形成することができる。
次に、図16を参照すると、前記第2絶縁層220に形成されたビアホールVH内に金属物質を充填して第2ビア270を形成することができる。
また、前記第2ビア270の形成と一緒に、前記第2絶縁層220の上面に第3回路パターン250を形成する工程を行うことができる。
次に、図17を参照すると、前記第1絶縁層210の下部に埋め込まれたキャビティパターン230Aを除去する工程を行うことができる。前記キャビティパターン230Aを除去する工程は、前記キャビティパターン230Aを構成する金属物質をエッチングするエッチング液によって行うことができる。この時、前記第1絶縁層210の下面には、前記第1回路パターン230を保護するマスク(図示されない)が配置され、前記マスクが配置された状態で前記キャビティパターン230Aを除去する工程を行うことができる。
前記キャビティパターン230Aが除去されることで、前記キャビティパターン230Aが配置された領域は開放され、前記キャビティCを構成することができる。
この時、前記キャビティCの断面形状は、前記第1回路パターン230と同じ断面形状を有することができ、例えば四角形状を有することができる。
前記キャビティCが形成されると、前記第1絶縁層210の下面及び前記第2絶縁層220の上面にそれぞれ第1保護層280及び第2保護層290を形成することができる。
図18は、第3実施例に係るプリント回路基板を示した図面である。
以下では、前記図2及び図10を参照して説明した第1及び第2実施例のプリント回路基板と同じ部分に対しては、その説明を省略することにする。
図18を参照すると、プリント回路基板300は、第1絶縁層310及び第2絶縁層320を含む。
前記第2絶縁層320は、第1絶縁層310の上に配置される。
この時、第1実施例におけるプリント回路基板は、第1絶縁層110の上面には、キャビティCの第2部分C2を形成するために、回路パターンの配置が不可能であった。これにより、前記キャビティCの第2部分C2が形成される部分における回路の密集度が減少した。
これとは違うように、第3実施例では、第1絶縁層310の上面にも回路パターンの形成を可能として回路の密集度を向上させるようにする。
このために、前記第2絶縁層320は、前記第1絶縁層310の上面の上に配置される第1絶縁パート321及び前記第1絶縁パート321の上面の上に配置される第2絶縁パート322を含む。
前記第1絶縁層310の上面には、第2回路パターン340が配置される。この時、前記第2回路パターン340は、キャビティCと垂直方向内でオーバーラップする領域に配置される回路パターン340Aを含むことができる。
この時、前記第1絶縁パート321は、前記第1絶縁層310の上面の上に一定厚さを持って配置され、これにより前記第2回路パターン340、340Aを覆うことができる。即ち、前記第1絶縁パート321の厚さは、前記第2回路パターン340、340Aの厚さより大きくてもよく、これにより前記第1絶縁パート321の上面は、前記第2回路パターン340、340Aの上面より高くてもよい。
第2絶縁パート322は、前記第1絶縁パート321の上面の上に配置される。
そして、プリント回路基板300におけるキャビティCは、前記第2絶縁パート322に形成される。
この時、前記第2絶縁パート322は、感光性絶縁樹脂で構成することができる。これにより、前記キャビティCは、前記第2絶縁パート322を露光及び現像することによって形成されてもよい。これにより、前記キャビティCは、垂直断面形状が台形形状を有することができる。
一方、前記第1絶縁パート321は、感光性絶縁樹脂から形成されてもよく、非感光性絶縁樹脂から形成されてもよい。
この時、前記第1絶縁パート321が非感光性絶縁樹脂で形成される場合、前記キャビティCの形成時に前記第1絶縁パート321は除去されず、これにより前記第2絶縁パート322のみを除去してキャビティCを形成することができる。
ただし、前記第1絶縁パート321が感光性絶縁樹脂で形成される場合、前記キャビティCの形成時に前記第1絶縁パート321は除去される。これにより、前記第1絶縁パート321が感光性絶縁樹脂で形成される場合、前記第2絶縁パート322は、前記第1絶縁パート321が完全硬化した以後に積層される。そして、前記第2絶縁パート322を露光及び現像してキャビティCを形成する場合、前記第1絶縁パート321は完全硬化した状態であるので除去されず、これにより前記第2絶縁パート322のみを除去してキャビティCを形成することができる。
一方、第1絶縁層310内には、第1ビア360が配置され、第2絶縁層320内には、第2ビア370が配置される。
この時、前記第2ビア370は、前記第2絶縁層320の前記第1絶縁パート321を貫通する第1ビアパート371と、前記第2絶縁層320の前記第2絶縁パート322を貫通する第2ビアパート372を含むことができる。
また、前記第1絶縁層310の下面には、第1保護層380が配置され、第2絶縁層320の上面には、第2保護層390が配置される。
図19~図23は、図18に図示されたプリント回路基板の製造方法を工程順に示した図面である。
図19を参照すると、第1絶縁層310を用意し、前記第1絶縁層310の下部に埋め込まれた第1回路パターン330、前記第1絶縁層310の上面に配置された第2回路パターン340及び前記第1絶縁層310を貫通する第1ビア360を形成する。
次に、図20を参照すると、前記第1絶縁層310の上面の上に前記第2絶縁層320の第1絶縁パート321を形成する。
この時、前記第1絶縁パート321は、感光性絶縁樹脂から形成されてもよく、非感光性絶縁樹脂から形成されてもよい。
以後、前記第1絶縁パート321に第1ビアホールVH1を形成する。ここで、前記第1絶縁パート321が感光性絶縁樹脂で形成された場合、前記第1ビアホールVH1は露光及び現像工程等のフォトリソグラフィ工程によって形成することができる。これとは違うように、前記第1絶縁パート321が非感光性絶縁樹脂で形成された場合、前記第1ビアホールVH1はレーザー工程によって形成することができる。
次に、図21を参照すると、前記第1絶縁パート321の上に第2絶縁パート322を形成する。この時、前記第2絶縁パート322は、感光性絶縁樹脂からなることができる。
そして、前記第2絶縁パート322を露光及び現像等の工程を行って、前記第2絶縁パート322に前記第1ビアホールVH1と垂直方向内でオーバーラップした第2ビアホールVH1を形成する。また、前記第2ビアホールVH1の形成時に、前記第2絶縁パート322を貫通するキャビティCを一緒に形成することができる。
次に、図22を参照すると、前記第1及び第2ビアホールVH1、VH2内部を金属物質で充填して第2ビア370を形成することができる。また、前記第2ビア370の形成時に前記第2絶縁層320の上面の上に第3回路パターン350を形成することができる。この時、前記第2ビア370は、前記第1絶縁パート321を貫通して配置された第1ビアパート371及び前記第1ビアパート371と直接連結され、前記第2絶縁パート322を貫通して配置された第2ビアパート372を含むことができる。
また、前記キャビティCは、前記第1絶縁層310の上に配置された第2回路パターン340と垂直方向内でオーバーラップした領域に配置される。ただし、前記第1絶縁層310の上には、第1絶縁パート321が配置され、前記キャビティCは、前記第1絶縁パート321の上に配置された第2絶縁パート322内に形成される。従って、前記第2回路パターン340は、前記第1絶縁パート321によって保護され、前記キャビティCの形成時に発生する信頼性問題を解決することができる。
次に、図23を参照すると、前記第1絶縁層310の下面の下に第1保護層380を形成し、前記第2絶縁層320の上面の上に第2保護層390を形成する。
実施例によれば、プリント回路基板の一番外側の絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成する。そして、前記一番外側の絶縁層に素子を実装できるキャビティを形成し、前記形成されたキャビティ内に素子を実装できるようにする。
これによれば、素子がプリント回路基板の一番外側の絶縁層内に少なくとも一部が配置されることで、前記キャビティの深さだけパッケージ基板の全体厚さを減らすことができる。また、実施例によれば、キャビティが形成される絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成することで、露光及び現像を通じて素子を実装するためのキャビティを容易に形成することができ、これによるキャビティ形成時に発生し得る信頼性問題を解決することができる。
また、実施例によれば、絶縁層に埋め込まれる回路パターンの形成時に前記回路パターンと一緒にキャビティパターンを形成する。そして、前記形成されたキャビティパターンを除去して前記絶縁層にキャビティを形成する。これによれば、前記絶縁層を形成する物質により前記キャビティを通じて前記絶縁層内に含まれたガラス繊維が露出する問題を解決することができ、これによる前記キャビティの信頼性を向上させることができる。
また、実施例によれば、感光性絶縁樹脂上に形成されたキャビティの第1部分と、非感光性絶縁樹脂上に形成されたキャビティの第2部分の組合わせにより全体キャビティの深さを容易に調節することができる。
また、実施例によれば、キャビティ形成時に必須的に含まれるレーザー工程やサンドブラストのような工程を除去することができ、これによる製造工程を簡素化させると共に、製造コストを画期的に節減できる。
図24は、第4実施例に係るプリント回路基板を示した図面である。
図24を参照すると、プリント回路基板は、複数の絶縁層411、412、413、414、415、416、421、422を含むことができる。
この時、複数の絶縁層411、412、413、414、415、416、421、422のうち一部絶縁層411、412、413、414、415、416は、第1絶縁部または内部絶縁層または中間絶縁層または内層ということができ、残りの一部絶縁層421、422は、第2絶縁部/第3絶縁部または外部絶縁層または外側辺絶縁層または上部絶縁層/下部絶縁層または外層ということができる。
以下では、複数の絶縁層411、412、413、414、415、416、421、422を第1~第8絶縁層と区分して説明する。ただし、上述したように複数の絶縁層411、412、413、414、415、416、421、422のうち内部に配置された一部絶縁層411、412、413、414、415、416は、第1絶縁部であり、前記第1絶縁部上に配置された第7絶縁層421を第2絶縁部ということができ、第1絶縁部の下に配置された第8絶縁層422を第3絶縁部ということができる。
また、複数の絶縁層411、412、413、414、415、416、421、422の表面及び内部にはそれぞれ回路パターン及びビアが配置される。
この時、以下では、複数の絶縁層411、412、413、414、415、416、421、422に配置された回路パターンを位置によって第1~第9回路パターンに区分する。ただし、前記複数の回路パターンのうち第1絶縁部の表面上に配置された回路パターンを第1回路パターン部ということができ、第2絶縁部の表面上に配置された回路パターンを第2回路パターン部ということができ、第3絶縁部の表面上に配置された回路パターンを第3回路パターン部ということができる。また、これと同様に、前記複数のビアのうち第1絶縁部内に配置されたビアを第1ビア部ということができ、第2絶縁部内に配置されたビアを第2ビア部ということができ、第3絶縁部内に配置されたビアを第3ビア部ということができる。
プリント回路基板400は、回路設計を根拠に回路部品を接続する電気配線を配線図形で表現し、絶縁層411、412、413、414、415、416、421、422の上に電気導体を再現することができる。また、プリント回路基板400は、電気部品と同じ素子を搭載し、これらを回路的に連結する配線を形成することができ、部品の電気的連結機能以外の部品を機械的に固定させることもできる。
絶縁層411、412、413、414、415、416、421、422は、相互積層構造を有する。
好ましくは、絶縁層411、412、413、414、415、416、421、422は、第1絶縁層411、第2絶縁層412、第3絶縁層413、第4絶縁層414、第5絶縁層415、第6絶縁層416、第7絶縁層421及び第8絶縁層422を含むことができる。
即ち、実施例におけるプリント回路基板400は、回路パターン層を基準として9層構造を有する。従って、実施例におけるプリント回路基板400は、表面に回路パターンが配置されるようにする8層構造の絶縁層411、412、413、414、415、416、421、422を含むことができる。
この時、絶縁層411、412、413、414、415、416、421、422のうち第1絶縁層411、第2絶縁層412、第3絶縁層413、第4絶縁層414、第5絶縁層415及び第6絶縁層416は、内部絶縁層ということができる。また、第7絶縁層421及び第8絶縁層422は、外部絶縁層または一番外側の絶縁層ということができる。
即ち、第7絶縁層421は、内部絶縁層のうち一番上部に配置された第6絶縁層416の上に配置される。
また、第8絶縁層422は、内部絶縁層のうち一番下部に配置された第5絶縁層415の下に配置される。
第1絶縁層411、第2絶縁層412、第3絶縁層413、第4絶縁層414、第5絶縁層415及び第6絶縁層416は、プリプレグを含むことができる。
第7絶縁層421は、プリント回路基板400を構成する複数の絶縁層のうち一番上部に配置される絶縁層であってもよい。第8絶縁層422は、プリント回路基板400を構成する複数の絶縁層のうち一番下部に配置される絶縁層であってもよい。
この時、第7絶縁層421及び第8絶縁層422は、感光性絶縁樹脂を含むことができる。
前記第7絶縁層421及び第8絶縁層422が感光性絶縁樹脂を含む場合、一般的にプリント回路基板の一番外側に配置されるソルダーレジストのような保護層を選択的に削除することができる。
第7絶縁層421及び第8絶縁層422は、第1開口部OR1及び第2開口部OR2をそれぞれ含む。
第7絶縁層421は、第1開口部OR1を含む。前記第1開口部OR1は、第1素子(後述される)が配置される領域の第7絶縁層421を開放して形成することができる。好ましくは、第1開口部OR1は、第6絶縁層416の上に配置された回路パターン437のうち第1素子が実装される領域に配置された第1リード部437aを露出することができる。
第8絶縁層422は、第2開口部OR2を含む。前記第2開口部OR2は、第2素子(後述される)が配置される領域の第8絶縁層422を開放して形成することができる。好ましくは、第2開口部OR2は、第5絶縁層415の下に配置された回路パターン436のうち第2素子が実装される領域に配置された第2リード部436aを露出することができる。
この時、第1開口部OR1及び第2開口部OR2は、第7絶縁層421及び第8絶縁層422を露光及び現像して形成することができる。即ち、比較例では、絶縁層の上にキャビティを形成する場合、一般的にレーザードリル工程を行った。これにより、比較例では、レーザードリルによって絶縁層や回路パターン層の損傷が発生することがあり、正確な位置設定が困難であった。
反面、実施例では、一番外側に配置される第7絶縁層421及び第8絶縁層422を感光性絶縁樹脂で構成する。これにより、第7絶縁層421及び第8絶縁層422には露光及び現像工程によって第1開口部OR1及び第2開口部OR2を形成することができる。そして、第1開口部OR1及び第2開口部OR2は、以降第1リード部437a及び第2リード部436aの上に第1素子及び第2素子を実装するためのキャビティであってもよい。
上記のように、実施例では、一番外側の絶縁層を感光性絶縁樹脂で構成し、前記感光性絶縁樹脂内に露光及び現像等を行って素子を実装するためのキャビティを形成することで、前記キャビティの形成過程で発生する多様な信頼性問題を解決することができ、前記キャビティ内に素子を実装できるようにして、前記キャビティの深さだけパッケージ基板の全体厚さを減らすことができる。
実施例における複数の絶縁層の表面には回路パターン431、432、433、434、435、436、437、438、439が配置される。
好ましくは、第1絶縁層411の上面には、第1回路パターン431が配置される。そして、第1絶縁層411の下面には、第2回路パターン432が配置される。
また、第2絶縁層412の上面には、第3回路パターン433が配置される。第3絶縁層413の下面には、第4回路パターン434が配置される。第4絶縁層414の上面には、第5回路パターン434が配置される。第5絶縁層415の下面には、第6回路パターン436が配置される。第6絶縁層416の上面には、第7回路パターン437が配置される。第7絶縁層421の上面には、第8回路パターン438が配置される。そして、第8絶縁層422の下面には、第9回路パターン439が配置される。
上記のように、それぞれの絶縁層の表面に配置される回路パターン431、432、433、434、435、436、437、438、439は、電気伝導性が高い金属物質からなることができる。このために、前記回路パターン431、432、433、434、435、436、437、438、439は、金(Au)、銀(Ag)、白金(Pt)、チタン(Ti)、スズ(Sn)、銅(Cu)及び亜鉛(Zn)から選択される少なくとも1つの金属物質からなることができる。また、回路パターン431、432、433、434、435、436、437、438、439は、ボンディング力が優れる金(Au)、銀(Ag)、白金(Pt)、チタン(Ti)、スズ(Sn)、銅(Cu)、亜鉛(Zn)から選択される少なくとも1つの金属物質を含むペーストまたはソルダーペーストからなることができる。好ましくは、前記回路パターン431、432、433、434、435、436、437、438、439は、電気伝導性が高く、かつ比較的安価な銅(Cu)からなることができる。
前記回路パターン431、432、433、434、435、436、437、438、439は、通常のプリント回路基板の製造工程であるアディティブ法(Additive process)、サブトラクティブ法(Subtractive Process)、MSAP(Modified Semi Additive Process)及びSAP(Semi Additive Process)法等を用いて形成することができ、ここでは詳細な説明を省略する。
一方、それぞれの絶縁層内には、相互異なる層に配置された回路パターンを電気的に連結するビア441、442、443、444、445、446、446、448、449が配置される。ビア441、442、443、444、445、446、446、448、449は、それぞれの絶縁層を貫通して配置され、それにより相互異なる絶縁層の表面上に配置された回路パターンを電気的に連結することができる。
このために、ビア441、442、443、444、445、446、446、448、449は、第1~第9ビアを含むことができる。
*第1ビア441は、第1絶縁層411を貫通して配置される。第1ビア441は、第1絶縁層411の上面に配置された第1回路パターン431及び第1絶縁層411の下面に配置された第2回路パターン432を電気的に連結することができる。
第2ビア442は、第2絶縁層412を貫通して配置される。第2ビア442は、第2絶縁層412の上面に配置された第3回路パターン433と前記第1回路パターン431を電気的に連結することができる。
第3ビア443は、第3絶縁層413を貫通して配置される。第3ビア443は、第1絶縁層411の下面に配置された第2回路パターン432と第3絶縁層413の下面に配置された第4回路パターン434を電気的に連結することができる。
第4ビア444は、第4絶縁層414を貫通して配置される。第4ビア444は、第2絶縁層412の上面に配置された第3回路パターン433と第4絶縁層414の上面に配置された第5回路パターン435を電気的に連結することができる。
第5ビア445は、第3絶縁層415を貫通して配置される。第5ビア445は、第3絶縁層413の下面に配置された第4回路パターン434と第5絶縁層415の下面に配置された第6回路パターン436を電気的に連結することができる。
第6ビア446は、第6絶縁層416を貫通して配置される。第6ビア446は、第4絶縁層414の上面に配置された第5回路パターン435と第6絶縁層416の上面に配置された第7回路パターン437を電気的に連結することができる。
第7ビア447は、第7絶縁層421を貫通して配置される。第7ビア447は、第6絶縁層416の上面に配置された第7回路パターン437と第7絶縁層421の上面に配置された第8回路パターン438を電気的に連結することができる。
第8ビア448は、第8絶縁層422を貫通して配置される。第8ビア448は、第5絶縁層415の下面に配置された第6回路パターン436と第8絶縁層422の下面に配置された第9回路パターン439を電気的に連結することができる。
この時、上述したように第1絶縁層411、第2絶縁層412、第3絶縁層413、第4絶縁層414、第5絶縁層415及び第6絶縁層416は、プリプレグからなることができる。
これにより、前記第1~第6ビア441、442、443、444、445、446は、第3幅W3を有することができる。
前記第1~第6ビア441、442、443、444、445、446は、プリント回路基板の層間の電気的連結のための通路として、電気的に断絶している層をドリリング(drilling)してビアホールを形成し、前記形成されたビアホールを導電性物質で充填したり、導電物質でメッキして形成されてもよい。
前記第1~第6ビア441、442、443、444、445、446を形成するための金属物質は、Cu、Ag、Sn、Au、Ni及びPdから選択されるいずれか1つの物質であってもよく、前記金属物質の充填は、無電解メッキ、電解メッキ、スクリーンプリント(Screen Printing)、スパッタリング(Sputtering)、蒸発法(Evaporation)、インクジェット法及びディスペンシングのうちいずれか1つまたはこれらを組合わせた方式を利用することができる。
この時、前記ビアホールは、機械、レーザー及び化学加工のうちいずれか1つの加工方式によって形成することができる。
*326前記ビアホールが機械加工によって形成される場合には、ミーリング(Milling)、ドリル(Drill)及びルーティング(Routing)等の方式を用いることができ、レーザー加工によって形成される場合には、UVやCOレーザー方式を用いることができ、化学加工によって形成される場合には、アミノシラン、ケトン類等を含む薬品を利用して前記第1~第6絶縁層411、412、413、414、415、416を開放することができる。
一方、前記レーザーによる加工は、光学エネルギーを表面に集中させて材料の一部を溶かして蒸発させ、所望の形態を取る切断方法として、コンピュータプログラムによる複雑な形成も容易に加工でき、他の方法では切断しにくい複合材料も加工することができる。
前記レーザー加工ドリルとして、YAG(Yttrium Aluminum Garnet)レーザーやCOレーザーや紫外線(UV)レーザーを利用することが好ましい。YAGレーザーは、銅箔層及び絶縁層を両方とも加工できるレーザーであり、COレーザーは、絶縁層のみを加工できるレーザーである。
この時、前記第1~第6ビア441、442、443、444、445、446は、前記説明したように、レーザー加工によって形成されたビアホール内部を金属物質で充填することによって形成され、これにより前記レーザー加工でビアホールを形成できる最小の幅には限界がある。これにより、第1~第6ビア441、442、443、444、445、446は、50um~400umの幅を有することができる。例えば、第1~第6ビア441、442、443、444、445、446は、70um~500umの範囲の幅を有することができる。
一方、第7及び第8ビア447、448は、感光性絶縁樹脂で構成された第7絶縁層421及び第8絶縁層422内に配置される。これにより、第7絶縁層421及び第8絶縁層422は、感光性絶縁樹脂を露光及び現像を通じて開放してビアホールを形成し、前記形成されたビアホール内部を金属物質で充填して形成することができる。これにより、前記第7及び第8ビア447、448は、第2幅W2を有することができる。好ましくは、前記第7及び第8ビア447、448は、第3幅W3より小さい第2幅W2を有することができる。好ましくは、第1~第6絶縁層内に形成されるビアホールは、第7及び第8絶縁層内に形成されるビアホールより大きくてもよい。好ましくは、第7及び第8ビア447、448は、15um~50umの範囲を満足する幅を有することができる。例えば、第7及び第8ビア447、448は、20um~35umの範囲を満足する幅を有することができる。
また、第7絶縁層421の上面に配置される第8回路パターン438と、第8絶縁層422の下面に配置される第9回路パターン439は、第1線幅を有することができる。
そして、第1~第6絶縁層411、412、413、414、415、416の表面上に配置される第1~第7回路パターン431、432、433、434、435、436、437は、前記第1線幅より大きい第2線幅を有することができる。
即ち、感光性絶縁樹脂で構成された第7及び第8絶縁層421、422の表面上には、第1~第6絶縁層411、412、413、414、415、416の表面上に形成される回路パターンより微細な回路パターンの形成が可能である。
一方、第7絶縁層421及び第8絶縁層422には、第1開口部OR1及び第2開口部OR2が形成される。
そして、前記第1開口部OR1及び第2開口部OR2は、前記第7及び第8ビア447、448を形成するために、前記第7絶縁層421及び第8絶縁層422に形成されるビアホールと同時に形成することができる。
前記第1開口部OR1及び第2開口部OR2を通じてオープンされる領域は、500um~8000umの範囲を有することができる。即ち、第1開口部OR1及び第2開口部OR2は、比較例におけるレーザーによって形成されるキャビティの幅よりも小さい幅を有することができる。
一方、第7絶縁層421の上面及び/または第8絶縁層422の下面には保護層450が配置される。保護層450は、第7絶縁層421の表面及び/または第8絶縁層422の表面や第8回路パターン438の表面及び/または第9回路パターン439の表面を保護することができる。
この時、図面上には、前記保護層PLが第8絶縁層422の下面のみに配置されるものと図示されたが、これに限定されるものではない。前記保護層PLは、第7絶縁層421の上面にも配置されてもよく、これと違うように第8絶縁層422にも配置されることなく省略されてもよい。
前記保護層PLは、絶縁性物質を含むことができる。前記保護層PLは、回路パターンの表面を保護するために塗布された後加熱して硬化できる多様な物質を含むことができる。前記保護層PLは、レジスト(resist)層であってもよい。例えば、前記保護層PLは、有機高分子物質を含むソルダーレジスト層であってもよい。一例として、前記保護層PLは、エポキシアクリレート系の樹脂を含むことができる。詳しくは、前記保護層PLは、樹脂、硬化剤、光開始剤、顔料、溶媒、フィラー、添加剤、アクリル系のモノマー等を含むことができる。ただし、実施例はこれに制限されるものではなく、前記保護層PLは、フォトソルダーレジスト層、カバーレイ(cover-lay)及び高分子物質のうちいずれか1つであってもよいことは勿論である。
前記保護層PLの厚さは、1μm~20μmを有することができる。前記保護層PLの厚さは、1μm~15μmを有することができる。例えば、前記保護層PLの厚さは、5μm~20μmを有することができる。前記保護層PLの厚さが20μmを超過する場合には、プリント回路基板の厚さが増加する。前記保護層PLの厚さが1μm未満である場合には、回路パターンの信頼性が低下する。
本発明の実施例によれば、プリント回路基板の一番外側の絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成する。そして、前記一番外側の絶縁層に素子を実装できる開口部のようなキャビティを形成し、前記形成されたキャビティ内に素子が実装されたパッケージ基板を提供する。これによれば、素子がプリント回路基板の一番外側の絶縁層内にエンベデッドされることで、パッケージ基板の全体厚さを減らすことができる。また、実施例によれば、キャビティが形成される絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成することで、露光及び現像を通じて素子を実装するためのキャビティを容易に形成することができ、これによるキャビティ形成時に発生し得る信頼性問題を解決することができる。
図25は、一実施例に係るパッケージ基板を示した図面である。
図25を参照すると、パッケージ基板500は、図24のプリント回路基板500に含まれた第1開口部OR1及び第2開口部OR2内に第1素子510及び第2素子520が配置された構造を有する。
即ち、第1開口部OR1を通じて第6絶縁層416の上には、第1リード部437aが露出する。
また、第2開口部OR2を通じて第5絶縁層415の上には、第2リード部436aが露出する。
そして、前記露出した第1リード部437aの上には、第1接続部450が配置される。
また、前記露出した第2リード部436aの上には、第2接続部460が配置される。
前記第1接続部450及び第2接続部460は、異なる形状を有することができる。例えば、第1接続部450は、六面体形状を有することができる。詳しくは、第1接続部450の断面は、四角形形状を含むことができる。より詳しくは、第1接続部450の断面は、長方形または正方形形状を含むことができる。例えば、第2接続部460は、球形形状を含むことができる。第2接続部460の断面は、円形形状を含むことができる。または、第2接続部460は、部分的にまたは全体的にラウンド状を含むことができる。一例として、第2接続部460の断面形状は、一側で平面であり、前記一側と反対となる他側で曲面であるものを含むことができる。
第1接続部450及び第2接続部460は、異なる大きさを有することができる。第1接続部450は、第2接続部460より小さくてもよい。
第1接続部450及び第2接続部460は、異なる幅を有することができる。
例えば、1つの第1接続部450の両側面の間の幅は、1つの第2接続部460の両側面の間の幅より小さくてもよい。
第1接続部450の上には、第1素子510が配置される。第1接続部450は、伝導性物質を含むことができる。これにより、第1接続部450は、前記第1接続部450の上面に配置される第1素子510及び前記第1リード部437aを電気的に連結することができる。
第2接続部460の上には、第2素子520が配置される。前記第2接続部460は、伝導性物質を含むことができる。これにより、第2接続部460は、前記第2接続部460の上面に配置される第2素子520及び前記第2接続部460の下面に配置される第2リード部436aを電気的に連結することができる。
この時、第1素子510及び第2素子520は、チップのような電子部品であってもよく、これは能動素子と受動素子とに区分することができる。そして、前記能動素子は、非線形部分を積極的に利用した素子であり、受動素子は、線形及び非線形特性が両方とも存在しても、非線形特性は利用しない素子を意味する。そして、前記受動素子には、トランジスタ、IC半導体チップ等を含むことができ、前記受動素子には、コンデンサ、抵抗及びインダクタ等を含むことができる。前記受動素子は、能動素子である半導体チップの信号処理速度を高めたり、フィルタリング機能等をするために、通常のプリント回路基板に実装される。
一例として、第1素子510は、インダクタであるか、フィルタリングのためのLNA(Low Noise Amplifier)であってもよい。一例として、第2素子520は、PA(Power Amplifier)であってもよい。
上記のように、実施例では、第1素子510及び第2素子520の少なくとも一部が前記感光性絶縁樹脂で構成された第7絶縁層421及び第8絶縁層422の第1開口部OR1及び第2開口部OR2内に配置され、これにより、全体的なパッケージ基板の厚さを減らすことができる。
一方、第8絶縁層422の下面には、保護層PLの開口部を通じて第9回路パターンのうち一部であるアウターリード(図示されない)が露出することができる。そして、前記アウターリードには、第3接続部170が配置される。前記第3接続部170は、一例としてソルダボールであってもよいが、これに限定されるものではない。前記第3接続部450は、パッケージ基板500と他の外部基板の間を電気的に連結することができる。
以下では、図24に図示されたプリント回路基板の製造工程に対して具体的に説明することにする。
図26~図30は、図24に図示されたプリント回路基板を製造工程順に説明するための図面である。
まず、図26を参照すると、プリント回路基板の内層を形成する。ここで、内層とは、プリント回路基板400の一番外側の層を構成する第7絶縁層421及び第8絶縁層422が積層される前の状態における基板を意味する。
このために、まず第1絶縁層411を用意し、前記第1絶縁層411の表面に第1回路パターン431及び第2回路パターン432を形成することができる。
また、第1絶縁層411内に前記第1絶縁層411を貫通して前記第1回路パターン431と第2回路パターン432を電気的に連結する第1ビア441を形成することができる。
以後、前記第1絶縁層411の上部に第2絶縁層412を形成することができる。そして、前記第2絶縁層412の上に第3回路パターン433を形成することができる。また、前記第2絶縁層412を貫通して前記第3回路パターン433と第1回路パターン431を電気的に連結する第2ビア442を形成することができる。
以後、第2絶縁層412の上に第4絶縁層414を形成し、前記第1絶縁層411の下に第3絶縁層413を形成することができる。そして、前記第4絶縁層414及び第3絶縁層413が形成された以後には、以前のように第5回路パターン435、第4回路パターン434、第4ビア443及び第3ビア443を形成する工程を行うことができる。
以後、第4絶縁層414の上に第6絶縁層416を形成し、前記第3絶縁層413の下に第5絶縁層415を形成することができる。そして、前記第6絶縁層416及び第5絶縁層415が形成された以後には、以前のように第7回路パターン437、第6回路パターン436、第6ビア446及び第5ビア445を形成する工程を行うことができる。
以後、図27に図示されたように、第6絶縁層416の上部及び第5絶縁層415の下部にそれぞれ第7絶縁層421及び第8絶縁層422を形成する。
第7絶縁層421は、プリント回路基板400を構成する複数の絶縁層のうち一番上部に配置される絶縁層であってもよい。
第8絶縁層422は、プリント回路基板400を構成する複数の絶縁層のうち一番下部に配置される絶縁層であってもよい。
この時、第7絶縁層421及び第8絶縁層422は、感光性絶縁樹脂を含むことができる。
前記第7絶縁層421及び第8絶縁層422が感光性絶縁樹脂を含む場合、一般的にプリント回路基板の一番外側に配置されるソルダーレジストのような保護層を選択的に削除することができる。
この時、前記第7絶縁層421及び第8絶縁層422は、フィルム形態で前記第5絶縁層415及び第6絶縁層416の上に付着されてもよい。
以後、図28を参照すると、露光及び現像工程を経て前記第7絶縁層421及び第8絶縁層422にビアホール、第1開口部OR1及び第2開口部OR2を形成することができる。
これにより、第7絶縁層421及び第8絶縁層422は、第1開口部OR1及び第2開口部OR2をそれぞれ含む。
第7絶縁層421は、第1開口部OR1を含む。前記第1開口部OR1は、第1素子(後述される)が配置される領域の第7絶縁層421を開放して形成することができる。好ましくは、第1開口部OR1は、第6絶縁層416の上に配置された回路パターン437のうち第1素子が実装される領域に配置された第1リード部437aを露出することができる。
第8絶縁層422は、第2開口部OR2を含む。前記第2開口部OR2は、第2素子(後述される)が配置される領域の第8絶縁層422を開放して形成することができる。好ましくは、第2開口部OR2は、第5絶縁層415の下に配置された回路パターン436のうち第2素子が実装される領域に配置された第2リード部436aを露出することができる。
この時、第1開口部OR1及び第2開口部OR2は、第7絶縁層421及び第8絶縁層422を露光及び現像して形成することができる。即ち、比較例では、絶縁層の上にキャビティを形成する場合、一般的にレーザードリル工程を行った。これにより、比較例では、レーザードリルによって絶縁層や回路パターン層の損傷が発生することがあり、正確な位置設定が困難であった。
反面、実施例では、一番外側に配置される第7絶縁層421及び第8絶縁層422を感光性絶縁樹脂で構成する。これにより、第7絶縁層421及び第8絶縁層422には露光及び現像工程によって第1開口部OR1及び第2開口部OR2を形成することができる。そして、第1開口部OR1及び第2開口部OR2は、以降第1リード部437a及び第2リード部436aの上に第1素子及び第2素子を実装するためのキャビティであってもよい。
上記のように、実施例では、一番外側の絶縁層を感光性絶縁樹脂で構成し、前記感光性絶縁樹脂内に露光及び現像等を行って素子を実装するためのキャビティを形成することで、前記キャビティの形成過程で発生する多様な信頼性問題を解決することができ、前記キャビティ内に素子を実装できるようにして、前記キャビティの深さだけパッケージ基板の全体厚さを減らすことができる。
次に、図29に図示されたように、前記ビアホール内部を満たす第7ビア447及び第8ビア448を形成し、第7絶縁層421及び第8絶縁層422の表面にそれぞれ第8回路パターン438及び第9回路パターン439を形成する。
一方、前記第1~第6ビア441、442、443、444、445、446は、前記説明したように、レーザー加工によって形成されたビアホール内部を金属物質で充填することによって形成され、これにより前記レーザー加工でビアホールを形成できる最小の幅には限界がある。これにより、第1~第6ビア441、442、443、444、445、446は、50um~500umの幅を有することができる。例えば、第1~第6ビア441、442、443、444、445、446は、70um~400umの範囲の幅を有することができる。
一方、第7及び第8ビア447、448は、感光性絶縁樹脂で構成された第7絶縁層421及び第8絶縁層422内に配置される。これにより、第7絶縁層421及び第8絶縁層422は、感光性絶縁樹脂を露光及び現像を通じて開放してビアホールを形成し、前記形成されたビアホール内部を金属物質で充填して形成することができる。これにより、前記第7及び第8ビア447、448は、第2幅W2を有することができる。好ましくは、前記第7及び第8ビア447、448は、第3幅W3より小さい第2幅W2を有することができる。好ましくは、第1~第6絶縁層内に形成されるビアホールは、第7及び第8絶縁層内に形成されるビアホールより大きくてもよい。好ましくは、第7及び第8ビア447、448は、15um~50umの範囲を満足する幅を有することができる。例えば、第7及び第8ビア447、448は、20um~35umの範囲を満足する幅を有することができる。
また、第7絶縁層421の上面に配置される第8回路パターン438と、第8絶縁層422の下面に配置される第9回路パターン439は、第1線幅を有することができる。
そして、第1~第6絶縁層411、412、413、414、415、416の表面上に配置される第1~第7回路パターン431、432、433、434、435、436、437は、前記第1線幅より大きい第2線幅を有することができる。
即ち、感光性絶縁樹脂で構成された第7及び第8絶縁層421、422の表面上には、第1~第6絶縁層411、412、413、414、415、416の表面上に形成される回路パターンより微細な回路パターンの形成が可能である。
また、前記第1開口部OR1及び第2開口部OR2を通じてオープンされる領域は、500um~8000umの範囲を有することができる。即ち、第1開口部OR1及び第2開口部OR2は、比較例におけるレーザーによって形成されるキャビティの幅よりも小さい幅を有することができる。
一方、第7絶縁層421の上面及び/または第8絶縁層422の下面には保護層450が配置される。保護層450は、第7絶縁層421の表面及び/または第8絶縁層422の表面や第8回路パターン438の表面及び/または第9回路パターン439の表面を保護することができる。
この時、図面上には、前記保護層PLが第8絶縁層422の下面のみに配置されるものと図示されたが、これに限定されるものではない。前記保護層PLは、第7絶縁層421の上面にも配置されてもよく、これと違うように第8絶縁層422にも配置されることなく省略されてもよい。
前記保護層PLは、絶縁性物質を含むことができる。前記保護層PLは、回路パターンの表面を保護するために塗布された後加熱して硬化できる多様な物質を含むことができる。前記保護層PLは、レジスト(resist)層であってもよい。例えば、前記保護層PLは、有機高分子物質を含むソルダーレジスト層であってもよい。一例として、前記保護層PLは、エポキシアクリレート系の樹脂を含むことができる。詳しくは、前記保護層PLは、樹脂、硬化剤、光開始剤、顔料、溶媒、フィラー、添加剤、アクリル系のモノマー等を含むことができる。ただし、実施例はこれに制限されるものではなく、前記保護層PLは、フォトソルダーレジスト層、カバーレイ(cover-lay)及び高分子物質のうちいずれか1つであってもよいことは勿論である。
前記保護層PLの厚さは、1μm~20μmを有することができる。前記保護層PLの厚さは、1μm~15μmを有することができる。例えば、前記保護層PLの厚さは、5μm~20μmを有することができる。前記保護層PLの厚さが20μmを超過する場合には、プリント回路基板の厚さが増加する。前記保護層PLの厚さが1μm未満である場合には、回路パターンの信頼性が低下する。
次に、図30に図示されたように、第1リード部437a及び第2リード部436aの上にそれぞれ第1接続部450及び第2接続部460を形成することができる。
そして、第1接続部450を利用して前記第1リード部437aの上に第1素子510を実装することができる。
また、第2接続部460を利用して第2リード部436aの上に第2素子510を実装することができる。
一方、保護層PLを通じてアウターリードが露出し、前記アウターリード上には、第3接続部170が配置される。
図31は、第5実施例に係るプリント回路基板を示した図面である。
図31を説明する前に、図24と同じ図面符号は同じ構成要素を示し、先述した第4実施例と重なる説明は省略する。
図31に図示されたプリント回路基板は、図24に図示されたプリント回路基板に比べて接着絶縁層481、482がさらに配置される。
好ましくは、第6絶縁層416及び第7絶縁層421の間には、第1接着絶縁層481が配置される。
また、第5絶縁層415及び第8絶縁層422の間には、第2接着絶縁層482が配置される。
好ましくは、第1接着絶縁層481及び第2接着絶縁層482は、プリプレグと感光性絶縁樹脂の間に配置され、前記感光性絶縁樹脂と前記プリプレグの間の物性差によって現れる接着力問題を解決することができる。
このために、前記第1接着絶縁層481及び第2接着絶縁層482は、熱硬化性樹脂で構成され、これにより前記プリプレグと前記感光性絶縁樹脂の間の接着力を増加させることができる。
この時、第1接着絶縁層481及び第2接着絶縁層482を構成する熱硬化性樹脂は、熱によって硬化する樹脂であれば、公知の物質を制限されることなく利用可能であり、例えば、ウレア樹脂、メラミン樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールF型エポキシ樹脂及びビスフェノールSとビスフェノールFの共重合エポキシ樹脂等を利用することができる。
これにより、図24では、第6ビア446が第6絶縁層416のみを貫通して配置されたが、図31によれば、前記第6ビア446は、第6絶縁層416及び第1接着絶縁層481を貫通して配置される。
また、図24では、第5ビア445が第5絶縁層415のみを貫通して配置されたが、図31によれば、前記第5ビア445は、第5絶縁層415及び第2接着絶縁層482を貫通して配置される。
即ち、図31における第5絶縁層415及び第6絶縁層416のそれぞれは1層構造ではなく、第1接着絶縁層481及び第2接着絶縁層482をそれぞれ含む2層構造を有することができる。
このような実施例によれば、一番外側の絶縁層と内部絶縁層の間に異種物質の追加絶縁層を配置する。この時、前記追加絶縁層は、熱硬化性絶縁樹脂で構成することができる。ここで、内部絶縁層を構成するプリプレグ(Prepreg;PPG)と一番外側の絶縁層を構成するPID(感光性絶縁樹脂)が直接接触する場合、前記プリプレグと前記感光性絶縁樹脂の間の物性差によって相互接着力が低下することがある。従って、実施例では、感光性絶縁樹脂とプリプレグの間に熱硬化性絶縁樹脂を追加配置して、前記感光性絶縁樹脂とプリプレグの接着力を高めることができ、これによる製品の信頼性を向上させることができる。
一方、図面上には図示していないが、接着力を最大化すると共に信頼性を向上させるために、図30に図示された接着絶縁層と前記第1及び第2パッドが同時に形成されてもよい。このような場合、第1パッドは、前記第1接着絶縁層の上に配置され、第2パッドは、前記第2接着絶縁層の上に配置される。
図32は、第6実施例に係るプリント回路基板を示した図面である。
図32を説明する前に、図24と同じ図面符号は同じ構成要素を示し、先述した第4実施例と重なる説明は省略する。
図32によれば、第6絶縁層416の上面で、第1開口部OR1が形成される領域には、第1パッド491が配置される。即ち、前記第1パッド491は、第1開口部OR1の外側領域に形成される。好ましくは、前記第1パッド491は、前記第1開口部OR1が形成される領域の周囲を取り囲んで配置される。即ち、前記第1パッド491は、第1素子510が実装されるキャビティの境界領域上に配置される。例えば、第1パッド491は、前記第1開口部OR1が形成される領域とその以外の領域の境界領域上に配置される。
これにより、第1パッド491は、前記第1開口部OR1によって露出する第1リード部437aの外側に配置される。例えば、第1パッド491は、第1開口部OR1によって露出する第1リード部437aの周囲を取り囲んで配置される。
また、第5絶縁層415の下面で、第2開口部OR2が形成される領域には、第2パッド492が配置される。即ち、前記第2パッド492は、第2開口部OR2の外側領域に形成される。好ましくは、前記第2パッド492は、前記第2開口部OR2が形成される領域の周囲を取り囲んで配置される。即ち、前記第2パッド492は、第2素子520が実装されるキャビティの境界領域上に配置される。ここで、キャビティの境界領域とは、キャビティの内壁が位置した領域であってもよい。例えば、第2パッド492は、前記第2開口部OR2が形成される領域とその以外の領域の境界領域上に配置される。
これにより、第2パッド492は、前記第2開口部OR2によって露出する第2リード部436aの外側に配置される。例えば、第2パッド492は、第2開口部OR2によって露出する第2リード部436aの周囲を取り囲んで配置される。
第1パッド491及び第2パッド492は、金属物質からなることができる。好ましくは、第1パッド491及び第2パッド492は、回路パターンと同じ金属物質からなることができる。より好ましくは、第1パッド491及び第2パッド492は、第7回路パターン437と一緒に形成される。これにより、第1パッド491及び第2パッド492は、電気伝導性が高い金属物質からなることができる。このために、第1パッド491及び第2パッド492は、金(Au)、銀(Ag)、白金(Pt)、チタン(Ti)、スズ(Sn)、銅(Cu)及び亜鉛(Zn)から選択される少なくとも1つの金属物質からなることができる。好ましくは、前記第1パッド491及び第2パッド492は、電気伝導性が高く、かつ比較的安価な銅(Cu)からなることができる。
図33は、図32のパッドの平面図である。
図33は、図32から第7絶縁層421が除去された状態における第6絶縁層416の上の構造を示している。
図33を参照すると、第6絶縁層416の上には、第1開口部OR1が形成される領域が存在する。前記第1開口部OR1が形成される領域とは、前記第6絶縁層416の上面のうち第7絶縁層421の上に形成される第1開口部OR1と垂直に重なる領域を意味することができる。
そして、第6絶縁層416の上面のうち前記第1開口部OR1の内壁と垂直に重なる領域には、第1パッド491が配置される。
また、図33では図示していないが、前記第1パッド491と同様に第5絶縁層415の下面のうち前記第2開口部OR2の内壁と垂直に重なる領域には、第2パッド492が配置される。
この時、前記第1パッド491の少なくとも一部は、前記第1開口部OR1と重なることができる。
これにより、前記第1パッド491は、前記第6絶縁層416の上面に配置され、前記第7絶縁層421によって覆われる第1部分491aを含むことができる。また、第1パッド491は、前記第7絶縁層421の第1開口部OR1を通じて露出する第2部分491bを含むことができる。即ち、前記第1パッド491の第1部分491aは、第7絶縁層421によって覆われ、前記第1部分491aを除いた残りの第2部分491bは、前記第1開口部OR1を通じて露出することができる。
これと同様に、図面上に図示していないが、前記第2パッド492は、前記第5絶縁層415の下面に配置され、前記第8絶縁層422によって覆われる第1部分と、前記第8絶縁層422の第2開口部OR2を通じて露出する第2部分を含むことができる。
上記のような本発明の実施例によれば、内部絶縁層の上のキャビティの境界領域上にパッドを配置する。前記パッドは、キャビティが形成される領域の周囲を取り囲んで配置される。この時、前記パッドが存在しない場合、前記キャビティの境界領域上で、感光性絶縁樹脂の下部領域にアンダーカット(under cut)が発生し、これにより、内部絶縁層と前記一番外側の絶縁層の間の剥離問題が発生することがある。そこで、実施例では、前記キャビティの境界領域上にパッドを配置することで、信頼性に弱いアンダーカット問題を解決することができ、これによる製品の信頼性を向上させることができる。
一方、図33のように、前記第1パッド491及び第2パッド492は、前記第1開口部及び第2開口部によってオープンされるオープン領域の周囲を取り囲む閉ループ形状を有することができる。この時、前記第1パッド491及び第2パッド492は、四角形状を有することができるが、これに限定されるものではない。
図34は、実施例に係るパッドの変形例を示した図面である。
図34の(a)のように、第1パッド491及び第2パッド492は、四角形状ではなく円形形状を有することができる。
また、図34の(b)のように、第1パッド491及び第2パッド492は、多角形状を有することができ、その一例として六角形状を有することができる。
また、図34に図示した形状以外にも、前記第1パッド491及び第2パッド492は、三角形状、扇状、台形形状等多様な形状に変形可能である。
本発明の実施例によれば、プリント回路基板の一番外側の絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成する。そして、前記一番外側の絶縁層に素子を実装できるキャビティを形成し、前記形成されたキャビティ内に素子が実装されたパッケージ基板を提供する。これによれば、素子がプリント回路基板の一番外側の絶縁層内にエンベデッドされることで、パッケージ基板の全体厚さを減らすことができる。また、実施例によれば、キャビティが形成される絶縁層を感光性絶縁樹脂(PID:Photoimageable dielectics)で構成することで、露光及び現像を通じて素子を実装するためのキャビティを容易に形成することができ、これによるキャビティ形成時に発生し得る信頼性問題を解決することができる。
また、本発明の実施例によれば、一番外側の絶縁層と内部絶縁層の間に異種物質の追加絶縁層を配置する。この時、前記追加絶縁層は、熱硬化性絶縁樹脂で構成することができる。ここで、内部絶縁層を構成するプリプレグ(Prepreg;PPG)と一番外側の絶縁層を構成するPID(感光性絶縁樹脂)が直接接触する場合、前記プリプレグと前記感光性絶縁樹脂の間の物性差によって相互接着力が低下することがある。従って、実施例では、感光性絶縁樹脂とプリプレグの間に熱硬化性絶縁樹脂を追加配置して、前記感光性絶縁樹脂とプリプレグの接着力を高めることができ、これによる製品の信頼性を向上させることができる。
また、本発明の実施例によれば、内部絶縁層の上のキャビティの境界領域上にパッドを配置する。前記パッドは、キャビティが形成される領域の周囲を取り囲んで配置される。この時、前記パッドが存在しない場合、前記キャビティの境界領域上で、感光性絶縁樹脂の下部領域にアンダーカット(under cut)が発生し、これにより、内部絶縁層と前記一番外側の絶縁層の間の剥離問題が発生することがある。そこで、実施例では、前記キャビティの境界領域上にパッドを配置することで、信頼性に弱いアンダーカット問題を解決することができ、これによる製品の信頼性を向上させることができる。

Claims (10)

  1. 第1絶縁層と、
    前記第1絶縁層の上に配置された第2絶縁層と、
    前記第1及び第2絶縁層に形成されたキャビティと、を含み、
    前記キャビティは、前記第2絶縁層に形成された第1部分と、前記第1絶縁層に形成された第2部分を含み、
    前記第1部分は、第1断面形状を有し、
    前記第2部分は、前記第1断面形状と異なる第2断面形状を有する、プリント回路基板。
  2. 前記第2絶縁層は、感光性絶縁樹脂を含み、
    前記第1絶縁層は、非感光性絶縁樹脂を含む、請求項1に記載のプリント回路基板。
  3. 前記第1部分は、第1深さを有し、
    前記第2部分は、前記第1深さより大きい第2深さを有する、請求項1に記載のプリント回路基板。
  4. 前記第1絶縁層の上部に埋め込まれた第1回路パターンを含み、
    前記第1深さは、前記第2絶縁層の厚さに対応し、
    前記第2深さは、前記第1回路パターンの厚さに対応する、請求項3に記載のプリント回路基板。
  5. 前記第1断面形状は、台形形状を含み、
    前記第2断面形状は、四角形状を含む、請求項1に記載のプリント回路基板。
  6. 前記第1絶縁層を貫通する第1ビアと、
    前記第2絶縁層を貫通する第2ビアと、を含み、
    前記第1断面形状は、前記第1ビアの断面形状に対応し、
    前記第2断面形状は、前記第1回路パターンの断面形状に対応する、請求項4に記載のプリント回路基板。
  7. 前記第1絶縁層と前記第2絶縁層の間に配置された接着絶縁層を含み、
    前記接着絶縁層は、前記第1絶縁層及び前記第2絶縁層と異なる絶縁物質を含む、請求項2に記載のプリント回路基板。
  8. 前記接着絶縁層は、熱硬化性樹脂を含む、請求項7に記載のプリント回路基板。
  9. 第1絶縁層と、
    前記第1絶縁層の上に配置された第2絶縁層と、
    前記第1絶縁層の下部に埋め込まれ、下面が前記第1絶縁層の下面と同一平面上に配置される第1回路パターンを含み、
    キャビティは、前記第1絶縁層の下面で第1深さをにて形成され、
    前記第1深さは、前記第1回路パターンの厚さに対応し、
    前記キャビティの断面形状は、前記第1回路パターンの断面形状に対応する、プリント回路基板。
  10. 第1絶縁層と、
    前記第1絶縁層の上面の上に配置された第1回路パターンと、
    前記第1絶縁層の上面の上に前記第1回路パターンを覆って配置され、上部にキャビティが形成された第2絶縁層と、を含み、
    前記第2絶縁層は、前記第1絶縁層の上面の上に配置される第1絶縁パートと、前記第1絶縁パートの上面の上に配置され、前記キャビティが形成された第2絶縁パートを含み、
    前記第2絶縁パートは、感光性絶縁樹脂を含み、
    前記キャビティは、前記第2絶縁パートを貫通して配置される、プリント回路基板。
JP2021571625A 2019-06-04 2020-06-04 プリント回路基板 Pending JP2022536272A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020190065796A KR20200139370A (ko) 2019-06-04 2019-06-04 인쇄회로기판 및 인쇄회로기판 스트립
KR10-2019-0065796 2019-06-04
KR10-2019-0104524 2019-08-26
KR1020190104524A KR20210024840A (ko) 2019-08-26 2019-08-26 인쇄회로기판 및 이의 제조 방법
PCT/KR2020/007241 WO2020246812A1 (ko) 2019-06-04 2020-06-04 인쇄회로기판

Publications (1)

Publication Number Publication Date
JP2022536272A true JP2022536272A (ja) 2022-08-15

Family

ID=73653023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021571625A Pending JP2022536272A (ja) 2019-06-04 2020-06-04 プリント回路基板

Country Status (5)

Country Link
US (1) US12089325B2 (ja)
EP (1) EP3982700A4 (ja)
JP (1) JP2022536272A (ja)
CN (1) CN113994767A (ja)
WO (1) WO2020246812A1 (ja)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611046B2 (en) * 2001-06-05 2003-08-26 3M Innovative Properties Company Flexible polyimide circuits having predetermined via angles
WO2006013731A1 (ja) * 2004-08-06 2006-02-09 A. L. M. T. Corp. 集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
KR100659510B1 (ko) 2006-02-16 2006-12-20 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
KR20070111886A (ko) 2006-05-19 2007-11-22 삼성전자주식회사 표면 실장용 인쇄 회로 기판 및 그 형성방법
KR20100051322A (ko) 2008-11-07 2010-05-17 삼성전기주식회사 패키지 온 패키지 기판
KR101775150B1 (ko) 2010-07-30 2017-09-05 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
WO2012053728A1 (en) 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
JP5462777B2 (ja) * 2010-12-09 2014-04-02 日本特殊陶業株式会社 多層配線基板の製造方法
JP2012164952A (ja) 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP6007566B2 (ja) * 2012-04-19 2016-10-12 大日本印刷株式会社 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
KR101976602B1 (ko) 2012-12-26 2019-05-10 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
KR102080663B1 (ko) * 2013-07-15 2020-02-24 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20150024093A (ko) * 2013-08-26 2015-03-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP5555368B1 (ja) 2013-12-05 2014-07-23 株式会社イースタン 配線基板の製造方法
US20150342046A1 (en) * 2014-05-23 2015-11-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, method for maufacturing the same and package on package having the same
KR102268388B1 (ko) * 2014-08-11 2021-06-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101613525B1 (ko) 2014-10-15 2016-04-20 주식회사 심텍 피오피 타입의 인쇄회로기판 및 그 제조 방법
KR102466204B1 (ko) * 2015-12-16 2022-11-11 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20170086921A (ko) * 2016-01-19 2017-07-27 삼성전기주식회사 패키지기판 및 그 제조 방법
KR20180100013A (ko) 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102501905B1 (ko) * 2017-11-09 2023-02-21 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
EP3982700A4 (en) 2023-11-29
US20220304147A1 (en) 2022-09-22
EP3982700A1 (en) 2022-04-13
CN113994767A (zh) 2022-01-28
WO2020246812A1 (ko) 2020-12-10
US12089325B2 (en) 2024-09-10

Similar Documents

Publication Publication Date Title
US10398038B2 (en) Printed wiring board and method for manufacturing printed wiring board
US11842893B2 (en) Printed circuit board and package substrate including same
US20100224397A1 (en) Wiring board and method for manufacturing the same
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
JP7074409B2 (ja) 素子内蔵型印刷回路基板
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
CN107170689B (zh) 芯片封装基板
JP2016063130A (ja) プリント配線板および半導体パッケージ
KR20240145925A (ko) 회로 기판
US20240090140A1 (en) Component-incorporated substrate and method for manufacturing same
KR20210121776A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20210024840A (ko) 인쇄회로기판 및 이의 제조 방법
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20210112779A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US20230328886A1 (en) Circuit board
JP2022536272A (ja) プリント回路基板
US20240381527A1 (en) Printed circuit board
US12144116B2 (en) Printed circuit board
CN114600562B (zh) 印刷电路板
US20240237233A9 (en) Circuit board and package substrate comprising same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241002