JP3660275B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3660275B2 JP3660275B2 JP2001180681A JP2001180681A JP3660275B2 JP 3660275 B2 JP3660275 B2 JP 3660275B2 JP 2001180681 A JP2001180681 A JP 2001180681A JP 2001180681 A JP2001180681 A JP 2001180681A JP 3660275 B2 JP3660275 B2 JP 3660275B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- spacer
- semiconductor device
- electrode pad
- bonding material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
- H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
- H01L2224/1132—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/11515—Curing and solidification, e.g. of a photosensitive bump material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13562—On the entire exposed surface of the core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1357—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13699—Material of the matrix
- H01L2224/1379—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13798—Fillers
- H01L2224/13799—Base material
- H01L2224/138—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップや配線基板などの複数の電子部品が接合された半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体チップを基板に接続する際には、半導体チップの素子形成面と基板の回路形成面との間隙を一定に制御するために、半導体チップまたは基板上に間隙制御用のスペーサを設ける方法が用いられている。
【０００３】
例えば、図８に示すように、特開平７−２４９６３２号公報（従来公報（Ａ））には、スペーサとして芯部材１０２を用いて、半導体チップ１００の素子形成面と基板１０１の回路形成面との間隙を一定に制御する半導体装置が記載されている。
【０００４】
半導体チップ１００と基板１０１との間には、芯部材１０２、半田バンプ１０３および外部電極パッド１０４が設けられている。また、芯部材１０２は、図示しない半田を介して外部電極パッド１０４に取り付けられている。芯部材１０２は金属製であり、その融点は半田バンプ１０３よりも高い。フリップチップ実装においては、半導体チップ１００はその外部電極パッド１０４上に芯部材１０２が、半田バンプ１０３よりも融点の高い図示しないハンダにより接続されており、基板１０１側の外部電極パッド１０４上に形成された半田バンプ１０３と接合されている。
【０００５】
また、図９に示すように、特開平１０−１５４７２６号公報（従来公報（Ｂ））には、半導体チップ１１０と基板１１１との接続用バンプである半田バンプ１１３よりも融点の高い金バンプ１１２をスペーサとして用いる半導体装置が記載されている。半導体チップ１１０上には、半導体チップ１１０内の所定導電部位に導通しないダミー電極パッド１１４、および、半導体チップ１１０内の導電部位に導通する外部電極パッド１１５が配されている。同様に、基板１１１上にもダミー電極パッド１１４および外部電極パッド１１５が配されている。
【０００６】
基板１１１上の外部電極パッド１１５と半導体チップ１１０上の外部電極パッド１１５とは、半田バンプ１１３を介して対向配置されており、これにより、接続されている。また、基板１１１上のダミー電極パッド１１４と半導体チップ１１０上のダミー電極パッド１１４とは、金バンプ１１２を介して対向配置されている。これにより、基板１１１と半導体チップ１１０との間に、所定の間隙を確保することができる。
【０００７】
また、図１０に示すように、特開平１１−４０７１６号公報（従来公報（Ｃ））には、導電性粒子１２２をスペーサとして用いて、間隙を一定に制御する半導体装置が記載されている。
【０００８】
同図に示すように、上記半導体装置は、電極接続用半田１２３に導電性粒子１２２を混入している。このように、導電性粒子１２２の径によって、基板１２１と金属ベース１２０との間の間隙を、一定に制御することができる。
【０００９】
また、特開平７−２２１１０４号公報（従来公報（Ｄ））では、高さ寸法が均一な電極ピンを備えた半導体装置が記載されている。該電極ピンは、半導体チップの外部電極パッド上に、導電性の接合材（金属粒子の入った熱硬化性樹脂）を印刷法により形成し、熱硬化させることにより形成される。そして、電極ピンの先端部に半田を配設し、基板にフェイスダウンさせて加熱することにより、半導体チップと基板とを接続する。このように、この半導体装置は、電極ピンをスペーサとして用い、半導体チップと基板との接続には、半田を用いている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記の構成には、次のような問題があった。
【００１１】
上記従来公報（Ａ）に記載の構成では、芯部材１０２を外部電極パッド１０４に接合するために、図示しない半田を用いている。このため、半導体装置を製造する際、半導体チップ１００の外部電極パッド１０４上に、芯部材１０２を外部電極パッド１０４に接合するための半田ペーストを印刷などにより形成する工程と、外部電極パッド１０４上に形成された半田ペースト上に芯部材１０２を搭載する工程と、半田ペーストをリフローソルダリングすることにより外部電極パッド１０４と芯部材１０２とを接合する工程とが必要となる。従って、製造工程数の増加によるサイクルタイムの減縮に限界があった。
【００１２】
上記従来公報（Ｂ）に記載の構成では、間隙制御を目的とした金バンプ１１２と、接合を目的とした半田バンプ１１３とを備えている。このため、金バンプ１１２および半田バンプ１１３をワイヤーボンディングにより形成するか、または金バンプ１１２の形成をワイヤーボンディングにより行い、半田バンプ１１３の形成を半田メッキにより行う必要がある。従って、製造工程数の増加によるサイクルタイムの減縮に限界があった。
【００１３】
上記従来公報（Ｃ）に記載の構成では、導電性粒子１２２が混入された電極接続用半田１２３を、孔版を用いた印刷、またはディスペンスノズルからの吐出などの方法により、金属ベース１２０上に形成する。このとき、導電性粒子１２２の径の大きさは、孔版に形成されているパターンのうち最も小さい開口部に内接する円の直径、または、ディスペンスノズルの直径、即ち金属ベース１２０に内接する円の直径よりも小さいものに制限される。
【００１４】
例えば、一般に、半導体装置の信頼性の向上を図るために、接合された複数の半導体チップの間隙、あるいは、接合された半導体チップと配線基板との間隙に液状樹脂を注入しようとする場合、この間隙は液状樹脂の充填性の重要な因子となる。
【００１５】
しかしながら、複数の半導体チップ、あるいは、半導体チップと配線基板との間隙を、孔版に形成されているパターンのうち最も小さい開口部に内接する円の直径、または、ディスペンスノズルの直径以上に制御することは困難である。即ち、上記従来公報（Ｃ）に記載の構成の場合、金属ベース１２０と基板１２１との間隙を、孔版に形成されているパターンのうち最も小さい開口部に内接する円の直径、または、金属ベース１２０に内接する円の直径以上に制御することは困難である。
【００１６】
また、上記従来公報（Ａ）（Ｂ）（Ｃ）（Ｄ）に記載の構成では、半導体チップと基板との接合に半田を用いている。このような場合、フラックスを接合面に設けることが一般的であり、従って、接合後にフラックスの除去工程が必要となる。従って、製造工程の増加を伴い、サイクルタイムの減縮に限界があった。
【００１７】
さらに、半田を用いての接合には、約２６０℃程度必要となる。この場合、上記従来公報（Ｄ）に記載の構成のように、熱硬化した熱硬化性樹脂を備えた構成であると、半田の接合の際、熱硬化性樹脂が変質変化する虞れがある。
【００１８】
このように、複数の半導体チップ間、あるいは、半導体チップと配線基板との間の接合に半田を用いた場合、製造工程の増加を伴い、かつ、融点が高いため接合に要する温度が高温である。また、スペーサとして粒子状のものを用い、その粒子の径によって間隙制御をする場合、複数の半導体チップ、あるいは、半導体チップと配線基板との間隙範囲に制限が生じる。
【００１９】
本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、接合する電子部品の間隙の制限を伴うことなく、少ない工程で製造することができる半導体装置およびその製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上記の課題を解決するために、対向する第１電子部品と第２電子部品とを、該第１電子部品と第２電子部品との間隙を一定に制御するスペーサを介して接合する半導体装置の製造方法において、上記第１電子部品に設けられた第１電極パッド上に、熱硬化性を有する樹脂からなる液状樹脂材を硬化することによりスペーサを形成するスペーサ形成工程と、上記スペーサ上の少なくとも一部およびその近傍の第１電極パッド上と、上記スペーサの形成されていない部分における第１電極パッド上の少なくとも一部との両方に、熱硬化性を有する樹脂と金属とからなる液状導電性接合材を形成する接合材配置工程と、上記スペーサが上記第２電子部品に設けられた第２電極パッドと接し、かつ、上記液状導電性接合材が上記第２電極パッドの少なくとも一部に接するように、上記第１電子部品と第２電子部品とを対向配置する位置決め工程と、上記液状導電性接合材を硬化することにより上記第１電子部品と第２電子部品とを接合する接合材硬化工程とをこの順に有することを特徴としている。
【００２１】
通常、電子部品間の接合に半田を用いる場合、フラックスを用いることが一般的であり、フラックスを接合面に設ける工程や、フラックスの除去工程が必要となる。
【００２２】
しかしながら、上記の方法によれば、第１電子部品と第２電子部品とを接合する液状導電性接合材が金属を含み、導電性を有している。従って、この液状導電性接合材によって、第１電子部品上の第１電極パッドと第２電子部品上の第２電極パッドとの導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。このように、第１・第２電子部品間の接合を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことにより、上記のようなフラックスを用いることがない。また、半導体装置の製造工程全体においても、例えば第１・２電極パッドに他の部材を接合するために半田を用いることはない。この結果、製造工程が少なくてすむ。
【００２３】
これにより、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。また、半導体装置の製造工程全体において、鉛を用いることがないため、環境に悪影響を及ぼすことがない。
【００２４】
また、一般に、半田を用いての電子部品間の接合には、約２６０℃程度必要となる。
【００２５】
しかしながら、第１・第２電子部品間の導通を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことで、接合に要する温度が約１６０℃程度となる。従って、先に熱硬化性を有する樹脂からなる液状樹脂材を硬化することにより形成したスペーサが変質変化することを防止することができる。
【００２６】
さらに、上記の方法によれば、スペーサ形成工程で液状樹脂材を硬化することによりスペーサを形成した後に、接合材硬化工程で液状導電性接合材を硬化することにより第１電子部品と第２電子部品とを接合することとなる。従って、第１電子部品と第２電子部品との間隙制御を、形成されたスペーサの高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、例えば、液状樹脂材をマスクやノズルなどで形成したとしても、粒子の直径、即ち、間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができる。
【００２７】
本発明の半導体装置の製造方法は、上記の課題を解決するために、対向する第１電子部品と第２電子部品とを、該第１電子部品と第２電子部品との間隙を一定に制御するスペーサを介して接合する半導体装置の製造方法において、上記第１電子部品に設けられた第１電極パッド上に、熱硬化性を有する樹脂からなる液状樹脂材を硬化することによりスペーサを形成するスペーサ形成工程と、上記第２電子部品に設けられた第２電極パッド上における上記スペーサの対向位置と、上記第２電極パッド上における上記スペーサが形成されていない部分の上記第１電極パッドの対向位置の少なくとも一部との両方に、熱硬化性を有する樹脂と金属とからなる液状導電性接合材を形成する接合材配置工程と、上記スペーサが上記第２電極パッドと接し、かつ、上記液状導電性接合材が上記第１電極パッドの少なくとも一部に接するように、上記第１電子部品と第２電子部品とを対向配置する位置決め工程と、上記液状導電性接合材を硬化することにより上記第１電子部品と第２電子部品とを接合する接合材硬化工程とをこの順に有することを特徴としている。
【００２８】
上記の方法によれば、第１電子部品と第２電子部品とを接合する液状導電性接合材が金属を含み、導電性を有している。従って、この液状導電性接合材によって、第１電子部品上の第１電極パッドと第２電子部品上の第２電極パッドとの導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。このように、第１・第２電子部品間の接合を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことにより、半田を接合に用いる場合のように、フラックスを用いることがない。この結果、製造工程が少なくてすむ。
【００２９】
これにより、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。また、半導体装置の製造工程全体において、鉛を用いることがないため、環境に悪影響を及ぼすことがない。
【００３０】
また、第１・第２電子部品間の導通を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことで、接合に要する温度が約１６０℃程度となる。従って、先に熱硬化性を有する樹脂からなる液状樹脂材を硬化することにより形成したスペーサが変質変化することを防止することができる。
【００３１】
さらに、スペーサ形成工程で液状樹脂材を硬化することによりスペーサを形成した後に、接合材硬化工程で液状導電性接合材を硬化することにより第１電子部品と第２電子部品とを接合することとなる。従って、第１電子部品と第２電子部品との間隙制御を、形成されたスペーサの高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、例えば、液状樹脂材をマスクやノズルなどで形成したとしても、粒子の直径、即ち、間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができる。
【００３２】
上記半導体装置の製造方法は、開口部を有するスペーサ用マスクを、該開口部が第１電極パッド上のスペーサ形成位置と対応するように、第１電子部品上に配設するスペーサ用マスク配設工程と、スペーサ用マスクを用いて印刷することにより、開口部内に液状樹脂材を導入する樹脂導入工程と、スペーサ用マスクを第１電子部品から取り除くことにより、液状樹脂材を第１電極パッド上に形成する樹脂形成工程とをこの順に行った後に、スペーサ形成工程を行うことが好ましい。
【００３３】
上記の方法によれば、後にスペーサとなる液状樹脂材を、スペーサ用マスクを用いて印刷することにより、第１電子部品上に形成することができる。従って、一括して全ての液状樹脂材を第１電子部品の第１電極パッド上に形成することができる。即ち、一括して全てのスペーサを第１電極パッド上に形成することができる。
【００３４】
これにより、スペーサ形成工程の前に行う工程に要する時間を短縮することができる。また、例えば、第１電極パッドの数が増加して形成するスペーサ、即ち、形成する液状樹脂材の数が増加しても、スペーサ形成工程の前に行う工程（スペーサ用マスク配設工程，樹脂導入工程，樹脂形成工程）に要する時間が増加することがない。従って、生産効率の向上を図ることができる。
【００３５】
また、スペーサ用マスクの開口部における大きさや厚さを適切に選択することにより、任意の寸法のスペーサを得ることができる。一方、第１電子部品と第２電子部品とはスペーサを介して対向する。即ち、スペーサによって、第１電子部品と第２電子部品との間隙を一定に制御することができる。従って、任意の寸法のスペーサを得ることができることにより、複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができる。
【００３６】
上記半導体装置の製造方法は、液状樹脂材が封入された吐出部材から、該液状樹脂材を第１電極パッド上に吐出する吐出工程を行った後に、スペーサ形成工程を行うことが好ましい。
【００３７】
上記の方法によれば、後にスペーサとなる液状樹脂材を、吐出部材（例えば、ディスペンスノズル）から吐出することにより、第１電子部品上に液状樹脂材を形成することができる。
【００３８】
これにより、吐出部材において、液状樹脂材を吐出する部分の形状や寸法、吐出条件を適切に選択することにより、任意の寸法のスペーサを得ることができる。一方、スペーサによって、第１電子部品と第２電子部品との間隙を一定に制御することができる。従って、任意の寸法のスペーサを得ることができることにより、複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができる。
【００３９】
上記半導体装置の製造方法は、接合材配置工程が、接合用開口部を有する接合用マスクを、該接合用開口部内にスペーサが配されるように、第１電子部品および第２電子部品のうちいずれか液状導電性接合材が配される電子部品上に配設する接合用マスク配設工程と、接合用マスクを用いて印刷することにより、接合用開口部内に液状導電性接合材を導入する接合樹脂導入工程と、接合用マスクを、該接合用マスクが配設された電子部品から取り除くことにより、液状導電性接合材を形成する接合樹脂形成工程とをこの順に有することが好ましい。
【００４０】
上記の方法によれば、接合用マスクを用いて印刷することにより、第１電子部品と第２電子部品とを接合するための液状導電性接合材を形成することができる。従って、一括して全ての液状導電性接合材を、第１電子部品の第１電極パッド上、あるいは、第２電子部品の第２電極パッド上のうち、液状導電性接合材が配置される方に形成することができる。即ち、一括して第１電子部品と第２電子部品とを接合することができる。
【００４１】
これにより、接合材配置工程に要する時間を短縮することができる。従って、生産効率の向上を図ることができる。
【００４２】
上記半導体装置の製造方法は、接合材配置工程が、液状導電性接合材が封入された接合材吐出部材から液状導電性接合材を吐出することにより、液状導電性接合材を形成することが好ましい。
【００４３】
上記の方法によれば、接合材吐出部材（例えば、ディスペンスノズル）から吐出することにより、第１電子部品上、あるいは、第２電子部品上のうち、液状導電性接合材が配置される方に液状導電性接合材を形成することができる。これにより、簡便に液状導電性接合材を形成することができる。
【００４４】
上記半導体装置の製造方法は、第１電子部品および第２電子部品のうち少なくとも一方が、半導体チップであることが好ましい。
【００４５】
上記の方法によれば、例えば、少ない製造工程で複数の半導体チップが接合された半導体装置を提供することができる。
【００４６】
上記半導体装置の製造方法は、第１電子部品および第２電子部品のうちの一方が、配線基板であることが好ましい。
【００４７】
上記の方法によれば、例えば、少ない製造工程で半導体チップが配線基板に実装された半導体装置を提供することができる。
【００４８】
上記半導体装置の製造方法は、液状樹脂材が、熱硬化性を有する樹脂と金属とを含む液状樹脂からなることが好ましい。
【００４９】
上記の方法によれば、液状樹脂材が金属を含むことにより、スペーサが導電性を有する。従って、液状導電性接合材およびスペーサがともに導電性を有することとなり、より確実に第１電極パッドと第２電極パッドとの導通をとることができる。
【００５０】
上記半導体装置の製造方法は、スペーサを、少なくとも３個以上形成することが好ましい。また、第１電子部品の形状は四辺形の場合、スペーサを、少なくとも第１電子部品の四隅部分に各１個ずつ形成することがより好ましい。
【００５１】
上記の構成によれば、第１電子部品と第２電子部品との間隙を安定して均一にすることができる。これにより、信頼性の高い半導体装置を提供することができる。
【００５２】
本発明の半導体装置は、上記記載の製造方法を用いて得られることを特徴としている。
【００５３】
上記の構成によれば、接合する第１・第２電子部品の間隙の制限を伴うことなく、少ない製造工程で半導体装置を提供することができる。
【００５４】
本発明の半導体装置は、対向する第１電子部品と第２電子部品との間に、上記第１電子部品と第２電子部品とを所定の間隔に保持するスペーサと、上記第１電子部品と第２電子部品とを接合する接合部とを備えた半導体装置において、上記スペーサは、熱硬化性を有する樹脂からなる液状樹脂材からなり、上記接合部は、熱硬化性を有する樹脂と金属とからなる液状導電性接合材からなることを特徴としている。
【００５５】
上記の構成によれば、第１電子部品と第２電子部品とを接合する接合部が金属を含み、導電性を有している。従って、この接合部によって、第１電子部品と第２電子部品との導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。このように、第１・第２電子部品間の接合を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことにより、半田を接合に用いる場合のように、フラックスを用いることがない。この結果、製造工程が少なくてすむ。
【００５６】
これにより、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。
【００５７】
また、第１電子部品と第２電子部品との間隙制御を、スペーサの高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、その高さが制限されることはなく、第１・第２電子部品間の間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができる。
【００５８】
上記半導体装置は、液状樹脂材が、熱硬化性を有する樹脂と金属とからなることが好ましい。
【００５９】
上記の構成によれば、液状樹脂材が金属を含むことにより、スペーサが導電性を有する。従って、液状導電性接合材およびスペーサがともに導電性を有することとなり、より確実に第１電子部品と第２電子部品との導通をとることができる。
【００６０】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００６１】
図１は、半導体装置の要部の構成を示す断面図である。本実施の形態に係る半導体装置は、同図に示すように、半導体チップ（第２電子部品）１、半導体チップ（第１電子部品）２、電極パッド（第１電極パッド）３、バンプ（スペーサ）４、接合部５および電極パッド（第２電極パッド）６を備えている。
【００６２】
半導体チップ１・２は、対向配置されている。半導体チップ１における半導体チップ２と対向する面（以下、下面と称する）には、複数の電極パッド６…がエリアアレイで形成されている。また、半導体チップ２における基板１と対向する面（以下、上面と称する）にも、複数の電極パッド３…がエリアアレイで形成されている。
【００６３】
電極パッド３・６は、Ａｌ（アルミニウム）からなり、その形状は、直径２５０μｍの円形である。各々の電極パッド３は、対応する電極パッド６に対向する。
【００６４】
バンプ４は、Ａｇ（銀）を含有するエポキシ系の液状樹脂（後述するＡｇを含有するエポキシ系樹脂７）により形成される。Ａｇは、直径５〜１０μｍの粒子である。また、バンプ４は、直径１８０μｍ、高さ３５μｍの円柱形状となっている。
【００６５】
接合部５は、電極パッド３・６間において、バンプ４を覆うように形成されている。接合部５は、熱硬化性を有する樹脂と金属とを含む液状樹脂からなる導電性接合材により形成される。
【００６６】
このように、接合部５が電極パッド３・６間に配されていることにより、電極パッド３と電極パッド６とは接合されている。また、バンプ４が半導体チップ１・２間に配されていることにより、半導体チップ１と半導体チップ２との間隙を所定の値（バンプ４の高さ）に制御することができる。
【００６７】
また、接合部５およびバンプ４は、ともに金属を含んでいる。従って、接合部５とバンプ４とがともに導電性を有することとなり、電極パッド３・６間の導通を確実にとることができる。
【００６８】
なお、電極パッド３・６の材料は、Ａｌに限定されるものではなく、例えば、Ａｕ（金）であってもかまわない。
【００６９】
また、バンプ４は、すべての電極パッド３・６間に形成してもかまわないが、これに限定されるものではなく、選択的に形成してもかまわない。バンプ４が含有している粒子は導電性金属であればよく、Ａｇに限定されるものではない。
【００７０】
接合部５が金属を含み導電性を有する場合、バンプ４は、熱硬化性を有する樹脂により形成されていればよく、導電性金属を含有しない樹脂であってもかまわない。このような場合でも、接合部５は導電性を有するため、電極パッド３・６間の導通をとることができる。
【００７１】
さらに、半導体チップ１・２のうちのいずれかは配線基板でもよく、配線基板上にバンプや接合部を形成してもかまわない。これにより、半導体チップが配線基板に実装された半導体装置を提供することができる。
【００７２】
一方の半導体チップの方が、対向する他方の半導体チップより大きい場合には、その大きい方の半導体チップに、複数の半導体チップを横並びに（平面的に）搭載してもよい。これにより、複数の半導体チップが接合された半導体装置を簡単に提供することができる。
【００７３】
以下、上記半導体装置の製造工程の一例について、図２ないし図４に基づいて説明する。
【００７４】
まず、図２（ａ）〜図２（ｄ）に基づいて、半導体チップ２上に、バンプ４を形成するまでの工程について説明する。
【００７５】
半導体チップ２上に、直径２５０μｍの円形の電極パッド３を形成する（図２（ａ））。同様に、半導体チップ１上にも電極パッド６を形成する。
【００７６】
次いで、ステンレスからなり、直径１５０μｍの円形の開口部８ａを有する厚さ５０μｍの印刷用孔版（スペーサ用マスク）８を、例えば画像認識装置などの適当な機構を用いて、電極パッド３上に開口部８ａが重なるように、水平位置を決定して配置する（スペーサ用マスク配設工程、図２（ｂ））。
【００７７】
その後、印刷用孔版８と図示しないスキージとを用いて、Ａｇを含有するエポキシ系樹脂７（液状樹脂材）を印刷する（樹脂導入工程、図２（ｃ））。
【００７８】
そして、印刷用孔版８を半導体チップ２上から取り除くことにより、上記エポキシ系樹脂７を電極パッド３上に形成する（樹脂形成工程）。
【００７９】
次に、エポキシ系樹脂７が印刷された半導体チップ２を窒素雰囲気下において、１６０℃で３０分間加熱し、エポキシ系樹脂７を硬化させて、バンプ４を形成する（スペーサ形成工程、図２（ｄ））。
【００８０】
このようにして、半導体チップ２上の電極パッド３上に、バンプ４を形成することができる。
【００８１】
なお、印刷用孔版８の材質・寸法・形状や開口部８ａの寸法・形状は、特に限定されるものではなく、例えば、厚さが８０μｍの印刷用孔版を用いてもかまわない。
【００８２】
このように、後にバンプ４となるエポキシ系樹脂７を、印刷用孔版８を用いて印刷することにより、一括して全てのエポキシ系樹脂７を半導体チップ２の電極パッド３上に形成することができる。即ち、一括して全てのバンプ４を電極パッド３上に形成することができる。
【００８３】
これにより、バンプ４を形成するまでの工程に要する時間を短縮することができる。また、例えば、電極パッド３の数が増加して形成するバンプ４、即ち、形成するエポキシ系樹脂７の数が増加しても、バンプ４を形成するまでの工程（スペーサ用マスク配設工程，樹脂導入工程，樹脂形成工程）に要する時間が増加することがない。従って、生産効率の向上を図ることができる。
【００８４】
また、印刷用孔版８の開口部８ａにおける大きさや厚さを適切に選択することにより、任意の寸法のスペーサを得ることができる。従って、任意の寸法のバンプ４を得ることができることにより、半導体チップ１・２などの複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができる。
【００８５】
なお、バンプ４の個数は特に限定されるものではなく、バンプ４を全ての電極パッド３上に形成する必要はない。
【００８６】
次に、図３（ａ）〜図３（ｃ）に基づいて、バンプ４が形成された半導体チップ２上に、接合部５となる導電性接合材１０を形成するまでの工程（接合材配置工程）について説明する。
【００８７】
ステンレスからなり、直径２００μｍの円形の開口部（接合用開口部）９ａを有する厚さ８０μｍの印刷用孔版（接合用マスク）９を、例えば画像認識装置などの適当な機構を用いて、電極パッド３およびバンプ４上に開口部９ａが重なるように、水平位置を決定して配置する（接合用マスク配設工程、図３（ａ））。ここで、開口部９ａは、バンプ４が形成された電極パッド３全てを含む任意の電極パッド３に対応する。
【００８８】
次いで、印刷用孔版９と図示しないスキージとを用いて、熱硬化性を有する樹脂と金属とを含む液状樹脂からなる導電性接合材（液状導電性接合材）１０を印刷する（接合樹脂導入工程、図３（ｂ））。
【００８９】
その後、印刷用孔版９を半導体チップ２上から離す（接合樹形成工程、図３（ｃ））。このとき、後に接合部５となる導電性接合材１０は液状樹脂であるため、自然に丸みを有する形状となる。
【００９０】
このようにして、後の工程で接合部５となる導電性接合材１０を、バンプ４を覆うように形成することができる。
【００９１】
なお、導電性接合材１０は、バンプ４が形成された半導体チップ２と対向する半導体チップ１上に形成してもかまわない。即ち、導電性接合材１０は、対向する半導体チップ１・２のうち、硬化させたバンプ４を形成した側、または、バンプ４を形成していない側の半導体チップ上のいずれかに形成すればよい。
【００９２】
また、印刷用孔版９の材質・寸法・形状や開口部９ａの寸法・形状は、特に限定されるものではなく、例えば、印刷用孔版９の厚さは８０μｍでなくてもかまわない。
【００９３】
接合部５は、バンプ４の形成されていない電極パッド３上に形成してもかまわない。即ち、バンプ４が形成されていない電極パッド上３に導電性接合材１０を印刷して接合部５を形成してもかまわない。
【００９４】
上記のように、印刷用孔版９を用いて印刷することにより、一括して全ての導電性接合材１０を、半導体チップ２の電極パッド３上（半導体チップ１上に接合部５を設ける場合は、半導体チップ１の電極パッド６上）に形成することができる。即ち、一括して半導体チップ１・２を接合することができる。
【００９５】
これにより、図３（ａ）〜図３（ｃ）に示す、接合部５となる導電性接合材１０を形成するまでの工程に要する時間を短縮することができる。従って、生産効率の向上を図ることができる。
【００９６】
さらに、図４（ａ）・（ｂ）に基づいて、半導体チップ１・２を接合する工程について説明する。
【００９７】
図示しないフリップチップボンダのボンディングステージに、バンプ４および接合部５が形成された半導体チップ２を、その上面を上に向けて（下面がボンディングステージに接するように）載せる。一方、フリップチップボンダのボンディングツールに、半導体チップ１を真空吸着させる（図４（ａ））。
【００９８】
その後、電極パッド６と、それぞれの電極パッド６に対応する電極パッド３とが対向するように、ボンディングツールを水平面内で移動させて位置合わせをする（位置決め工程）。続いて、対応する電極パッド６とバンプ４とが接触するまでボンディングツールを下方に変位させて、半導体チップ１を半導体チップ２上に載せる。さらに、これを窒素雰囲気下において１６０℃で３０分間加熱し、導電性接合材１０を硬化させて接合部５とし、チップ接合を行う（接合材硬化工程、図４（ｂ））。
【００９９】
これにより、電極パッド３・６は、バンプ４の高さに間隙を制御された状態で、接合部５により接合される。
【０１００】
一般に、半導体チップや配線基板などの電子部品間における半田を用いての接合には、約２６０℃程度必要となる。また、鉛フリーの半田の場合、接合に要する温度（接合温度）は約２８０℃程度となる。
【０１０１】
このような場合、電子部品を接合する前に、エポキシ系樹脂７を硬化してバンプ４を形成していると、電子部品、ここでは、半導体チップ１と半導体チップ２とを接合する際、接合温度が高いことにより、バンプ４を形成するエポキシ系樹脂７が変質変化する。エポキシ系樹脂７が変質変化した場合、バンプ４のシェア強度は低くなり、このバンプ４を備えた半導体装置の信頼性は低くなる。
【０１０２】
しかしながら、半導体チップ１・２間の接合を、導電性接合材１０によって行うことで、接合温度が約１６０℃程度となる。これにより、先にエポキシ系樹脂７を硬化することにより形成したバンプ４が変質変化することを防止することができる。従って、バンプ４のシェア強度の低下を防止することができる。
【０１０３】
なお、上記のように形成されたバンプ４のシェア強度は１バンプ当たり２００ｇである。シェア強度とは、図５に示すように、バンプ４に矢印方向の力を加えたときの剪断強度である。
【０１０４】
また、通常、電子部品間の接合に半田を用いる場合、フラックスを用いることが一般的であり、フラックスを接合面に設ける工程や、フラックスの除去工程が必要となる。
【０１０５】
しかしながら、導電性接合材１０は金属を含み、導電性を有している。従って、この導電性接合材１０によって、電極パッド３・６間の導通をとることができ、また、同時に半導体チップ１と半導体チップ２とを接合することができる。従って、半導体チップ１と半導体チップ２とを接合するために、上記のようなフラックスを用いることがない。また、半導体装置の製造工程全体においても、例えば電極パッド３・６に他の部材を接合するために半田を用いることはない。この結果、製造工程が少なくてすむ。
【０１０６】
これにより、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。また、半導体装置の製造工程全体において、鉛を用いることがないため、環境に悪影響を及ぼすことがない。
【０１０７】
また、エポキシ系樹脂７を硬化することによりバンプ４を形成した後に、導電性接合材１０を硬化することにより半導体チップ１と半導体チップ２とを接合することとなる。
【０１０８】
従って、半導体チップ１と半導体チップ２との間隙制御を、形成されたバンプ４の高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、バンプ４によって行うことにより、例えば、エポキシ系樹脂７をマスクやノズルなどで形成したとしても、エポキシ系樹脂７に含まれる粒子（ここでは、Ａｇ）の直径は小さく、このため、間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができる。
【０１０９】
このように、上記のような製造工程で製造された半導体装置は、接合する半導体チップ１・２の間隙の制限を伴うことなく、少ない製造工程で半導体装置を提供することができる。
【０１１０】
なお、フリップチップボンダのボンディングステージおよびボンディングツールに載せる半導体チップは、半導体チップ１・２のどちらでもよい。また、例えば、フリップチップボンダのボンディングステージにバンプが形成された半導体チップを、ボンディングツールで導電性接合材が形成された他の半導体チップを保持してもかまわない。また、ボンディングステージに電極パッドのみが形成された配線基板、あるいは、電極パッド上にバンプや導電性接合材が形成された配線基板を載せてもかまわない。
【０１１１】
なお、バンプ４の個数は特に限定されるものではないが、半導体チップ１・２間の間隙を均一にするためには、バンプ４は３個以上形成することが好ましい。また、例えば、半導体チップ２が方形状（四辺形）の場合、半導体チップ２の４か所の角付近のうち３か所以上に形成されるのが好ましいが、４か所ともにバンプ４が形成される方がより好ましい。
【０１１２】
これにより、半導体チップ１・２間の間隙を安定して均一にすることができ、信頼性の高い半導体装置を提供することができる。
【０１１３】
〔実施の形態２〕
本発明の第２の実施の形態について図６および図７に基づいて説明すれば、以下の通りである。なお、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【０１１４】
本実施の形態に係る半導体装置の製造方法は、実施の形態１において図１に示した半導体装置の製造方法の他の一例を示すものである。
【０１１５】
まず、図６（ａ）〜図６（ｃ）に基づいて、半導体チップ２上に、バンプ４を形成するまでの工程について説明する。
【０１１６】
半導体チップ２上に、直径３００μｍの円形の電極パッド３を形成する（図６（ａ））。同様に、半導体チップ１上にも電極パッド６を形成する。
【０１１７】
次いで、内径１００μｍ、外径３００μｍのディスペンスノズル（吐出部材）２０を用いて、半導体チップ２上における任意の電極パッド３上に、Ａｇを含有するエポキシ系樹脂７を吐出する（吐出工程、図６（ｂ））。
【０１１８】
そして、エポキシ系樹脂７が吐出された半導体チップ２を窒素雰囲気下において、１６０℃で３０分間加熱し、エポキシ系樹脂７を硬化させて、バンプ４を形成する（スペーサ形成工程、図６（ｃ））。
【０１１９】
上記のように、後にバンプ４となるエポキシ系樹脂７をディスペンスノズル２０から吐出して半導体チップ２上にエポキシ系樹脂７を形成することにより、ディスペンスノズル２０の形状や寸法、吐出条件を適切に選択することで、任意の寸法のバンプ４を得ることができる。
【０１２０】
ここで、吐出条件とは、吐出圧力、吐出（加圧）時間、吐出直後の吸引の有無、吸引圧力、吸引時間、ディスペンスノズル２０の先端形状や寸法などのことをいう。
【０１２１】
また、任意の寸法のバンプ４を得ることができることにより、複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができる。
【０１２２】
次に、図７（ａ）（ｂ）に基づいて、バンプ４が形成された半導体チップ２上に、後に接合部５となる導電性接合材１０を形成するまでの工程（接合材配置工程）について説明する。
【０１２３】
内径１００μｍ、外径３００μｍのディスペンスノズル（接合材吐出部材）２１を用いて、バンプ４が形成された電極パッド３上に、導電性接合材１０を吐出する（図７（ａ））。ここで、電極パッド３上に吐出された導電性接合材１０は、対応するバンプ４全体を覆っていても、バンプ４の一部のみを覆っていてもかまわない。
【０１２４】
その後、導電性接合材１０は液状樹脂であるため、自然に丸みを有する形状となる。（図７（ｂ））。
【０１２５】
上記のようにディスペンスノズル２１から吐出して導電性接合材１０を形成することにより、簡便に導電性接合材１０を形成することができる。
【０１２６】
なお、この後、半導体チップ１・２を接合する工程は、実施の形態１の図４（ａ）・（ｂ）に示す工程と同様である。
【０１２７】
また、このようにして形成されたバンプ４のシェア強度は、１バンプ当たり４５０ｇである。また、バンプ４の形状は、直径２７０μｍ、高さ６０μｍの下半分のない略半球状となる
本実施の形態においては、バンプ４の形成および導電性接合材１０の形成ともに、吐出することによって行われているが、バンプ４の形成あるいは導電性接合材１０の形成のいずれか一方を、実施の形態１に示したように印刷することによって行ってもかまわない。
【０１２８】
上記のように、本発明の半導体装置の製造方法は、対向する半導体チップ１と半導体チップ２とを、半導体チップ１と半導体チップ２との間隙を一定に制御するバンプ４を介して接合する半導体装置の製造方法において、半導体チップ２に設けられた電極パッド３上に、エポキシ系樹脂７を硬化することによりバンプ４を形成するスペーサ形成工程と、電極パッド３上およびバンプ４上の少なくとも一部に、導電性接合材１０を形成する接合材配置工程と、バンプ４が半導体チップ１に設けられた電極パッド６と接し、かつ、導電性接合材１０が電極パッド６の少なくとも一部に接するように、半導体チップ１と半導体チップ２とを対向配置する位置決め工程と、導電性接合材１０を硬化することにより半導体チップ１と半導体チップ２とを接合する接合材硬化工程とをこの順に有する。
【０１２９】
これにより、接合する半導体チップ１と半導体チップ２の間隙の制限を伴うことなく、少ない工程で半導体装置を製造することができる。
【０１３０】
【発明の効果】
以上のように、本発明の半導体装置の製造方法は、第１電子部品に設けられた第１電極パッド上に、熱硬化性を有する樹脂からなる液状樹脂材を硬化することによりスペーサを形成するスペーサ形成工程と、上記スペーサ上の少なくとも一部およびその近傍の第１電極パッド上と、上記スペーサの形成されていない部分における第１電極パッド上の少なくとも一部との両方に、熱硬化性を有する樹脂と金属とからなる液状導電性接合材を形成する接合材配置工程と、上記スペーサが上記第２電子部品に設けられた第２電極パッドと接し、かつ、上記液状導電性接合材が上記第２電極パッドの少なくとも一部に接するように、上記第１電子部品と第２電子部品とを対向配置する位置決め工程と、上記液状導電性接合材を硬化することにより上記第１電子部品と第２電子部品とを接合する接合材硬化工程とをこの順に有する構成である。
【０１３１】
これにより、液状導電性接合材によって、第１電子部品上の第１電極パッドと第２電子部品上の第２電極パッドとの導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。このように、第１・第２電子部品間の接合を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことにより、接合に半田を用いた場合のようにフラックスを用いることがない。また、半導体装置の製造工程全体においても、例えば第１・２電極パッドに他の部材を接合するために半田を用いることはない。この結果、製造工程が少なくてすむ。
【０１３２】
従って、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。また、半導体装置の製造工程全体において、鉛を用いることがないため、環境に悪影響を及ぼすことがない。
【０１３３】
また、第１・第２電子部品間の導通を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことで、接合に要する温度が約１６０℃程度となる。従って、先に熱硬化性を有する樹脂からなる液状樹脂材を硬化することにより形成したスペーサが変質変化することを防止することができる。
【０１３４】
さらに、第１電子部品と第２電子部品との間隙制御を、形成されたスペーサの高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができるといった効果を奏する。
【０１３５】
本発明の半導体装置の製造方法は、第１電子部品に設けられた第１電極パッド上に、熱硬化性を有する樹脂からなる液状樹脂材を硬化することによりスペーサを形成するスペーサ形成工程と、第２電子部品に設けられた第２電極パッド上における上記スペーサの対向位置と、上記第２電極パッド上における上記スペーサが形成されていない部分の上記第１電極パッドの対向位置の少なくとも一部との両方に、熱硬化性を有する樹脂と金属とからなる液状導電性接合材を形成する接合材配置工程と、上記スペーサが上記第２電極パッドと接し、かつ、上記液状導電性接合材が上記第１電極パッドの少なくとも一部に接するように、上記第１電子部品と第２電子部品とを対向配置する位置決め工程と、上記液状導電性接合材を硬化することにより上記第１電子部品と第２電子部品とを接合する接合材硬化工程とをこの順に有する構成である。
【０１３６】
これにより、液状導電性接合材によって、第１電子部品上の第１電極パッドと第２電子部品上の第２電極パッドとの導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。このように、第１・第２電子部品間の接合を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことにより、半田を接合に用いる場合のように、フラックスを用いることがない。この結果、製造工程が少なくてすむ。
【０１３７】
従って、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。また、半導体装置の製造工程全体において、鉛を用いることがないため、環境に悪影響を及ぼすことがない。
【０１３８】
また、第１・第２電子部品間の導通を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことで、接合に要する温度が約１６０℃程度となる。従って、先に熱硬化性を有する樹脂からなる液状樹脂材を硬化することにより形成したスペーサが変質変化することを防止することができる。
【０１３９】
さらに、第１電子部品と第２電子部品との間隙制御を、形成されたスペーサの高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができるといった効果を奏する。
【０１４０】
本発明の半導体装置の製造方法は、開口部を有するスペーサ用マスクを、該開口部が第１電極パッド上のスペーサ形成位置と対応するように、第１電子部品上に配設するスペーサ用マスク配設工程と、スペーサ用マスクを用いて印刷することにより、開口部内に液状樹脂材を導入する樹脂導入工程と、スペーサ用マスクを第１電子部品から取り除くことにより、液状樹脂材を第１電極パッド上に形成する樹脂形成工程とをこの順に行った後に、スペーサ形成工程を行う構成である。
【０１４１】
これにより、一括して全ての液状樹脂材を第１電子部品の第１電極パッド上に形成することができる。即ち、一括して全てのスペーサを第１電極パッド上に形成することができる。
【０１４２】
従って、スペーサ形成工程の前に行う工程に要する時間を短縮することができる。また、例えば、第１電極パッドの数が増加して形成するスペーサの数が増加しても、スペーサ形成工程の前に行う工程に要する時間が増加することがない。この結果、生産効率の向上を図ることができる。
【０１４３】
また、スペーサ用マスクの開口部における大きさや厚さを適切に選択することにより、任意の寸法のスペーサを得ることができる。従って、任意の寸法のスペーサを得ることができることにより、複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができるといった効果を奏する。
【０１４４】
本発明の半導体装置の製造方法は、液状樹脂材が封入された吐出部材から、該液状樹脂材を第１電極パッド上に吐出する吐出工程を行った後に、スペーサ形成工程を行う構成である。
【０１４５】
これにより、吐出部材において、液状樹脂材を吐出する部分の形状や寸法、吐出条件を適切に選択することにより、任意の寸法のスペーサを得ることができる。一方、スペーサによって、第１電子部品と第２電子部品との間隙を一定に制御することができる。従って、任意の寸法のスペーサを得ることができることにより、複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができるといった効果を奏する。
【０１４６】
本発明の半導体装置の製造方法は、接合材配置工程が、接合用開口部を有する接合用マスクを、該接合用開口部内にスペーサが配されるように、第１電子部品および第２電子部品のうちいずれか液状導電性接合材が配される電子部品上に配設する接合用マスク配設工程と、接合用マスクを用いて印刷することにより、接合用開口部内に液状導電性接合材を導入する接合樹脂導入工程と、接合用マスクを、該接合用マスクが配設された電子部品から取り除くことにより、液状導電性接合材を形成する接合樹脂形成工程とをこの順に有する構成である。
【０１４７】
これにより、一括して全ての液状導電性接合材を、第１電子部品の第１電極パッド上、あるいは、第２電子部品の第２電極パッド上のうち、液状導電性接合材が配置される方に形成することができる。従って、接合材配置工程に要する時間を短縮することができ、生産効率の向上を図ることができるといった効果を奏する。
【０１４８】
本発明の半導体装置の製造方法は、接合材配置工程が、液状導電性接合材が封入された接合材吐出部材から液状導電性接合材を吐出することにより、液状導電性接合材を形成する構成である。
【０１４９】
これにより、簡便に液状導電性接合材を形成することができるといった効果を奏する。
【０１５０】
本発明の半導体装置の製造方法は、第１電子部品および第２電子部品のうち少なくとも一方が、半導体チップである構成である。
【０１５１】
これにより、例えば、少ない製造工程で複数の半導体チップが接合された半導体装置を提供することができるといった効果を奏する。
【０１５２】
本発明の半導体装置の製造方法は、第１電子部品および第２電子部品のうちの一方が、配線基板である構成である。
【０１５３】
これにより、例えば、少ない製造工程で半導体チップが配線基板に実装された半導体装置を提供することができるといった効果を奏する。
【０１５４】
本発明の半導体装置の製造方法は、液状樹脂材が、熱硬化性を有する樹脂と金属とを含む液状樹脂からなる構成である。
【０１５５】
これにより、液状導電性接合材およびスペーサがともに導電性を有することとなり、より確実に第１電極パッドと第２電極パッドとの導通をとることができるといった効果を奏する。
【０１５６】
本発明の半導体装置の製造方法は、スペーサを、少なくとも３個以上形成する構成である。また、より好ましくは、第１電子部品の形状は四辺形の場合、スペーサを少なくとも第１電子部品の四隅部分に各１個ずつ形成する構成である。
【０１５７】
これにより、第１電子部品と第２電子部品との間隙を安定して均一にすることができる。従って、信頼性の高い半導体装置を提供することができるといった効果を奏する。
【０１５８】
本発明の半導体装置は、上記記載の製造方法を用いて得られる構成である。
【０１５９】
これにより、接合する第１・第２電子部品の間隙の制限を伴うことなく、少ない製造工程で半導体装置を提供することができるといった効果を奏する。
【０１６０】
本発明の半導体装置は、スペーサは、熱硬化性を有する樹脂からなる液状樹脂材からなり、接合部は、熱硬化性を有する樹脂と金属とからなる液状導電性接合材からなる構成である。
【０１６１】
これにより、接合部によって、第１電子部品と第２電子部品との導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。従って、半田を接合に用いる場合のように、フラックスを用いることがない。この結果、製造工程が少なくてすみ、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。
【０１６２】
また、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、その高さが制限されることはなく、第１・第２電子部品間の間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができるといった効果を奏する。
【０１６３】
上記半導体装置は、液状樹脂材が、熱硬化性を有する樹脂と金属とからなる構成である。
【０１６４】
これにより、液状導電性接合材およびスペーサがともに導電性を有することとなり、より確実に第１電子部品と第２電子部品との導通をとることができるといった効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る半導体装置の要部の構成を示す断面図である。
【図２】（ａ）ないし（ｄ）は、図１に示す半導体装置の製造工程のうち、バンプを形成するまでの工程を示す工程フロー図である。
【図３】（ａ）ないし（ｃ）は、図１に示す半導体装置の製造工程のうち、バンプを形成してから接合部を形成するまでの工程を示す工程フロー図である。
【図４】（ａ）（ｂ）は、図１に示す半導体装置の製造工程のうち、２枚の半導体チップを接合する工程を示す工程フロー図である。
【図５】シェア強度を示す説明図である。
【図６】（ａ）ないし（ｃ）は、図１に示す半導体装置の他の製造工程のうち、バンプを形成するまでの工程を示す工程フロー図である。
【図７】（ａ）（ｂ）は、図１に示す半導体装置の他の製造工程のうち、バンプを形成してから接合部を形成するまでの工程を示す工程フロー図である。
【図８】従来の半導体装置の要部の構成を示す断面図である。
【図９】従来の他の半導体装置の要部の構成を示す断面図である。
【図１０】従来のさらに他の半導体装置の要部の構成を示す断面図である。
【符号の説明】
１ 半導体チップ（第２電子部品）
２ 半導体チップ（第１電子部品）
３ 電極パッド（第１電極パッド）
４ バンプ（スペーサ）
５ 接合部
６ 電極パッド（第２電極パッド）
７ エポキシ系樹脂（液状樹脂材）
８ 印刷用孔版（スペーサ用マスク）
８ａ 開口部（開口部）
９ 印刷用孔版（接合用マスク）
９ａ 開口部（接合用開口部）
１０ 導電性接合材（液状導電性接合材）
２０ ディスペンスノズル（吐出部材）
２１ ディスペンスノズル（接合材吐出部材）
【発明の属する技術分野】
本発明は、半導体チップや配線基板などの複数の電子部品が接合された半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体チップを基板に接続する際には、半導体チップの素子形成面と基板の回路形成面との間隙を一定に制御するために、半導体チップまたは基板上に間隙制御用のスペーサを設ける方法が用いられている。
【０００３】
例えば、図８に示すように、特開平７−２４９６３２号公報（従来公報（Ａ））には、スペーサとして芯部材１０２を用いて、半導体チップ１００の素子形成面と基板１０１の回路形成面との間隙を一定に制御する半導体装置が記載されている。
【０００４】
半導体チップ１００と基板１０１との間には、芯部材１０２、半田バンプ１０３および外部電極パッド１０４が設けられている。また、芯部材１０２は、図示しない半田を介して外部電極パッド１０４に取り付けられている。芯部材１０２は金属製であり、その融点は半田バンプ１０３よりも高い。フリップチップ実装においては、半導体チップ１００はその外部電極パッド１０４上に芯部材１０２が、半田バンプ１０３よりも融点の高い図示しないハンダにより接続されており、基板１０１側の外部電極パッド１０４上に形成された半田バンプ１０３と接合されている。
【０００５】
また、図９に示すように、特開平１０−１５４７２６号公報（従来公報（Ｂ））には、半導体チップ１１０と基板１１１との接続用バンプである半田バンプ１１３よりも融点の高い金バンプ１１２をスペーサとして用いる半導体装置が記載されている。半導体チップ１１０上には、半導体チップ１１０内の所定導電部位に導通しないダミー電極パッド１１４、および、半導体チップ１１０内の導電部位に導通する外部電極パッド１１５が配されている。同様に、基板１１１上にもダミー電極パッド１１４および外部電極パッド１１５が配されている。
【０００６】
基板１１１上の外部電極パッド１１５と半導体チップ１１０上の外部電極パッド１１５とは、半田バンプ１１３を介して対向配置されており、これにより、接続されている。また、基板１１１上のダミー電極パッド１１４と半導体チップ１１０上のダミー電極パッド１１４とは、金バンプ１１２を介して対向配置されている。これにより、基板１１１と半導体チップ１１０との間に、所定の間隙を確保することができる。
【０００７】
また、図１０に示すように、特開平１１−４０７１６号公報（従来公報（Ｃ））には、導電性粒子１２２をスペーサとして用いて、間隙を一定に制御する半導体装置が記載されている。
【０００８】
同図に示すように、上記半導体装置は、電極接続用半田１２３に導電性粒子１２２を混入している。このように、導電性粒子１２２の径によって、基板１２１と金属ベース１２０との間の間隙を、一定に制御することができる。
【０００９】
また、特開平７−２２１１０４号公報（従来公報（Ｄ））では、高さ寸法が均一な電極ピンを備えた半導体装置が記載されている。該電極ピンは、半導体チップの外部電極パッド上に、導電性の接合材（金属粒子の入った熱硬化性樹脂）を印刷法により形成し、熱硬化させることにより形成される。そして、電極ピンの先端部に半田を配設し、基板にフェイスダウンさせて加熱することにより、半導体チップと基板とを接続する。このように、この半導体装置は、電極ピンをスペーサとして用い、半導体チップと基板との接続には、半田を用いている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記の構成には、次のような問題があった。
【００１１】
上記従来公報（Ａ）に記載の構成では、芯部材１０２を外部電極パッド１０４に接合するために、図示しない半田を用いている。このため、半導体装置を製造する際、半導体チップ１００の外部電極パッド１０４上に、芯部材１０２を外部電極パッド１０４に接合するための半田ペーストを印刷などにより形成する工程と、外部電極パッド１０４上に形成された半田ペースト上に芯部材１０２を搭載する工程と、半田ペーストをリフローソルダリングすることにより外部電極パッド１０４と芯部材１０２とを接合する工程とが必要となる。従って、製造工程数の増加によるサイクルタイムの減縮に限界があった。
【００１２】
上記従来公報（Ｂ）に記載の構成では、間隙制御を目的とした金バンプ１１２と、接合を目的とした半田バンプ１１３とを備えている。このため、金バンプ１１２および半田バンプ１１３をワイヤーボンディングにより形成するか、または金バンプ１１２の形成をワイヤーボンディングにより行い、半田バンプ１１３の形成を半田メッキにより行う必要がある。従って、製造工程数の増加によるサイクルタイムの減縮に限界があった。
【００１３】
上記従来公報（Ｃ）に記載の構成では、導電性粒子１２２が混入された電極接続用半田１２３を、孔版を用いた印刷、またはディスペンスノズルからの吐出などの方法により、金属ベース１２０上に形成する。このとき、導電性粒子１２２の径の大きさは、孔版に形成されているパターンのうち最も小さい開口部に内接する円の直径、または、ディスペンスノズルの直径、即ち金属ベース１２０に内接する円の直径よりも小さいものに制限される。
【００１４】
例えば、一般に、半導体装置の信頼性の向上を図るために、接合された複数の半導体チップの間隙、あるいは、接合された半導体チップと配線基板との間隙に液状樹脂を注入しようとする場合、この間隙は液状樹脂の充填性の重要な因子となる。
【００１５】
しかしながら、複数の半導体チップ、あるいは、半導体チップと配線基板との間隙を、孔版に形成されているパターンのうち最も小さい開口部に内接する円の直径、または、ディスペンスノズルの直径以上に制御することは困難である。即ち、上記従来公報（Ｃ）に記載の構成の場合、金属ベース１２０と基板１２１との間隙を、孔版に形成されているパターンのうち最も小さい開口部に内接する円の直径、または、金属ベース１２０に内接する円の直径以上に制御することは困難である。
【００１６】
また、上記従来公報（Ａ）（Ｂ）（Ｃ）（Ｄ）に記載の構成では、半導体チップと基板との接合に半田を用いている。このような場合、フラックスを接合面に設けることが一般的であり、従って、接合後にフラックスの除去工程が必要となる。従って、製造工程の増加を伴い、サイクルタイムの減縮に限界があった。
【００１７】
さらに、半田を用いての接合には、約２６０℃程度必要となる。この場合、上記従来公報（Ｄ）に記載の構成のように、熱硬化した熱硬化性樹脂を備えた構成であると、半田の接合の際、熱硬化性樹脂が変質変化する虞れがある。
【００１８】
このように、複数の半導体チップ間、あるいは、半導体チップと配線基板との間の接合に半田を用いた場合、製造工程の増加を伴い、かつ、融点が高いため接合に要する温度が高温である。また、スペーサとして粒子状のものを用い、その粒子の径によって間隙制御をする場合、複数の半導体チップ、あるいは、半導体チップと配線基板との間隙範囲に制限が生じる。
【００１９】
本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、接合する電子部品の間隙の制限を伴うことなく、少ない工程で製造することができる半導体装置およびその製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上記の課題を解決するために、対向する第１電子部品と第２電子部品とを、該第１電子部品と第２電子部品との間隙を一定に制御するスペーサを介して接合する半導体装置の製造方法において、上記第１電子部品に設けられた第１電極パッド上に、熱硬化性を有する樹脂からなる液状樹脂材を硬化することによりスペーサを形成するスペーサ形成工程と、上記スペーサ上の少なくとも一部およびその近傍の第１電極パッド上と、上記スペーサの形成されていない部分における第１電極パッド上の少なくとも一部との両方に、熱硬化性を有する樹脂と金属とからなる液状導電性接合材を形成する接合材配置工程と、上記スペーサが上記第２電子部品に設けられた第２電極パッドと接し、かつ、上記液状導電性接合材が上記第２電極パッドの少なくとも一部に接するように、上記第１電子部品と第２電子部品とを対向配置する位置決め工程と、上記液状導電性接合材を硬化することにより上記第１電子部品と第２電子部品とを接合する接合材硬化工程とをこの順に有することを特徴としている。
【００２１】
通常、電子部品間の接合に半田を用いる場合、フラックスを用いることが一般的であり、フラックスを接合面に設ける工程や、フラックスの除去工程が必要となる。
【００２２】
しかしながら、上記の方法によれば、第１電子部品と第２電子部品とを接合する液状導電性接合材が金属を含み、導電性を有している。従って、この液状導電性接合材によって、第１電子部品上の第１電極パッドと第２電子部品上の第２電極パッドとの導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。このように、第１・第２電子部品間の接合を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことにより、上記のようなフラックスを用いることがない。また、半導体装置の製造工程全体においても、例えば第１・２電極パッドに他の部材を接合するために半田を用いることはない。この結果、製造工程が少なくてすむ。
【００２３】
これにより、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。また、半導体装置の製造工程全体において、鉛を用いることがないため、環境に悪影響を及ぼすことがない。
【００２４】
また、一般に、半田を用いての電子部品間の接合には、約２６０℃程度必要となる。
【００２５】
しかしながら、第１・第２電子部品間の導通を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことで、接合に要する温度が約１６０℃程度となる。従って、先に熱硬化性を有する樹脂からなる液状樹脂材を硬化することにより形成したスペーサが変質変化することを防止することができる。
【００２６】
さらに、上記の方法によれば、スペーサ形成工程で液状樹脂材を硬化することによりスペーサを形成した後に、接合材硬化工程で液状導電性接合材を硬化することにより第１電子部品と第２電子部品とを接合することとなる。従って、第１電子部品と第２電子部品との間隙制御を、形成されたスペーサの高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、例えば、液状樹脂材をマスクやノズルなどで形成したとしても、粒子の直径、即ち、間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができる。
【００２７】
本発明の半導体装置の製造方法は、上記の課題を解決するために、対向する第１電子部品と第２電子部品とを、該第１電子部品と第２電子部品との間隙を一定に制御するスペーサを介して接合する半導体装置の製造方法において、上記第１電子部品に設けられた第１電極パッド上に、熱硬化性を有する樹脂からなる液状樹脂材を硬化することによりスペーサを形成するスペーサ形成工程と、上記第２電子部品に設けられた第２電極パッド上における上記スペーサの対向位置と、上記第２電極パッド上における上記スペーサが形成されていない部分の上記第１電極パッドの対向位置の少なくとも一部との両方に、熱硬化性を有する樹脂と金属とからなる液状導電性接合材を形成する接合材配置工程と、上記スペーサが上記第２電極パッドと接し、かつ、上記液状導電性接合材が上記第１電極パッドの少なくとも一部に接するように、上記第１電子部品と第２電子部品とを対向配置する位置決め工程と、上記液状導電性接合材を硬化することにより上記第１電子部品と第２電子部品とを接合する接合材硬化工程とをこの順に有することを特徴としている。
【００２８】
上記の方法によれば、第１電子部品と第２電子部品とを接合する液状導電性接合材が金属を含み、導電性を有している。従って、この液状導電性接合材によって、第１電子部品上の第１電極パッドと第２電子部品上の第２電極パッドとの導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。このように、第１・第２電子部品間の接合を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことにより、半田を接合に用いる場合のように、フラックスを用いることがない。この結果、製造工程が少なくてすむ。
【００２９】
これにより、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。また、半導体装置の製造工程全体において、鉛を用いることがないため、環境に悪影響を及ぼすことがない。
【００３０】
また、第１・第２電子部品間の導通を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことで、接合に要する温度が約１６０℃程度となる。従って、先に熱硬化性を有する樹脂からなる液状樹脂材を硬化することにより形成したスペーサが変質変化することを防止することができる。
【００３１】
さらに、スペーサ形成工程で液状樹脂材を硬化することによりスペーサを形成した後に、接合材硬化工程で液状導電性接合材を硬化することにより第１電子部品と第２電子部品とを接合することとなる。従って、第１電子部品と第２電子部品との間隙制御を、形成されたスペーサの高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、例えば、液状樹脂材をマスクやノズルなどで形成したとしても、粒子の直径、即ち、間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができる。
【００３２】
上記半導体装置の製造方法は、開口部を有するスペーサ用マスクを、該開口部が第１電極パッド上のスペーサ形成位置と対応するように、第１電子部品上に配設するスペーサ用マスク配設工程と、スペーサ用マスクを用いて印刷することにより、開口部内に液状樹脂材を導入する樹脂導入工程と、スペーサ用マスクを第１電子部品から取り除くことにより、液状樹脂材を第１電極パッド上に形成する樹脂形成工程とをこの順に行った後に、スペーサ形成工程を行うことが好ましい。
【００３３】
上記の方法によれば、後にスペーサとなる液状樹脂材を、スペーサ用マスクを用いて印刷することにより、第１電子部品上に形成することができる。従って、一括して全ての液状樹脂材を第１電子部品の第１電極パッド上に形成することができる。即ち、一括して全てのスペーサを第１電極パッド上に形成することができる。
【００３４】
これにより、スペーサ形成工程の前に行う工程に要する時間を短縮することができる。また、例えば、第１電極パッドの数が増加して形成するスペーサ、即ち、形成する液状樹脂材の数が増加しても、スペーサ形成工程の前に行う工程（スペーサ用マスク配設工程，樹脂導入工程，樹脂形成工程）に要する時間が増加することがない。従って、生産効率の向上を図ることができる。
【００３５】
また、スペーサ用マスクの開口部における大きさや厚さを適切に選択することにより、任意の寸法のスペーサを得ることができる。一方、第１電子部品と第２電子部品とはスペーサを介して対向する。即ち、スペーサによって、第１電子部品と第２電子部品との間隙を一定に制御することができる。従って、任意の寸法のスペーサを得ることができることにより、複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができる。
【００３６】
上記半導体装置の製造方法は、液状樹脂材が封入された吐出部材から、該液状樹脂材を第１電極パッド上に吐出する吐出工程を行った後に、スペーサ形成工程を行うことが好ましい。
【００３７】
上記の方法によれば、後にスペーサとなる液状樹脂材を、吐出部材（例えば、ディスペンスノズル）から吐出することにより、第１電子部品上に液状樹脂材を形成することができる。
【００３８】
これにより、吐出部材において、液状樹脂材を吐出する部分の形状や寸法、吐出条件を適切に選択することにより、任意の寸法のスペーサを得ることができる。一方、スペーサによって、第１電子部品と第２電子部品との間隙を一定に制御することができる。従って、任意の寸法のスペーサを得ることができることにより、複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができる。
【００３９】
上記半導体装置の製造方法は、接合材配置工程が、接合用開口部を有する接合用マスクを、該接合用開口部内にスペーサが配されるように、第１電子部品および第２電子部品のうちいずれか液状導電性接合材が配される電子部品上に配設する接合用マスク配設工程と、接合用マスクを用いて印刷することにより、接合用開口部内に液状導電性接合材を導入する接合樹脂導入工程と、接合用マスクを、該接合用マスクが配設された電子部品から取り除くことにより、液状導電性接合材を形成する接合樹脂形成工程とをこの順に有することが好ましい。
【００４０】
上記の方法によれば、接合用マスクを用いて印刷することにより、第１電子部品と第２電子部品とを接合するための液状導電性接合材を形成することができる。従って、一括して全ての液状導電性接合材を、第１電子部品の第１電極パッド上、あるいは、第２電子部品の第２電極パッド上のうち、液状導電性接合材が配置される方に形成することができる。即ち、一括して第１電子部品と第２電子部品とを接合することができる。
【００４１】
これにより、接合材配置工程に要する時間を短縮することができる。従って、生産効率の向上を図ることができる。
【００４２】
上記半導体装置の製造方法は、接合材配置工程が、液状導電性接合材が封入された接合材吐出部材から液状導電性接合材を吐出することにより、液状導電性接合材を形成することが好ましい。
【００４３】
上記の方法によれば、接合材吐出部材（例えば、ディスペンスノズル）から吐出することにより、第１電子部品上、あるいは、第２電子部品上のうち、液状導電性接合材が配置される方に液状導電性接合材を形成することができる。これにより、簡便に液状導電性接合材を形成することができる。
【００４４】
上記半導体装置の製造方法は、第１電子部品および第２電子部品のうち少なくとも一方が、半導体チップであることが好ましい。
【００４５】
上記の方法によれば、例えば、少ない製造工程で複数の半導体チップが接合された半導体装置を提供することができる。
【００４６】
上記半導体装置の製造方法は、第１電子部品および第２電子部品のうちの一方が、配線基板であることが好ましい。
【００４７】
上記の方法によれば、例えば、少ない製造工程で半導体チップが配線基板に実装された半導体装置を提供することができる。
【００４８】
上記半導体装置の製造方法は、液状樹脂材が、熱硬化性を有する樹脂と金属とを含む液状樹脂からなることが好ましい。
【００４９】
上記の方法によれば、液状樹脂材が金属を含むことにより、スペーサが導電性を有する。従って、液状導電性接合材およびスペーサがともに導電性を有することとなり、より確実に第１電極パッドと第２電極パッドとの導通をとることができる。
【００５０】
上記半導体装置の製造方法は、スペーサを、少なくとも３個以上形成することが好ましい。また、第１電子部品の形状は四辺形の場合、スペーサを、少なくとも第１電子部品の四隅部分に各１個ずつ形成することがより好ましい。
【００５１】
上記の構成によれば、第１電子部品と第２電子部品との間隙を安定して均一にすることができる。これにより、信頼性の高い半導体装置を提供することができる。
【００５２】
本発明の半導体装置は、上記記載の製造方法を用いて得られることを特徴としている。
【００５３】
上記の構成によれば、接合する第１・第２電子部品の間隙の制限を伴うことなく、少ない製造工程で半導体装置を提供することができる。
【００５４】
本発明の半導体装置は、対向する第１電子部品と第２電子部品との間に、上記第１電子部品と第２電子部品とを所定の間隔に保持するスペーサと、上記第１電子部品と第２電子部品とを接合する接合部とを備えた半導体装置において、上記スペーサは、熱硬化性を有する樹脂からなる液状樹脂材からなり、上記接合部は、熱硬化性を有する樹脂と金属とからなる液状導電性接合材からなることを特徴としている。
【００５５】
上記の構成によれば、第１電子部品と第２電子部品とを接合する接合部が金属を含み、導電性を有している。従って、この接合部によって、第１電子部品と第２電子部品との導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。このように、第１・第２電子部品間の接合を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことにより、半田を接合に用いる場合のように、フラックスを用いることがない。この結果、製造工程が少なくてすむ。
【００５６】
これにより、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。
【００５７】
また、第１電子部品と第２電子部品との間隙制御を、スペーサの高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、その高さが制限されることはなく、第１・第２電子部品間の間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができる。
【００５８】
上記半導体装置は、液状樹脂材が、熱硬化性を有する樹脂と金属とからなることが好ましい。
【００５９】
上記の構成によれば、液状樹脂材が金属を含むことにより、スペーサが導電性を有する。従って、液状導電性接合材およびスペーサがともに導電性を有することとなり、より確実に第１電子部品と第２電子部品との導通をとることができる。
【００６０】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００６１】
図１は、半導体装置の要部の構成を示す断面図である。本実施の形態に係る半導体装置は、同図に示すように、半導体チップ（第２電子部品）１、半導体チップ（第１電子部品）２、電極パッド（第１電極パッド）３、バンプ（スペーサ）４、接合部５および電極パッド（第２電極パッド）６を備えている。
【００６２】
半導体チップ１・２は、対向配置されている。半導体チップ１における半導体チップ２と対向する面（以下、下面と称する）には、複数の電極パッド６…がエリアアレイで形成されている。また、半導体チップ２における基板１と対向する面（以下、上面と称する）にも、複数の電極パッド３…がエリアアレイで形成されている。
【００６３】
電極パッド３・６は、Ａｌ（アルミニウム）からなり、その形状は、直径２５０μｍの円形である。各々の電極パッド３は、対応する電極パッド６に対向する。
【００６４】
バンプ４は、Ａｇ（銀）を含有するエポキシ系の液状樹脂（後述するＡｇを含有するエポキシ系樹脂７）により形成される。Ａｇは、直径５〜１０μｍの粒子である。また、バンプ４は、直径１８０μｍ、高さ３５μｍの円柱形状となっている。
【００６５】
接合部５は、電極パッド３・６間において、バンプ４を覆うように形成されている。接合部５は、熱硬化性を有する樹脂と金属とを含む液状樹脂からなる導電性接合材により形成される。
【００６６】
このように、接合部５が電極パッド３・６間に配されていることにより、電極パッド３と電極パッド６とは接合されている。また、バンプ４が半導体チップ１・２間に配されていることにより、半導体チップ１と半導体チップ２との間隙を所定の値（バンプ４の高さ）に制御することができる。
【００６７】
また、接合部５およびバンプ４は、ともに金属を含んでいる。従って、接合部５とバンプ４とがともに導電性を有することとなり、電極パッド３・６間の導通を確実にとることができる。
【００６８】
なお、電極パッド３・６の材料は、Ａｌに限定されるものではなく、例えば、Ａｕ（金）であってもかまわない。
【００６９】
また、バンプ４は、すべての電極パッド３・６間に形成してもかまわないが、これに限定されるものではなく、選択的に形成してもかまわない。バンプ４が含有している粒子は導電性金属であればよく、Ａｇに限定されるものではない。
【００７０】
接合部５が金属を含み導電性を有する場合、バンプ４は、熱硬化性を有する樹脂により形成されていればよく、導電性金属を含有しない樹脂であってもかまわない。このような場合でも、接合部５は導電性を有するため、電極パッド３・６間の導通をとることができる。
【００７１】
さらに、半導体チップ１・２のうちのいずれかは配線基板でもよく、配線基板上にバンプや接合部を形成してもかまわない。これにより、半導体チップが配線基板に実装された半導体装置を提供することができる。
【００７２】
一方の半導体チップの方が、対向する他方の半導体チップより大きい場合には、その大きい方の半導体チップに、複数の半導体チップを横並びに（平面的に）搭載してもよい。これにより、複数の半導体チップが接合された半導体装置を簡単に提供することができる。
【００７３】
以下、上記半導体装置の製造工程の一例について、図２ないし図４に基づいて説明する。
【００７４】
まず、図２（ａ）〜図２（ｄ）に基づいて、半導体チップ２上に、バンプ４を形成するまでの工程について説明する。
【００７５】
半導体チップ２上に、直径２５０μｍの円形の電極パッド３を形成する（図２（ａ））。同様に、半導体チップ１上にも電極パッド６を形成する。
【００７６】
次いで、ステンレスからなり、直径１５０μｍの円形の開口部８ａを有する厚さ５０μｍの印刷用孔版（スペーサ用マスク）８を、例えば画像認識装置などの適当な機構を用いて、電極パッド３上に開口部８ａが重なるように、水平位置を決定して配置する（スペーサ用マスク配設工程、図２（ｂ））。
【００７７】
その後、印刷用孔版８と図示しないスキージとを用いて、Ａｇを含有するエポキシ系樹脂７（液状樹脂材）を印刷する（樹脂導入工程、図２（ｃ））。
【００７８】
そして、印刷用孔版８を半導体チップ２上から取り除くことにより、上記エポキシ系樹脂７を電極パッド３上に形成する（樹脂形成工程）。
【００７９】
次に、エポキシ系樹脂７が印刷された半導体チップ２を窒素雰囲気下において、１６０℃で３０分間加熱し、エポキシ系樹脂７を硬化させて、バンプ４を形成する（スペーサ形成工程、図２（ｄ））。
【００８０】
このようにして、半導体チップ２上の電極パッド３上に、バンプ４を形成することができる。
【００８１】
なお、印刷用孔版８の材質・寸法・形状や開口部８ａの寸法・形状は、特に限定されるものではなく、例えば、厚さが８０μｍの印刷用孔版を用いてもかまわない。
【００８２】
このように、後にバンプ４となるエポキシ系樹脂７を、印刷用孔版８を用いて印刷することにより、一括して全てのエポキシ系樹脂７を半導体チップ２の電極パッド３上に形成することができる。即ち、一括して全てのバンプ４を電極パッド３上に形成することができる。
【００８３】
これにより、バンプ４を形成するまでの工程に要する時間を短縮することができる。また、例えば、電極パッド３の数が増加して形成するバンプ４、即ち、形成するエポキシ系樹脂７の数が増加しても、バンプ４を形成するまでの工程（スペーサ用マスク配設工程，樹脂導入工程，樹脂形成工程）に要する時間が増加することがない。従って、生産効率の向上を図ることができる。
【００８４】
また、印刷用孔版８の開口部８ａにおける大きさや厚さを適切に選択することにより、任意の寸法のスペーサを得ることができる。従って、任意の寸法のバンプ４を得ることができることにより、半導体チップ１・２などの複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができる。
【００８５】
なお、バンプ４の個数は特に限定されるものではなく、バンプ４を全ての電極パッド３上に形成する必要はない。
【００８６】
次に、図３（ａ）〜図３（ｃ）に基づいて、バンプ４が形成された半導体チップ２上に、接合部５となる導電性接合材１０を形成するまでの工程（接合材配置工程）について説明する。
【００８７】
ステンレスからなり、直径２００μｍの円形の開口部（接合用開口部）９ａを有する厚さ８０μｍの印刷用孔版（接合用マスク）９を、例えば画像認識装置などの適当な機構を用いて、電極パッド３およびバンプ４上に開口部９ａが重なるように、水平位置を決定して配置する（接合用マスク配設工程、図３（ａ））。ここで、開口部９ａは、バンプ４が形成された電極パッド３全てを含む任意の電極パッド３に対応する。
【００８８】
次いで、印刷用孔版９と図示しないスキージとを用いて、熱硬化性を有する樹脂と金属とを含む液状樹脂からなる導電性接合材（液状導電性接合材）１０を印刷する（接合樹脂導入工程、図３（ｂ））。
【００８９】
その後、印刷用孔版９を半導体チップ２上から離す（接合樹形成工程、図３（ｃ））。このとき、後に接合部５となる導電性接合材１０は液状樹脂であるため、自然に丸みを有する形状となる。
【００９０】
このようにして、後の工程で接合部５となる導電性接合材１０を、バンプ４を覆うように形成することができる。
【００９１】
なお、導電性接合材１０は、バンプ４が形成された半導体チップ２と対向する半導体チップ１上に形成してもかまわない。即ち、導電性接合材１０は、対向する半導体チップ１・２のうち、硬化させたバンプ４を形成した側、または、バンプ４を形成していない側の半導体チップ上のいずれかに形成すればよい。
【００９２】
また、印刷用孔版９の材質・寸法・形状や開口部９ａの寸法・形状は、特に限定されるものではなく、例えば、印刷用孔版９の厚さは８０μｍでなくてもかまわない。
【００９３】
接合部５は、バンプ４の形成されていない電極パッド３上に形成してもかまわない。即ち、バンプ４が形成されていない電極パッド上３に導電性接合材１０を印刷して接合部５を形成してもかまわない。
【００９４】
上記のように、印刷用孔版９を用いて印刷することにより、一括して全ての導電性接合材１０を、半導体チップ２の電極パッド３上（半導体チップ１上に接合部５を設ける場合は、半導体チップ１の電極パッド６上）に形成することができる。即ち、一括して半導体チップ１・２を接合することができる。
【００９５】
これにより、図３（ａ）〜図３（ｃ）に示す、接合部５となる導電性接合材１０を形成するまでの工程に要する時間を短縮することができる。従って、生産効率の向上を図ることができる。
【００９６】
さらに、図４（ａ）・（ｂ）に基づいて、半導体チップ１・２を接合する工程について説明する。
【００９７】
図示しないフリップチップボンダのボンディングステージに、バンプ４および接合部５が形成された半導体チップ２を、その上面を上に向けて（下面がボンディングステージに接するように）載せる。一方、フリップチップボンダのボンディングツールに、半導体チップ１を真空吸着させる（図４（ａ））。
【００９８】
その後、電極パッド６と、それぞれの電極パッド６に対応する電極パッド３とが対向するように、ボンディングツールを水平面内で移動させて位置合わせをする（位置決め工程）。続いて、対応する電極パッド６とバンプ４とが接触するまでボンディングツールを下方に変位させて、半導体チップ１を半導体チップ２上に載せる。さらに、これを窒素雰囲気下において１６０℃で３０分間加熱し、導電性接合材１０を硬化させて接合部５とし、チップ接合を行う（接合材硬化工程、図４（ｂ））。
【００９９】
これにより、電極パッド３・６は、バンプ４の高さに間隙を制御された状態で、接合部５により接合される。
【０１００】
一般に、半導体チップや配線基板などの電子部品間における半田を用いての接合には、約２６０℃程度必要となる。また、鉛フリーの半田の場合、接合に要する温度（接合温度）は約２８０℃程度となる。
【０１０１】
このような場合、電子部品を接合する前に、エポキシ系樹脂７を硬化してバンプ４を形成していると、電子部品、ここでは、半導体チップ１と半導体チップ２とを接合する際、接合温度が高いことにより、バンプ４を形成するエポキシ系樹脂７が変質変化する。エポキシ系樹脂７が変質変化した場合、バンプ４のシェア強度は低くなり、このバンプ４を備えた半導体装置の信頼性は低くなる。
【０１０２】
しかしながら、半導体チップ１・２間の接合を、導電性接合材１０によって行うことで、接合温度が約１６０℃程度となる。これにより、先にエポキシ系樹脂７を硬化することにより形成したバンプ４が変質変化することを防止することができる。従って、バンプ４のシェア強度の低下を防止することができる。
【０１０３】
なお、上記のように形成されたバンプ４のシェア強度は１バンプ当たり２００ｇである。シェア強度とは、図５に示すように、バンプ４に矢印方向の力を加えたときの剪断強度である。
【０１０４】
また、通常、電子部品間の接合に半田を用いる場合、フラックスを用いることが一般的であり、フラックスを接合面に設ける工程や、フラックスの除去工程が必要となる。
【０１０５】
しかしながら、導電性接合材１０は金属を含み、導電性を有している。従って、この導電性接合材１０によって、電極パッド３・６間の導通をとることができ、また、同時に半導体チップ１と半導体チップ２とを接合することができる。従って、半導体チップ１と半導体チップ２とを接合するために、上記のようなフラックスを用いることがない。また、半導体装置の製造工程全体においても、例えば電極パッド３・６に他の部材を接合するために半田を用いることはない。この結果、製造工程が少なくてすむ。
【０１０６】
これにより、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。また、半導体装置の製造工程全体において、鉛を用いることがないため、環境に悪影響を及ぼすことがない。
【０１０７】
また、エポキシ系樹脂７を硬化することによりバンプ４を形成した後に、導電性接合材１０を硬化することにより半導体チップ１と半導体チップ２とを接合することとなる。
【０１０８】
従って、半導体チップ１と半導体チップ２との間隙制御を、形成されたバンプ４の高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、バンプ４によって行うことにより、例えば、エポキシ系樹脂７をマスクやノズルなどで形成したとしても、エポキシ系樹脂７に含まれる粒子（ここでは、Ａｇ）の直径は小さく、このため、間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができる。
【０１０９】
このように、上記のような製造工程で製造された半導体装置は、接合する半導体チップ１・２の間隙の制限を伴うことなく、少ない製造工程で半導体装置を提供することができる。
【０１１０】
なお、フリップチップボンダのボンディングステージおよびボンディングツールに載せる半導体チップは、半導体チップ１・２のどちらでもよい。また、例えば、フリップチップボンダのボンディングステージにバンプが形成された半導体チップを、ボンディングツールで導電性接合材が形成された他の半導体チップを保持してもかまわない。また、ボンディングステージに電極パッドのみが形成された配線基板、あるいは、電極パッド上にバンプや導電性接合材が形成された配線基板を載せてもかまわない。
【０１１１】
なお、バンプ４の個数は特に限定されるものではないが、半導体チップ１・２間の間隙を均一にするためには、バンプ４は３個以上形成することが好ましい。また、例えば、半導体チップ２が方形状（四辺形）の場合、半導体チップ２の４か所の角付近のうち３か所以上に形成されるのが好ましいが、４か所ともにバンプ４が形成される方がより好ましい。
【０１１２】
これにより、半導体チップ１・２間の間隙を安定して均一にすることができ、信頼性の高い半導体装置を提供することができる。
【０１１３】
〔実施の形態２〕
本発明の第２の実施の形態について図６および図７に基づいて説明すれば、以下の通りである。なお、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【０１１４】
本実施の形態に係る半導体装置の製造方法は、実施の形態１において図１に示した半導体装置の製造方法の他の一例を示すものである。
【０１１５】
まず、図６（ａ）〜図６（ｃ）に基づいて、半導体チップ２上に、バンプ４を形成するまでの工程について説明する。
【０１１６】
半導体チップ２上に、直径３００μｍの円形の電極パッド３を形成する（図６（ａ））。同様に、半導体チップ１上にも電極パッド６を形成する。
【０１１７】
次いで、内径１００μｍ、外径３００μｍのディスペンスノズル（吐出部材）２０を用いて、半導体チップ２上における任意の電極パッド３上に、Ａｇを含有するエポキシ系樹脂７を吐出する（吐出工程、図６（ｂ））。
【０１１８】
そして、エポキシ系樹脂７が吐出された半導体チップ２を窒素雰囲気下において、１６０℃で３０分間加熱し、エポキシ系樹脂７を硬化させて、バンプ４を形成する（スペーサ形成工程、図６（ｃ））。
【０１１９】
上記のように、後にバンプ４となるエポキシ系樹脂７をディスペンスノズル２０から吐出して半導体チップ２上にエポキシ系樹脂７を形成することにより、ディスペンスノズル２０の形状や寸法、吐出条件を適切に選択することで、任意の寸法のバンプ４を得ることができる。
【０１２０】
ここで、吐出条件とは、吐出圧力、吐出（加圧）時間、吐出直後の吸引の有無、吸引圧力、吸引時間、ディスペンスノズル２０の先端形状や寸法などのことをいう。
【０１２１】
また、任意の寸法のバンプ４を得ることができることにより、複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができる。
【０１２２】
次に、図７（ａ）（ｂ）に基づいて、バンプ４が形成された半導体チップ２上に、後に接合部５となる導電性接合材１０を形成するまでの工程（接合材配置工程）について説明する。
【０１２３】
内径１００μｍ、外径３００μｍのディスペンスノズル（接合材吐出部材）２１を用いて、バンプ４が形成された電極パッド３上に、導電性接合材１０を吐出する（図７（ａ））。ここで、電極パッド３上に吐出された導電性接合材１０は、対応するバンプ４全体を覆っていても、バンプ４の一部のみを覆っていてもかまわない。
【０１２４】
その後、導電性接合材１０は液状樹脂であるため、自然に丸みを有する形状となる。（図７（ｂ））。
【０１２５】
上記のようにディスペンスノズル２１から吐出して導電性接合材１０を形成することにより、簡便に導電性接合材１０を形成することができる。
【０１２６】
なお、この後、半導体チップ１・２を接合する工程は、実施の形態１の図４（ａ）・（ｂ）に示す工程と同様である。
【０１２７】
また、このようにして形成されたバンプ４のシェア強度は、１バンプ当たり４５０ｇである。また、バンプ４の形状は、直径２７０μｍ、高さ６０μｍの下半分のない略半球状となる
本実施の形態においては、バンプ４の形成および導電性接合材１０の形成ともに、吐出することによって行われているが、バンプ４の形成あるいは導電性接合材１０の形成のいずれか一方を、実施の形態１に示したように印刷することによって行ってもかまわない。
【０１２８】
上記のように、本発明の半導体装置の製造方法は、対向する半導体チップ１と半導体チップ２とを、半導体チップ１と半導体チップ２との間隙を一定に制御するバンプ４を介して接合する半導体装置の製造方法において、半導体チップ２に設けられた電極パッド３上に、エポキシ系樹脂７を硬化することによりバンプ４を形成するスペーサ形成工程と、電極パッド３上およびバンプ４上の少なくとも一部に、導電性接合材１０を形成する接合材配置工程と、バンプ４が半導体チップ１に設けられた電極パッド６と接し、かつ、導電性接合材１０が電極パッド６の少なくとも一部に接するように、半導体チップ１と半導体チップ２とを対向配置する位置決め工程と、導電性接合材１０を硬化することにより半導体チップ１と半導体チップ２とを接合する接合材硬化工程とをこの順に有する。
【０１２９】
これにより、接合する半導体チップ１と半導体チップ２の間隙の制限を伴うことなく、少ない工程で半導体装置を製造することができる。
【０１３０】
【発明の効果】
以上のように、本発明の半導体装置の製造方法は、第１電子部品に設けられた第１電極パッド上に、熱硬化性を有する樹脂からなる液状樹脂材を硬化することによりスペーサを形成するスペーサ形成工程と、上記スペーサ上の少なくとも一部およびその近傍の第１電極パッド上と、上記スペーサの形成されていない部分における第１電極パッド上の少なくとも一部との両方に、熱硬化性を有する樹脂と金属とからなる液状導電性接合材を形成する接合材配置工程と、上記スペーサが上記第２電子部品に設けられた第２電極パッドと接し、かつ、上記液状導電性接合材が上記第２電極パッドの少なくとも一部に接するように、上記第１電子部品と第２電子部品とを対向配置する位置決め工程と、上記液状導電性接合材を硬化することにより上記第１電子部品と第２電子部品とを接合する接合材硬化工程とをこの順に有する構成である。
【０１３１】
これにより、液状導電性接合材によって、第１電子部品上の第１電極パッドと第２電子部品上の第２電極パッドとの導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。このように、第１・第２電子部品間の接合を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことにより、接合に半田を用いた場合のようにフラックスを用いることがない。また、半導体装置の製造工程全体においても、例えば第１・２電極パッドに他の部材を接合するために半田を用いることはない。この結果、製造工程が少なくてすむ。
【０１３２】
従って、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。また、半導体装置の製造工程全体において、鉛を用いることがないため、環境に悪影響を及ぼすことがない。
【０１３３】
また、第１・第２電子部品間の導通を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことで、接合に要する温度が約１６０℃程度となる。従って、先に熱硬化性を有する樹脂からなる液状樹脂材を硬化することにより形成したスペーサが変質変化することを防止することができる。
【０１３４】
さらに、第１電子部品と第２電子部品との間隙制御を、形成されたスペーサの高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができるといった効果を奏する。
【０１３５】
本発明の半導体装置の製造方法は、第１電子部品に設けられた第１電極パッド上に、熱硬化性を有する樹脂からなる液状樹脂材を硬化することによりスペーサを形成するスペーサ形成工程と、第２電子部品に設けられた第２電極パッド上における上記スペーサの対向位置と、上記第２電極パッド上における上記スペーサが形成されていない部分の上記第１電極パッドの対向位置の少なくとも一部との両方に、熱硬化性を有する樹脂と金属とからなる液状導電性接合材を形成する接合材配置工程と、上記スペーサが上記第２電極パッドと接し、かつ、上記液状導電性接合材が上記第１電極パッドの少なくとも一部に接するように、上記第１電子部品と第２電子部品とを対向配置する位置決め工程と、上記液状導電性接合材を硬化することにより上記第１電子部品と第２電子部品とを接合する接合材硬化工程とをこの順に有する構成である。
【０１３６】
これにより、液状導電性接合材によって、第１電子部品上の第１電極パッドと第２電子部品上の第２電極パッドとの導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。このように、第１・第２電子部品間の接合を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことにより、半田を接合に用いる場合のように、フラックスを用いることがない。この結果、製造工程が少なくてすむ。
【０１３７】
従って、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。また、半導体装置の製造工程全体において、鉛を用いることがないため、環境に悪影響を及ぼすことがない。
【０１３８】
また、第１・第２電子部品間の導通を熱硬化性を有する樹脂と金属とからなる液状導電性接合材によって行うことで、接合に要する温度が約１６０℃程度となる。従って、先に熱硬化性を有する樹脂からなる液状樹脂材を硬化することにより形成したスペーサが変質変化することを防止することができる。
【０１３９】
さらに、第１電子部品と第２電子部品との間隙制御を、形成されたスペーサの高さによって行うことができる。このように、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができるといった効果を奏する。
【０１４０】
本発明の半導体装置の製造方法は、開口部を有するスペーサ用マスクを、該開口部が第１電極パッド上のスペーサ形成位置と対応するように、第１電子部品上に配設するスペーサ用マスク配設工程と、スペーサ用マスクを用いて印刷することにより、開口部内に液状樹脂材を導入する樹脂導入工程と、スペーサ用マスクを第１電子部品から取り除くことにより、液状樹脂材を第１電極パッド上に形成する樹脂形成工程とをこの順に行った後に、スペーサ形成工程を行う構成である。
【０１４１】
これにより、一括して全ての液状樹脂材を第１電子部品の第１電極パッド上に形成することができる。即ち、一括して全てのスペーサを第１電極パッド上に形成することができる。
【０１４２】
従って、スペーサ形成工程の前に行う工程に要する時間を短縮することができる。また、例えば、第１電極パッドの数が増加して形成するスペーサの数が増加しても、スペーサ形成工程の前に行う工程に要する時間が増加することがない。この結果、生産効率の向上を図ることができる。
【０１４３】
また、スペーサ用マスクの開口部における大きさや厚さを適切に選択することにより、任意の寸法のスペーサを得ることができる。従って、任意の寸法のスペーサを得ることができることにより、複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができるといった効果を奏する。
【０１４４】
本発明の半導体装置の製造方法は、液状樹脂材が封入された吐出部材から、該液状樹脂材を第１電極パッド上に吐出する吐出工程を行った後に、スペーサ形成工程を行う構成である。
【０１４５】
これにより、吐出部材において、液状樹脂材を吐出する部分の形状や寸法、吐出条件を適切に選択することにより、任意の寸法のスペーサを得ることができる。一方、スペーサによって、第１電子部品と第２電子部品との間隙を一定に制御することができる。従って、任意の寸法のスペーサを得ることができることにより、複数の電子部品を接合する場合に、それらの間隙を任意の寸法に制御することができるといった効果を奏する。
【０１４６】
本発明の半導体装置の製造方法は、接合材配置工程が、接合用開口部を有する接合用マスクを、該接合用開口部内にスペーサが配されるように、第１電子部品および第２電子部品のうちいずれか液状導電性接合材が配される電子部品上に配設する接合用マスク配設工程と、接合用マスクを用いて印刷することにより、接合用開口部内に液状導電性接合材を導入する接合樹脂導入工程と、接合用マスクを、該接合用マスクが配設された電子部品から取り除くことにより、液状導電性接合材を形成する接合樹脂形成工程とをこの順に有する構成である。
【０１４７】
これにより、一括して全ての液状導電性接合材を、第１電子部品の第１電極パッド上、あるいは、第２電子部品の第２電極パッド上のうち、液状導電性接合材が配置される方に形成することができる。従って、接合材配置工程に要する時間を短縮することができ、生産効率の向上を図ることができるといった効果を奏する。
【０１４８】
本発明の半導体装置の製造方法は、接合材配置工程が、液状導電性接合材が封入された接合材吐出部材から液状導電性接合材を吐出することにより、液状導電性接合材を形成する構成である。
【０１４９】
これにより、簡便に液状導電性接合材を形成することができるといった効果を奏する。
【０１５０】
本発明の半導体装置の製造方法は、第１電子部品および第２電子部品のうち少なくとも一方が、半導体チップである構成である。
【０１５１】
これにより、例えば、少ない製造工程で複数の半導体チップが接合された半導体装置を提供することができるといった効果を奏する。
【０１５２】
本発明の半導体装置の製造方法は、第１電子部品および第２電子部品のうちの一方が、配線基板である構成である。
【０１５３】
これにより、例えば、少ない製造工程で半導体チップが配線基板に実装された半導体装置を提供することができるといった効果を奏する。
【０１５４】
本発明の半導体装置の製造方法は、液状樹脂材が、熱硬化性を有する樹脂と金属とを含む液状樹脂からなる構成である。
【０１５５】
これにより、液状導電性接合材およびスペーサがともに導電性を有することとなり、より確実に第１電極パッドと第２電極パッドとの導通をとることができるといった効果を奏する。
【０１５６】
本発明の半導体装置の製造方法は、スペーサを、少なくとも３個以上形成する構成である。また、より好ましくは、第１電子部品の形状は四辺形の場合、スペーサを少なくとも第１電子部品の四隅部分に各１個ずつ形成する構成である。
【０１５７】
これにより、第１電子部品と第２電子部品との間隙を安定して均一にすることができる。従って、信頼性の高い半導体装置を提供することができるといった効果を奏する。
【０１５８】
本発明の半導体装置は、上記記載の製造方法を用いて得られる構成である。
【０１５９】
これにより、接合する第１・第２電子部品の間隙の制限を伴うことなく、少ない製造工程で半導体装置を提供することができるといった効果を奏する。
【０１６０】
本発明の半導体装置は、スペーサは、熱硬化性を有する樹脂からなる液状樹脂材からなり、接合部は、熱硬化性を有する樹脂と金属とからなる液状導電性接合材からなる構成である。
【０１６１】
これにより、接合部によって、第１電子部品と第２電子部品との導通をとることができ、また、同時に第１電子部品と第２電子部品とを接合することができる。従って、半田を接合に用いる場合のように、フラックスを用いることがない。この結果、製造工程が少なくてすみ、サイクルタイムの減縮を図ることができ、生産効率の向上を図ることができる。
【０１６２】
また、間隙制御を粒子状の金属などではなく、スペーサによって行うことにより、その高さが制限されることはなく、第１・第２電子部品間の間隙が制限されることはない。これにより、任意の間隙で電子部品が対向する半導体装置を提供することができるといった効果を奏する。
【０１６３】
上記半導体装置は、液状樹脂材が、熱硬化性を有する樹脂と金属とからなる構成である。
【０１６４】
これにより、液状導電性接合材およびスペーサがともに導電性を有することとなり、より確実に第１電子部品と第２電子部品との導通をとることができるといった効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る半導体装置の要部の構成を示す断面図である。
【図２】（ａ）ないし（ｄ）は、図１に示す半導体装置の製造工程のうち、バンプを形成するまでの工程を示す工程フロー図である。
【図３】（ａ）ないし（ｃ）は、図１に示す半導体装置の製造工程のうち、バンプを形成してから接合部を形成するまでの工程を示す工程フロー図である。
【図４】（ａ）（ｂ）は、図１に示す半導体装置の製造工程のうち、２枚の半導体チップを接合する工程を示す工程フロー図である。
【図５】シェア強度を示す説明図である。
【図６】（ａ）ないし（ｃ）は、図１に示す半導体装置の他の製造工程のうち、バンプを形成するまでの工程を示す工程フロー図である。
【図７】（ａ）（ｂ）は、図１に示す半導体装置の他の製造工程のうち、バンプを形成してから接合部を形成するまでの工程を示す工程フロー図である。
【図８】従来の半導体装置の要部の構成を示す断面図である。
【図９】従来の他の半導体装置の要部の構成を示す断面図である。
【図１０】従来のさらに他の半導体装置の要部の構成を示す断面図である。
【符号の説明】
１ 半導体チップ（第２電子部品）
２ 半導体チップ（第１電子部品）
３ 電極パッド（第１電極パッド）
４ バンプ（スペーサ）
５ 接合部
６ 電極パッド（第２電極パッド）
７ エポキシ系樹脂（液状樹脂材）
８ 印刷用孔版（スペーサ用マスク）
８ａ 開口部（開口部）
９ 印刷用孔版（接合用マスク）
９ａ 開口部（接合用開口部）
１０ 導電性接合材（液状導電性接合材）
２０ ディスペンスノズル（吐出部材）
２１ ディスペンスノズル（接合材吐出部材）
Claims (12)
- 対向する第１電子部品と第２電子部品とを、該第１電子部品と第２電子部品との間隙を一定に制御するスペーサを介して接合する半導体装置の製造方法において、
上記第１電子部品に設けられた第１電極パッド上に、熱硬化性を有する樹脂からなる液状樹脂材を硬化することによりスペーサを形成するスペーサ形成工程と、
上記スペーサ上の少なくとも一部およびその近傍の第１電極パッド上と、上記スペーサの形成されていない部分における第１電極パッド上の少なくとも一部との両方に、熱硬化性を有する樹脂と金属とからなる液状導電性接合材を形成する接合材配置工程と、
上記スペーサが上記第２電子部品に設けられた第２電極パッドと接し、かつ、上記液状導電性接合材が上記第２電極パッドの少なくとも一部に接するように、上記第１電子部品と第２電子部品とを対向配置する位置決め工程と、
上記液状導電性接合材を硬化することにより上記第１電子部品と第２電子部品とを接合する接合材硬化工程とをこの順に有することを特徴とする半導体装置の製造方法。 - 対向する第１電子部品と第２電子部品とを、該第１電子部品と第２電子部品との間隙を一定に制御するスペーサを介して接合する半導体装置の製造方法において、
上記第１電子部品に設けられた第１電極パッド上に、熱硬化性を有する樹脂からなる液状樹脂材を硬化することによりスペーサを形成するスペーサ形成工程と、
上記第２電子部品に設けられた第２電極パッド上における上記スペーサの対向位置と、上記第２電極パッド上における上記スペーサが形成されていない部分の上記第１電極パッドの対向位置の少なくとも一部との両方に、熱硬化性を有する樹脂と金属とからなる液状導電性接合材を形成する接合材配置工程と、
上記スペーサが上記第２電極パッドと接し、かつ、上記液状導電性接合材が上記第１電極パッドの少なくとも一部に接するように、上記第１電子部品と第２電子部品とを対向配置する位置決め工程と、
上記液状導電性接合材を硬化することにより上記第１電子部品と第２電子部品とを接合する接合材硬化工程とをこの順に有することを特徴とする半導体装置の製造方法。 - 開口部を有するスペーサ用マスクを、該開口部が上記第１電極パッド上のスペーサ形成位置と対応するように、上記第１電子部品上に配設するスペーサ用マスク配設工程と、
上記スペーサ用マスクを用いて印刷することにより、上記開口部内に、上記液状樹脂材を導入する樹脂導入工程と、
上記スペーサ用マスクを上記第１電子部品から取り除くことにより、上記液状樹脂材を上記第１電極パッド上に形成する樹脂形成工程とをこの順に行った後に、上記スペーサ形成工程を行うことを特徴とする請求項１または２に記載の半導体装置の製造方法。 - 上記液状樹脂材が封入された吐出部材から、該液状樹脂材を第１電極パッド上に吐出する吐出工程を行った後に、上記スペーサ形成工程を行うことを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 上記接合材配置工程は、
接合用開口部を有する接合用マスクを、該接合用開口部内に上記スペーサが配されるように、上記第１電子部品および第２電子部品のうちいずれか液状導電性接合材が配される電子部品上に配設する接合用マスク配設工程と、
上記接合用マスクを用いて印刷することにより、上記接合用開口部内に、上記液状導電性接合材を導入する接合樹脂導入工程と、
上記接合用マスクを、該接合用マスクが配設された上記電子部品から取り除くことにより、上記液状導電性接合材を形成する接合樹脂形成工程とをこの順に有することを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。 - 上記接合材配置工程は、上記液状導電性接合材が封入された接合材吐出部材から、該液状導電性接合材を吐出することにより、液状導電性接合材を形成することを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。
- 上記第１電子部品および第２電子部品のうち少なくとも一方は、半導体チップであることを特徴とする請求項１ないし６のいずれか１項に記載の半導体装置の製造方法。
- 上記第１電子部品および第２電子部品のうちの一方が、配線基板であることを特徴とする請求項１ないし７のいずれか１項に記載の半導体装置の製造方法。
- 上記液状樹脂材は、熱硬化性を有する樹脂と金属とを含む液状樹脂からなることを特徴とする請求項１ないし８のいずれか１項に記載の半導体装置の製造方法。
- 上記スペーサは、少なくとも３個以上形成することを特徴とする請求項１ないし９のいずれか１項に記載の半導体装置の製造方法。
- 上記第１電子部品の形状は四辺形であり、かつ、上記スペーサを、少なくとも該第１電子部品の四隅部分に各１個ずつ形成することを特徴とする請求項１ないし１０のいずれか１項に記載の半導体装置の製造方法。
- 請求項１ないし１１のいずれか１項に記載の製造方法を用いて得られることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180681A JP3660275B2 (ja) | 2001-06-14 | 2001-06-14 | 半導体装置およびその製造方法 |
| US10/163,497 US6940175B2 (en) | 2001-06-14 | 2002-06-07 | Semiconductor device in which a plurality of electronic components are combined with each other |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180681A JP3660275B2 (ja) | 2001-06-14 | 2001-06-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002373967A JP2002373967A (ja) | 2002-12-26 |
| JP3660275B2 true JP3660275B2 (ja) | 2005-06-15 |
Family
ID=19021062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001180681A Expired - Lifetime JP3660275B2 (ja) | 2001-06-14 | 2001-06-14 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6940175B2 (ja) |
| JP (1) | JP3660275B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050121776A1 (en) * | 2003-12-05 | 2005-06-09 | Deppisch Carl L. | Integrated solder and heat spreader fabrication |
| JP2006196728A (ja) * | 2005-01-14 | 2006-07-27 | Seiko Epson Corp | 電子部品、電気光学装置、及び電子機器 |
| US20070063344A1 (en) * | 2005-09-22 | 2007-03-22 | Chun-Hung Lin | Chip package structure and bumping process |
| KR100735424B1 (ko) | 2005-12-01 | 2007-07-04 | 삼성전기주식회사 | 적층형 칩부품 단자구조 및 그 제조방법 |
| JP5086647B2 (ja) * | 2007-01-17 | 2012-11-28 | オリンパス株式会社 | 積層実装構造体 |
| JP4899962B2 (ja) * | 2007-03-23 | 2012-03-21 | セイコーエプソン株式会社 | 電子デバイスの接続方法 |
| TWI364793B (en) * | 2007-05-08 | 2012-05-21 | Mutual Pak Technology Co Ltd | Package structure for integrated circuit device and method of the same |
| JP2009099589A (ja) * | 2007-10-12 | 2009-05-07 | Elpida Memory Inc | ウエハまたは回路基板およびその接続構造体 |
| JP5609204B2 (ja) * | 2010-03-26 | 2014-10-22 | 富士通株式会社 | 半導体装置及び電子機器 |
| JP5445293B2 (ja) * | 2010-04-07 | 2014-03-19 | 新日鐵住金株式会社 | バンプ形成方法 |
| CN101937858A (zh) * | 2010-08-03 | 2011-01-05 | 清华大学 | 一种倒装芯片凸点结构的圆片级制造方法 |
| US8796049B2 (en) * | 2012-07-30 | 2014-08-05 | International Business Machines Corporation | Underfill adhesion measurements at a microscopic scale |
| KR20140038735A (ko) * | 2012-09-21 | 2014-03-31 | (주)호전에이블 | 패키지 모듈 및 그 제조 방법 |
| US9806045B2 (en) * | 2013-08-29 | 2017-10-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface |
| KR102420126B1 (ko) | 2016-02-01 | 2022-07-12 | 삼성전자주식회사 | 반도체 소자 |
| JP7148780B2 (ja) * | 2017-09-29 | 2022-10-06 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
| FR3094172B1 (fr) * | 2019-03-19 | 2022-04-22 | St Microelectronics Grenoble 2 | Dispositif électronique comprenant un composant électronique monté sur un substrat de support et procédé de montage |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508561A (en) * | 1993-11-15 | 1996-04-16 | Nec Corporation | Apparatus for forming a double-bump structure used for flip-chip mounting |
| JPH07221104A (ja) | 1994-01-28 | 1995-08-18 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法 |
| JP2780631B2 (ja) | 1994-03-09 | 1998-07-30 | 日本電気株式会社 | 電子部品の接続構造およびその製造方法 |
| JP2944449B2 (ja) * | 1995-02-24 | 1999-09-06 | 日本電気株式会社 | 半導体パッケージとその製造方法 |
| JPH08288291A (ja) | 1995-04-18 | 1996-11-01 | Citizen Watch Co Ltd | 半導体装置 |
| JPH0945805A (ja) * | 1995-07-31 | 1997-02-14 | Fujitsu Ltd | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 |
| JPH09260552A (ja) * | 1996-03-22 | 1997-10-03 | Nec Corp | 半導体チップの実装構造 |
| US6046499A (en) * | 1996-03-27 | 2000-04-04 | Kabushiki Kaisha Toshiba | Heat transfer configuration for a semiconductor device |
| JPH1056041A (ja) | 1996-06-04 | 1998-02-24 | Citizen Watch Co Ltd | 半導体装置の実装構造および実装方法 |
| JPH10154726A (ja) | 1996-11-25 | 1998-06-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH1140716A (ja) | 1997-07-15 | 1999-02-12 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3421548B2 (ja) * | 1997-09-10 | 2003-06-30 | 富士通株式会社 | 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 |
| JP3625646B2 (ja) * | 1998-03-23 | 2005-03-02 | 東レエンジニアリング株式会社 | フリップチップ実装方法 |
| JPH11312711A (ja) | 1998-04-30 | 1999-11-09 | Murata Mfg Co Ltd | 電子部品の接続方法 |
| US6410415B1 (en) * | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
| JP3277996B2 (ja) * | 1999-06-07 | 2002-04-22 | 日本電気株式会社 | 回路装置、その製造方法 |
| JP2001085459A (ja) | 1999-09-13 | 2001-03-30 | Hitachi Ltd | チップを基板に接続する接続方法 |
| US6297562B1 (en) * | 1999-09-20 | 2001-10-02 | Telefonaktieboalget Lm Ericsson (Publ) | Semiconductive chip having a bond pad located on an active device |
| JP2001189337A (ja) | 1999-12-28 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 電極バンプおよびそれを用いた半導体素子並びに半導体装置 |
| JP2001274316A (ja) * | 2000-03-23 | 2001-10-05 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6621168B2 (en) * | 2000-12-28 | 2003-09-16 | Intel Corporation | Interconnected circuit board assembly and system |
| US7385286B2 (en) * | 2001-06-05 | 2008-06-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor module |
-
2001
- 2001-06-14 JP JP2001180681A patent/JP3660275B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-07 US US10/163,497 patent/US6940175B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020190392A1 (en) | 2002-12-19 |
| US6940175B2 (en) | 2005-09-06 |
| JP2002373967A (ja) | 2002-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3660275B2 (ja) | 半導体装置およびその製造方法 | |
| US9545013B2 (en) | Flip chip interconnect solder mask | |
| KR100384314B1 (ko) | 회로기판에의 전자부품 실장방법 및 장치 | |
| US6622380B1 (en) | Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards | |
| US10037966B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| TW201505145A (zh) | 半導體裝置及其製造方法 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO2001031699A1 (en) | Advanced flip-chip join package | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP3972209B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6929971B2 (en) | Semiconductor device and its manufacturing method | |
| JP4129837B2 (ja) | 実装構造体の製造方法 | |
| JP2018037520A (ja) | 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法 | |
| JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
| JP4024458B2 (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP2004186629A (ja) | 半導体装置およびその製造方法 | |
| JP2000133680A (ja) | 面実装用接合部材 | |
| JP4561969B2 (ja) | 半導体装置 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2005303021A (ja) | 配線基板、半導体装置およびこれらの製造方法 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4591715B2 (ja) | 半導体装置の製造方法 | |
| US20100148364A1 (en) | Semiconductor device and method for producing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3660275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |