[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005303021A - 配線基板、半導体装置およびこれらの製造方法 - Google Patents

配線基板、半導体装置およびこれらの製造方法 Download PDF

Info

Publication number
JP2005303021A
JP2005303021A JP2004117458A JP2004117458A JP2005303021A JP 2005303021 A JP2005303021 A JP 2005303021A JP 2004117458 A JP2004117458 A JP 2004117458A JP 2004117458 A JP2004117458 A JP 2004117458A JP 2005303021 A JP2005303021 A JP 2005303021A
Authority
JP
Japan
Prior art keywords
connection
opening
layer
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004117458A
Other languages
English (en)
Other versions
JP4525148B2 (ja
Inventor
Ken Orui
研 大類
Hiroshi Asami
浅見  博
Yuji Nishitani
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004117458A priority Critical patent/JP4525148B2/ja
Publication of JP2005303021A publication Critical patent/JP2005303021A/ja
Application granted granted Critical
Publication of JP4525148B2 publication Critical patent/JP4525148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 高信頼性のはんだ接続部を低コストで形成でき、ICチップの大サイズ化、IC多ピン化、パッケージ小型化にも十分に対応することができる配線基板、半導体装置およびこれらの製造方法を提供する。
【解決手段】 配線基板20の接続ランド22とICチップ36の電極パッド37との間を接合するはんだ接続部を、樹脂でなる応力緩和層26を内部に有する突起電極30で構成する。この突起電極30は、配線基板20側に形成され、接続ランド22を開口させる開口部24aを閉塞する第1接続部30Aと、この第1接続部30Aよりも径大に絶縁層24上に形成された第2接続部30Bとで構成する。
【選択図】 図6

Description

本発明は、例えば、半導体ICチップのフリップチップ実装用の配線基板、その実装体でなる半導体装置およびこれらの製造方法に関し、更に詳しくは、外部接続用の接続ランド上に、樹脂でなる応力緩和層を内部に有する突起電極が設けられた配線基板、半導体装置およびこれらの製造方法に関する。
従来、高信頼性のフリップチップ接続には、高鉛はんだバンプ(95Pb−5Sn)が用いられていたが、近年における環境負荷低減の要請から、いわゆる無鉛はんだを電子機器の製造に使用する動きが強まっている。無鉛はんだ材料としては、例えば、Sn−Ag系、Sn−Ag−Cu系、Sn−Ag−Bi−Cu系、Sn−Cu系、Sn−Zn系等が提案されている。ところが、このような無鉛はんだ材料には、高鉛はんだと同等の融点および機械的特性を有する材料が存在しないため、フリップチップ接続部の無鉛化は容易でない。
また、昨今のデジタル機器の急速な普及、発展に伴い、使用されるICは大サイズ化、多ピン化する傾向にある。このことは、即ち、はんだ接続部はより大きな熱応力をより小さな接続面積で受けることを意味し、従って、高信頼性のはんだ接続手法を確立することが急務な状況にある。
一方、ICチップと配線基板との間の高信頼性接続には、IC−配線基板間のギャップ(スタンドオフ)を確保することと、熱応力を緩和するようなバンプ構造にすることが有効である。その手段として、樹脂でなる応力緩和層をはんだ接続部近傍に設ける提案がなされている(下記特許文献1〜3参照)。
下記特許文献1,2では、ウェーハ側にこのような応力緩和層を形成する構造が提案されている。図8は下記特許文献2に記載の半導体パッケージの要部断面図である。図8において、1はSiウェーハ(IC)、2はAlパッド、3はパッシベーション膜、4は絶縁層、5は電気めっき用のシード層、6は応力緩和層、7はCuめっき層、8は封止樹脂層、9は外部端子、10ははんだバンプであり、ウェーハレベルの再配線処理により、ウェーハ1上の電極パッド2から応力緩和層6上へCu配線7および外部端子9を形成している。
また、下記特許文献3では、図9に示すように、Siウェーハ(IC)11のAlパッド12と配線基板13の接続ランド14との間を、ポリイミド樹脂を芯体(コア)とする導電用バンプ15で接続した構造が開示されている。この導電用バンプ15は、応力緩和層を構成するポリイミドコア16とその周囲を被覆する金属層17とでなるもので、ウェーハプロセスにおいて、Alパッド12上にこのパッド径よりも小径のポリイミドコア16を形成した後、Alパッド12のコア16で覆われていない部分とポリイミドコア表面とにAl膜17を被覆することによって形成される。なお、導電用バンプ15の接続ランド14側の端部は更に、配線基板13の接続ランド14とのはんだ接続を行うためのTi,Ni,Auの3層金属層17で被覆されている。
特開2003−179183号公報 国際公開第00/077844号パンフレット 特開平8−102467号公報
しかしながら、上記特許文献1,2の構成では、応力緩和層6,16の形成をウェーハプロセスで行うようにしているので、ウェーハのタクトタイムが長く、歩留まり低下要因にもなり得るため、相対的にコスト高であるという問題がある。
また、上記特許文献2の構成では、導電用バンプ15のバンプ径が電極パッド12のパッド径よりも小さくなる構成であるので、電極パッド12の小径化に伴って、導電用バンプ15のバンプ径も更に小さくなり、ICチップと配線基板との間の接続信頼性が低下する。このため、電極パッド12のパッド径の小径化が抑制され、これが配線密度向上の妨げとなり、今後の更なるIC多ピン化、パッケージ小型化等への対応が困難になるという問題を有している。
本発明は上述の問題に鑑みてなされ、高信頼性のはんだ接続部構造を低コストで形成でき、IC多ピン化、パッケージ小型化等にも十分に対応することができる配線基板、半導体装置およびこれらの製造方法を提供することを課題とする。
以上の課題を解決するに当たり、本発明の配線基板は、基板表面に、外部接続用の接続ランドと、この接続ランドを開口させる開口部を有する絶縁層とが形成され、接続ランド上に、樹脂でなる応力緩和層を内部に有する突起電極が設けられた配線基板であって、この突起電極は、上記開口部を閉塞し接続ランドへ接続された第1接続部と、この第1接続部よりも径大に絶縁層上に形成された第2接続部とでなることを特徴とする。
本発明の配線基板の製造方法は、外部接続用の接続ランドが形成された基板表面に絶縁層を形成した後、接続ランドを開口させる開口部を絶縁層に形成する工程と、この開口された接続ランドを第1の導体層で被覆する工程と、第1の導体層の上に樹脂層を形成した後、開口部の開口径よりも径大の応力緩和層をパターニングする工程と、この応力緩和層を第2の導体層で被覆する工程とを有する。
また、本発明の半導体装置は、配線基板の一表面に、ICチップの電極パッドと接続される接続ランドと、この接続ランドを開口させる開口部を有する絶縁層とが形成され、これら接続ランドと電極パッドとが、樹脂でなる応力緩和層を内部に有する突起電極を介して接続されている半導体装置であって、この突起電極は、上記開口部を閉塞し接続ランドへ接続された第1接続部と、この第1接続部よりも径大に絶縁層上に形成された第2接続部とでなることを特徴とする。
本発明の半導体装置の製造方法は、外部接続用の接続ランドが形成された基板表面に絶縁層を形成した後、接続ランドを開口させる開口部を絶縁層に形成する工程と、この開口された接続ランドを第1の導体層で被覆する工程と、第1の導体層の上に樹脂層を形成した後、上記開口部の開口径よりも径大の応力緩和層をパターニングする工程と、応力緩和層を第2の導体層で被覆する工程と、応力緩和層を被覆する第2の導体層の上にICチップを実装する工程とを有する。
本発明においては、応力緩和層を内部に有する突起電極を配線基板側に形成することにより、当該突起電極をICチップ側へ形成する場合に比べて、製造の低コスト化を図るようにしている。
また、本発明の配線基板において、突起電極は、第1接続部と第2接続部とで構成される。この突起電極の形成径は、絶縁層の開口部の大きさに基づいて設定でき、接続ランドの形成径に依存しない。つまり、突起電極の形成径と接続ランドの形成径とを互いに独立して設定可能であるので、配線密度の高い基板に対しても、信頼性の高い接続構造を得ることができる。
以上述べたように、本発明によれば、応力緩和層を内部に有する突起電極を配線基板側に形成しているので、製造の低コスト化を図ることができる。また、この突起電極の形成径を配線基板の接続ランドの形成径とは独立して設定することができるので、配線密度の高い基板に対しても信頼性の高い接続構造を得ることができ、IC多ピン化、パッケージ小型化にも十分に対応することが可能となる。
以下、本発明の各実施の形態について図面を参照して説明する。
[第1の実施の形態]
図1〜図3は本発明の第1の実施の形態による配線基板の製造方法を説明する工程断面図である。まず、一表面に、外部接続用の接続ランド22および配線23が形成された絶縁基材21を用意する(図1A)。
絶縁基材21として本実施の形態では、熱可塑性樹脂あるいは熱硬化性樹脂材料を主体とする樹脂基材で構成され、適用対象や用途等に応じて適宜選定される。例えば、ガラス繊維にエポキシ樹脂あるいはポリイミド樹脂を含浸させたもの、紙にフェノール樹脂を含浸させたもの等が適用でき、そのほかにも、ビスマレイミドトリアジン樹脂やベンゾシクロブデン樹脂、液晶ポリマー等も適用可能である。
接続ランド22および配線23は銅で形成されるが、勿論これに限らずに他の金属材料も適用可能である。また、絶縁基材21の一方側の表面だけに限らず、反対側の表面にも形成されていてもよい。
次に、絶縁基材21の処理面(接続ランド22の形成面)に感光性樹脂を塗布して絶縁層24を形成する(図1B)。絶縁層24はソルダーレジストやめっきレジスト等が適用可能である。そして、この絶縁層24に対して、適切なマスクを施して露光、現像の各処理を行い、接続ランド22を開口させる開口部24aを形成する(図1C)。
ここで、開口部24aは、接続ランド22の形成領域の全域を開口させる大きさに形成する必要はなく、図示するように、接続ランド22の一部を開口させる程度の大きさでよい。開口部24aの開口径は任意に設定可能であり、後述する応力緩和層26の形成径の大きさ等に応じて設定することができる。また、開口部24aは、上述のようにフォトリソグラフィ技術を用いて形成したが、レーザー加工等によって形成されてもよい。この場合、絶縁層24の構成材料として感光性は必要とされない。
次いで、開口部24aを介して開口された接続ランド22の一部領域を含む処理面全域をCuめっき層25で被覆する(図1D)。Cuめっき層25は、本発明の「第1の導体層」に対応し、本実施の形態では、無電解Cuめっきにより処理面全域にシード層を形成した後、電界Cuめっきを行うことによって形成されるが、勿論これに限られない。
続いて、開口部24aの形成位置に対応する接続ランド22上に、応力緩和層26を形成する(図2A)。
応力緩和層26の構成樹脂材料としては、はんだ接続時のリフロー温度(例えば250℃〜300℃程度)に耐えられるものであれば特に限定されず、目的に合わせて任意の物性値を有する材料が選定可能であり、例えば、ポリイミド、エポキシ樹脂、ジビニルベンゼン系樹脂等が挙げられる。
応力緩和層26の形成方法は特に限定されず、例えば、樹脂材料を絶縁層24の開口部24a上に目的の径で印刷したり、当該樹脂材料が感光性を有する場合には、処理面の全域にスピンコートした後、開口部24a上に目的の径の樹脂層が残留するように露光、現像を行うことによって形成可能であり、も可能であり、印刷あるいはパターニングされた樹脂層をキュアすることによって所定形状の応力緩和層26を完成させることができる。
次に、形成した応力緩和層26を含む処理面全域を無電解Cuめっき層27で被覆した後(図2B)、この無電解Cuめっき層27の上を電解Cuめっき層28で被覆する(図2C)。無電解Cuめっき層27および電解Cuめっき層28は、本発明の「第2の導体層」に対応し、応力緩和層26の表面と接続ランド22との間を電気的に接続する。
続いて、絶縁基材21の処理面全域に感光性レジスト29を塗布し(図3A)、これを乾燥させた後、露光、現像の各処理を行って、応力緩和層26の上面およびその周囲を被覆するレジストパターン29Aをパターニング形成する(図3B)。そして、このレジストパターン29AをマスクとしてCuめっき層25、27,28をそれぞれエッチング除去して絶縁層24を露出させると共に、レジストパターン29Aを除去することによって応力緩和層26が個々に電気的に切り離された突起電極30が形成される(図3C)。
なお、必要に応じて、突起電極30の上面に、無電解Ni/Auめっきなどの表面処理を行ってもよい。また、これに代えて又はこれに加えて、ディップ(Dip)法あるいはめっき法等により、はんだプリコートを行うことも可能である。
突起電極30は、応力緩和層26を内部に有する導電用バンプとして構成され、応力緩和層26の上面および周囲を被覆しているCuめっき層27,28と、応力緩和層26の下面と接続ランド22との間に介在しているCuめっき層25とを介して、突起電極30にはんだ付けされる例えばICチップの電極パッドと接続ランド22との間が電気的に接続される。
ここで、突起電極30は、絶縁層24の開口部24aを閉塞する第1接続部30Aと、この第1接続部30Aよりも径大の第2接続部30Bとで構成される。第1接続部30Aは接続ランド22の形成径よりも小さく、第2接続部30Bは接続ランド22の形成径よりも大きい。第2接続部30Bは、開口部24a周縁の絶縁層24上に形成される。この第2接続部30Bの形成径は、開口部24aの開口径よりも径大に形成される応力緩和層26の形成径によって調整される。
また、突起電極30の第2接続部30Bは図示するように高さ方向に断面一様とする例に限らず、例えば図4に示すように、トップ径がボトム径よりも小さくなるような台形状としてもよく、これにより、はんだブリッジ等の接合不良抑制に効果的となる。
以上のようにして本実施の形態の配線基板20(図3C)が製造される。本実施の形態の配線基板20においては、応力緩和層26を内部に有する突起電極30を配線基板20側に形成するようにしているので、当該突起電極30をICチップ側に形成する場合に比べて製造コストの低減を図ることができる。
また、突起電極30は、第1接続部30Aと第2接続部30Bとで構成され、この突起電極30の形成径は、絶縁層24の開口部24の大きさに基づいて設定できるので、接続ランド22の形成径に依存しない。すなわち、突起電極30の形成径と接続ランド22の形成径とを互いに独立して設定可能であるので、図示するように開口部24aよりも径大の突起電極30を形成することを可能とし、これにより配線密度の高い基板に対しても、信頼性の高い接続構造を得ることができる。
[第2の実施の形態]
図5および図6は本発明の第2の実施の形態による半導体装置の製造方法を説明する工程断面図である。なお、図において上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略するものとする。本実施の形態の半導体装置は、上述の構成の配線基板20の突起電極30形成面に対し、ICチップがフリップチップ実装されることによって構成される。配線基板20は製品サイズに個々に形成されていてもよいし、大面積の基板に複数のICチップを実装した後、個片化するようにしてもよい。
図5Aに示すように、本実施の形態における配線基板20は、その上面側および下面側に各々接続ランド22,32および配線23,33をそれぞれ有している。上面側の接続ランド22にあっては、配線基板20上面を被覆する絶縁層24に形成された開口部24を介して上述した構成の突起電極30が接続され、下面側の接続ランド32にあっては、配線基板20下面を被覆する絶縁層34に形成された開口部34aを介して外部へ露出している。
なお、突起電極30は、上述の第1の実施の形態で説明した工程を経て形成される。上面側の配線23と下面側の配線33との間の一部は、層間接続部35を介して互いに電気的に接続され、下面側の開口部34aは接続ランド32の形成径よりも大きな径で形成されているが、勿論これに限らない。
そこで先ず、突起電極30の第2接続部30Bの上面にソルダーペースト31を例えばディスペンス方式によって供給する(図5A)。このソルダーペースト31としては、無鉛はんだ材料をペースト状にしたものが用いられる。無塩はんだ材料としては、例えば、Sn−Ag系、Sn−Ag−Cu系、Sn−Ag−Bi−Cu系、Sn−Cu系、Sn−Zn系等が適用可能である。
続いて、突起電極30の上にICチップ36をマウントする(図5B)。ICチップ36の電極パッド37にはあらかじめ、はんだバンプ38が形成されている。はんだバンプ38は上述と同様な無鉛はんだ材料でなり、めっき、印刷、ボールマウント等の公知の手法で形成可能である。ICチップ36のマウントには、通常用いられるフリップチップマウンタが使用できる。突起電極30は、電極パッド38の形成位置に対応して配列されている。マウント直後は、ソルダーペースト31の粘着作用によって突起電極30とはんだバンプ38との間が仮止めされる。
次に、配線基板20およびこれに仮止めされたICチップ36をリフロー炉へ装填し、はんだバンプ38をリフロー加熱して、突起電極30とはんだバンプ38とを互いに接合する(図5C)。これにより、配線基板20の突起電極30とICチップ36の電極パッド37とが機械的、電気的に接続される。なお、このリフロー工程では、突起電極30は溶融せず、当該突起電極30の形成高さが確保される。
続いて、ICチップ36と配線基板20との間にアンダーフィル樹脂39を注入し、このアンダーフィルム樹脂39でICチップ36と配線基板20との間のギャップ領域を充填するとともに、モールド樹脂40によってICチップ36を封止する(図6A)。これらアンダーフィル樹脂39およびモールド樹脂40は、例えば、エポキシ樹脂が適用される。
そして、配線基板20の下面側に、絶縁層34の開口部34aを介して接続ランド32に接続される外部端子41を形成する(図6B)。外部端子41は例えば無鉛はんだ材料でなり、めっき、印刷、ボールマウント等の公知の手法で形成することができる。以上のようにして、パッケージタイプの半導体装置42が製造される。
本実施の形態の半導体装置42では、応力緩和層26を内部に有する突起電極30で、配線基板20の接続ランド22とICチップ36の電極パッド37との間のはんだ接続部を構成しているので、接続ランド22と電極パッド37との間に常に一定以上のギャップ(スタンドオフ)を安定して確保できるとともに、はんだ接続部に作用する応力を応力緩和層26で緩和できる。これにより、配線基板20とICチップ36との間の熱膨張率の相違に起因して発生する熱応力に対して、はんだ接続部に耐久性をもたせることができ、接続信頼性を高めることができる。
そして、本実施の形態では、このような突起電極30をICチップ36側ではなく、配線基板20側に形成しているので、パッケージ全体で考えた際の製造コストを低減することができる。
一方、突起電極30は、第1接続部30Aと第2接続部30Bとで構成され、この突起電極30の形成径は、絶縁層24の開口部24の大きさに基づいて設定できるので、接続ランド22の形成径に依存しない。すなわち、突起電極30の形成径と接続ランド22の形成径とを互いに独立して設定可能であるので、図示するように開口部24aよりも径大の突起電極30を形成することを可能とし、これにより配線密度の高い基板に対しても、信頼性の高い接続構造を得ることができるとともに、今後の更なるICチップの大サイズ化、IC多ピン化、パッケージ小型化にも十分に対応することが可能となる。
また、突起電極30を、開口部24aを充填する第1接続部30Aと、この第1接続部30Aよりも径大の第2接続部30Bとで構成することにより、第2接続部30Bに作用する応力をこれを支持する絶縁層24の上面で受けるようにして、第1接続部30Aと接続ランド22との界面への応力の伝搬を低減している。これにより、はんだ接続部における接続信頼性の更なる向上を図ることができる。
更に、本実施の形態では、ICチップ36の電極パッド37と突起電極30との間に、硬質のはんだバンプ38を介在させているので、電極パッド37と突起電極30との間の接合界面の強度を高め、突起電極30に作用する応力が電極パッド37側へ与える影響を少なくすることができる。すなわち、IC製造分野において近年注目されているlow−k(低誘電率)材料が層間の絶縁層として用いられている場合、はんだ接続部に作用する応力が直接電極パッドへ伝搬することによる当該絶縁層の損壊が懸念されるが、本実施の形態によれば、電極パッド37と突起電極30との間に硬質のはんだバンプ38を介在させることにより、これを回避することができる。
[第3の実施の形態]
図7は本発明の第3の実施の形態を示している。なお、図において上述の第1,第2の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略するものとする。
本実施の形態では、配線基板20の突起電極30の形成面とは反対側の表面をICチップ36のワイヤボンド実装面とし、突起電極30は、図示しないマザー基板への実装用の外部端子として構成している。なお、この突起電極30は、上述の第1の実施の形態と同様な工程を経て製造される。
このような構成の半導体装置45において、ICチップ36は、その電極パッドと配線基板20上の接続端子43との間がボンディングワイヤ44を介して接続され、モールド樹脂40により封止されている。
また、外部端子として構成される突起電極30の第2接続部30B側表面は、必要に応じて、Snめっき、はんだめっき、無電解Ni/Auめっきなどの表面処理を施してもよく、また、マザー基板との実装に際しては、ボールマウント法、めっき法、印刷法等により、突起電極30の先端にはんだバンプ46を形成してもよい。
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば以上の第2,第3の実施の形態では、本発明に係る半導体装置として、配線基板20に対して単一のICチップ36が実装された形態の半導体パッケージ部品を例に挙げて説明したが、これに限らず、配線基板に対して複数のICチップが実装されたマルチチップパッケージ部品に対しても本発明は適用可能である。
また、本発明に係る配線基板は、半導体パッケージ部品のインターポーザ基板として構成される場合に限らず、例えば、半導体パッケージ部品が実装されるマザー基板として構成することも可能である。
本発明の第1の実施の形態として、本発明に係る配線基板の製造方法を説明する工程断面図であり、Aは接続ランド22を有する絶縁基材21の準備工程、Bは接続ランド22を覆う絶縁層24の形成工程、Cは絶縁層24に対する開口部24aの形成工程、そして、Dは第1の導体層としてのCuめっき層25の形成工程をそれぞれ示している。 本発明に係る配線基板の製造方法を説明する図1に続く工程断面図であり、Aは応力緩和層26の形成工程、BおよびCは第2の導体としてのCuめっき層27,28の形成工程をそれぞれ示している。 本発明に係る配線基板の製造方法を説明する図1に続く工程断面図であり、A〜Cの順で第1,第2の導体層25,27,28の不要領域の除去工程をそれぞれ示している。 第1の実施の形態で示した配線基板20の構成において、突起電極30の形状の変形例を示す要部側断面図である。 本発明の第2の実施の形態として、本発明に係る半導体装置の製造方法を説明する工程断面図であり、Aはソルダーペースト31の供給工程、BはICチップ36の実装工程、そして、Cははんだ接続部のリフロー工程をそれぞれ示している。 本発明に係る半導体装置の製造方法を説明する図5に続く工程断面図であり、Aは封止工程、Bは外部端子41の形成工程をそれぞれ示している。 本発明の第3の実施の形態による半導体装置の構成を示す要部側断面図である。 第1の従来例による半導体装置の構成を示す要部側断面図である。 第2の従来例による半導体装置のはんだ接続部の構成を示す要部断面図である。
符号の説明
20…配線基板、22…接続ランド、24…絶縁層、24a…開口部、25…Cuめっき層(第1の導体層)、26…応力緩和層、27…無電解Cuめっき層(第2の導体層)、28…電解Cuめっき層(第2の導体層)、30…突起電極、30A…第1接続部、30B…第2接続部、36…ICチップ、37…電極パッド、38,46…はんだバンプ、39…アンダーフィル樹脂、41…外部端子、42,45…半導体装置。

Claims (10)

  1. 基板表面に、外部接続用の接続ランドと、この接続ランドを開口させる開口部を有する絶縁層とが形成され、前記接続ランド上に、樹脂でなる応力緩和層を内部に有する突起電極が設けられた配線基板であって、
    前記突起電極は、前記開口部を閉塞し前記接続ランドへ接続された第1接続部と、この第1接続部よりも径大に前記絶縁層上に形成された第2接続部とでなる
    ことを特徴とする配線基板。
  2. 前記突起電極の先端は、ICチップの電極パッドと接続されるはんだ接続部とされている
    ことを特徴とする請求項1に記載の配線基板。
  3. 前記突起電極の形成面とは反対側の基板表面が、ICチップのワイヤボンド実装面とされている
    ことを特徴とする請求項1に記載の配線基板。
  4. 外部接続用の接続ランドが形成された基板表面に絶縁層を形成した後、前記接続ランドを開口させる開口部を前記絶縁層に形成する工程と、
    前記開口された接続ランドを第1の導体層で被覆する工程と、
    前記第1の導体層の上に樹脂層を形成した後、前記開口部の開口径よりも径大の応力緩和層をパターニングする工程と、
    前記応力緩和層を第2の導体層で被覆する工程とを有する
    ことを特徴とする配線基板の製造方法。
  5. 配線基板の一表面に、ICチップの電極パッドと接続される接続ランドと、この接続ランドを開口させる開口部を有する絶縁層とが形成され、前記接続ランドと前記電極パッドとが、樹脂でなる応力緩和層を内部に有する突起電極を介して接続されている半導体装置であって、
    前記突起電極は、前記開口部を閉塞し前記接続ランドへ接続された第1接続部と、この第1接続部よりも径大に前記絶縁層上に形成された第2接続部とでなる
    ことを特徴とする半導体装置。
  6. 前記突起電極と前記電極パッドとの間は、はんだバンプを介して接続されている
    ことを特徴とする請求項5に記載の半導体装置。
  7. 前記配線基板の他の表面に、外部接続用の接続ランドが更に形成されている
    ことを特徴とする請求項5に記載の半導体装置。
  8. 外部接続用の接続ランドが形成された基板表面に絶縁層を形成した後、前記接続ランドを開口させる開口部を前記絶縁層に形成する工程と、
    前記開口された接続ランドを第1の導体層で被覆する工程と、
    前記第1の導体層の上に樹脂層を形成した後、前記開口部の開口径よりも径大の応力緩和層をパターニングする工程と、
    前記応力緩和層を第2の導体層で被覆する工程と、
    前記応力緩和層を被覆する第2の導体層の上にICチップを実装する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  9. 前記第2の導体層の上にICチップを実装する工程では、あらかじめ、前記ICチップの電極パッドにはんだバンプを形成しておき、このはんだバンプを前記第2の導体層へ接合する
    ことを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記第2の導体層の上にICチップを実装する工程の後、前記ICチップと前記基板との間にアンダーフィル樹脂を注入する工程を有する
    ことを特徴とする請求項8に記載の半導体装置の製造方法。
JP2004117458A 2004-04-13 2004-04-13 半導体装置およびその製造方法 Expired - Fee Related JP4525148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004117458A JP4525148B2 (ja) 2004-04-13 2004-04-13 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004117458A JP4525148B2 (ja) 2004-04-13 2004-04-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005303021A true JP2005303021A (ja) 2005-10-27
JP4525148B2 JP4525148B2 (ja) 2010-08-18

Family

ID=35334160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004117458A Expired - Fee Related JP4525148B2 (ja) 2004-04-13 2004-04-13 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4525148B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096216A1 (ja) * 2008-01-30 2009-08-06 Nec Corporation 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
JP2009253182A (ja) * 2008-04-10 2009-10-29 Toray Ind Inc 電子装置
JP2012019244A (ja) * 2011-10-24 2012-01-26 Fujitsu Ltd 半導体装置、回路配線基板及び半導体装置の製造方法
US8895359B2 (en) 2008-12-16 2014-11-25 Panasonic Corporation Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7186657B2 (ja) 2019-04-02 2022-12-09 鹿島建設株式会社 鋼管矢板基礎の構築方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326108A (ja) * 1993-05-11 1994-11-25 Citizen Watch Co Ltd 突起電極およびその製造方法
JPH08102467A (ja) * 1994-09-30 1996-04-16 Tanaka Kikinzoku Kogyo Kk 導電用バンプ、導電用バンプ構造及びそれらの製造方法
JPH1050770A (ja) * 1996-08-05 1998-02-20 Hitachi Ltd 半導体装置及びその製造方法
JPH113956A (ja) * 1997-04-14 1999-01-06 Hitachi Aic Inc バンプの形成方法
JPH11233545A (ja) * 1997-11-10 1999-08-27 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2000315706A (ja) * 1999-04-28 2000-11-14 Shinko Electric Ind Co Ltd 回路基板の製造方法並びに回路基板
JP2002118210A (ja) * 2000-10-10 2002-04-19 Hitachi Cable Ltd 半導体装置用インタポーザ及びこれを用いた半導体装置
JP2003037135A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
JP2004080005A (ja) * 2002-06-17 2004-03-11 Takashi Nakajima 半導体装置および製造方法と感光性液状封止樹脂

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326108A (ja) * 1993-05-11 1994-11-25 Citizen Watch Co Ltd 突起電極およびその製造方法
JPH08102467A (ja) * 1994-09-30 1996-04-16 Tanaka Kikinzoku Kogyo Kk 導電用バンプ、導電用バンプ構造及びそれらの製造方法
JPH1050770A (ja) * 1996-08-05 1998-02-20 Hitachi Ltd 半導体装置及びその製造方法
JPH113956A (ja) * 1997-04-14 1999-01-06 Hitachi Aic Inc バンプの形成方法
JPH11233545A (ja) * 1997-11-10 1999-08-27 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2000315706A (ja) * 1999-04-28 2000-11-14 Shinko Electric Ind Co Ltd 回路基板の製造方法並びに回路基板
JP2002118210A (ja) * 2000-10-10 2002-04-19 Hitachi Cable Ltd 半導体装置用インタポーザ及びこれを用いた半導体装置
JP2003037135A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
JP2004080005A (ja) * 2002-06-17 2004-03-11 Takashi Nakajima 半導体装置および製造方法と感光性液状封止樹脂

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096216A1 (ja) * 2008-01-30 2009-08-06 Nec Corporation 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
US8581403B2 (en) 2008-01-30 2013-11-12 Nec Corporation Electronic component mounting structure, electronic component mounting method, and electronic component mounting board
JP2009253182A (ja) * 2008-04-10 2009-10-29 Toray Ind Inc 電子装置
US8895359B2 (en) 2008-12-16 2014-11-25 Panasonic Corporation Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
JP2012019244A (ja) * 2011-10-24 2012-01-26 Fujitsu Ltd 半導体装置、回路配線基板及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP4525148B2 (ja) 2010-08-18

Similar Documents

Publication Publication Date Title
US7880276B2 (en) Wiring board and semiconductor device
US7728429B2 (en) Semiconductor device having recessed connector portions
US7713787B2 (en) Mounted body and method for manufacturing the same
TWI419300B (zh) 內建電子零件之基板及其製造方法
KR100969441B1 (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
JP4971243B2 (ja) 配線基板
CN110459521B (zh) 覆晶封装基板和电子封装件
US20070120268A1 (en) Intermediate connection for flip chip in packages
JP5015065B2 (ja) 配線基板
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
JP2009200067A (ja) 半導体チップおよび半導体装置
KR101131230B1 (ko) 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
EP3301712B1 (en) Semiconductor package assembley
JP4525148B2 (ja) 半導体装置およびその製造方法
US7901997B2 (en) Method of manufacturing semiconductor device
US8168525B2 (en) Electronic part mounting board and method of mounting the same
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP2019186330A (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
KR20110013902A (ko) 패키지 및 그 제조방법
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
KR101664481B1 (ko) 솔더볼 내부 관통 범핑 구조를 갖는 웨이퍼 및 기판의 접합구조 및 이들의 제조 방법
JP2010040891A (ja) 部品内蔵配線板
JP2005340451A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070306

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees