JP3596282B2 - 水晶発振回路 - Google Patents
水晶発振回路 Download PDFInfo
- Publication number
- JP3596282B2 JP3596282B2 JP11314098A JP11314098A JP3596282B2 JP 3596282 B2 JP3596282 B2 JP 3596282B2 JP 11314098 A JP11314098 A JP 11314098A JP 11314098 A JP11314098 A JP 11314098A JP 3596282 B2 JP3596282 B2 JP 3596282B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- base
- resistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の属する技術分野】
本発明は、水晶発振回路に関するものである。
【0002】
【従来の技術】
近年、水晶発振回路は携帯用電子機器内で比較的低い電圧で動作し、かつ温度の変動に対して安定な基準周波数を発生する手段として多用されている。
【0003】
図5は、従来の水晶発振回路の一例を示す回路図である。図5において、31は水晶振動子、59はコルピッツ型水晶発振回路、58はカスコード接続したベース接地増幅器、57は定電圧回路である。
【0004】
この従来の水晶発振回路は、水晶振動子31を用いたコルピッツ型水晶発振回路59の出力に、カスコード接続したベース接地増幅器58を接続している。コルピッツ型水晶発振回路59内のトランジスタ52のベース・エミッタ間電圧(以下、トランジスタ52のVbeと称する)の温度変化を打ち消して一定の電圧に維持するためにトランジスタ49のベースには定電圧源VREFから固定電圧を印加し、トランジスタ49のエミッタ電圧を抵抗分割してトランジスタ52のベースに印加する構成としている。
【0005】
以上の水晶発振回路について、以下その動作について説明する。
【0006】
電源電圧VCCを印加すると前記コルピッツ型水晶発振回路59には、定電圧回路57内の電圧源VREFには温度に対して安定な固定電圧が発生する。この固定電圧が抵抗23、24及び25によって分割され、分割された値の電圧がトランジスタ52のベースに与えられる。このときの分割比をαとすると、固定電圧のα倍の電圧が印加される。ここで、トランジスタ52及び49のベース、エミッタ間に発生する順方向電圧をVbeとすると、トランジスタ52のエミッタに発生する電圧VEは、
VE=αVREF+(α−1)Vbeである。ここで、αは、0〜1の間の値である。エミッタ電圧VEからVbeの影響をなくすには、αが1.0となる必要がある。
【0007】
一方、負荷抵抗44で取り出される振幅は、抵抗43の値をR43、抵抗44の値をR44、出力振幅をVOUTとして、
VOUT=(VE/R43)×R44と表現される。
【0008】
定電流源56の電流値と等しい電流がトランジスタ49に与えられるが、通常の動作温度範囲である−30℃〜80℃において、コルピッツ型水晶発振回路59内のトランジスタ52に流れる電流I3と定電圧回路57内のVbeの温度特性を持たせているトランジスタ49に流れる電流I4とは等しくない。そこで、ある程度αで相殺されるように設定しても各トランジスタのVbeに誤差が生じるので、エミッタ電圧に温度特性が生じる。電流に誤差が生じたときの出力電圧の誤差は、トランジスタ49に流れる電流をI4、トランジスタ52に流れる電流をI3、絶対温度をT、kをボルツマン定数、qを電子1個の電荷量、ISをトランジスタの飽和電流として、電流I3、I4の相対誤差によるエミッタ電圧をΔVEとすると、この相対誤差の影響を受けた出力振幅変動値ΔVOUTは、
ΔVOUT=(ΔVE/R43)×R44 =[(α−1)×(kT/q)×ln{(I4−I3)/IS}]×(R44/R43)の温度特性を持った電圧振幅が出力されることになる。
【0009】
【発明が解決しようとする課題】
このように、従来のコルピッツ型水晶発振回路を用いた場合、温度変化により、トランジスタ52のエミッタ端子では、
VE=αVREF+(α−1)×(kT/q)×ln{(I4−I3)/IS}の関係が
ある。そして、抵抗44と抵抗43にも温度特性とバラツキが存在するため出力振幅に温度特性を生じるという課題を有していた。
【0010】
本発明は、上記従来の問題点を解決するものであり、温度が変化しても安定した発振出力電圧及び振幅を出力し、この値ばらつきが抑制された水晶発振回路を提供することを目的とする。
【0011】
【課題を解決するための手段】
この課題を解決するために、本発明の請求項1の講じた手段は、第1のトランジスタのベース、エミッタ間並びに第1のトランジスタのエミッタ、交流接地端子間にコンデンサが個々に接続されたコルピッツ型水晶発振回路と、一端が交流接地端子に接続され他端が第1のトランジスタのベースに接続された第1の抵抗と、第1のトランジスタのベースに接続された第2の抵抗と、出力端子から固定電圧が出力される固定電圧源と、トランジスタのベース、エミッタ間に生成する順方向電圧値を前記固定電圧源の出力電圧値に付加して取り出す電圧発生回路と、この電圧発生回路の出力電圧値に比例した電圧を出力端子から取り出す電圧比例回路とを備え、前記電圧比例回路の出力端子と前記第2の抵抗の他端とを接続したものである。この構成を有することによって、トランジスタのベース、エミッタ間に発生する電圧を増幅して、さらに分割して第1のトランジスタのベースに与えるので、第1のトランジスタのエミッタに発生する電圧を温度に対して一定とすることができ、負荷抵抗に発生する電圧値を温度に対して安定にすることができる。
【0012】
次に、本発明の請求項2の講じた手段は、さらに、第1のトランジスタのベースと前記交流接地端子間に挿入接続された水晶振動子とコンデンサの接続列と、トランジスタのエミッタに第1のトランジスタのコレクタが接続され、コレクタに負荷が接続され、このコレクタから信号電圧を取り出す第2のトランジスタと、第1及び第2のトランジスタのベース間に挿入接続された第2の抵抗とを有しているので、第2のトランジスタがベース接地型増幅器を構成し、かつ水晶振動子が第1のトランジスタのベースと交流接地端子間に接続されているので、第1のトランジスタのベースに寄生的に帰還する信号を抑制し、安定な出力信号を負荷の抵抗から取り出すことができる。
【0013】
さらに、本発明の請求項3及び4が講じた手段は、電圧比例回路が、トランジスタのベース、エミッタ間に生成する順方向電圧値に比例した電圧値を生成して前記固定電圧に付加した電圧を出力端子から取り出すことを特徴とするものである。
【0014】
この構成を有することによって、トランジスタのベース、エミッタ間に発生する順方向電圧のみを増幅することができ、後段の抵抗の分割比の設計を容易にすることができ、温度に対して安定な発振信号出力を容易に取り出すことができる。
【0015】
さらに、本発明の請求項5が講じた手段は、ツエナーダイオードを短絡することによって新たな抵抗値を形成する抵抗回路と抵抗とを備え、この抵抗回路と抵抗とで固定電圧を分割した電圧が前記固定電圧源の出力端子から出力されることを特徴とするものである。ここで、この抵抗回路の抵抗値は調整工程で調整することができ、周囲温度変動に対する負荷抵抗端の主力電圧及び振幅を調整することができる。
【0016】
この構成を有することによって、半導体集積回路化された後に、ツエナーダイオードを短絡させて抵抗値を異ならせることができるので、電圧の分割比を変えて出力電圧値を異ならせることができる。
【0021】
【発明の実施の形態】
以下本発明の一実施形態について、図面を参照しながら説明する。
【0022】
図1は本発明の第1の実施形態における水晶発振回路を示すものである。図1において、電圧源VREFは、温度の変動に対して略一定の電圧を出力し、この電圧源VREFの電圧を分割して出力するために、抵抗28と29を直列に接続し、この抵抗の接続部をトランジスタ3のベースに接続する。抵抗29の他端とトランジスタ3のコレクタは交流接地端子となるグランド端子と接続される。トランジスタ3のエミッタはコレクタとベースが接続されたダイオード接続トランジスタ4のエミッタと接続され、トランジスタ4のコレクタ、ベースと定電流源53及びトランジスタ5のベースは、共通接続される。トランジスタ5のエミッタはトランジスタ6のエミッタと定電流源55に共通接続される。トランジスタ5のコレクタはカレントミラー回路を構成するトランジスタ7のコレクタとベース、トランジスタ8のベースに共通接続されている。トランジスタ7、8のエミッタは電源端子と接続される。トランジスタ6及び8のコレクタとトランジスタ10のベースは共通接続され、トランジスタ6のベースは定電流源54とトランジスタ9のエミッタに共通接続される。トランジスタ9のコレクタはグランド端子に接続され、トランジスタ9のベースは抵抗26、27の接続部に接続される。ここで、抵抗27の他端はグランド端子に接続され、抵抗26の他端は、トランジスタ10のコレクタと抵抗25に接続される。トランジスタ10のエミッタは電源端子と接続される。抵抗25の他端には発振出力の影響を緩衝するコンデンサ33、抵抗24及びトランジスタ2のベースが共通接続される。
【0023】
コンデンサ33の他端はグランド端子と接続され、抵抗24の片側は水晶振動子31と抵抗23、コルピッツ型発振回路のコンデンサ34及びトランジスタ1のベースに共通接続される。トランジスタ2のエミッタはトランジスタ1のコレクタに接続され、トランジスタ2のコレクタは、抵抗22と発振出力をカップリングして出力するコンデンサ36の一端に共通接続される。抵抗22の他端は電源端子と接続される。
【0024】
コンデンサ36は発振回路の負荷でもあるコンデンサ46、抵抗47及び出力端子と共通接続される。コンデンサ46と抵抗47の他端はグランド端子と接続される。コンデンサ34の片側はコンデンサ35と出力電流値を決める抵抗21とトランジスタ1のエミッタと共通接続される。コンデンサ35と抵抗21の他端はグランド端子に接続される。
【0025】
水晶振動子31の片側は、可変容量ダイオード32と抵抗30の一端に接続され、可変容量ダイオード32の他端はグランドと接続される。抵抗30の他端は電圧印加用端子VCと接続される。
【0026】
この水晶発振回路について以下その動作を説明する。
【0027】
まず、電源電圧VCCを回路の電源に与える。次に電源・温度変動時にも変動の少ない基準入力電圧を入力電圧VREFに与えると、このVREFに対し、抵抗28と29の接続部の電圧値V1、トランジスタ9のベース電圧値V2、トランジスタ10のコレクタ電圧値V3、トランジスタ1のエミッタ電圧値V4は、抵抗23〜29の各値をR23〜R29とし、トランジスタ1に流れる電流値をI3、電流源53の電流値をI4、飽和電流値をIS、ボルツマン定数をk、絶対温度をT、電子の電荷量をqとして、
V1=VREF×R29/(R28+R29)
V2=V1+(kT/q)×ln(I4/IS)
V3=V2×(R26+R27)/R27
V4=V3×R23/(R23+R24+R25)−(kT/q)×ln(I3/IS)で表現される。その結果、VBEが温度変動(ΔT)により変化した際には、トランジスタ1のベース電圧値の変動量βは、
β=k{(ΔT)/q}×ln(I4/IS)×(R26+R27)/R27×R23/(R23+R24+R25)であり、βの温度変動分で、トランジスタ1のエミッタの電圧変動量である{k(ΔT)/q}×ln(I3/IS)を相殺する関係が成り立ち、安定した出力振幅が得られる結果となる。
【0028】
以上のように本実施の形態によれば、出力端子の温度変動の原因でもあるNPNトランジスタの温度特性を演算増幅器を用い相殺させる電圧を出力させる構成とすることにより出力振幅に温度変化が生じない振幅を出力することができる。また、VREFの電圧を降圧する抵抗値を調整する回路を付加することにより安定した出力振幅を得ることができる。
【0029】
図2は、図1の構成の抵抗29を抵抗回路60で構成した第2の実施形態の水晶発振回路図である。抵抗回路60の抵抗値は調整工程で調整されるので、周囲温度変動に対する負荷抵抗22の出力電圧及び振幅を調整することができる。
【0030】
図3は、図2の抵抗回路60の実施形態を示した図である。
【0031】
図3(a)において、抵抗61〜63が直列接続されており、抵抗61と62に並列にツエナーダイオードが接続されている。各ツエナーダイオードの端子には電圧若しくは電流が印加できるようにパッドTP1〜TP3が接続される。例えばTP1とTP2間に電流を印加してツエナーダイオード67を短絡破壊することによってTP1、TP2間の抵抗値を新たな値にすることができる。
【0032】
図3(b)においては、抵抗64とツエナーダイオード69、抵抗65とツエナーダイオード70、抵抗66とツエナーダイオード71がそれぞれ直列接続され、さらにそれぞれを並列に接続した構成を示したものである。例えばTP4と接地端子間に電流を印加してツエナーダイオード69を短絡することで、新たな抵抗値を形成することができる。
【0033】
尚、図3(a)、(b)の抵抗の個数を増やすことによって抵抗回路60の調整精度を上げ、必要に応じて各抵抗値を異ならせることによって調整精度を異ならせることができる。
【0034】
図4は、本発明の第3の実施形態を示した水晶発振回路図である。
【0035】
同図において、電圧源VREFは、温度の変動に対して略一定の電圧を出力し、この電圧源VREFの電圧を分割して出力するために、抵抗28と29を直列に接続し、この抵抗の接続部をトランジスタ90のベースに接続する。トランジスタ90、91のエミッタが共通に接続された差動増幅回路が形成されており、トランジスタ91のコレクタ、ベースにはトランジスタ90のベース電圧と略等しい電圧が出力される。トランジスタ91のコレクタ、ベースにはトランジスタ92のエミッタが接続されており、このトランジスタのベース、エミッタ間に抵抗93が接続されており、この抵抗93には、ベース、エミッタ間の電圧値を抵抗93の値で割った電流が流れる。トランジスタのベース電流は、通常無視される程小さい値であるので、トランジスタ92のベースに接続された抵抗94には、抵抗93に流れる電流値と等しい値の電流が流れる。抵抗94の他端は、トランジスタ92のコレクタと電流源53とに接続されており、電流源53からは一定値の電流が供給される。以上の構成において、抵抗94と電流源53の接続部には、電圧源VREFの値に比例した電圧と、トランジスタのベース、エミッタ間の順方向電圧に比例した電圧との和の電圧が出力される。ここで、得られた電圧がトランジスタ5〜8、10と電流源55で構成された電圧駆動回路を介して抵抗23〜25の直列回路に与えられる。抵抗23、24の接続部に発生した電圧がトランジスタ1のベースに与えられる。このようにして、トランジスタ1のベースには、電圧源VREFの値に比例し、かつトランジスタのベース、エミッタ間の順方向電圧に比例した電圧に対してこの値を分割した値の電圧が与えられる。抵抗93と抵抗94の値の比に対して抵抗24、25の和と抵抗23の値との比を調整することで、トランジスタ1のベースに与えられる電圧の温度に対する変動をトランジスタ1のベース、エミッタ順方向電圧値の温度変動に合わせることができる。このようにして、トランジスタ1のエミッタ電圧には温度に対して略一定の電圧が出力されるので負荷抵抗22には、温度に対して一定の直流電圧を取り出すことができ、また温度に対して略一定の発振信号を取り出すことができる。
【0036】
【発明の効果】
以上のように、本発明は、水晶発振回路にVBEだけでは補正できない出力振幅の温度特性を演算増幅器を用いる構成にすることにより、温度変化による出力振幅変動を低減し、かつ抵抗値を調整する回路を付加する構成にすることで安定した振幅を出力することができる優れた水晶発振回路を実現できるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示した水晶発振回路図
【図2】本発明の第2の実施形態を示した水晶発振回路図
【図3】図2の抵抗回路を示した回路図
【図4】本発明の第3の実施形態を示した水晶発振回路図
【図5】従来の水晶発振回路図
【符号の説明】
1〜10 バイポーラトランジスタ
21〜30 抵抗
31 水晶振動子
32 可変容量ダイオード
33〜36 コンデンサ
40〜42 コンデンサ
43、44 抵抗
45、46 コンデンサ
47 抵抗
48〜52 トランジスタ
53〜56 電流源
57 定電圧回路
58 ベース接地電圧増幅回路
59 コルピッツ型水晶発振回路
60 電流調整用抵抗調整回路
61〜66 抵抗
67〜71 ツエナーダイオード
90〜92 トランジスタ
93、94 抵抗
Claims (5)
- 第1のトランジスタのベース、エミッタ間並びに第1のトランジスタのエミッタ、交流接地端子間にコンデンサが個々に接続されたコルピッツ型水晶発振回路と、
一端が交流接地端子に接続され他端が第1のトランジスタのベースに接続された第1の抵抗と、
第1のトランジスタのベースに接続された第2の抵抗と、
出力端子から固定電圧が出力される固定電圧源と、
トランジスタのベース、エミッタ間に生成する順方向電圧値を前記固定電圧源の出力電圧値に付加して取り出す電圧発生回路と、
この電圧発生回路の出力電圧値に比例した電圧を出力端子から取り出す電圧比例回路とを備え、
前記電圧比例回路の出力端子と前記第2の抵抗の他端とを接続した水晶発振回路。 - 第1のトランジスタのベース、エミッタ間、エミッタ、交流接地端子間にコンデンサが個々に接続されたコルピッツ型水晶発振回路と、
第1のトランジスタのベースと前記交流接地端子間に挿入接続された水晶振動子とコンデンサの接続列と、
トランジスタのエミッタに第1のトランジスタのコレクタが接続され、コレクタに負荷が接続され、このコレクタから信号電圧を取り出す第2のトランジスタと、
一端が交流接地端子に接続され他端が第1のトランジスタのベースに接続された第1の抵抗と、
第1のトランジスタのベースに一端が接続され、第2のトランジスタのベースに他端が接続された第2の抵抗と、
出力端子から固定電圧が出力される固定電圧源と、
トランジスタのベース、エミッタ間に生成する順方向電圧値を前記固定電圧源の出力電圧値に付加して取り出す電圧発生回路と、
この電圧発生回路の出力電圧値に比例した電圧を出力端子から取り出す電圧比例回路とを備え、
前記電圧比例回路の出力端子と前記第2の抵抗の前記他端とを接続した水晶発振回路。 - 第1のトランジスタのベース、エミッタ間並びに第1のトランジスタのエミッタ、交流接地端子間にコンデンサが個々に接続されたコルピッツ型水晶発振回路と、
一端が交流接地端子に接続され他端が第1のトランジスタのベースに接続された第1の抵抗と、
第1のトランジスタのベースに接続された第2の抵抗と、
出力端子から固定電圧が出力される固定電圧源と、
トランジスタのベース、エミッタ間に生成する順方向電圧値に比例した電圧値を生成して前記固定電圧に付加した電圧を出力端子から取り出す電圧比例回路とを備え、
前記電圧比例回路の出力端子と前記第2の抵抗の他端とを接続した水晶発振回路。 - 第1のトランジスタのベース、エミッタ間、エミッタ、交流接地端子間にコンデンサが個々に接続されたコルピッツ型水晶発振回路と、
第1のトランジスタのベースと前記交流接地端子間に挿入接続された水晶振動子とコンデンサの接続列と、
トランジスタのエミッタに第1のトランジスタのコレクタが接続され、コレクタに負荷が接続され、このコレクタから信号電圧を取り出す第2のトランジスタと、
一端が交流接地端子に接続され他端が第1のトランジスタのベースに接続された第1の抵抗と、
第1のトランジスタのベースに一端が接続され、第2のトランジスタのベースに他端が接続された第2の抵抗と、
出力端子から固定電圧が出力される固定電圧源と、
トランジスタのベース、エミッタ間に生成する順方向電圧値に比例した電圧値を生成して前記固定電圧に付加した電圧を出力端子から取り出す電圧比例回路とを備え、
前記電圧比例回路の出力端子と前記第2の抵抗の前記他端とを接続した水晶発振回路。 - ツエナーダイオードを短絡することによって新たな抵抗値を形成する抵抗回路と抵抗とで固定電圧を分割した電圧が前記固定電圧源の出力端子から出力されることを特徴とする請求項1乃至4記載の水晶発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11314098A JP3596282B2 (ja) | 1998-04-23 | 1998-04-23 | 水晶発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11314098A JP3596282B2 (ja) | 1998-04-23 | 1998-04-23 | 水晶発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11308049A JPH11308049A (ja) | 1999-11-05 |
JP3596282B2 true JP3596282B2 (ja) | 2004-12-02 |
Family
ID=14604589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11314098A Expired - Fee Related JP3596282B2 (ja) | 1998-04-23 | 1998-04-23 | 水晶発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3596282B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5061857B2 (ja) * | 2007-11-12 | 2012-10-31 | セイコーエプソン株式会社 | 圧電発振器 |
JP2011211500A (ja) * | 2010-03-30 | 2011-10-20 | Lintec Corp | 発振回路、アクティブタグ及び発振出力制御方法 |
JP5549714B2 (ja) * | 2012-08-08 | 2014-07-16 | セイコーエプソン株式会社 | 発振用回路 |
-
1998
- 1998-04-23 JP JP11314098A patent/JP3596282B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11308049A (ja) | 1999-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002198733A (ja) | 発振回路 | |
JP3596282B2 (ja) | 水晶発振回路 | |
US4051446A (en) | Temperature compensating circuit for use with a crystal oscillator | |
JPH11161352A (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
JP2625552B2 (ja) | フィルタ回路 | |
US5030927A (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
JP4121326B2 (ja) | 差動増幅回路及び電波時計用受信回路 | |
JPH03117015A (ja) | エミッタ結合マルチバイブレータ回路 | |
JP3430415B2 (ja) | 差動増幅器 | |
US6717483B2 (en) | Low cost voltage controlled crystal oscillator (VCXO) | |
JPH0720960A (ja) | 電流発生装置 | |
JP2003218634A (ja) | 発振回路 | |
JP2003298349A (ja) | 電圧制御型発振回路 | |
JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
JP3205248B2 (ja) | 電圧制御発振回路の周波数調整装置 | |
JPH09264796A (ja) | 温度検出回路 | |
JPH05119856A (ja) | 半導体定電圧発生回路 | |
JP2755219B2 (ja) | 発振回路 | |
JP3292541B2 (ja) | 電圧電流変換装置 | |
JP3180820B2 (ja) | コンプリメンタリ多段増幅回路 | |
JPH0964692A (ja) | 可変リアクタンス回路 | |
JPH0837430A (ja) | 演算増幅器 | |
JPS6222284B2 (ja) | ||
JPS6213841B2 (ja) | ||
JPS6246326Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |