JP3566929B2 - 半導体装置用テープキャリアおよび半導体装置とそれらの製造方法 - Google Patents
半導体装置用テープキャリアおよび半導体装置とそれらの製造方法 Download PDFInfo
- Publication number
- JP3566929B2 JP3566929B2 JP2001000090A JP2001000090A JP3566929B2 JP 3566929 B2 JP3566929 B2 JP 3566929B2 JP 2001000090 A JP2001000090 A JP 2001000090A JP 2001000090 A JP2001000090 A JP 2001000090A JP 3566929 B2 JP3566929 B2 JP 3566929B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- semiconductor device
- metal
- tape carrier
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置およびそれに用いられるBGA(Ball Grid Array)パッケージ用テープキャリア、またはCSP(Chip Scall Package)用テープキャリアの構造に関する。
【0002】
【従来の技術】
最近、パソコン等に代表される電子機器の高性能化・小型化に伴い、半導体パッケージも高密度化・小型化が要求されている。半導体パッケージの高密度化・小型化に対応して、従来のQFP(Quad Flat Package)に代表されるペリフェラルタイプの半導体パッケージよりも、さらに多端子化に対応できるBGAパッケージや、CSP等のエリアアレイタイプの半導体パッケージが登場してきている。
【0003】
現在、BGAパッケージおよびCSPは、基材にプリント基板を使用したプラスチックBGAが主流である。
【0004】
しかしながら、半導体チップとの接続に、狭ピッチのインナーリードボンディングが可能であること、製造においてReel To Reel工程が使用でき、低コスト化が可能であること等の長所を持ったBGAパッケージおよびCSPとして、基材に可撓性を有する絶縁性のある樹脂フィルムを使用したテープBGA、テープCSPが増えつつある。
【0005】
テープBGA用、テープCSP用のテープキャリア材料には、銅箔が積層されたポリイミドフィルム等の絶縁テープが用いられる。テープキャリアの一方の面には半導体チップを接続する金属配線層を有し、他方の面には基板接続用の半田ボールの搭載部を有する構造のものが主として用いられる。
【0006】
このような構造においては、金属配線層側と半田ボール側との導通および半田ボール搭載のために、絶縁テープにビアホールが必要である。ビアホールを形成する方法は、乾式のレーザー方式による開孔、または湿式のエッチングを用いる方法が知られている。所望のビアホールを形成するためには、フォトエッチングにより所望の金属マスクを形成した後、乾式のレーザーまたは湿式のエッチングを行う。そして、開孔部から露出した金属配線層の金属表面に半田の濡れをよくするために、NiめっきおよびAuめっきを施す。その後に、開孔部に半田ボールを搭載して、半導体装置が作製される。その半田ボールを介して、半導体装置がプリント基板などに接続される。
【0007】
しかし、上記構造の半導体装置をプリント基板等に実装した場合に、次のような問題があった。
【0008】
半導体装置において、テープキャリアに接続した半導体チップとプリント基板の熱膨張係数が異なるため、周囲温度の変化の繰り返しにより、半導体装置の金属配線層と半田ボールとの接合部に応力が集中し、特に、ビアホールにおいて、金属配線層側との導通部分にNiめっき下地のAuめっきを施した部分近辺から半田ボール部分にひび割れが発生し、故障を起こしていた。
【0009】
これに関し、特開平11−251471号公報には、テープの裏面で半田ボールが配設される位置に、この半田ボールと接合するリング状の補強パターンを形成する技術が開示されている。
【0010】
【発明が解決しようとする課題】
しかし、特開平11−2514711号の発明により、ひび割れの問題がほぼ解決したものの、依然としてひび割れが生じているものもあって、未だ改善の余地があった。これは、ビアホールにガスが溜まって、ひび割れの原因となるからとも考えられるた。
【0011】
【課題を解決するための手段】
本発明は、以上に述べた課題を解決するために、以下に開示するテープキャリアおよびその製造方法、並びに前記テープキャリアを使用した半導体装置およびその製造方法を提供する。
【0012】
本発明の半導体装置用テープキャリアは、可撓性を有する絶縁テープの一方の面に金属配線層を形成し、他方の面に開口する半田ボール用ビアホールの外縁に金属囲いが形成される。そして、前記金属囲いをリング状とし、円周方向長さに対する4%以下の幅の切り込み口を設けるか、前記金属囲いを2個以上の円弧状部分で構成し、対称的に間隙を設けて配置し、該間隙の合計が、円周方向長さに対し40%以下とする。
【0013】
前記金属囲いの表面にNiめっきを施し、該Niめっきの上にAuめっきを施すか、Auめっきのみを施す。
【0014】
本発明の半導体装置用テープキャリアの製造方法は、可撓性を有する絶縁テープの両面に金属箔を形成し、保護膜の形成、エッチング加工、および保護膜の除去により、一方の面には半導体チップを搭載するための金属配線層を形成し、他方の面の所望位置には絶縁テープを露出させ、前記金属配線層を含む前記一方の面を樹脂膜で保護し、前記絶縁テープの露出部分をエッチング加工することによりビアホールを前記所望位置に形成し、前記ビアホールと、ビアホールの外縁部とに、樹脂の保護膜を形成してエッチング加工することにより、保護膜から露出した部分の前記金属箔を除去し、残留する金属箔でビアホールの外縁において金属囲いを形成し、絶縁テープ両面に形成した保護膜を除去する。
【0015】
前記金属囲いはリング状で、円周方向長さに対する4%以下の幅の切り込み口が設けられている。あるいは、前記金属囲いは2個以上の円弧状部分とで構成され、対称的に間隙が設けられ、該間隙の合計が、円周方向長さに対し40%以下になっている。
【0016】
さらに、前記金属囲いの表面にNiめっきが施され、さらにAuめっきが施されるか、Auめっきのみが施されている。
【0017】
本発明の半導体装置では、前記半導体装置用テープキャリアが使用され、前記金属配線層に半導体チップが接続され、前記ビアホールおよび金属囲いを覆うように半田ボールが搭載される。半田ボールは、溶融により一部がビアホール内に入り込んで、金属配線層に電気的に接続する柱状部を形成している。
【0018】
本発明の半導体装置の製造方法では、前記半導体装置用テープキャリアの製造方法に加えて、前記金属配線層に半導体チップを接続し、前記ビアホールおよび該ビアホールに隣接する金属箔部分を覆うように半田ボールを搭載し、その一部を溶融によりビアホール内へ侵入させる。
【0019】
【発明の実施の形態】
以下、図面を参照して、本発明のテープキャリアおよびその製造方法、並びに前記テープキャリアを使用した半導体装置およびその製造方法の実施の形態について詳細に説明する。
【0020】
図1は、本発明の半導体装置用テープキャリアの一実施例を示す断面図である。
【0021】
絶縁テープ1は可撓性を有するポリイミドフィルム等が用いられる。絶縁テープ1の厚さは数十μm程度である。絶縁テープ1の一方の面(表面)には、金属配線層2が設けられている。他方の面(裏面)には、半田ボールを搭載する。そして、半田ボールと金属配線層2とを導通するために、両面間にビアホール3を形成し、その中に半田ボールの一部を侵入させている。このビアホール3の大きさは半導体装置の大きさにより異なってくるが、ビアホール3の裏面側開孔部分で直径数十μm〜数百μmである。そのビアホール3の形成には、乾式のレーザー、湿式のエッチングによる方法がある。このビアホール3の中で金属配線層2と半田ボールとを接合する部分には、半田の濡れ性をよくするために、必要に応じてNiめっきを施し、その上にAuめっきを施してめっき層5を形成する。そして、ビアホール3の一つ一つに対応させて、ビアホール3の外縁に、半田ボールの搭載補強のために、金属囲い6が設けられている。この金属囲い6の表面には、半田ボールとの濡れ性をよくするために、必要に応じてNiめっき下地のAuめっき、またはAuめっきのみを施す。以上が、本発明の半導体装置用テープキャリアの構造である。
【0022】
図2は、本発明の半導体装置の一実施例を示す断面図である。
【0023】
前記半導体装置用テープキャリアの表面、すなわち金属配線層2の側に、半導体チップ7を接続する。半導体チップ7の接着には、接着剤を使用するが、半導体装置用テープキャリア上にシート状の接着剤を貼り付けてもよいし、液状の接着剤を塗布してもよい。半導体チップ7と金属配線層2とはワイヤボンディング8で接続される。そして、ビアホール3には、テープキャリアの裏面に半田ボール9が搭載される。そして、前記半田ボール9は、金属囲い6により補強される。以上が、本発明の半導体装置の構造である。ビアホール3の形成方法は、後述する。
【0024】
次に、本発明における金属囲い6の構造についてであるが、例えば図3は、半導体装置用テープキャリアのビアホール3の外縁に、リング状の金属囲い6を設けて、半田ボール9を搭載した断面図である。図4は、金属囲い6の平面図である。
【0025】
半導体装置用テープキャリアのビアホール3に、リフロー方式により、半田ボール9を搭載する。リフロー方式とは、あらかじめ、接合箇所に一定の量の半田を供給しておき、これを外部の熱源から輻射、伝導、対流などの方法で適温に加熱し、半田を溶融させて半田付けするものである。その際、半田の濡れ性をよくするために、ビアホール3内の金属配線層2に、Niめっきを施し、その上にAuめっきを施して、めっき層5を形成する。それから、半田ボール9を搭載する。
【0026】
ここで、ビアホール3の形状はビアホールの形成方法により異なり、特にポリイミドエッチング等の湿式のエッチングでは、図3に示すように、ビアホール3はテーパーを生ずる形状となる。このテーパーにより、ビアホールの上部の径10が開口部の径11よりも小さくなる。このビアホールの上部の径10が小さくなるほど、表面の金属配線層2における半導体チップ7の電極部分同士の間隔を細くすることができ、金属配線層2の緻密化や半導体チップ7の小型化が図られやすくなる。
【0027】
Niめっき下地のAuめっきと、半田ボールとの接合部において生じやすいひび割れや破断を防止するために、補強のために金属囲い6を半田ボールとビアホールの界面に設けている。それと共に、例えば、図4に示したように、前記金属囲い6にガス抜き用の切り込み口を設けるか、図5から図7に示したように、金属囲い6を2個以上の円弧状の部分で構成し、複数のガス抜き用の通り路を設ける。これは、ビアホール3に半田ボール9を装着した時、ビアホール3の側壁部分4では、周囲温度の変化の繰り返しにより、隙間が生じて気泡等のガスが溜まりやすくなるからである。
【0028】
切り込み口の幅は、円周方向長さに対する4%以下がよい。切り込み口の幅が大きいと、半田ボールが円形のまま形成されなくなり、中心がビアホールからずれて、プリント基板に正確に接続できなくなる。
【0029】
また、複数のガス抜き用の通り路は対称的に設け、合計で円周方向長さに対し40%以下であるとよい。通り路の合計が40%を超えると、半田ボールによる補強効果が期待できなくなる。
【0030】
金属囲い6の形状は、ビアホール3を囲み、搭載する半田ボール9が流れ出さないように、補強できるのであれば、リング状には限らず、例えば図8から図16に示したように、多角形を成してもよい。その多角形の形状においても、図8から図10に示したように、ガス抜き用に切り込み口が入っていてもよいし、図11から図16に示したように、2個以上の部分(対称配置が好ましい)に分かれて、複数のガス抜き用の通り路を設けてもよい。
【0031】
図3に示すように、金属囲い6の幅12は、搭載する半田ボール9のひび割れや破断がない程度に大きければよいが、10μm以上のほうが望ましい。幅12が10μm以下では細すぎるため、絶縁テープ1との密着力が弱くなり、半導体装置用テープキャリアの製造工程中に、金属囲い6が剥離・脱落してしまう。また、金属囲い6の厚さ13については、金属囲い6を形成する金属箔がビアホール形成用のエッチングマスクを兼ねるように作製されるため、そのエッチングマスクとして機能する厚さであることも必要である。金属囲い6の厚さ13は、1μm〜30μm程度が望ましく、1μmより薄すぎると、半田ボール9を補強する強度が弱く、半田ボール9とビアホール3の接合部がひび割れ、破断が生ずる可能性が高い。また、エッチングマスクとしての効果も無くなる。一方、金属囲い6の厚さ13が、30μmより大きいと、エッチングマスクの除去時間やエッチング液の使用量も多くなるので、エッチング処理にかかるコストが高くなる。
【0032】
図4に示すように、金属囲い6の内径14については、ビアホール3の外縁を囲い、半田ボール9をうまく搭載でき、補強できる程度の大きさが望ましい(数十〜数百μm程度)。
【0033】
金属囲い6の材質は、上記ビアホール形成用のエッチングマスクに使用される金属箔であり、通常、Cu(銅)が用いられる。
【0034】
次に、図17から図22に、本発明の半導体装置用テープキャリアの製造方法を示す。
【0035】
図17に示すように、可撓性を有する絶縁テープ1の両面に、金属箔15を貼り付けたテープ部材に、フォトエッチング法を施し、図18に示すように、一方の面には半導体チップを接続するために金属配線層2を形成し、反対側の面にはビアホール3を形成するための所定の位置に、エッチングマスク16を形成させる。エッチングマスク16の形成には、フォトレジスト18で保護してフォトエッチング法により金属箔15のビアホール部分だけ金属箔15を除去する。これにより、ビアホール部分の絶縁テープ部分17を露出させ、他の部分は金属箔でマスクされる。そして、露光処理を行いエッチングを行う。エッチング液には、エッチングマスク16に銅を用いた場合、塩化第2銅溶液や塩化第2鉄溶液を用いる。
【0036】
図19に示すビアホール3の形成には、エッチングマスク16でマスクした部分以外の絶縁テープの露出部分17を、フォトエッチング法により処理することで形成する。その際、表面の金属配線層2を形成した側には、エッチングを防止するために、表面をレジスト19により保護する。絶縁テープ1にポリイミドを使用した場合には、エッチング液として、ノンヒドラジン系のアルカリエッチング液を使用する。レジスト19には、市販の耐アルカリ性レジストを使用する。
【0037】
図19に示すように、ビアホール3を形成した後、図20に示すように、ビアホール3の外縁のエッチングマスク16の上に、リング状になるようフォトレジスト20で被覆する。フォトレジスト20で覆われなかったエッチングマスク16は、フォトエッチングにより除去されることになる。そして、露光処理、フォトエッチング処理を行う。これにより、エッチングマスク16に使用した金属箔で、図21に示すように、ビアホール3の外縁に半田ボール補強用の金属囲い6が形成される。そして、金属配線層2を保護していたレジスト19と、裏面に残ったフォトレジスト20とを、希アルカリ溶液で剥離する。
【0038】
次に、半導体装置用テープキャリアにめっきを施す。このとき、電解めっきか、または無電解めっきの2種類のいずれかの方法でめっきする。
【0039】
電解めっきでは、半導体装置用テープキャリアの金属配線層の裏面のビアホール開孔部の金属配線に導通する部分に、Niめっきが施され、その上にAuめっきが施され、めっき層5を得る(図22参照)。当該めっきを施す前においては、金属囲い6の部分は、表面の金属配線層2と電気的に接続されていないが、電気Auめっきの際に、Auめっき浴内で金属囲い6の金属と置換されたAuによって被覆され、金属配線層2と電気的に接続される。
【0040】
電気Auめっきの際に、Auめっき浴内で金属囲い6の金属と置換されたAuによって被覆され、金属配線層2と電気的に接続される。すなわち、金属囲いの表面に電解Niめっきを施した場合、表面のNiイオンとめっき浴中のAuイオンとが置換してAuが析出してNiめっきの上に被覆されることになる。また、金属囲いの材質にCu等を使用して、電解Niめっきを施さず金属囲いの素地に直接電気Auめっきを施す場合、金属囲いの表面のCuイオンとめっき浴中のAuイオンとが置換してAuが析出してCuの上に被覆されることになる。
【0041】
無電解めっきでは、半導体装置用テープキャリアの金属配線層の裏面のビアホール開孔部の金属配線に導通する部分に、Niめっきが施され、その上にAuめっきが施され、めっき層5を得る(図22参照)。金属囲い6の部分の表面には、前記と同じくNiめっきが施され、その上にAuめっきが施される。これにより、金属囲い6の部分が金属配線層2と電気的に接続される。
【0042】
Niめっきの厚さは1〜8μm程度が望ましく、1μmより薄いと半田の濡れ性が悪くなり、8μmより厚いとめっきにかかる時間やNiめっきの使用量が多くなるので、めっき処理にかかるコストが高くなる。また、Auめっきの厚さにおいても、あまり厚すぎると、Auめっきの使用量が多くなり、コストが高くなるので、1μm以下の厚さが望ましい(電解めっきのときの置換Auめっきの厚さは、0.05μm未満である)。
【0043】
以上が、本発明の半導体装置用テープキャリアの製造方法である。
【0044】
次に、本発明における半導体装置の製造方法であるが、上記の製造方法により半導体装置用テープキャリアを製造した後、図2に示すように、半導体チップ7を組み込んでパッケージする。半導体チップ7の接着は、電気絶縁性を有するシート状の接着剤を半導体装置用テープキャリアの所定の位置に貼り付けて、接着してもよいし、液状の接着剤を塗布して装着してもよい。
【0045】
次に、半導体チップ7の端子と、半導体装置用テープキャリアにおける金属配線層2のインナーリードパッドとを、金微細線8等でワイヤボンディングする。その後、半導体チップ7の気密封止のため、市販のエポキシモールド樹脂で半導体チップ側を樹脂封止してもよい(図示せず)。
【0046】
そして、裏面のビアホール3に、半田ボール9をリフローにより接続する。この際、半田以外にフラックスを用いてもよい。
【0047】
以上が、本発明の半導体装置の製造方法である。
【0048】
(実施例1〜12、比較例1〜6)
以下に、本発明の実施例を示す。
【0049】
本実施例は、半導体チップの大きさが8mm角、端子数は64個、端子のピッチが0.8mmのものに対応する半導体装置用テープキャリアおよび半導体装置に関する。
【0050】
厚さ50μmのポリイミドフィルムからなる絶縁テープの両面に、それぞれ厚さ18μmの銅箔を一体に形成したテープ部材を用意した。そのテープ部材は、鐘淵化学製のポリイミド(商品名アピカル)をベースとした商品名エスパーフレックスである。
【0051】
以下に説明するReel To Reel工程により、半導体装置用テープキャリアを作製した。
【0052】
本実施例における半導体装置用テープキャリアの半導体チップを接続する側に、銅配線層をフォトエッチング技術を用いて形成した。この銅配線層の配線パターンは、半導体チップの端子とワイヤボンディングで接続するための4つの周辺に設けられたインナーリードボンディングワイヤ部から、内部に向かってエリアアレイ状に配置した半田ボール用のランド電極に向かう配線パターンである。
【0053】
半田ボール搭載のためのポリイミドフィルムのビアホールは、ノンヒドラジン系のアルカリエッチング液(東レエンジニアリング製、TPE−3000系)でエッチングして作製した。その際のエッチングは、銅配線層と逆の方向からエッチング液を吹き付ける方法で行い、エッチングマスクは、裏面の銅箔をマスクとした。すなわち、フォトエッチングによりテープキャリア裏面のビアホール形成部分だけの銅箔を除去して、その部分のポリイミドフィルムを露出させる。そして、他の部分が銅箔でマスクされた状態で、テープキャリア表面の銅配線をレジストで保護した後、ポリイミドフィルムのエッチングを行うことによって、ビアホールを開孔した。ビアホールには、テープキャリア裏面に向けて広がるテーパーが生じた。
【0054】
本実施例では、銅マスクの直径を0.41mmにすることで、銅配線側の直径が0.35mmのビアホールを開孔した。その後、銅マスクを塩化第2銅溶液を用いて除去したが、このとき、銅配線層を保護するためのレジスト塗布と、裏面には、以下のように実施例1〜12、比較例1〜6でそれぞれ異なるフォトレジストを塗布した。
【0055】
比較例1、2では、ビアホールだけでなくビアホール周辺に切れ目の無いリング状の銅パターン(以下銅リングと呼ぶ)を幅10μmで残す様に、焼き付けを行った。
【0056】
実施例1では、ビアホールだけでなくビアホール周辺に銅リングを、幅10μmで残す様にし、各々の銅リングに1ヶ所(図4)の幅20μmの切れ目を入れて焼き付けを行った。
【0057】
実施例2では、ビアホールだけでなくビアホール周辺に銅リングを、幅10μmで残す様にし、各々の銅リングに2ヶ所(図5)の幅20μmの切れ目を入れて焼き付けを行った。
【0058】
比較例3、4では、ビアホールだけでなくビアホール周辺に銅リングを幅20μmで残す様に焼き付けを行った。
【0059】
実施例3、4では、ビアホールだけでなくビアホール周辺に銅リングを幅20μmで残す様にし、各々の銅リングに1ヶ所と2ヶ所の幅20μmの切れ目を入れて焼き付けを行った。
【0060】
比較例5、6では、ビアホールだけでなく、ビアホール周辺に銅リングを幅30μmで残す様に焼き付けを行った。
【0061】
実施例5、6では、ビアホールだけでなく、ビアホール周辺に銅リングを幅30μmで残す様にし、各々の銅リングに1ヶ所と2ヶ所の幅20μmの切れ目を入れて焼き付けを行った。
【0062】
比較例7、8では、開孔したビアホールのみがフォトレジストで埋まるように焼き付けを行った(リング形成しない)。
【0063】
比較例9、10では、ビアホールだけでなくビアホール周辺に銅リングを幅5μmで残す様に、焼き付けを行った。
【0064】
比較例11、12では、ビアホールだけでなくビアホール周辺に銅リングを幅5μmで残す様にし、各々の銅リングに1ヶ所と2ヶ所の幅20μmの切れ目を入れて焼き付けた。
【0065】
いずれも、銅のエッチングをして銅マスクの除去、銅リングの形成を行った。そして、表面の保護レジストと裏面に残ったフォトレジストを希アルカリ溶液で剥離した。
【0066】
そして、実施例1、3、5、比較例1、3、5、7、9、11では、半導体テープキャリアの銅配線層およびビアホール外縁の銅リングに、電解めっきを行った。
【0067】
実施例2、4、6、比較例2、4、6、8、10、12では、無電解めっきを行った。
【0068】
このとき、Niめっきの厚さは5μmとし、Auめっきの厚さは0.2μmとした。また、電解めっきにおける銅リングの置換金めっき厚は0.05μm未満であった。
【0069】
上記の工程で半導体装置用テープキャリアを作製した後、半導体チップを組み込んで半導体装置に組み立て、そしてプリント基板に実装まで行い評価した。評価は半導体装置とプリント基板の接続の信頼性評価として、温度サイクルテストを行った。
【0070】
半導体装置の組立ては、まず半導体チップを電気絶縁性を有するエポキシ系の接着剤でテープキャリア中央部に貼り付け接着した。さらに、半導体チップの端子と金属配線層のインナーリードパッドを金微細線でワイヤボンディングした後、市販のエポキシモールド樹脂で半導体チップ側を樹脂封止した。450μm直径の共晶半田ボールを、ロジン系フラックス(九州松下電器製、MSP511)に軽く接触させた後、1パッケージ当たり64個の半田ボールを搭載した。その後、マックス240℃でリフロー炉にてリフローさせた(プリント基板に半導体装置を実装する前にリフローさせた)。
【0071】
温度サイクルテストは、−40℃〜120℃、周期1時間、それぞれの保持時間20分とし、5cm角のプリント基板の中央に半導体装置を実装して行った。500サイクル以降、100サイクルごとにサイクル炉から取り出して、電気抵抗を測定して接続の信頼性を評価した。テストに用いた半導体装置の数は、各実施例、比較例で、それぞれ20個である。各々の半導体装置の64個の端子接続部のうち1個でも、電気抵抗があるレベルを超えて大きくなると、不良と判定することとした。
【0072】
切れ目の有無にかかわらず、銅リングと半田ボール搭載の半田濡れ性は、電解めっき、無電解めっきによらず、すべて良好な濡れ性を示した。銅リングは、置換めっき、無電解めっきとも十分半田が濡れ、半田ボールに対する補強の効果が有った。
【0073】
また、リング幅5μmの比較例9〜12では、銅リングの幅が細すぎ、ポリイミドフィルムとの密着力が弱く、テープキャリア作製工程で、銅リングが剥離・脱落したため、半導体装置の組立ては行わなかった。
【0074】
表1に、本実施例1〜6および比較例1〜8における温度サイクルテストの結果を示す。
【0075】
【表1】
【0076】
テストの結果から、銅リングを設置し、半田ボールを銅リングで固定することにより、温度サイクル寿命は銅リングに切れ目を設けた場合(実施例)と、設けない場合(比較例)とではどちらも改善効果は向上し、すべてのサンプルで、金属囲いの無い従来構造の比較例7、8より1.8倍以上の信頼性が得られた。また、切れ目を1ヶ所設けた場合と2ヶ所設けた場合との効果は変わらず、同様に安定した1.8倍以上の寿命が得られた。
【0077】
銅リング幅は10μm以上で十分な効果が得られた。
【0078】
電解めっきを施した場合と、無電解めっきを施した場合のどちらとも、温度サイクルテスト結果は同等であった。このことから、銅リングへのめっきは半田ボールと濡れればよく、Auの置換めっきでもよく、また厚さは0.05μm未満でもよいことが得られた。
【0079】
(比較例9)
比較例9では、450μmの直径の銅リングとした以外は、比較例1と同様にして、半導体装置用テープキャリアを作製した。
【0080】
(実施例7〜9)
さらに、実施例7〜9では、銅リングに、幅20μm、30μm、50μmの切り込み口を1つ設けた以外は、実施例1と同様にして、半導体装置用テープキャリアを作製した。前記の銅リングの切り込み口は、円周方向長さに対し4%以下である。
【0081】
比較のために、銅リングの切り込み口が、円周方向長さに対し4%以上となる幅60μmとした比較例10の半導体装置用テープキャリアを作製した。
【0082】
いずれも、形成された半田ボールの形状と、半田ボールの中心がビアホールの中心からずれずに、半田ボールがプリント基板と正確に接続可能な状態かどうかを目視検査した。結果を表2に示す。
【0083】
【表2】
【0084】
切り込み口が円周長さに対して4%以下である本発明の半田装置用テープキャリアでは、半田ボールの搭載のずれがなく、正確にプリント基板に接続が可能となる。
【0085】
(実施例10〜13)
実施例10、11、12、13では、450μmの直径の銅リングとし、合計の幅が4%、20%、30%、40%の複数のガス抜き用通り路を、対称的な位置に設けた以外は、実施例1と同様にして、半導体装置用テープキャリアを作製した。
【0086】
(比較例11)
比較のため、比較例11では、合計の幅が円周長さに対して50%の複数のガス抜き用通り路を、対称的な位置に設けた以外は、実施例1と同様にして、半導体装置用テープキャリアを作製した。
【0087】
それぞれ、前述と同様の温度サイクルテストを実施し、結果を表3に示す。
【0088】
【表3】
【0089】
表3から、ガス抜き用通り路の幅の合計が円周長さに対して40%以下である本発明の半田装置用テープキャリアでは、銅リングによる半田ボールの補強効果が得られることが分かる。
【0090】
【発明の効果】
以上のように、本発明によれば、半導体装置とプリント基板の熱膨張係数の差によって、半導体装置におけるテープキャリアと半田ボールとの接合部に生ずる熱応力によるひび割れを防止して、信頼性の高い接続ができる。
【図面の簡単な説明】
【図1】本発明の半導体装置用テープキャリアの一実施例を示す断面図である。
【図2】本発明の半導体装置の一実施例を示す断面図である。
【図3】図2の半導体装置の一部を拡大して示す断面図である。
【図4】切れ目を設けた円形の金属囲いを示す平面図である。
【図5】2つのガス抜き用の通り路を設けた円形の金属囲いを示す平面図である。
【図6】3つのガス抜き用の通り路を設けた円形の金属囲いを示す平面図である。
【図7】4つのガス抜き用の通り路を設けた円形の金属囲いを示す平面図である。
【図8】切れ目を設けた三角形の金属囲いを示す平面図である。
【図9】切れ目を設けた四角形の金属囲いを示す平面図である。
【図10】切れ目を設けた五角形の金属囲いを示す平面図である。
【図11】直線部分にガス抜き用の通り路を設けた三角形の金属囲いを示す平面図である。
【図12】直線部分にガス抜き用の通り路を設けた四角形の金属囲いを示す平面図である。
【図13】直線部分にガス抜き用の通り路を設けた五角形の金属囲いを示す平面図である。
【図14】角部分にガス抜き用の通り路を設けた三角形の金属囲いを示す平面図である。
【図15】角部分にガス抜き用の通り路を設けた四角形の金属囲いを示す平面図である。
【図16】角部分にガス抜き用の通り路を設けた五角形の金属囲いを示す平面図である。
【図17】金属箔およびフォトレジストを配置した絶縁テープを示す断面図である。
【図18】金属配線層が形成されたテープ部材を示す断面図である。
【図19】ビアホールが形成されたテープ部材を示す断面図である。
【図20】フォトレジストを被覆したテープ部材を示す断面図である。
【図21】金属囲いが形成されたテープ部材を示す断面図である。
【図22】半導体装置用テープキャリアを示す断面図である。
【符号の説明】
1 絶縁テープ
2 金属配線層
3 ビアホール
5 めっき層
6 金属囲い
7 半導体チップ
8 ボンディングワイヤ
9 半田ボール
10 ビアホール上部径
11 ビアホール開口部径
12 金属囲いの幅
13 金属囲いの厚さ
14 金属囲いの内径
15 金属箔
16 エッチングマスク
17 絶縁テープ露出部分
18 レジスト
19 金属配線用保護レジスト
20 フォトレジスト
Claims (12)
- 可撓性を有する絶縁テープの一方の面に金属配線層を形成し、他方の面に開口する半田ボール用ビアホールの外縁にリング状の金属囲いが形成された半導体装置用テープキャリアであって、前記金属囲いには、その円周方向長さに対する4%以下の幅の切り込み口を設けたことを特徴とする半導体装置用テープキャリア。
- 可撓性を有する絶縁テープの一方の面に金属配線層を形成し、他方の面に開口する半田ボール用ビアホールに金属囲いが形成された半導体装置用テープキャリアであって、前記金属囲いは、対称的に間隙を設けて配置した2個以上の円弧状部分からなり、該間隙の合計が、円周方向長さに対し40%以下であることを特徴とする半導体装置用テープキャリア。
- 前記金属囲いの表面にNiめっきを施し、該Niめっきの上にAuめっきを施したことを特徴とする請求項1または2に記載の半導体装置用テープキャリア。
- 前記金属囲いの表面にAuめっきを施したことを特徴とする請求項1または2に記載の半導体装置用テープキャリア。
- 可撓性を有する絶縁テープの両面に金属箔を形成し、保護膜の形成、エッチング加工、および保護膜の除去により、一方の面には半導体チップを搭載するための金属配線層を形成し、他方の面の所望位置には絶縁テープを露出させ、前記金属配線層を含む前記一方の面を樹脂膜で保護し、前記絶縁テープの露出部分をエッチング加工することによりビアホールを前記所望位置に形成し、前記ビアホールと、ビアホールの外縁の一部とに、樹脂の保護膜を形成してエッチング加工することにより、保護膜から露出した部分の前記金属箔を除去し、このときビアホールの外縁における金属箔の除去幅は、該外縁の円周方向長さに対する4%以下であり、残留した金属箔によりビアホールの外縁におけるリング状の金属囲いを形成し、絶縁テープ両面に形成した保護膜を除去することからなることを特徴とする半導体装置用テープキャリアの製造方法。
- 可撓性を有する絶縁テープの両面に金属箔を形成し、保護膜の形成、エッチング加工、および保護膜の除去により、一方の面には半導体チップを搭載するための金属配線層を形成し、他方の面の所望位置には絶縁テープを露出させ、前記金属配線層を含む前記一方の面を樹脂膜で保護し、前記絶縁テープの露出部分をエッチング加工することによりビアホールを前記所望位置に形成し、前記ビアホールと、ビアホールの外縁の複数箇所に、樹脂の保護膜を形成してエッチング加工することにより、保護膜から露出した部分の前記金属箔を除去し、残留した金属箔によりビアホールの外縁における金属囲いを形成し、絶縁テープ両面に形成した保護膜を除去する各工程からなり、前記金属囲いは、対称的に間隙を設けて配置した2個以上の円弧状部分からなり、該間隙の合計が、円周方向長さに対し40%以下であることを特徴とする半導体装置用テープキャリアの製造方法。
- 請求項5または6に記載の半導体装置用テープキャリアの製造方法に加えて、前記金属囲いの表面にNiめっきを施し、さらにAuめっきを施すことを特徴とする半導体装置用テープキャリアの製造方法。
- 請求項5または6に記載の半導体装置用テープキャリアの製造方法に加えて、前記金属囲いの表面にAuめっきを施すことを特徴とする半導体装置用テープキャリアの製造方法。
- 請求項1から4のいずれかに記載の半導体装置用テープキャリアを使用し、前記金属配線層に半導体チップを接続し、前記ビアホールおよび金属囲いを覆うように半田ボールを搭載し、金属配線層と半田ボールを電気的に接続したことを特徴とする半導体装置。
- 請求項5または6に記載の半導体装置用テープキャリアの製造方法に加えて、前記金属配線層に半導体チップを接続し、前記ビアホールおよび該ビアホールに隣接の金属箔部分を覆うように半田ボールを搭載し、金属配線層と半田ボールを電気的に接続することを特徴とする半導体装置の製造方法。
- 所定位置にビアホールが貫通し、半導体チップを搭載するための絶縁テープと、前記半導体チップに電気的接続するように該絶縁テープの表面に形成される金属配線層と、該絶縁テープの裏面に形成されて前記ビアホールを介して前記金属配線層に接続される半田ボールと、前記絶縁テープの裏面で、前記半田ボールが配設される位置にあって、前記半田ボールと接合するリング状の金属囲いとからなり、該金属囲いには、その円周方向長さに対する4%以下の幅の切り込み口を設けたことを特徴とする半導体装置用テープキャリア。
- 所定位置にビアホールが貫通し、半導体チップを搭載するための絶縁テープと、前記半導体チップに電気的接続するように該絶縁テープの表面に形成される金属配線層と、該絶縁テープの裏面に形成されて前記ビアホールを介して前記金属配線層に接続される半田ボールと、前記絶縁テープの裏面で、前記半田ボールが配設される位置にあって、前記半田ボールと接合する金属囲いとからなり、該金属囲いは、対称的に間隙を設けて配置した2個以上の円弧状部分からなり、該間隙の合計が、円周方向長さに対し40%以下であることを特徴とする半導体装置用テープキャリア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001000090A JP3566929B2 (ja) | 2000-01-12 | 2001-01-04 | 半導体装置用テープキャリアおよび半導体装置とそれらの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000003495 | 2000-01-12 | ||
JP2000-3495 | 2000-01-12 | ||
JP2001000090A JP3566929B2 (ja) | 2000-01-12 | 2001-01-04 | 半導体装置用テープキャリアおよび半導体装置とそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001267377A JP2001267377A (ja) | 2001-09-28 |
JP3566929B2 true JP3566929B2 (ja) | 2004-09-15 |
Family
ID=26583370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001000090A Expired - Lifetime JP3566929B2 (ja) | 2000-01-12 | 2001-01-04 | 半導体装置用テープキャリアおよび半導体装置とそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3566929B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5119623B2 (ja) * | 2006-08-03 | 2013-01-16 | 大日本印刷株式会社 | インターポーザ基板の製造方法 |
JP2008270426A (ja) * | 2007-04-18 | 2008-11-06 | Alps Electric Co Ltd | 電気部品モジュール |
EP2405468A1 (en) * | 2010-07-05 | 2012-01-11 | ATOTECH Deutschland GmbH | Method to form solder deposits on substrates |
-
2001
- 2001-01-04 JP JP2001000090A patent/JP3566929B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001267377A (ja) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6232147B1 (en) | Method for manufacturing semiconductor device with pad structure | |
JP4895054B2 (ja) | 電子部品の実装方法 | |
US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
KR20070078711A (ko) | 배선 기판 및 반도체 장치 | |
JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4418177B2 (ja) | 高電圧bgaパッケージ用ヒートスプレッダーの製造方法 | |
JP3003624B2 (ja) | 半導体装置 | |
US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
KR100675569B1 (ko) | 반도체 장치용 테이프 캐리어, 이를 사용한 반도체 장치및 이들의 제조방법 | |
US6432748B1 (en) | Substrate structure for semiconductor package and manufacturing method thereof | |
JP3566929B2 (ja) | 半導体装置用テープキャリアおよび半導体装置とそれらの製造方法 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
JP3313058B2 (ja) | 半導体装置とその製造方法 | |
JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
JP2001007252A (ja) | 半導体装置およびその製造方法 | |
JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
KR100501094B1 (ko) | 전자부품및반도체장치,및이들의제조방법 | |
JP4513973B2 (ja) | 半導体装置の製造方法 | |
JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
JP3656590B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
JPH08316360A (ja) | Ic実装構造 | |
US11935821B2 (en) | Quad flat no-lead package with wettable flanges | |
JP2000082760A (ja) | 半導体装置 | |
JPH09246416A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040611 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3566929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140618 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |