JP5119623B2

JP5119623B2 - インターポーザ基板の製造方法

Info

Publication number: JP5119623B2
Application number: JP2006211674A
Authority: JP
Inventors: 政隆山口
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2006-08-03
Filing date: 2006-08-03
Publication date: 2013-01-16
Anticipated expiration: 2026-08-03
Also published as: JP2008041790A

Description

本発明は、半導体チップの高密度実装に使用されるインターポーザ基板の製造方法に関する。

近年、電子機器、特にコンピュータや通信機器などにおいては、機能の増大に伴い、小型で大規模な集積回路を有する半導体チップが用いられている。小型で回路の集積度を上げる方法として、一つのチップに回路を集積するＳＯＣ（System On Chip）と、複数のチップを一つのパッケージに集積するＳＩＰ（System In Package）がそれぞれ提案されている。これらのシステムのうち、ＳＩＰは、既存のチップを組み合わせて使用することができるため、半導体基板の設計やプロセスにおけるコストを抑えることができるという利点を有する。

このようなＳＩＰにおいては、各半導体チップはインターポーザと称する基板上に搭載されるが、特に高速化、大容量化に対応可能なインターポーザとして、シリコン基板を貫通して両主面に設けられた配線層に接続された貫通電極を有するものが知られている（例えば、特許文献１参照）。

図７は、その一例を示したもので、シリコン基板１と、シリコン基板１を厚さ方向に貫通するビアホール２と、ビアホール２の内壁からそれに続くシリコン基板１の両主面上に順に設けられた二酸化シリコン（ＳｉＯ_２）などからなる絶縁層３およびチタンナイトライド（ＴｉＮ）などからなるバリア層４と、ビアホール２内に形成された銅（Cｕ）などからなる貫通電極（ビア）５と、これらの両面に設けられた第１および第２の電極パッド６ａ、７ａを有する第１および第２の配線層６、７とを備えている。

このようなインターポーザは、一般に、次のような方法で製造されている。
まず、シリコン基板１の一方の主面に、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）、ＤｅｅｐＲＩＥ、光エッチング、ウエットエッチングなどの方法で、基板を貫通しない孔を形成する。次いで、シリコン基板１の他方の主面、すなわち、孔を形成した面とは反対側の面から研削などの方法でシリコン基板１を後退（薄化）させて孔を貫通させた後、この貫通孔（ビアホール２）の内面およびシリコン基板１の両主面にＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法などにより絶縁膜３およびバリア層４を形成する。次いで、絶縁層３およびバリア層４を順に形成した貫通孔内に貫通電極５用の導電材を埋め込んだ後、貫通孔からはみ出した余分な導電材をＣＭＰ（Chemical Mechanical polishing）法より除去する。その後、これらの両主面に銅（Cｕ）により第１および第２の配線用導体層を形成し、さらに、パターンニングして第１および第２の電極パッド６ａ、７ａを有する第１および第２の配線層６、７を形成する（例えば、特許文献１参照）。

あるいは、シリコン基板１の一方の主面に基板を貫通しない孔を形成した後、この孔の内面およびシリコン基板１の一方の主面上に絶縁層３およびバリア層４を順に形成し、さらに、それらの孔内に貫通電極５用の導電材を埋め込む。その後、シリコン基板１を後退（薄化）させて孔を貫通させ、第１および第２の配線用導体層を形成した後、パターンニングして、第１および第２の配線層６、７を形成する。

しかしながら、このような従来のインターポーザ基板の製造方法においては、第１および第２の配線用導体層を形成する際に、貫通電極５の電極パッド６ａ、７ａが形成される部分に膨れが生じることがあった。かかる膨れが生じると、第１および第２の配線層６、７と貫通電極５との密着性が低下し、基板の信頼性が損なわれる。

そこで、本発明者は、かかる膨れの発生を防止すベく鋭意研究を重ねた結果、貫通電極５を形成する過程でビアホール２内に生じた水蒸気が膨れの主たる原因であり、この水蒸気の発生を何らかの方法で防止するか、または、外部に排出させることにより、上記問題を解決できることを見出した。
特表２００３−５０３８５５号公報

本発明はこのような知見に基いてなされたもので、貫通電極と配線層との密着性に優れた信頼性の高いインターポーザ基板を製造することができる方法を提供することを目的とする。

本発明の一態様に係るインターポーザ基板の製造方法は、シリコン基板に厚さ方向に貫通する貫通電極を設けてなる基板本体の少なくとも一主面に、ガス抜き用の孔を備えた配線形成用導電材層を形成する工程（１）と、前記配線形成用導電材層をパターンニングして前記貫通電極に電気的に接続された電極パッドを有する配線層を形成する工程（２）とを含み、前記ガス抜き用の孔は、前記配線形成用導電材層の前記電極パッドが形成される部分の外周に沿って形成されており、前記工程（１）は、前記基板本体の一主面上に導電性シード層を形成する工程と、前記導電性シードの表面にレジスト層を形成し、該レジスト層に露光・現像を行って、前記ガス抜き用の孔を形成する部分にめっき用レジスト層を形成する工程と、前記めっき用レジスト層が形成されていない導電性シード層上に電解めっきによりめっき層を形成する工程と、前記めっき用レジスト層およびその直下の導電性シード層を選択的に除去する工程とを含むことを特徴とする。

本発明の一態様によるインターポーザ基板の製造方法によれば、貫通電極と配線層との密着性に優れた信頼性の高い基板を製造することができる。

以下、本発明の実施の形態について説明する。なお、以下では本発明の実施の形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に何ら限定されるものではない。

（第１の実施の形態）
まず、第１の実施の形態について説明する。図１および図２は、本実施の形態に係るインターポーザ基板の製造方法の工程を示す断面図である。

第１の実施の形態では、まず、図１（ａ）に示すように、インターポーザ基板の基材となるシリコン基板１１の一主面にフォトリソグラフィ法によりパターンニングされたエッチング用レジスト層１２を形成する。すなわち、シリコン基板１１の一主面全体にドライフィルムのロールラミネートや液状レジストの塗付によってレジスト層を形成した後、このレジスト層に露光・現像を行い、パターンニングされたエッチング用レジスト層１２を形成する。

次に、図１（ｂ）に示すように、パターンニングされたエッチング用レジスト層１２をマスクとしてシリコン基板１１の一主面側をエッチングして、シリコン基板１１を貫通しない孔１３を形成する。エッチングには、ＲＩＥ、ＤｅｅｐＲＩＥ、光エッチング、ウエットエッチングなどの方法を用いることができる。なお、孔１３の形成には、レーザやマイクロドリルによる加工法も適用可能である。このような加工法を用いる場合には、図１（ａ）に示すエッチング用レジスト層１２の形成およびその後のエッチング用レジスト層１２の除去工程を省略することができる。

次に、図１（ｃ）に示すように、パターンニングされたエッチング用レジスト層１２を除去するとともに、シリコン基板１１の他方の主面を、例えばシリコン基板１１の厚さが１５０μｍになるまで研削し、孔１３を貫通させる。これにより、シリコン基板１１を厚さ方向に貫通する例えば直径７０μｍ、深さ１５０μｍのビアホール１４が形成される。

ビアホール１４形成後、図１（ｄ）に示すように、ビアホール１４の内壁およびそれに続くシリコン基板１１の両主面上に、絶縁層１５およびバリア層１６を順に形成する。

絶縁層１５は、例えば二酸化シリコン（ＳｉＯ_２）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）などからなり、例えばＬＰＣＶＤ法、プラズマＣＶＤ法、スパッタ法などにより形成される。絶縁層１５が、二酸化シリコン（ＳｉＯ_２）からなる場合、熱酸化法や陽極酸化法により形成することも可能である。絶縁層１５は、単層で形成してもよく、２層以上の積層構造としてもよい。

バリア層１６は、銅に対して拡散防止作用を有する、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、窒化チタンシリコン（ＴｉＳｉＮ）などのチタン（Ｔｉ）を含む金属材料、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）などのタンタル（Ｔａ）を含む金属材料、窒化タングステン（ＷＮ）などのタングステン（Ｗ）を含む金属材料などからなる。成膜には、ＬＰＣＶＤ法、プラズマＣＶＤ法、スパッタ法、無電解めっき法などが用いられる。バリア層１６は、単層で形成してもよく、２層以上の積層構造としてもよい。なお、絶縁層１５が窒化シリコン（ＳｉＮ）により形成されている場合には、窒化シリコン（ＳｉＮ）が銅拡散のバリアとなるため、バリア層１６は省略してもよい。

次に、図１（ｅ）に示すように、ビアホール１４内に、例えばスパッタ法と電解めっき法の併用によって、貫通電極の形成材料である銅（Ｃｕ）または銅合金１７Ａを埋め込む。この銅（Ｃｕ）または銅合金１７の埋め込みには、スパッタ法、無電解めっき法、溶融金属吸引法、印刷法、ＣＶＤ法なども使用することができる。

次に、図２（ｆ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）法などによってビアホール１４内よりはみ出した余分な銅（Ｃｕ）または銅合金１７Ａを除去し、貫通電極１７を形成する。

次に、図２（ｇ）に示すように、貫通電極１７が形成されたシリコン基板１１の両主面上に、例えば１〜１０μｍ程度の厚さの銅（Ｃｕ）または銅合金からなる第１および第２の配線形成用導電材層、すなわち、貫通電極１７を介して電気的に接続される第１および第２の電極パッド２０ａ、２１ａを有する第１および第２の配線層２０、２１を形成するための導電材層１８、１９をそれぞれ形成する。その際、第１および第２の電極パッド２０ａ、２１ａが形成される部分の周囲に複数のガス抜き用の孔２２を形成する。本実施形態では、ガス抜き用の孔２２は、図３に示すように、第１および第２の配線形成用導電材層２０、２１の第１および第２の電極パッド２０ａ、２１ａとなる部分（例えば直径９０μｍの円形状）の外周に沿って設けられており、個々の孔２２は、例えば内径９０μｍ、外径１５０μｍの環状孔を複数個（図面の例では、４個）に分割した扇形形状に形成されている。

このように貫通電極１７の近傍に複数のガス抜き用の孔２２を設けることにより、前工程、すなわち、貫通電極１７を形成する過程でビアホール１４内に発生した水蒸気が、ガス抜き用の孔２２を通して速やかに排出されるため、従来例に見られたように第１および第２の配線形成用導電材層１８、１９の貫通電極１７が位置する部分に膨れが生じることはなく、貫通電極１７に対し密着性の良好な第１および第２の配線形成用導電材層１８、１９を形成することができる。

なお、ガス抜き用の孔２２の形状や数などは、特にこのような例に限定されるものではなく、例えば、図４に示すように、円形乃至多角形状の小孔を多数、第１および第２の電極パッド２０ａ、２１ａとなる部分の外周に沿って設けるようにしてもよい。しかしながら、形成のし易さやガス抜き効果の点からは、図３に示すように、環状の孔を複数個、好ましくは３〜５個程度に分割した形状に形成することが好ましい。図３および図４において、２３は第１および第２の電極パッド２０ａ、２１ａの形成部、２４は貫通電極１７の位置を示している。

このようなガス抜き用の孔２２を有する配線形成用導電材層１８、１９は、例えば、次のように形成することができる。まず、貫通電極１７が形成されたシリコン基板１１の一主面上に、スパッタ法により薄い導電性シード層を形成した後、この導電性シード層の表面にドライフィルムのロールラミネートや液状レジストの塗付によってレジスト層を形成する。次いで、このレジスト層に露光・現像を行い、ガス抜き用の孔２２を形成する部分にめっき用レジスト層を形成した後、めっき用レジスト層が形成されていない部分の導電性シード層上に電解めっきによりめっき層を形成する。その後、めっき用レジスト層を除去し、さらにフラッシュエッチングにより導電性シード層の不要部分を除去する。同様の工程を、シリコン基板１１の他方の主面上にも行う。これにより、ガス抜き用の孔２２を有する配線形成用導電材層１８、１９が形成される。

このようにして、貫通電極１７の近傍にガス抜き用の孔２２を有する第１および第２の配線形成用導電材層１８、１９を形成した後、図２（ｈ）に示すように、これらの第１および第２の配線形成用導電材層１８、１９を常法によりパターンニングして第１および第２の配線層２０、２１を形成する。これにより、貫通電極１７を介して電気的に接続された第１および第２の電極パッド２０ａ、２１ａを有する第１および第２の配線層２０、２１が形成されたインターポーザ基板が得られる。

上述したように、本実施形態のインターポーザ基板の製造方法によれば、シリコン基板１１を厚さ方向に貫通する貫通電極１７を形成する過程でビアホール１４内に生じた水蒸気が、ガス抜き用の孔２２から速やかに排出されるため、貫通電極１７が位置する部分に膨れのない、貫通電極１７に対し密着性の良好な第１および第２の配線形成用導電材層１８、１９を形成することができる。これにより、第１および第２の配線形成用導電材層１８、１９をパターンニングして形成される第１および第２の配線層２０、２１も、貫通電極１７に対し密着性に優れたものとなり、信頼性の高いインターポーザ基板を得ることができる。

（第２の実施の形態）
次に、第２の実施の形態について説明する。図５および図６は、本実施の形態に係るインターポーザ基板の製造方法の工程を示す断面図である。この実施の形態は、シリコン基板１１に貫通しない孔１３を設けた後、この孔１３を貫通させる前に、貫通電極用の導電材を埋め込んでいる点で、前述した第１の実施の形態と異なっている。なお、第１の実施の形態と共通する部分については同一符号を付し、重複する説明を一部省略する。

第２の実施の形態においては、まず、図５（ａ）および（ｂ）に示すように、インターポーザ基板の基材となるシリコン基板１１の一主面にフォトリソグラフィ法によりパターンニングされたエッチング用レジスト層１２を形成した後、このパターンニングされたレジスト層１２をマスクとしてシリコン基板１１の一主面側をエッチングして、シリコン基板１１を貫通しない孔１３を形成する。この工程は、第１の実施の形態における図１（ａ）および（ｂ）に示す工程と同様である。

次に、図５（ｃ）に示すように、貫通しない孔１３の内壁およびそれに続くシリコン基板１１の一主面上に、絶縁層１５およびバリア層１６を順に形成する。絶縁層１５およびバリア層１６は、第１の実施の形態の場合と同様にして形成することができる。

次に、図５（ｄ）に示すように、貫通しない孔１３内に、例えばスパッタ法と電解めっき法の併用によって、貫通電極の形成材料である銅（Ｃｕ）または銅合金１７Ａを埋め込む。この銅（Ｃｕ）または銅合金１７の埋め込みには、スパッタ法、無電解めっき法、溶融金属吸引法、印刷法、ＣＶＤ法なども使用することができる。

次に、図５（ｅ）に示すように、ＣＭＰ法などによって孔１３内にのみ銅（Ｃｕ）または銅合金１７Ａが残存するように、孔１３内よりはみ出した余分な銅（Ｃｕ）または銅合金１７Ａを除去する。

次に、図６（ｆ）に示すように、シリコン基板１１の他方の主面を研削し、銅（Ｃｕ）または銅合金１７Ａを露出させる。これにより、シリコン基板１１を厚さ方向に貫通する例えば直径７０μｍ、深さ１５０μｍのビアホール１４内に貫通電極１７が形成される。

次に、図６（ｇ）に示すように、シリコン基板１１の他方の主面に、絶縁層１５およびバリア層１６を順に形成するとともに、貫通電極１７を再び露出させる。

なお、図５（ｄ）に示す工程において、孔１３内に埋め込んだ銅（Ｃｕ）または銅合金１７Ａとともに、シリコン基板１１の一主面を覆う絶縁層１５およびバリア層１６もＣＭＰ法により順に除去することができる。この場合は、その後に、図６（ｇ）に示す工程と同様、絶縁層１５およびバリア層１６を順に形成した後、貫通電極１７を露出させる。

この後、第１の実施の形態における図２（ｇ）および（ｈ）に示す工程と同様にして第１および第２の配線形成用導電材層１８、１９を形成し、さらに、これらの第１および第２の配線形成用導電材層１８、１９をパターンニングして第１および第２の配線層２０、２１を形成する。

すなわち、まず、図６（ｈ）に示すように、シリコン基板１１の両主面上に、例えば１〜１０μｍ程度の厚さの銅（Ｃｕ）または銅合金からなる第１および第２の配線形成用導電材層、すなわち、貫通電極１７を介して電気的に接続される第１および第２の電極パッド２０ａ、２１ａを有する第１および第２の配線層２０、２１を形成するための導電材層１８、１９をそれぞれ形成する。その際、第１および第２の電極パッド２０ａ、２１ａが形成される部分の周囲に複数のガス抜き用の孔２２を形成する。このように貫通電極１７の近傍に複数のガス抜き用の孔２２を設けることにより、前工程、すなわち、貫通電極１７を形成する過程でビアホール１４内に発生した水蒸気が、ガス抜き用の孔２２を通して速やかに排出されるため、従来例に見られたように第１および第２の配線形成用導電材層１８、１９の貫通電極１７が位置する部分に膨れが生じることはなく、貫通電極１７に対し密着性の良好な第１および第２の配線形成用導電材層１８、１９を形成することができる。

次に、図６（ｉ）に示すように、これらの第１および第２の配線形成用導電材層１８、１９を常法によりパターンニングして第１および第２の配線層２０、２１を形成する。これにより、貫通電極１７を介して電気的に接続された第１および第２の電極パッド２０ａ、２１ａを有する第１および第２の配線層２０、２１が形成されたインターポーザ基板が得られる。

本実施形態のインターポーザ基板の製造方法においても、第１の実施の形態の場合と同様、シリコン基板１１を厚さ方向に貫通する貫通電極１７を形成する過程でビアホール１４内に生じた水蒸気が、ガス抜き用の孔２２から速やかに排出されるため、貫通電極１７が位置する部分に膨れのない、貫通電極１７に対し密着性の良好な第１および第２の配線形成用導電材層１８、１９を形成することができる。これにより、第１および第２の配線形成用導電材層１８、１９をパターンニングして形成される第１および第２の配線層２０、２１も、貫通電極１７に対し密着性に優れたものとなり、信頼性の高いインターポーザ基板を得ることができる。

なお、本発明は、以上説明した実施の形態の記載内容に限定されるものではなく、本発明の要旨を逸脱しない範囲で適宜変更可能であることはいうまでもない。

本発明の第１の実施の形態に係るインターポーザ基板の製造方法の前半の工程を示す断面図である。本発明の第１の実施の形態に係るインターポーザ基板の製造方法の後半の工程を示す断面図である。図２（ｇ）に示す工程で形成されるガス抜き用の孔の形状を示す上面図である。図３に示すガス抜き用の孔の変形例を示す上面図である。本発明の第２の実施の形態に係るインターポーザ基板の製造方法の前半の工程を示す断面図である。本発明の第２の実施の形態に係るインターポーザ基板の製造方法の後半の工程を示す断面図である。インターポーザ基板の一例を示す断面図である。

符号の説明

１１…シリコン基板、１４…ビアホール、１７…貫通電極、１８…第１の配線形成用導電材層、１９…第２の配線形成用導電材層、２０…第１の配線層、２０ａ…第１の電極パッド、２１…第２の配線層、２１ａ…第２の電極パッド。

Claims

シリコン基板に厚さ方向に貫通する貫通電極を設けてなる基板本体の少なくとも一主面に、ガス抜き用の孔を備えた配線形成用導電材層を形成する工程（１）と、前記配線形成用導電材層をパターンニングして前記貫通電極に電気的に接続された電極パッドを有する配線層を形成する工程（２）とを含み、前記ガス抜き用の孔は、前記配線形成用導電材層の前記電極パッドが形成される部分の外周に沿って形成されており、
前記工程（１）は、前記基板本体の一主面上に導電性シード層を形成する工程と、前記導電性シードの表面にレジスト層を形成し、該レジスト層に露光・現像を行って、前記ガス抜き用の孔を形成する部分にめっき用レジスト層を形成する工程と、前記めっき用レジスト層が形成されていない導電性シード層上に電解めっきによりめっき層を形成する工程と、前記めっき用レジスト層およびその直下の導電性シード層を選択的に除去する工程とを含むことを特徴とするインターポーザ基板の製造方法。
前記ガス抜き用の孔は、前記電極パッドが形成される部分の外周に沿って複数個設けられることを特徴とする請求項１記載のインターポーザ基板の製造方法。
前記複数個のガス抜き用の孔は、環状の孔を分割した形状を有することを特徴とする請求項２記載のインターポーザ基板の製造方法。
前記貫通電極および配線層は、銅または銅合金からなることを特徴とする請求項１乃至３のいずれか１項記載のインターポーザ基板の製造方法。