JPH10321750A - 半導体装置および半導体チップを搭載する配線基板の製造方法 - Google Patents
半導体装置および半導体チップを搭載する配線基板の製造方法Info
- Publication number
- JPH10321750A JPH10321750A JP9126762A JP12676297A JPH10321750A JP H10321750 A JPH10321750 A JP H10321750A JP 9126762 A JP9126762 A JP 9126762A JP 12676297 A JP12676297 A JP 12676297A JP H10321750 A JPH10321750 A JP H10321750A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor chip
- electrode
- solder
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/036—Multilayers with layers of different types
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの出力端子の増加に伴い、半導
体装置の突起端子の体積が小さくなっても、外部の配線
基板との接続したことによって発生する接続部への応力
を緩和して接続信頼性を損なわない。 【解決手段】 配線基板１７のハンダボール搭載側に
は、ＢＴレジンガラス布やエポキシ樹脂ガラス布等の基
材６上に弾性率が０．５〜５ｋｇｆ／ｍｍ２の緩和層７
を形成し、その上に配線やハンダボール１１を搭載する
パッド電極１０を形成している。さらに、配線基板１７
のパッド電極１０には、ＳｎとＰｂとの比率が６：４の
組成のハンダハンダボール１１を形成している半導体装
置および半導体チップを搭載する配線基板の製造方法。
体装置の突起端子の体積が小さくなっても、外部の配線
基板との接続したことによって発生する接続部への応力
を緩和して接続信頼性を損なわない。 【解決手段】 配線基板１７のハンダボール搭載側に
は、ＢＴレジンガラス布やエポキシ樹脂ガラス布等の基
材６上に弾性率が０．５〜５ｋｇｆ／ｍｍ２の緩和層７
を形成し、その上に配線やハンダボール１１を搭載する
パッド電極１０を形成している。さらに、配線基板１７
のパッド電極１０には、ＳｎとＰｂとの比率が６：４の
組成のハンダハンダボール１１を形成している半導体装
置および半導体チップを搭載する配線基板の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを配
線基板に搭載し半導体チップと配線基板とを電気的な接
続を行い、その接続部を覆うように樹脂で封止し、配線
基板上に外部の配線基板と接続を行うためのハンダ突起
端子を設けた半導体装置の構造と、半導体チップを搭載
する配線基板の製造方法に関する。
線基板に搭載し半導体チップと配線基板とを電気的な接
続を行い、その接続部を覆うように樹脂で封止し、配線
基板上に外部の配線基板と接続を行うためのハンダ突起
端子を設けた半導体装置の構造と、半導体チップを搭載
する配線基板の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高機能化にともな
い、半導体装置の外部端子の数は増大する傾向にあり、
側面に外部端子を設けいているＱＦＰのような半導体装
置は外部端子の端子ピッチを狭くしたとしても、外形サ
イズが大きくなってしまう傾向にある。これにたいし
て、ＢＧＡあるいはＣＳＰのような電極端子をアレイ上
に配置できる半導体装置は、外部端子の増加ができ、且
つＱＦＰよりも外形サイズを小さくする事が可能であ
る。このような半導体装置の例としては配線基板を使用
した半導体装置として、たとえば特開平６−３４９９７
３号公報や、配線基板を使用しない半導体装置として特
開平２−４９４６０号公報があげられる。
い、半導体装置の外部端子の数は増大する傾向にあり、
側面に外部端子を設けいているＱＦＰのような半導体装
置は外部端子の端子ピッチを狭くしたとしても、外形サ
イズが大きくなってしまう傾向にある。これにたいし
て、ＢＧＡあるいはＣＳＰのような電極端子をアレイ上
に配置できる半導体装置は、外部端子の増加ができ、且
つＱＦＰよりも外形サイズを小さくする事が可能であ
る。このような半導体装置の例としては配線基板を使用
した半導体装置として、たとえば特開平６−３４９９７
３号公報や、配線基板を使用しない半導体装置として特
開平２−４９４６０号公報があげられる。
【０００３】配線基板を使用した電極端子をアレイ上に
形成した半導体装置の構造について図２３を用いて説明
する。図２３は、前述の特開平６−３４９９７３号公報
に開示された半導体装置を示す断面図である。
形成した半導体装置の構造について図２３を用いて説明
する。図２３は、前述の特開平６−３４９９７３号公報
に開示された半導体装置を示す断面図である。
【０００４】半導体チップ１２０上には合金系の突起電
極１２２が形成されている。配線基板１２６には半導体
チップ１２０の突起電極１２２の配置に対応するように
形成された電極１２３が形成され、他面には外部の配線
基板との接続するようにパッド電極１２４が形成されて
いる。半導体チップ１２０と配線基板１２６とは、半導
体チップ１２０に形成した突起電極１２２で電気的接続
を行い、半導体チップ１２０を覆うように樹脂１２１で
封止されている。配線基板１２６の他面のパッド電極上
には合金系の突起端子１２５が形成されている。
極１２２が形成されている。配線基板１２６には半導体
チップ１２０の突起電極１２２の配置に対応するように
形成された電極１２３が形成され、他面には外部の配線
基板との接続するようにパッド電極１２４が形成されて
いる。半導体チップ１２０と配線基板１２６とは、半導
体チップ１２０に形成した突起電極１２２で電気的接続
を行い、半導体チップ１２０を覆うように樹脂１２１で
封止されている。配線基板１２６の他面のパッド電極上
には合金系の突起端子１２５が形成されている。
【０００５】配線基板を使用しない電極端子をアレイ上
に形成した半導体装置の構造について、図２４を用いて
説明する。図２４は前述の特開平２−４９４６０号公報
に開示された半導体装置を示す断面図である。
に形成した半導体装置の構造について、図２４を用いて
説明する。図２４は前述の特開平２−４９４６０号公報
に開示された半導体装置を示す断面図である。
【０００６】半導体チップ１３０の主表面上には電極１
３１が形成されていて、この電極は外部の配線基板との
接続するための突起端子１３５の一部として機能してい
る。電極１３１の一部表面の露出させるように、半導体
チップ１３０の表面にパッシベーション膜が形成されて
いる。電極１３１の一部表面上に外部の配線基板との接
続するための突起端子１３５が形成されている。この突
起端子１３５の一部を露出させ、かつ半導体チップ全体
を覆うように樹脂１３２で封止されている。
３１が形成されていて、この電極は外部の配線基板との
接続するための突起端子１３５の一部として機能してい
る。電極１３１の一部表面の露出させるように、半導体
チップ１３０の表面にパッシベーション膜が形成されて
いる。電極１３１の一部表面上に外部の配線基板との接
続するための突起端子１３５が形成されている。この突
起端子１３５の一部を露出させ、かつ半導体チップ全体
を覆うように樹脂１３２で封止されている。
【０００７】
【発明が解決しようとする課題】しかしながら、半導体
チップの出力端子が増加すると、アレイ状に形成してい
る突起端子の間隔を狭めなければならなくなり、これに
よって突起端子の体積が小さくなってしまう。これによ
って配線基板あるいは半導体装置に直接突起端子に形成
した前述のような半導体装置では、外部の配線基板と接
続したとき、外部の配線基板と半導体装置との間隔が狭
くなり、さらに温度サイクル試験等の環境試験に投入す
ることによって発生する接続部への応力が増大し、半導
体装置の熱疲労寿命が低下してしまう。接続不良になっ
た半導体装置は突起端子の根本で破断を起こしている。
チップの出力端子が増加すると、アレイ状に形成してい
る突起端子の間隔を狭めなければならなくなり、これに
よって突起端子の体積が小さくなってしまう。これによ
って配線基板あるいは半導体装置に直接突起端子に形成
した前述のような半導体装置では、外部の配線基板と接
続したとき、外部の配線基板と半導体装置との間隔が狭
くなり、さらに温度サイクル試験等の環境試験に投入す
ることによって発生する接続部への応力が増大し、半導
体装置の熱疲労寿命が低下してしまう。接続不良になっ
た半導体装置は突起端子の根本で破断を起こしている。
【０００８】また、図２３にしめすような半導体チップ
を配線基板にフェイスダウンで搭載する半導体装置の構
造においては、半導体チップと配線基板に電気的な接続
を半導体チップに形成した合金系の突起電極で行うの
で、前述のように半導体チップの出力端子が増加する
と、突起電極の間隔も狭めなければならなくなり、よっ
て突起電極の体積が小さくなってしまう。これによって
半導体チップを配線基板に搭載したとき、半導体チップ
と配線基板との間隔が狭くなり、半導体装置を単体で温
度サイクル試験等の環境試験に投入することによって発
生する接続した突起電極への応力が増大し、半導体チッ
プの接続した突起電極の熱疲労寿命が低下してしまう。
を配線基板にフェイスダウンで搭載する半導体装置の構
造においては、半導体チップと配線基板に電気的な接続
を半導体チップに形成した合金系の突起電極で行うの
で、前述のように半導体チップの出力端子が増加する
と、突起電極の間隔も狭めなければならなくなり、よっ
て突起電極の体積が小さくなってしまう。これによって
半導体チップを配線基板に搭載したとき、半導体チップ
と配線基板との間隔が狭くなり、半導体装置を単体で温
度サイクル試験等の環境試験に投入することによって発
生する接続した突起電極への応力が増大し、半導体チッ
プの接続した突起電極の熱疲労寿命が低下してしまう。
【０００９】〔発明の目的〕本発明の第１の目的は、前
述の課題を解決して、半導体チップの出力端子の増加に
伴い突起端子の体積が小さくなっても、外部の配線基板
との接続したことによって発生する接続部への応力を緩
和して接続信頼性を損なわない半導体装置および半導体
チップを搭載する配線基板の製造方法を提供することに
ある。
述の課題を解決して、半導体チップの出力端子の増加に
伴い突起端子の体積が小さくなっても、外部の配線基板
との接続したことによって発生する接続部への応力を緩
和して接続信頼性を損なわない半導体装置および半導体
チップを搭載する配線基板の製造方法を提供することに
ある。
【００１０】本発明のもう１つの目的は、半導体チップ
を配線基板にフェイスダウンで搭載する半導体装置の構
造において、前述の目的に加えて半導体チップの出力端
子の増加に伴い突起電極の体積が小さくなっても、配線
基板との接続したことによって発生する突起電極への応
力を緩和して接続信頼性を損なわない半導体装置および
半導体チップを搭載する配線基板の製造方法を提供する
ことにある。
を配線基板にフェイスダウンで搭載する半導体装置の構
造において、前述の目的に加えて半導体チップの出力端
子の増加に伴い突起電極の体積が小さくなっても、配線
基板との接続したことによって発生する突起電極への応
力を緩和して接続信頼性を損なわない半導体装置および
半導体チップを搭載する配線基板の製造方法を提供する
ことにある。
【００１１】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の半導体装置の構造および半導体チップ
を搭載する配線基板の製造方法は、下記記載の手段を採
用する。
ために、本発明の半導体装置の構造および半導体チップ
を搭載する配線基板の製造方法は、下記記載の手段を採
用する。
【００１２】本発明の半導体装置は、半導体装置回路形
成面に形成した外部引き出し用の電極をもつ半導体チッ
プと、半導体チップを搭載する側には半導体チップの電
極と電気的接続を行うための電極や配線を配し、外部の
配線基板と電気的な接続を行う側に基材の上に基材より
も弾性係数が大きい材料を使った緩和層を形成し、その
上に配線や外部の配線基板と電気的接続を行うパッド電
極を形成した配線基板と、外部の配線基板と電気的接続
を行うパッド電極上にはハンダで形成した突起端子と、
少なくとも半導体チップと電気的接続した接続部を封止
樹脂で覆われている半導体チップを配線基板にフェイス
アップで搭載した構造を特徴としたものである。
成面に形成した外部引き出し用の電極をもつ半導体チッ
プと、半導体チップを搭載する側には半導体チップの電
極と電気的接続を行うための電極や配線を配し、外部の
配線基板と電気的な接続を行う側に基材の上に基材より
も弾性係数が大きい材料を使った緩和層を形成し、その
上に配線や外部の配線基板と電気的接続を行うパッド電
極を形成した配線基板と、外部の配線基板と電気的接続
を行うパッド電極上にはハンダで形成した突起端子と、
少なくとも半導体チップと電気的接続した接続部を封止
樹脂で覆われている半導体チップを配線基板にフェイス
アップで搭載した構造を特徴としたものである。
【００１３】本発明の半導体装置は、回路形成面に形成
した外部引き出し用の電極に突起電極をもつ半導体チッ
プと、外部の配線基板と電気的な接続を行う側のみある
いは半導体チップを搭載する側と外部の配線基板と電気
的な接続を行う側の両方に基材の上に基材よりも弾性係
数が大きい材料を使った緩和層を形成する。半導体チッ
プを搭載する側には半導体チップの突起電極と電気的接
続を行うための電極と配線を配し、外部の配線基板と電
気的な接続を行う側には外部の配線基板と電気的接続を
行うパッド電極や配線を形成した配線基板と、外部の配
線基板と電気的接続を行うパッド電極上にはハンダで形
成した突起端子と、半導体チップと配線基板との間隙に
封止樹脂を注入した半導体チップを配線基板にフェイス
ダウンで搭載した構造を特徴とする。さらに、半導体チ
ップを搭載する側の電極にはハンダ層を形成してあると
する。
した外部引き出し用の電極に突起電極をもつ半導体チッ
プと、外部の配線基板と電気的な接続を行う側のみある
いは半導体チップを搭載する側と外部の配線基板と電気
的な接続を行う側の両方に基材の上に基材よりも弾性係
数が大きい材料を使った緩和層を形成する。半導体チッ
プを搭載する側には半導体チップの突起電極と電気的接
続を行うための電極と配線を配し、外部の配線基板と電
気的な接続を行う側には外部の配線基板と電気的接続を
行うパッド電極や配線を形成した配線基板と、外部の配
線基板と電気的接続を行うパッド電極上にはハンダで形
成した突起端子と、半導体チップと配線基板との間隙に
封止樹脂を注入した半導体チップを配線基板にフェイス
ダウンで搭載した構造を特徴とする。さらに、半導体チ
ップを搭載する側の電極にはハンダ層を形成してあると
する。
【００１４】本発明の半導体チップを搭載する配線基板
の製造方法は、基材の片面あるいは両面に基材よりも弾
性係数が大きい材料を使った緩和層を形成する工程と、
基材に緩和層を形成した基板にこれらを貫通するスルー
ホールを形成する工程と、スルーホールを含め配線を形
成する工程、半導体チップの電極と電気的接続を行うた
めの電極と外部の配線基板と電気的な接続を行うための
パッド電極を形成する工程、半導体チップの電極と電気
的接続を行うための電極のみハンダ層を形成する工程を
有することを特徴とする。
の製造方法は、基材の片面あるいは両面に基材よりも弾
性係数が大きい材料を使った緩和層を形成する工程と、
基材に緩和層を形成した基板にこれらを貫通するスルー
ホールを形成する工程と、スルーホールを含め配線を形
成する工程、半導体チップの電極と電気的接続を行うた
めの電極と外部の配線基板と電気的な接続を行うための
パッド電極を形成する工程、半導体チップの電極と電気
的接続を行うための電極のみハンダ層を形成する工程を
有することを特徴とする。
【００１５】
【発明の実施の形態】以下、図面を用いて本発明の半導
体装置および半導体チップを搭載する配線基板の製造方
法における最適な実施形態の説明を行う。まずはじめに
本発明の半導体装置の構造を説明する。
体装置および半導体チップを搭載する配線基板の製造方
法における最適な実施形態の説明を行う。まずはじめに
本発明の半導体装置の構造を説明する。
【００１６】〔第１の実施形態の半導体装置の構造説
明：図１〜図５〕本発明における第１の実施形態の半導
体装置の構造の実施形態について、図１〜図５を用いて
説明する。図１は本発明の半導体装置の構造における半
導体装置の断面図であり、図２は半導体チップ１の電極
１６側から見た平面図であり、図３は半導体チップ１の
断面図であり、図４は配線基板１７の半導体チップ１搭
載側から見た平面図であり、図５は配線基板１７の断面
図である。
明：図１〜図５〕本発明における第１の実施形態の半導
体装置の構造の実施形態について、図１〜図５を用いて
説明する。図１は本発明の半導体装置の構造における半
導体装置の断面図であり、図２は半導体チップ１の電極
１６側から見た平面図であり、図３は半導体チップ１の
断面図であり、図４は配線基板１７の半導体チップ１搭
載側から見た平面図であり、図５は配線基板１７の断面
図である。
【００１７】半導体チップ１は図２、図３を用いて説明
する。シリコン基板１４上に電子回路を形成し、その回
路の外部端子としてＡｌまたはＡｕなどで電極１６が形
成されている。電極１６の材料あるいは表面処理につい
ては配線基板１７とをワイヤー８で結線する際のワイヤ
ー８の材料やボンダビリティーを考慮して選択する。半
導体チップ１の電極１６以外の部分は窒化シリコン膜等
の無機膜か前述の無機膜にさらにその上にポリイミド等
の有機膜による保護膜１５で覆われ、外部とは電気的に
絶縁されている。
する。シリコン基板１４上に電子回路を形成し、その回
路の外部端子としてＡｌまたはＡｕなどで電極１６が形
成されている。電極１６の材料あるいは表面処理につい
ては配線基板１７とをワイヤー８で結線する際のワイヤ
ー８の材料やボンダビリティーを考慮して選択する。半
導体チップ１の電極１６以外の部分は窒化シリコン膜等
の無機膜か前述の無機膜にさらにその上にポリイミド等
の有機膜による保護膜１５で覆われ、外部とは電気的に
絶縁されている。
【００１８】配線基板１７については図４、図５を用い
て説明する。配線基板１７の半導体チップ１の裏面を搭
載するエリア１８にはダイアタッチパターン１２が形成
されていて、半導体チップ１を搭載した際の電源グラン
ドおよび半導体チップ１から発生する熱を放熱する役割
を兼ねている。ダイアタッチパターン１２内には複数の
サーマルビアホール２１を形成している。サーマルビア
ホール２１は半導体チップ１より発生した熱を配線基板
１７のハンダボール面に逃がす役割とダイアタッチパタ
ーン１２と配線基板１７のパッド電極１０とを電気的に
接続することを兼ねている。またサーマルビアホール２
１や他のスルーホール１３内にはエポキシ樹脂９が埋め
られており、配線基板１７のハンダボール１１搭載側か
ら半導体チップ１搭載側への水分の侵入を抑えることが
できる。
て説明する。配線基板１７の半導体チップ１の裏面を搭
載するエリア１８にはダイアタッチパターン１２が形成
されていて、半導体チップ１を搭載した際の電源グラン
ドおよび半導体チップ１から発生する熱を放熱する役割
を兼ねている。ダイアタッチパターン１２内には複数の
サーマルビアホール２１を形成している。サーマルビア
ホール２１は半導体チップ１より発生した熱を配線基板
１７のハンダボール面に逃がす役割とダイアタッチパタ
ーン１２と配線基板１７のパッド電極１０とを電気的に
接続することを兼ねている。またサーマルビアホール２
１や他のスルーホール１３内にはエポキシ樹脂９が埋め
られており、配線基板１７のハンダボール１１搭載側か
ら半導体チップ１搭載側への水分の侵入を抑えることが
できる。
【００１９】電極１９は、半導体チップ１の電極１６と
をワイヤー８で結線するための電極で、Ｃｕ上にＡｕ／
Ｎｉメッキを施している。ワイヤー８のボンダビリティ
ーを考慮し、Ｎｉ層の厚さが３μｍ〜１５μｍ、Ａｕ層
の厚さが０．３μｍ〜１μｍで形成している。
をワイヤー８で結線するための電極で、Ｃｕ上にＡｕ／
Ｎｉメッキを施している。ワイヤー８のボンダビリティ
ーを考慮し、Ｎｉ層の厚さが３μｍ〜１５μｍ、Ａｕ層
の厚さが０．３μｍ〜１μｍで形成している。
【００２０】配線基板１７の半導体チップ１を搭載する
側は、前述のダイアタッチパターン１２、電極１９以外
部分はソルダーレジスト４で覆われている。
側は、前述のダイアタッチパターン１２、電極１９以外
部分はソルダーレジスト４で覆われている。
【００２１】配線基板１７のハンダボール搭載側はＢＴ
レジンガラス布やエポキシ樹脂ガラス布等の基材６上に
弾性率が０．５〜５ｋｇｆ／ｍｍ2 の緩和層７を形成
し、その上に配線やハンダボール１１を搭載するパッド
電極１０を形成している。
レジンガラス布やエポキシ樹脂ガラス布等の基材６上に
弾性率が０．５〜５ｋｇｆ／ｍｍ2 の緩和層７を形成
し、その上に配線やハンダボール１１を搭載するパッド
電極１０を形成している。
【００２２】パッド電極１０はハンダボール１１を搭載
する際にハンダボール１１がパッド電極１０に対してハ
ンダが充分に濡れ、かつ充分な密着強度を確保するため
に、Ｃｕ上にＡｕ／Ｎｉメッキを施している。それぞれ
金属層の厚さは、Ｎｉ層の厚さが３μｍ〜５μｍ、Ａｕ
層の厚さを０．０２μｍ〜０．０５μｍで形成してい
る。
する際にハンダボール１１がパッド電極１０に対してハ
ンダが充分に濡れ、かつ充分な密着強度を確保するため
に、Ｃｕ上にＡｕ／Ｎｉメッキを施している。それぞれ
金属層の厚さは、Ｎｉ層の厚さが３μｍ〜５μｍ、Ａｕ
層の厚さを０．０２μｍ〜０．０５μｍで形成してい
る。
【００２３】配線基板１７のハンダボール１１を搭載す
る側は前述のパッド電極１０以外部分はソルダーレジス
ト５で覆われている。
る側は前述のパッド電極１０以外部分はソルダーレジス
ト５で覆われている。
【００２４】半導体装置については前述の半導体チップ
１、配線基板１７を含め図１を用いて説明する。半導体
チップ１は配線基板１７上のダイアタッチパターン１２
上に接着剤３を用いて固定している。接着剤３はエポキ
シ樹脂にＡｇのフィラーを含有しているので、半導体チ
ップ１をダイアタッチパターン１２上に搭載した際の電
源グランドへの電気的接続および半導体チップ１から発
生する熱をダイアタッチパターン１２へ放熱することが
できる。
１、配線基板１７を含め図１を用いて説明する。半導体
チップ１は配線基板１７上のダイアタッチパターン１２
上に接着剤３を用いて固定している。接着剤３はエポキ
シ樹脂にＡｇのフィラーを含有しているので、半導体チ
ップ１をダイアタッチパターン１２上に搭載した際の電
源グランドへの電気的接続および半導体チップ１から発
生する熱をダイアタッチパターン１２へ放熱することが
できる。
【００２５】半導体チップ１上の各電極１６と配線基板
１７上の電極１９との電気的接続はＡｕのワイヤー８で
行われている。Ａｕのワイヤー径は０．０３ｍｍ〜０．
０５ｍｍ程度のワイヤーを使用している。電極１９とパ
ッド電極１０とはスルーホールを介して電気的に接続し
ている。
１７上の電極１９との電気的接続はＡｕのワイヤー８で
行われている。Ａｕのワイヤー径は０．０３ｍｍ〜０．
０５ｍｍ程度のワイヤーを使用している。電極１９とパ
ッド電極１０とはスルーホールを介して電気的に接続し
ている。
【００２６】半導体チップ１、ワイヤー８および配線基
板１７の電極１９は、遮蔽と保護のために封止樹脂２で
封止している。封止樹脂２には熱硬化性のエポキシ系樹
脂を使用している。
板１７の電極１９は、遮蔽と保護のために封止樹脂２で
封止している。封止樹脂２には熱硬化性のエポキシ系樹
脂を使用している。
【００２７】さらに、配線基板１７のパッド電極１０に
は、ハンダボール１１を形成している。このハンダボー
ル１１には、ＳｎとＰｂとの比率が６：４の組成のハン
ダを用いている。このハンダボール１１を介してこの半
導体装置と外部の配線基板との電気的接続を行ってい
る。
は、ハンダボール１１を形成している。このハンダボー
ル１１には、ＳｎとＰｂとの比率が６：４の組成のハン
ダを用いている。このハンダボール１１を介してこの半
導体装置と外部の配線基板との電気的接続を行ってい
る。
【００２８】〔第２の実施形態の半導体装置の構造説
明：図６〜図１０〕つぎに、以上の説明とべつの第２の
実施形態の実施形態における本発明の半導体装置の構成
の説明を行う。本発明の第２の実施形態の実施形態にお
ける本発明の半導体装置の構成については、図６から図
１０を用いて構造を説明する。図６は本発明の実施形態
における半導体装置の断面図であり、図７は半導体チッ
プ３０の突起電極３３側から見た平面図であり、図８は
半導体チップ３０の断面図であり、図９は配線基板３９
の半導体チップ３０搭載側から見た平面図であり、図１
０は配線基板３９の断面図である。
明：図６〜図１０〕つぎに、以上の説明とべつの第２の
実施形態の実施形態における本発明の半導体装置の構成
の説明を行う。本発明の第２の実施形態の実施形態にお
ける本発明の半導体装置の構成については、図６から図
１０を用いて構造を説明する。図６は本発明の実施形態
における半導体装置の断面図であり、図７は半導体チッ
プ３０の突起電極３３側から見た平面図であり、図８は
半導体チップ３０の断面図であり、図９は配線基板３９
の半導体チップ３０搭載側から見た平面図であり、図１
０は配線基板３９の断面図である。
【００２９】半導体チップ３０は図７と図８とを用いて
説明する。シリコン基板４５上に電子回路を形成し、そ
の回路の外部端子としてＡｌなどで電極４６が形成され
ている。電極４６の上に配線基板３９の電極４７との電
気的接続を行うためにＣｕあるいはＡｕの突起電極３３
を形成している。
説明する。シリコン基板４５上に電子回路を形成し、そ
の回路の外部端子としてＡｌなどで電極４６が形成され
ている。電極４６の上に配線基板３９の電極４７との電
気的接続を行うためにＣｕあるいはＡｕの突起電極３３
を形成している。
【００３０】Ａｌの電極４６上にＣｕあるいはＡｕの突
起電極３３形成するためにバリアメタル層４３を蒸着法
やスパッタリング法を用いて形成したのちに、その上に
ＣｕあるいはＡｕの突起電極３３をメッキによって形成
する。バリアメタル層４３は電極４６と突起電極３３の
それぞれの金属の相互拡散を防止するために形成してい
る。
起電極３３形成するためにバリアメタル層４３を蒸着法
やスパッタリング法を用いて形成したのちに、その上に
ＣｕあるいはＡｕの突起電極３３をメッキによって形成
する。バリアメタル層４３は電極４６と突起電極３３の
それぞれの金属の相互拡散を防止するために形成してい
る。
【００３１】半導体チップ３０の電極４６以外の部分
は、窒化シリコン膜等の無機膜か前述の無機膜にさらに
その上にポリイミド等の有機膜による保護膜４４で覆わ
れ、外部とは電気的に絶縁されている。
は、窒化シリコン膜等の無機膜か前述の無機膜にさらに
その上にポリイミド等の有機膜による保護膜４４で覆わ
れ、外部とは電気的に絶縁されている。
【００３２】配線基板３９については図９と図１０とを
用いて説明する。配線基板３９の半導体チップ３０搭載
側およびハンダボール４１搭載側の両側には、ＢＴレジ
ンガラス布やエポキシ樹脂ガラス布などの基材３７上に
弾性率が０．５〜５ｋｇｆ／ｍｍ2 の緩和層３５を形成
し、その上に配線、電極４７およびハンダボール４１を
搭載するパッド電極５２を形成している。突起電極３３
に使用する金属の弾性率はＣｕが１３０×１０5 ｋｇｆ
／ｍｍ2で、Ａｕが７８×１０4 ｋｇｆ／ｍｍ2 とハン
ダが３２×１０4 ｋｇｆ／ｍｍ2に比べて堅い材料であ
ることから、半導体チップ３０と配線基板の線膨張係数
の違いにより発生する応力が突起電極３３の根本に集中
するのでこれを緩和するために、配線基板３９の半導体
チップ３０搭載側にも緩和層３５を形成している。
用いて説明する。配線基板３９の半導体チップ３０搭載
側およびハンダボール４１搭載側の両側には、ＢＴレジ
ンガラス布やエポキシ樹脂ガラス布などの基材３７上に
弾性率が０．５〜５ｋｇｆ／ｍｍ2 の緩和層３５を形成
し、その上に配線、電極４７およびハンダボール４１を
搭載するパッド電極５２を形成している。突起電極３３
に使用する金属の弾性率はＣｕが１３０×１０5 ｋｇｆ
／ｍｍ2で、Ａｕが７８×１０4 ｋｇｆ／ｍｍ2 とハン
ダが３２×１０4 ｋｇｆ／ｍｍ2に比べて堅い材料であ
ることから、半導体チップ３０と配線基板の線膨張係数
の違いにより発生する応力が突起電極３３の根本に集中
するのでこれを緩和するために、配線基板３９の半導体
チップ３０搭載側にも緩和層３５を形成している。
【００３３】配線基板３９の電極４７は半導体チップ３
０に形成している突起電極３３の配置に対応するように
形成している。スルーホール内４０にはエポキシ樹脂４
２が埋められており、配線基板３９のハンダボール４１
搭載側から半導体チップ３０搭載側への水分の侵入を抑
えることができる。
０に形成している突起電極３３の配置に対応するように
形成している。スルーホール内４０にはエポキシ樹脂４
２が埋められており、配線基板３９のハンダボール４１
搭載側から半導体チップ３０搭載側への水分の侵入を抑
えることができる。
【００３４】電極４７は半導体チップ３０の突起電極３
３とを電気的に接続をするために、電極４７のＣｕ上に
ハンダ層４８を施している。このハンダ層４８には、Ｓ
ｎとＰｂとの比率が６：４の組成のハンダを用いてい
る。このハンダ層４８を溶融して、半導体チップ３０の
突起電極３３と接続を行っている。ハンダ層の厚さは２
００μｍ〜５００μｍ程度で形成している。
３とを電気的に接続をするために、電極４７のＣｕ上に
ハンダ層４８を施している。このハンダ層４８には、Ｓ
ｎとＰｂとの比率が６：４の組成のハンダを用いてい
る。このハンダ層４８を溶融して、半導体チップ３０の
突起電極３３と接続を行っている。ハンダ層の厚さは２
００μｍ〜５００μｍ程度で形成している。
【００３５】配線基板３９の半導体チップ３０を搭載す
る側は、前述の電極４７以外部分はソルダーレジスト３
４で覆われている。
る側は、前述の電極４７以外部分はソルダーレジスト３
４で覆われている。
【００３６】ハンダボール４１搭載側のパッド電極５２
はハンダボール４１を搭載する際にハンダボール４１が
パッド電極５２に対してハンダが充分に濡れ、かつ充分
な密着強度を確保するために、Ｃｕ上にＡｕ／Ｎｉメッ
キを施している。各金属層の厚さはＮｉ層の厚さが３〜
５μｍ、Ａｕ層の厚さは０．０２μｍ〜０．０５μｍで
形成している。
はハンダボール４１を搭載する際にハンダボール４１が
パッド電極５２に対してハンダが充分に濡れ、かつ充分
な密着強度を確保するために、Ｃｕ上にＡｕ／Ｎｉメッ
キを施している。各金属層の厚さはＮｉ層の厚さが３〜
５μｍ、Ａｕ層の厚さは０．０２μｍ〜０．０５μｍで
形成している。
【００３７】配線基板３９のハンダボール４１を搭載す
る側は、前述のパッド電極５２以外部分はソルダーレジ
スト３４で覆われている。
る側は、前述のパッド電極５２以外部分はソルダーレジ
スト３４で覆われている。
【００３８】半導体装置については前述の半導体チップ
３０、配線基板３９を含め図６を用いて説明する。半導
体チップ１上の各突起電極３３と配線基板３９上の電極
４７との電気的接続は電極４７上に形成したハンダ層４
８を溶融し、突起電極３３と電極４７との接続する。電
極４７とパッド電極５２とはスルーホールを介して電気
的に接続している。
３０、配線基板３９を含め図６を用いて説明する。半導
体チップ１上の各突起電極３３と配線基板３９上の電極
４７との電気的接続は電極４７上に形成したハンダ層４
８を溶融し、突起電極３３と電極４７との接続する。電
極４７とパッド電極５２とはスルーホールを介して電気
的に接続している。
【００３９】半導体チップ３０と配線基板３９とのあい
だには、接続部の信頼性向上および半導体チップ３０お
よび配線基板３９に形成されている回路の保護のために
封止樹脂３２で封止している。封止樹脂３２には熱硬化
性のエポキシ系樹脂を使用している。
だには、接続部の信頼性向上および半導体チップ３０お
よび配線基板３９に形成されている回路の保護のために
封止樹脂３２で封止している。封止樹脂３２には熱硬化
性のエポキシ系樹脂を使用している。
【００４０】さらに、配線基板３９のパッド電極５２に
は、ハンダボール４１を形成している。このハンダボー
ル４１には、ＳｎとＰｂとの比率が６：４の組成のハン
ダを用いている。このハンダボール４１を介してこの半
導体装置と外部の配線基板との電気的接続を行ってい
る。
は、ハンダボール４１を形成している。このハンダボー
ル４１には、ＳｎとＰｂとの比率が６：４の組成のハン
ダを用いている。このハンダボール４１を介してこの半
導体装置と外部の配線基板との電気的接続を行ってい
る。
【００４１】〔第３の実施形態の半導体装置の構造説
明：図１１〜図１５〕つぎに、さらにべつの第３の実施
形態の実施形態における本発明における半導体装置の構
成の説明を行う。本発明の第３の実施形態の実施形態に
ついては、図１１〜図１５を用いて構造を説明する。図
１１は本発明の実施形態における半導体装置の断面図で
あり、図１２は半導体チップ７０の突起電極７１側から
見た平面図であり、図１３は半導体チップ７０の断面図
であり、図１４は配線基板８０の半導体チップ７０搭載
側から見た平面図であり、図１５は配線基板８０の断面
図である。
明：図１１〜図１５〕つぎに、さらにべつの第３の実施
形態の実施形態における本発明における半導体装置の構
成の説明を行う。本発明の第３の実施形態の実施形態に
ついては、図１１〜図１５を用いて構造を説明する。図
１１は本発明の実施形態における半導体装置の断面図で
あり、図１２は半導体チップ７０の突起電極７１側から
見た平面図であり、図１３は半導体チップ７０の断面図
であり、図１４は配線基板８０の半導体チップ７０搭載
側から見た平面図であり、図１５は配線基板８０の断面
図である。
【００４２】半導体チップ７０は図７と図８とを用いて
説明する。シリコン基板８４上に電子回路を形成し、そ
の回路の外部端子としてＡｌなどで電極８６が形成され
ている。電極８６の上に配線基板８０の電極８７との電
気的接続を行うためにＳｎとＰｂとの比率が６：４の組
成のハンダで突起電極７１を形成している。
説明する。シリコン基板８４上に電子回路を形成し、そ
の回路の外部端子としてＡｌなどで電極８６が形成され
ている。電極８６の上に配線基板８０の電極８７との電
気的接続を行うためにＳｎとＰｂとの比率が６：４の組
成のハンダで突起電極７１を形成している。
【００４３】Ａｌの電極８６上に、ハンダの突起電極７
１を形成するためにバリアメタル層８５を蒸着法やスパ
ッタリング法を用いて形成したのちに、その上にハンダ
の突起電極７１をメッキによって形成する。バリアメタ
ル層８５は電極８６と突起電極７１のそれぞれの金属の
相互拡散を防止するために形成している。
１を形成するためにバリアメタル層８５を蒸着法やスパ
ッタリング法を用いて形成したのちに、その上にハンダ
の突起電極７１をメッキによって形成する。バリアメタ
ル層８５は電極８６と突起電極７１のそれぞれの金属の
相互拡散を防止するために形成している。
【００４４】半導体チップ７０の電極８６以外の部分は
窒化シリコン膜等の無機膜か前述の無機膜にさらにその
上にポリイミド等の有機膜による保護膜７３で覆われ、
外部とは電気的に絶縁されている。
窒化シリコン膜等の無機膜か前述の無機膜にさらにその
上にポリイミド等の有機膜による保護膜７３で覆われ、
外部とは電気的に絶縁されている。
【００４５】配線基板８０については図９と図１０とを
用いて説明する。配線基板８０のハンダボール８２搭載
側にはＢＴレジンガラス布やエポキシ樹脂ガラス布等の
基材７６上に弾性率が０．５〜５ｋｇｆ／ｍｍ2 の緩和
層７７を形成し、その上に配線やハンダボール８２を搭
載するパッド電極８１を形成している。
用いて説明する。配線基板８０のハンダボール８２搭載
側にはＢＴレジンガラス布やエポキシ樹脂ガラス布等の
基材７６上に弾性率が０．５〜５ｋｇｆ／ｍｍ2 の緩和
層７７を形成し、その上に配線やハンダボール８２を搭
載するパッド電極８１を形成している。
【００４６】配線基板８０の電極８７は半導体チップ７
０に形成している突起電極７１の配置に対応するように
形成している。スルーホール７９内にはエポキシ樹脂８
３が埋められており、配線基板８０のハンダボール８２
搭載側から半導体チップ７０搭載側への水分の侵入を抑
えることができる。
０に形成している突起電極７１の配置に対応するように
形成している。スルーホール７９内にはエポキシ樹脂８
３が埋められており、配線基板８０のハンダボール８２
搭載側から半導体チップ７０搭載側への水分の侵入を抑
えることができる。
【００４７】電極８７は半導体チップ７０のハンダで形
成した突起電極７１が充分に濡れ、しかも充分な密着強
度を確保するために、Ｃｕ上にＡｕ／Ｎｉメッキを施し
ている。それぞれの金属層の厚さは、Ｎｉ層の厚さが３
μｍ〜５μｍ、Ａｕ層の厚さは０．０２μｍ〜０．０５
μｍで形成している。
成した突起電極７１が充分に濡れ、しかも充分な密着強
度を確保するために、Ｃｕ上にＡｕ／Ｎｉメッキを施し
ている。それぞれの金属層の厚さは、Ｎｉ層の厚さが３
μｍ〜５μｍ、Ａｕ層の厚さは０．０２μｍ〜０．０５
μｍで形成している。
【００４８】配線基板８０の半導体チップ７０を搭載す
る側は、前述の電極８７以外部分はソルダーレジスト７
４で覆われている。
る側は、前述の電極８７以外部分はソルダーレジスト７
４で覆われている。
【００４９】ハンダボール８２搭載側のパッド電極８１
はハンダボール８２を搭載する際にハンダボール８２が
パッド電極８１に対してハンダが充分に濡れ、かつ充分
な密着強度を確保するために、Ｃｕ上にＡｕ／Ｎｉメッ
キを施している。それぞれの金属層の厚さは、Ｎｉ層の
厚さが３μｍ〜５μｍ、Ａｕ層の厚さは０．０２μｍ〜
０．０５μｍで形成している。
はハンダボール８２を搭載する際にハンダボール８２が
パッド電極８１に対してハンダが充分に濡れ、かつ充分
な密着強度を確保するために、Ｃｕ上にＡｕ／Ｎｉメッ
キを施している。それぞれの金属層の厚さは、Ｎｉ層の
厚さが３μｍ〜５μｍ、Ａｕ層の厚さは０．０２μｍ〜
０．０５μｍで形成している。
【００５０】配線基板８０のハンダボール８２を搭載す
る側は前述のパッド電極８１以外部分はソルダーレジス
ト７４で覆われている。
る側は前述のパッド電極８１以外部分はソルダーレジス
ト７４で覆われている。
【００５１】半導体装置については前述の半導体チップ
７０、配線基板８０を含め図１１を用いて説明する。半
導体チップ７０上の各突起電極７１と配線基板８０上の
電極８７との電気的接続は突起電極７１のハンダを溶融
し、突起電極７１と電極８７との接続する。電極８７と
パッド電極８７とはスルーホールを介して電気的に接続
している。
７０、配線基板８０を含め図１１を用いて説明する。半
導体チップ７０上の各突起電極７１と配線基板８０上の
電極８７との電気的接続は突起電極７１のハンダを溶融
し、突起電極７１と電極８７との接続する。電極８７と
パッド電極８７とはスルーホールを介して電気的に接続
している。
【００５２】半導体チップ７０と配線基板８０とのあい
だには、接続部の信頼性向上および半導体チップ７０お
よび配線基板８０に形成されている回路の保護のために
封止樹脂７２で封止している。封止樹脂７２には熱硬化
性のエポキシ系樹脂を使用している。
だには、接続部の信頼性向上および半導体チップ７０お
よび配線基板８０に形成されている回路の保護のために
封止樹脂７２で封止している。封止樹脂７２には熱硬化
性のエポキシ系樹脂を使用している。
【００５３】さらに、配線基板７０のパッド電極８１に
は、ハンダボール８２を形成している。このハンダボー
ル８２には、ＳｎとＰｂとの比率が６：４の組成のハン
ダを用いている。このハンダボール８２を介してこの半
導体装置と外部の配線基板との電気的接続を行ってい
る。
は、ハンダボール８２を形成している。このハンダボー
ル８２には、ＳｎとＰｂとの比率が６：４の組成のハン
ダを用いている。このハンダボール８２を介してこの半
導体装置と外部の配線基板との電気的接続を行ってい
る。
【００５４】〔配線基板の製造方法：図１６〜図２０〕
つぎに、さきに説明した本発明の第の実施形態に用いた
配線基板の製造方法について説明する。図１６〜図２０
は本発明の配線基板の製造工程を示す断面図であり、以
下図１６〜２０の図面を用いて説明する。
つぎに、さきに説明した本発明の第の実施形態に用いた
配線基板の製造方法について説明する。図１６〜図２０
は本発明の配線基板の製造工程を示す断面図であり、以
下図１６〜２０の図面を用いて説明する。
【００５５】図１６は配線基板のベースになる基材１０
０である。この基材１００は厚さが０．２〜０．６ｍｍ
程度のＢＴレジンガラス布やエポキシ樹脂ガラス布等を
使用する。基材１００の両面は、その基材１００上に形
成する緩和層１０１を密着をよくするために、粗化処
理、触媒活性化処理を行う。
０である。この基材１００は厚さが０．２〜０．６ｍｍ
程度のＢＴレジンガラス布やエポキシ樹脂ガラス布等を
使用する。基材１００の両面は、その基材１００上に形
成する緩和層１０１を密着をよくするために、粗化処
理、触媒活性化処理を行う。
【００５６】両面を粗化処理、触媒活性化処理をおこな
った基材１００上にフィルム状の厚さ３０μｍ〜５０μ
ｍの緩和層１０１および緩和層１０１との密着をよくす
るために表面処理を施した厚さ１８μｍのＣｕ箔１０２
を配し、両側より加圧および温度をかけて積層成形す
る。これによって基材１００の両面に緩和層１０１を形
成した図１７に示す両面板ができる。
った基材１００上にフィルム状の厚さ３０μｍ〜５０μ
ｍの緩和層１０１および緩和層１０１との密着をよくす
るために表面処理を施した厚さ１８μｍのＣｕ箔１０２
を配し、両側より加圧および温度をかけて積層成形す
る。これによって基材１００の両面に緩和層１０１を形
成した図１７に示す両面板ができる。
【００５７】両面板に複数のスルーホール１０３をドリ
ル加工あるいはレーザー加工のよって形成する。スルー
ホール１０３内にＣｕメッキを施すために触媒活性化処
理を行い、Ｃｕメッキを行う。これによって図１８に示
すようなスルーホール１０３が形成できる。
ル加工あるいはレーザー加工のよって形成する。スルー
ホール１０３内にＣｕメッキを施すために触媒活性化処
理を行い、Ｃｕメッキを行う。これによって図１８に示
すようなスルーホール１０３が形成できる。
【００５８】つぎに図１９に示すようなスルーホール１
０３内にエポキシ樹脂１０４充填する。このエポキシ樹
脂１０４の充填方法は、スクリーン印刷法を用いて、基
板の上面に液状のエポキシ樹脂１０４を供給し、スキー
ジによるスルーホール１０３内への塗り込み行う。塗り
込み後エポキシ樹脂１０４を熱硬化し、硬化後基板表面
を研磨する。この方法でスルーホール１０３内にエポキ
シ樹脂１０４を完全に充填できる。
０３内にエポキシ樹脂１０４充填する。このエポキシ樹
脂１０４の充填方法は、スクリーン印刷法を用いて、基
板の上面に液状のエポキシ樹脂１０４を供給し、スキー
ジによるスルーホール１０３内への塗り込み行う。塗り
込み後エポキシ樹脂１０４を熱硬化し、硬化後基板表面
を研磨する。この方法でスルーホール１０３内にエポキ
シ樹脂１０４を完全に充填できる。
【００５９】つぎに配線を形成するために、基板両面に
感光性樹脂を塗布し、所定の露光マスクを介し露光、現
像を行い、配線に必要な部分のみエッチングレジスト膜
を形成する。その後Ｃｕのエッチングを行い不要なＣｕ
層を除去し、さらにエッチングレジストを除去する。こ
れによって図２０に示すような配線が形成できる。
感光性樹脂を塗布し、所定の露光マスクを介し露光、現
像を行い、配線に必要な部分のみエッチングレジスト膜
を形成する。その後Ｃｕのエッチングを行い不要なＣｕ
層を除去し、さらにエッチングレジストを除去する。こ
れによって図２０に示すような配線が形成できる。
【００６０】つぎに電極１０６、パッド電極１０７を形
成するために、両面にソルダーレジスト１０７となる感
光性樹脂を塗布し、所定のマスクを介し露光、現像を行
い、電極１０６、パッド電極１０７のみが露出するよう
にソルダーレジスト１０８を形成する。その後、ハンダ
の濡れ性と密着強度を確保するためにソルダーレジスト
１０８をマスクにして、電極１０６、パッド電極１０７
上にＡｕ／Ｎｉメッキを行う。各金属層の厚さはＮｉ層
の厚さが３μｍ〜５μｍ、Ａｕ層の厚さは０．０２μｍ
〜０．０５μｍで形成している。これによって図２１に
示すような電極、パッド電極が形成できる。
成するために、両面にソルダーレジスト１０７となる感
光性樹脂を塗布し、所定のマスクを介し露光、現像を行
い、電極１０６、パッド電極１０７のみが露出するよう
にソルダーレジスト１０８を形成する。その後、ハンダ
の濡れ性と密着強度を確保するためにソルダーレジスト
１０８をマスクにして、電極１０６、パッド電極１０７
上にＡｕ／Ｎｉメッキを行う。各金属層の厚さはＮｉ層
の厚さが３μｍ〜５μｍ、Ａｕ層の厚さは０．０２μｍ
〜０．０５μｍで形成している。これによって図２１に
示すような電極、パッド電極が形成できる。
【００６１】さらに、電極１０６は、半導体チップの突
起電極とを電気的に接続をするために、電極１０６上に
ハンダ層１０９を施している。このハンダ層１０９はス
クリーン印刷法を用いて形成する。電極１０６部分のみ
開口している所定のメタルマスクを使い、そのマスク上
にソルダーペースト供給し、スキージングすることでマ
スクの開口部のみソルダーペーストがマスクを通過し、
電極１０６部分にソルダーペースト供給できる。その
後、ハンダの融点よりも高い温度に基板を通過させるこ
とによりハンダ層１０９が形成できる。ハンダ層１０９
には、ＳｎとＰｂとの比率が６：４の組成のハンダを用
い、ハンダ層１０９の厚さは２０μｍ〜５０μｍ程度で
形成している。これで図２２に示すように、第２の実施
形態に用いた配線基板が完成する。他の実施形態の配線
基板についても前述に示した製造方法の工程あるいは材
料を一部を削除することで作製できる。
起電極とを電気的に接続をするために、電極１０６上に
ハンダ層１０９を施している。このハンダ層１０９はス
クリーン印刷法を用いて形成する。電極１０６部分のみ
開口している所定のメタルマスクを使い、そのマスク上
にソルダーペースト供給し、スキージングすることでマ
スクの開口部のみソルダーペーストがマスクを通過し、
電極１０６部分にソルダーペースト供給できる。その
後、ハンダの融点よりも高い温度に基板を通過させるこ
とによりハンダ層１０９が形成できる。ハンダ層１０９
には、ＳｎとＰｂとの比率が６：４の組成のハンダを用
い、ハンダ層１０９の厚さは２０μｍ〜５０μｍ程度で
形成している。これで図２２に示すように、第２の実施
形態に用いた配線基板が完成する。他の実施形態の配線
基板についても前述に示した製造方法の工程あるいは材
料を一部を削除することで作製できる。
【００６２】
【発明の効果】以上説明したように、本発明は半導体チ
ップを配線基板上に搭載し、ハンダボールを介して外部
の配線基板と電気的に接続を行う半導体装置で、配線基
板内に半導体チップおよび外部の配線基板との接続によ
り発生する応力を緩和する緩和層を形成している。この
ことによって、半導体装置単体の信頼性および外部の配
線基板の接続した際の接続信頼性を向上することができ
る。今後半導体チップの出力端子の増加に伴い、半導体
装置の突起端子の体積の小さくなって半導体装置の接続
信頼性を損なうことはない。
ップを配線基板上に搭載し、ハンダボールを介して外部
の配線基板と電気的に接続を行う半導体装置で、配線基
板内に半導体チップおよび外部の配線基板との接続によ
り発生する応力を緩和する緩和層を形成している。この
ことによって、半導体装置単体の信頼性および外部の配
線基板の接続した際の接続信頼性を向上することができ
る。今後半導体チップの出力端子の増加に伴い、半導体
装置の突起端子の体積の小さくなって半導体装置の接続
信頼性を損なうことはない。
【００６３】また、配線基板の製造においては、既存の
製造装置を使用することが可能なので、生産上有利であ
る。
製造装置を使用することが可能なので、生産上有利であ
る。
【図１】本発明の第１の実施形態における半導体装置を
示す断面図である。
示す断面図である。
【図２】本発明の第１の実施形態における半導体チップ
を示す平面図である。
を示す平面図である。
【図３】本発明の第１の実施形態における半導体チップ
を示す断面図である。
を示す断面図である。
【図４】本発明の第１の実施形態における配線基板を示
す平面図である。
す平面図である。
【図５】本発明の第１の実施形態における配線基板を示
す断面図である。
す断面図である。
【図６】本発明の第２の実施形態における半導体装置を
示す断面図である。
示す断面図である。
【図７】本発明の第２の実施形態における半導体チップ
を示す平面図である。
を示す平面図である。
【図８】本発明の第２の実施形態における半導体チップ
を示す断面図である。
を示す断面図である。
【図９】本発明の第２の実施形態における配線基板を示
す平面図である。
す平面図である。
【図１０】本発明の第２の実施形態における配線基板を
示す断面図である。
示す断面図である。
【図１１】本発明の第３の実施形態における半導体装置
を示す断面図である。
を示す断面図である。
【図１２】本発明の第３の実施形態における半導体チッ
プを示す平面図である。
プを示す平面図である。
【図１３】本発明の第３の実施形態における半導体チッ
プを示す断面図である。
プを示す断面図である。
【図１４】本発明の第３の実施形態における配線基板を
示す平面図である。
示す平面図である。
【図１５】本発明の第３の実施形態における配線基板を
示す断面図である。
示す断面図である。
【図１６】本発明の実施形態における配線基板の製造方
法における基材を示す断面図である。
法における基材を示す断面図である。
【図１７】本発明の実施形態における配線基板の製造方
法における緩和層を形成した状態を示す断面図である。
法における緩和層を形成した状態を示す断面図である。
【図１８】本発明の実施形態における配線基板の製造方
法におけるスルーホールを形成した状態を示す断面図で
ある。
法におけるスルーホールを形成した状態を示す断面図で
ある。
【図１９】本発明の実施形態における配線基板の製造方
法におけるスルーホール内にエポキシ樹脂を充填した状
態を示す断面図である。
法におけるスルーホール内にエポキシ樹脂を充填した状
態を示す断面図である。
【図２０】本発明の実施形態における配線基板の製造方
法における配線を形成した状態を示す断面図である。
法における配線を形成した状態を示す断面図である。
【図２１】本発明の実施形態における配線基板の製造方
法における電極、パッド電極を形成した状態を示す断面
図である。
法における電極、パッド電極を形成した状態を示す断面
図である。
【図２２】本発明の実施形態における配線基板の製造方
法におけるハンダ層を形成した状態を示す断面図であ
る。
法におけるハンダ層を形成した状態を示す断面図であ
る。
【図２３】従来技術における半導体装置を示す断面図で
ある。
ある。
【図２４】従来技術における半導体装置を示す断面図で
ある。
ある。
１ 半導体チップ ２ 封止樹脂 ７ 緩和層 １０ パッド電極 １１ ハンダボール １６ 電極 １７ 配線基板 １９ 電極 ３３ 突起電極 ４８ ハンダ層
Claims (4)
- 【請求項１】 回路形成面に形成した外部引き出し用の
電極をもつ半導体チップと、半導体チップを搭載する側
には半導体チップの電極と電気的接続を行うための電極
や配線を配し、外部の配線基板と電気的な接続を行う側
に基材の上に基材よりも弾性率が低い材料を使った緩和
層を形成し、その上に配線や外部の配線基板と電気的接
続を行うパッド電極を形成した配線基板と、外部の配線
基板と電気的接続を行うパッド電極上にはハンダで形成
した突起端子と、少なくとも半導体チップと電気的接続
した接続部を封止樹脂で覆われていることを特徴とする
半導体チップを配線基板にフェイスアップで搭載する半
導体装置。 - 【請求項２】 回路形成面に形成した外部引き出し用の
電極に突起電極をもつ半導体チップと、外部の配線基板
と電気的な接続を行う側のみあるいは半導体チップを搭
載する側と外部の配線基板と電気的な接続を行う側の両
方に基材の上に基材よりも弾性係数が大きい材料を使っ
た緩和層を形成しその上に半導体チップを搭載する側に
は半導体チップの突起電極と電気的接続を行うための電
極と配線をを配し、外部の配線基板と電気的な接続を行
う側には外部の配線基板と電気的接続を行うパッド電極
や配線を形成した配線基板と、外部の配線基板と電気的
接続を行うパッド電極上にはハンダで形成した突起端子
と、半導体チップと配線基板との間隙に封止樹脂を注入
したことを特徴とする半導体チップを配線基板にフェイ
スダウンで搭載する半導体装置。 - 【請求項３】 配線基板の半導体チップを搭載する側の
電極には、ハンダ層を形成してあることを特徴とする請
求項２記載の半導体装置。 - 【請求項４】 基材の片面または両面に基材よりも弾性
係数が大きい材料を使った緩和層を形成する工程と、基
材に緩和層を形成した基板にこれらを貫通するスルーホ
ールを形成する工程と、スルーホールを含め配線を形成
する工程と、半導体チップの電極と電気的接続を行うた
めの電極と外部の配線基板と電気的な接続を行うための
パッド電極を形成する工程と、半導体チップの電極と電
気的接続を行うための電極のみハンダ層を形成する工程
とを有することを特徴とする半導体チップを搭載する配
線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12676297A JP3795628B2 (ja) | 1997-05-16 | 1997-05-16 | 半導体チップを搭載する配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12676297A JP3795628B2 (ja) | 1997-05-16 | 1997-05-16 | 半導体チップを搭載する配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321750A true JPH10321750A (ja) | 1998-12-04 |
| JP3795628B2 JP3795628B2 (ja) | 2006-07-12 |
Family
ID=14943304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12676297A Expired - Fee Related JP3795628B2 (ja) | 1997-05-16 | 1997-05-16 | 半導体チップを搭載する配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3795628B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6423581B1 (en) * | 1999-06-18 | 2002-07-23 | Micron Technology, Inc. | Method of fabricating an encapsulant lock feature in integrated circuit packaging |
| JP2007019275A (ja) * | 2005-07-07 | 2007-01-25 | Rohm Co Ltd | 半導体装置、基板及び半導体装置の製造方法 |
| US7256495B2 (en) | 2003-02-24 | 2007-08-14 | Samsung Electro-Mechanics Co., Ltd. | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same |
| GB2444775A (en) * | 2006-12-13 | 2008-06-18 | Cambridge Silicon Radio Ltd | Chip mounting |
| JP2015090891A (ja) * | 2013-11-05 | 2015-05-11 | 株式会社ザイキューブ | 半導体デバイスおよびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019204921A (ja) * | 2018-05-25 | 2019-11-28 | 凸版印刷株式会社 | ガラス回路基板およびその製造方法 |
-
1997
- 1997-05-16 JP JP12676297A patent/JP3795628B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6423581B1 (en) * | 1999-06-18 | 2002-07-23 | Micron Technology, Inc. | Method of fabricating an encapsulant lock feature in integrated circuit packaging |
| US7256495B2 (en) | 2003-02-24 | 2007-08-14 | Samsung Electro-Mechanics Co., Ltd. | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same |
| JP2007019275A (ja) * | 2005-07-07 | 2007-01-25 | Rohm Co Ltd | 半導体装置、基板及び半導体装置の製造方法 |
| GB2444775A (en) * | 2006-12-13 | 2008-06-18 | Cambridge Silicon Radio Ltd | Chip mounting |
| GB2444775B (en) * | 2006-12-13 | 2011-06-08 | Cambridge Silicon Radio Ltd | Chip mounting |
| US9177885B2 (en) | 2006-12-13 | 2015-11-03 | Cambridge Silicon Radio Limited | Chip mounting |
| US9659894B2 (en) | 2006-12-13 | 2017-05-23 | Qualcomm Technologies International, Ltd. | Chip mounting |
| JP2015090891A (ja) * | 2013-11-05 | 2015-05-11 | 株式会社ザイキューブ | 半導体デバイスおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3795628B2 (ja) | 2006-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| JP2595909B2 (ja) | 半導体装置 | |
| JP3152180B2 (ja) | 半導体装置及びその製造方法 | |
| JP3546131B2 (ja) | 半導体チップパッケージ | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
| JPH1167968A (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法 | |
| JP4416874B2 (ja) | 半導体チップの製造方法 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JP4416876B2 (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP3795628B2 (ja) | 半導体チップを搭載する配線基板の製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP2002064162A (ja) | 半導体チップ | |
| JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP3003510B2 (ja) | 配線基板の電極部形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060413 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |