JP3408766B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP3408766B2 JP3408766B2 JP36461898A JP36461898A JP3408766B2 JP 3408766 B2 JP3408766 B2 JP 3408766B2 JP 36461898 A JP36461898 A JP 36461898A JP 36461898 A JP36461898 A JP 36461898A JP 3408766 B2 JP3408766 B2 JP 3408766B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- pixel
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Optical Elements Other Than Lenses (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置に関
し、特に、アクティブマトリクス基板の側に形成したブ
ラックマトリクスのような遮光層の構造技術に関する。
【0002】
【従来の技術】代表的なフラットパネル型ディスプレイ
である液晶表示装置においては、図28および図29に
示すように、画像信号を供給するデータ線(ソース線)
502a、502b・・・および走査信号を伝達するゲ
ート線503a、503b・・・・が格子状に配置され
て、各画素領域501aa、501ab・・・が区画形
成された一方側の透明基板と、共通電極533が形成さ
れた他方側の透明基板530(対向基板)との間に液晶
540が封入されており、共通電極533と各画素領域
501aa、501ab・・・の画素電極515506
との間に薄膜トランジスタ(TFT)508を介して印
加される電位を制御して、画素領域501aa、501
ab・・・毎の液晶の配向状態を変えるようになってい
る。このような液晶表示装置においては、たとえば、図
29に示すように、データ線502aと画素電極506
との隙間からの光の漏れ(矢印Aで示す。)が表示の品
位を低下させてしまうという問題点がある。また、デー
タ線502aと画素電極506との間の電界の影響によ
って液晶の配向状態が乱れるリバースチルトドメイン領
域が画素電極506の外端縁より内側に発生し、その領
域に起因して、表示の品位が低下するという問題点もあ
る。このため、画素毎の表示の精彩度を高める目的に、
共通電極533が形成された他方側の透明基板530
に、画素領域間の境界領域に対応して遮光性のブラック
マトリクス531を形成し、この画素領域間の境界領域
にブラックマトリクス531が位置するように2枚の透
明基板509、530を対向させて表示の品位を確保し
ている。ここで、各画索領域間の境界領域とブラックマ
トリクス531との間に位置ずれが発生していると、表
示の品質が低下するため、ブラックマトリクス531の
幅にマージンもたせて上述の位置ずれが発生することを
防止している。
【0003】
【発明が解決しようとする課題】しかしながら、液晶表
示装置に対しては、画面の大型化と共に、表示の高品質
化が要求されている状況下にあって、従来のようにブラ
ックマトリクスの幅をマージンをもつように広げておく
ことは、画素領域における開口率(表示可能な領域の面
積比)の低下を招来し、表示品質の向上を妨げるという
問題点がある。そこで、本願発明者は、マトリクスアレ
イが形成された透明基板の側にブラックマトリクスも形
成しておくことによって、画素領域間の境界領域とブラ
ックマトリクスとの位置ずれを防止し、ブラックマトリ
クスの幅を必要最小限の幅に設定可能とすることを提案
するものである。この提案に沿って、本願発明者が最初
に案出したものは、図30および図31に比較例として
示す液晶表示装置である。これらの図において、透明基
板509の表面側にはデータ線502a、502b・・
・およびゲート線503a、503b・・・が格子状に
配置されて各画素領域501aa、501ab・・・が
区画形成されており、これらの各画素領域501aa、
501ab・・・の境界領域に沿ってブラックマトリク
ス517が形成されている。ここで、ブラックマトリク
ス517は、たとえば、画素領域501bbにおいて、
データ線502aが導電接続するソース504、ゲート
線503aが導電接続するゲート電極505および画素
電極506が導電接続するドレイン507によって構成
されたTFT508の表面側に層間絶縁膜513、51
5を介して形成されており、データ線502a、ゲート
線503aおよび画素電極506のいずれとも絶縁分離
された状態にある。このような構成の液晶表示装置にお
いては、ブラックマトリクス517の幅に不必要なマー
ジンを設けなくとも、各画素領域とブラックマトリクス
517とを高い精度で位置合わせできるので、液晶表示
装置の開口率が犠性になることがない。しかしながら、
この液晶表示装置においては、以下のような新たな問題
がある。ブラックマトリクス517には、いずれの電位
も印加されておらず、フローティング状態にあるため、
液晶表示装置の動作状態によって、ブラックマトリクス
517の電位が変動し、この電位の変動によって画素電
極506と他方側の透明基板の共通電極との間に存在す
る液晶の配向状態が乱れて、表示の品質を低下させてし
まう。また、いずれの画素領域501aa、501ab
・・・に対するブラックマトリクス517も共通である
ため、たとえば、ブラックマトリクス517が画索領域
501bbの画素電極506、データ線502a、50
2bまたはゲート線503a、503bなどと短絡して
いると、液晶表示装置全体が表示不良になってしまう。
【0004】
【課題を解決するための手段】本発明は、基板上に2つ
のデータ線と2つのゲート線とにより区画形成された画
素領域を有し、前記画素領域には前記ゲート線とデータ
線に接続されたトランジスタと前記トランジスタに接続
された画素電極とを有し、前記2つのデータ線に沿って
導電性遮光層がそれぞれ配置されてなり、前記2つのデ
ータ線のうちの一方のデータ線に沿って配置された導電
性遮光層の幅は、他方のデータ線に沿って配置された導
電性遮光層の幅よりも太く、且つ前記導電性遮光層は前
記画素電極上に形成されると共に、前記導電性遮光層と
前記画素電極との外端縁を同一のマスクを用いてパター
ニングして前記導電性遮光層の外端縁は前記画素電極の
外端縁と一致することを特徴とする。
【0005】本発明は、基板上に2つのデータ線と2つ
のゲート線とにより区画形成された画素領域を有し、前
記画素領域には、前記2つのデータ線に沿って形成され
た遮光層を有し、前記遮光層は前記2つのデータ線のう
ちの一方のデータ線に沿って配置された遮光層の幅は、
他方のデータ線に沿って配置された遮光層の幅よりも太
いことを特徴とする。
【0006】
【0007】
【0008】
【0009】
【0010】
【0011】
【0012】
【0013】
【0014】
【0015】
【0016】
【0017】
【0018】
【発明の実施の形態】(実施例1)図1は、本発明の実
施例1に係る液晶表示装置のマトリクスアレイの一部を
示す平面図、図2は、そのI−I線における断面図であ
る。
【0019】本例の液晶表示装置においては、図1に示
すように、垂直方向のデータ線102a、102b・・
・(信号線)と、水平方向のゲート線103a、103
b・・・(走査線)とが格子状に配置され、それらの間
に各画素領域101aa、101ab、101ac、1
01ba、101bb・・・が区画形成されている。
【0020】以下に画素領域101bb(第1の画素領
域)を例にとって、その構造を説明する。ここで、画素
領域101bbには画素領域101ab、101ba、
101cb、101bc(第2の画素領域)が隣接して
おり、画素領域101bbには、データ線102aが導
電接続するソース104、ゲート線103bが導電接続
するゲート電極105、および画素電極106が導電接
続するドレイン107によってTFTl08が構成され
ている。ここで、画素電極106は、ITOからなる透
明電極であって、画素碩域101bbの略全面にわたっ
て形成されている。
【0021】このTFTl08の断面構造は、図2に示
すように、液晶表示装置全体を支持する透明基板109
の表面側に多結晶シリコン層110が形成されており、
この多結晶シリコン層110には、真性の多結晶シリコ
ン領域であるチャネル領域111を除いて、n型の不純
物としてのリンが導入されて、ソース104およびドレ
イン107が形成されている。ここで、リンの導入は、
多結晶シリコン層110の表面側に形成されたゲート電
極酸化膜112の上のゲート電極105をマスクとする
イオン注入を利用することにより、ソース104および
ドレィン107がセルフアラインとなるように行われ
る。このTFTl08の表面側には、シリコン酸化膜か
らなる下層側層間絶縁膜113が堆積されており、それ
には第1の接続孔113aと第2の接続孔113bとが
開口されている。そのうちの第1の接続孔113aを介
して、低抵抗金属層、たとえばアルミニウム層あるいは
アルミニウムを含む合金層からなるデータ線102aが
ソース104に導電接続している。一方、第2の接続孔
113bを介しては、画素電極106がドレイン107
に導電接続している。
【0022】さらに、この液晶表示装置においては、透
明基板109の表面側に、上層側層間絶縁膜115と、
その表面側に形成された遮光性および導電性を備えるク
ロム層116bb(導電性遮光層)を有する。ここで、
クロム層116bbは、画素領域101bbにおいてT
FTl08の形成領域と対角の位置、すなわち、画素領
域101bbと画素領域101ab、101ac、10
1bcとが接する側の端部において、上層側層間絶縁膜
115の接続孔115aを介して画素電極106に導電
接続している。また、クロム層116bbは、その外端
縁116xが画素領域101bbと画素領域101a
b、101ba、101cb、101bcとの境界領
域、すなわち、データ線102a、102bおよびゲー
ト線103a、103bの直上に位置するように形成さ
れており、データ線102a、102bおよびゲート線
103a、103bとは層間絶縁膜113115を介し
て絶縁分離された状態にある。さらに、クロム層116
bbのような導電性遮光層は、いずれの画素領域にも同
様に形成されているが、いずれも隣接する画素領域のク
ロム層とは絶縁分離された状態にある。たとえば、クロ
ム層116bbの外端縁116xと、クロム層116a
b、116ba、116cb、116bcの外端縁11
6xとは、データ線102a、102bおよびゲート線
103a、103bの直上位置で絶縁分離された状態に
ある。従って、いずれのクロム層、たとえば、クロム層
116bbは画素領域101ab、101ba、101
cb、101ccの各画素電極とも絶縁分離された状態
にあるため、クロム層116bbには同じ画素領域10
1bbの画素電極106から電位が印加されることがあ
っても、他の画素領域の画素電極から電位が印加されな
い状態にある。加えて、データ線102aの表面側略全
体は、層間絶縁膜115とクロム層116bb、116
baの端部によって覆われ、データ線102aに印加さ
れた電位が、その表面側の液晶に対して影響を及ぼすこ
ともないようになっている。また、クロム層116bb
は、前段のゲート線103aの側に広い重なり面積をも
って形成され、このクロム層116bbは、画素電極1
06に導電接続しているため、保持容量を構成している
状態にある。
【0023】本例においては、マトリクスアレイに加え
てブラックマトリクス116も形成された透明基板10
9と、カラーフィルタおよび共通電極が形成された他方
側の透明基板(図示せず)との間に液晶が封入されて、
液晶表示装置が構成される。そして、データ線102
a、102b・・・およびゲート線103a、103b
・・・によって伝達される信号によって、共通電極と各
画素電極106との間に発生する電位を制御して、画素
領域毎の液晶の配向状態を変え、情報を表示するように
なっている。
【0024】ここで、従来の液晶表示装置においては、
共通電極が形成された透明基板には、透明基板109の
画素領域の境界領域に対応するブラックマトリクスが形
成されているが、本例の液晶表示装置においては、各ク
ロム屑、たとえば、クロム層116bbが画素領域10
1bbと周囲の画素領域との境界領域に形成されている
ことを利用して、各クロム層116bb、116ab、
116ba、116cb、116cc・・・をブラック
マトリクスとして利用するため、共通電極が形成された
透明基板の側にはブラックマトリクスを形成しておく必
要がない。従って、従来のように、2枚の透明基板を対
向させるときに、各画素領域の境界領域とブラックマト
リクス116との位置合わせ精度が問題にならないの
で、ブラックマトリクス116の幅を、各画素領域の境
界領域、すなわち、データ線102a、102b・・・
およびゲート線103a、103bなどの幅に対応させ
て、最小限の幅に設定できる。それ故、液晶表示装置の
開口率を向上可能である。
【0025】また、クロム層116bbは、データ線1
02a、102b、ゲート線103a、103bおよび
隣接する画素領域101ab、101ba、101c
b、101bcの画素電極から絶縁分離されている一方
で、同じ画素領域101bbの画素電極106には導電
接続しているため、クロム層116bbの電位は、液晶
表示装置の動作状態にかかわらず、常に画素電極106
と同じ電位が印加された状態にある。それ故、クロム層
116bbの電位は、画素領域101bbにおいて、画
素電極106と共通電極との間に存在する液晶の配向状
態を乱すことがないので、高い表示品質が得られる。ま
た、ブラックマトリクス116は、画素領域101bb
など、画素領域毎に電気的に独立した状態のクロム層1
16bb・・・によって構成されているため、たとえ
ば、画素領域101bbにおいて、クロム層116bb
とデータ線102aとが短絡状態にあっても、この画素
領域101bbのみが表示不可能、すなわち、その影響
は表示の点欠陥の発生に止まるので、液晶表示装置の信
頼性も高い。
【0026】(実施例2)図3は、本発明の実施例2に
係る液晶表示装置のマトリクスアレイの一部を示す平面
図、図4は、そのII−II線における断面図である。
ここで、実施例1に係る液晶表示装置の各部分と対応す
る機能を有する部分については同符号を付して、それら
の詳細な説明は省略する。
【0027】この実施例に係る液晶表示装置において
も、垂直方向のデータ線102a、102b.・・・
と、水平方向のゲート線103a、103b・・・とが
格子状に配線されて区画形成された各画素領域101a
a、101ab、101ac、101ba、101bb
・・・のうち、たとえば、画素領域101bb(第1の
画素領域)においては、透明基板109の表面側にTF
Tl08が形成されており、それらの表面側には、シリ
コン酸化膜からなる下層側層間絶縁膜113が推積され
ている。そして、第1の接続孔113aを介して、デー
タ線102aがソース104に導電接続している。さら
に、それらの表面側には上層側層間絶縁膜115も形成
されており、これらの第1および上層側層間絶縁膜11
3115を貫通する接続孔115aを介して、遮光性お
よび導電性を有するクロム層116bb(導電性遮光
層)がドレイン107に導電接続している。そして、ド
レイン107を介して電位が印加されるべき画素電極1
06は、上層側層間絶縁膜115の表面側に形成されて
クロム層116bbに導電接続している。ここで、クロ
ム層116bbは、実施例1と同様に、その外端縁11
6xが画素領域101bbと、それに隣接する画素領域
101ab、101ba101cb、101cb(第2
の画素領域)との境界領域、すなわち、データ線102
a、102bおよびゲート線103a、103bの形成
領域の直上に位置するように形成されており、これらの
データ線102a、102bおよびゲート線103a、
103bとは層間絶縁膜113115によって絶縁分離
された状態にある。さらに、クロム層116bbのよう
な導電性遮光層は、いずれの画素領域にもクロム層11
6ab、116ba・・・として形成されているが、い
ずれのクロム層も隣接する画素領域のクロム層とは絶縁
分離された状態にある。たとえば、クロム層116bb
は、画素領域101ab、101ba、101bc、1
01cbの各画素電極106と絶縁分離された状態にあ
る。このため、クロム層116bbには、同じ画素領域
101bbの画素電極106を介してのみ電位が印加さ
れる状態にある。そして、データ線102aの表面側
は、層間絶縁膜115およびクロム層116bb、11
6baの端部によって覆われ、データ線102aに印加
された電位が、その表面側の液晶に影響を及ぼすことが
ないようになっている。
【0028】このような構成の液晶表示装置において
も、実施例1に係る液晶表示装置と同様に、透明基板1
09の側に、マトリクスアレイに加えて、その各画素領
域の境界領域に対応してブラックマトリクス116が形
成されているため、ブラックマトリクス116の幅を必
要最小限の幅に設定することができるので、液晶表示装
置の開口率が高い。また、クロム層116bbは、同じ
画素領域101bbの画素電極106のみに導電接続し
ているため、液晶表示装置の動作状態にかかわらず、ク
ロム層116bbには画素電極106の電位と同じ電位
が印加された状態にあり、クロム層116bbの電位
が、画素電極106と共通電極との間に存在する液晶の
配向状態を乱すことがない。また、いずれのクロム層も
画素領域毎に電気的に独立しているため、1つの画素領
域101bbにおいて、クロム層とデータ線などとが短
絡しても、その影響が表示の点欠陥が発生するに止まる
ので、液晶表示装置の信頼性が高いままである。
【0029】(実施例3)図5は、本発明の実施例3に
係る液晶表示装置のマトリクスアレイの一部を示す平面
図、図6は、そのIII−III線における断面図であ
る。ここで、実施例1に係る液晶表示装置の各部分と対
応する機能を有する部分については同符号を付して、そ
れらの詳細な説明は省略する。
【0030】この実施例に係る液晶表示装置において
も、たとえば、画素領域101bb(第1の画素領域)
においては、実施例1と同様に、透明基板109の表面
側に形成されたTFTl08に対し、データ線102a
は下層側層間絶縁膜113の接続孔113aを介してソ
ース104に導電接続している一方、画素電極106は
上層側層間絶縁膜113bを介してドレイン107に導
電接続している。そして、画素電極106には、上層側
層間絶縁膜115の表面側に形成されたクロム層116
bbが、接続孔115aを介して導電接続している。
【0031】本例において、クロム層116bbは、そ
の外端縁116xがデータ線102aおよびゲート線1
03aを越えて、隣接する画素領域101ba、101
cbの内側にまで拡張されている。一方、画素領域10
1bbにおける画素領域101bc、101abとの境
界領域側には、クロム層116bbが形成されておら
ず、クロム層116bbは、隣合う境界領域上でL字状
を呈している。そして、画素領域101bbにおける画
素領域101bcとの境界領域側には、画素領域101
bcに形成されたクロム層116bcの端部がデータ線
102bを越えて、画素領域101bbの内側にまで拡
張されている。また、画素領域101bbにおける画素
領域101abとの境界領域側には、画素領域101a
bに形成されたクロム層116abの端部がゲート線1
03bを越えて、画素領域101bbの内側にまで拡張
されている。その結果、画素領域101bbは、それ自
身に対応して形成されたクロム層116bbと、隣接す
る画素領域101bc、101abに対応して形成され
たクロム層116bc、116abとによって区画形成
された状態にある。
【0032】本例においては、これらのクロム層116
bb、116bc、116ab・・・が各画素領域10
1bb・・・を区画形成する状態にあることを利用し
て、クロム層116bb・・・をブラックマトリクス1
16として利用する。
【0033】このため、本例の液晶表示装置において
は、実施例1と同様に、液晶表示装置の開口率が高めら
れており、また、ブラックマトリクス116がフローテ
ィング状態にないので、その電位が液晶の乱れを引き起
こさない。さらに、ブラックマトリクス116は画素領
域毎に電気的に独立したクロム層116bb、116b
c、116ab・・・から構成されているので、クロム
層116bb、116bc、116ab・・・の1つの
画素領域における短絡の影響は表示の点欠陥に止まる。
【0034】さらに、本例においては、実施例1および
実施例2の液晶表示装置と異なり、クロム層116b
b、116bc、116ab・・・の端部同士がデータ
線102a、102b・・・およびゲート線103a、
103b・・・上で広い範囲にわたって近接配置されて
いない。このため、ブラックマトリクス116を形成す
るプロセスにおいて、通常の精度をもってクロム層11
6bb、116bc、116ab・・・を形成しても、
それらが互いに短絡することもない。さらに画素領域1
06は層間絶縁膜113の表面上に形成され、クロム層
116bb、116bc、116ab・・・は層間絶縁
膜115の表面上に形成されている。すなわち、画素領
域106と、隣接する画素領域のクロム層116bb、
116bc、116ab・・・とが異なる層上に形成さ
れているため、それらを近接して配置しても、短絡しあ
うこともない。それ故、画素領域毎に電気的に独立した
クロム層116bb、116bc、116ab・・・か
らなるブラックマトリクス116を容易に形成すること
ができる。
【0035】なお、実施例3においては、隣接する画素
領域との境界領域のうち、隣合う2つの境界領域側に導
電性遮光層としてのクロム層116bb、116bc、
116ab・・・を配置し、このクロム層および他の2
つの境界領域側で隣接する画素領域のクロム層によっ
て、画素領域は隣接する各画素領域から区画されている
構成であったが、実施例3の変形例として、図7に示す
ように、ブラックマトリクス116を、隣接する画素領
域との境界領域のうち、対向する2つの境界領域側に導
電性遮光層としてのクロム層118ab、118bc、
119ab、119bc・・・を隣接する画素領域毎に
属する方向を変えて形成したものであってもよい。この
場合には、各クロム層118ab、118bc、119
ab、119bc・・・は、それぞれ図中の「→」で示
す方向の画素領域101aa、101ab、101ac
・・・の画素電極に導電接続した構造となる。
【0036】ここで、液晶表示装置を構成する各要素の
形状、構造、材質などは、製造すべき液晶表示装置のサ
イズ、用途などによって、所定の条件に設定されるべき
性質のものであり、限定のないものである。
【0037】また、いずれの実施例においても、ブラッ
クマトリクスを構成する導電性遮光層にクロム層を用い
たが、その材質には限定がなく、導電性および遮光性を
有する材料であれば、チタンやアルミニウムといった金
属層、シリコン層、モリブデンシリサイドやタングステ
ンシリサイドといったシリサイト化合物などを用いるこ
ともできる。
【0038】(実施例4)図8は、本発明の実施例4に
係る液晶表示装置に用いたアクティブマトリクス基板の
一部を示す概略平面図、図9は、そのIV−IV線にお
ける断面図である。
【0039】本例の液晶表示装置においても、実施例1
に係る液晶表示装置と同様に、垂直方向のデータ線20
2a、202b・・・(信号線)と、水平方向のゲート
線203a、203b・・・(走査線)とが格子状に配
置され、それらの間に各画素領域201aa、201a
b、201ac・・・が区画形成されており、以下に画
素領域201bb(第1の画素領域)を例にとって、そ
の構造を説明する。ここで、図9に示す対向基板230
の側には、カラー表示可能とするためのカラーフィルタ
232、共通電極233および対向基板側配向膜234
が形成されている。また、対向基板230の側には、対
向基板側ブラックマトリクス231が形成されている
が、本例の液晶表示装置においては、後述するとおり、
アクティブマトリクス基板の側にもブラックマトリクス
が形成されており、対向基板側ブラックマトリクス23
1は、アクティブマトリクス基板の側のブラックマトリ
クスを補完する目的に設けられている。
【0040】図8に示すように、画素領域201bb
(第1の画素領域)には画素領域201ab、201b
a、201cb、201bc(第2の画素領域)が隣接
しており、画素領域201bbにおいては、データ線2
02aが導電接続するソース204、ゲート線203b
が導電接続するゲート電極205および画素電極206
が導電接続するドレイン207によって、TFT208
が構成されている。ここで、画素電極206は、導電性
および光透過性の材料としてのITOからなる透明電極
であって、画素領域201bbの略全面にわたって形成
されており、その端部がデータ線202a、202bお
よびゲート線203a、203bの直上に位置するまで
拡張されている。そして、いずれの画素電極206も前
段のゲート線203aの側に広い重なり面積を有してい
る。
【0041】このTFT208の断面構造は、図9に示
すように、液晶表示装置全体を支持する透明基板209
の表面側に多結晶シリコン層210が形成されており、
この多結晶シリコン層210には、真性の多結晶シリコ
ン領域であるチャネル領域211を除いて、n型の不純
物としてのリンが導入されてソース204およびドレイ
ン207が形成されている。このTFT208の表面側
には、シリコン酸化膜からなる下層側層間絶縁膜213
が推積されており、それには第1の接続孔213aが開
□され、この第1の接続孔213aを介して、アルミニ
ウム層からなるデータ線202aがソース204に導電
接続している。
【0042】さらに、本例の液晶表示装置においては、
下層側層間絶縁膜213の表面側に、上層側層間絶縁膜
215が形成されており、この上層側層間絶縁膜215
および下層側層間絶縁膜213には第2の接続孔215
aが開口されている。そして、第2の接続孔215aを
介して画素電極206がドレイン207に導電接続して
いる。ここで、画素電極206は、画素領域201bb
とそれに隣接する画素領域201ab、201ba、2
01bc、201cbとの境界領域において、その外端
縁206xがデータ線202a、202bおよびゲート
線203a、203bの直上に位置するように形成され
ている。
【0043】また、本例の液晶表示装置においては、上
層側層間絶縁膜215の表面側であって画素電極206
の下層側には、遮光性および導電性を備えるモリブデン
シリサイド層216bb(導電性遮光層)が形成されて
おり、このモリブデンシリサイド層216bbは、画素
領域201bbと、それに隣接する画素領域201a
b、201ba、201cb、201bcとの境界領域
において、その外端縁216xがデータ線202a、2
02bおよびゲート線203a、203bの直上に位置
するように形成されて、しかも、画素電極206の外端
縁206xと一致している。ここで、モリブデンシリサ
イド層216bbのような導電性遮光層は、いずれの画
素領域にも同様に形成されているが、隣接する画素領域
201ab、201ba、201cb、201bcのい
ずれのモリブデンシリサイド層216ab、216b
a、216cb、216bcの外端縁216xとも、モ
リブデンシリサイド層216bbは、データ線202
a、202bおよびゲート線203a、203bの直上
位置で絶縁分離された状態にある。従って、モリブデン
シリサイド層216bbは、同じ画素領域201bbの
画素電極206から電位が印加されることがあっても、
他の画素領域の画素電極から電位が印加されない状態に
ある。加えて、データ線202aの表面側略全体は、層
間絶縁膜215、モリブデンシリサイド層216bb、
216baの端部および画素電極206の端部によって
覆われているため、データ線202aに印加された電位
が、その表面側の液晶に対して影響を及ぼすこともない
ようになっている。
【0044】このような構成をもって、透明基板209
の表面側に形成されたアクティブマトリクスには、画素
電極206およびモリブデンシリサイド層216bbの
表面側に配向側220が形成された状態で、対向基板2
30との間には液晶が充填されて、液晶の配向を利用し
た表示が可能になる。
【0045】このような構成の液晶表示装置において
は、各モリブデンシリサイド層216bb、216a
b、216ba・・・をブラックマトリクス216とし
て利用するため、データ線およびゲート線が遮光性を有
していれば対向基板230の側にブラックマトリクスを
必要としないか、あるいは、データ線またはゲート線が
遮光性を有していなければ、図9に示す対向基板側ブラ
ックマトリクス231のように、補完的に形成するだけ
でよく、2枚の透明基板を対向させるときの位置合わせ
精度を考慮して、ブラックマトリクス216または対向
基板側ブラックマトリクス231の幅を不必要に広くす
る必要がない。ここで、各モリブデンシリサイド層21
6bb、216ab・‥は、画素領域201bb、20
1ab‥・と同一の透明基板209の表面側につくり込
まれているため、位置関係の精度が高く、データ線20
2a、202b・・・およびゲート線203a、203
bなどの幅に対応させて、最小限の幅に設定できるの
で、液晶表示装置の開口率を高くすることができる。ま
た、モリブデンシリサイド層216bbの電位は、常に
画素電極206と同じ電位が印加される状態にあるた
め、モリブデンシリサイド層216bbの電位が液晶の
配向状態を乱すことがないので、高い表示品質が得られ
る。
【0046】しかも、画素電極206およびブラックマ
トリクス216のいずれもが電極として作用しても、画
素電極206の外周範囲とブラックマトリクス216の
外周範囲とを一致させることができるので、これらの電
極からの電位のまわり込むことによって液晶の配向が乱
れる領域(リバースチルトドメイン領域)をブラックマ
トリクス216で確実に覆うことができる。さらに、ブ
ラックマトリクス216は、画素領域毎に電気的に独立
した状態のモリブデンシリサイド層216bb・・・に
よって構成されているため、たとえば、画素領域201
bbにおいて、モリブデンシリサイド層216bbとデ
ータ線202aとが短絡状態にあっても、この画素領域
201bbの点欠陥のみに止まるので、液晶表示装置の
信頼性も高い。
【0047】さらに、液晶表示装置の高精細化に伴っ
て、画素領域201bbは微細化されているため、画素
領域201bbにおける表示容量が減少し、オフ抵抗の
高いTFT208を構成してリーク電流を小さくして
も、ゲート線203bの非選択期間内に表示電圧が低下
し、表示の保持特性が低くなりやすい傾向がある。しか
しながら、本例の液晶表示装置においては、画素電極2
06の端部が前段のゲート線203aの上方に位置し、
それらの間で電荷蓄積容量を形成している。このため、
画素領域201bbの選択期間中は、前段のゲート線2
03aが非選択期間で、ゲート線203aには基準電位
が印加されていることを利用して、電荷蓄積容量に電荷
を蓄積し、画素領域201bbの液晶印加電圧の保持特
性を向上することもできる。
【0048】つぎに、図10(a)〜(c)に示す領域
のうちの左側領域を参照して、本例の液晶表示装置の製
造方法の一部を説明する。図10(a)〜(c)は、本
例の液晶表示装置の製造方法の一部を示す工程断面図で
ある。
【0049】ここで、図10(a)に示すように、透明
基板209の上にTFT208を形成するまでの工程に
ついては、周知の方法を採用できるので、それらの説明
は省略するが、TFT208を形成した後に、まず、下
層側層間絶縁膜213を形成する。つぎに、第1の接続
孔213aを形成し、そこにアルミニウム層からなるデ
ータ線202aを形成して、データ線202aをTFT
208のソース204に導電接続する。つぎに、下層側
層間絶縁膜213の表面側に上層側層間絶縁膜215を
形成した後に、この上層側層間絶縁膜215に第2の接
続孔215aを形成する。
【0050】つぎに、モリブデンシリサイド層を推積し
た後に、図10(b)に示すように、それをパターニン
グして、モリブデンシリサイド層216aを形成する。
この状態では、まだ、モリブデンシリサイド層216a
は、ブラックマトリクス216を構成するパターンにま
でパターニングされた状態にない。
【0051】つぎに、モリブデンシリサイド層216a
の表面側にITO層206aを形成した後に、まず、I
TO層206aをパターニングして、図10(c)に示
すように、画素電極206を形成する。その後に、画素
電極206をパターニング形成したときのマスクをその
まま利用して、または、画素電極206自身をマスクと
してモリブデンシリサイド層216aをパターニングし
て、ブラックマトリスク216を構成すべきモリブデン
シリサイド層216bbを形成する。このように、画素
電極206およびモリブデンシリサイド層216bbの
うちの下層側にある層に対するパターニング工程では、
上層側にある層の外端縁または上層側にある層のパター
ニングに用いたマスクをマスクとしてパターニングを行
う。
【0052】その結果、画素電極206の外端縁206
xとモリブデンシリサイド層216bbの外端縁216x
とは一致し、いずれもデータ線202aの直上位置にあ
る構造となる。なお、以降の工程については、周知の工
程を採用できるので、その説明を省略する。
【0053】以上のとおり、本例に係る液晶表示装置の
製造方法によれば、画素電極206をパターニング形成
するときには、その下層側にはモリブデンシリサイド層
216aがあって下層側が保護されている。このため、
ITO層206aをパターニングするのに塩素系のエッ
チャントを使用したときに、上層側層間絶縁膜215に
ピットなどがあっても、エッチャントによって下層側に
あるアルミニウム層で構成されたデータ線202aが侵
されることがない。このため、データ線202aに断線
などが発生しないので、液晶表示装置の信頼性が向上す
る。
【0054】なお、図10(a)〜(c)に示す領域の
うち、右側領域に示す工程断面図は、上記の製造方法に
対する変形例である。
【0055】すなわち、図10(b)に示すように、第
2の接続孔215aの内部には、モリブデンシリサイド
層216aを残した状態にしてある。このため、図10
(c)に示すように、画素電極206を形成した後にお
いて、ITO層からなる画素電極206は、モリブデン
シリサイド層216bbを介してシリコンからなるドレ
イン領域207に導電接続することになるため、画素電
極206とドレイン領域107とを直接的に接続した場
合に比して、そこでの接触抵抗を低減することもでき、
表示品質の向上を図ることもできる。
【0056】なお、図13(a)〜(c)の左側領域お
よび右側領域のいずれの側に示す製造方法で形成された
アクティブマトリクス基板も、画素領域206がブラッ
クマトリクス216の上層側にある構造であるが、これ
に限らず、画素領域206とブラックマトリクス216
との上限関係が逆の構造にすることも可能である。
【0057】(実施例5)図11は、本発明の実施例5
に係る液晶表示装置に用いたアクティブマトリクス基板
の一部を示す槻略平面図、図12は、そのV−V線におけ
る断面図である。ここで、図8および図9に示した実施
例4に係る液晶表示装置の各部分と対応する機能を有す
る部分については同符号を付して、それらの詳細な説明
は省略する。
【0058】本例の液晶表示装置においても、画素領域
201bb(第1の画素領域)には、画素領域201a
b、201ba、201cb、201bc(第2の画素
領域)が隣接している。ここで、画素領域201bbに
は、ソース204、ゲート電極205およびドレイン2
07によって、TFT208が構成されており、このT
FT208の表面側には、シリコン酸化膜からなる下層
側層間絶縁膜213が堆積されている。この下層側層間
絶縁膜213には第1の接続孔213aおよび第2の接
続孔213bが開口され、そのうちの第1の接続孔21
3aを介して、アルミニウム層からなるデータ線202
aがソース204に導電接続し、第2の接続孔213b
を介してはITO層からなる画素電極206がドレイン
207に導電接続している。
【0059】ここで、画素電極206は、画素領域20
1bbと、それに隣接する画素領域201ab、201
ba、201bc、201cbとの境界領域の近傍にま
で形成されて、その外端縁206xは、データ線202
a、202bおよびゲート線203a、203bの形成
位置から内側にある。また、本例の液晶表示装置におい
ても、画素電極206の表面側に遮光性および導電性を
備えるモリブデンシリサイド層216bb(導電性遮光
層)を有し、このモリブデンシリサイド層216bb
も、画素領域201bbと、それに隣接する画素領域2
01ab、201ba、201bc、201cbとの境
界領域の近傍にまで形成されて、その外端縁216x
は、データ線202a、202bおよびゲート線203
a、203bの形成位置から内側にあって、画素電極2
06の外端縁206xと一致している。ここで、モリブ
デンシリサイド層216bbの幅については、画素領域
201bbにおいて液晶の配向に乱れが生じやすい側の
幅を太くし、乱れが生じにくい側の幅を狭くすることが
好ましい。そこで、本例の液晶表示装置において、デー
タ線202aの側でデータ線202aの電荷の影響によ
って液晶の配向が乱れるリバースチルトドメイン領域を
遮光する目的に、モリブデンシリサイド層216bbの
データ線202aの側の幅W1は、データ線202bの
側の幅W2に比して太くなるように設定し、アライメン
トずれが発生しても、確実にリバースチルトドメイン領
域を覆うことによって、表示の品位を高く維持する一
方、開口率の低下を最小限に抑えるようにしてある。
【0060】このような構成の液晶表示装置において
も、各モリブデンシリサイド層216bb・・・をブラ
ックマトリクスとして利用するため、透明基板209の
側に構成されたアクティブマトリクス基板の側と、対向
基板230の側とを対向させるときに、モリブデンシリ
サイド層216bbが対向基板側ブラックマトリクス2
31の位置合わせにおけるマージンとなって、位置合わ
せ精度が問題にならない。また、モリブデンシリサイド
層216bbの電位は、画素電極206と同じ電位が印
加された状態にあるため、液晶の配向状態を乱すことが
ないので、高い表示品質が得られる。また、ブラックマ
トリクス216は、画素毎に電気的に独立した状態のモ
リブデンシリサイド層216bb・・・によって構成さ
れているため、画素領域201bbにおいて、モリブデ
ンシリサイド層216bbとデータ線202aとが短絡
状態にあっても、この画素領域201bbのみの表示の
点欠陥に止まるので、液晶表示装置の信頼性も高い。
【0061】つぎに、図13(a)〜(d)に示す領域
のうちの左側領域を参照して、本例の液晶表示装置の製
造方法の一部を脱明する。図13(a)〜(d)は、本
例の液晶表示装置の製造方法の一部を示す工程断面図で
ある。
【0062】ここで、図13(a)に示すように、透明
基板209の上にTFT208を形成するまでの工程に
ついては、周知の方法を採用できるので、それらの説明
は省略するが、TFT208を形成した後には、まず、
下層側層間絶縁膜213を推積した後に、下層側層間絶
縁膜213に第1の接続孔213aおよび第2の接続孔
213bを形成する。つぎに、画素電極206を形成す
べきITO層206aをスパッタ形成する。
【0063】つぎに、図13(b)に示すように、モリ
ブデンシリサイド層216aを堆積した後に、モリブデ
ンシリサイド層216aのみをパターニングする。この
状態では、まだ、モリブデンシリサイド層216aは、
ブラックマトリクス216を構成するパターンにまでパ
ターニングされていない状態である一方、ITO層20
6aも、画素電極206を構成するパターンにパターニ
ングされていない状態である。
【0064】つぎに、図13(c)に示すように、IT
O層206aをパターニングするに先立って、モリブデ
ンシリサイド層216aの端縁をパターニングして、ブ
ラックマトリクスを構成するモリブデンシリサイド層2
16bbを形成した後に、そのまま同じマスクを利用し
てITO層206aをパターニングして画素電極206
を形成する。ここで、エッチング精度を高く確保する目
的に、モリブデンシリサイド層216aに対してはCF
4ガスによってプラズマエッチングを施す一方、ITO
層206aに対しては、モリブデンシリサイド層216
aに対するプラズマエッチングに引き続いて、CH4ガ
スとH2ガスとの混合ガスを用いて異方性ドライエッチ
ンを施す。その結果、画素電極206およびモリブデン
シリサイド層216bbの外端縁206x、216xは、
いずれも、画素領域201bbと、それに隣接する画素
領域201ab、201ba、201bc、201cb
との境界領域の近傍において一致する構造となる。な
お、CF4ガスによるプラズマエッチングは、モリブデ
ンシリサイド層216aに代えて、モリブデンシリサイ
ド層やタングステンシリサイド層を採用しても同様に行
なえる。
【0065】つぎに、データ線202a、202bを構
成すべきアルミニウム層を形成した後に、図13(d)
に示すように、パターニングを行って、データ線202
aを形成する。
【0066】以降の工程については、周知の工程を採用
できるので、それらの説明は省略する。
【0067】以上のとおり、本例に係る液晶表示装置の
製造方法によれば、画素電極206およびブラックマト
リクス216がいずれも電極として作用しても、画素電
極206の外周範囲とブラックマトリクス216の外周
範囲とを一致させることができるので、これらの電極か
らの電位が液晶に及ぼす配向の乱れをブラックマトリク
ス216で確実に覆うことができる。
【0068】なお、図13(a)〜(d)に示す領域の
うちの右側領域に示す工程断面図は、上記の製造方法に
対する変形例である。
【0069】すなわち、図13(b)に示すように、下
層側層間絶縁膜213を形成した後の領域a−1および
領域a−2において、下層側層間絶縁膜213の表面側
にITO層206aを形成した後に、第1の接続孔21
3aおよび第2の埠統孔213bを形成する。
【0070】つぎに、図13(b)に示すように、モリ
ブデンシリサイド層216aを形成する。その結果、T
FT208のソース204およびドレイン207にモリ
ブデンシリサイド層216aが導電接続する状態にな
る。
【0071】つぎに、図13(c)に示すように、モリ
ブデンシリサイド層216aをパターニングして、ブラ
ックマトリクス216を構成するモリブデンシリサイド
層216bbを形成するとともに、領域c−1、c−2
においては、第1の接続孔213a、213bの内部に
モリブデンシリサイド層216b、216cを残す。そ
の後に、モリブデンシリサイド層216bbの端部をマ
スクとして利用し、ITO層206aをパターニングし
て画素電極206を形成する。その結果、画素電極20
6およびモリブデンシリサイド層16bbの外端縁20
6x、216xは、いずれも、画素領域201bbと、そ
れに隣接する画素領域201ab、201ba、201
bc、201cbとの境界領域の近傍において一致する
構造となる。
【0072】しかる後に、図13(d)に示すように、
領域d−1のモリブデンシリサイド層216bの表面側
にデータ線202aを形成し、データ線202aがモリ
ブデンシリサイド層216bbを介してソース204に
導電接続する構造とする。
【0073】以降の工程については、周知の工程を採用
できるので、それらの説明は省略する。
【0074】このような製造方法によれば、アルミニウ
ム層たるデータ線202aは、シリコンからなるソース
204に対してモリブデンシリサイド層206bを介し
て接続するので、アルミニウムとの共晶反応によってシ
リコンがくわれることを防止できるため、薄いシリコン
薄膜からTFT208を形成できるので、そのON/OFF
比を向上することができる。
【0075】また、図13(d)における領域d−2に
おいては、ITO層からなる画素電極206とシリコン
からなるドレイン207とがモリブデンシリサイド層2
06aを介して導電接続しているため、画素電極206
とドレイン207とを直接的に接続した場合に比してそ
の接触抵抗を低減することもでき、表示品質の向上を図
ることもできる。
【0076】なお、図13(a)〜(d)の左側領域お
よび右側領域のいずれの側に示す製造方法においても、
画素領域206がブラックマトリクス216の下層側に
ある場合について説明したが、これに限らず、逆の構造
にすることも可能である。
【0077】(実施例6)図14は、本発明の実施例4
に係る液晶表示装置に用いたアクティブマトリクス基板
の一部を示す概略平面図、図15は、そのVI−VI線
における断面図である。
【0078】本例の液晶表示装置は、その基本的な構造
が実施例4に係る液晶表示装置と同様であって、アクテ
ィブマトリクス基板の側と、対向基板の側との間に充填
する液晶の種類のみが異なるため、対応する部分には同
符号を付してそれらの詳細な説明は省略する。
【0079】これらの図において、本例の液晶表示装置
も、実施例4に係る液晶表示装置と同様に、画素領域2
01bbには、画素電極206の表面側に遮光性および
導電性を備えるモリブデンシリサイド層216bb(導
電性遮光層)を有し、このモリブデンシリサイド層21
6bbは、画素領域201bbと、それに隣接する画素
領域201ab、201ba、201bc、201cb
との境界領域にあって、その外端縁216xは、データ
線202a、202bおよびゲート線203a、203
bの直上において、画素電極206の外端縁206xと
一致している。
【0080】このような構成のアクティブマトリクス基
板に対しては、対向基板230が対向するように配置さ
れ、これらの基板の間には液晶241が充填される。こ
こで、本例の液晶表示装置においては、ポリマー分散型
液晶が充填されているので、アクティブマトリクス基板
および対向基板230の表面側には配向膜が形成されて
いない。その他の構成については、実施例4に係る液晶
表示装置と同様である。
【0081】本例の液晶表示装置においても、実施例4
に係る液晶表示装置と液晶の種類は異なるが、その各モ
リブデンシリサイド層216bb、216ab、216
ba・・・をブラックマトリクス216として利用する
ため、対向基板230の側にブラックマトリクスを必要
としないか、あるいは、図15に示すように、対向基板
側ブラックマトリクス231を補完的に形成するだけで
よいので、2杖の透明基板を対向させるときの位置合わ
せ精度が問題にならない。従って、ブラックマトリクス
216および対向基板側ブラックマトリクス231の幅
に不必要にマージンを設ける必要がないので、液晶表示
装置の開口率を高くすることができるなど、実施例4に
係る液晶表示装置と同様な効果を奏する。
【0082】(実施例7)図16は、本発明の実施例7
に係る液晶表示装置に用いたアクティブマトリクス基板
の一部を示す概略平面図、図17は、そのVII−VI
I線における断面図である。
【0083】本例の液晶表示装置においても、垂直方向
のデータ線302a、302b・・・(信号線)と、水
平方向のゲート線303a、303b・・・(走査線)
とによって区画形成された画素領域のいずれの画素領域
においても、画素領域301bb(第1の画素領域)の
ように、データ線302aが導電接続するソース311
a、ゲート線303bが導電接続するゲート電極30
5、および画素電極306が導電接続するドレイン31
1bによって、TFT308が構成されている。ここ
で、TFT308は、機能的には実施例1の液晶表示装
置のTFTなどと同様であるが、本例の液晶表示装置に
おいては、いわゆる逆スタガ型TFTとして構成されて
いる。すなわち、液晶表示装置全体を支持する透明基板
309の表面側に絶縁膜が形成されており、その表面に
ゲート電極305が形成されている。さらに、それらの
表面側には、ゲート電極絶縁膜305a、ノンドープの
アモルファスシリコン層310およびn型不純物が導入
されたアモルファスシリコン層(ソース311a、31
1b)が形成され、このアモルファスシリコン層(ソー
ス311a、311b)に対して、ソース電極304a
およびドレイン電極307aが形成されている。そのう
ち、ドレイン電極307aに対しては、層間絶縁膜31
3を介して、画素電極306が導電接続している。
【0084】さらに、本例の液晶表示装置においても、
層間絶縁膜313の表面側において、画素電極306の
下層側に遮光性および導電性を備えるモリブデンシリサ
イド層316bb(導電性遮光層)を有し、このモリブ
デンシリサイド層316bbは、画素領域301bb
と、それに隣接する画素領域301ab、301ba、
301bc、301cbとの境界領域にあって、その外
端縁306xは、データ線302a、302bおよびゲ
ート線303a、303bの直上に位置するように形成
されている。ここで、モリブデンシリサイド層316b
bのような導電性遮光層は、いずれの画素領域にも同様
に形成されているが、いずれも隣接する画素領域の画索
電極およびモリブデンシリサイド層とは絶縁分離された
状態にある。その他の構成については、実施例4に係る
液晶表示装置と同様であるため、対応する部分には同符
号を付してそれらの説明は省略する。
【0085】このような構成の液晶表示装置において
は、実施例4に係る液晶表示装置と、TFT308の構
造の差に起因する構造的な差異はあるものの、その表示
の原理は同様であるため、実施例4に係る液晶表示装置
と同様な効果を奏する。たとえば、各画素領域301b
b‥・に形成されたモリブデンシリサイド層316bb
・・・をブラックマトリクス316として利用するた
め、対向基板330の側にブラックマトリクスを必要と
しないか、あるいは、図17に示す対向基板側アクティ
ブマトリクス331のように、データ線302a、30
3aを通過する光のみを遮る補完的なものだけを形成す
るだけでよく、2杖の透明基板を対向させるときの位置
合わせ精度を考慮して、ブラックマトリクス316また
は対向基板側アクティブマトリクス331の幅を不必要
に広くする必要がない。しかも、各モリブデンシリサイ
ド層316bb‥・は、画素領域301bb・・・と同
一の透明基板309の表面側につくり込まれているた
め、位置関係の精度が高く、データ線302a、302
b・・・およびゲート線303a、303bなどの幅に
対応させて、最小限の幅に設定できるので、液晶表示装
置の開口率を高くすることができる。また、モリブデン
シリサイド層316bbの電位が液晶の配向状態を乱す
ことがないので、高い表示品質が得られる。しかも、画
素電極306の外周範囲とブラックマトリクス316の
外周範囲とを一致させることができるので、これらの電
極からの電位が液晶に及ぼす配向の乱れをブラックマト
リクス316で確実に覆うことができるなどの効果を奏
する。
【0086】(実施例8)図18は、本発明の実施例8
に係る液晶表示装置に用いたアクティブマトリクス基板
の一部を示す概略平面図、図19は、そのVIII―V
III線における断面図である。ここで、図8および図
9に示した実施例4に係る液晶表示装置の各部分と対応
する機能を有する部分については同符号を付してある。
【0087】本例の液晶表示装置においても、図18に
示すように、画素領域201bb(第1の画素領域)に
は、データ線202aが導電接続するソース204、ゲ
ート線203bが導電接続するゲート電極205、およ
び画素電極206が導電接続するドレイン207によっ
て、TFT208が構成されている。ここで、画素電極
206は、導電性および光透過性の材料としてのITO
からなる透明電極であって、画素領域201bbの略全
面にわたって形成されており、その端部がデータ線20
2a、202bおよびゲート線203a、203bの直
上に位置するまで拡張されている。そして、いずれの画
素電極206も前段のゲート線203aの側に広い重な
り面積を有している。
【0088】この画素領域201bbの断面構造は、図
19に示すように、液晶表示装置全体を支持する透明基
板209の表面側に形成された多結晶シリコン層210
に、チャネル領域211を除いて、n型の不純物として
のリンが導入されて、ソース204およびドレイン20
7が形成されている。このTFT208の表面側には、
シリコン酸化膜からなる下層側層間絶縁膜213が推積
されており、それには第1の接続孔213aと第2の接
続孔213bとが開口されている。そのうちの第1の接
続孔213aを介して、アルミニウム層からなるデータ
線202aがソース204に導電接続している。
【0089】一方、第2の接続孔213bを介しては、
画素電極206と同じく導電性および光透過性の材料と
してのITOからなる積み上げ電極層214がドレイン
207に導電接続している。ここで、下層側層間絶縁膜
213の表面は、TFT208の形状に対応して凹凸が
反映されているが、積み上げ電極層214は、TFT2
08が形成されていない平坦な領域208a上(TFT
208の非形成領域上)にまで拡張形成されている。従
って、この領域208a上における積み上げ電極層21
4の表面は平坦になっている。
【0090】さらに、この液晶表示装置においては、透
明基板209の表面側に、シリコン酸化膜からなる上層
側層間絶縁膜215が形成されており、その表面側に画
素電極206が形成されている。ここで、画素電極20
6は、上層側層間絶縁膜215の接続孔215aを介し
て積み上げ電極層214に導電接続しており、この接続
孔215aは、TFT208が形成されていない平坦な
領域208a上に形成されている。このため、画素電極
206は積み上げ電極層214の平坦領域に導電接続し
ている。なお、上層側層間絶縁膜215としてはポリイ
ミド層などを用いることなどにより、その表面を平坦化
して、液晶の配向性をより高めてもよい。
【0091】本例においては、マトリクスアレイが形成
された透明基板209と、カラーフィルタおよび共通電
極が形成された他方側の透明基板(図示せず)との間に
液晶が封入されて、液晶表示装置が構成される。そし
て、データ線202a、202b・・・およびゲート線
203a、203b・・・によって伝達される信号によ
って、共通電極と各画素電極206との間に発生する電
位を制御して、画素領域毎の液晶の配向状態を変え、情
報を表示するようになっている。ここで、画素電極20
6へは、電位がTFT208のドレイン207および積
み上げ電極層215を介して印加される。
【0092】また、本例の液晶表示装置においては、上
層側層間絶縁膜215の表面側であって画素電極206
の下層側には、遮光性および導電性を備えるモリブデン
シリサイド層216bb(導電性遮光層)が形成されて
おり、このモリブデンシリサイド層216bbは、画素
領域201bbと、それに隣接する画素領域201a
b、201ba、201bc、201cbとの境界領域
において、その外端縁216xがデータ線202a、2
02bおよびゲート線203a、203bの直上に位置
するように形成されて、しかも、画素電極206の外端
縁206xと一致している。ここで、モリブデンシリサ
イド層216bbのような導電性遮光層は、いずれの画
素領域にも同様に形成されているが、隣接する画素領域
201ab、201ba、201cb、201bcのい
ずれのモリブデンシリサイド層216ab、216b
a、216bc、216cbの外端縁216xとも、モ
リブデンシリサイド層216bbは、データ線202
a、202bおよびゲート線203a、203bの直上
位置で絶縁分離された状態にある。
【0093】このような構成の本例の液晶表示装置にお
いては、各モリブデンシリサイド層216bb・・・を
ブラックマトリクスとして利用するため、図12に示す
ように、透明基板209の側に構成されたアクティブマ
トリクス基板の側と、対向基板230の側とを対向させ
るときに、モリブデンシリサイド層216bbが対向基
板側ブラックマトリクス231の位置合わせにおけるマ
ージンとなって、位置合わせ精度が問題にならない。ま
た、モリブデンシリサイド層216bbの電位は、画素
電極206と同じ電位が印加された状態にあるため、液
晶の配向状態を乱すことがないので、高い表示品質が得
られる。また、ブラックマトリクス216は、画素毎に
電気的に独立した状態のモリブデンシリサイド層216
bb・・・によって構成されているため、画素領域20
1bbにおいて、モリブデンシリサイド層216bbと
データ線202aとが短絡状態にあっても、この画素領
域201bbのみの表示の点欠陥に止まるので、液晶表
示装置の信頼性も高い。
【0094】また、本例の液晶表示装置において、デー
タ線202aは下層側層間絶縁膜213上に形成され
て、その第1の接続孔213aを介して薄膜トランジス
タ208のソース204に導電接続している一方、画素
電極206は、パッドとしての積み上げ電極層214に
積み上げされた状態で、上層側層間絶縁膜215上に形
成されている。すなわち、データ線202aと画素電極
206とは、互いに異なる層上に形成されているので、
短絡する危険性がない。従って、データ線202aの上
方位置にまで画素電極206の端部206xを配置する
ことができるので、データ線202aの近傍も表示部と
して利用できる。それ故、画素領域201bbの開口率
が高い。
【0095】さらに、画素電極206はデータ線202
aに対するシールド効果を発揮するので、データ線20
2aの電位が液晶の配向を乱すことがない。それ故、表
示の品質が向上する。さらに、積み上げ電極層214
は、導電性を有しているので、マトリクスアレイを構成
するのに支障がなく、また、金属層を積み上げ電極層と
して用いた場合と異なり、ITOからなる積み上げ電極
層214は光透過性を有しているので、画素領域206
が導電接続しやすいように、積み上げ電極層214を拡
張形成しても、画素領域201bbの開口率が犠牲にな
ることがない。加えて、画素電極206は、積み上げ電
極層214を介して積み上げされた状態にあるため、下
層側および上層側層間絶縁膜213、215の接続孔2
13b、215aは、いずれもがアスペクト比の低い構
造になっているので、接続孔213b、215aの内部
における導電接続部の信頼性が高い。
【0096】また、本例においては、積み上げ電極層2
14に、画素電極206と同じくITOを用いているた
め、積み上げ電極層214と画素電極206との接続抵
抗が低い。それ故、ドレイン207と画素電極206と
の間の抵抗分は低いレベルを維持できる。さらに、積み
上げ電極層214および上層側層間絶縁膜215の表面
側は、TFT208の形状が反映されて凹凸を有してい
るが、上層側層間絶縁膜215の接続孔215aは、T
FT208が形成されていない平坦な領域208a上に
形成されているので、積み上げ電極層214と画素電極
206とのコンタクトの信頼性が高く、そのコンタクト
抵抗も低い。また、このような接続構造は、平坦部分を
底上げして、画素電極206表面を平坦化させて、液晶
の配向状態を改善する効果も発揮する。
【0097】さらに、液晶表示装置の高精細化に伴っ
て、画素領域201bbは微細化されているため、画素
領域201bbにおける表示容量が減少し、オフ抵抗の
高いTFT208を構成してリーク電流を小さくして
も、ゲート線203bの非選択期間内に表示電圧が低下
し、表示の保持特性が低くなりやすい傾向がある。しか
しながら、本例の液晶表示装置においては、画素電極2
06の端部が前段のゲート線203aの上方に位置し、
それらの間で電荷蓄積容量を形成している。このため、
画素領域201bbの選択期間中は、前段のゲート線2
03aが非選択期間で、ゲート線203aには基準電位
が印加されていることを利用して、電荷蓄積容量に電荷
を蓄積し、画素領域201bbの液晶印加電圧の保持特
性を向上することもできる。しかも、本例においては、
画素電極206を前段のゲート電極203aの側に広い
重なり面積を有するように形成してあるため、保持特性
を向上させる効果が顕著である。
【0098】(実施例9)図20は、本発明の実施例9
に係る液晶表示装置に用いたアクティブマトリクス基板
の一部を示す概略平面図、図21は、そのIX−IX線
における断面図である。ここで、図8および図9に示し
た実施例4に係る液晶表示装置または図18および図1
9に示した実施例8に係る液晶表示装置の各部分と対応
する機能を有する部分については同符号を付して、それ
らの詳細な説明を省略する。
【0099】これらの図において、画素領域201bb
には、データ線202aが導電接続するソース204、
ゲート線203bが導電接続するゲート電極205、お
よび画素電極206が導電接続するドレイン207によ
って、TFT208が構成されている。ここで、画素電
極206は、導電性および光透過性の材料としてのIT
Oからなる透明電極であって、画素領域201bbの略
全面にわたって形成されており、その端部がデータ線2
02a、202bおよびゲート線203a、203bの
直上に位置するまで拡張されている。そして、いずれの
画素電極206も前段のゲート線203aの側に広い重
なり面積を有している。
【0100】この画素領域201bbの断面構造は、透
明基板209の表面側に形成された多結晶シリコン層2
10に、チャネル領域211を除いてソース204およ
びドレイン207が形成されている。このTFT208
の表面側には、シリコン酸化膜からなる下層側層間絶縁
膜213が推積されており、それには第1の接続孔21
3aと第2の接続孔213bとが開口されている。その
うちの第1の接続孔213aを介して、アルミニウム層
からなるデータ線202aがソース204に導電接続し
ている。
【0101】一方、第2の接続孔213bを介しては、
積み上げ電極層214がドレイン207に導電接続して
いる。ここで、下層側層間絶縁膜213の表面は、TF
T208の形状に対応して凹凸が反映されているが、積
み上げ電極層215は、TFT208が形成されていな
い平坦な領域208a上(TFT208の非形成領域
上)にまで拡張形成されている。従って、この領域20
8a上における積み上げ電極層214の表面は平坦にな
っている。また、透明基板209の表面側に、シリコン
酸化膜からなる上層側層間絶縁膜215が形成されてお
り、その表面側に画素電極206が形成されている。こ
の画素電極206は、上層側層間絶縁膜215の接続孔
215aを介して積み上げ電極層214に導電接続して
おり、この接続孔215aは、TFT208が形成され
ていない平坦な領域208a上に形成されている。この
ため、画素電極206は積み上げ電極層214の平坦領
域に導電接続している。
【0102】本例の液晶表示装置においては、データ線
202aが、アルミニウム層で構成された下層側の第1
のデータ線202a1と、モリブデンシリサイド層で構
成された上層側の第2のデータ線202a2とで構成さ
れた冗長配線構造になっている。一方、積み上げ電極層
214も、アルミニウム層で構成された下層側の第1の
積み上げ電極層214aと、モリブデンシリサイド層で
構成された上層側の第2の積み上げ電極層214bとで
構成されている。しかも、ソース層202aと積み上げ
電極層214とは、同層にあって、第1のデータ線20
2a1と第1の積み上げ電極層214aとは同時形成さ
れたものであって、第2のデータ線202a2と第2の
積み上げ電極層214bとが同時形成されたものであ
る。なお、第2のデータ線202a2および第2の積み
上げ電極層214bを構成すべき材料としては、画素電
極206をパターニングするときのエッチャントに溶解
しない材料として、モリブデンシリサイドの他にも、チ
タンシリサイド、タングステンシリサイド、タンタルシ
リサイド、チタン、タングステン、タンタル、チタンナ
イトライドなどを用いることができる。
【0103】また、本例の液晶表示装置においては、上
層側層間絶縁膜215の表面側であって画素電極206
の下層側には、遮光性および導電性を備えるモリブデン
シリサイド層216bb(導電性遮光層)が形成されて
おり、このモリブデンシリサイド層216bbは、画素
領域201bbと、それに隣接する画素領域201a
b、201ba、201bc、201cbとの境界領域
において、その外端縁216xがデータ線202a、2
02bおよびゲート線203a、203bの直上に位置
するように形成されて、しかも、画素電極206の外端
縁206xと一致している。ここで、モリブデンシリサ
イド層216bbのような導電性遮光層は、いずれの画
素領域にも同様に形成されているが、隣接する画素領域
201ab、201ba、201cb、201bcのい
ずれのモリブデンシリサイド層216ab、216b
a、216cb、216bcの外端縁216xとも、モ
リブデンシリサイド層216bbは、データ線202
a、202bおよびゲート線203a、203bの直上
位置で絶縁分離された状態にある。
【0104】このような構成の本例の液晶表示装置にお
いては、各モリブデンシリサイド層216bb・・・を
ブラックマトリクスとして利用するため、透明基板20
9の側に構成されたアクティブマトリクス基板の側と、
対向基板の側とを対向させるときに、位置合わせ精度が
問題にならない。また、モリブデンシリサイド層216
bbの電位は、画素電極206と同じ電位が印加された
状態にあるため、液晶の配向状態を乱すことがないの
で、高い表示品質が得られる。また、ブラックマトリク
ス216は、画素毎に電気的に独立した状態のモリブデ
ンシリサイド層216bb・・・によって構成されてい
るため、画素領域201bbにおいて、モリブデンシリ
サイド層216bbとデータ線202aとが短絡状態に
あっても、この画素領域201bbのみの表示の点欠陥
に止まるので、液晶表示装置の信頼性も高い。
【0105】また、本例の液晶表示装置においては、デ
ータ線202aが冗長配線構造になっているので、その
信頼性が高い。しかも、積み上げ電極層214も、アル
ミニウム層で構成された第1の積み上げ電極層214a
とモリブデンシリサイド層で構成された第2の積み上げ
電極層214bとで構成されて、ITO層からなる画素
電極206は、モリブデンシリサイド層で構成された第
2の積み上げ電極層214bを介してアルミニウム層で
構成された第1の積み上げ電極層214aに導電接続し
ているため、モリブデンシリサイド層は、ITO層とア
ルミニウム層とのコンタクト層として機能するので、そ
こでの接触抵抗を低減する。しかも、モリブデンシリサ
イドで上層側の第2の積み上げ電極層214bを構成し
ているため、画素電極206をエッチング形成する時に
そのエッチャント、で積み上げ電極層214が侵されな
い。
【0106】さらに、データ線202aと画素電極20
6とは、互いに異なる層上に形成されているので、短絡
する危険性がない。従って、データ線202aの上方位
置にまで画素電極206の端部206xを配置すること
ができるので、可能な限りの開口率を確保できる。ま
た、画素電極206はデータ線202aに対するシール
ド効果を発揮するので、データ線202aの電位が液晶
の配向を乱すことがない。それ故、表示の品質が向上す
る。
【0107】また、画素電極206は、積み上げ電極層
214を介して積み上げされた状態にあるため、下層側
および上層側層間絶縁膜213、215の接続孔213
b、215aは、いずれもがアスペクト比の低い構造に
なっているので、接続孔213b、215aの内部にお
ける導電接続部の信頼性が高い。しかも、積み上げ電極
層214および上層側層間絶縁膜215の表面側は、T
FT208の形状が反映されて凹凸を有しているが、上
層側層間絶縁膜215の接続孔215aは、TFT20
8が形成されていない平坦な領域208a上に形成され
ているので、積み上げ電極層214と画素電極206と
のコンタクトの信頼性が高く、そのコンタクト抵抗も低
い。また、このような接続構造は、平坦部分を底上げし
て、画素電極206表面を平坦化させて、液晶の配向状
態を改善する効果も発揮する。
【0108】さらに、本例の液晶表示装置においては、
画素電極206の端部が前段のゲート線203aの上方
に位置し、しかも、画素電極206を前段のゲート電極
203aの側に広い重なり面積を有するように形成して
あるため、保持特性を向上させる効果が顕著である。
【0109】(実施例10)図22は、本発明の実施例
10に係る液晶表示装置に用いたアクティブマトリクス
基板の一部を示す概略平面図、図23は、そのX−X線に
おける断面図である。ここで、図1および図2に示した
実施例1に係る液晶表示装置と対応する機能を有する部
分については同符号を付して、それらの詳細な説明を省
略する。
【0110】本例の液晶表示装置においても、垂直方向
のデータ線102a、102b・・・(信号線)と、水
平方向のゲート線103a、103b・・・(走査線)
とが格子状に配置され、それらの間に各画素領域101
aa、101ab、101ac、101ba、101b
b・・・が区画形成されて、マトリクスアレイが構成さ
れている。そのうち、画素領域101bbにおいては、
データ線102aが導電接続するソース104、ゲート
線103bが導電接続するゲート電極105、および画
素電極106が導電接続するドレイン107によって、
TFTl08が構成されている。ここで、画素電極10
6は、導電性および光透過性の材料としてのITOから
なる透明電極であって、画素領域101bbの略全面に
わたって形成されている。ここで、TFTl08の表面
側には、シリコン酸化膜からなる下層側層間絶縁膜11
3が推積されており、それには第1の接続孔113aと
第2の接続孔113bとが開口されている。そのうちの
第1の接続孔113aを介してアルミニウム層からなる
データ線102aがソース104に導電接続している。
一方、第2の接続孔113bを介しては、画素電極10
6がドレイン107に導電接続している。さらに、透明
基板109の表面側に、シリコン酸化膜からなる上層側
層間絶縁膜115が形成されており、その表面側にモリ
ブデンシリサイド層116bbが形成されている。ここ
で、モリブデンシリサイド層116bbは、上層側層間
絶縁膜115の接続孔115aを介して画素電極106
に導電接続しており、この接続孔115aは、TFTl
08が形成されていない平坦な領域108aとして、画
素領域102bbにおけるTFTl08の形成位置とは
対角の位置に形成されている。このため、モリブデンシ
リサイド層116bbは、画素電極106の平坦領域に
導電接続している。
【0111】さらに、本例の液晶表示装置においては、
ゲート電極105が、多結晶シリコン層に1×1020
/cm3以下のリンを拡散した厚さが1500オングス
トローム以下の下層側ゲート電極層105aと、厚さが
2000オングストローム以下のモリブデンシリサイド
層で構成された上層側ゲート電極層105bとの2層構
造になっている。このような2層構造のゲート電極は、
まず、多結晶シリコン膜を1000オングストロームの
厚さに形成した後に、それに酸素および窒素雰囲気中で
オキシ塩化リンを用いて850°Cの温度条件で拡散し
て下層側ゲート電極層105aを形成した後に、200
0オングストロームのモリブデンシリサイド層をスパッ
タ形成して上層側ゲート電極層105bを積層したもの
を、CF4−O2系のガスを用いてドライエッチングした
ものである。ここで、上層側ゲート電極105bを構成
するモリブデンシリサイドの組成式をMoSixで表し
たときに、Xの値については、2.0〜3.5に設定す
ることが好ましく、この範囲よりも大きな値の場合に
は、抵抗値が大きくなり、2.5近傍であることがクラ
ックの発生を防止するのに適している。なお、モリブデ
ンシリサイドに代えて、タングステンシリサイドやチタ
ンシリサイドも採用できる。
【0112】このような構成の本例の液晶表示装置にお
いては、各モリブデンシリサイド層116bb・・・を
ブラックマトリクス116として利用するため、透明基
板109の側に構成されたアクティブマトリクス基板の
側と、対向基板の側とを対向させるときに、モリブデン
シリサイド層116bbが対向基板側ブラックマトリク
スの位置合わせにおけるマージンとなって、位置合わせ
精度が問題にならない。また、モリブデンシリサイド層
116bbの電位は、画素電極106と同じ電位が印加
された状態にあるため、液晶の配向状態を乱すことがな
いので、高い表示品質が得られる。また、ブラックマト
リクス116は、画素毎に電気的に独立した状態にある
ため、画素領域101bbにおいて、モリブデンシリサ
イド層116bbとデータ線102aとが短絡状態にあ
っても、表示の点欠陥に止まる。
【0113】また、本例の液晶表示装置においては、ゲ
ート電極105が、多結晶シリコン層にリンを拡散した
厚さが1500オングストローム以下の下層側ゲート電
極層105aと、厚さが2000オングストローム以下
のモリブデンシリサイド層で構成された上層側ゲート電
極層105bとのポリサイド構造を採用しながらも、そ
れらの膜厚および不純物導入量を最適化して、クラック
の発生を防止しているので、ゲート電極105およびゲ
ート線103a、103bの低抵抗化を実現している。
また、下層側層間絶縁膜113および上層側層間絶縁膜
115に割れなどが発生することも防止できる。
【0114】また、本例においては、上層側層間絶縁膜
115の表面側は、TFTl08の形状が反映されて凹
凸を有しているが、上層側層間絶縁膜115の接続孔1
15aは、TFTl08が形成されていない平坦な領域
108aとして、画素領域102bbにおけるTFTl
08の形成位置とは対角の位置に形成されているため、
モリブデンシリサイド層116bbと画素電極106と
のコンタクトの信頼性が高い。
【0115】(実施例11)図24は、本発明の実施例
11に係る液晶表示装置に用いたアクティブマトリクス
基板の一部を示す概略平面図、図25は、そのXI−X
I線における断面図である。ここで、図18および図1
9に示した実施例8に係る液晶表示装置と対応する槻能
を有する部分については同符号を付して、それらの詳細
な説明を省略する。
【0116】本例の液晶表示装置においても、画素領域
201bbにおいて、透明基板209の表面側に形成さ
れた多結晶シリコン層210に、チャネル領域211を
除いて、n型の不純物としてのリンが導入されて、ソー
ス204およびドレイン207が形成されている。この
TFT208の表面側には、シリコン酸化膜からなる下
層側層間絶縁膜213が推積されており、それには第1
の接続孔213aと第2の接続孔213bとが開口され
ている。そのうちの第1の接続孔213aを介してデー
タ線202aがソース204に導電接続している。
【0117】一方、第2の接続孔213bを介しては、
耐酸性を有する金属配線層としてのクロム層からなる積
み上げ電極層214がドレイン207に導電接続してい
る。ここで、接続孔213bの形成位置と、接続孔21
5aの形成位置との関係は、接続孔215aが接続孔2
13bとゲート電極205との間に位置している。
【0118】また、本例の液晶表示装置においては、上
層側層間絶縁膜215の表面側であって画素電極206
の下層側には、遮光性および導電性を備えるモリブデン
シリサイド層216bb(導電性遮光層)が形成されて
おり、このモリブデンシリサイド層216bbは、画素
領域201bbと、それに隣接する画素領域201a
b、201ba、201bc、201cbとの境界領域
において、その外端縁216xがデータ線202a、2
02bおよびゲート線203a、203bの直上に位置
するように形成されて、しかも、画素電極206の外端
縁206xと一致している。ここで、モリブデンシリサ
イド層216bbのような導電性遮光層は、いずれの画
素領域にも同様に形成されているが、隣接する画素領域
201ab、201ba、201cb、201bcのい
ずれのモリブデンシリサイド層216ab、216b
a、216cb、216bcの外端縁216xとも、モ
リブデンシリサイド層216bbは、データ線202
a、202bおよびゲート線203a、203bの直上
位置で絶縁分離された状態にある。
【0119】さらに、本例の液晶表示装置において、透
明基板209の表面側には、アクティブマトリクスアレ
イを駆動するための駆動回路も、図26および図27に
示すようなCMOS回路をもって形成されている。ここ
で、図26は駆動回路のCMOS回路の断面図、図27
はその平面図である。
【0120】これらの図において、nチャネル型TFT
410およびpチャネル型TFT420は、アクティブ
マトリクス側と同時形成されていくが、アクティブマト
リクス側において、ゲート電極205、データ線202
aおよび画素電極206が、それぞれの層間に下層側層
間絶縁膜213または上層側層間絶縁膜215を有して
いることを利用して、駆動回路側にも多層配線構造が構
成されている。すなわち、駆動回路側とアクティブマト
リクス側とは、駆動回路側ゲート電極441、駆動回路
側ゲート電極配線層442および下層側層間絶縁膜21
3の形成工程までは、それぞれの工程を援用し合って形
成し、その後は、駆動回路側のソース線411、421
を形成した後に、上層側屠間絶縁膜215を形成する。
そして、上層側層間絶縁膜215および下層側層間絶縁
膜213に対して接続孔415a、415bを形成し、
これらの接続孔415a、415bを介して、アルミニ
ウム配線層430をnチャネル型TFT410およびpチ
ャネル型TFT420のドレイン417、427に導電
接続するようにしてある。なお、アルミニウム配線層4
30の表面側に形成されているのは、表面保護層230
である。
【0121】このような構成の本例の液晶表示装置にお
いても、各モリブデンシリサイド層216bb・・・を
ブラックマトリクスとして利用するため、実施例8に係
る液晶表示装置と同様な効果を奏するのに加えて、以下
の効果も奏する。すなわち、アクティブマトリクス側に
おいて、ゲート電極205、データ線202aおよび画
素電極206が、それぞれの層間に下層側層間絶縁膜2
13または上層側層間絶縁膜215を有していることを
利用して、nチャネル型TFT410およびpチャネル型
TFT420のドレイン417、427に対するアルミ
ニウム配線層430を多層配線構造をもって形成してあ
るため、各配線層間での短絡などの問題点が発生しな
い。また、多層配線構造であるため、nチャネル型TF
T410およびpチャネル型TFT420を備えた駆動
回路を形成するのに必要な面積も小さくて済み、基板の
面積が同じであれば、画素領域を拡張でき、画素側の面
積が同じであれば、基板全体、すなわち、液晶表示装置
を小型化できる。
【0122】
【発明の効果】本発明は上記の構成要件を具備すること
により、下記の如く顕著な効果を奏するものである。
(I)遮光層は隣接するデータ線に沿って形成されると
ともに、配向の乱れの生じやすい側を太くして、乱れの
生じにくい側の幅を狭くしているため、リバースチルト
ドレイン領域を覆うことによって表示の品位を高く維持
する一方、開口率の低下を抑えることができる。
(ii)遮光層の外端縁は画素電極の外端縁と一致するよ
うにパターニングされているため、データ線に沿って形
成された遮光層の一方の側の幅と画素電極との重なり
と、データ線に沿って形成された遮光層の他方の側の幅
と画素電極との重なりとを精度よくコントロールするこ
とができる。従って、配向の乱れの生じやすい側におい
て画素電極と遮光層の重なりを大きくすることができ、
表示の品位を高くすることが可能である。
【0123】
【0124】
【0125】
【0126】
【0127】DETAILED DESCRIPTION OF THE INVENTION
[0001]
[0001] The present invention relates to a liquid crystal display device.
In particular, a block formed on the side of the active matrix substrate
The present invention relates to a structure technology of a light shielding layer such as a rack matrix.
[0002]
2. Description of the Related Art Typical flat panel displays
In the liquid crystal display device shown in FIG.
As shown, a data line (source line) for supplying an image signal
502a, 502b... And a gate for transmitting a scanning signal.
Are arranged in a grid pattern.
., Each pixel region 501aa, 501ab.
The formed transparent substrate on one side and the common electrode 533 are formed.
Liquid crystal between the other transparent substrate 530 (opposite substrate)
540 are enclosed, and the common electrode 533 and each pixel area
The pixel electrodes 515506 of 501aa, 501ab,...
And a thin film transistor (TFT) 508 therebetween.
By controlling the applied potential, the pixel regions 501aa, 501
ab... to change the alignment state of the liquid crystal
You. In such a liquid crystal display device, for example,
29, the data line 502a and the pixel electrode 506
Leakage of light from the gap (shown by arrow A)
There is a problem that the position is lowered. In addition,
Due to the influence of the electric field between the data line 502a and the pixel electrode 506.
Domain region where the alignment state of liquid crystal is disturbed
The region is generated inside the outer edge of the pixel electrode 506,
There is also the problem that display quality is reduced due to the
You. For this reason, in order to increase the vividness of the display for each pixel,
The other transparent substrate 530 on which the common electrode 533 is formed
In addition, light-shielding black corresponds to the boundary area between pixel areas.
A matrix 531 is formed, and a boundary area between the pixel areas is formed.
So that the black matrix 531 is positioned
The bright substrates 509 and 530 face each other to ensure the display quality.
ing. Here, the boundary area between each search area and the black
If there is a misalignment with Trix 531
Of the black matrix 531
The margin is given to the width and the above-mentioned misalignment occurs.
Preventing.
[0003]
However, the liquid crystal display
For display devices, large screens and high quality display
In a situation where
The width of the check matrix is expanded to have a margin
This means that the aperture ratio in the pixel area (the surface of the displayable area)
Product ratio) and hinder display quality improvement.
There is a problem. Therefore, the present inventor has proposed a matrix array.
A black matrix is also formed on the transparent substrate side with
The boundary area between pixel areas and the
Black matrix to prevent misalignment with the
Proposes that the width of the box can be set to the minimum necessary width
Is what you do. In line with this proposal, the inventor of the present application
30 and FIG. 31 as comparative examples.
1 is a liquid crystal display device shown in FIG. In these figures, the transparent substrate
The data lines 502a, 502b,.
. And the gate lines 503a, 503b.
Are arranged so that each pixel area 501aa, 501ab.
Each of these pixel regions 501aa,
Black matrix along the boundary area of 501ab ...
517 is formed. Where the black matrix
517, for example, in the pixel region 501bb,
Source 504, gate to which data line 502a is conductively connected
A gate electrode 505 and a pixel to which the line 503a is conductively connected;
The electrode 506 is constituted by a drain 507 that is conductively connected.
The interlayer insulating films 513 and 51 are provided on the surface side of the TFT 508 thus formed.
5, the data line 502a and the gate
Insulated from both line 503a and pixel electrode 506
It is in the state that was done. In a liquid crystal display device having such a configuration,
In other words, a mark unnecessary for the width of the black matrix 517
Even if no gin is provided, each pixel area and black matrix
517 can be aligned with high accuracy,
The aperture ratio of the device is not sacrificed. However,
This liquid crystal display device has the following new problems
There is. The black matrix 517 has any potential
Is not applied and is in a floating state,
Depending on the operation state of the liquid crystal display device, the black matrix
The potential of the pixel 517 fluctuates.
Exists between the pole 506 and the common electrode of the transparent substrate on the other side.
The alignment of the liquid crystal is disturbed and the display quality is reduced.
I will. In addition, any of the pixel regions 501aa and 501ab
Are also common.
Therefore, for example, the black matrix 517
501bb pixel electrode 506, data lines 502a and 50b
2b or gate line 503a, 503b, etc.
In such a case, the display of the entire liquid crystal display device becomes defective.
[0004]
SUMMARY OF THE INVENTION The present invention provides two
Image defined by two data lines and two gate lines
A pixel region and the gate line and the data in the pixel region.
Transistor connected to line and connected to said transistor
Along with the two data lines.
ConductivityA light-shielding layer is arranged respectively, and the two
Placed along one of the data linesConductive
sexThe width of the light shielding layer is arranged along the other data lineGuidance
ElectricalThicker than the width of the light shielding layer, andThe conductive light-shielding layer is
While being formed on the pixel electrode, the conductive light-shielding layer and
Pattern the outer edge with the pixel electrode using the same mask.
DoSaidConductivityThe outer edge of the light-shielding layer is
It is characterized by being coincident with the outer edge.
According to the present invention, two data lines and two data lines are provided on a substrate.
And a pixel region defined by the gate lines of
The pixel area is formed along the two data lines.
A light-shielding layer, and the light-shielding layer covers the two data lines.
The width of the light shielding layer arranged along one of the data lines is
Thicker than the width of the light shielding layer arranged along the other data line
It is characterized by that.
[0006]
[0007]
[0008]
[0009]
[0010]
[0011]
[0012]
[0013]
[0014]
[0015]
[0016]
[0017]
[0018]
(Embodiment 1) FIG. 1 shows an embodiment of the present invention.
Part of the matrix array of the liquid crystal display device according to the first embodiment
FIG. 2 is a cross-sectional view taken along the line II.
You.
In the liquid crystal display device of the present embodiment, as shown in FIG.
As shown, the vertical data lines 102a, 102b,.
(Signal line) and horizontal gate lines 103a, 103
b ... (scanning lines) are arranged in a grid pattern and between them
The pixel regions 101aa, 101ab, 101ac, 1
.. Are defined.
Hereinafter, the pixel area 101bb (first pixel area)
The structure will be described with reference to (area) as an example. Where the pixel
The region 101bb includes pixel regions 101ab, 101ba,
101cb and 101bc (second pixel area) are adjacent
The data line 102a is connected to the pixel area 101bb.
The source 104 and the gate line 103b are electrically connected.
Gate electrode 105 and pixel electrode 106
The TFT 107 is constituted by the drain 107 which follows.
ing. Here, the pixel electrode 106 is made of a transparent material made of ITO.
A bright electrode, covering substantially the entire surface of the pixel area 101bb.
It is formed.
The sectional structure of the TFT 108 is shown in FIG.
As described above, the transparent substrate 109 supporting the entire liquid crystal display device
A polycrystalline silicon layer 110 is formed on the surface side of
The polycrystalline silicon layer 110 includes an intrinsic polycrystalline silicon.
N-type impurities except for the channel region 111 which is a
Phosphorus as a material is introduced, and the sauce 104 and the drain are introduced.
In 107 is formed. Here, the introduction of phosphorus
The gate electrode formed on the surface side of the polycrystalline silicon layer 110
Using the gate electrode 105 on the extreme oxide film 112 as a mask
By utilizing ion implantation, the source 104 and
Drain 107 is performed so that it is self-aligned.
You. On the front side of this TFT 108, a silicon oxide film
And a lower interlayer insulating film 113 made of
Has a first connection hole 113a and a second connection hole 113b.
It is open. Through the first connection hole 113a,
And a low-resistance metal layer such as an aluminum layer or
The data line 102a made of an alloy layer containing aluminum is
It is conductively connected to the source 104. On the other hand, the second connection hole
The pixel electrode 106 is connected to the drain 107
Is conductively connected to
Further, in this liquid crystal display device, the transparency is
An upper interlayer insulating film 115 on the surface side of the bright substrate 109;
A light-blocking and conductive clip formed on the surface
It has a ROM layer 116bb (conductive light-shielding layer). here,
The chrome layer 116bb has a T
A position diagonal to the area where the FTl08 is formed, that is, the pixel area
Area 101bb and pixel areas 101ab, 101ac, 10
1bc at the end in contact with the upper interlayer insulating film
Conduction to the pixel electrode 106 through the connection hole 115a
Connected. Further, the chrome layer 116bb is
The edge 116x is the pixel region 101bb and the pixel region 101a
b, 101ba, 101cb, border area with 101bc
Area, that is, the data lines 102a and 102b and the gate
Lines 103a and 103b.
Data lines 102a and 102b and gate lines
103a and 103b via an interlayer insulating film 113115
And are insulated and separated. Further, the chrome layer 116
The conductive light-shielding layer such as bb is applied to any pixel region.
Are formed in the same way, but all of them
It is in a state of being insulated and separated from the ROM layer. For example,
Outer edge 116x of the chrome layer 116bb and the chrome layer 116a
b, 116ba, 116cb, outer edge 11 of 116bc
6x means the data lines 102a and 102b and the gate line
In a state of being insulated and separated just above 103a and 103b
is there. Therefore, any chromium layer, for example, chrome layer
116bb is a pixel area 101ab, 101ba, 101
Each of the cb and 101cc pixel electrodes is insulated and separated
, The same pixel region 10
A potential may be applied from the 1bb pixel electrode 106.
However, no potential is applied from the pixel electrodes in other pixel areas.
Is in a bad state. In addition, substantially the entire front surface side of the data line 102a is
The body is composed of an interlayer insulating film 115 and chromium layers 116bb, 116
ba is covered with the end of the data line 102a.
The applied potential has an effect on the liquid crystal on the surface side.
It is not so. The chrome layer 116bb
Has a large overlapping area on the side of the gate line 103a in the previous stage.
The chrome layer 116bb is formed on the pixel electrode 1
06, it forms a storage capacitor
In state.
In this embodiment, in addition to the matrix array,
Substrate 10 on which black matrix 116 is also formed
9 and the other on which the color filter and the common electrode are formed
The liquid crystal is sealed between the transparent substrate (not shown) on the side,
A liquid crystal display device is configured. Then, the data line 102
a, 102b... and gate lines 103a, 103b
... with common electrodes and each
By controlling the potential generated between the pixel electrode 106 and the
Change the alignment state of liquid crystal in each area to display information
Has become.
Here, in the conventional liquid crystal display device,
The transparent substrate on which the common electrode is formed
A black matrix corresponding to the boundary area of the pixel area is
However, in the liquid crystal display device of this example,
ROM dust, for example, chrome layer 116bb
It is formed in the boundary area between 1bb and the surrounding pixel area
Utilizing that, each chrome layer 116bb, 116ab,
116ba, 116cb, 116cc ... black
A common electrode was formed for use as a matrix
A black matrix must be formed on the transparent substrate side.
No need. Therefore, two transparent substrates are paired as in the related art.
Orientation, the boundary area of each pixel area and the black mat
Doesn't matter the accuracy of alignment with Rix 116
In this case, the width of the black matrix 116 is
Field regions, that is, the data lines 102a, 102b,...
And the width of the gate lines 103a, 103b, etc.
And can be set to the minimum width. Therefore, liquid crystal display devices
The aperture ratio can be improved.
The chrome layer 116bb is connected to the data line 1
02a, 102b, gate lines 103a, 103b and
Adjacent pixel areas 101ab, 101ba, 101c
b, one of which is insulated from the pixel electrode 101bc
Therefore, the pixel electrode 106 of the same pixel region 101bb is electrically conductive.
Because of the connection, the potential of the chrome layer 116bb
Regardless of the operation state of the display device, the pixel electrode 106 is always
In this state, the same potential as that of the above is applied. Hence the chrome layer
The potential of 116 bb in the pixel region 101 bb
Of liquid crystal existing between the elementary electrode 106 and the common electrode
Since the state is not disturbed, high display quality can be obtained. Ma
In addition, the black matrix 116 includes a pixel region 101bb.
Chromium layer 1 electrically independent for each pixel area
16bb ...
For example, in the pixel region 101bb, the chrome layer 116bb
And the data line 102a are in a short-circuit state,
Only the area 101bb cannot be displayed, that is, its influence
Is a point defect on the display.
High reliability.
(Embodiment 2) FIG. 3 shows Embodiment 2 of the present invention.
Plane showing a part of a matrix array of such a liquid crystal display device
FIG. 4 is a sectional view taken along line II-II.
Here, each part corresponds to the liquid crystal display device according to the first embodiment.
Parts having the same functions are given the same reference
The detailed description of is omitted.
In the liquid crystal display device according to this embodiment,
, The vertical data lines 102a, 102b. ...
And the horizontal gate lines 103a, 103b,...
Each pixel region 101a which is wired and formed in a grid pattern and defined.
a, 101ab, 101ac, 101ba, 101bb
.. Among the pixel regions 101bb (first
In the pixel area), the TF
Tl08 has been formed, and a silicon
A lower interlayer insulating film 113 made of a silicon oxide film is deposited.
ing. Then, the data is passed through the first connection hole 113a.
The power line 102 a is conductively connected to the source 104. Further
In addition, an upper interlayer insulating film 115 is also formed on the surface side thereof.
The first and upper interlayer insulating films 11
Through a connection hole 115a penetrating through 3115, the light shielding property and
And conductive chrome layer 116bb (conductive
Layer) is conductively connected to the drain 107. And de
Pixel electrode 1 to which a potential is to be applied via the rain 107
06 is formed on the surface side of the upper interlayer insulating film 115.
It is conductively connected to the chrome layer 116bb. Where
The memory layer 116bb has the outer edge 11
6x is a pixel area 101bb and a pixel area adjacent thereto
101ab, 101ba 101cb, 101cb (second
Pixel region), that is, the data line 102
a, 102b and gate lines 103a, 103b
Are formed just above the area.
Data lines 102a and 102b and gate lines 103a,
Insulated from 103b by interlayer insulating film 113115
It is in the state that was done. In addition, like the chrome layer 116bb
A conductive opaque layer is a chrome layer 11 in any pixel area.
6ab, 116ba ...
The shifted chrome layer is also insulated from the chrome layer in the adjacent pixel area
In a separated state. For example, the chrome layer 116bb
Are the pixel regions 101ab, 101ba, 101bc, 1
01cb insulated from each pixel electrode 106
You. For this reason, the same pixel region
The potential is applied only through the 101bb pixel electrode 106.
In a state of being Then, the front side of the data line 102a
Are the interlayer insulating film 115 and the chromium layers 116bb, 11
Covered by the end of 6ba and applied to data line 102a
The applied potential may affect the liquid crystal on the surface side
Not to be.
In the liquid crystal display device having such a configuration,
Also, as in the liquid crystal display device according to the first embodiment, the transparent substrate 1
09, in addition to the matrix array, each pixel area
The black matrix 116 corresponds to the boundary area of the region.
The width of the black matrix 116 is required.
Since the width can be set to the minimum required, the LCD
High aperture ratio. The chrome layer 116bb is the same
It is conductively connected only to the pixel electrode 106 in the pixel region 101bb.
Irrespective of the operation state of the liquid crystal display device,
The same potential as the potential of the pixel electrode 106 is applied to the ROM layer 116bb.
Is applied, and the potential of the chrome layer 116bb is
Of the liquid crystal existing between the pixel electrode 106 and the common electrode.
It does not disturb the alignment state. Also, any chrome layer
Since each pixel area is electrically independent, one pixel area
In the region 101bb, the chromium layer and the data line are short.
The effect is limited to display point defects
Therefore, the reliability of the liquid crystal display device remains high.
(Embodiment 3) FIG. 5 shows Embodiment 3 of the present invention.
Plane showing a part of a matrix array of such a liquid crystal display device
FIG. 6 is a sectional view taken along line III-III.
You. Here, each part of the liquid crystal display device according to the first embodiment was
The parts having the corresponding functions are denoted by the same reference numerals.
A detailed description of these will be omitted.
In the liquid crystal display device according to this embodiment,
Also, for example, the pixel region 101bb (first pixel region)
In the same manner as in Example 1, the surface of the transparent substrate 109
The data line 102a is connected to the TFT 108 formed on the side.
Through the connection hole 113a of the lower interlayer insulating film 113.
While the pixel electrode 106 is conductively connected to the source 104.
Conducted to the drain 107 via the upper interlayer insulating film 113b
Electrical connection is established. The pixel electrode 106 has an upper layer side.
Chromium layer 116 formed on the surface side of interlayer insulating film 115
bb is conductively connected via the connection hole 115a.
In this example, the chrome layer 116bb is
Of the data line 102a and the gate line 1
03a, the adjacent pixel areas 101ba, 101b
It extends to the inside of cb. On the other hand, the pixel region 10
Boundary between pixel regions 101bc and 101ab in 1bb
The chromium layer 116bb is formed on the boundary region side.
The chrome layer 116bb is L-shaped on the adjacent border area
Is presented. Then, the image in the pixel region 101bb is
The pixel region 101 is located on the boundary region side with the element region 101bc.
The end of the chrome layer 116bc formed on the bc is a data line.
102b, to the inside of the pixel area 101bb.
It is stretched. Also, the pixels in the pixel region 101bb
The pixel region 101a is located on the boundary region side with the region 101ab.
The end of the chrome layer 116ab formed on the gate line 1b
Extend beyond 03b to inside pixel area 101bb
Have been. As a result, the pixel area 101bb itself
The chrome layer 116bb formed corresponding to the body
Formed corresponding to the pixel regions 101bc and 101ab
Formed by the chrome layers 116bc and 116ab
It is in the state that was done.
In this embodiment, these chromium layers 116
bb, 116bc, 116ab,...
1bb ...
Chrome layers 116bb...
Used as 16.
For this reason, in the liquid crystal display device of this embodiment,
As in Example 1, the aperture ratio of the liquid crystal display device was increased.
And the black matrix 116
The liquid crystal is not in the floating state,
Don't do it. Further, the black matrix 116
Chrome layers 116bb, 116b electrically independent for each region
c, 116ab ...
One of the layers 116bb, 116bc, 116ab...
The effect of the short circuit in the pixel area is limited to a point defect in display.
Further, in the present embodiment, the first embodiment and
Unlike the liquid crystal display device of the second embodiment, the chrome layer 116b
The ends of b, 116bc, 116ab...
.. And the gate lines 103a,
103b... Are arranged close to each other over a wide area
Not in. Therefore, the black matrix 116 is formed.
Chrome layer 11 with normal accuracy
6bb, 116bc, 116ab...
They do not short circuit each other. Further, pixel area 1
06 is formed on the surface of the interlayer insulating film 113 and has a chromium layer.
116bb, 116bc, 116ab ... are interlayer insulation
It is formed on the surface of the film 115. That is, the pixel area
Region 106 and a chrome layer 116bb in an adjacent pixel region,
Are formed on different layers.
Are short-circuited even if they are placed close to each other.
There is no problem. Therefore, each pixel area is electrically independent.
Chrome layer 116bb, 116bc, 116ab ...
Easy formation of the black matrix 116
Can be.
In the third embodiment, adjacent pixels
Of the boundary area with the adjacent area
Chromium layers 116bb, 116bc as an electric light shielding layer,
116ab ..., this chrome layer and the other two
The chrome layer of the adjacent pixel area on one border area side
Pixel area is divided from each adjacent pixel area
FIG. 7 shows a modification of the third embodiment.
As described above, the black matrix 116 is
To the two opposing boundary areas
Chromium layers 118ab, 118bc as an electric light shielding layer,
.. 119ab, 119bc... For each adjacent pixel region.
It may be formed by changing the direction to which it belongs. this
In the case, each chrome layer 118ab, 118bc, 119
ab, 119bc... are indicated by “→” in the figure, respectively.
Pixel areas 101aa, 101ab, 101ac
.. Are electrically connected to the pixel electrodes.
Here, each element constituting the liquid crystal display device is
The shape, structure, material, etc. of the liquid crystal display
Should be set to predetermined conditions depending on the size, application, etc.
It is of a nature and without limitation.
In any of the embodiments, the black
Using a chrome layer for the conductive light-shielding layer that composes the matrix
However, there is no limitation on the material,
Material, such as titanium or aluminum
Metal layer, silicon layer, molybdenum silicide or tungsten
Use of silicide compounds such as silicide
Can also be.
(Embodiment 4) FIG. 8 shows Embodiment 4 of the present invention.
Of the active matrix substrate used in such a liquid crystal display device
FIG. 9 is a schematic plan view showing a part thereof, and FIG.
FIG.
In the liquid crystal display device of this embodiment, Embodiment 1
In the same manner as the liquid crystal display device according to
2a, 202b (signal line) and horizontal gate
.. (Scan lines) are arranged in a grid pattern.
And each pixel area 201aa, 201a
b, 201ac... are defined, and
Taking the element region 201bb (first pixel region) as an example,
The structure of will be described. Here, the counter substrate 230 shown in FIG.
Color filter to enable color display
232, common electrode 233 and counter substrate side alignment film 234
Are formed. The counter substrate 230 has a pair
A substrate-side black matrix 231 is formed.
However, in the liquid crystal display device of this example, as described later,
Black matrix on the active matrix substrate side
Are formed, and the opposite substrate-side black matrix 23 is formed.
1 is a black matrix on the side of the active matrix substrate.
It is provided for the purpose of complementing the market.
As shown in FIG. 8, the pixel region 201bb
(First pixel region) includes pixel regions 201ab and 201b.
a, 201cb, 201bc (second pixel area) are adjacent
In the pixel region 201bb, the data line 2
02a is conductively connected to the source 204 and the gate line 203b
Gate electrode 205 and pixel electrode 206 which are conductively connected
Are conductively connected to each other to form a TFT 208
Is configured. Here, the pixel electrode 206 is electrically conductive.
Transparent electrode made of ITO and light-transmitting material
And is formed over substantially the entire surface of the pixel region 201bb
And its ends are connected to the data lines 202a, 202b and
And the gate lines 203a, 203b
Has been extended. Then, any pixel electrode 206 is in front of it.
It has a large overlapping area on the side of the step gate line 203a.
You.
The sectional structure of the TFT 208 is shown in FIG.
As described above, the transparent substrate 209 supporting the entire liquid crystal display device
A polycrystalline silicon layer 210 is formed on the surface side of
The polycrystalline silicon layer 210 includes an intrinsic polycrystalline silicon.
N-type impurities except for the channel region 211 which is a
Source 204 and dray
207 is formed. The front side of this TFT 208
The lower interlayer insulating film 213 made of a silicon oxide film
Are piled up, and the first connection hole 213a is opened.
Through the first connection hole 213a.
Data line 202a made of an aluminum layer is electrically connected to the source 204.
Connected.
Further, in the liquid crystal display device of this embodiment,
An upper interlayer insulating film is formed on the surface of the lower interlayer insulating film 213.
215 are formed, and the upper interlayer insulating film 215 is formed.
And a second connection hole 215 in the lower interlayer insulating film 213.
a is open. Then, the second connection hole 215a is
The pixel electrode 206 is conductively connected to the drain 207 through
I have. Here, the pixel electrode 206 is provided in the pixel region 201bb.
And pixel regions 201ab, 201ba,
01bc, 201cb, at the outer end thereof
The edge 206x is connected to the data lines 202a and 202b and the gate.
It is formed so as to be located directly above the lines 203a and 203b.
ing.
In the liquid crystal display device of this embodiment, the upper
The pixel electrode 206 on the surface side of the layer-side interlayer insulating film 215
Molybdenum with light-shielding and conductive properties
The silicide layer 216bb (conductive light-shielding layer) is formed
The molybdenum silicide layer 216bb is
Region 201bb and its adjacent pixel region 201a
b, 201ba, 201cb, border area with 201bc
, The outer edges 216x of the data lines 202a,
02b and immediately above the gate lines 203a and 203b
And the outer edge of the pixel electrode 206
Coincides with edge 206x. Where molybdenum silisa
The conductive light-shielding layer such as the guide layer 216bb
The pixel region is formed in the same manner, but the adjacent pixel region
201ab, 201ba, 201cb, 201bc
Misaligned molybdenum silicide layers 216ab, 216b
a, 216 cb, 216 bc
The ribden silicide layer 216bb is connected to the data line 202.
a, 202b and immediately above the gate lines 203a, 203b
It is in a state of insulation separation at the position. Therefore, molybdenum
The silicide layer 216bb is formed in the same pixel region 201bb.
Even when a potential is applied from the pixel electrode 206,
In a state where no electric potential is applied from the pixel electrodes in other pixel areas
is there. In addition, substantially the entire front side of the data line 202a is a layer
Inter-layer insulating film 215, molybdenum silicide layer 216bb,
216 ba and the end of the pixel electrode 206
The potential applied to the data line 202a
Has no effect on the liquid crystal on the surface side
It has become.
With such a configuration, the transparent substrate 209
The active matrix formed on the surface side of the
The electrode 206 and the molybdenum silicide layer 216bb
With the alignment side 220 formed on the front side,
Liquid crystal is filled in between 30 and 30 by utilizing the orientation of liquid crystal.
Can be displayed.
In the liquid crystal display device having such a configuration,
Are the molybdenum silicide layers 216bb, 216a
b, 216ba...
Data lines and gate lines
If so, a black matrix is placed on the side of the counter substrate 230.
Not required, or if data lines or gate lines
If it does not have a light shielding property, the counter substrate side bra shown in FIG.
Just form complementary like the matrix 231
Alignment when facing two transparent substrates
Considering accuracy, black matrix 216 or facing
Unnecessarily widening the width of the substrate-side black matrix 231
Need not be. Here, each molybdenum silicide layer 21
6bb, 216ab... Correspond to the pixel regions 201bb, 20
1ab ‥, which is formed on the front side of the transparent substrate 209
The accuracy of the positional relationship is high because
2a, 202b... And gate lines 203a, 203
It can be set to the minimum width according to the width such as b
Thus, the aperture ratio of the liquid crystal display device can be increased. Ma
In addition, the potential of the molybdenum silicide layer 216bb is always
The same potential as that of the pixel electrode 206 is being applied.
Therefore, the potential of the molybdenum silicide layer 216bb is
High display quality can be obtained because the orientation state is not disturbed.
You.
In addition, the pixel electrode 206 and the black mask
If any of Trix 216 acts as an electrode,
The outer peripheral area of the element electrode 206 and the black matrix 216
These voltages can be matched with the outer
The alignment of the liquid crystal is disturbed by the potential wrap around
Area (reverse tilt domain area)
It can be reliably covered with Trix 216. In addition,
The rack matrix 216 is electrically independent for each pixel area
Of the molybdenum silicide layers 216bb.
Therefore, for example, the pixel region 201
bb, the molybdenum silicide layer 216bb and the
Even if the data line 202a is short-circuited,
Since only the point defect of 201bb is detected,
High reliability.
Further, as the definition of the liquid crystal display device becomes higher,
Since the pixel region 201bb is miniaturized,
The display capacitance in the region 201bb decreases,
Configure high TFT 208 to reduce leakage current
Also, the display voltage decreases during the non-selection period of the gate line 203b.
However, the display holding characteristics tend to be low. Only
However, in the liquid crystal display device of the present example, the pixel electrode 2
06 is located above the previous gate line 203a,
A charge storage capacitor is formed between them. For this reason,
During the selection period of the pixel region 201bb, the previous gate line 2
03a is a non-selection period, and a reference potential is applied to the gate line 203a.
Is applied to the charge storage capacitor,
Is stored in the pixel region 201bb to hold the liquid crystal applied voltage.
It can also improve the performance.
Next, the region shown in FIGS.
Of the liquid crystal display device of this example with reference to the left area of
A part of the fabrication method will be described. FIGS. 10A to 10C show the book
FIG. 7 is a process cross-sectional view showing a part of the method for manufacturing the example liquid crystal display device.
is there.
Here, as shown in FIG.
In the process until the TFT 208 is formed on the substrate 209
For this, well-known methods can be adopted.
Is omitted, but after forming the TFT 208, first,
A layer-side interlayer insulating film 213 is formed. Next, the first connection
A hole 213a is formed, and a
Data line 202a, and connect the data line 202a to a TFT.
A conductive connection is made to the source 204 at 208. Next, the lower side
An upper interlayer insulating film 215 is formed on the surface of the interlayer insulating film 213.
After the formation, a second contact is made to this upper interlayer insulating film 215.
A connection hole 215a is formed.
Next, a molybdenum silicide layer is deposited.
After that, as shown in FIG.
Then, a molybdenum silicide layer 216a is formed.
In this state, the molybdenum silicide layer 216a
Corresponds to the pattern constituting the black matrix 216.
It is not in the state patterned by.
Next, the molybdenum silicide layer 216a
After the ITO layer 206a is formed on the surface side of
The TO layer 206a is patterned, as shown in FIG.
As described above, the pixel electrode 206 is formed. Then the pixel
The mask used for patterning the electrode 206 is
The pixel electrode 206 itself can be used as a mask
To pattern the molybdenum silicide layer 216a
The molybdenum that should constitute the black matrix 216
A silicide layer 216bb is formed. Thus, the pixel
The electrode 206 and the molybdenum silicide layer 216bb
In the patterning process for the lower layer,
The outer edge of the upper layer or the putter of the upper layer
Patterning using the mask used for
U.
As a result, the outer edge 206 of the pixel electrode 206
x and the outer edge 216x of the molybdenum silicide layer 216bb
And all of them are located immediately above the data line 202a.
Structure. In addition, about the following process, a well-known process
Since the process can be adopted, the description is omitted.
As described above, the liquid crystal display device according to this embodiment
According to the manufacturing method, the pixel electrode 206 is formed by patterning.
When molybdenum silicide layer is
216a and the lower side is protected. For this reason,
A chlorine-based etchant is used to pattern the ITO layer 206a.
When chanting is used, the upper interlayer insulating film 215
Even if there are pits, etc.
A data line 202a composed of a certain aluminum layer is damaged.
Never be. Therefore, the data line 202a is disconnected.
Does not occur, improving the reliability of the liquid crystal display device.
You.
Note that the region shown in FIGS.
Of these, the process cross-sectional view shown in the right area
This is a modified example.
That is, as shown in FIG.
In the inside of the second connection hole 215a, molybdenum silicide
The layer 216a is left. Therefore, FIG.
As shown in (c), after forming the pixel electrode 206,
The pixel electrode 206 made of an ITO layer is molybdenum
Drain made of silicon through silicide layer 216bb
Since the conductive connection is made to the
When the pole 206 and the drain region 107 are directly connected,
Compared to the case, the contact resistance there can also be reduced,
The display quality can be improved.
It should be noted that the left region and the left region in FIGS.
And formed by the manufacturing method shown on either side of the right area
In the active matrix substrate as well, the pixel region 206 is black.
The structure on the upper layer side of the matrix 216
The pixel region 206 and the black matrix 216
It is also possible to adopt a structure in which the upper limit relation is reversed.
(Embodiment 5) FIG. 11 shows Embodiment 5 of the present invention.
Matrix substrate used in a liquid crystal display device according to the present invention
FIG. 12 is a schematic plan view showing a part of
FIG. Here, the embodiment shown in FIGS.
It has a function corresponding to each part of the liquid crystal display device according to Example 4.
The same reference numerals are used for the parts that
Is omitted.
In the liquid crystal display device of this embodiment, the pixel region
201bb (first pixel area) includes a pixel area 201a
b, 201ba, 201cb, 201bc (the second pixel
Areas) are adjacent. Here, the pixel region 201bb
Are the source 204, the gate electrode 205 and the drain 2
07 constitutes a TFT 208.
On the front side of the FT 208, a lower layer made of a silicon oxide film
A side interlayer insulating film 213 is deposited. This lower layer
The insulating film 213 has a first connection hole 213a and a second contact hole 213a.
The connection hole 213b is opened, and the first connection hole 21
3a, a data line 202 made of an aluminum layer
a is conductively connected to the source 204, and the second connection hole 213b
The pixel electrode 206 made of an ITO layer is drained through
207 is conductively connected.
Here, the pixel electrode 206 is connected to the pixel region 20.
1bb and the pixel regions 201ab and 201 adjacent thereto.
ba, 201bc, and 201cb.
And its outer edge 206x is connected to the data line 202.
a, 202b and gate lines 203a, 203b
Inside from position. Also, in the liquid crystal display device of this example,
However, the light shielding property and the conductivity are provided on the surface side of the pixel electrode 206.
Molybdenum silicide layer 216bb (conductive shade)
Layer), and the molybdenum silicide layer 216bb
Also, the pixel region 201bb and the pixel region 2 adjacent thereto
01ab, 201ba, 201bc, 201cb
Formed near the boundary region, and its outer edge 216x
Are the data lines 202a and 202b and the gate line 203
a, 203b, the pixel electrode 2
06 and the outer edge 206x. Where molybd
Regarding the width of the densilicide layer 216bb, the pixel region
201bb on the side where the alignment of the liquid crystal is likely to be disordered
It is possible to increase the width and narrow the width on the side where disturbance is less likely to occur.
preferable. Therefore, in the liquid crystal display device of this example, the data
Of the data line 202a on the side of the data line 202a.
The reverse tilt domain region where the alignment of the liquid crystal is disturbed.
The molybdenum silicide layer 216bb
The width W1 on the side of the data line 202a is
Set to be thicker than the width W2 on the side
Even if a tilt occurs, the reverse tilt domain
To maintain high display quality by covering the area.
On the other hand, the reduction of the aperture ratio is minimized.
In the liquid crystal display device having such a configuration,
, Each molybdenum silicide layer 216bb.
Of the transparent substrate 209 for use as a
Opposed to the side of the active matrix substrate configured on the side
When facing the substrate 230 side, the molybdenum silicon
The side layer 216bb is the counter substrate side black matrix 2
31 is the margin for the alignment,
Accuracy does not matter. Also, molybdenum silicide
The potential of the layer 216bb is the same as that of the pixel electrode 206.
In the applied state, it is not possible to disturb the alignment state of the liquid crystal.
Since there is no display quality, high display quality can be obtained. Also, black
Trix 216 is a mode that is electrically independent for each pixel.
Are constituted by the riben silicide layers 216bb.
In the pixel region 201bb, the molybdenum
Silicide layer 216bb and data line 202a are short-circuited
State, the display of only this pixel region 201bb is displayed.
Since only a point defect occurs, the reliability of the liquid crystal display device is high.
Next, the regions shown in FIGS.
Of the liquid crystal display device of this example with reference to the left area of
Part of the manufacturing method will be evident. FIGS. 13A to 13D show the book
FIG. 7 is a process cross-sectional view showing a part of the method for manufacturing the example liquid crystal display device.
is there.
Here, as shown in FIG.
In the process until the TFT 208 is formed on the substrate 209
For this, well-known methods can be adopted.
Is omitted, but after forming the TFT 208, first,
After depositing the lower interlayer insulation film 213, the lower interlayer insulation
A first connection hole 213a and a second connection hole in the edge film 213;
213b is formed. Next, the pixel electrode 206 is formed.
An ITO layer 206a to be formed is formed by sputtering.
Next, as shown in FIG.
After depositing the butane silicide layer 216a, the molybdenum
Only the silicide layer 216a is patterned. this
In the state, the molybdenum silicide layer 216a still has
The pattern that constitutes the black matrix 216 is
In the unturned state, the ITO layer 20
6a is also a pattern that forms the pixel electrode 206.
It is in the state that has not been performed.
Next, as shown in FIG.
Prior to patterning the O layer 206a, the molybdenum
The edge of the silicide layer 216a is patterned to
Molybdenum silicide layer 2 constituting rack matrix
After forming 16bb, the same mask is used as it is
Patterning the ITO layer 206a by
To form Here, the eye to ensure high etching accuracy
The molybdenum silicide layer 216a is CF
4While performing plasma etching with gas, ITO
For the layer 206a, the molybdenum silicide layer 216
a, followed by CH etching4Moth
And H2Dry etch using mixed gas with gas
Application. As a result, the pixel electrode 206 and the molybdenum
Outer edges 206x and 216x of the silicide layer 216bb are:
In each case, the pixel area 201bb and the adjacent pixels
Areas 201ab, 201ba, 201bc, 201cb
A structure is obtained in the vicinity of the boundary region with. What
Contact, CF4Plasma etching with gas is molybdenum
Molybdenum silicide instead of the silicide layer 216a.
The same applies to the case of using a tungsten layer or a tungsten silicide layer.
Lick
Next, the data lines 202a and 202b are
After forming the aluminum layer to be formed, FIG.
As shown in FIG.
a is formed.
For the subsequent steps, well-known steps are employed.
Since they can be performed, their description is omitted.
As described above, the liquid crystal display device according to this embodiment
According to the manufacturing method, the pixel electrode 206 and the black
If any of the liquids 216 act as electrodes,
Perimeter range of pole 206 and circumference of black matrix 216
Since these ranges can be matched, these electrodes
The black matrix removes the disorder of the orientation that these potentials have on the liquid crystal.
216 can be reliably covered.
The regions shown in FIGS.
The process cross-sectional view shown on the right side of the drawing shows the manufacturing method described above.
This is a modified example.
That is, as shown in FIG.
Region a-1 after forming the layer-side interlayer insulating film 213 and
In the region a-2, the surface side of the lower interlayer insulating film 213
After the formation of the ITO layer 206a in the first
3a and a second pier hole 213b are formed.
Next, as shown in FIG.
A butene silicide layer 216a is formed. As a result, T
Memory is applied to the source 204 and the drain 207 of the FT 208.
The state in which the butene silicide layer 216a is conductively connected is established.
You.
Next, as shown in FIG.
By patterning the Budensilicide layer 216a,
Molybdenum silicide constituting the matrix 216
A layer 216bb is formed, and regions c-1 and c-2 are formed.
At the inside of the first connection holes 213a and 213b.
The molybdenum silicide layers 216b and 216c are left. So
After that, the end of the molybdenum silicide layer 216bb is
Patterning the ITO layer 206a
To form a pixel electrode 206. As a result, the pixel electrode 20
6 and outer edge 20 of molybdenum silicide layer 16bb
Each of 6x and 216x has a pixel area 201bb and the pixel area 201bb.
Pixel regions 201ab, 201ba, 201 adjacent to
bc and 201cb are coincident in the vicinity of the boundary area.
Structure.
Thereafter, as shown in FIG.
Surface side of molybdenum silicide layer 216b in region d-1
A data line 202a is formed on the
To the source 204 via the buden silicide layer 216bb
Conductive connection is adopted.
For the subsequent steps, well-known steps are employed.
Since they can be performed, their description is omitted.
According to such a manufacturing method, aluminum
The data line 202a, which is a memory layer, is made of a silicon source.
204 via a molybdenum silicide layer 206b.
Connection, so the eutectic reaction with aluminum
Thin silicon to prevent recombination
Since the TFT 208 can be formed from a thin film, its ON / OFF
The ratio can be improved.
The area d-2 in FIG.
In this case, the pixel electrode 206 made of an ITO layer and silicon
Formed of molybdenum silicide layer 2
06a, the pixel electrode 206 is electrically connected.
And the drain 207 are directly connected to each other.
Can reduce the contact resistance and improve display quality.
You can also.
Note that the left region and the left region in FIGS.
And in the manufacturing method shown on either side of the right region,
The pixel region 206 is located below the black matrix 216.
The case has been described, but the present invention is not limited to this.
It is also possible to
(Embodiment 6) FIG. 14 shows Embodiment 4 of the present invention.
Matrix substrate used in a liquid crystal display device according to the present invention
15 is a schematic plan view showing a part of FIG.
FIG.
The liquid crystal display of this embodiment has a basic structure.
Is the same as the liquid crystal display device according to the fourth embodiment,
Between the active matrix substrate side and the counter substrate side
Since only the type of liquid crystal used differs,
Reference numerals are used, and detailed description thereof is omitted.
In these figures, the liquid crystal display device of this example is shown.
Also, as in the liquid crystal display device according to the fourth embodiment, the pixel region 2
01bb has a light shielding property on the surface side of the pixel electrode 206.
Molybdenum silicide layer 216bb having conductivity (conductive
The molybdenum silicide layer 21
6bb is a pixel area 201bb and its adjacent pixels
Areas 201ab, 201ba, 201bc, 201cb
And the outer edge 216x is the data
Lines 202a, 202b and gate lines 203a, 203
b, the outer edge 206x of the pixel electrode 206 and
Match.
An active matrix substrate having such a configuration
The counter substrate 230 is arranged so as to face the plate.
The liquid crystal 241 is filled between these substrates. This
Here, in the liquid crystal display device of this example, the polymer dispersion type
Active matrix substrate because liquid crystal is filled
And an alignment film is formed on the surface side of the counter substrate 230.
Not in. For other configurations, the liquid crystal according to the fourth embodiment
It is the same as the display device.
In the liquid crystal display device of this embodiment, Embodiment 4
Although the type of liquid crystal is different from the liquid crystal display device according to
Ribden silicide layers 216bb, 216ab, 216
Use ba... as a black matrix 216
Therefore, a black matrix is required on the opposite substrate 230 side
Or not, or as shown in FIG.
Only by forming the side black matrix 231 complementarily
Because it is good, alignment when the transparent substrate of two canes is opposed
Accuracy does not matter. Therefore, the black matrix
216 and the width of the counter substrate side black matrix 231
Since there is no need to provide unnecessary margins on the LCD
Example 4 can increase the aperture ratio of the device.
The same effects as those of the liquid crystal display device can be obtained.
(Embodiment 7) FIG. 16 shows Embodiment 7 of the present invention.
Matrix substrate used in a liquid crystal display device according to the present invention
FIG. 17 is a schematic plan view showing a part of FIG.
It is sectional drawing in the I line.
In the liquid crystal display device of this embodiment, the vertical direction
(Signal lines) and water lines 302a, 302b.
Gate lines 303a, 303b in the horizontal direction (scanning lines)
Any of the pixel areas defined by
Also in the pixel region 301bb (the first pixel region)
The source 311 to which the data line 302a is conductively connected
a, the gate electrode 30 to which the gate line 303b is conductively connected
5, and the drain 31 to which the pixel electrode 306 is conductively connected
1b constitutes a TFT 308. here
The TFT 308 is functionally similar to the liquid crystal display device of the first embodiment.
This is the same as the TFT etc., except for the liquid crystal display of this example.
Is configured as a so-called inverted staggered TFT
I have. That is, a transparent substrate that supports the entire liquid crystal display device
An insulating film is formed on the surface side of
A gate electrode 305 is formed. Furthermore, those
On the surface side, a gate electrode insulating film 305a, a non-doped
Amorphous silicon layer 310 and n-type impurity introduced
Amorphous silicon layer (source 311a, 31
1b) is formed, and the amorphous silicon layer (saw)
311a, 311b), the source electrode 304a
And a drain electrode 307a. Sou
That is, the interlayer insulating film 31 is formed on the drain electrode 307a.
3, the pixel electrode 306 is conductively connected.
Further, in the liquid crystal display device of this embodiment,
On the surface side of the interlayer insulating film 313, the pixel electrode 306
Molybdenum silicator with light shielding and conductivity on the lower layer side
And a molybdenum layer 316bb (conductive light-shielding layer).
The densilicide layer 316bb is formed in the pixel region 301bb.
And pixel regions 301ab, 301ba,
301bc, 301cb
The edge 306x is connected to the data lines 302a, 302b and the
Formed so as to be directly above the gate lines 303a and 303b.
Have been. Here, the molybdenum silicide layer 316b
The conductive light-shielding layer such as b
, But all of them
Insulated from electrode and molybdenum silicide layer
In state. Other configurations are related to the fourth embodiment.
Since it is the same as the liquid crystal display device, the corresponding parts
Numbers are attached and their description is omitted.
In the liquid crystal display device having such a configuration,
Shows the structure of the liquid crystal display device according to the fourth embodiment and the structure of the TFT 308.
Although there are structural differences due to structural differences, the indications
Is the same, the liquid crystal display device according to the fourth embodiment
It has the same effect as. For example, each pixel area 301b
molybdenum silicide layer 316bb formed
.. As the black matrix 316
Requires a black matrix on the side of the counter substrate 330
Do not use, or activate the opposite substrate side shown in FIG.
The data lines 302a, 30a
Form only complementary things that block only light passing through 3a
Position when the transparent substrates of the two canes face each other
Considering the alignment accuracy, the black matrix 316 or
Does not require the width of the opposing substrate side active matrix 331
There is no need to be wide. Moreover, each molybdenum silicide
Are the same as the pixel regions 301bb...
It is built on the surface side of one transparent substrate 309
Therefore, the accuracy of the positional relationship is high, and the data lines 302a, 302
b and the width of the gate lines 303a, 303b, etc.
It can be set to the minimum width corresponding to the
The aperture ratio of the device can be increased. Also, molybdenum
The potential of the silicide layer 316bb disturbs the alignment state of the liquid crystal.
As a result, high display quality can be obtained. Moreover, the picture
The outer peripheral area of the elementary electrode 306 and the black matrix 316
These voltages can be matched with the outer
Black matte eliminates the disorder of alignment that the potential from the pole exerts on the liquid crystal.
The effect of being able to securely cover with Rix 316 is achieved.
I do.
(Eighth Embodiment) FIG. 18 shows an eighth embodiment of the present invention.
Matrix substrate used in a liquid crystal display device according to the present invention
FIG. 19 is a schematic plan view showing a part of FIG.
It is sectional drawing in the III line. Here, FIG. 8 and FIG.
Corresponding to each part of the liquid crystal display device according to Example 4 shown in FIG.
The same reference numerals are given to portions having the function of performing the operations.
FIG. 18 also shows the liquid crystal display of this embodiment.
As shown, the pixel region 201bb (first pixel region)
Is a source 204 to which the data line 202a is conductively connected,
A gate electrode 205 to which the gate line 203b is conductively connected, and
And the drain 207 to which the pixel electrode 206 is conductively connected.
Thus, a TFT 208 is configured. Where the pixel electrode
206 denotes ITO as a conductive and light-transmitting material
A transparent electrode made up of substantially the entire pixel region 201bb.
The data line 20 is formed at the end of the data line 20.
2a, 202b and gate lines 203a, 203b.
It has been extended to the top. And any picture
The element electrode 206 also has a wide overlapping
It has a large area.
The sectional structure of the pixel region 201bb is shown in FIG.
As shown in FIG. 19, a transparent substrate supporting the entire liquid crystal display device
Polycrystalline silicon layer 210 formed on the surface side of plate 209
In addition, except for the channel region 211, as an n-type impurity
Of phosphorus is introduced into the source 204 and the drain 20
7 are formed. On the surface side of this TFT 208,
A lower interlayer insulating film 213 made of a silicon oxide film is deposited.
The first connection hole 213a and the second connection hole
The connection hole 213b is opened. The first of them
Data consisting of an aluminum layer through the connection hole 213a
Line 202a is conductively connected to source 204.
On the other hand, through the second connection hole 213b,
As with the pixel electrode 206, a conductive and light-transmitting material
The stacked electrode layer 214 made of ITO
207 is conductively connected. Here, the lower interlayer insulating film
The surface of 213 has irregularities corresponding to the shape of TFT 208.
As reflected, the stacked electrode layer 214 is
08 is not formed on the flat region 208a (TFT
208 (on the non-formation area). Obedience
Thus, the stacked electrode layer 21 on this region 208a
The surface of No. 4 is flat.
Further, in this liquid crystal display device, the transparency is
An upper layer made of a silicon oxide film on the surface side of the bright substrate 209
A side interlayer insulating film 215 is formed, and an image is
The elementary electrodes 206 are formed. Here, the pixel electrode 20
6 is connected through a connection hole 215a of the upper interlayer insulating film 215.
Conductively connected to the stacked electrode layer 214.
The hole 215a is a flat surface on which the TFT 208 is not formed.
It is formed on the region 208a. For this reason, the pixel electrode
206 is conductively connected to the flat area of the stacked electrode layer 214.
ing. The upper interlayer insulating film 215 is made of polysilicon.
The surface is flattened by using a middle layer etc.
Then, the orientation of the liquid crystal may be further enhanced.
In this example, a matrix array is formed.
Transparent substrate 209, a color filter and a common electrode.
Between the other side of the transparent substrate (not shown)
The liquid crystal is sealed to form a liquid crystal display device. Soshi
, And data lines 202a, 202b.
203a, 203b...
As a result, a voltage generated between the common electrode and each pixel electrode 206 is generated.
The orientation of the liquid crystal in each pixel area by controlling the
Information is displayed. Here, the pixel electrode 20
6, the potential is equal to the drain 207 of the TFT 208 and the product.
The voltage is applied through the lift-up electrode layer 215.
In the liquid crystal display device of this embodiment, the upper
The pixel electrode 206 on the surface side of the layer-side interlayer insulating film 215
Molybdenum with light-shielding and conductive properties
The silicide layer 216bb (conductive light-shielding layer) is formed
The molybdenum silicide layer 216bb is
Region 201bb and its adjacent pixel region 201a
b, 201ba, 201bc, 201cb
, The outer edges 216x of the data lines 202a,
02b and immediately above the gate lines 203a and 203b
And the outer edge of the pixel electrode 206
Coincides with edge 206x. Where molybdenum silisa
The conductive light-shielding layer such as the guide layer 216bb
The pixel region is formed in the same manner, but the adjacent pixel region
201ab, 201ba, 201cb, 201bc
Misaligned molybdenum silicide layers 216ab, 216b
a, 216bc and 216cb are both
The ribden silicide layer 216bb is connected to the data line 202.
a, 202b and immediately above the gate lines 203a, 203b
It is in a state of insulation separation at the position.
The liquid crystal display device of this embodiment having such a configuration is
, Each molybdenum silicide layer 216bb.
As shown in FIG. 12 for use as a black matrix
As shown in FIG.
The side of the trix substrate and the side of the counter substrate 230 face each other.
When the molybdenum silicide layer 216bb is
In the alignment of the black matrix 231 on the plate side,
As a result, positioning accuracy does not matter. Ma
The potential of the molybdenum silicide layer 216bb is
Since the same potential as that of the electrode 206 is applied,
High display quality is obtained because the crystal orientation is not disturbed.
Can be The black matrix 216 is provided for each pixel.
Molybdenum silicide layer 216 in an electrically independent state
bb..., the pixel region 20
1bb, the molybdenum silicide layer 216bb
Even if the data line 202a is short-circuited,
Only the point defect of the display in the area 201bb is displayed.
The reliability of the indicating device is also high.
In the liquid crystal display device of this embodiment, the data
The data line 202a is formed on the lower interlayer insulating film 213.
Through the first connection hole 213a.
While conductively connected to the source 204 of the
The electrode 206 is formed on the stacked electrode layer 214 as a pad.
In the stacked state, a shape is formed on the upper interlayer insulating film 215.
Has been established. That is, the data line 202a and the pixel electrode
206 is formed on different layers from each other,
There is no danger of short circuit. Therefore, on the data line 202a
The end portion 206x of the pixel electrode 206 is arranged to the one position
Therefore, the vicinity of the data line 202a is also connected to the display unit.
Available. Therefore, the aperture ratio of the pixel region 201bb
Is high.
Further, the pixel electrode 206 is connected to the data line 202.
a, the data line 20
The potential of 2a does not disturb the alignment of the liquid crystal. Therefore, the table
The quality of the indication is improved. Further, the stacked electrode layer 214
Constitutes a matrix array because it has conductivity
The metal layer and the electrode layer
Different from the case of using a stacked electrode made of ITO
Since the layer 214 has optical transparency, the pixel region 206
The stacked electrode layer 214 is expanded so that
Even if the extension is formed, the aperture ratio of the pixel region 201bb is not sacrificed.
Never. In addition, the pixel electrode 206 is
Since it is in a state of being stacked via the polar layer 214,
Connection hole 2 of layer side and upper layer side interlayer insulating films 213 and 215
13b and 215a each have a low aspect ratio.
Inside the connection holes 213b and 215a
Is highly reliable.
In this embodiment, the stacked electrode layers 2
14 uses the same ITO as the pixel electrode 206.
Therefore, the connection resistance between the stacked electrode layer 214 and the pixel electrode 206
Low resistance. Therefore, the drain 207 and the pixel electrode 206
The resistance during can maintain a low level. In addition,
Surfaces of raised electrode layer 214 and upper-layer interlayer insulating film 215
The side has irregularities reflecting the shape of the TFT 208.
However, the connection hole 215a of the upper interlayer insulating film 215 is
On the flat region 208a where the FT 208 is not formed
Since it is formed, the stacked electrode layer 214 and the pixel electrode
206 is highly reliable
Low resistance. In addition, such a connection structure has a flat portion.
Raise the bottom, flatten the surface of the pixel electrode 206,
Also has the effect of improving the orientation state of.
Further, as the definition of the liquid crystal display device becomes higher,
Since the pixel region 201bb is miniaturized,
The display capacitance in the region 201bb decreases,
Configure high TFT 208 to reduce leakage current
Also, the display voltage decreases during the non-selection period of the gate line 203b.
However, the display holding characteristics tend to be low. Only
However, in the liquid crystal display device of the present example, the pixel electrode 2
06 is located above the previous gate line 203a,
A charge storage capacitor is formed between them. For this reason,
During the selection period of the pixel region 201bb, the previous gate line 2
03a is a non-selection period, and a reference potential is applied to the gate line 203a.
Is applied to the charge storage capacitor,
Is stored in the pixel region 201bb to hold the liquid crystal applied voltage.
It can also improve the performance. Moreover, in this example,
The pixel electrode 206 is wider on the side of the gate electrode 203a in the previous stage.
Because it is formed to have an overlapping area, it has a holding characteristic
Is remarkable.
(Embodiment 9) FIG. 20 shows Embodiment 9 of the present invention.
Matrix substrate used in a liquid crystal display device according to the present invention
FIG. 21 is a schematic plan view showing a part of the IX-IX line.
FIG. Here, FIG. 8 and FIG.
Liquid crystal display device according to Example 4 or FIGS. 18 and 1
Corresponding to each part of the liquid crystal display device according to Example 8 shown in FIG.
Parts that have the function of performing
Detailed description thereof will be omitted.
In these figures, the pixel region 201bb
Includes a source 204 to which the data line 202a is conductively connected;
A gate electrode 205 to which the gate line 203b is conductively connected;
And the drain 207 to which the pixel electrode 206 is conductively connected.
Thus, the TFT 208 is configured. Here, the pixel power
The pole 206 is made of IT as a conductive and light-transmitting material.
O is a transparent electrode made of O
It is formed over the entire surface, and its end is connected to the data line 2.
02a, 202b and gate lines 203a, 203b.
It has been extended to just above. And any
The pixel electrode 206 also has a wide overlap on the side of the previous gate line 203a.
It has a large area.
The sectional structure of the pixel region 201bb is transparent.
Polycrystalline silicon layer 2 formed on the surface side of bright substrate 209
10, except for the channel region 211, the sources 204 and
And a drain 207 are formed. This TFT 208
On the front side, the lower interlayer insulation made of silicon oxide film
A membrane 213 is deposited on the first connection hole 21.
3a and the second connection hole 213b are opened. That
An aluminum layer through the first connection hole 213a.
A data line 202a consisting of
ing.
On the other hand, through the second connection hole 213b,
When the stacked electrode layer 214 is conductively connected to the drain 207,
I have. Here, the surface of the lower interlayer insulating film 213 is
Although irregularities are reflected in accordance with the shape of T208,
The lift-up electrode layer 215 has no TFT 208 formed thereon.
Over the flat region 208a (the region where the TFT 208 is not formed)
It is expanded to (up). Therefore, this region 20
8a, the surface of the stacked electrode layer 214 becomes flat.
ing. In addition, silicon is provided on the front side of the transparent substrate 209.
An upper interlayer insulating film 215 made of an oxide film is formed.
The pixel electrode 206 is formed on the surface side. This
Pixel electrode 206 is formed in a connection hole of upper interlayer insulating film 215.
Conductive connection to the stacked electrode layer 214 via 215a
The connection hole 215a has a TFT 208 formed therein.
It is formed on a flat region 208a that is not located. this
Therefore, the pixel electrode 206 has a flat area of the stacked electrode layer 214.
Area is conductively connected.
In the liquid crystal display device of this embodiment, the data lines
202a is a lower first layer made of an aluminum layer.
Data line 202a1And a molybdenum silicide layer
The formed second data line 202a on the upper layer side2And composed of
Redundant wiring structure. Meanwhile, the stacked electrode layers
214 is also a lower first side made of an aluminum layer.
Stacked electrode layer 214a and molybdenum silicide layer
With the configured second stacked electrode layer 214b on the upper layer side,
It is configured. Moreover, the source layer 202a and the stack
The electrode layer 214 is located on the same layer as the first data line 20.
2a1And the first stacked electrode layer 214a are formed simultaneously.
The second data line 202a2And the second
The stacked electrode layer 214b is formed at the same time.
You. Note that the second data line 202a2And the second stack
The material for forming the raised electrode layer 214b is a pixel electrode.
Dissolves in etchant when patterning pole 206
Materials other than molybdenum silicide
Tan silicide, tungsten silicide, tantalum
Reside, titanium, tungsten, tantalum, titanium
Iride and the like can be used.
In the liquid crystal display device of this embodiment,
The pixel electrode 206 on the surface side of the layer-side interlayer insulating film 215
Molybdenum with light-shielding and conductive properties
The silicide layer 216bb (conductive light-shielding layer) is formed
The molybdenum silicide layer 216bb is
Region 201bb and its adjacent pixel region 201a
b, 201ba, 201bc, 201cb
, The outer edges 216x of the data lines 202a,
02b and immediately above the gate lines 203a and 203b
And the outer edge of the pixel electrode 206
Coincides with edge 206x. Where molybdenum silisa
The conductive light-shielding layer such as the guide layer 216bb
The pixel region is formed in the same manner, but the adjacent pixel region
201ab, 201ba, 201cb, 201bc
Misaligned molybdenum silicide layers 216ab, 216b
a, 216 cb, 216 bc
The ribden silicide layer 216bb is connected to the data line 202.
a, 202b and immediately above the gate lines 203a, 203b
It is in a state of insulation separation at the position.
The liquid crystal display device of this embodiment having such a configuration is provided with:
, Each molybdenum silicide layer 216bb.
The transparent substrate 20 for use as a black matrix
9 side of the active matrix substrate,
When facing the opposite substrate side, the alignment accuracy is
It doesn't matter. The molybdenum silicide layer 216
As the potential bb, the same potential as that of the pixel electrode 206 was applied.
State, so that it does not disturb the alignment state of the liquid crystal.
Thus, high display quality can be obtained. Also, Black Matrix
216 is a molybdenum state that is electrically independent for each pixel.
Are constituted by silicide layers 216bb.
Therefore, in the pixel region 201bb, the molybdenum silicon
The side layer 216bb and the data line 202a are short-circuited.
Even if there is a point defect in the display of only this pixel area 201bb
Therefore, the reliability of the liquid crystal display device is high.
In the liquid crystal display device of this embodiment, the data
Since the data line 202a has a redundant wiring structure,
High reliability. In addition, the stacked electrode layer 214
First stacked electrode layer 214a composed of a minium layer
Second stack composed of and a molybdenum silicide layer
A pixel composed of an ITO layer and an electrode layer 214b
The electrode 206 is composed of a molybdenum silicide layer
2 with an aluminum layer via the stacked electrode layer 214b
A conductive connection is made to the first stacked electrode layer 214a thus formed.
Therefore, the molybdenum silicide layer is
Since it functions as a contact layer with the aluminum layer,
The contact resistance here is reduced. Moreover, molybdenum silisa
To form the second stacked electrode layer 214b on the upper layer side.
Therefore, when the pixel electrode 206 is formed by etching,
The accumulated electrode layer 214 is not attacked by the etchant.
No.
Further, the data line 202a and the pixel electrode 20
6 is formed on layers different from each other,
There is no danger of doing. Therefore, the upward direction of the data line 202a
The end portion 206x of the pixel electrode 206
The aperture ratio can be as high as possible. Ma
The pixel electrode 206 is a seal for the data line 202a.
The data line 202a has a liquid crystal effect.
Orientation is not disturbed. Therefore, the display quality is improved.
You.
The pixel electrode 206 is a stacked electrode layer
Since it is in a state of being stacked through 214, the lower layer side
And connection holes 213 of upper interlayer insulating films 213 and 215
b, 215a all have a low aspect ratio structure
The connection holes 213b and 215a.
The reliability of the conductive connection portion is high. Moreover, the stacked electrodes
The surface side of the layer 214 and the upper interlayer insulating film 215
Although the shape of the FT 208 is reflected and has irregularities,
The connection hole 215a of the layer-side interlayer insulating film 215 is
8 is formed on the flat region 208a where the
Therefore, the stacked electrode layer 214 and the pixel electrode 206
High contact reliability and low contact resistance
No. In addition, such a connection structure raises the flat part
Then, the surface of the pixel electrode 206 is flattened,
It also has the effect of improving health.
Further, in the liquid crystal display device of this embodiment,
The end of the pixel electrode 206 is located above the gate line 203a in the preceding stage.
And the pixel electrode 206 is connected to the gate electrode of the previous stage.
Formed so as to have a wide overlapping area on the side of 203a
Therefore, the effect of improving the holding characteristics is remarkable.
(Embodiment 10) FIG. 22 shows an embodiment of the present invention.
Active matrix used in the liquid crystal display device according to No. 10
FIG. 23 is a schematic plan view showing a part of the substrate,
FIG. Here, as shown in FIG. 1 and FIG.
A unit having a function corresponding to that of the liquid crystal display device according to the first embodiment
Minutes have the same reference numerals and their detailed descriptions are omitted.
Abbreviate.
In the liquid crystal display device of this embodiment, the vertical direction
Data lines 102a, 102b (signal lines) and water
Gate lines 103a, 103b in the horizontal direction (scanning lines)
Are arranged in a lattice pattern, and each pixel region 101 is disposed between them.
aa, 101ab, 101ac, 101ba, 101b
are formed to form a matrix array.
Have been. Among them, in the pixel region 101bb,
Source 104, gate to which data line 102a is conductively connected
A gate electrode 105 to which the line 103b is conductively connected;
By the drain 107 to which the elementary electrode 106 is conductively connected,
A TFT 108 is configured. Here, the pixel electrode 10
6 is from ITO as a conductive and light transmissive material
Transparent electrode, and covers substantially the entire surface of the pixel region 101bb.
It is formed throughout. Here, the surface of the TFT 108
On the side, a lower interlayer insulating film 11 made of a silicon oxide film
3 are piled up in the first connection hole 113a.
The second connection hole 113b is opened. Of them
An aluminum layer is formed via the first connection hole 113a.
Data line 102a is conductively connected to source 104.
On the other hand, through the second connection hole 113b, the pixel electrode 10
6 is conductively connected to the drain 107. More transparent
An upper layer made of a silicon oxide film on the surface side of the substrate 109
An interlayer insulating film 115 is formed, and a
A butene silicide layer 116bb is formed. here
The molybdenum silicide layer 116bb is
The pixel electrode 106 via the connection hole 115a of the insulating film 115
And the connection hole 115a is connected to the TFT
08 as a flat region 108a where no
What is the formation position of the TFT 108 in the element region 102bb
It is formed at a diagonal position. For this reason, molybdenum
The reside layer 116bb is formed in a flat region of the pixel electrode 106.
Conductive connection.
Further, in the liquid crystal display device of this embodiment,
The gate electrode 105 is formed of 1 × 1020
/ Cm3The following phosphorus diffused thickness is 1500 Å
The lower gate electrode layer 105a having a thickness of
Molybdenum silicide up to 2000 Å
A two-layer structure with the upper gate electrode layer 105 b
It is made. Such a two-layer gate electrode is
First, a polycrystalline silicon film is
After being formed to a thickness, put it in an oxygen and nitrogen atmosphere
Diffusion with phosphorus oxychloride at 850 ° C
After the lower gate electrode layer 105a is formed by
0 Å molybdenum silicide layer
Formed on the upper gate electrode layer 105b
To CF4−O2Dry-etched using a system gas
Things. Here, the upper gate electrode 105b is formed.
MoSix represents the composition formula of molybdenum silicide
, Set the value of X to 2.0-3.5.
It is preferable that the value be larger than this range.
Has a large resistance value, and is close to 2.5.
It is suitable for preventing the occurrence of a lock. In addition, molybdenum
Tungsten silicide or titanium instead of silicide
Can also be used.
The liquid crystal display device of this embodiment having such a configuration has the following features.
, Each molybdenum silicide layer 116bb.
To use as a black matrix 116, a transparent group
Of the active matrix substrate configured on the side of the plate 109
When molybdenum is used to make the
The silicide layer 116bb is a black matrix on the opposite substrate side.
Is a margin in the alignment of
Accuracy does not matter. Also, a molybdenum silicide layer
The same potential as that of the pixel electrode 106 is applied to the potential of 116bb.
The alignment state of the liquid crystal is not disturbed.
Therefore, high display quality can be obtained. Also, black mat
Rix 116 is in an electrically independent state for each pixel
Therefore, in the pixel region 101bb, molybdenum silicon
The id layer 116bb and the data line 102a are short-circuited.
However, it stops at the point defect of the display.
In the liquid crystal display of this embodiment, the
The gate electrode 105 diffuses phosphorus into the polycrystalline silicon layer
Lower gate electrode with a thickness of 1500 Å or less
Extreme layer 105a and thickness less than 2000 angstrom
Upper side gate electrode composed of molybdenum silicide layer
While adopting the polycide structure with the pole layer 105b,
By optimizing the film thickness and impurity introduction amount,
Is prevented from occurring, so that the gate electrode 105 and the gate
The resistance of the gate lines 103a and 103b is reduced.
The lower interlayer insulating film 113 and the upper interlayer insulating film
The occurrence of cracks or the like in 115 can also be prevented.
In this embodiment, the upper interlayer insulating film is used.
The surface side of 115 is concave reflecting the shape of TFT 108.
Although it has a protrusion, the connection hole 1 in the upper interlayer insulating film 115
15a is a flat area where the TFT 108 is not formed.
108a, TFT1 in the pixel region 102bb
08 is formed at a diagonal position from the formation position,
Molybdenum silicide layer 116bb and pixel electrode 106
High contact reliability.
(Embodiment 11) FIG. 24 shows an embodiment of the present invention.
Active matrix used in the liquid crystal display device according to 11
FIG. 25 is a schematic plan view showing a part of the substrate, and FIG.
It is sectional drawing in the I line. Here, FIG. 18 and FIG.
Tsunoh corresponding to the liquid crystal display device according to Example 8 shown in FIG.
The same reference numerals are given to the parts having
Detailed description is omitted.
In the liquid crystal display device of this embodiment, the pixel region
201bb, formed on the surface side of the transparent substrate 209
A channel region 211 is formed in the polycrystalline silicon layer 210 thus formed.
Except for the introduction of phosphorus as an n-type impurity,
A drain 204 and a drain 207 are formed. this
On the surface side of the TFT 208, a lower portion made of a silicon oxide film is formed.
A layer-side interlayer insulating film 213 is deposited, and the first
Connection hole 213a and second connection hole 213b are opened.
ing. Data is transmitted through the first connection hole 213a.
A power line 202a is conductively connected to the source 204.
On the other hand, through the second connection hole 213b,
Product consisting of chromium layer as metal wiring layer with acid resistance
The lift-up electrode layer 214 is conductively connected to the drain 207.
You. Here, the formation position of the connection hole 213b and the connection hole 21
The relationship between the connection hole 215a and the formation position of the connection hole 2a is as follows.
13b and the gate electrode 205.
In the liquid crystal display device of this embodiment, the upper
The pixel electrode 206 on the surface side of the layer-side interlayer insulating film 215
Molybdenum with light-shielding and conductive properties
The silicide layer 216bb (conductive light-shielding layer) is formed
The molybdenum silicide layer 216bb is
Region 201bb and its adjacent pixel region 201a
b, 201ba, 201bc, 201cb
, The outer edges 216x of the data lines 202a,
02b and immediately above the gate lines 203a and 203b
And the outer edge of the pixel electrode 206
Coincides with edge 206x. Where molybdenum silisa
The conductive light-shielding layer such as the guide layer 216bb
The pixel region is formed in the same manner, but the adjacent pixel region
201ab, 201ba, 201cb, 201bc
Misaligned molybdenum silicide layers 216ab, 216b
a, 216 cb, 216 bc
The ribden silicide layer 216bb is connected to the data line 202.
a, 202b and immediately above the gate lines 203a, 203b
It is in a state of insulation separation at the position.
Further, in the liquid crystal display device of this embodiment, the transparency is
On the front side of the bright substrate 209, an active matrix array
26 and FIG. 27 also show a driving circuit for driving
It is formed with a CMOS circuit as shown. here
FIG. 26 is a cross-sectional view of a CMOS circuit of a driving circuit, and FIG.
Is a plan view thereof.
In these figures, an n-channel TFT
410 and p-channel TFT 420 are active
The active matrix is formed simultaneously with the matrix side.
On the risk side, the gate electrode 205 and the data line 202
a and the pixel electrode 206 are provided between the respective layers.
Having an interlayer insulating film 213 or an upper layer side interlayer insulating film 215
The multilayer wiring structure on the drive circuit side.
Has been established. In other words, the active circuit
The “risk side” means the drive circuit side gate electrode 441, the drive circuit
Side gate electrode wiring layer 442 and lower layer side interlayer insulating film 21
Until the formation process of 3, each process is used together to form
Thereafter, the source lines 411 and 421 on the drive circuit side are formed.
Is formed, an upper interstitial insulating film 215 is formed.
Then, the upper interlayer insulating film 215 and the lower interlayer insulating film 215 are formed.
Forming connection holes 415a and 415b with respect to the film 213;
Aluminum through these connection holes 415a and 415b.
Wiring layer 430 is connected to n-channel TFT 410 and p-channel TFT.
Conduction to drains 417 and 427 of channel type TFT 420
They are connected. The aluminum wiring layer 4
The surface protection layer 230 is formed on the surface side of the surface protection layer 230.
It is.
The liquid crystal display device of this example having such a configuration is
Each molybdenum silicide layer 216bb ...
In order to use as a black matrix,
In addition to providing the same effects as a liquid crystal display device,
Also has the effect. In other words, on the active matrix side
The gate electrode 205, the data line 202a, and the pixel
The element electrode 206 is provided between the lower layers and the lower interlayer insulating film 2.
13 or having the upper interlayer insulating film 215.
Utilizing n-channel TFT 410 and p-channel TFT
Aluminum for drains 417 and 427 of TFT 420
The aluminum wiring layer 430 is formed with a multilayer wiring structure.
Therefore, problems such as short circuits between wiring layers do not occur.
No. Also, because of the multilayer wiring structure, the n-channel type TF
Driving with T410 and p-channel type TFT420
The area required to form a circuit is small, and
If the area is the same, the pixel area can be expanded and the pixel side surface
If the products are the same, the entire substrate, that is, the liquid crystal display device
Can be reduced in size.
[0122]
The present invention satisfies the above constitutional requirements.
Thus, the following remarkable effects can be obtained.
(I) When the light shielding layer is formed along the adjacent data line
In both cases, thicken the side where alignment disorder is likely to occur,
Because the width of the side that is less likely to occur is narrowed, reverse tilt
High display quality by covering the drain region
On the other hand, a decrease in the aperture ratio can be suppressed.
(Ii) The outer edge of the light shielding layer coincides with the outer edge of the pixel electrode.
Pattern along the data line.
Overlap of the width of one side of the formed light shielding layer with the pixel electrode
And the width of the other side of the light shielding layer formed along the data line
And the pixel electrode overlap
Can be. Therefore, on the side where alignment disorder is likely to occur,
The overlap between the pixel electrode and the light-shielding layer can be increased,
It is possible to improve display quality.
[0123]
[0124]
[0125]
[0126]
[0127]
【図面の簡単な説明】
【図1】本発明の実施例1に係る液晶表示装置のマトリ
クスアレイの一部を示す平面図である。
【図2】図1のI−I線における断面図である。
【図3】本発明の実施例2に係る液晶表示装置のマトリ
クスアレイの一部を示す平面図である。
【図4】図3のII−II線における断面図である。
【図5】本発明の実施例3に係る液晶表示装置のマトリ
クスアレイの一部を示す平面図である。
【図6】図5のIII−III線における断面図であ
る。
【図7】本発明の実施例3の変形例に係る液晶表示装置
のマトリクスアレイの平面の摸式図である。
【図8】本発明の実施例4に係る液晶表示装置のマトリ
クスアレイの一部を示す平面図である。
【図9】図8のIV−IV線における断面図である。
【図10】(a)〜(c)のいずれも、図8に示す液晶
表示装置の製造方法の一部を示す工程断面図である。
【図11】本発明の実施例5に係る液晶表示装置のマト
リクスアレイの一部を示す平面図である。
【図12】図11のV−V線における断面図である。
【図13】(a)〜(d)のいずれも、図11に示す液
晶表示装置の製造方法の一部を示す工程断面図である。
【図14】本発明の実施例6に係る液晶表示装置のマト
リクスアレイの一部を示す平面図である。
【図15】図14のVI−VI線における断面図であ
る。
【図16】本発明の実施例7に係る液晶表示装置のマト
リクスアレイの一ぶを示す平面図である。
【図17】図16のVII−VII線における断面図で
ある。
【図18】本発明の実施例8に係る液晶表示装置のマト
リクスアレイの一部を示す平面図である。
【図19】図18のVIII−VIII線における断面
図である。
【図20】本発明の実施例9に係る液晶表示装置のマト
リクスアレイの一部を示す平面図である。
【図21】図20のIX−IX線における断面図であ
る。
【図22】本発明の実施例10に係る液晶表示装置のマ
トリクスアレイの一部を示す平面図である。
【図23】図22のX−X線における断面図である。
【図24】本発明の実施例11に係る液晶表示装置のマ
トリクスアレイの一部を示す平面図である。
【図25】図24のXI−XI線における断面図であ
る。
【図26】本発明の実施例11に係る液晶表示装置のマ
トリクスアレイと同一基板上に形成された駆動回路の一
部の構成を示す断面図である。
【図27】本発明の実施例11に係る液晶表示装置のマ
トリクスアレイと同一基板上に形成された駆動回路の一
部の構成を示す平面図である。
【図28】従来の液晶表示装置のマトリクスアレイの一
部を示す平面図である。
【図29】図28のXII−XII線における断面図で
ある。
【図30】比較例に係る液晶表示装置のマトリクスアレ
イの一部を示す平面図である。
【図31】図30のXIIII−XIIII線における
断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view showing a part of a matrix array of a liquid crystal display device according to a first embodiment of the present invention. FIG. 2 is a cross-sectional view taken along line II of FIG. FIG. 3 is a plan view illustrating a part of a matrix array of a liquid crystal display device according to a second embodiment of the present invention. FIG. 4 is a sectional view taken along line II-II in FIG. 3; FIG. 5 is a plan view showing a part of a matrix array of a liquid crystal display device according to a third embodiment of the present invention. FIG. 6 is a sectional view taken along line III-III in FIG. 5; FIG. 7 is a schematic plan view of a matrix array of a liquid crystal display according to a modification of the third embodiment of the present invention. FIG. 8 is a plan view illustrating a part of a matrix array of a liquid crystal display device according to a fourth embodiment of the present invention. 9 is a sectional view taken along line IV-IV in FIG. 10A to 10C are process cross-sectional views illustrating a part of the method of manufacturing the liquid crystal display device illustrated in FIG. FIG. 11 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 5 of the present invention. FIG. 12 is a sectional view taken along line VV in FIG. 11; 13 (a) to 13 (d) are cross-sectional views showing steps of a method for manufacturing the liquid crystal display device shown in FIG. 11; FIG. 14 is a plan view illustrating a part of a matrix array of a liquid crystal display device according to a sixth embodiment of the present invention. FIG. 15 is a sectional view taken along line VI-VI in FIG. FIG. 16 is a plan view showing one matrix array of a liquid crystal display device according to Example 7 of the present invention. FIG. 17 is a sectional view taken along line VII-VII in FIG. 16; FIG. 18 is a plan view illustrating a part of a matrix array of a liquid crystal display device according to Example 8 of the present invention. FIG. 19 is a sectional view taken along line VIII-VIII in FIG. 18; FIG. 20 is a plan view illustrating a part of a matrix array of a liquid crystal display device according to Embodiment 9 of the present invention. 21 is a sectional view taken along line IX-IX in FIG. FIG. 22 is a plan view showing a part of a matrix array of a liquid crystal display device according to Example 10 of the present invention. FIG. 23 is a sectional view taken along line XX of FIG. 22. FIG. 24 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 11 of the present invention. FIG. 25 is a sectional view taken along line XI-XI in FIG. 24; FIG. 26 is a cross-sectional view illustrating a configuration of a part of a drive circuit formed on the same substrate as a matrix array of a liquid crystal display device according to Embodiment 11 of the present invention. FIG. 27 is a plan view showing a configuration of a part of a drive circuit formed on the same substrate as a matrix array of a liquid crystal display device according to Embodiment 11 of the present invention. FIG. 28 is a plan view showing a part of a matrix array of a conventional liquid crystal display device. 29 is a sectional view taken along line XII-XII in FIG. FIG. 30 is a plan view showing a part of a matrix array of a liquid crystal display device according to a comparative example. FIG. 31 is a sectional view taken along line XIIII-XIIII in FIG. 30;
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金井 清彦 長野県諏訪市大和3丁目3番5号 セイ コーエプソン株式会社内 (72)発明者 湯田坂 一夫 長野県諏訪市大和3丁目3番5号 セイ コーエプソン株式会社内 (72)発明者 井上 孝 長野県諏訪市大和3丁目3番5号 セイ コーエプソン株式会社内 ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Kiyohiko Kanai 3-3-5 Yamato, Suwa City, Nagano Prefecture Say Coepson Corporation (72) Inventor Kazuo Yudasaka 3-3-5 Yamato, Suwa City, Nagano Prefecture Say Coepson Corporation (72) Inventor Takashi Inoue 3-3-5 Yamato, Suwa City, Nagano Prefecture Say Coepson Corporation
Claims (1)
ト線とにより区画形成された画素領域を有し、前記画素
領域には前記ゲート線とデータ線に接続されたトランジ
スタと前記トランジスタに接続された画素電極とを有
し、 前記2つのデータ線に沿って導電性遮光層がそれぞれ配
置されてなり、前記2つのデータ線のうちの一方のデー
タ線に沿って配置された導電性遮光層の幅は、他方のデ
ータ線に沿って配置された導電性遮光層の幅よりも太
く、且つ前記導電性遮光層は前記画素電極上に形成され
ると共に、前記導電性遮光層と前記画素電極との外端縁
を同一のマスクを用いてパターニングして前記導電性遮
光層の外端縁は前記画素電極の外端縁と一致することを
特徴とする液晶表示装置。(57) Claims 1. A substrate has a pixel area defined by two data lines and two gate lines on a substrate, and the pixel area includes the gate line and the data line. A transistor connected to the transistor and a pixel electrode connected to the transistor, wherein a conductive light-shielding layer is respectively arranged along the two data lines, and one of the two data lines is The width of the conductive light-shielding layer arranged along the other data line is larger than the width of the conductive light-shielding layer arranged along the other data line, and the conductive light-shielding layer is formed on the pixel electrode.
And an outer edge between the conductive light-shielding layer and the pixel electrode.
And using the same mask to pattern the outer edge of the conductive light-shielding layer with the outer edge of the pixel electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36461898A JP3408766B2 (en) | 1991-11-29 | 1998-12-22 | Liquid crystal display |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31691691 | 1991-11-29 | ||
JP4-219428 | 1992-08-18 | ||
JP3-316916 | 1992-08-18 | ||
JP21942892 | 1992-08-18 | ||
JP36461898A JP3408766B2 (en) | 1991-11-29 | 1998-12-22 | Liquid crystal display |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50799593A Division JP3036078B2 (en) | 1991-11-29 | 1992-11-27 | Liquid crystal display |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18374099A Division JP3487222B2 (en) | 1991-11-29 | 1999-06-29 | Liquid crystal display device and active matrix substrate for liquid crystal display device |
JP18373999A Division JP3407695B2 (en) | 1991-11-29 | 1999-06-29 | Liquid crystal display device and active matrix substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11326956A JPH11326956A (en) | 1999-11-26 |
JP3408766B2 true JP3408766B2 (en) | 2003-05-19 |
Family
ID=27330293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36461898A Expired - Lifetime JP3408766B2 (en) | 1991-11-29 | 1998-12-22 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3408766B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10293286A (en) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | Driving method for liquid crystal display device |
JP4375517B2 (en) | 2001-07-23 | 2009-12-02 | 日本電気株式会社 | Liquid crystal display |
US8149346B2 (en) * | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
-
1998
- 1998-12-22 JP JP36461898A patent/JP3408766B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11326956A (en) | 1999-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0569601B1 (en) | Liquid crystal display and method of manufacturing same | |
US6141066A (en) | Liquid crystal display device with active matrix substrate using source/drain electrode as capacitor conductor | |
JP2924506B2 (en) | Pixel structure of active matrix liquid crystal display | |
US7511304B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate and display device | |
JP3307181B2 (en) | Transmissive display | |
JP3134866B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2001343670A (en) | Liquid crystal display device | |
JPH0465168A (en) | Thin film transistor | |
JPH06208132A (en) | Liquid crystal display device | |
TW200405102A (en) | Opto-electronic apparatus and manufacturing method of semiconductor apparatus | |
JP2000162647A (en) | Thin-film transistor substrate for liquid crystal display device and its production | |
JP3408766B2 (en) | Liquid crystal display | |
JPH0358019A (en) | Liquid crystal display device | |
JP2870072B2 (en) | Liquid crystal display | |
JP3407695B2 (en) | Liquid crystal display device and active matrix substrate | |
JP3733344B2 (en) | Liquid crystal display | |
JP3213885B2 (en) | Liquid crystal display | |
JP3269472B2 (en) | Liquid crystal display | |
JPH06160901A (en) | Liquid crystal display device | |
JP3487222B2 (en) | Liquid crystal display device and active matrix substrate for liquid crystal display device | |
JP3216051B2 (en) | Liquid crystal display | |
JP3452052B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JP3487204B2 (en) | Liquid crystal display device and active matrix substrate for liquid crystal display device | |
JP3036078B2 (en) | Liquid crystal display | |
JP2000098407A (en) | Manufacture of electro-optical device and electro- optical device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010626 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |