[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3446517B2 - Pbフリーはんだ材料及びそれを用いた電子機器 - Google Patents

Pbフリーはんだ材料及びそれを用いた電子機器

Info

Publication number
JP3446517B2
JP3446517B2 JP02240097A JP2240097A JP3446517B2 JP 3446517 B2 JP3446517 B2 JP 3446517B2 JP 02240097 A JP02240097 A JP 02240097A JP 2240097 A JP2240097 A JP 2240097A JP 3446517 B2 JP3446517 B2 JP 3446517B2
Authority
JP
Japan
Prior art keywords
solder
lead
electrode
alloy
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02240097A
Other languages
English (en)
Other versions
JPH10166178A (ja
Inventor
英恵 下川
太佐男 曽我
哲也 中塚
寿治 石田
正英 原田
恵 浜野
健一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP02240097A priority Critical patent/JP3446517B2/ja
Publication of JPH10166178A publication Critical patent/JPH10166178A/ja
Application granted granted Critical
Publication of JP3446517B2 publication Critical patent/JP3446517B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、毒性の少ないPb
フリーはんだ合金及びこれを用いた実装品に関するもの
である。このはんだ合金は、有機基板等の回路基板への
LSI等の電子部品の接続に適用でき、従来の220〜
230℃でのはんだ付けに用いられているPbーSn共
晶はんだの代替品である。
【0002】
【従来の技術】従来、有機基板等の回路基板にLSI等
の電子部品を接続して電子回路基板の製造するには、S
n−Pb共晶はんだ、及びこのSn−Pb共晶はんだ近
傍で、融点も類似なSn−Pbはんだ、或いは、これら
に少量のBiやAgを添加したはんだ合金が用いられて
いる。
【0003】これらのはんだには、Pbが約40重量%
含まれている。いずれのはんだ合金も、融点はほぼ18
3℃であり、220〜230℃でのはんだ付けが可能で
あった。また、150℃程度の高温での信頼性を保証す
ることができた。
【0004】
【発明が解決しようとする課題】しかし、上記のSn−
Pb共晶はんだ中に含まれているPbは人体に有毒な重
金属であり、このPbを含む製品を廃棄することによる
地球環境の汚染、生物への悪影響が問題となっている。
この地球環境の汚染は、野ざらしに放置されたPbを含
む電気製品から、雨等によってPbが溶出することによ
って起こる。Pbの溶出は、最近の酸性雨によって加速
される傾向にある。従って、環境汚染を低減するため
に、大量に使用されている上記のSn−Pb共晶系はん
だの代替材料としてPbを含まない低毒性のはんだ合金
が必要である。
【0005】このSn−Pb共晶はんだの代替材料とし
てのPbフリーはんだ合金は、以下のような特性を持た
なければならない。
【0006】まず、従来のSn−Pb共晶はんだと同様
に220〜230℃での温度ではんだ付けが可能でなけ
ればならない。これは、LSI等の電子部品、及び有機
基板等の回路基板の耐熱性から、これ以上の温度でのは
んだ付けが困難なためである。このために、はんだ合金
の液相線温度はほぼ210℃以下でなけらばならない。
【0007】また、このはんだ合金のぬれ性は、Sn−
Pb共晶はんだ、あるいは従来の使用実績のあるSn−
Ag共晶はんだ(3.5重量%のAg、残りSnのはん
だ)とほぼ同等である必要がある。もしこのPbフリー
はんだが、従来のはんだと比較して、表面の酸化等によ
りぬれ性が極端に悪いと、はんだ付け雰囲気の改善、は
んだ材料に適したフラックス、洗浄材料、及び洗浄方法
の開発、はんだ付けされる電極部の材料開発等の大きな
課題を生じてしまう。
【0008】はんだ組織としては、クラック進展のきっ
かけになりうる針状等の高アスペクト比の大きな結晶
が、存在しないことが重要である。これらの針状の結晶
がはんだ表面から成長すると、電気的な短絡を起こして
しまうこともある。
【0009】また、できるだけ高温、即ち、150℃、
少なくとも125℃での信頼性を確保できなければなら
ない。これは、電気製品の使用時では、部品自体の発
熱、或いは使用環境が高温であることにより、はんだ接
続部の温度が上昇する場合があるためである。
【0010】また、はんだ合金の伸びは、電子部品、回
路基板間の熱膨張の不一致に適用するために重要であ
る。従って、上記の様な特性を持つPbフリーはんだ合
金が必要である。
【0011】しかし、この様なPbフリーはんだ合金は
今まで提供されていない。2元合金であるSn−Ag共
晶はんだ、或いはSn−Bi共晶はんだはPbフリーは
んだであり、階層接続用のはんだとして使用されている
が、融点はそれぞれ221℃、138℃であり、前者は
240℃程度のはんだ付け温度が必要であり、また、後
者は高温での信頼性を確保することが難しい。また、S
n−Zn系はんだはSn−Zn共晶はんだの融点が19
9℃であるため、融点的にはSn−Pb共晶はんだの代
替材料として有力であるが、Znの酸化のために、大気
中で十分なぬれ性を確保することが難しかった。
【0012】また、特開平7−1179号公報、或いは
特開平7ー88680号公報に記載されている様なPb
フリーはんだ合金もあるが、前者は融点が約138℃近
辺であり、後者は220〜230℃でのはんだ付けは困
難であり、両者ともSn−Pb共晶はんだの代替材料に
はなり得なかった。
【0013】従って、本発明の目的は、前述の条件を満
たしたPbフリーはんだ及びこれを用いた実装品を提供
することにある。
【0014】
【課題を解決するための手段】上記目的は、10重量%
〜25重量%のBi、1.5重量%〜3重量%のAg、
残りSn、及び不可避不純物で構成されるSn−Ag−
Bi系はんだ、或いは、このはんだ合金にCuを1重量
%未満含んだSn−Ag−BiーCu系はんだ合金、更
に望ましくはCuを0.1重量%未満含んだSn−Ag
−BiーCu系はんだ合金によって達成することができ
る。これらの範囲のはんだ合金の低温で溶融する3元共
晶量は、20%以下である。
【0015】以下に、本発明のはんだ合金を選定した理
由を説明する。
【0016】Biが0〜60重量%、Agが0〜5重量
%、残りSnの範囲のSn−Ag−Bi系はんだについ
て、詳細に溶融特性を検討した。この検討の一例とし
て、2重量%のAg、13重量%のBi、残りSnのは
んだ(a)、2重量%のAg、15重量%のBi、残り
Snのはんだ(b)、2重量%のAg、22重量%のB
i、残りSnのはんだ(c)についての溶融特性を、図
1に示した。これらは、各組成のはんだ合金を、同量ず
つ秤り取り、リフロー炉を用いて溶融、凝固させ、示差
熱分析により溶融特性を調べたものである。リフロー炉
を用いて溶融、凝固させたのは、試料の冷却速度を通常
のはんだ付け時と同様にするためである。示差熱分析は
2℃/分の昇温速度で行った。このような詳細な検討を
上記範囲内の組成について行った結果、220〜230
℃ではんだ付けを行うためには、液相線温度は少なくと
も210℃以下でなければならず、Bi量は少なくとも
10重量%以上必要であることがわかった。
【0017】図2に、10重量%のBi、2重量%のA
g、残りSnのはんだ(d)、10重量%のBi、3重
量%のAg、残りSnのはんだ(e)、及び10重量%
のBi、4重量%のAg、残りSnのはんだ(f)の3
種類のはんだ合金の組織の様子を示した。これは、この
はんだ合金を240℃で30秒溶融させた後、80℃/
分で冷却させて、その組織を断面研磨し、金属顕微鏡で
観察したものである。これから、(d)、(e)のSn
−Ag−Bi系はんだではSnの丸い結晶の間に球状の
Bi結晶とAg3Snの小さい結晶が見られたが、Sn
−Ag−Bi系はんだ(f)においてはAg3Snの大
きな針状結晶が晶出していることがわかった。この結果
は、他のBi量についても同様にAg量を変えて組織観
察を行ったところ、同様に、Sn−Ag2元共晶ライン
をAgの濃度を増す方向に越えると、Ag3Snの初晶
が析出していた。このため、このラインを越えないよう
にAg量は3重量%以下でなければならないことがわか
った。また、Agははんだの機械的性質を改善するため
に添加されているが、1.5重量%以下ではその効果は
見られなかった。また、Ag量が少なくなると、液相線
温度が上昇してしまい、液相線温度と固相線温度との差
が大きくなってしまうことがわかった。従ってAg量は
1.5重量%以上でなければならない。
【0018】次に150℃、少なくとも125℃での信
頼性を確保するための条件について示す。このような高
温での信頼性を確保するためには、はんだの固相線温度
が重要である。図1に示した様な詳細なはんだの溶融特
性の検討から、このSn−Ag−Bi系では、Biが約
10重量%以上になると138℃付近で溶融する部分が
生じることがわかった。これは測定試料の作成時の冷却
速度によって影響を受け、冷却速度が速い場合にはBi
が約18重量%以下ではこの溶融ピークは出現しない
が、通常のはんだ付け時の冷却速度によって冷却された
試料では、Biが10重量%から18重量%の範囲内で
も溶融してしまうことがわかった。この138℃で溶融
する部分はSn−Ag−Biの3元共晶組成の部分であ
る。そこで、Sn−Ag2元共晶ライン上で、Bi量を
変えた時の138℃で溶融する部分の割合を、同量の3
元共晶組成(1重量%のAg、57重量%のBi、残り
Sn)のはんだのピーク熱量と比較することによって求
め、図3に示した。これから、138℃で溶融する割合
はBi量によって滑らかに変化することがわかった。3
元共晶の割合の少ない範囲であれば、実用上問題がない
と言える。そのため、各種温度サイクル試験を行って検
討した結果、3元共晶の割合は20%程度以下にする必
要があり、Biは25重量%以下にしなければならない
ことがわかった。この高温での信頼性を確保するための
Bi量は、高温での引張試験によっても確認することが
できた。図4には、Bi量を変えたときの150℃での
引張強度を示した。これは、150℃での強度が高温で
の信頼性の目安となるからである。引張試験は0.1m
m/分の引張速さで行った。0.1mm/分の引張速度
とした理由は、実際の温度サイクル試験時にサンプルが
受ける最大歪速度を再現するため、引張速度に等価変換
したことによる。これからも、Biが25重量%以下で
あれば、150℃での引張強度を持ち、高温での使用に
耐えられることがわかった。3元共晶がある程度存在し
ても、150℃で強度が保証される理由は、3元共晶の
生成メカニズムに基づく。即ち、Bi量を増すと3元共
晶が生成されるが、融点の高いSn晶の隙間に点在して
いる状況のため、強度を有する。更にBiが増すと、S
n晶の中のBi量が増えSn晶自体の融点が下がり、ま
たSn晶の隙間での3元共晶量も増えるため強度がでな
くなる。ここではBiが25重量%で、3元共晶が20
%の範囲までは、Sn晶の隙間を3元共晶が完全に埋め
尽くさないために、150℃での強度を有することにな
る。同様に、125℃で引張試験を行って引張強度を測
定し、図5に示したが、Biが25重量%以上になる
と、引張強度は5MPa以下となってしまうが、Biが
25重量%以下であればBiが少なくなるにつれて引張
強度が増し、高温での信頼性を確保できることがわかっ
た。
【0019】また、Cuは組織改善のために添加した。
CuはSn−Ag−Bi系はんだ中では通常Cu−Sn
の化合物として存在する。Cu−Sn化合物はCu量が
微量であれば小さな球状であるので、Snの間に分散し
分散強化型の合金になる。これは、少量のSn−Cu化
合物が存在するだけで効果がある。Sn中にはCuは約
0.006重量%まで固溶するので、Cu−Sn化合物
を生成させるためには、0.006重量%以上のCuの
添加が必要である。しかし、Cu量が0.1重量%以上
となると、はんだが脆化し始める。Cu−Sn化合物が
大型化し、この化合物は硬いために変形しにくく、はん
だ接合部全体としての柔軟性をうばうからである。これ
は、リードの無い構造であるはんだボールを用いた接
続、或いは、実装密度が高まることによりはんだ付け継
ぎ手が小さくなることによって、電子回路の発熱の影響
が大きくなり、接続部にかかる歪みが大きくなった場合
の様に、はんだの柔軟性が必要な接続では特に重要な項
目である。更にCu量を1重量%以上にすると、別の項
目での劣化が見られる。まず、ぬれ性について、図6に
15重量%のBi、2.5重量%のAg、残りSnのは
んだにCuを添加したときのはんだのぬれ拡がりを示し
たが、Cuが0.5重量%の場合にぬれ拡がりが最高と
なり、それ以上のCu濃度では、Cuの濃度と共にぬれ
拡がりが低下し、2重量%ではCuを添加しなかった場
合よりもぬれ性が劣化していることがわかった。 ま
た、Cu量が多くなると、はんだ中のSnがCuとの化
合物生成に消費されるため、相対的にAg量が増し、針
状の大きいAg3Snの結晶が生じやすくなる。15重
量%のBi、2.8重量%のAg、残りSnのはんだ
に、0.5重量%、1重量%、2重量%のCuを添加し
たはんだの組織を観察したが、Cu添加量が増えるにつ
れてCu−Sn化合物が増すと共に、1重量%以上のC
uを添加した場合には、大きいAg3Snの結晶が生成
することがわかった。この大きいAg3Snの結晶はク
ラック進展のきっかけとなりうる。従って、これを防止
するためにAg量を予め減らすことが考えられるが、逆
に液相線温度の上昇が起こってしまう。以上から、Cu
は1重量%以下、望ましくは0.1重量%以下とした。
ぬれ性は、上記の組成範囲のはんだ合金は、大気中でS
n−Ag共晶はんだとほぼ同レベルであり、従来のフラ
ックス、電極部材料をそのまま使用できる。
【0020】また、図7に、2元共晶ライン上でBi量
を変えたときの室温での伸びを示したが、上記の組成範
囲内のはんだ合金の伸びは、室温で17%以上あり。実
用上問題無い。
【0021】更に220〜230℃でのはんだ付け性、
及び高温での信頼性を向上させるためには、上記の様に
選定した組成のうち、13重量%〜20重量% のB
i、2重量%〜3重量%のAg、残りSn、及び不可避
不純物で構成されるSn−Ag−Bi系はんだ、或い
は、このはんだ合金にCuを1重量%未満含んだSn−
Ag−BiーCu系はんだ合金、更に上記3元系はんだ
合金にCuを0.1重量%未満含んだSn−Ag−Bi
−Cu系はんだ合金が望ましい。これは、Biが13重
量%以上であればBiが10重量%の場合に比べて液相
線温度が下がり、更に熱容量の大きな部品でも220〜
230℃でのはんだ付けは容易になりうるからである。
また、AgもSn−Ag2元共晶ラインよりAg量の少
ない領域では、液相線温度を下げる作用を持ち、Ag量
が2重量%以上であればリフロー性は更に向上し、機械
的性質も更に向上するからである。また、Bi量が20
重量%以下であれば、138℃付近で3元共晶の溶融す
る割合は10%以下になり、また、150℃での引張強
度も5MPa程度以上、125℃での引張強度も15M
Pa程度以上有することから、高温での強度、クリープ
特性、振動、衝撃等の信頼性が向上し、高温で使用され
る電気製品に対して信頼性のマージンを拡げることがで
きる。
【0022】以上に示した様に、Sn−Ag−Biはん
だ合金の有効範囲を選定した。
【0023】
【発明の実施の形態】表1に示す6組成のはんだを作成
し、その性質を調べた結果を以下に述べる。
【0024】
【表1】
【0025】(実施の形態1)本発明の一例として、1
5重量%のBi、2重量%のAg、残りSnの合金を作
成した。この合金の液相線温度は207℃、固相線温度
は156℃であるが、138℃付近で3元共晶の溶融す
る部分があり、その割合は5%であり、実用上問題無
い。室温での引張強度は77MPa、150℃での引張
強度は11MPa、125℃での引張強度は22MP
a、室温での伸び率は19%であった。また、大気中で
のぬれ性は、Sn−Ag共晶の91%であり、Sn−A
g共晶はんだと同程度と言える。このはんだ合金を粉末
化し、フラックス成分と混練りしはんだペーストを作成
した。このはんだペーストを用いて、0.5mmピッ
チ、208ピンのQFP(Quad Flat Package)ーLSI
をガラスエポキシ基板にはんだ付けし、ー55℃30分
〜125℃30分(1時間/1サイクル)の温度サイク
ル試験を行った。QFP−LSIのリードはSnめっき
されている。また、はんだ付け時の最高温度は220℃
であった。最も応力が大きく作用するコーナーピンのフ
ィレット表面について、初期から1000サイクルま
で、電子顕微鏡により追跡調査を行ったが、表面に多少
の変化が生じるだけで、断線に至る様なクラックは生じ
ず、Sn−Pb共晶はんだと比較して、遜色はなかっ
た。このコーナーピンの断面を研磨し、観察したが、ク
ラックは生じていないことが確認された。従って、上記
組成のはんだ合金は、Sn−Pb共晶はんだの代替材料
として使用することができる。このはんだ合金について
は、BGA(Ball Grid Array)、CSP(Chip Size P
ackage)等の接続用のはんだボールとしても使用するこ
とができる。また、表面酸化が少ないので、フローはん
だ付け用のはんだ材として使用することもできる。更
に、はんだ箔として使用し、チップのダイボンド用、モ
ジュール実装用、封止用にも適用可能である。
【0026】(実施の形態2)同様に、本発明の一例と
して、15重量%のBi、2.5重量%のAg、残りS
nの合金を作成した。この合金の液相線温度は204
℃、固相線温度は155℃、138℃付近で3元共晶の
溶融する割合は5%であった。室温での引張強度は78
MPa、150℃での引張強度は10MPa、室温での
伸び率は20%であった。また、大気中でのぬれ性は、
Sn−Ag共晶の92%であった。このはんだ合金をは
んだペースト化し、実施例1と同じ温度サイクル試験を
行った。この結果、最も応力が大きく作用するコーナー
部のはんだフィレット表面は、1000サイクルまで、
実施例1の結果と同様に、表面に多少の変化が生じるだ
けで、断線に至るクラックは生じなかった。従って、実
施例2のはんだ合金は、Sn−Pb共晶はんだの代替材
料として有効である。
【0027】(実施の形態3)同様に、本発明の一例と
して、20重量%のBi、2.5重量%のAg、残りS
nの合金を作成した。この合金の液相線温度は200
℃、固相線温度は138℃、138℃付近で3元共晶の
溶融する割合は10%であった。室温での引張強度は7
5MPa、150℃での引張強度は5MPa、室温での
伸び率は25%であった。また、大気中でのぬれ性は、
Sn−Ag共晶の87%であった。このはんだ合金をは
んだペースト化し、実施例1と同じ温度サイクル試験を
行った。この結果、最も応力が大きく作用するコーナー
部のはんだフィレット表面は、1000サイクルまで、
実施例1の結果と同様に、表面に多少の変化が生じるだ
けで、断線に至る様なクラックは生じず、Sn−Pb共
晶はんだと比較して遜色はなかった。従って、実施例3
のはんだ合金は、Sn−Pb共晶はんだの代替材料とし
て有効である。
【0028】(実施の形態4)同様に、本発明の一例と
して、15重量%のBi、2.8重量%のAg、0.5
重量%のCu、残りSnの合金を作成した。この合金の
液相線温度は204℃、固相線温度は157℃、3元共
晶の溶融する割合は5%であった。室温での引張強度は
83MPa、150℃での引張強度は11MPa、室温
での伸び率は21%であった。また、大気中でのぬれ性
は、Sn−Ag共晶の90%であった。このはんだ合金
をはんだペースト化し、TSOP(Thin Small Outline
Package)、チップ部品をガラスエポキシ基板にはんだ
付けし、実施例1と同条件で温度サイクル試験を行っ
た。TSOP、チップ部品は、リードが短いため、或い
はリード無し部品であるため、はんだ内で熱膨張の差に
適用しなくてはならず、長いリードを持つQFP−LS
Iに比べて厳しい接続である。このような温度サイクル
試験を行ったTSOPのコーナー部のはんだフィレット
表面について、1000サイクルまで観察を行った結
果、多少の劣化は認められるが、断線に至る様なクラッ
クは生じていないことが確認できた。また、チップ部品
でも大きな変化は無く、断面観察によってもクラックは
生じていないことが確認でき、SnーPb共晶と比較し
ても遜色は無かった。また、このようにはんだ付けした
チップ部品について、せん断試験を行ったが、125℃
での高温放置試験後、及び、上記の温度サイクル試験1
000サイクル後でも、初期に比べてせん断強度の劣化
は見られなかった。また、従来使用されているSn−P
b共晶とほぼ同じせん断強度を有した。また、電気的な
導通試験でも問題は無かった。
【0029】(実施の形態5)18重量%のBi、2重
量%のAg、残りSnの合金をBGAの接続に利用した
例を示す。図8のように、BGA本体1上に上記組成の
はんだボール2をはんだ付けした。はんだボール径は0.
76mmであり、はんだ付け温度は225℃で行った。こ
のBGA3に対して、プリント基板4側に同じ組成のは
んだペースト5を印刷し、同じ条件ではんだ付けを行っ
た。以上のような課程を経ることによって、Pbを用い
ない低毒性のBGA接続を行うことができる。このプリ
ント基板に接続されたBGAについて、実施例1と同様
の温度サイクル試験を行っが、実用上問題の無いことが
わかった。
【0030】また、BGA本体に接続されているはんだ
ボール2が高融点のはんだ、例えばSn−Ag共晶はん
だ等であっても、プリント基板側に用いるはんだを本発
明のはんだを用いれば、220〜230℃での接続が可
能である。このように、本発明のはんだはBGA等のは
んだボールを用いた接続にも利用することができる。
【0031】(実施の形態6)15重量%のBi、2.
5重量%のAg、0.08重量%のCu,残りSnの合
金を用いた8mmビデオ用の電子回路基板の製造方法を
示す。まず、このはんだ合金を25〜45μmの大きさ
に粉末化し、これをフラックス成分と混練りし、はんだ
ペーストを作成した。このはんだペーストを0.15m
m厚のメタルマスクを用いて、プリント配線基板上に個
別供給した。このはんだペーストが供給されたプリント
基板上に部品搭載機を用いて各種電子部品を搭載し、窒
素リフロー炉を通してはんだ付けを行った。窒素リフロ
ー炉中の酸素濃度は100ppmとした。はんだ付け温
度は、各種部品の熱容量の差により同一基板上でも差が
あるが、予熱はほぼ150℃で、最高温度は最も温度が
上がった箇所でも230℃となるようにした。この後、
裏面についても同様にはんだペーストの印刷、各種部品
の搭載、窒素リフローによる加熱を行った。この電子回
路基板には、0.4mmピッチのQFP−LSI、10
05と呼ばれる縦1.0mm、横0.5mmの大きさの
チップ部品等が含まれている。はんだ付け後は洗浄は行
わなかった。このようにはんだ付けを行った後、自動外
観検査装置を用いてはんだ付け部の外観検査を行った。
この結果、従来のSn−Pb共晶と比較してはんだ表面
の光沢が少ないために、虚報率が少なかった。また、は
んだ付け性も、従来のSn−Pb共晶を用いてはんだ付
けした基板と比較したが、プリント基板上のCuパッド
へのぬれ拡がりが若干悪いが、実用上十分なレベルであ
った。
【0032】その中で、部品搭載時の位置ずれにより、
脱落していたチップ部品が数個見られたが、これははん
だごてで容易に修正することができた。
【0033】このように製作した8mmビデオ用電子回
路基板を、実際の8mmビデオ本体に組み入れ、電気的
チェック、振動試験、高温高湿試験等の製品検査を行っ
たが、特に問題は無かった。このように、Pbを含まな
い低毒性のSn−Ag−Bi−Cuはんだを用いて、は
んだ付け温度を最高230℃として加熱することによっ
て、環境、生物に毒性の少ない電子回路基板を製造する
ことができた。
【0034】(実施の形態7)15重量%のBi、2.
8重量%のAg、残りSnの合金を0.5mmピッチの
QFP−LSI、及びTSOPにはんだ付けした。はん
だ付け温度は最高温度が230℃とした。これらの電子
部品のリード電極は、従来、42アロイに90重量%の
Sn、10重量%のPbの組成のはんだめっき(以下、
Sn−10Pbと記す)を施したものが用いられてい
る。しかし、これらも有毒なPbを含有するため、リー
ド電極もPbフリー化する必要がある。そこで本実施の
形態では、42アロイ上にCuめっきを施してから、8
重量%のBi、残りSnの組成のはんだめっき(以下、
Sn−8Biと記す)を施した。Cuめっきのめっき厚
は5μm、Sn−8Biめっきの厚みは10μmとし
た。上記のはんだ付けを行った基板について実施の形態
1と同じ温度サイクル試験を行ったが、十分な信頼性が
得られた。
【0035】リード電極を上記の様な構成にした理由
は、はんだ付け後の割基板作業、或いはプロービングテ
スト時に基板が反り、又はハンドリング等によって接続
したLSI等のはんだ接続部に大きな応力がかかるた
め、それに耐えられるはんだ接続部の強度を確保しなく
てはならないためである。従って、十分な接続強度を有
する構成とするために、本発明のはんだ合金と、各種の
Pbフリー材料を用いたリードとの接続強度を調べたの
で、以下に説明する。
【0036】表面に各種のはんだめっき、Pdめっき等
を施したモデルリードを作成した。モデルリードの材質
は42アロイであり、表面のめっきの下地として、Cu
めっき、Niめっき、或いは下地無しの3種類を検討し
た。モデルリードの幅は3mmで、はんだ付け部の長さ
が約22mmになるように90°の角度に折り曲げてあ
る。これらのはんだ付け方法は、プリント基板上の幅
3.5mm、長さ25mmのCuパッド上に、パッドと
同じ大きさの本発明の組成によるはんだ箔を載せ、その
上に、上記のモデルリードをのせ、大気中で、最高温度
220℃ではんだ付けした。このとき、塩素量が0.2
%のフラックスを用いた。これを洗浄した後、垂直方向
に5mm/分の速さで引っ張って、ピール試験を行い、
最も強度が大きくなるフィレット部強度を求めた。ピー
ル試験は、はんだ付け後初期、はんだ付け後の経時変化
による接続部強度劣化を考慮し、はんだ付け後に125
℃で168時間放置後、また、リード電極のぬれ性が劣
化した場合を考慮して、モデルリードを150℃で16
8時間放置してからはんだ付けした後と、3種類行っ
た。はんだ組成は、発明の範囲内で、Bi量、Ag量、
Cu量を変えて検討した。この結果、このはんだ組成範
囲では同じ傾向が見られ、42アロイ上に下地としてC
uめっきを施した場合に接続強度が向上していることが
わかった。これは、Biと42アロイとの反応性が低い
ため、従来のSn−Pb共晶と比較して、十分な化合物
が生成できず、強度が得られないためである。Cuの存
在により、接続強度が増すことから、42アロイリード
ではなく、Cu系リードフレームを用いても十分な接続
強度が得られる。また、表面の組成は、Biを25重量
%程度まで含有するSn−Bi組成の場合、十分な接続
強度が得られることがわかった。これらの結果のうち、
15重量%のBi、2.8重量%のAg、残りSnのは
んだと、42アロイ上にSn−8Biめっきを10μm
、42アロイ上にCu下地めっきを5μm施してから
Sn−8Biめっきを10μm施したモデルリードとの
フィレット部強度を図9に示した。図9には、従来使用
しているPbを含有している組み合わせの場合のフィレ
ット部強度も同様に示した。これから、42アロイ上に
Cu下地めっきを施し、この上にSn−8Biめっきを
施した構成では、42アロイ上に直接Sn−8Biめっ
きを施した場合と比べて接続強度は大きく、また、従来
の使用しているSn−Pb共晶はんだとSn−10Pb
めっきリードとの構成以上の接続強度が得られることが
わかった。このように、本発明のはんだ合金は、下地と
してCuを用いるか、またCu系リードフレームを使用
し、この上にSn−8Biめっき等の表面処理すること
により、十分な強度を有する接続部が得られる。
【0037】
【発明の効果】以上説明したように、本発明のはんだ合
金であれば、従来大量に使用されているSn−Pb共晶
はんだの代替材料としての、低毒性のPbフリーはんだ
を提供できる。このはんだ合金は、はんだ付け温度が従
来と変わらず、また、ぬれ性も従来使用されているSn
−Ag共晶はんだと同程度なので、フラックス、電極材
料の特別な開発を必要としない。また、低温で溶融する
3元共晶量も20%以下であるので、高温での信頼性を
確保することができ、電子部品を回路基板に高信頼に接
続することができる。
【図面の簡単な説明】
【図1】3種類のSn−Ag−Bi系はんだの溶融特
性。
【図2】3種類のSn−Ag−Bi系はんだの組織を表
した写真。
【図3】Sn−Ag2元共晶ライン近辺でのBi量を変
えたときの3元共晶の割合。
【図4】Bi量を変えたときの150℃での引張強度。
【図5】Bi量を変えたときの125℃での引張強度。
【図6】Sn−Ag−Bi系はんだ中のCu量を変えた
ときのぬれ特性。
【図7】Bi量を変えたときの室温での伸び特性。
【図8】本発明をBGAに適用した例。
【図9】本発明のはんだと、リードとの接続強度。
【符号の説明】
1.BGA本体 2.はんだボール 3.BGA 4.プリント基板 5.はんだペースト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H05K 3/34 512 H01L 21/92 603B (72)発明者 石田 寿治 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 原田 正英 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 浜野 恵 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 山本 健一 東京都小平市上水本町五丁目20番1号株 式会社日立製作所半導体事業部内 (56)参考文献 特開 平9−216089(JP,A) 特開 平9−327791(JP,A) 特開 平9−192877(JP,A) 特開 平10−52791(JP,A) 特開 平8−132277(JP,A) 特開 平8−206874(JP,A) 特開 平9−326554(JP,A) (58)調査した分野(Int.Cl.7,DB名) B23K 35/26 H05K 3/24 H05K 3/34 H01L 21/60

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】 所定の配線パターンを形成した回路基板
    と、該配線パターンと接続する電極を備えた電子部品と
    からなる電子機器であって、 前記電子部品の有する電極にCuめっきおよびSn‐Biめっ
    きを施した電極を有する電子部品と、該回路基板の配線
    パターンを、10重量%〜25重量%のBi、1.5重
    量%〜3重量%のAg、残りがSnで構成されるSn−
    Ag−Bi系はんだにより接続したことを特徴とする電
    子機器。
  2. 【請求項2】 所定の配線パターンを形成した回路基板
    と、該配線パターンと接続する電極を備えた電子部品と
    からなる電子機器であって、 前記電子部品の有する電極にCuめっきおよびSn‐Biめっ
    きを施した電極を有する電子部品と、該回路基板の配線
    パターンを、10重量%〜25重量%のBi、1.5重
    量%〜3重量%のAg、1重量%未満のCu、残りがS
    nで構成されるSn−Ag−Bi−Cu系はんだにより
    接続したことを特徴とする電子機器。
  3. 【請求項3】 リード電極を有する半導体装置と電子基
    板の電極をはんだにより接続した電子機器であって、 該リード電極は42アロイリードと該42アロイリード
    の上にめっき形成されたCu層およびSn−Bi層を有
    し、該はんだは、10重量%〜25重量%のBiと、
    1.5重量%〜3重量%のAgと、残りがSnであるS
    n−Ag−Bi系鉛フリーはんだであることを特徴とす
    る電子機器。
  4. 【請求項4】 リード電極を有する半導体装置と電子基
    板の電極をはんだにより接続した電子機器であって、 該リード電極は42アロイリードと該42アロイリード
    の上にめっき形成されたCu層およびSn−Bi層を有
    し、該はんだは、10重量%〜25重量%のBi、1.
    5重量%〜3重量%のAg、1重量%未満のCu、残り
    がSnであるSn−Ag−BiーCu系鉛フリーはんだ
    であることを特徴とする電子機器。
  5. 【請求項5】 リード電極を有する半導体装置と電子基
    板の電極をはんだにより接続した電子機器であって、 該リード電極はCuリードと該Cuリードの上にめっき
    形成されたSn−Bi層を有し、 該はんだは、10重量%〜25重量%のBiと、1.5
    重量%〜3重量%のAgと、残りがSnであるSn−A
    g−Bi系鉛フリーはんだであることを特徴とする電子
    機器。
  6. 【請求項6】 リード電極を有する半導体装置と電子基
    板の電極をはんだにより接続した電子機器であって、 該リード電極はCuリードと該Cuリードの上にめっき
    形成されたSn−Bi層を有し、 該はんだは、10重量%〜25重量%のBi、1.5重
    量%〜3重量%のAg、1重量%未満のCu、残りがS
    nであるSn−Ag−BiーCu系鉛フリーはんだこと
    を特徴とする電子機器。
  7. 【請求項7】 請求項3から6のいずれか1項に記載の
    電子機器であって、 該半導体装置のリード電極と該電子基板の電極を接続す
    るはんだ接続部では、Sn−Ag−Bi三元共晶量が2
    0%以下であることを特徴とする電子機器。
  8. 【請求項8】 請求項1から7のいずれか1項に記載の
    電子機器であって、 該Sn−Bi層のBi含有量は25重量%以下であること
    を特徴とする電子機器。
  9. 【請求項9】 半導体装置のリード電極と電子基板の電
    極をはんだ接続する電子機器の製造方法であって、 42アロイリードと該42アロイリードの上にめっき形
    成されたCu層およびSn−Bi層を有するリード電極
    を、10重量%〜25重量%のBiと、1.5重量%〜
    3重量%のAgと、残りがSnであるSn−Ag−Bi
    系鉛フリーはんだを用いてはんだ付けを行い接続させる
    工程を有することを特徴とする電子機器の製造方法。
  10. 【請求項10】 半導体装置のリード電極と電子基板の
    電極をはんだ接続する電子機器の製造方法であって、 42アロイリードと該42アロイリードの上にめっき形
    成されたCu層およびSn−Bi層を有するリード電極
    を、10重量%〜25重量%のBi、1.5重量%〜3
    重量%のAg、1重量%未満のCu、残りがSnである
    Sn−Ag−BiーCu系鉛フリーはんだを用いてはん
    だ付けを行い接続させる工程を有することを特徴とする
    電子機器の製造方法。
  11. 【請求項11】 半導体装置のリード電極と電子基板の
    電極をはんだ接続する電子機器の製造方法であって、 Cuリードと該Cuリードの上にめっき形成されたSn
    −Bi層を有するリード電極を、10重量%〜25重量
    %のBiと、1.5重量%〜3重量%のAgと、残りが
    SnであるSn−Ag−Bi系鉛フリーはんだを用いて
    はんだ付けを行い接続させる工程を有することを特徴と
    する電子機器の製造方法。
  12. 【請求項12】 請求項9から11のいずれか1項に記
    載の電子機器の製造方法であって、 上記はんだ付けを行う温度は220℃から230℃であ
    ることを特徴とする電子機器の製造方法。
JP02240097A 1996-10-09 1997-02-05 Pbフリーはんだ材料及びそれを用いた電子機器 Expired - Fee Related JP3446517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02240097A JP3446517B2 (ja) 1996-10-09 1997-02-05 Pbフリーはんだ材料及びそれを用いた電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-268356 1996-10-09
JP26835696 1996-10-09
JP02240097A JP3446517B2 (ja) 1996-10-09 1997-02-05 Pbフリーはんだ材料及びそれを用いた電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002340281A Division JP2003200288A (ja) 1996-10-09 2002-11-25 Pbフリーはんだ材料及びそれを用いた電子機器

Publications (2)

Publication Number Publication Date
JPH10166178A JPH10166178A (ja) 1998-06-23
JP3446517B2 true JP3446517B2 (ja) 2003-09-16

Family

ID=26359610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02240097A Expired - Fee Related JP3446517B2 (ja) 1996-10-09 1997-02-05 Pbフリーはんだ材料及びそれを用いた電子機器

Country Status (1)

Country Link
JP (1) JP3446517B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042829A1 (en) * 1999-01-11 2000-07-20 Matsushita Electric Industrial Co., Ltd. Article having a circuit soldered with parts and method for recycling wastes of the same
US6365097B1 (en) * 1999-01-29 2002-04-02 Fuji Electric Co., Ltd. Solder alloy
JP2001143960A (ja) * 1999-11-17 2001-05-25 Murata Mfg Co Ltd セラミック電子部品およびセラミック電子部品の実装構造
JP4908667B2 (ja) * 2000-04-17 2012-04-04 日立電線株式会社 電線加工品とその製造方法
JP2002124744A (ja) * 2000-10-12 2002-04-26 Eastern Co Ltd 回路基板
JP2002280729A (ja) * 2001-03-22 2002-09-27 Hitachi Chem Co Ltd はんだボールを有する配線板とその製造方法
JP2002280728A (ja) * 2001-03-22 2002-09-27 Hitachi Chem Co Ltd はんだボールを有する配線板とその製造方法
JP4073183B2 (ja) 2001-08-01 2008-04-09 株式会社日立製作所 Pbフリーはんだを用いた混載実装方法及び実装品
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
JP5929722B2 (ja) * 2011-11-30 2016-06-08 Tdk株式会社 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法

Also Published As

Publication number Publication date
JPH10166178A (ja) 1998-06-23

Similar Documents

Publication Publication Date Title
TWI392750B (zh) Lead-free solder alloy
US8503189B2 (en) Pb-free solder-connected structure and electronic device
JP4613823B2 (ja) ソルダペーストおよびプリント基板
JP5115915B2 (ja) 鉛フリーはんだ、そのはんだ加工物、ソルダーペースト及び電子部品はんだ付け基板
JP3925554B2 (ja) 鉛フリーはんだボール
EP1298726A2 (en) Solder composition for semiconductor bumps
JP3446517B2 (ja) Pbフリーはんだ材料及びそれを用いた電子機器
EP1382413B1 (en) Lead-free solder alloy
JP4770733B2 (ja) はんだ及びそれを使用した実装品
JP3991788B2 (ja) はんだおよびそれを用いた実装品
JP4453473B2 (ja) 鉛フリーはんだ合金と、それを用いたはんだ材料及びはんだ接合部
JP2003200288A (ja) Pbフリーはんだ材料及びそれを用いた電子機器
JP2910527B2 (ja) 高温はんだ
JP3551168B2 (ja) Pbフリーはんだ接続構造体および電子機器
JP3460442B2 (ja) 鉛フリーはんだ及びそれを用いた実装品
JP4535429B2 (ja) 半導体装置の製造方法
JP3551167B2 (ja) 半導体装置
JP3551169B2 (ja) 電子機器およびその製造方法
JP4535464B2 (ja) 電子機器の製造方法
JP5061168B2 (ja) 電子機器の製造方法
JPH07299585A (ja) はんだ合金
JP2004221617A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees