[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003303842A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003303842A
JP2003303842A JP2002110042A JP2002110042A JP2003303842A JP 2003303842 A JP2003303842 A JP 2003303842A JP 2002110042 A JP2002110042 A JP 2002110042A JP 2002110042 A JP2002110042 A JP 2002110042A JP 2003303842 A JP2003303842 A JP 2003303842A
Authority
JP
Japan
Prior art keywords
layer
solder
semiconductor device
electrode structure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002110042A
Other languages
English (en)
Inventor
Nobuaki Takahashi
信明 高橋
Kiminori Ishidou
仁則 石堂
Shuichi Shibazaki
修一 柴崎
Kenta Ogawa
健太 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002110042A priority Critical patent/JP2003303842A/ja
Priority to US10/410,244 priority patent/US20030193094A1/en
Priority to KR10-2003-0022971A priority patent/KR20030081172A/ko
Publication of JP2003303842A publication Critical patent/JP2003303842A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/033—Punching metal foil, e.g. solder foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】信頼性の高い溶融接合の技術を可能にし、半導
体装置の高密度化、高機能化を促進させる。 【解決手段】ＢＧＡパッケージ１表面に形成したＣｕ配
線層２上に、Ｎｉ接合層３と酸化防止層４とを無電解メ
ッキ法で積層して形成し、酸化防止層４を覆うようにし
てフラックス５を塗布する。そして、Ｃｕ添加ハンダボ
ールバンプ６を上記酸化防止層４に載置し１９０℃〜２
２０℃の範囲温度で熱処理を施しＮｉ接合層３に溶融接
合する。Ｃｕ添加ハンダボールバンプ６中のＳｎおよび
ＣｕとＮｉ接合層３中のＮｉとが急激に反応し拡散抑制
合金層７が形成される。そして、配線基板であるマザー
ボード９上の電極パッド１０とＣｕ添加ハンダボールバ
ンプ６とを溶融接合させ、半導体装置８をマザーボード
９に実装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に、ハンダを通して接合される電
極構造を有する半導体装置とその製造方法に関する。
【０００２】
【従来の技術】近年、ＩＣあるいはＬＳＩはますます高
集積化され大容量化してきている。そして、携帯用機器
等への搭載で使用する半導体チップのＣＳＰ（Ｃｈｉｐ
Ｓｉｚｅ Ｐａｃｋａｇｅ）は、上記機器の小型化お
よび高性能化に伴い、その実装面積やその高さの縮小化
が必要になり高密度化が必須になってきている。更に
は、複数の半導体チップを１つに実装するＭＣＰ（Ｍｕ
ｌｔｉ−Ｃｈｉｐ Ｐａｃｋａｇｅ）が実用化されてき
ている。
【０００３】また、情報技術の急速な普及に伴い、情報
処理装置を構成する半導体装置のシステム化と高機能化
への要求はますます大きくなっている。そして、複数の
シリコン半導体チップ、化合物半導体を用いた光デバイ
ス・高周波デバイスから成る半導体チップ等を含む多様
な機能ブロックを集積・システム化する、電子システム
インテグレーションのための実装技術への期待が高くな
ってきている。
【０００４】上記のような半導体装置の高密度化、高機
能化に伴い、多ピン化した半導体チップをハンダバンプ
でパッケージ用基板に接合した半導体装置や、ボール・
グリッド・アレイ（ＢＧＡ）型の外部端子を有する半導
体パッケージが増加してきた。この種の半導体装置の電
極構造では、組立時の熱履歴や、半導体パッケージの実
装時にかかる熱履歴、また使用環境下における高温状態
や温度変化により、接合部界面は金属間の反応によって
その構成が変化し、信頼性上の不具合を発生することが
あり、これらの問題に対し、信頼性を保つことが可能な
金属組成となるように各材料を選択することが重要な要
素の一つとなる。
【０００５】そこで、従来の技術として、ＢＧＡ型の外
部端子を有する半導体パッケージにおける電極構造につ
いて図１０に基づいて説明する。図１０は、共晶組成
（Ｓｎ：６３ｗｔ（重量）％−Ｐｂ：３７ｗｔ％）のハ
ンダを用いたハンダボールバンプの形成と配線基板であ
るマザーボードとの接続を示す工程順の断面図である。
以下、半導体装置の実装技術において、半導体チップ
間、半導体チップと半導体パッケージ間、半導体チップ
あるいは半導体パッケージと配線基板間の接合に用いる
ハンダバンプのようなものを（溶着）接合体という。
【０００６】図１０（ａ）に示すように、半導体チップ
が内部に実装されたＢＧＡパッケージ１０１表面のＣｕ
配線層１０２上に、Ｎｉ接合層１０３を無電解メッキ法
で形成する。ここで、無電解メッキ液は、通常では、ニ
ッケル塩の水溶液に還元剤として次亜燐酸ソーダ（Ｎａ
Ｈ2 ＰＯ2 ）等を添加した薬液である。そして、上記Ｎ
ｉ接合層１０３上に酸化防止層１０４を形成する。この
酸化防止層１０４は、上記無電解メッキ法によるＮｉ接
合層１０３形成に引き続き無電解メッキ法で形成するＡ
ｕ層から成る。このようにした後、酸化防止層１０４を
覆うようにしてフラックス１０５を塗布する。
【０００７】次に、図１０（ｂ）に示すように、ハンダ
ボールバンプ１０６を溶着して形成する。この溶着形成
では、ハンダボールを上記酸化防止層１０４に載置し２
２０℃程度の熱処理を施しＮｉ接合層１０３に溶融接合
する。この熱処理の工程で、Ａｕ層から成る酸化防止層
１０４は、ハンダボールバンプ１０６内に溶融する。
【０００８】上記工程において、図１０（ｂ）に示すよ
うに、ハンダボールバンプ１０６中のＳｎとＮｉとが反
応し金属間化合物層１０７が形成される。この金属間化
合物層１０７はＮｉ−Ｓｎの金属間化合物である。更に
は、上記金属間化合物層１０７とＮｉ接合層１０３との
間の上記金属間化合物層１０７の形成でＮｉが拡散する
ため、そのあとにＰ濃縮層１０８が形成されるようにな
る。このようにして、配線基板との接続用の電極構造を
有する半導体装置１０９ができあがる。
【０００９】次に、図１０（ｃ）に示すように、配線基
板であるマザーボード１１０上の電極パッド１１１と上
記ハンダボールバンプ１０６とを溶融接合させ、半導体
装置１０９をマザーボードに実装する。ここで、電極パ
ッド１１１はＣｕから成る。
【００１０】上記の従来の技術は、ＢＧＡパッケージの
電極構造にハンダボールバンプを形成する場合である。
この他に、半導体チップ上に形成したアルミニウム（Ａ
ｌ）で成る配線パッドに、Ｎｉ接合層を介してハンダバ
ンプを溶融接合することもなされる。
【００１１】
【発明が解決しようとする課題】現在の半導体装置の実
装技術で広く用いられている、ハンダバンプ溶着を用い
た溶融接合においては、上述したようにハンダボールバ
ンプ１０６中のＳｎとＮｉとが反応し、Ｎｉ−Ｓｎの金
属間化合物層１０７が形成される。この場合には、上記
Ｎｉ接合層１０３中のＮｉ原子は容易に熱拡散し、上記
金属間化合物層１０７を形成すると共に、更には上記ハ
ンダボールバンプ１０６内にも固溶するようになる。そ
して、そのあとにＰ濃縮層１０８が形成されるようにな
る。あるいは、そのあとにはＮｉ原子の密度の粗な領域
が形成され、極端な場合には小さなボイドが発生するよ
うになる。
【００１２】従来の技術においては、上記溶着のために
熱処理を施してＮｉ接合層にハンダバンプを溶融接合す
る工程において、上述したＮｉ原子の拡散の制御が非常
に難しくなり、このＮｉ原子の熱拡散が無制限に増加す
ることになる。そして、上述したＰ濃縮層１０８あるい
はＮｉ原子密度の粗な領域が厚くなり、このＰ濃縮層１
０８近傍あるいは上記粗な領域においてハンダボールバ
ンプ１０６の剥離破断が頻繁に生じるようになる。これ
は、これらの領域が脆弱な物性を有するためである。こ
のようにして、半導体パッケージの信頼性が低下する。
このような信頼性の低下の問題は、パッケージの小型化
あるいは高性能化と共に顕在化する。
【００１３】そして、上記問題は、半導体パッケージの
場合に限らず、Ｓｎを含有するハンダのような溶着接合
体を半導体チップ上の配線パッド等の電極にＮｉ層を介
して溶融接合する場合にも同様に生じることである。
【００１４】本発明の主な目的は、以上のような半導体
装置実装の接合技術の問題点に鑑み、信頼性の高い溶融
接合の技術を提供することにある。更には、本発明の他
の目的は、半導体装置の高密度化、高機能化を容易にし
促進させることにある。
【００１５】
【００１６】
【課題を解決するための手段】このために本発明の半導
体装置では、半導体チップ、半導体パッケージ、配線基
板の間の接続に用いられる電極構造において、Ｎｉ−Ｃ
ｕ−Ｓｎ金属間化合物あるいはＮｉ−Ｐｄ−Ｓｎ金属間
化合物から成るＮｉ拡散抑制層を挟んで、前記電極構造
を構成するＳｎ含有のハンダで成る接合体が前記電極構
造を構成するＮｉ層あるいはＮｉ合金層に接合してい
る。ここで、前記ハンダにＣｕあるいはＰｄが添加され
ている。
【００１７】そして、本発明では、前記ＣｕあるいはＰ
ｄの添加量は０．１ｗｔ％〜０．５ｗｔ％の範囲にあ
る。ここで、前記ハンダはＰｂ−Ｓｎ系合金ハンダ、Ｐ
ｂフリーハンダであるＳｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓ
ｎ−Ｚｎ系ハンダである。また、本発明では、前記ハン
ダは共晶組成のＰｂ−Ｓｎ合金ハンダであり、前記Ｃｕ
の添加量は０．２ｗｔ％〜０．３ｗｔ％の範囲にある。
ここで、前記接合体はバンプ形状あるいはボールバンプ
形状にある。
【００１８】そして、本発明では、前記Ｎｉ拡散抑制層
は、前記接合体を前記Ｎｉ層あるいはＮｉ合金層に溶融
接合する工程において形成されたものである。
【００１９】また、本発明では、一の半導体チップが、
他の半導体チップ上、半導体パッケージあるいは配線基
板上のＮｉ層あるいはＮｉ合金層に、前記電極構造の接
合体を介して接合され互いに接続されている。
【００２０】あるいは、本発明では、半導体パッケージ
が、配線基板上のＮｉ層、Ｎｉ合金層あるいはＣｕ層
に、前記電極構造の接合体を介して接合され互いに接続
されている。
【００２１】また、本発明の半導体装置の製造方法は、
半導体チップ、半導体パッケージ、配線基板の間の接続
に用いられる電極構造の製造方法であって、前記電極構
造を構成するＳｎ含有のハンダで成る接合体に所定の量
のＣｕあるいはＰｄを予め添加する工程と、前記Ｃｕあ
るいはＰｄ添加の接合体を前記電極構造を構成するＮｉ
層あるいはＮｉ合金層に溶融接合する工程とを含む。こ
こで、前記接合体はハンダペーストを前記電極構造上に
塗布することで形成してもよい。
【００２２】あるいは、本発明の半導体装置の製造方法
は、半導体チップ、半導体パッケージ、配線基板の間の
接続に用いられる電極構造の製造方法であって、前記電
極構造を構成するＮｉ層あるいはＮｉ合金層上にＣｕあ
るいはＰｄを含有するフラックスあるいはハンダペース
トを塗布する工程と、前記フラックスあるいはハンダペ
ーストを介して前記電極構造を構成するＳｎ含有のハン
ダで成る接合体を前記Ｎｉ層あるいはＮｉ合金層に溶融
接合する工程とを含む。
【００２３】あるいは、本発明の半導体装置の製造方法
では、前記ＣｕあるいはＰｄの添加量は０．１ｗｔ％〜
０．５ｗｔ％の範囲にする。ここで、前記ハンダはＰｂ
−Ｓｎ系合金ハンダ、ＰｂフリーハンダであるＳｎ−Ｃ
ｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｚｎ系ハンダである。
【００２４】あるいは、本発明の半導体装置の製造方法
では、前記ハンダは共晶組成のＰｂ−Ｓｎ合金ハンダで
あり、前記Ｃｕの添加量は０．２ｗｔ％〜０．３ｗｔ％
の範囲にする。
【００２５】ここで、前記接合体はバンプ形状あるいは
ボールバンプ形状にある。
【００２６】あるいは、本発明の半導体装置の製造方法
は、半導体チップ、半導体パッケージ、配線基板の間の
接続に用いられる電極構造の製造方法であって、Ｓｎ含
有のハンダボールの表面にＣｕ層をコーティングする工
程と、前記Ｃｕ層をコーティングした前記ハンダボール
を前記電極構造を構成するＮｉ層あるいはＮｉ合金層に
溶融接合する工程とを含む。
【００２７】あるいは、本発明の半導体装置の製造方法
は、半導体チップ、半導体パッケージ、配線基板の間の
接続に用いられる電極構造の製造方法であって、Ｃｕ層
とハンダ層の積層したハンダテープを打ち抜きポンチで
もって前記電極構造を構成するＮｉ層あるいはＮｉ合金
層に圧着し打ち抜く工程と、前記打ち抜き後に熱処理を
施し前記ハンダテープを前記Ｎｉ層あるいはＮｉ合金層
に溶融接合する工程とを含む。
【００２８】あるいは、本発明の半導体装置の製造方法
は、半導体チップ、半導体パッケージ、配線基板の間の
接続に用いられる電極構造の製造方法であって、前記電
極構造を構成するＮｉ層あるいはＮｉ合金層上にＣｕメ
ッキ層とハンダメッキ層から成る積層メッキ層を形成す
る工程と、熱処理を施し前記積層メッキ層を前記Ｎｉ層
あるいはＮｉ合金層に溶融接合する工程とを含む。
【００２９】あるいは、本発明の半導体装置の製造方法
は、半導体チップ、半導体パッケージ、配線基板の間の
接続に用いられる電極構造の製造方法であって、前記電
極構造においてＣｕ層と多孔質のＮｉ層とをこの順に積
層して形成する工程と、前記Ｎｉ層表面にハンダボール
を載置した後熱処理を施し前記ハンダボールを前記Ｎｉ
層に溶融接合する工程とを含む。
【００３０】ここで、前記Ｎｉ層あるいはＮｉ合金層
は、無電解Ｎｉ−Ｐメッキ液あるいは無電解Ｎｉ−Ｂメ
ッキ液での無電解メッキ法で形成する。
【００３１】本発明では、電極構造におけるＮｉ層ある
いはＮｉ合金層に、Ｓｎ含有の接合体を溶融接合する工
程において、Ｎｉ原子の上記接合体への熱移動がＮｉ拡
散抑制層で止められる。そして、従来の技術で説明した
ような脆弱層の形成は抑制される。
【００３２】このために、上記電極構造でのＮｉ層ある
いはＮｉ合金層と上記接合体との接着強度は向上する。
更には、上記接合体の電極構造からの剥離破断率は大幅
に低減するようになる。
【００３３】このようにして、実装された半導体装置の
信頼性が向上し、半導体装置の高密度化あるいは高機能
化が容易になる。
【００３４】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１乃至図３に基づいて説明する。図１は、本発明に
おける共晶組成のＰｂ−Ｓｎ合金ハンダ（錫鉛ハンダ）
を用いたＢＧＡパッケージのハンダボールバンプの形成
と配線基板であるマザーボードとの接続を示す工程順の
断面図である。本発明の特徴は、微量のＣｕ原子をハン
ダボールバンプに添加するところにある。そして、図２
と図３は、この場合に生じる効果を説明するためのグラ
フである。ここで、ＢＧＡパッケージには半導体チップ
が実装されている。
【００３５】従来の技術で説明したのと同様に、図１
（ａ）に示すように、ＢＧＡパッケージ１表面に形成し
たＣｕ配線層２上に、Ｎｉ接合層３を無電解メッキ法で
形成する。ここで、無電解メッキ液は、ニッケル塩の水
溶液に還元剤として次亜燐酸ソーダ（ＮａＨ2 ＰＯ2 ）
等を添加した薬液である。そして、Ｎｉ接合層３と酸化
防止層４とを積層して形成する。このようにした後、酸
化防止層４を覆うようにしてフラックス５を塗布する。
【００３６】次に、図１（ｂ）に示すように、Ｃｕ添加
ハンダボールバンプ６を溶着形成する。この形成では、
径が７００μｍΦ程度のハンダボールを上記酸化防止層
４に載置し１９０℃〜２２０℃の範囲温度で熱処理を施
しＮｉ接合層３に溶融接合する。ここで、酸化防止層４
のＡｕ原子は、Ｃｕ添加ハンダボールバンプ６内に溶融
する。
【００３７】上記熱処理工程においては、図１（ｂ）に
示すように、Ｃｕ添加ハンダボールバンプ６中のＳｎお
よびＣｕとＮｉ接合層３中のＮｉとが急激に反応し、拡
散抑制合金層７が形成される。この拡散抑制合金層７は
Ｎｉ−Ｃｕ−Ｓｎから成る金属間化合物である。このＮ
ｉ−Ｃｕ−Ｓｎから成る拡散抑制合金層７は、従来の技
術の場合とは異なり、後述するようにＮｉ原子の熱拡散
を抑制する働きを有する。
【００３８】このために、従来の技術で説明したような
Ｐ濃縮層の形成は大幅に低減するようになる。このよう
にして、配線基板との接続用の電極構造を有する半導体
装置８ができあがる。
【００３９】次に、図１（ｃ）に示すように、配線基板
であるマザーボード９上の電極パッド１０とＣｕ添加ハ
ンダボールバンプ６とを溶融接合させ、半導体装置８を
マザーボード９に実装する。ここで、電極パッド１０は
Ｃｕから成る。
【００４０】次に、本発明の効果を説明する。図２は、
上記マザーボード上の電極パッドとＢＧＡパッケージの
Ｃｕ添加ハンダボールバンプとの溶融接合を模擬した試
験サンプルを作製し、その接合強度の時間変化を調べた
ものである。この試験サンプルでは、正方形内に載置さ
れた２５個のボールバンプがＣｕ板に溶融接合されてい
る。
【００４１】図２の縦軸には、上記試験サンプルで求め
た引張り強度を１個のハンダボール当たりにして示して
いる。そして、横軸には、試験サンプルの室温放置時間
を示している。図２に示すように、本発明では、その引
張り強度は、従来の技術の場合の１．５倍以上になる。
すなわち、Ｎｉ接合層３とＣｕ添加ハンダボールバンプ
６の溶着後の接着力が大幅に向上することが判る。
【００４２】更に、上記試験サンプルを用いて、上記共
晶組成のハンダから成るボールバンプの剥離破断につい
てＣｕ添加の量を変えて検討した。ここで、上記破断
は、試験サンプルを所定の間、室温放置して調べたもの
である。
【００４３】図３の左縦軸には剥離破断率を示し、横軸
にはＣｕ添加量をｗｔ％で示す。また、図３の右縦軸に
は液相線温度を℃で示している。この場合の液相線温度
とは、状態図において、Ｃｕ添加量を変えたときのハン
ダが固相と液相の混在する界域と、液相のみが存在する
界域との境界線である。
【００４４】図３に示すように、破断率はＣｕ添加量の
増加と共に急激に低減し、Ｃｕ添加量が０．２ｗｔ％以
上になると皆無になる。また、図３から判るように、上
記液相線温度は、Ｃｕ添加量が０．３ｗｔ％を越えると
急激に上昇する。ハンダボールバンプの溶着において
は、ハンダボールは部分的に液相状態にする必要があ
る。そして、この温度は低い程に好ましくなる。これ
は、パッケージを構成する樹脂あるいは有機接着剤の耐
熱性の観点からして必要なことである。
【００４５】本発明では、Ｃｕ添加ハンダボールバンプ
として、共晶組成のハンダに０．２ｗｔ％〜０．３ｗｔ
％のＣｕを添加させたものを使用すると上記理由から非
常に効果的になる。
【００４６】そこで、発明者は上記ハンダボールバンプ
接合部の物理分析を行った。すなわち、上記金属間化合
物層および上記拡散抑制合金層のＥＤＸ（Ｅｎｅｒｇｙ
Ｄｉｓｐｅｒｓｉｖｅ Ｘ−Ｒａｙ Ｍｉｃｒｏｓｃ
ｏｐｙ）とＳＥＭ（Ｓｅｃｏｎｄａｒｙ Ｅｌｅｃｔｒ
ｏｎ Ｍｉｃｒｏｓｃｏｐｙ）で解析した。
【００４７】その結果、本発明では、拡散抑制合金層３
はＮｉ−Ｃｕ−Ｓｎで構成されていることが判明した。
そして、Ｎｉ原子はこの拡散抑制合金層３で阻止され、
上記ハンダボールバンプ領域にはほとんど侵入しないこ
とが判った。
【００４８】更には、本発明では、上記拡散抑制合金層
３はＮｉ接合層３とＣｕ添加ハンダボールバンプ６との
間で均一に形成され易いことも判明した。ここで、拡散
抑制合金層３の厚さは１μｍ〜２μｍであり、上記Ｃｕ
添加ハンダボールバンプ中の約０．１ｗｔ％が上記Ｎｉ
−Ｃｕ−Ｓｎから成る金属間化合物を形成する。
【００４９】このように、本発明では上述した機能を有
する拡散抑制合金層３が容易に形成できるために、上記
接着力の向上および剥離破断率の低減において大きな効
果が生じることが明らかになった。
【００５０】これに対して、従来の技術で形成される金
属間化合物層は、上述したようにＮｉ−Ｓｎで構成さ
れ、その形成層は本発明の場合と異なり接合場所により
バラツキが生じ均一でなくなる。また、上記Ｎｉ−Ｓｎ
金属間化合物自体はＮｉの拡散抑制の機能はない。これ
のことから、従来の技術で形成される金属間化合物層は
Ｎｉ原子を拡散抑制する機能を有しないことが判明し
た。
【００５１】更に、上記現象を詳細に説明すると、従来
の技術では、図１０（ｂ）の段階で、Ｎｉ−Ｓｎ金属間
化合物のみが形成される。そして、図１０（ｃ）の段階
になると、マザーボード１１０の電極パッド１１１のＣ
ｕが熱拡散するため、上記Ｎｉ−Ｓｎ金属間化合物の
他、Ｎｉ−Ｃｕ−Ｓｎ金属間化合物も形成されるように
なる。しかし、このＮｉ−Ｃｕ−Ｓｎ金属間化合物は不
均一な分布（全面を均一に覆うようになっていない）で
形成されために、この場合のＮｉ−Ｃｕ−Ｓｎ金属間化
合物はＮｉの熱拡散抑制をする機能は有しない。これら
が、従来の技術で生じた問題の原因である。
【００５２】上記第１の実施の形態は、半導体装置の実
装で必須になる溶着接合体の材料（溶着材料）として共
晶組成の錫鉛ハンダを用いる場合である。本発明者は、
この他の溶着材料について試験サンプルを作製し種々の
基本検討を行い、上述したような物理分析を加えた。こ
こで、溶着材料としては、共晶組成以外の錫鉛ハンダと
Ｓｎを主成分とする鉛フリーハンダとを用いた。ここ
で、鉛フリーのハンダとしては、Ｓｎ−Ｃｕ系、Ｓｎ−
Ａｇ系、Ｓｎ−Ｚｎ系のものを検討した。そして、これ
らの溶着材料にＣｕあるいはＰｄを添加し、Ｎｉ接合層
に溶融接合させ、その間の剥離破断および接着力を評価
した。
【００５３】その結果、上述した溶着材料の全てにおい
て、ＣｕあるいはＰｄ添加により、接着力の向上および
剥離破断率の低減の生じることが判った。
【００５４】上記溶着材料に添加するＣｕあるいはＰｄ
量を増加させると、上記の効果は増大する。しかし、逆
に図３で説明した液相線温度が上昇してしまう。この場
合の試験サンプルでの剥離破断率については現在十分な
データは無いが、剥離破断のバラツキを考えると上記Ｃ
ｕあるいはＰｄの添加量は、０．１ｗｔ％以上にすれば
よいことが判っている。
【００５５】また、上記液相線温度を考慮すると、上記
ＣｕあるいはＰｄの添加量は、０．５ｗｔ％を越えない
ようにするとよい。なぜなら、０．５ｗｔ％を越える
と、溶融接合温度が高くなり、封止用の樹脂あるいは有
機接着剤が劣化するようになるからである。このため
に、上記他のＳｎを主成分とするハンダを溶着材料とす
る場合には、ＣｕあるいはＰｄの添加量は、０．１ｗｔ
％〜０．５ｗｔ％の範囲にすることが好ましい。
【００５６】上記の実施の形態では、溶着接合体として
ハンダバンプの場合について説明しているが、本発明
は、溶着接合体としてハンダペーストを用いる場合にも
同様に適用できる。なお、鉛フリーのハンダとしては、
Ｓｎ−Ｂｉ系、Ｓｎ−Ｓｂ系も存在するが、上記基本検
討から、このような系に本発明を適用しても同様の効果
が生じるものと考えられる。
【００５７】また、上記の実施の形態では、上述したよ
うに、半導体チップ、半導体パッケージ、配線基板の間
の接続に用いる電極構造の形成において、Ｎｉ−Ｃｕ−
Ｓｎ金属間化合物あるいはＮｉ−Ｐｄ−Ｓｎ金属間化合
物から成るＮｉ拡散抑制層を挟んで、Ｓｎ含有のハンダ
で成る接合体をＮｉ層あるいはＮｉ合金層に接合してい
る。
【００５８】本発明は、上記基本検討の結果からこのよ
うな場合に限定されるものではない。ある半導体チップ
が、他の半導体チップ上、半導体パッケージあるいは配
線基板上のＮｉ層あるいはＮｉ合金層に上記電極構造の
接合体を介して接合され互いに接続される場合でも、同
様の効果が生じる。
【００５９】あるいは、半導体パッケージが、配線基板
上のＮｉ層、Ｎｉ合金層あるいはＣｕ層に上述したよう
な電極構造の接合体を介して接合され互いに接続される
場合も同様である。
【００６０】これらの場合では、上記共晶組成の錫鉛ハ
ンダで形成された接合体には、０．２ｗｔ％〜０．３ｗ
ｔ％のＣｕを含有させているとよい。あるいは、上記他
のＳｎを主成分とするハンダで形成された接合体には、
０．１ｗｔ％〜０．５ｗｔ％のＣｕあるいはＰｄを含有
させていればよい。
【００６１】次に、本発明の第２の実施の形態を図４に
基づいて説明する。図４は、本発明を錫鉛ハンダから成
るハンダバンプの形成に適用する場合のＢＧＡパッケー
ジとマザーボードとの接続を示す工程順の断面図であ
る。本実施の形態では、微量のＣｕ原子をフラックス中
に添加する。
【００６２】図４（ａ）に示すように、第１の実施の形
態と同様に、ＢＧＡパッケージ１表面に形成したＣｕ配
線層２上に、Ｎｉ接合層３を無電解メッキ法で形成す
る。そして、Ｎｉ接合層３と酸化防止層４とを積層して
形成する。このようにした後、酸化防止層４を覆うよう
にしてＣｕ添加フラックス１１を塗布する。ここで、フ
ラックスとしては、ロジン系フラックスあるいは有機系
フラックスを用いる。上記ロジンフラックスの主成分と
してはアビエチン酸、レポピマール酸、デヒドロアベチ
ン酸がよい。このようなフラックスに微粉末銅あるいは
銅の有機化合物を添加して、上記Ｃｕ添加フラックス１
１を形成する。ここで、Ｃｕ添加量は第１の実施の形態
で説明したものより高めにするが、上記Ｃｕ添加量は
０．１ｗｔ％〜０．５ｗｔ％の範囲にあればよい。
【００６３】次に、上記Ｃｕ添加フラックス１１上にハ
ンダボールを載置し２２０℃程度の熱処理を施し溶融接
合をする。このようにすると、Ｃｕ添加フラックス１１
中のＣｕがハンダボール内に溶融し、図４（ｂ）に示す
ように、Ｃｕ添加ハンダボールバンプ６ａが形成され
る。ここで、酸化防止層４のＡｕ原子も、ハンダボール
バンプ内に溶融する。
【００６４】上記熱処理工程において、図４（ｂ）に示
すように、上記生成したＣｕ添加ハンダボールバンプ６
ａのＳｎおよびＣｕとＮｉ接合層３中のＮｉとが急激に
反応し、拡散抑制合金層７が形成される。この拡散抑制
合金層７はＮｉ−Ｃｕ−Ｓｎから成る金属間化合物であ
る。このＮｉ−Ｃｕ−Ｓｎから成る拡散抑制合金層７
は、第１の実施の形態で説明したのと同様に、Ｎｉ原子
の熱拡散を抑制する働きを有する。このために、従来の
技術で説明したようなＰ濃縮層の形成は大幅に低減する
ようになる。このようにして、配線基板との接続用の電
極構造を有する半導体装置８ができあがる。そして、図
４（ｃ）に示すように、配線基板であるマザーボード９
上の電極パッド１０とＣｕ添加ハンダボールバンプ６ａ
とを溶融接合させ、半導体装置８をマザーボード９に実
装する。このようにすることで、第１の実施の形態で説
明したような接着力の向上および剥離破断率の低減の効
果が生じる。
【００６５】この実施の形態では、Ｃｕ添加フラックス
に代えてＣｕ添加のハンダペーストを用いても同様に形
成できる。
【００６６】次に、本発明の第３の実施の形態を図５に
基づいて説明する。図５は、本発明を錫鉛ハンダを用い
たハンダバンプの形成に適用する場合のマザーボードと
の接続を示す工程順の断面図である。本実施の形態で
は、ハンダボールの表面にＣｕコーティング層を形成す
る。
【００６７】図５（ａ）に示すように、第１の実施の形
態と同様に、ＢＧＡパッケージ１表面に形成したＣｕ配
線層２上に、Ｎｉ接合層３と酸化防止層４とを無電解メ
ッキ法で積層して形成する。このようにした後、酸化防
止層４を覆うようにしてフラックス５を塗布する。
【００６８】次に、ハンダボール１２の表面にＣｕコー
ティング層１３を形成したものを用い、上記フラックス
５上に載置し２２０℃程度の熱処理を施し溶融接合をす
る。このようにすると、Ｃｕコーティング層１３のＣｕ
がハンダボール１２内に溶融し、図５（ｂ）に示すよう
に、Ｃｕ添加ハンダボールバンプ６ｂが形成される。こ
こで、ハンダボール１２の径は８００μｍΦ程度であ
る。そして、Ｃｕコーティング層１３の厚さは所定の値
に制御する。
【００６９】上記熱処理工程において、図５（ｂ）に示
すように、上記生成したＣｕ添加ハンダボールバンプ６
ｂのＳｎおよびＣｕとＮｉ接合層３中のＮｉとが急激に
反応し、拡散抑制合金層７が形成される。この拡散抑制
合金層７はＮｉ−Ｃｕ−Ｓｎから成る金属間化合物であ
る。このＮｉ−Ｃｕ−Ｓｎから成る拡散抑制合金層７
は、第１の実施の形態で説明したのと同様に、Ｎｉ原子
の熱拡散を抑制する働きを有する。このようにして、配
線基板との接続用の電極構造を有する半導体装置８がで
きあがる。そして、図５（ｃ）に示すように、配線基板
であるマザーボード９上の電極パッド１０とＣｕ添加ハ
ンダボールバンプ６ｂとを溶融接合させ、半導体装置８
をマザーボード９に実装する。
【００７０】次に、本発明の第４の実施の形態を図６に
基づいて説明する。図６は、本発明の特徴であるＣｕ添
加ハンダバンプの別の製法を説明するための一部断面図
である。
【００７１】図６に示すように、第１の実施の形態と同
様に、ＢＧＡパッケージ１表面に形成したＣｕ配線層２
上に、Ｎｉ接合層３と酸化防止層４とを無電解メッキ法
で積層して形成する。
【００７２】そして、図６に示すように、ハンダ層１４
の上下がＣｕ層１５でサンドウィッチ上に包まれたハン
ダテープ１６をＢＧＡパッケージ１上に被覆させ、上記
Ｃｕ配線層２に対して打抜きポンチ１７を位置合わせ
し、打抜きポンチ１７で上記ハンダテープ１６を打ち抜
いて、Ｃｕ配線層２上の酸化防止層４に圧着させる。
【００７３】図示しないが、このようにした後、第１の
実施の形態で説明したように２２０℃程度の熱処理を施
し溶融接合をする。このようにすると、Ｃｕ層１５のＣ
ｕがハンダ層１４内に溶融し、同時に、ハンダ層１４の
ＳｎおよびＣｕとＮｉ接合層３中のＮｉとが急激に反応
し、拡散抑制合金層が形成される。このようにして、第
１の実施の形態で説明したような接着力の向上および剥
離破断率の低減の効果が生じる。
【００７４】次に、本発明の第５の実施の形態を図７に
基づいて説明する。図７も、本発明の特徴であるＣｕ添
加ハンダバンプの別の製法を説明するための一部断面図
である。
【００７５】図７に示すように、第１の実施の形態と同
様に、ＢＧＡパッケージ１表面に形成したＣｕ配線層２
上に、Ｎｉ接合層３、酸化防止層４を形成し、更にハン
ダメッキ層１８およびＣｕメッキ層１９を無電解メッキ
法で積層して形成する。
【００７６】そして、図示しないが、このようにした
後、第１の実施の形態で説明したように２２０℃程度の
熱処理を施し溶融接合をする。このようにすると、Ｃｕ
メッキ層１９のＣｕがハンダメッキ層１８内に溶融し、
同時に、ハンダメッキ層１８のＳｎおよびＣｕとＮｉ接
合層３中のＮｉとが急激に反応し、拡散抑制合金層が形
成される。
【００７７】次に、本発明の第６の実施の形態を図８に
基づいて説明する。図８は、本発明を錫鉛ハンダを用い
たハンダバンプの形成に適用する場合の工程順の断面図
である。本実施の形態では、Ｃｕ原子をＣｕ配線層から
ハンダボールに供給できるようにする。
【００７８】図８（ａ）に示すように、第１の実施の形
態と同様に、ＢＧＡパッケージ１表面に形成したＣｕ配
線層２ａ上に、多孔質Ｎｉ接合層２０を無電解メッキ法
で形成する。ここで、多孔質Ｎｉ接合層２０には多数の
微細孔２１が形成されている。そして、多孔質Ｎｉ接合
層２０上に酸化防止層４を積層して形成する。
【００７９】このようにした後、酸化防止層４を覆うよ
うにしてフラックスを塗布し（図示せず）、フラックス
上にハンダボールを載置し２２０℃程度の熱処理を施し
溶融接合をする。この熱処理において、Ｃｕ配線層２ａ
中のＣｕが上記微細孔２１を通って多孔質Ｎｉ接合層２
０表面に拡散する。そして、図８（ｂ）に示すように、
ハンダボールバンプ２２が形成される。ここで、酸化防
止層４のＡｕ原子は、ハンダボールバンプ２２内に溶融
する。
【００８０】そして、上記ハンダボールバンプ２２のＳ
ｎおよび上記Ｃｕ配線層２ａから拡散してきたＣｕと多
孔質Ｎｉ接合層２０のＮｉとが急激に反応し、拡散抑制
合金層７が形成される。この拡散抑制合金層７はＮｉ−
Ｃｕ−Ｓｎから成る金属間化合物である。このＮｉ−Ｃ
ｕ−Ｓｎから成る拡散抑制合金層７は、第１の実施の形
態で説明したのと同様に、Ｎｉ原子の熱拡散を抑制する
働きを有する。このようにして、配線基板との接続用の
電極を有する半導体装置８ができあがる。
【００８１】以上の実施の形態では、ＢＧＡパッケージ
の電極に溶着接合体としてハンダボールバンプを形成す
る場合である。次に、半導体チップ上に形成したＡｌで
成る配線パッドに、Ｎｉ接合層を介してハンダボールバ
ンプを溶融接合する場合について、第７の実施の形態と
して図９に基づいて説明する。
【００８２】半導体基板２３上の配線パッド２４は、通
常、アルミニウムもしくはアルミニウム合金で形成す
る。接着層２５はチタン、チタン／タングステン合金で
形成する。そして、接着層２５上にＮｉ接合層２６を無
電解メッキ法あるいはスパッタリング法で形成する。こ
こで、接着層２５を形成しないで配線パッド２４上にＮ
ｉ接合層２６を無電解メッキ法で形成してもよい。
【００８３】次に、図示しないが図７で説明したのと同
様にして、ハンダメッキ層とＣｕメッキ層の２層を積層
形成した後に、２００℃程度の熱処理を施し溶融接合を
する。このようにすると、Ｃｕメッキ層のＣｕがハンダ
メッキ層内に溶融し、同時に、ハンダメッキ層のＳｎお
よびＣｕとＮｉ接合層２６中のＮｉとが急激に反応し、
拡散抑制合金層２７が形成される。そして、同時にＣｕ
添加ハンダバンプ２８が半導体チップ２３上に形成でき
ることになる。この場合のＣｕ添加ハンダバンプ２８の
径は１００μｍΦ程度である。
【００８４】この場合でも、第１の実施の形態で説明し
たのと同様にして、Ｎｉ接合層２６とＣｕ添加ハンダバ
ンプ２８との間の接着力の向上およびこの領域での剥離
破断率の低減等の効果が生じる。
【００８５】上述した本発明の実施の形態においては、
第１の実施の形態の基本検討で説明したように、Ｃｕに
代えてＰｄを用いてもよく、接着材料としてＳｎを主成
分とするハンダに鉛フリーのハンダを適用してもよい。
【００８６】上述した本発明の実施の形態において、Ｎ
ｉ接合層を無電解メッキ法で用いる無電解メッキ液は、
ニッケル塩の水溶液に還元剤として次亜燐酸ソーダ（Ｎ
ａＨ 2 ＰＯ2 ）等を添加した薬液すなわち無電解Ｎｉ−
Ｐメッキ液である。本発明はこのような無電解メッキ液
に限定されない。Ｎｉ接合層を無電解メッキ法で用いる
無電解メッキ液として、ニッケル塩の水溶液に還元剤と
してホウ水素化ソーダ（ＮａＢＨ4 ）等を添加した薬液
すなわち無電解Ｎｉ−Ｂメッキ液を用いる場合でも本発
明は同様に適用できる。
【００８７】また、上記の実施の形態では、Ｎｉ接合層
とＳｎを成分に含むハンダバンプとの溶融接合について
説明しているが、Ｎｉ接合層がＮｉ合金で構成される場
合でも、本発明は同様に適用できることに言及してお
く。ここで、Ｎｉ合金としては、ニッケル／バナジウム
合金、ニッケル／燐合金、ニッケル／チタン合金、ニッ
ケル／クロム合金、ニッケル／銅合金がある。これらの
Ｎｉ合金層はスパッタリング法で容易に成膜できる。
【００８８】上述した発明の実施の形態では、Ｎｉ拡散
抑制合金層は、ハンダバンプ等の接合体を電極構造を構
成するＮｉ接合層に溶融接合する工程において形成して
いた。本発明はこれに限定されるものではない。溶融接
合する前に、上記Ｎｉ接合層上にＮｉ−Ｃｕ（Ｐｄ）−
Ｓｎ合金層をスパッタリング法等で予め形成してもよ
い。
【００８９】本発明は、上記の実施の形態に限定され
ず、本発明の技術思想の範囲内において、実施の形態が
適宜変更され得る。
【００９０】
【発明の効果】以上に説明したような本発明の構成にす
ることで、半導体装置の実装のための電極構造におい
て、その電極構造を構成するＮｉ層あるいはＮｉ合金層
にＳｎ含有の接合体を溶融接合する場合に、上記Ｎｉ層
あるいはＮｉ合金層中のＮｉ原子の上記接合体への熱移
動が、生成されたＮｉ拡散抑制層で止められる。このた
めに、Ｎｉ原子の移動に起因した脆弱層の生成は抑制さ
れる。
【００９１】そして、上記電極構造でのＮｉ層あるいは
Ｎｉ合金層と上記接合体との接着強度は向上する。更に
は、上記接合体の電極構造からの剥離破断率は大幅に低
減するようになる。
【００９２】このようにして、実装された半導体装置の
信頼性が大幅に向上し、半導体装置の高密度化あるいは
高機能化が促進されるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するためのハ
ンダボールバンプ形成と半導体装置実装の工程順の略断
面図である。
【図２】本発明の効果を説明するための溶融接合後の接
着強度を示すグラフである。
【図３】本発明の効果を説明するための溶融接合後の破
断率を示すグラフである。
【図４】本発明の第２の実施の形態を説明するためのハ
ンダボールバンプ形成と半導体装置実装の工程順の略断
面図である。
【図５】本発明の第３の実施の形態を説明するためのハ
ンダボールバンプ形成と半導体装置実装の工程順の略断
面図である。
【図６】本発明の第４の実施の形態を説明するためのハ
ンダバンプの製法を示す略断面図である。
【図７】本発明の第５の実施の形態を説明するためのハ
ンダバンプの製法を示す略断面図である。
【図８】本発明の第６の実施の形態を説明するためのハ
ンダバンプの製法を示す略断面図である。
【図９】本発明の第７の実施の形態を説明するためのハ
ンダバンプの製法を示す略断面図である。
【図１０】従来の技術を説明するためのハンダボールバ
ンプ形成と半導体装置実装の工程順の略断面図である
【符号の説明】
１，１０１ ＢＧＡパッケージ ２，２ａ，１０２ Ｃｕ配線層 ３，２６，１０３ Ｎｉ接合層 ４，１０４ 酸化防止層 ５，１０５ フラックス ６，６ａ，６ｂ Ｃｕ添加ハンダボールバンプ ７，２７ 拡散抑制合金層 ８，１０９ 半導体装置 ９，１１０ マザーボード １０，１１１ 電極パッド １１ Ｃｕ添加フラックス １２ ハンダボール １３ Ｃｕコーティング層 １４ ハンダ層 １５ Ｃｕ層 １６ ハンダテープ １７ 打抜きポンチ １８ ハンダメッキ層 １９ Ｃｕメッキ層 ２０ 多孔質Ｎｉ接合層 ２１ 微細孔 ２２，１０６ ハンダボールバンプ ２３ 半導体基板 ２４ 配線パッド ２５ 接着層 ２８ Ｃｕ添加ハンダバンプ １０７ 金属間化合物層 １０８ Ｐ濃縮層
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｄ ６０４Ｈ (72)発明者 柴崎 修一 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 小川 健太 東京都港区芝五丁目７番１号 日本電気株 式会社内

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ、半導体パッケージ、配線
    基板の間の接続に用いられる電極構造において、Ｎｉ
    （ニッケル）−Ｃｕ（銅）−Ｓｎ（錫）金属間化合物あ
    るいはＮｉ−Ｐｄ（パラジウム）−Ｓｎ金属間化合物か
    ら成るＮｉ拡散抑制層を挟んで、前記電極構造を構成す
    るＳｎ含有のハンダで成る接合体が前記電極構造を構成
    するＮｉ層あるいはＮｉ合金層に接合していることを特
    徴とする半導体装置。
  2. 【請求項２】 前記ハンダにＣｕあるいはＰｄが添加さ
    れていることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記ＣｕあるいはＰｄの添加量は０．１
    ｗｔ（重量）％〜０．５ｗｔ％の範囲にあることを特徴
    とする請求項２記載の半導体装置。
  4. 【請求項４】 前記ハンダはＰｂ（鉛）−Ｓｎ系合金ハ
    ンダ、ＰｂフリーハンダであるＳｎ−Ｃｕ系、Ｓｎ−Ａ
    ｇ（銀）系、Ｓｎ−Ｚｎ（亜鉛）系ハンダであることを
    特徴とする請求項２または請求項３記載の半導体装置。
  5. 【請求項５】 前記ハンダは共晶組成のＰｂ−Ｓｎ合金
    ハンダであり、前記Ｃｕの添加量は０．２ｗｔ％〜０．
    ３ｗｔ％の範囲にあることを特徴とする請求項２記載の
    半導体装置。
  6. 【請求項６】 前記接合体はバンプ形状あるいはボール
    バンプ形状にあることを特徴とする請求項１から請求項
    ５のうち１つの請求項に記載の半導体装置。
  7. 【請求項７】 前記Ｎｉ拡散抑制層は、前記接合体を前
    記Ｎｉ層あるいはＮｉ合金層に溶融接合する工程におい
    て形成されたものであることを特徴とする請求項１から
    請求項６のうち１つの請求項に記載の半導体装置。
  8. 【請求項８】 一の半導体チップが、他の半導体チップ
    上、半導体パッケージあるいは配線基板上のＮｉ層ある
    いはＮｉ合金層に、前記電極構造の接合体を介して接合
    され互いに接続されていることを特徴とする請求項１か
    ら請求項７のうち１つの請求項に記載の半導体装置。
  9. 【請求項９】 半導体パッケージが、配線基板上のＮｉ
    層、Ｎｉ合金層あるいはＣｕ層に、前記電極構造の接合
    体を介して接合され互いに接続されていることを特徴と
    する請求項１から請求項７のうち１つの請求項に記載の
    半導体装置。
  10. 【請求項１０】 半導体チップ、半導体パッケージ、配
    線基板の間の接続に用いられる電極構造の製造方法であ
    って、前記電極構造を構成するＳｎ含有のハンダで成る
    接合体に所定の量のＣｕあるいはＰｄを予め添加する工
    程と、前記ＣｕあるいはＰｄ添加の接合体を前記電極構
    造を構成するＮｉ層あるいはＮｉ合金層に溶融接合する
    工程と、を含むことを特徴とする半導体装置の製造方
    法。
  11. 【請求項１１】 半導体チップ、半導体パッケージ、配
    線基板の間の接続に用いられる電極構造の製造方法であ
    って、前記電極構造を構成するＮｉ層あるいはＮｉ合金
    層上にＣｕあるいはＰｄを含有するフラックスあるいは
    ハンダペーストを塗布する工程と、前記フラックスある
    いはハンダペーストを介して前記電極構造を構成するＳ
    ｎ含有のハンダで成る接合体を前記Ｎｉ層あるいはＮｉ
    合金層に溶融接合する工程と、を含むことを特徴とする
    半導体装置の製造方法。
  12. 【請求項１２】 前記接合体はハンダペーストを前記電
    極構造上に塗布することで形成することを特徴とする請
    求項１０記載の半導体装置の製造方法。
  13. 【請求項１３】 前記ＣｕあるいはＰｄの添加量は０．
    １ｗｔ％〜０．５ｗｔ％の範囲にあることを特徴とする
    請求項１０、請求項１１または請求項１２記載の半導体
    装置の製造方法。
  14. 【請求項１４】 前記ハンダはＰｂ−Ｓｎ系合金ハン
    ダ、ＰｂフリーハンダであるＳｎ−Ｃｕ系、Ｓｎ−Ａｇ
    系、Ｓｎ−Ｚｎ系ハンダであることを特徴とする請求項
    １０から請求項１３のうち１つの請求項に記載の半導体
    装置の製造方法。
  15. 【請求項１５】 前記ハンダは共晶組成のＰｂ−Ｓｎ合
    金ハンダであり、前記Ｃｕの添加量は０．２ｗｔ％〜
    ０．３ｗｔ％の範囲にあることを特徴とする請求項１０
    または請求項１２記載の半導体装置の製造方法。
  16. 【請求項１６】 前記接合体はバンプ形状あるいはボー
    ルバンプ形状にあることを特徴とする請求項１０から請
    求項１５のうち１つの請求項に記載の半導体装置の製造
    方法。
  17. 【請求項１７】 半導体チップ、半導体パッケージ、配
    線基板の間の接続に用いられる電極構造の製造方法であ
    って、Ｓｎ含有のハンダボールの表面にＣｕ層をコーテ
    ィングする工程と、前記Ｃｕ層をコーティングした前記
    ハンダボールを前記電極構造を構成するＮｉ層あるいは
    Ｎｉ合金層に溶融接合する工程と、を含むことを特徴と
    する半導体装置の製造方法。
  18. 【請求項１８】 半導体チップ、半導体パッケージ、配
    線基板の間の接続に用いられる電極構造の製造方法であ
    って、Ｃｕ層とハンダ層の積層したハンダテープを打ち
    抜きポンチでもって前記電極構造を構成するＮｉ層ある
    いはＮｉ合金層に圧着し打ち抜く工程と、前記打ち抜き
    後に熱処理を施し前記ハンダテープを前記Ｎｉ層あるい
    はＮｉ合金層に溶融接合する工程と、を含むことを特徴
    とする半導体装置の製造方法。
  19. 【請求項１９】 半導体チップ、半導体パッケージ、配
    線基板の間の接続に用いられる電極構造の製造方法であ
    って、前記電極構造を構成するＮｉ層あるいはＮｉ合金
    層上にＣｕメッキ層とハンダメッキ層から成る積層メッ
    キ層を形成する工程と、熱処理を施し前記積層メッキ層
    を前記Ｎｉ層あるいはＮｉ合金層に溶融接合する工程
    と、を含むことを特徴とする半導体装置の製造方法。
  20. 【請求項２０】 半導体チップ、半導体パッケージ、配
    線基板の間の接続に用いられる電極構造の製造方法であ
    って、前記電極構造においてＣｕ層と多孔質のＮｉ層と
    をこの順に積層して形成する工程と、前記Ｎｉ層表面に
    ハンダボールを載置した後熱処理を施し前記ハンダボー
    ルを前記Ｎｉ層に溶融接合する工程と、を含むことを特
    徴とする半導体装置の製造方法。
  21. 【請求項２１】 前記Ｎｉ層あるいはＮｉ合金層は、無
    電解Ｎｉ−Ｐ（リン）メッキ液あるいは無電解Ｎｉ−Ｂ
    （ボロン）メッキ液での無電解メッキ法で形成すること
    を特徴とする請求項１０から請求項２０のうち１つの請
    求項に記載の半導体装置の製造方法。
JP2002110042A 2002-04-12 2002-04-12 半導体装置およびその製造方法 Pending JP2003303842A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002110042A JP2003303842A (ja) 2002-04-12 2002-04-12 半導体装置およびその製造方法
US10/410,244 US20030193094A1 (en) 2002-04-12 2003-04-10 Semiconductor device and method for fabricating the same
KR10-2003-0022971A KR20030081172A (ko) 2002-04-12 2003-04-11 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002110042A JP2003303842A (ja) 2002-04-12 2002-04-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003303842A true JP2003303842A (ja) 2003-10-24

Family

ID=28786608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002110042A Pending JP2003303842A (ja) 2002-04-12 2002-04-12 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20030193094A1 (ja)
JP (1) JP2003303842A (ja)
KR (1) KR20030081172A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173231A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体素子およびその製造方法
WO2007138922A1 (ja) * 2006-05-29 2007-12-06 Nec Corporation 電子部品、半導体パッケージ及び電子機器
JP2009076611A (ja) * 2007-09-20 2009-04-09 Hitachi Ltd 半導体装置
JP2011233879A (ja) * 2011-04-07 2011-11-17 Hitachi Ltd 電子装置の製造方法
JP2013012739A (ja) * 2011-06-28 2013-01-17 Samsung Electro-Mechanics Co Ltd 電気接続端子構造体及びその製造方法
WO2013161254A1 (ja) * 2012-04-23 2013-10-31 株式会社デンソー 半導体装置
JP2014192383A (ja) * 2013-03-27 2014-10-06 Fujitsu Ltd 電子部品及び電子装置の製造方法
JP2015115568A (ja) * 2013-12-16 2015-06-22 富士通株式会社 電子装置の製造方法
KR101549810B1 (ko) * 2013-05-22 2015-09-04 엠케이전자 주식회사 무연 솔더 및 그를 포함하는 반도체 부품
TWI502707B (zh) * 2010-03-24 2015-10-01 Renesas Electronics Corp 半導體裝置
US20160056273A1 (en) * 2014-08-20 2016-02-25 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
WO2016084550A1 (ja) * 2014-11-27 2016-06-02 新日鉄住金マテリアルズ株式会社 無鉛はんだバンプ接合構造
JP2018010920A (ja) * 2016-07-12 2018-01-18 富士通株式会社 半導体装置及びその製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6929170B2 (en) * 2003-09-30 2005-08-16 Ted Ju Solder deposition method
WO2005041290A1 (ja) * 2003-10-24 2005-05-06 Nikko Materials Co., Ltd. ニッケル合金スパッタリングターゲット及びニッケル合金薄膜
WO2005093816A1 (en) * 2004-03-05 2005-10-06 Infineon Technologies Ag Semiconductor device for radio frequency applications and method for making the same
JP3905100B2 (ja) * 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法
US7325716B2 (en) * 2004-08-24 2008-02-05 Intel Corporation Dense intermetallic compound layer
WO2006040847A1 (ja) * 2004-10-14 2006-04-20 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7361990B2 (en) * 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
US8887980B2 (en) * 2005-06-10 2014-11-18 Senju Metal Industry Co., Ltd. Method of soldering portions plated by electroless Ni plating
KR100612048B1 (ko) * 2005-07-04 2006-08-14 한국전자통신연구원 칩 본딩 방법
US7233074B2 (en) * 2005-08-11 2007-06-19 Texas Instruments Incorporated Semiconductor device with improved contacts
KR100723497B1 (ko) 2005-08-11 2007-06-04 삼성전자주식회사 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
KR100924554B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 플립 칩 패키지 및 이의 제조 방법
JP5535448B2 (ja) * 2008-05-19 2014-07-02 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
KR20100132823A (ko) 2009-06-10 2010-12-20 삼성전기주식회사 플립칩용 기판 및 그 제조방법
US8378485B2 (en) 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
US9607936B2 (en) * 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance
US8987975B2 (en) * 2009-12-04 2015-03-24 Daishinku Corporation Lead type piezoelectric resonator device
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
US20130037603A1 (en) * 2010-02-10 2013-02-14 Agency For Science ,Technology And Research Method of Forming a Bonded Structure
TWI480382B (zh) * 2010-11-19 2015-04-11 Murata Manufacturing Co A conductive material, a connecting method using the same, and a connecting structure
US8501615B2 (en) * 2011-06-15 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal bump formation
TWI476839B (zh) 2012-07-06 2015-03-11 Univ Nat Chiao Tung 晶圓次微米接合方法及其接合層
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US9177899B2 (en) 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
JP2014097529A (ja) * 2012-10-18 2014-05-29 Fuji Electric Co Ltd 発泡金属による接合方法、半導体装置の製造方法、半導体装置
EP2924727B1 (en) * 2014-03-01 2020-06-17 IMEC vzw Thin NiB or CoB capping layer for non-noble metal bond pads
JP2017508293A (ja) * 2014-03-27 2017-03-23 インテル コーポレイション 低温取付けのためのハイブリッドインターコネクト
KR102306673B1 (ko) 2014-09-22 2021-09-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102741113B1 (ko) 2020-01-21 2024-12-10 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10166178A (ja) * 1996-10-09 1998-06-23 Hitachi Ltd Ｐｂフリーはんだ材料及びそれを用いた電子機器
JP2000061585A (ja) * 1998-08-21 2000-02-29 Tanaka Denshi Kogyo Kk 半田材料の鋳造方法
JP2001093929A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置およびその製造方法
JP2001267356A (ja) * 2000-02-22 2001-09-28 Internatl Business Mach Corp <Ibm> 電気接続用導電パッドを準備する方法および形成された導電パッド
JP2001298051A (ja) * 2000-04-17 2001-10-26 Tamura Seisakusho Co Ltd はんだ接続部
JP2001308129A (ja) * 2000-04-19 2001-11-02 Advanced Interconnect Technology Ltd 鉛フリーバンプの形成方法
JP2002033346A (ja) * 2000-07-18 2002-01-31 Showa Denko Kk ハンダバンプ電極の形成に用いるハンダペースト
JP2002043462A (ja) * 2000-07-27 2002-02-08 Fuji Electric Co Ltd 半導体パッケージおよびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839047A (ja) * 1981-09-02 1983-03-07 Hitachi Ltd 半導体装置およびその製法
JPS61141156A (ja) * 1984-12-14 1986-06-28 Hitachi Ltd 半導体素子
US5449955A (en) * 1994-04-01 1995-09-12 At&T Corp. Film circuit metal system for use with bumped IC packages
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6288559B1 (en) * 1998-03-30 2001-09-11 International Business Machines Corporation Semiconductor testing using electrically conductive adhesives
KR20000019151A (ko) * 1998-09-09 2000-04-06 윤종용 솔더 범프를 갖는 반도체 칩과 그 제조방법
JP4130508B2 (ja) * 1999-01-22 2008-08-06 富士通株式会社 半田接合方法及び電子装置の製造方法
JP4237325B2 (ja) * 1999-03-11 2009-03-11 株式会社東芝 半導体素子およびその製造方法
JP3444245B2 (ja) * 1999-09-03 2003-09-08 日本電気株式会社 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
WO2001078229A1 (en) * 2000-04-06 2001-10-18 Koninklijke Philips Electronics N.V. Tunable filter arrangement comprising resonators.
KR100399338B1 (ko) * 2001-01-12 2003-09-26 주식회사 암트론 표면실장용 복합솔더 및 그의 제조방법
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP2003037133A (ja) * 2001-07-25 2003-02-07 Hitachi Ltd 半導体装置およびその製造方法ならびに電子装置
US6596621B1 (en) * 2002-05-17 2003-07-22 International Business Machines Corporation Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate
TW558809B (en) * 2002-06-19 2003-10-21 Univ Nat Central Flip chip package and process of making the same
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10166178A (ja) * 1996-10-09 1998-06-23 Hitachi Ltd Ｐｂフリーはんだ材料及びそれを用いた電子機器
JP2000061585A (ja) * 1998-08-21 2000-02-29 Tanaka Denshi Kogyo Kk 半田材料の鋳造方法
JP2001093929A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置およびその製造方法
JP2001267356A (ja) * 2000-02-22 2001-09-28 Internatl Business Mach Corp <Ibm> 電気接続用導電パッドを準備する方法および形成された導電パッド
JP2001298051A (ja) * 2000-04-17 2001-10-26 Tamura Seisakusho Co Ltd はんだ接続部
JP2001308129A (ja) * 2000-04-19 2001-11-02 Advanced Interconnect Technology Ltd 鉛フリーバンプの形成方法
JP2002033346A (ja) * 2000-07-18 2002-01-31 Showa Denko Kk ハンダバンプ電極の形成に用いるハンダペースト
JP2002043462A (ja) * 2000-07-27 2002-02-08 Fuji Electric Co Ltd 半導体パッケージおよびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173231A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体素子およびその製造方法
WO2007138922A1 (ja) * 2006-05-29 2007-12-06 Nec Corporation 電子部品、半導体パッケージ及び電子機器
CN101454887B (zh) * 2006-05-29 2011-03-23 日本电气株式会社 电子部件、半导体封装件和电子器件
JP5099644B2 (ja) * 2006-05-29 2012-12-19 日本電気株式会社 電子部品、半導体パッケージ及び電子機器
JP2009076611A (ja) * 2007-09-20 2009-04-09 Hitachi Ltd 半導体装置
TWI502707B (zh) * 2010-03-24 2015-10-01 Renesas Electronics Corp 半導體裝置
JP2011233879A (ja) * 2011-04-07 2011-11-17 Hitachi Ltd 電子装置の製造方法
JP2013012739A (ja) * 2011-06-28 2013-01-17 Samsung Electro-Mechanics Co Ltd 電気接続端子構造体及びその製造方法
WO2013161254A1 (ja) * 2012-04-23 2013-10-31 株式会社デンソー 半導体装置
JP2013243338A (ja) * 2012-04-23 2013-12-05 Denso Corp 半導体装置
JP2014192383A (ja) * 2013-03-27 2014-10-06 Fujitsu Ltd 電子部品及び電子装置の製造方法
KR101549810B1 (ko) * 2013-05-22 2015-09-04 엠케이전자 주식회사 무연 솔더 및 그를 포함하는 반도체 부품
JP2015115568A (ja) * 2013-12-16 2015-06-22 富士通株式会社 電子装置の製造方法
US20160056273A1 (en) * 2014-08-20 2016-02-25 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US9991349B2 (en) * 2014-08-20 2018-06-05 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
WO2016084550A1 (ja) * 2014-11-27 2016-06-02 新日鉄住金マテリアルズ株式会社 無鉛はんだバンプ接合構造
JP2016103530A (ja) * 2014-11-27 2016-06-02 新日鉄住金マテリアルズ株式会社 無鉛はんだバンプ接合構造
JP2018010920A (ja) * 2016-07-12 2018-01-18 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20030193094A1 (en) 2003-10-16
KR20030081172A (ko) 2003-10-17

Similar Documents

Publication Publication Date Title
JP2003303842A (ja) 半導体装置およびその製造方法
CN100440471C (zh) 一种制造电子装置的方法
TWI230104B (en) Electronic device
JP3800977B2 (ja) Ｚｎ−Ａｌ系はんだを用いた製品
CN100421861C (zh) 焊料
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
US7722962B2 (en) Solder foil, semiconductor device and electronic device
US6294828B1 (en) Semiconductor chip package
JP3736452B2 (ja) はんだ箔
CN101641176B (zh) 高温焊接材料
JP6088950B2 (ja) スタッドバンプ構造およびその製造方法
TW201123325A (en) Pillar structure and method for forming the same, flip-chip bonding structure
JP4096992B2 (ja) 半導体モジュールの製造方法
JPH07302797A (ja) 半導体素子ならびにその製造および使用方法
KR101284363B1 (ko) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JPWO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JP2008238233A (ja) 非鉛系の合金接合材、接合方法および接合体
EP0751847A1 (en) A method for joining metals by soldering
JP4432541B2 (ja) 電子機器
JP2001308144A (ja) フリップチップ実装方法
JP2003112285A (ja) ソルダーペースト
Baggerman et al. Reliable Au-Sn flip-chip bonding on flexible prints
JP2002016211A (ja) 電子回路モジュールおよび回路ユニット
JP3284034B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060829