JP3319083B2

JP3319083B2 - プラズマ処理方法

Info

Publication number: JP3319083B2
Application number: JP25861493A
Authority: JP
Inventors: 哲治長山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-10-15
Filing date: 1993-10-15
Publication date: 2002-08-26
Anticipated expiration: 2017-08-26
Also published as: JPH07115085A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ドライエッチング、Ｃ
ＶＤ等のプラズマ処理方法に関し、特に単極式静電チャ
ックを用いてウェハ（基板）をウェハ・ステージに吸着
させた状態でプラズマ処理を行った後、このプラズマ処
理の結果に悪影響を与えることなく、該単極式静電チャ
ックの残留電荷除去を短時間で行う方法に関する。

【０００２】

【従来の技術】静電チャックは、絶縁部材中に埋設され
た内部電極に直流電圧を印加し、この絶縁部材とその上
に載置されたウェハとの間に発現するクーロン力を利用
してウェハを吸着固定させる機構である。この静電チャ
ックを備えたウェハ・ステージは、ウェハとの間の熱伝
達効率やウェハ平坦性の補正に有利であることから、近
年の低温エッチング装置に広く採用されている。また、
プラズマＣＶＤ装置においては、パーティクル低減の観
点からウェハの垂直保持を実現するための機構として採
用されている。

【０００３】静電チャックには、ウェハが導体，半導
体，誘電体のいずれであるか、またウェハをアースする
か否かにより幾つかの異なる方式が知られているが、近
年主流となりつつあるのは単極式と呼ばれる方式であ
る。これは、ウェハが導体または半導体である場合に、
絶縁部材中の単一の内部電極に所定の極性の直流電圧を
印加し、対向アースはプラズマを経由して処理チャンバ
の壁を通じてとる方式である。この方式には、原理上プ
ラズマが生成しないとウェハをウェハ・ステージに吸着
できない事情があるものの、ＭＯＳデバイスのゲート酸
化膜の耐圧劣化を生じにくいという重要なメリットがあ
る。

【０００４】この単極式静電チャックを用いた場合、プ
ラズマ処理終了後に直流電圧の印加を停止しても、絶縁
部材の表面に電荷が残留する。そこで、ウェハをステー
ジから脱着するためには適当なガスを供給して再びプラ
ズマを生成させ、このプラズマを通じて残留電荷を放電
させなければならない。このとき、ウェハの吸着に用い
た直流電圧と逆極性の直流電圧を内部電極に印加し、残
留電荷を強制的に除去して電荷除去時間を短縮すること
も行われている。

【０００５】

【発明が解決しようとする課題】しかしながら、上述の
ように逆極性の直流電圧を印加する方法は、電荷の中和
点が正確に判定できれば残留電荷除去の迅速化に大いに
効果のある方法であるが、実際にこの判定をウェハの脱
着に支障を来さない範囲内で行うことは難しく、ウェハ
に逆極性の電荷が誘導されて再び吸着状態となることが
多い。しかも、残留電荷の中和速度はウェハの物性や吸
着面の表面状態にも依存するため、逆電位の印加時間を
測定をもってこれを判断することにも限界がある。

【０００６】この問題を解決するために、たとえば特開
平４−１６２４４３号公報には、定電圧電源に接続され
所定電位の電圧が印加される電極と、定電流電源に接続
され逆電位の電圧が印加される電極とを備え、これら両
電極間の電圧（残留電荷に比例）の減少過程をモニタし
て吸着力の低下を検出するようになされた静電チャック
装置が開示されている。しかし、装置構成や制御の複雑
化は避けられない。

【０００７】さらにプラズマＣＶＤにおいては、本願出
願人が実験的に見出したところによると、成膜直後に単
極式静電チャックの印加電圧の極性を切り換えて残留電
荷除去プラズマを照射した場合に照射時間と共にウェハ
上のパーティクル・レベルが悪化する。この原因のひと
つとして、成膜中に静電チャックのクーロン力の効果に
よりウェハの近傍に浮遊しているプラズマの反応生成物
あるいはチャンバの内壁面から剥落した反応生成物のパ
ーティクルが、印加電圧の極性反転に伴ってウェハの表
面に吸引されることが考えられる。

【０００８】このように、逆極性の電圧印加は新たな問
題を惹起させる可能性が大きい。

【０００９】また、残留電荷除去時にそれ以前のプラズ
マ処理に用いられた処理ガスの残留分からラジカルが発
生し、このラジカルにより既に形成されたパターンの異
方性形状が劣化するという問題も指摘されている。これ
は、通常の残留電荷除去プロセスが基板バイアスを印加
せず、ラジカル反応が優勢となる条件下で行われている
ことと関連している。

【００１０】たとえば、フルオロカーボン系ガスを用い
てＳｉＯ₂層間絶縁膜にコンタクト・ホールを開口した
後にＯ₂プラズマを用いて残留電荷除去を行うと、残留
フルオロカーボン系ガスの分解がＯ₂により促進され、
生成した大量のＦ^*がコンタクト・ホールの異方性形状
を劣化させることが知られている。

【００１１】同様の問題は、３層レジスト・プロセスに
おける下層レジスト層のエッチングにおいても発生す
る。すなわち、エッチングに用いられたＯ₂ガスをその
まま残留電荷の除去にも用いると、生成したＯ^*により
下層レジスト・パターンの異方性形状が劣化する。そこ
で本発明は、逆極性の電圧印加を行うことなく、しかも
既存の装置を改造せずに、異方性形状を劣化させること
なく短時間で単極式静電チャックの残留電荷除去を行う
ことが可能なプラズマ処理方法を提供することを目的と
する。

【００１２】

【課題を解決するための手段】本発明のプラズマ処理方
法は、上述の目的を達するために提案されるものであ
り、イオン密度とイオン入射エネルギーとが独立に制御
可能なプラズマ処理装置のプラズマ・チャンバ内で単極
式静電チャックを備えた基板ステージ上に基板を吸着さ
せ、処理ガスのプラズマを用いて該基板に対し所定のプ
ラズマ処理を行う第１の工程と、前記単極式静電チャッ
クへの直流電圧印加を停止し、前記チャンバ内に残留電
荷除去用ガスのプラズマを生成させ、前記基板ステージ
に自己バイアスを生成させながら該単極式静電チャック
の残留電荷を除去する第２の工程とを有するものであ
る。

【００１３】かかるプラズマ処理装置としては、原理的
にイオン密度とイオン入射エネルギーとが独立に制御可
能なタイプの装置が挙げられ、ＥＣＲ（電子サイクロト
ロン共鳴）プラズマ装置、ヘリコン波プラズマ装置、Ｉ
ＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌ
ａｓｍａ）、ＴＣＰ（ＴｒａｎｓｆｏｒｍｅｒＣｏｕ
ｐｌｅｄＰｌａｓｍａ）、ホロー・アノード型プラズ
マ装置、ヘリカル共振器プラズマ装置等をその代表例と
して挙げることができる。また、これらの装置を用途別
に分ければ、ほぼドライエッチング装置もしくはプラズ
マＣＶＤ装置のいずれかとなる。

【００１４】ここで、前記残留電荷除去用ガスは、前記
第１の工程を終了した後、プラズマ放電を継続させた状
態で前記プラズマ・チャンバ内へ供給して良い。この場
合、前記第１の工程では前記基板上の所定の材料層を実
質的にその層厚分だけ除去するジャストエッチングを行
い、前記第２の工程では前記単極式静電チャックの残留
電荷除去と同時に、前記第１の工程で用いた処理ガスの
残留分を利用したオーバーエッチングを行うことができ
る。

【００１５】あるいは、前記第１の工程と前記第２の工
程との間に、プラズマを一旦消滅させ、前記処理ガスを
前記プラズマ・チャンバ外へ排気する第３の工程を設け
ても良い。この場合、次に用いる残留電荷除去ガスは当
然前記処理ガスとは異なるガスであり、先のプラズマ処
理の結果に影響を与えない不活性ガスを適宜選択して用
いることができる。

【００１６】

【作用】本発明のポイントは、単極式静電チャックの残
留電荷の除去をその内部電極への逆極性の直流電圧印加
により行うのではなく、自己バイアス印加により行う点
にある。この原理を、図１および図２を参照しながら説
明する。これらの図面は、低温エッチングが可能な有磁
場マイクロ波プラズマ・エッチング装置のウェハ載置電
極７と単極式静電チャック１、および関連する周辺部材
を図示したものである。

【００１７】上記単極式静電チャック１は、絶縁ブロッ
ク２に埋設される内部電極３に高周波遮断フィルタ４と
スイッチ５を介して接続される直流電源６から直流電圧
を印加することにより、ウェハＷを吸着するようになさ
れている。図１と図２では、上記直流電源６の極性が逆
である。図１では、スイッチ５がＯＮの場合に内部電極
３に蓄積される電荷は負（−）なので、絶縁部材２の表
面に誘導される電荷は正（＋）となる。図２ではその逆
となる。ただし、これらの図面には、スイッチ５がＯＦ
Ｆとされ、絶縁部材２の表面に残留した電荷のみが図示
されている。

【００１８】なお、対向アースはプラズマＰを経由し、
図示されないプラズマ・チャンバ壁を通じてとられてい
る。

【００１９】また、上記ウェハ載置電極７は、スイッチ
９およびブロッキング・コンデンサ１０を介して接続さ
れるＲＦ電源１１により、基板バイアスを印加可能とさ
れている。なお、ウェハ載置電極７には低温エッチング
に対応するため、冷媒を循環させるための冷却配管８が
埋設されている。

【００２０】いま、スイッチ９をＯＮとしてＲＦ電源１
１を接続した状態で、上述のごとく残留電荷を有する静
電チャック１上に残留電荷除去用ガスのプラズマＰを生
成させると、基板バイアスの印加によりウェハに負の自
己バイアスがかかり、プラズマ中の正イオンがイオン・
シースＳから入射する。ただし、このときの実効的なイ
オン入射は残留電荷が正（＋）であれば図１に示される
ように相対的に少なくなり、残留電荷が負（−）であれ
ば図２に示されるように相対的に多くなる。つまり、残
留電荷の極性に応じてイオン入射量が自動的に制御され
ながら残留電荷が緩和されるので、残留電荷除去用プラ
ズマの照射時間を大幅に短縮することができる。

【００２１】この時間短縮により、スループットが大き
く改善される。しかも、残留電荷除去時にも基板バイア
スが印加されてイオン・アシスト機構が働くので、ラジ
カル反応のみが優勢となることがない。したがって、既
に形成されたパターンの異方性形状の劣化が抑制でき
る。

【００２２】このスループットの改善効果は、プラズマ
処理と残留電荷除去工程とを連続放電にて行い、さらに
は残留電荷除去をオーバーエッチングと兼ねて行うこと
により、一層向上する。もちろん、オーバーエッチング
時の形状異方性は、基板バイアス印加により確保され
る。なお本発明は、残留電荷除去時のプラズマ照射時間
の短縮および基板バイアス印加により、それ以前のプラ
ズマ処理に用いられた処理ガスの残留分による影響が本
来低減されてなるものであるが、プラズマ処理後に一旦
この処理ガスを排気することにより、さらに徹底的に低
減することができる。したがって、たとえばコンタクト
・ホールや下層レジスト層のエッチングにおいても、従
来のように残留電荷除去時に異方性形状が劣化すること
がない。

【００２３】

【実施例】以下、本発明の具体的な実施例について説明
する。

【００２４】実施例１本実施例は、コンタクト・ホール加工においてＳｉＯ₂
層間絶縁膜をフルオロカーボン系ガスのプラズマを用い
てジャストエッチングした後、放電および基板バイアス
印加を継続させたままＨｅガスを導入し、Ｈｅガスによ
る残留電荷除去とフルオロカーボン系ガスの残留分によ
るオーバーエッチングとを同時に行った例である。この
プロセスにおける単極式静電チャックの電荷の状態を図
３ないし図５、ウェハの加工状態を図６ないし図８を参
照しながら説明する。

【００２５】まず、図６にエッチング前のサンプル・ウ
ェハの状態を示す。このウェハは、予め下層配線として
不純物拡散領域２２が形成されたＳｉ基板２１上に厚さ
約１μｍのＳｉＯ₂層間絶縁膜２３が積層され、さらに
その上に所定のパターンにレジスト・マスク２４が形成
されたものである。上記レジスト・マスク２４はネガ型
３成分系化学増幅系フォトレジスト材料（シプレー社
製：商品名ＳＡＬ−６０１）を用いてＫｒＦエキシマ・
レーザ・リソグラフィにより形成されており、上記不純
物拡散領域２２に臨む直径約０．３５μｍの開口部を有
している。

【００２６】このウェハを、図３に示される状態に設定
された有磁場マイクロ波プラズマ・エッチング装置のウ
ェハ載置電極７の単極式静電チャック１に吸着させた。
これらの構成については前述したとおりである。ここで
は、内部電極３に負の直流電圧が印加されている。この
状態で、一例として下記の条件でＳｉＯ₂層間絶縁膜２
３をジャストエッチングした。

【００２７】ｃ−Ｃ₄Ｆ₈流量１５ＳＣＣＭＣＨ₂Ｆ₂流量１０ＳＣＣＭガス圧０．２７Ｐａマイクロ波パワー１２００Ｗ（２．４５ＧＨ
ｚ）ＲＦバイアス・パワー３００Ｗ（８００ｋＨ
ｚ）ウェハ載置電極温度 −５０ ℃（アルコール系冷
媒使用）エッチング時間７２秒

【００２８】エッチング中は、ＲＦバイアスにより誘導
されるウェハの自己バイアスに引きつけられてイオン・
シースＳからＣＦ_x ⁺が入射するため、ＳｉＯ₂層間絶
縁膜２３は図７に示されるように異方的にエッチングさ
れた。ただし、上記エッチング時間はジャストエッチン
グ条件を与えるものであり、ウェハ上の一部には膜厚の
１０％程度の残余部２３ｂが残っていた。

【００２９】次に、上記残余部２３ｂを除去するための
オーバーエッチングを兼ねた残留電荷除去工程に入る。
すなわち、図４に示されるようにスイッチ５をＯＦＦと
して直流電圧印加を停止し、内部電極３の負電荷を消滅
させる。この結果、絶縁部材２の表面の正電荷が残留し
た状態となる。この間、ＥＣＲ放電およびＲＦ電源１１
による基板バイアス印加は継続させておき、エッチング
・チャンバ内へＨｅガスを導入する。このときの放電条
件の一例を以下に示す。

【００３０】Ｈｅ流量１５ＳＣＣＭガス圧０．６７Ｐａマイクロ波パワー９００Ｗ（２．４５ＧＨ
ｚ）ＲＦバイアス・パワー２００Ｗ（８００ｋＨ
ｚ）ウェハ載置電極温度 −５０ ℃（ただし初期温
度）放電時間６０秒

【００３１】この放電により、プラズマＰを通じた残留
電荷除去が進行した。また、この放電の初期には残留フ
ルオロカーボン系ガスから生成したＣＦ_x ⁺もまだウェ
ハＷへ入射しているので、これにより残余部２３ｂのエ
ッチングが進行し、図８に示されるように異方性形状を
有するコンタクト・ホール２３ａが形成された。ただ
し、ウェハＷへのイオン入射量はジャストエッチング時
よりは大幅に少ない。このイオ入射量は、図５に示され
るように、残留電荷の減少に伴ってさらに減少する。

【００３２】かかる機構により、本実施例ではオーバー
エッチング後に基板バイアスを印加せずに残留電荷除去
を行う従来のプロセスに比べ、プロセス時間が３０秒程
度も短縮され、スループットが大きく改善された。

【００３３】なお、上記オーバーエッチング中にはウェ
ハＷと静電チャック１との密着性が次第に低下するの
で、ウェハ温度は−５０℃から徐々に上昇した。しか
し、ジャストエッチングまでの段階で形状異方性および
レジスト選択性が確保されていることから、実質的な悪
影響は生じなかった。

【００３４】実施例２本実施例は、ＥＣＲ−ＣＶＤによる素子分離用トレンチ
の絶縁膜埋め込みプロセスにおいて、ＳｉＨ₄／Ｎ₂Ｏ
混合ガスを用いてＳｉＯ₂絶縁膜を堆積させた後、放電
および基板バイアス印加を継続させたままＨｅガスを導
入して残留電荷除去を行った。このプロセスにおけるウ
ェハの加工状態を、図９および図１０を参照しながら説
明する。

【００３５】図９は、ＣＶＤを行う前のウェハ、すなわ
ちＳｉ基板３１に通常のシャロー・トレンチ・エッチン
グにより深さ約０．５μｍの素子分離用トレンチ３２が
形成されたウェハを示している。このウェハをＥＣＲ−
ＣＶＤ装置のウェハ載置電極の単極式静電チャックに吸
着させた。これらの部材の図示は省略するが、その構成
は基本的には前述したエッチング装置用の構成と同じで
ある。ただし、この場合の単極式静電チャックはウェハ
の冷却ではなく垂直保持を目的としている。また、ウェ
ハ載置電極には冷却配管の代わりにヒータが内蔵されて
おり、該電極を通じた基板バイアス印加は異方性堆積を
行うために行われる。

【００３６】堆積条件の一例を以下に示す。ＳｉＨ₄流量１７ＳＣＣＭＮ₂Ｏ流量３５ＳＣＣＭガス圧１×１０^-3 Ｐａマイクロ波パワー１０００Ｗ（２．４５ＧＨ
ｚ）ＲＦバイアス・パワー５００Ｗ（１３．５６Ｍ
Ｈｚ）ウェハ載置電極温度２５０ ℃ 堆積時間６００秒このＣＶＤにより、図１０に示されるように、素子分離
用トレンチ３２がＳｉＯ₂絶縁膜３３により埋め込まれ
た。

【００３７】次に、残留電荷除去工程に入る。すなわ
ち、単極式静電チャックの内部電極への印加を停止し、
内部電極の電荷を消滅させる。この間、ＥＣＲ放電およ
びＲＦ電源による基板バイアス印加は継続させておき、
ＣＶＤチャンバ内へＨｅガスを導入する。このときの放
電条件の一例を以下に示す。Ｈｅ流量５０ＳＣＣＭガス圧１×１０^-3 Ｐａマイクロ波パワー８００Ｗ（２．４５ＧＨ
ｚ）ＲＦバイアス・パワー３００Ｗ（１３．５６Ｍ
Ｈｚ）ウェハ載置電極温度２５０ ℃ 放電時間５秒この放電により、基板バイアス印加を行わない場合に比
べて約半分の所要時間で残留電荷除去が終了した。な
お、本実施例はＣＶＤプロセスであるから、この過程に
おける形状異方性やウェハ温度変化に関する問題は一切
起こらなかった。

【００３８】実施例３本実施例は、３層レジスト・プロセスにおける下層レジ
スト・エッチングにおいて、Ｏ₂ガスを用いてオーバー
エッチングまでを行った後、放電を一旦終了させてＯ₂
ガスを排気し、Ａｒガスのプラズマを用いて残留電荷除
去を行った例である。このプロセスにおけるウェハの加
工状態を、図１１および図１２を参照しながら説明す
る。

【００３９】図１１に、エッチング前のウェハの状態を
示す。ここで、予めシャロー・トレンチ型の素子分離領
域４２が形成されたＳｉ基板４１上にゲート酸化膜を介
して１層目Ｗ−ポリサイド膜からなるゲート電極４５が
形成されている。このゲート電極４５の下層側は不純物
を含有する多結晶Ｓｉ層４３、上層側はＷＳｉ_x（タン
グステン・シリサイド）層４４から構成される。上記ゲ
ート電極４５の上にはＳｉＯ₂層間絶縁膜４６を介して
２層目Ｗ−ポリサイド膜４９が形成され、さらにウェハ
全体は下層レジスト層５０により平坦化されている。こ
の下層レジスト層５０の上に、ＳＲＡＭのビット線パタ
ーンにしたがってＳＯＧ（スピン・オン・グラス）中間
層５１および上層レジスト層５２が形成されている。上
記２層目Ｗ−ポリサイド膜４９の下層側は不純物を含有
する多結晶Ｓｉ層４７、上層側はＷＳｉ_x層４８から構
成される。また、上記ＳＯＧ中間層５１は、上層レジス
ト層５２をマスクとしてＲＩＥ（反応性イオン・エッチ
ング）を行うことにより形成されている。

【００４０】このウェハを、前出の図３に示される状態
に設定された有磁場マイクロ波プラズマ・エッチング装
置のウェハ載置電極７の単極式静電チャック１に吸着さ
せた。この状態で、一例として下記の条件で下層レジス
ト層縁膜２３をエッチングした。Ｏ₂流量１０ＳＣＣＭガス圧０．２７Ｐａマイクロ波パワー１２００Ｗ（２．４５ＧＨ
ｚ）ＲＦバイアス・パワー３００Ｗ（８００ｋＨ
ｚ）ウェハ載置電極温度 −７０ ℃（アルコール系冷
媒使用）なお、下層レジスト層５０は大きな段差を被覆して形成
されているので、上記エッチングはオーバーエッチング
５０％相当の時間にて行った。このエッチングにより、
図１２に示されるように、良好な異方性形状を有する下
層レジスト・パターン５０ａが形成された。

【００４１】次に、Ｏ₂供給とＥＣＲ放電を停止してチ
ャンバ内を５秒間排気し、到達真空度を１×１０^-4Ｐａ
とした。次に、残留電荷除去を行うため、一例として下
記の条件でＥＣＲ放電を行った。Ａｒ流量５０ＳＣＣＭガス圧０．６７Ｐａマイクロ波パワー９００Ｗ（２．４５ＧＨ
ｚ）ＲＦバイアス・パワー５０Ｗ（８００ｋＨ
ｚ）ウェハ載置電極温度 −７０ ℃（ただし初期温
度）放電時間５秒本実施例によっても、基板バイアスを印加しない場合に
比べてほぼ半分の所要時間で残留電荷除去を行うことが
できた。なお、この残留電荷除去はＯ₂排気後に行われ
るため、下層レジスト・パターン５０ａの異方性形状に
は何ら悪影響が及ぶことはなかった。

【００４２】以上、本発明を３例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば残留電荷除去時に印加する基板
バイアスを時間と共に減衰させることにより、入射イオ
ン・エネルギーを漸減させるようにしても良い。この
他、サンプル・ウェハの構成、エッチング条件、残留電
荷除去時の放電条件、排気条件、使用するエッチング装
置やＣＶＤ装置の種類、残留電荷除去時の直流電圧の極
性等の細部が適宜変更可能であることは、言うまでもな
い。

【００４３】

【発明の効果】以上の説明からも明らかなように、本発
明によれば単極式静電チャックの残留電荷除去を迅速
に、しかもプラズマ処理の結果に悪影響を与えることな
く行うことができ、ドライエッチングやプラズマＣＶＤ
におけるスループットが改善される。さらに、本発明の
残留電荷除去は既存の装置を改造せずに行うことがで
き、また何ら複雑な操作手順を伴うものではない。した
がって、経済性やプロセス信頼性の向上にも大きく寄与
するものである。

【図面の簡単な説明】

【図１】本発明の残留電荷除去の原理を説明する模式的
断面図である。

【図２】本発明の残留電荷除去の原理を説明する模式的
断面図である。

【図３】本発明を適用したコンタクト・ホール加工にお
いて、エッチング中の単極式静電チャックの状態を示す
模式的断面図である。

【図４】図３のエッチング終了後、連続して残留電荷除
去を行っている途中の単極式静電チャックの状態を示す
模式的断面図である。

【図５】図４の残留電荷除去がさらに進んだ段階の単極
式静電チャックの状態を示す模式的断面図である。

【図６】本発明を適用したコンタクト・ホール加工にお
いて、エッチング前のウェハの状態を示す模式的断面図
である。

【図７】図６のＳｉＯ₂層間絶縁膜がジャストエッチン
グされた状態を示す模式的断面図である。

【図８】図７のＳｉＯ₂層間絶縁膜がオーバーエッチン
グされた状態を示す模式的断面図である。

【図９】本発明を適用したトレンチ埋め込みにおいて、
ＥＣＲ−ＣＶＤを行う前のウェハの状態を示す模式的断
面図である。

【図１０】図９の素子分離用トレンチがＳｉＯ₂絶縁膜
で埋め込まれた状態を示す模式的断面図である。

【図１１】本発明を適用した下層レジスト層のエッチン
グにおいて、エッチング前のウェハの状態を示す模式的
断面図である。

【図１２】図１１の下層レジスト層がエッチングされた
状態を示す模式的断面図である。

【符号の説明】

１・・・単極式静電チャック３・・・内部電極６・・・直流電源７・・・ウェハ載置電極１１・・・ＲＦ電源Ｐ・・・プラズマＳ・・・イオン・シース２３・・・ＳｉＯ₂層間絶縁膜２３ａ・・・コンタクト・ホール３２・・・素子分離用トレンチ３３・・・ＳｉＯ₂絶縁膜５０・・・下層レジスト層５０ａ・・・下層レジスト・パターン

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3065 H01L 21/68

Claims

(57)【特許請求の範囲】

【請求項１】イオン密度とイオン入射エネルギーとが
独立に制御可能なプラズマ処理装置のプラズマ・チャン
バ内で単極式静電チャックを備えた基板ステージ上に基
板を吸着させ、処理ガスのプラズマを用いて該基板に対
し所定のプラズマ処理を行う第１の工程と、前記単極式静電チャックへの直流電圧印加を停止し、前
記チャンバ内に残留電荷除去用ガスのプラズマを生成さ
せ、前記基板ステージに自己バイアスを生成させながら
該単極式静電チャックの残留電荷を除去する第２の工程
とを有することを特徴とするプラズマ処理方法。
【請求項２】前記残留電荷除去用ガスは、前記第１の
工程の終了後にプラズマ放電を継続させた状態で前記プ
ラズマ・チャンバ内へ供給することを特徴とする請求項
１記載のプラズマ処理方法。
【請求項３】前記第１の工程では前記基板上の所定の
材料層を実質的にその層厚分だけ除去するジャストエッ
チングを行い、前記第２の工程では前記単極式静電チャックの残留電荷
除去と同時に、前記第１の工程で用いた処理ガスの残留
分を利用して前記所定の材料層の残余部を除去するオー
バーエッチングを行うことを特徴とする請求項２記載の
プラズマ処理方法。
【請求項４】前記第１の工程と前記第２の工程との間
に、プラズマを一旦消滅させ、前記処理ガスを前記プラ
ズマ・チャンバ外へ排気する第３の工程を設けることを
特徴とする請求項１記載のプラズマ処理方法。