JP3395720B2 - 半導体記憶装置のマスク構造及び半導体記憶装置の製造方法 - Google Patents
半導体記憶装置のマスク構造及び半導体記憶装置の製造方法Info
- Publication number
- JP3395720B2 JP3395720B2 JP20757099A JP20757099A JP3395720B2 JP 3395720 B2 JP3395720 B2 JP 3395720B2 JP 20757099 A JP20757099 A JP 20757099A JP 20757099 A JP20757099 A JP 20757099A JP 3395720 B2 JP3395720 B2 JP 3395720B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- opening
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims description 41
- 238000005468 ion implantation Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 29
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 241000282376 Panthera tigris Species 0.000 claims 1
- 239000011229 interlayer Substances 0.000 description 19
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007687 exposure technique Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Electron Beam Exposure (AREA)
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置の
マスク構造及び半導体記憶装置の製造方法に係わり、特
に、マスクＲＯＭに好適な半導体記憶装置のマスク構造
及び半導体記憶装置の製造方法に関する。
マスク構造及び半導体記憶装置の製造方法に係わり、特
に、マスクＲＯＭに好適な半導体記憶装置のマスク構造
及び半導体記憶装置の製造方法に関する。
【０００２】
【従来の技術】以下に、従来技術について説明する。こ
こでは、特に、サブハーフミクロン以下の微細加工を有
する大容量ＦＬＡＴＮＯＲ型マスクＲＯＭのイオン注入
データ書き込み工程について説明する。なお、ＮＡＮＤ
型においても同様である。
こでは、特に、サブハーフミクロン以下の微細加工を有
する大容量ＦＬＡＴＮＯＲ型マスクＲＯＭのイオン注入
データ書き込み工程について説明する。なお、ＮＡＮＤ
型においても同様である。
【０００３】図１０は、フォトレジストマスクによる高
エネルギーイオン注入データ書き込み工程での従来の構
造を示す断面図、図１１は、その製造工程での断面図、
図１２は、コードデータが密に分布する場合の従来の問
題点を説明する図である。
エネルギーイオン注入データ書き込み工程での従来の構
造を示す断面図、図１１は、その製造工程での断面図、
図１２は、コードデータが密に分布する場合の従来の問
題点を説明する図である。
【０００４】図１０、１１に示すように、ＦＬＡＴセル
の真ん中のビットにＯＦＦを書き込むため（しきい値電
圧を高くする）に、層間絶縁膜４を貫通してゲート酸化
膜２の直下０．０５〜０．１μｍの深さにボロンを注入
するが、微細化が進むにつれて、左右に隣接するＯＮビ
ットのしきい値電圧への影響が無視できなくなってきて
いる。
の真ん中のビットにＯＦＦを書き込むため（しきい値電
圧を高くする）に、層間絶縁膜４を貫通してゲート酸化
膜２の直下０．０５〜０．１μｍの深さにボロンを注入
するが、微細化が進むにつれて、左右に隣接するＯＮビ
ットのしきい値電圧への影響が無視できなくなってきて
いる。
【０００５】例えば、下地としてポリサイドゲート電極
３が０．２８μｍＬ／Ｓ（ラインアンドスペース）のピ
ッチ、（層間絶縁膜４＋ポリサイドゲート電極３＋ゲー
ト酸化膜２）のトータル膜厚が０．６μｍ、データ開口
が０．２４μｍの場合、ボロンを２５０〜３００ｋｅＶ
の加速電圧でドーズ１．０〜２．０Ｅ１４ｃｍ−２注入
するが、この時、ゲート酸化膜２直下のプロジェクショ
ンレンジ（以降Ｒｐと略す）近傍での横方向へのボロン
の広がりのため、隣接するＯＮビットのしきい値電圧
が、０．１〜０．３ｖ上昇してしまう。そして、最悪の
場合、センスアンプ回路が誤判定し、ＯＮビットをＯＦ
Ｆビットと認識してしい、このため、従来の技術では、
デバイスの安定な歩留まりが得られないという問題があ
った。
３が０．２８μｍＬ／Ｓ（ラインアンドスペース）のピ
ッチ、（層間絶縁膜４＋ポリサイドゲート電極３＋ゲー
ト酸化膜２）のトータル膜厚が０．６μｍ、データ開口
が０．２４μｍの場合、ボロンを２５０〜３００ｋｅＶ
の加速電圧でドーズ１．０〜２．０Ｅ１４ｃｍ−２注入
するが、この時、ゲート酸化膜２直下のプロジェクショ
ンレンジ（以降Ｒｐと略す）近傍での横方向へのボロン
の広がりのため、隣接するＯＮビットのしきい値電圧
が、０．１〜０．３ｖ上昇してしまう。そして、最悪の
場合、センスアンプ回路が誤判定し、ＯＮビットをＯＦ
Ｆビットと認識してしい、このため、従来の技術では、
デバイスの安定な歩留まりが得られないという問題があ
った。
【０００６】これを解決するために、例えば、日経マイ
クロデバイス１９９１年１２月号Ｐ．１０４〜１０９に
記載されているように、層間絶縁膜４を薄くし、且つ、
加速電圧を下げるという手法や、特開平５−４８０４２
号公報、特開平５−４８０４５号公報に示されているよ
うな、２層レジスト法による最小解像寸法よりも小さい
開口を作製する手法が提案されていた。
クロデバイス１９９１年１２月号Ｐ．１０４〜１０９に
記載されているように、層間絶縁膜４を薄くし、且つ、
加速電圧を下げるという手法や、特開平５−４８０４２
号公報、特開平５−４８０４５号公報に示されているよ
うな、２層レジスト法による最小解像寸法よりも小さい
開口を作製する手法が提案されていた。
【０００７】しかし、大容量化に伴いサブハーフミクロ
ン以下の微細加工（０．２４μｍ以下）になると、これ
らの手法をもってしても、Ｒｐ近傍での横方向へのイオ
ンの広がりによる隣接ビットのしきい値電圧の変動をセ
ンスアンプ回路が誤判定しないレベルまで抑えることが
困難になってきた。
ン以下の微細加工（０．２４μｍ以下）になると、これ
らの手法をもってしても、Ｒｐ近傍での横方向へのイオ
ンの広がりによる隣接ビットのしきい値電圧の変動をセ
ンスアンプ回路が誤判定しないレベルまで抑えることが
困難になってきた。
【０００８】また、微細化に伴い別の問題が生じた。即
ち、書き込みデータパターンは顧客により様々ではある
が、図１２（ａ）のように、密なところと疎なところ
（図示はしていない）が必ず存在する。このような状態
において、光露光技術を用いた場合、疎なパターンをマ
スク通りに開口するようにすると、図１２（ａ）のよう
に密なところでは、図１２（ｂ）に示すように、光の回
折による近接効果のためオーバー露光となり、開口を分
離する部分のレジストが細ってしまう。この為、極端な
場合、図１２（ｃ）のように倒れてゴミとなったり、
又、倒れたマスクが注入マスクとなり、注入されるべき
ところにイオンが注入されないという問題があった。
ち、書き込みデータパターンは顧客により様々ではある
が、図１２（ａ）のように、密なところと疎なところ
（図示はしていない）が必ず存在する。このような状態
において、光露光技術を用いた場合、疎なパターンをマ
スク通りに開口するようにすると、図１２（ａ）のよう
に密なところでは、図１２（ｂ）に示すように、光の回
折による近接効果のためオーバー露光となり、開口を分
離する部分のレジストが細ってしまう。この為、極端な
場合、図１２（ｃ）のように倒れてゴミとなったり、
又、倒れたマスクが注入マスクとなり、注入されるべき
ところにイオンが注入されないという問題があった。
【０００９】従来技術では、以上のような問題があるた
め、更なる微細化によるチップ縮小および大容量化が困
難であつた。
め、更なる微細化によるチップ縮小および大容量化が困
難であつた。
【００１０】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、層間膜スルーの高
エネルギー注入によりデータ書き込みを行う際、ゲート
酸化膜直下のプロジェクションレンジ近傍での横方向へ
のイオンの広がりが抑制することで、隣接するビットの
しきい値電圧に影響を与えることなく、所望のデータ書
き込みビットのしきい値電圧のみを精度良く制御可能に
した新規な半導体記憶装置のマスク構造及び半導体記憶
装置の製造方法を提供するものである。
した従来技術の欠点を改良し、特に、層間膜スルーの高
エネルギー注入によりデータ書き込みを行う際、ゲート
酸化膜直下のプロジェクションレンジ近傍での横方向へ
のイオンの広がりが抑制することで、隣接するビットの
しきい値電圧に影響を与えることなく、所望のデータ書
き込みビットのしきい値電圧のみを精度良く制御可能に
した新規な半導体記憶装置のマスク構造及び半導体記憶
装置の製造方法を提供するものである。
【００１１】本発明の他の目的は、データ書き込みマス
クがフォトレジスト膜である時、書き込みデータが密な
エリアでの光近接効果により、レジスト開口が狙い目よ
りかなり大きくなり、その開口間を分離するレジストが
細ってしまう場合でも、開口断面形状を逆三角形或いは
倒脚台形に形成することにより、マスクが開口底に向け
て末広がりな形状が得られ、これにより下地との密着性
を高め、以って、レジストパターン倒れを抑制し、歩留
まりを向上せしめた新規な半導体記憶装置のマスク構造
及び半導体記憶装置の製造方法を提供するものである。
クがフォトレジスト膜である時、書き込みデータが密な
エリアでの光近接効果により、レジスト開口が狙い目よ
りかなり大きくなり、その開口間を分離するレジストが
細ってしまう場合でも、開口断面形状を逆三角形或いは
倒脚台形に形成することにより、マスクが開口底に向け
て末広がりな形状が得られ、これにより下地との密着性
を高め、以って、レジストパターン倒れを抑制し、歩留
まりを向上せしめた新規な半導体記憶装置のマスク構造
及び半導体記憶装置の製造方法を提供するものである。
【００１２】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【００１３】即ち、本発明に係わる半導体記憶装置のマ
スク構造の第１態様は、基板上に複数のＭＯＳトランジ
スタが配置され、これらの所定のトランジスタのチャン
ネル部にレジストマスクを用いて、選択的にイオン注入
を行うことでデータの書き込みを行う半導体記憶装置の
マスク構造であって、データの書き込みを行うための前
記レジストマスクの開口部の断面形状が、テーパを備え
ていることを特徴とするものであり、叉、第２態様は、
基板上に複数のＭＯＳトランジスタが配置され、これら
の所定のトランジスタのチャンネル部にレジストマスク
を用いて、選択的にイオン注入を行うことでデータの書
き込みを行う半導体記憶装置のマスク構造であって、デ
ータの書き込みを行うための前記レジストマスクの開口
部の断面形状を、基板の表面側で大きく形成し、トラン
ジスタ側で開口部を形成しない逆三角形状に形成したこ
とを特徴とするものであり、叉、第３態様は、基板上に
複数のＭＯＳトランジスタが配置され、これらの所定の
トランジスタのチャンネル部にレジストマスクを用い
て、選択的にイオン注入を行うことでデータの書き込み
を行う半導体記憶装置のマスク構造であって、データの
書き込みを行うための前記レジストマスクの開口部の断
面形状を、基板の表面側で大きく形成し、トランジスタ
側で小さく形成したことを特徴とするものであり、叉、
第４態様は、 基板上に複数のＭＯＳトランジスタが配置
され、これらの所定のトランジスタのチャンネル部にマ
スクを用いて、選択的にイオン注入を行うことでデータ
の書き込みを行う半導体記憶装置のマスク構造であっ
て、前記トランジスタを覆うように全面に形成された層
間絶縁膜に、データの書き込みを行うための開口部を設
けると共に、前記開口部の断面形状を、基板の表面側で
大きく形成し、ゲート上で開口部を形成しない逆三角形
状に形成したことを特徴とするものである。
スク構造の第１態様は、基板上に複数のＭＯＳトランジ
スタが配置され、これらの所定のトランジスタのチャン
ネル部にレジストマスクを用いて、選択的にイオン注入
を行うことでデータの書き込みを行う半導体記憶装置の
マスク構造であって、データの書き込みを行うための前
記レジストマスクの開口部の断面形状が、テーパを備え
ていることを特徴とするものであり、叉、第２態様は、
基板上に複数のＭＯＳトランジスタが配置され、これら
の所定のトランジスタのチャンネル部にレジストマスク
を用いて、選択的にイオン注入を行うことでデータの書
き込みを行う半導体記憶装置のマスク構造であって、デ
ータの書き込みを行うための前記レジストマスクの開口
部の断面形状を、基板の表面側で大きく形成し、トラン
ジスタ側で開口部を形成しない逆三角形状に形成したこ
とを特徴とするものであり、叉、第３態様は、基板上に
複数のＭＯＳトランジスタが配置され、これらの所定の
トランジスタのチャンネル部にレジストマスクを用い
て、選択的にイオン注入を行うことでデータの書き込み
を行う半導体記憶装置のマスク構造であって、データの
書き込みを行うための前記レジストマスクの開口部の断
面形状を、基板の表面側で大きく形成し、トランジスタ
側で小さく形成したことを特徴とするものであり、叉、
第４態様は、 基板上に複数のＭＯＳトランジスタが配置
され、これらの所定のトランジスタのチャンネル部にマ
スクを用いて、選択的にイオン注入を行うことでデータ
の書き込みを行う半導体記憶装置のマスク構造であっ
て、前記トランジスタを覆うように全面に形成された層
間絶縁膜に、データの書き込みを行うための開口部を設
けると共に、前記開口部の断面形状を、基板の表面側で
大きく形成し、ゲート上で開口部を形成しない逆三角形
状に形成したことを特徴とするものである。
【００１４】叉、本発明に係わる半導体記憶装置の製造
方法の第１態様は、基板上に複数のＭＯＳトランジスタ
が配置され、これらの所定のトランジスタのチャンネル
部にレジストマスクを用いて、選択的にイオン注入を行
うことでデータの書き込みを行う半導体記憶装置の製造
方法であって、データの書き込みを行うための前記レジ
ストマスクの開口部の断面形状を、基板の表面側で大き
く形成し、トランジスタ側で開口部を形成しない逆三角
形状に加工する第１の工程と、前記第１の工程で形成し
た開口部を介してイオン注入を行う第２の工程と、を含
むことを特徴とするものであり、叉、第２態様は、基板
上に複数のＭＯＳトランジスタが配置され、これらの所
定のトランジスタのチャンネル部にレジストマスクを用
いて、選択的にイオン注入を行うことでデータの書き込
みを行う半導体記憶装置の製造方法であって、データの
書き込みを行うための前記レジストマスクの開口部の断
面形状を、基板の表面側で大きく形成し、トランジスタ
側で小さく形成する第１の工程と、前記第１の工程で形
成した開口部を介してイオン注入を行う第２の工程と、
を含むことを特徴とするものであり、叉、第３態様は、
前記第１工程では、エッチング加工で前記レジストマス
クに開口部を形成することを特徴とするものであり、
叉、第４態様は、前記第１工程では、電子ビーム直接描
画法で前記レジストマスクを加工することを特徴とする
ものであり、叉、第５態様は、基板上に複数のＭＯＳト
ランジスタが配置され、これらの所定のトランジスタの
チャンネル部にマスクを用いて、選択的にイオン注入を
行うことでデータの書き込みを行う半導体記憶装置の製
造方法であって、前記トランジスタを覆うように全面に
形成された層間絶縁膜に、データの書き込みを行うため
の開口部を設けると共に、前記開口部の断面形状を、基
板の表面側で大きく形成し、ゲート上で開口部を形成し
ない逆三角形状にエッチングする第１の工程と、前記第
１の工程で形成した開口部を介してイオン注入を行う第
２の工程と、を含むことを特徴とするものである。
方法の第１態様は、基板上に複数のＭＯＳトランジスタ
が配置され、これらの所定のトランジスタのチャンネル
部にレジストマスクを用いて、選択的にイオン注入を行
うことでデータの書き込みを行う半導体記憶装置の製造
方法であって、データの書き込みを行うための前記レジ
ストマスクの開口部の断面形状を、基板の表面側で大き
く形成し、トランジスタ側で開口部を形成しない逆三角
形状に加工する第１の工程と、前記第１の工程で形成し
た開口部を介してイオン注入を行う第２の工程と、を含
むことを特徴とするものであり、叉、第２態様は、基板
上に複数のＭＯＳトランジスタが配置され、これらの所
定のトランジスタのチャンネル部にレジストマスクを用
いて、選択的にイオン注入を行うことでデータの書き込
みを行う半導体記憶装置の製造方法であって、データの
書き込みを行うための前記レジストマスクの開口部の断
面形状を、基板の表面側で大きく形成し、トランジスタ
側で小さく形成する第１の工程と、前記第１の工程で形
成した開口部を介してイオン注入を行う第２の工程と、
を含むことを特徴とするものであり、叉、第３態様は、
前記第１工程では、エッチング加工で前記レジストマス
クに開口部を形成することを特徴とするものであり、
叉、第４態様は、前記第１工程では、電子ビーム直接描
画法で前記レジストマスクを加工することを特徴とする
ものであり、叉、第５態様は、基板上に複数のＭＯＳト
ランジスタが配置され、これらの所定のトランジスタの
チャンネル部にマスクを用いて、選択的にイオン注入を
行うことでデータの書き込みを行う半導体記憶装置の製
造方法であって、前記トランジスタを覆うように全面に
形成された層間絶縁膜に、データの書き込みを行うため
の開口部を設けると共に、前記開口部の断面形状を、基
板の表面側で大きく形成し、ゲート上で開口部を形成し
ない逆三角形状にエッチングする第１の工程と、前記第
１の工程で形成した開口部を介してイオン注入を行う第
２の工程と、を含むことを特徴とするものである。
【００１５】
【発明の実施の形態】本発明に係わる半導体記憶装置の
マスク構造は、特に、サブハーフミクロン以下の微細加
工を有する大容量マスクＲＯＭのイオン注入データ書き
込み工程において、データ書き込みを行うべきところの
注入マスク開口部の断面形状を逆三角形或いは倒脚台形
にしたことにある。
マスク構造は、特に、サブハーフミクロン以下の微細加
工を有する大容量マスクＲＯＭのイオン注入データ書き
込み工程において、データ書き込みを行うべきところの
注入マスク開口部の断面形状を逆三角形或いは倒脚台形
にしたことにある。
【００１６】これにより、層間膜スルーの高エネルギー
注入によりデータ書き込みを行う際、ゲート酸化膜直下
のプロジェクションレンジ（以降Ｒｐと略す）近傍での
横方向へのイオンの広がりが抑制され、隣接するビット
のしきい値電圧に影響を与えることなく、所望のデータ
書き込みビットのみを安定にしきい値制御出来るように
構成したものである。
注入によりデータ書き込みを行う際、ゲート酸化膜直下
のプロジェクションレンジ（以降Ｒｐと略す）近傍での
横方向へのイオンの広がりが抑制され、隣接するビット
のしきい値電圧に影響を与えることなく、所望のデータ
書き込みビットのみを安定にしきい値制御出来るように
構成したものである。
【００１７】また、データ書き込みマスクが、フォトレ
ジスト膜である時、書き込みデータが密なエリアでの光
近接効果により、レジスト開口が狙い目よりかなり大き
くなり、その開口間を分離するレジストが細ってしまう
ような場合でも、開口断面形状を逆三角形或いは倒脚台
形にすることにより、マスクは、開口底に向けて末広が
りな形状となり、これにより、下地との密着性を高め、
レジストパターン倒れを抑制し、歩留まりを向上させる
ことが出来る。
ジスト膜である時、書き込みデータが密なエリアでの光
近接効果により、レジスト開口が狙い目よりかなり大き
くなり、その開口間を分離するレジストが細ってしまう
ような場合でも、開口断面形状を逆三角形或いは倒脚台
形にすることにより、マスクは、開口底に向けて末広が
りな形状となり、これにより、下地との密着性を高め、
レジストパターン倒れを抑制し、歩留まりを向上させる
ことが出来る。
【００１８】
【実施例】以下に、本発明に係わる半導体記憶装置のマ
スク構造及び半導体記憶装置の製造方法の具体例を図面
を参照しながら詳細に説明する。
スク構造及び半導体記憶装置の製造方法の具体例を図面
を参照しながら詳細に説明する。
【００１９】（第１の具体例）図１は、本発明の第１の
具体例の構造を示す断面図、図２は、製造工程を示す断
面図、図３は、コードデータが密に分布する場合の本発
明の効果を示す図であり、これらの図には、基板上に複
数のＭＯＳトランジスタが配置され、これらの所定のト
ランジスタのチャンネル部にレジストマスクを用いて、
選択的にイオン注入を行うことでデータの書き込みを行
う半導体記憶装置のマスク構造であって、データの書き
込みを行うための前記レジストマスク６の開口部６Ａの
断面形状が、テーパＴを備えていることを特徴とする半
導体記憶装置のマスク構造が示され、又、前記データの
書き込みを行うための前記レジストマスク６の開口部６
Ａの断面形状を、基板１の表面１１側で大きく形成し、
トランジスタ１２側で開口部を形成しない逆三角形２１
状に形成したことを特徴とする半導体記憶装置のマスク
構造が示され、更に、基板上に複数のＭＯＳトランジス
タが配置され、これらの所定のトランジスタのチャンネ
ル部にレジストマスクを用いて、選択的にイオン注入を
行うことでデータの書き込みを行う半導体記憶装置の製
造方法であって、データの書き込みを行うための前記レ
ジストマスク６の開口部６Ａの断面形状を、基板の表面
１１側で大きく形成し、トランジスタ１２側で開口部を
形成しない逆三角形２１状に加工する第１の工程と、前
記第１の工程で形成した開口部６Ａを介してイオン注入
を行う第２の工程と、を含むことを特徴とする半導体記
憶装置の製造方法が示されている。
具体例の構造を示す断面図、図２は、製造工程を示す断
面図、図３は、コードデータが密に分布する場合の本発
明の効果を示す図であり、これらの図には、基板上に複
数のＭＯＳトランジスタが配置され、これらの所定のト
ランジスタのチャンネル部にレジストマスクを用いて、
選択的にイオン注入を行うことでデータの書き込みを行
う半導体記憶装置のマスク構造であって、データの書き
込みを行うための前記レジストマスク６の開口部６Ａの
断面形状が、テーパＴを備えていることを特徴とする半
導体記憶装置のマスク構造が示され、又、前記データの
書き込みを行うための前記レジストマスク６の開口部６
Ａの断面形状を、基板１の表面１１側で大きく形成し、
トランジスタ１２側で開口部を形成しない逆三角形２１
状に形成したことを特徴とする半導体記憶装置のマスク
構造が示され、更に、基板上に複数のＭＯＳトランジス
タが配置され、これらの所定のトランジスタのチャンネ
ル部にレジストマスクを用いて、選択的にイオン注入を
行うことでデータの書き込みを行う半導体記憶装置の製
造方法であって、データの書き込みを行うための前記レ
ジストマスク６の開口部６Ａの断面形状を、基板の表面
１１側で大きく形成し、トランジスタ１２側で開口部を
形成しない逆三角形２１状に加工する第１の工程と、前
記第１の工程で形成した開口部６Ａを介してイオン注入
を行う第２の工程と、を含むことを特徴とする半導体記
憶装置の製造方法が示されている。
【００２０】以下に、第１の具体例を更に詳細に説明す
る。
る。
【００２１】なお、ここでは、特に、サブハーフミクロ
ン以下の微細加工を有する大容量ＦＬＡＴＮＯＲ型マス
クＲＯＭのイオン注入データ書き込み工程について説明
するが、ＮＡＮＤ型においても同様に、本発明を適用す
ることができる。
ン以下の微細加工を有する大容量ＦＬＡＴＮＯＲ型マス
クＲＯＭのイオン注入データ書き込み工程について説明
するが、ＮＡＮＤ型においても同様に、本発明を適用す
ることができる。
【００２２】本発明の開口部の断面形状は、第２のレジ
スト膜５をマスクに、第１のレジスト膜６をテーパーエ
ッチングして得られた逆三角形状の断面形状を有してい
るので、ｐ＋拡散層７が隣接ビットまで達しておらず、
しきい値電圧の変動を抑制する構造となっている。
スト膜５をマスクに、第１のレジスト膜６をテーパーエ
ッチングして得られた逆三角形状の断面形状を有してい
るので、ｐ＋拡散層７が隣接ビットまで達しておらず、
しきい値電圧の変動を抑制する構造となっている。
【００２３】次に、本発明の第１の具体例の製造方法に
ついて説明する。
ついて説明する。
【００２４】図１に示す様に、Ｐ型シリコン基板１上に
ゲート酸化膜２を０．００５〜０．０３μｍ形成した
後、ポリサイドゲート電極３を厚さ０．２５〜０．４０
μｍ、０．１５〜０．２４μｍのＬ／Ｓで形成する。続
けて、層間絶縁膜４を０．３〜０．７μｍ形成すると、
マスクＲＯＭの下地が完成する。
ゲート酸化膜２を０．００５〜０．０３μｍ形成した
後、ポリサイドゲート電極３を厚さ０．２５〜０．４０
μｍ、０．１５〜０．２４μｍのＬ／Ｓで形成する。続
けて、層間絶縁膜４を０．３〜０．７μｍ形成すると、
マスクＲＯＭの下地が完成する。
【００２５】次に、第１、第２のレジスト膜６、５を塗
布した後、書き込みデータ部のみに光露光技術で第２の
レジスト膜６に、０．１５〜０．２４μｍの開口５Ａを
形成する。
布した後、書き込みデータ部のみに光露光技術で第２の
レジスト膜６に、０．１５〜０．２４μｍの開口５Ａを
形成する。
【００２６】続けて、第２のレジスト膜５をマスクに第
１のレジスト膜６をテーパーエッチングして、第１のレ
ジスト膜６の断面形状を逆三角形２１にする。
１のレジスト膜６をテーパーエッチングして、第１のレ
ジスト膜６の断面形状を逆三角形２１にする。
【００２７】その後、１００〜３８０ｋｅＶの加速電圧
でドーズ１．０〜３．０Ｅ１４ｃｍ −２ボロンを注入す
ると、ｐ＋拡散層７が形成される。
でドーズ１．０〜３．０Ｅ１４ｃｍ −２ボロンを注入す
ると、ｐ＋拡散層７が形成される。
【００２８】ここで、第１のレジスト膜６の開口部６Ａ
の断面形状が逆三角形であるので、逆三角形の頂点から
遠ざかるほど、ボロンの注入領域が層間絶縁膜４側にシ
フトしていく。こため、Ｒｐ近傍の横方向広がりがあっ
ても隣接ビットのＰ型シリコン基板１中には到達しない
ので、隣接するトランジスタのしきい値電圧への影響を
抑えることが出来る。
の断面形状が逆三角形であるので、逆三角形の頂点から
遠ざかるほど、ボロンの注入領域が層間絶縁膜４側にシ
フトしていく。こため、Ｒｐ近傍の横方向広がりがあっ
ても隣接ビットのＰ型シリコン基板１中には到達しない
ので、隣接するトランジスタのしきい値電圧への影響を
抑えることが出来る。
【００２９】更に、疎なパターンをマスク通りに開口す
るようにすると、図３（ａ）のように密なところでは、
図１２（ｂ）に示すように、光の回折による近接効果の
ためオーバー露光となり、開口を分離する部分のレジス
トが細ってしまうが、マスクの開口部の断面形状が逆三
角形、即ち、開口底に向けて末広がりな形状に形成され
ている，ので、マスクの下地との密着性を従来技術に比
べて向上でき、レジストパターン倒れを抑制し、歩留ま
りを安定に出来る。
るようにすると、図３（ａ）のように密なところでは、
図１２（ｂ）に示すように、光の回折による近接効果の
ためオーバー露光となり、開口を分離する部分のレジス
トが細ってしまうが、マスクの開口部の断面形状が逆三
角形、即ち、開口底に向けて末広がりな形状に形成され
ている，ので、マスクの下地との密着性を従来技術に比
べて向上でき、レジストパターン倒れを抑制し、歩留ま
りを安定に出来る。
【００３０】（第２の具体例）図４は、本発明の第２の
具体例の構造を示す断面図、図５はその製造方法を示す
断面図である。
具体例の構造を示す断面図、図５はその製造方法を示す
断面図である。
【００３１】この具体例の第１の具体例との違いは、デ
ータ書き込みマスク作製のために、電子ビーム直接描画
法を用いている点である。これにより第１の具体例の多
層レジスト法に比べ工程を簡略化出来る。
ータ書き込みマスク作製のために、電子ビーム直接描画
法を用いている点である。これにより第１の具体例の多
層レジスト法に比べ工程を簡略化出来る。
【００３２】即ち、図５（ｂ）に示すように、電子ビー
ムを第１のレジスト膜５表面から層間絶縁膜４に向けて
徐々に絞って行くことにより、開口部の形状を逆三角形
形状にする。
ムを第１のレジスト膜５表面から層間絶縁膜４に向けて
徐々に絞って行くことにより、開口部の形状を逆三角形
形状にする。
【００３３】（第３の具体例）図６の具体例は、開口部
の形状を、第１の具体例より少し大きく形成し、倒立台
形状に形成した例であり、図６は、その構造を示す断面
図である。
の形状を、第１の具体例より少し大きく形成し、倒立台
形状に形成した例であり、図６は、その構造を示す断面
図である。
【００３４】従って、この具体例の半導体記憶装置のマ
スク構造は、基板上に複数のＭＯＳトランジスタが配置
され、これらの所定のトランジスタのチャンネル部にレ
ジストマスクを用いて、選択的にイオン注入を行うこと
でデータの書き込みを行う半導体記憶装置のマスク構造
であって、データの書き込みを行うための前記レジスト
マスクの開口部６Ｂの断面形状を、基板１の表面１１側
で大きく形成し、トランジスタ１２側で小さく形成した
ことを特徴とするものであり、更に、この具体例の半導
体記憶装置の製造方法は、基板上に複数のＭＯＳトラン
ジスタが配置され、これらの所定のトランジスタのチャ
ンネル部にレジストマスクを用いて、選択的にイオン注
入を行うことでデータの書き込みを行う半導体記憶装置
の製造方法であって、データの書き込みを行うための前
記レジストマスク６の開口部６Ｂの断面形状を、基板の
表面１１側で大きく形成し、トランジスタ１２側で小さ
く形成する第１の工程と、前記第１の工程で形成した開
口部６Ｂを介してイオン注入を行う第２の工程と、を含
むことを特徴とするものである。
スク構造は、基板上に複数のＭＯＳトランジスタが配置
され、これらの所定のトランジスタのチャンネル部にレ
ジストマスクを用いて、選択的にイオン注入を行うこと
でデータの書き込みを行う半導体記憶装置のマスク構造
であって、データの書き込みを行うための前記レジスト
マスクの開口部６Ｂの断面形状を、基板１の表面１１側
で大きく形成し、トランジスタ１２側で小さく形成した
ことを特徴とするものであり、更に、この具体例の半導
体記憶装置の製造方法は、基板上に複数のＭＯＳトラン
ジスタが配置され、これらの所定のトランジスタのチャ
ンネル部にレジストマスクを用いて、選択的にイオン注
入を行うことでデータの書き込みを行う半導体記憶装置
の製造方法であって、データの書き込みを行うための前
記レジストマスク６の開口部６Ｂの断面形状を、基板の
表面１１側で大きく形成し、トランジスタ１２側で小さ
く形成する第１の工程と、前記第１の工程で形成した開
口部６Ｂを介してイオン注入を行う第２の工程と、を含
むことを特徴とするものである。
【００３５】（第４の具体例）図７は、本発明の第４の
具体例の構造を示す断面図、図８はその製造方法を示す
断面図である。
具体例の構造を示す断面図、図８はその製造方法を示す
断面図である。
【００３６】この具体例と前記した各具体例との違い
は、層間絶縁膜をマスクとして用い、イオン注入する点
である。これにより、前記した多層レジスト法に比べ工
程を簡略化出来る。更に、ポリサイドゲート電極３を貫
通するだけの加速電圧でイオン注入を行うことが出来る
から、Ｒｐ近傍でのイオンの横方向広がりを第１，第２
の具体例に比べ、更に、抑制出来る効果がある。
は、層間絶縁膜をマスクとして用い、イオン注入する点
である。これにより、前記した多層レジスト法に比べ工
程を簡略化出来る。更に、ポリサイドゲート電極３を貫
通するだけの加速電圧でイオン注入を行うことが出来る
から、Ｒｐ近傍でのイオンの横方向広がりを第１，第２
の具体例に比べ、更に、抑制出来る効果がある。
【００３７】図８（ｂ）に示すように、従来の光露光技
術を用いて第１のレジスト膜１６に開口１６Ａを形成し
た後、ドライエッチング技術により、層間絶縁膜４をテ
ーパーエッチングすることにより、倒立台形状の断面形
状の穴４Ｂを得ことが出来る。層間絶縁膜４の穴４Ｂは
データ書き込みを行った後、例えば、ＢＰＳＧ膜等で埋
め戻せば良い。
術を用いて第１のレジスト膜１６に開口１６Ａを形成し
た後、ドライエッチング技術により、層間絶縁膜４をテ
ーパーエッチングすることにより、倒立台形状の断面形
状の穴４Ｂを得ことが出来る。層間絶縁膜４の穴４Ｂは
データ書き込みを行った後、例えば、ＢＰＳＧ膜等で埋
め戻せば良い。
【００３８】従って、この具体例の半導体装置のマスク
構造は、基板上に複数のＭＯＳトランジスタが配置さ
れ、これらの所定のトランジスタのチャンネル部にマス
クを用いて、選択的にイオン注入を行うことでデータの
書き込みを行う半導体記憶装置のマスク構造であって、
前記トランジスタ１２を覆うように全面に形成された層
間絶縁膜４に、データの書き込みを行うための開口部４
Ｂを設けると共に、前記開口部４Ｂの断面形状を、基板
１の表面１１側で大きく形成し、ゲート３上で小さく形
成したことを特徴とするものである。
構造は、基板上に複数のＭＯＳトランジスタが配置さ
れ、これらの所定のトランジスタのチャンネル部にマス
クを用いて、選択的にイオン注入を行うことでデータの
書き込みを行う半導体記憶装置のマスク構造であって、
前記トランジスタ１２を覆うように全面に形成された層
間絶縁膜４に、データの書き込みを行うための開口部４
Ｂを設けると共に、前記開口部４Ｂの断面形状を、基板
１の表面１１側で大きく形成し、ゲート３上で小さく形
成したことを特徴とするものである。
【００３９】更に、この具体例の半導体装置のマスク構
造は、基板上に複数のＭＯＳトランジスタが配置され、
これらの所定のトランジスタのチャンネル部にマスクを
用いて、選択的にイオン注入を行うことでデータの書き
込みを行う半導体記憶装置の製造方法であって、前記ト
ランジスタ１２を覆うように全面に形成された層間絶縁
膜４に、データの書き込みを行うための開口部４Ｂを設
けると共に、前記開口部４Ｂの断面形状を、基板１の表
面１１側で大きく形成し、ゲート３上で小さくエッチン
グする第１の工程と、前記第１の工程で形成した開口部
４Ｂを介してイオン注入を行う第２の工程と、を含むこ
とを特徴とするものである。
造は、基板上に複数のＭＯＳトランジスタが配置され、
これらの所定のトランジスタのチャンネル部にマスクを
用いて、選択的にイオン注入を行うことでデータの書き
込みを行う半導体記憶装置の製造方法であって、前記ト
ランジスタ１２を覆うように全面に形成された層間絶縁
膜４に、データの書き込みを行うための開口部４Ｂを設
けると共に、前記開口部４Ｂの断面形状を、基板１の表
面１１側で大きく形成し、ゲート３上で小さくエッチン
グする第１の工程と、前記第１の工程で形成した開口部
４Ｂを介してイオン注入を行う第２の工程と、を含むこ
とを特徴とするものである。
【００４０】（第５の具体例）図５の具体例は、開口部
の断面形状を、逆三角形状に形成した例であり、図９
は、その構造を示す断面図である。
の断面形状を、逆三角形状に形成した例であり、図９
は、その構造を示す断面図である。
【００４１】従って、この具体例の半導体記憶装置のマ
スク構造は、基板上に複数のＭＯＳトランジスタが配置
され、これらの所定のトランジスタのチャンネル部にマ
スクを用いて、選択的にイオン注入を行うことでデータ
の書き込みを行う半導体記憶装置のマスク構造であっ
て、前記トランジスタ１２を覆うように全面に形成され
た層間絶縁膜４に、データの書き込みを行うための開口
部４Ａを設けると共に、前記開口部４Ａの断面形状を、
基板１の表面１１側で大きく形成し、ゲート３上で開口
部を形成しない逆三角形状に形成したことを特徴とする
ものである。
スク構造は、基板上に複数のＭＯＳトランジスタが配置
され、これらの所定のトランジスタのチャンネル部にマ
スクを用いて、選択的にイオン注入を行うことでデータ
の書き込みを行う半導体記憶装置のマスク構造であっ
て、前記トランジスタ１２を覆うように全面に形成され
た層間絶縁膜４に、データの書き込みを行うための開口
部４Ａを設けると共に、前記開口部４Ａの断面形状を、
基板１の表面１１側で大きく形成し、ゲート３上で開口
部を形成しない逆三角形状に形成したことを特徴とする
ものである。
【００４２】また、この具体例の半導体記憶装置の製造
方法は、基板上に複数のＭＯＳトランジスタが配置さ
れ、これらの所定のトランジスタのチャンネル部にマス
クを用いて、選択的にイオン注入を行うことでデータの
書き込みを行う半導体記憶装置の製造方法であって、前
記トランジスタ１２を覆うように全面に形成された層間
絶縁膜４に、データの書き込みを行うための開口部４Ａ
を設けると共に、前記開口部４Ａの断面形状を、基板１
の表面１１側で大きく形成し、ゲート３上で開口部を形
成しない逆三角形状にエッチングする第１の工程と、前
記第１の工程で形成した開口部４Ａを介してイオン注入
を行う第２の工程と、を含むことを特徴とするものであ
る。
方法は、基板上に複数のＭＯＳトランジスタが配置さ
れ、これらの所定のトランジスタのチャンネル部にマス
クを用いて、選択的にイオン注入を行うことでデータの
書き込みを行う半導体記憶装置の製造方法であって、前
記トランジスタ１２を覆うように全面に形成された層間
絶縁膜４に、データの書き込みを行うための開口部４Ａ
を設けると共に、前記開口部４Ａの断面形状を、基板１
の表面１１側で大きく形成し、ゲート３上で開口部を形
成しない逆三角形状にエッチングする第１の工程と、前
記第１の工程で形成した開口部４Ａを介してイオン注入
を行う第２の工程と、を含むことを特徴とするものであ
る。
【００４３】
【発明の効果】本発明に係わる半導体記憶装置のマスク
構造及び半導体記憶装置の製造方法は、上述のように構
成したので、層間膜スルーの高エネルギー注入によりデ
ータ書き込みを行う際、ゲート酸化膜直下のプロジェク
ションレンジ近傍での横方向へのイオンの広がりが抑制
することで、隣接するビットのしきい値電圧に影響を与
えることなく、所望のデータ書き込みビットのみのしき
い値電圧の制御が可能になった。
構造及び半導体記憶装置の製造方法は、上述のように構
成したので、層間膜スルーの高エネルギー注入によりデ
ータ書き込みを行う際、ゲート酸化膜直下のプロジェク
ションレンジ近傍での横方向へのイオンの広がりが抑制
することで、隣接するビットのしきい値電圧に影響を与
えることなく、所望のデータ書き込みビットのみのしき
い値電圧の制御が可能になった。
【００４４】また、データ書き込みマスクがフォトレジ
スト膜である時、書き込みデータが密なエリアでの光近
接効果により、レジスト開口が狙い目よりかなり大きく
なり、その開口間を分離するレジストが細ってしまう場
合でも、開口断面形状を逆三角形或いは倒脚台形に形成
することにより、マスクが開口底に向けて末広がりな形
状が得られ、これにより下地との密着性を高められ、こ
れにより、レジストパターン倒れがなくなり、歩留まり
が向上した。
スト膜である時、書き込みデータが密なエリアでの光近
接効果により、レジスト開口が狙い目よりかなり大きく
なり、その開口間を分離するレジストが細ってしまう場
合でも、開口断面形状を逆三角形或いは倒脚台形に形成
することにより、マスクが開口底に向けて末広がりな形
状が得られ、これにより下地との密着性を高められ、こ
れにより、レジストパターン倒れがなくなり、歩留まり
が向上した。
【図１】本発明の第１の具体例の構造を示す断面図であ
る。
る。
【図２】第１の具体例の製造工程を示す断面図である。
【図３】第１の具体例の効果を示す図である。
【図４】本発明の第２の具体例の構造を示す断面図であ
る。
る。
【図５】第２の具体例の製造工程を示す断面図である。
【図６】第３の具体例の構造を示す図である。
【図７】本発明の第４の具体例の構造を示す断面図であ
る。
る。
【図８】第４の具体例の製造工程を示す断面図である。
【図９】第５の具体例の構造を示す図である。
【図１０】従来技術の構造を示す断面図である。
【図１１】従来の製造工程を示す断面図である。
【図１２】従来技術の問題点を示す図である。
１ Ｐ型シリコン基板
２ ゲート酸化膜
３ ゲート電極
４ 層間絶縁膜
４Ａ、４Ｂ 開口部
５ 第２のレジスト膜
６ 第１のレジスト膜
６Ａ、６Ｂ 開口部
１１ 表面
１２ トランジスタ
２１ 逆三角形
Ｔ テーパ
Claims (9)
- 【請求項１】 基板上に複数のＭＯＳトランジスタが配
置され、これらの所定のトランジスタのチャンネル部に
レジストマスクを用いて、選択的にイオン注入を行うこ
とでデータの書き込みを行う半導体記憶装置のマスク構
造であって、 データの書き込みを行うための前記レジストマスクの開
口部の断面形状が、テーパを備えていることを特徴とす
る半導体記憶装置のマスク構造。 - 【請求項２】 基板上に複数のＭＯＳトランジスタが配
置され、これらの所定のトランジスタのチャンネル部に
レジストマスクを用いて、選択的にイオン注入を行うこ
とでデータの書き込みを行う半導体記憶装置のマスク構
造であって、 データの書き込みを行うための前記レジストマスクの開
口部の断面形状を、基板の表面側で大きく形成し、トラ
ンジスタ側で開口部を形成しない逆三角形状に形成した
ことを特徴とする半導体記憶装置のマスク構造。 - 【請求項３】 基板上に複数のＭＯＳトランジスタが配
置され、これらの所定のトランジスタのチャンネル部に
レジストマスクを用いて、選択的にイオン注入を行うこ
とでデータの書き込みを行う半導体記憶装置のマスク構
造であって、 データの書き込みを行うための前記レジストマスクの開
口部の断面形状を、基板の表面側で大きく形成し、トラ
ンジスタ側で小さく形成したことを特徴とする半導体記
憶装置のマスク構造。 - 【請求項４】 基板上に複数のＭＯＳトランジスタが配
置され、これらの所定のトランジスタのチャンネル部に
マスクを用いて、選択的にイオン注入を行うことでデー
タの書き込みを行う半導体記憶装置のマスク構造であっ
て、 前記トランジスタを覆うように全面に形成された層間絶
縁膜に、データの書き込みを行うための開口部を設ける
と共に、前記開口部の断面形状を、基板の表面側で大き
く形成し、ゲート上で開口部を形成しない逆三角形状に
形成したことを特徴とする半導体記憶装置のマスク構
造。 - 【請求項５】 基板上に複数のＭＯＳトランジスタが配
置され、これらの所定のトランジスタのチャンネル部に
レジストマスクを用いて、選択的にイオン注入を行うこ
とでデータの書き込みを行う半導体記憶装置の製造方法
であって、 データの書き込みを行うための前記レジストマスクの開
口部の断面形状を、基 板の表面側で大きく形成し、トラ
ンジスタ側で開口部を形成しない逆三角形状に加工する
第１の工程と、 前記第１の工程で形成した開口部を介してイオン注入を
行う第２の工程と、 を含むことを特徴とする半導体記憶装置の製造方法。 - 【請求項６】 基板上に複数のＭＯＳトランジスタが配
置され、これらの所定のトランジスタのチャンネル部に
レジストマスクを用いて、選択的にイオン注入を行うこ
とでデータの書き込みを行う半導体記憶装置の製造方法
であって、 データの書き込みを行うための前記レジストマスクの開
口部の断面形状を、基板の表面側で大きく形成し、トラ
ンジスタ側で小さく形成する第１の工程と、 前記第１の工程で形成した開口部を介してイオン注入を
行う第２の工程と、 を含むことを特徴とする半導体記憶装置の製造方法。 - 【請求項７】 前記第１工程では、エッチング加工で前
記レジストマスクに開口部を形成することを特徴とする
請求項５又は６記載の半導体記憶装置の製造方法。 - 【請求項８】 前記第１工程では、電子ビーム直接描画
法で前記レジストマスクを加工することを特徴とする請
求項５又は６記載の半導体記憶装置の製造方法。 - 【請求項９】 基板上に複数のＭＯＳトランジスタが配
置され、これらの所定のトランジスタのチャンネル部に
マスクを用いて、選択的にイオン注入を行うことでデー
タの書き込みを行う半導体記憶装置の製造方法であっ
て、 前記トランジスタを覆うように全面に形成された層間絶
縁膜に、データの書き込みを行うための開口部を設ける
と共に、前記開口部の断面形状を、基板の表面側で大き
く形成し、ゲート上で開口部を形成しない逆三角形状に
エッチングする第１の工程と、 前記第１の工程で形成した開口部を介してイオン注入を
行う第２の工程と、 を含むことを特徴とする半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20757099A JP3395720B2 (ja) | 1999-07-22 | 1999-07-22 | 半導体記憶装置のマスク構造及び半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20757099A JP3395720B2 (ja) | 1999-07-22 | 1999-07-22 | 半導体記憶装置のマスク構造及び半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035940A JP2001035940A (ja) | 2001-02-09 |
| JP3395720B2 true JP3395720B2 (ja) | 2003-04-14 |
Family
ID=16541950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20757099A Expired - Fee Related JP3395720B2 (ja) | 1999-07-22 | 1999-07-22 | 半導体記憶装置のマスク構造及び半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3395720B2 (ja) |
-
1999
- 1999-07-22 JP JP20757099A patent/JP3395720B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035940A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940120B2 (en) | Non-volatile semiconductor memory device and method of fabricating thereof | |
| US7041568B2 (en) | Method for the production of a self-adjusted structure on a semiconductor wafer | |
| US7580279B2 (en) | Flash memory cells with reduced distances between cell elements | |
| US4145803A (en) | Lithographic offset alignment techniques for RAM fabrication | |
| KR20000017296A (ko) | 비휘발성 반도체 메모리 장치 및 그의 제조방법 | |
| US6815311B2 (en) | Method for fabricating semiconductor memory device | |
| CN101335269B (zh) | 半导体装置的晶体管及其制造方法 | |
| US7320904B2 (en) | Manufacturing method for non-active electrically structures in order to optimize the definition of active electrically structures in an electronic circuit integrated on a semiconductor substrate and corresponding circuit | |
| US6475866B2 (en) | Method for production of a memory cell arrangement | |
| JP2007180477A (ja) | フラッシュメモリ素子およびその製造方法 | |
| JP3526981B2 (ja) | 半導体集積回路の配線構造 | |
| JP3395720B2 (ja) | 半導体記憶装置のマスク構造及び半導体記憶装置の製造方法 | |
| US6221713B1 (en) | Approach for self-aligned contact and pedestal | |
| JP3494458B2 (ja) | 半導体不揮発性記憶装置及びその製造方法 | |
| US6812098B2 (en) | Method for manufacturing non-volatile memory device | |
| TW202312447A (zh) | 記憶元件及其製造方法 | |
| US20070064496A1 (en) | Cell string of flash memory device and method of manufacturing the same | |
| JP3191689B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR101103813B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| US6472327B2 (en) | Method and system for etching tunnel oxide to reduce undercutting during memory array fabrication | |
| JPS6015920A (ja) | 半導体装置の製造方法 | |
| JP2815106B2 (ja) | 半導体装置の製造方法 | |
| KR19990060867A (ko) | 스텍 게이트 형성 방법 | |
| KR100992746B1 (ko) | 반도체소자 제조방법 | |
| KR19980026846A (ko) | 더미패턴을 갖는 마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |