JP3366192B2 - 配線基板及びそれを用いた電力変換装置 - Google Patents
配線基板及びそれを用いた電力変換装置Info
- Publication number
- JP3366192B2 JP3366192B2 JP23615596A JP23615596A JP3366192B2 JP 3366192 B2 JP3366192 B2 JP 3366192B2 JP 23615596 A JP23615596 A JP 23615596A JP 23615596 A JP23615596 A JP 23615596A JP 3366192 B2 JP3366192 B2 JP 3366192B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring
- plate
- current
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、電力変換装置等の
誘導電流を利用して配線のインダクタンスを低減する配
線基板及びこれを用いたパワー半導体素子のスパイク電
圧の抑制と低損失化を図る電力変換装置に関する。
誘導電流を利用して配線のインダクタンスを低減する配
線基板及びこれを用いたパワー半導体素子のスパイク電
圧の抑制と低損失化を図る電力変換装置に関する。
【０００２】
【従来の技術】素子耐圧が数十Ｖ以上のパワー半導体素
子を用いて、直流電力を交流電力に変換する、交流電力
を直流電力に変換する、又は、直流電力を直流電力に変
換する電力変換装置において、近年、素子の大電流化と
スイッチング速度の高速化が著しい。
子を用いて、直流電力を交流電力に変換する、交流電力
を直流電力に変換する、又は、直流電力を直流電力に変
換する電力変換装置において、近年、素子の大電流化と
スイッチング速度の高速化が著しい。
【０００３】これに伴って、スイッチング素子のオン，
オフの際に生じる電流変化（ｄｉ／ｄｔ）が数ｋＡ／μ
ｓにもなる。
オフの際に生じる電流変化（ｄｉ／ｄｔ）が数ｋＡ／μ
ｓにもなる。
【０００４】このような電流が流れる配線はインダクタ
ンスＬを有するため、スイッチングの際にはＬｄｉ／ｄ
ｔで表されるスパイク電圧が発生し、このスパイク電圧
がパワー半導体素子のストレス電圧として印加されると
共に、パワー半導体素子のスイッチング損失を増加させ
る。
ンスＬを有するため、スイッチングの際にはＬｄｉ／ｄ
ｔで表されるスパイク電圧が発生し、このスパイク電圧
がパワー半導体素子のストレス電圧として印加されると
共に、パワー半導体素子のスイッチング損失を増加させ
る。
【０００５】また、配線には１／２ Ｌｉ２で表される
電磁エネルギーが蓄積される。この蓄積される電磁エネ
ルギーは、スナバ回路に備えられたコンデンサー等によ
り吸収され抵抗等により放出されるためスナバ損失をも
たらす。
電磁エネルギーが蓄積される。この蓄積される電磁エネ
ルギーは、スナバ回路に備えられたコンデンサー等によ
り吸収され抵抗等により放出されるためスナバ損失をも
たらす。
【０００６】こうしたことから、配線のインダクタンス
は小さいことが望まれるが、インダクタンスは配線の寸
法で決まるため、配線長さを短くすることが従来の対処
法であった。
は小さいことが望まれるが、インダクタンスは配線の寸
法で決まるため、配線長さを短くすることが従来の対処
法であった。
【０００７】また、最近では２本の配線間の相互インダ
クタンスを用いてそれぞれの配線の合成インダクタンス
を減少させる方法が検討されており、一例として特開平
6−225545号公報（以下、第１の従来技術という）があ
る。
クタンスを用いてそれぞれの配線の合成インダクタンス
を減少させる方法が検討されており、一例として特開平
6−225545号公報（以下、第１の従来技術という）があ
る。
【０００８】一方、上記公知例以外にも配線の持つイン
ピーダンス特性を考慮した配線としてシールドケーブ
ル，同軸ケーブル，マイクロストリップライン等が知ら
れている。
ピーダンス特性を考慮した配線としてシールドケーブ
ル，同軸ケーブル，マイクロストリップライン等が知ら
れている。
【０００９】シールドケーブルは、配線導体に絶縁体を
介して配線導体を覆うようにシールド導体を設置し、こ
のシールド導体をインピーダンスが極めて低い接地点に
接続する。これにより、配線導体が作る電界は接地され
たシールド導体により遮断され、外に漏れないようにす
ると共に、外部ノイズ電界が配線導体まで伝わらない静
電シールド効果が得られる。
介して配線導体を覆うようにシールド導体を設置し、こ
のシールド導体をインピーダンスが極めて低い接地点に
接続する。これにより、配線導体が作る電界は接地され
たシールド導体により遮断され、外に漏れないようにす
ると共に、外部ノイズ電界が配線導体まで伝わらない静
電シールド効果が得られる。
【００１０】同軸ケーブルは、シールド導体で囲まれた
閉空間に電磁波を閉じ込めて信号を伝送する線路であ
る。そのために、配線導体を中心に高周波損失が小さい
絶縁体を介して配線導体を覆うようにシールド導体を設
置する。この構成により特性インピーダンスを一定に
し、接続回路の整合条件を保持できるようにしている。
閉空間に電磁波を閉じ込めて信号を伝送する線路であ
る。そのために、配線導体を中心に高周波損失が小さい
絶縁体を介して配線導体を覆うようにシールド導体を設
置する。この構成により特性インピーダンスを一定に
し、接続回路の整合条件を保持できるようにしている。
【００１１】特に、配線導体を流れる電流と逆方向で大
きさが等しい電流をシールド導体に流すことで特性イン
ピーダンスを一定にし接続回路の整合条件を保持するこ
ともある。このような構成により、配線導体が作る磁界
がシールド導体外部に漏れなくなり、特性インピーダン
スを一定にし接続回路の整合条件を保持することができ
る。
きさが等しい電流をシールド導体に流すことで特性イン
ピーダンスを一定にし接続回路の整合条件を保持するこ
ともある。このような構成により、配線導体が作る磁界
がシールド導体外部に漏れなくなり、特性インピーダン
スを一定にし接続回路の整合条件を保持することができ
る。
【００１２】マイクロストリップラインは、マイクロ波
伝送線路として用いられている平行平板形同波管の一種
であり、導体板に絶縁体を介してストリップ導体を平行
に設け、その導体間に電界を加え電磁波を伝搬させる伝
送線路である。従って、導体板は外界によって変動され
ない電位に固定される必要があり、通常は接地電位（ア
ース）に接続されている。その一例として特開平5−283
487 号公報（以下、第２の従来技術という）がある。
伝送線路として用いられている平行平板形同波管の一種
であり、導体板に絶縁体を介してストリップ導体を平行
に設け、その導体間に電界を加え電磁波を伝搬させる伝
送線路である。従って、導体板は外界によって変動され
ない電位に固定される必要があり、通常は接地電位（ア
ース）に接続されている。その一例として特開平5−283
487 号公報（以下、第２の従来技術という）がある。
【００１３】
【発明が解決しようとする課題】上述の第１の従来技術
によれば、相互インダクタンスを用いて配線の合成イン
ダクタンスを低減するために、平行して近接する２本の
配線にそれぞれ流れる方向が異なる電流を流すものであ
る。入力電流と出力電流のように振幅と位相の時間的変
化が同じ場合には、上記２本の配線にそれぞれ入力電流
と出力電流を往復電流として流せば良い。しかしなが
ら、振幅と位相の時間的変化が同じ電流を利用できる場
合は限られ、近接する配線がない場合には相互インダク
タンスを利用することはできないという問題がある。
によれば、相互インダクタンスを用いて配線の合成イン
ダクタンスを低減するために、平行して近接する２本の
配線にそれぞれ流れる方向が異なる電流を流すものであ
る。入力電流と出力電流のように振幅と位相の時間的変
化が同じ場合には、上記２本の配線にそれぞれ入力電流
と出力電流を往復電流として流せば良い。しかしなが
ら、振幅と位相の時間的変化が同じ電流を利用できる場
合は限られ、近接する配線がない場合には相互インダク
タンスを利用することはできないという問題がある。
【００１４】また、上述のシールドケーブルや同軸ケー
ブルやマイクロストリップラインについても第１の従来
技術と同様に、配線導体に絶縁体を介して他の導体を這
わし、這わした導体に故意に配線電流と方向が異なる電
流を流さないとインダクタンス低減効果が得られなかっ
た。このため、上述の従来技術を用いても電力変換装置
の配線のインダクタンスを低減するには限度がある。配
線のインダクタンスを十分に低減できないと前述のスパ
イク電圧やスナバ損失等の問題が残るほか、配線のイン
ダクタンスと素子の寄生容量の間で発生する共振によっ
て電圧が振動し、この影響でノイズ誤動作を招くという
問題があった。
ブルやマイクロストリップラインについても第１の従来
技術と同様に、配線導体に絶縁体を介して他の導体を這
わし、這わした導体に故意に配線電流と方向が異なる電
流を流さないとインダクタンス低減効果が得られなかっ
た。このため、上述の従来技術を用いても電力変換装置
の配線のインダクタンスを低減するには限度がある。配
線のインダクタンスを十分に低減できないと前述のスパ
イク電圧やスナバ損失等の問題が残るほか、配線のイン
ダクタンスと素子の寄生容量の間で発生する共振によっ
て電圧が振動し、この影響でノイズ誤動作を招くという
問題があった。
【００１５】本発明の目的は、回路を構成している配線
に対して、配線電流と異なる方向の電流を流すことな
く、その配線のインダクタンスを低減し、上述のスパイ
ク電圧，スイッチング損失やスナバ損失或いはノイズを
低減する配線基板及びこれを用いた電力変換装置を提供
することにある。
に対して、配線電流と異なる方向の電流を流すことな
く、その配線のインダクタンスを低減し、上述のスパイ
ク電圧，スイッチング損失やスナバ損失或いはノイズを
低減する配線基板及びこれを用いた電力変換装置を提供
することにある。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に、本発明では回路を構成する配線導体に対して誘導電
流を発生させる他の導体を設けることにより、配線のイ
ンダクタンスを低減する配線基板を形成する。
に、本発明では回路を構成する配線導体に対して誘導電
流を発生させる他の導体を設けることにより、配線のイ
ンダクタンスを低減する配線基板を形成する。
【００１７】上述の他の導体は、配線導体に対して、近
接に、かつ、平行させて配置する。また、回路に流れる
電流によって形成されるループとこのループに重なるよ
うに環状導体を近接，平行させて配置する。これによ
り、上記近接，平行させて配置した導体中に誘導電流が
発生し、この誘導電流によって、上記配線導体の合成イ
ンダクタンスを低減する。
接に、かつ、平行させて配置する。また、回路に流れる
電流によって形成されるループとこのループに重なるよ
うに環状導体を近接，平行させて配置する。これによ
り、上記近接，平行させて配置した導体中に誘導電流が
発生し、この誘導電流によって、上記配線導体の合成イ
ンダクタンスを低減する。
【００１８】上述の構成によれば、電力変換装置等を構
成する回路に用いられる配線導体に時間的に変化する電
流が流れると、その電流によってこれら配線導体に磁界
が生じる。この磁界は、配線導体に近接，平行させて配
置した他の導体、他の配線導体、又は、環状に接続した
環状導体と鎖交し、これら他の導体に誘導起電力を発生
させる。この誘導起電力は、これら他の導体に配線導体
を流れる電流とは方向が逆になる誘導電流を流す。この
誘導電流は、これら他の導体に逆方向の磁界を作り、上
述の配線導体が作る磁界を弱める働きを持つ。
成する回路に用いられる配線導体に時間的に変化する電
流が流れると、その電流によってこれら配線導体に磁界
が生じる。この磁界は、配線導体に近接，平行させて配
置した他の導体、他の配線導体、又は、環状に接続した
環状導体と鎖交し、これら他の導体に誘導起電力を発生
させる。この誘導起電力は、これら他の導体に配線導体
を流れる電流とは方向が逆になる誘導電流を流す。この
誘導電流は、これら他の導体に逆方向の磁界を作り、上
述の配線導体が作る磁界を弱める働きを持つ。
【００１９】一般に誘導電流によって作られた磁界は、
反抗磁界と呼ばれている。この誘導電流と配線導体を流
れる電流は、上述の従来技術における２本の配線の往復
電流と同じ効果をもたらし、誘導電流による相互インダ
クタンスによって配線導体の合成インダクタンスを低減
する効果が得られる。
反抗磁界と呼ばれている。この誘導電流と配線導体を流
れる電流は、上述の従来技術における２本の配線の往復
電流と同じ効果をもたらし、誘導電流による相互インダ
クタンスによって配線導体の合成インダクタンスを低減
する効果が得られる。
【００２０】これは、時間的に変化する電流が流れる配
線導体に対してのみ有効であり、例として電力変換装置
のスナバ回路に本発明の配線基板を使用すれば、パワー
半導体素子がスイッチングした場合にのみスナバ回路配
線にパルス状の電流が流れる。この電流変化によって上
記誘導電流が生じ、スナバ回路配線のインダクタンスを
低減させることができる。
線導体に対してのみ有効であり、例として電力変換装置
のスナバ回路に本発明の配線基板を使用すれば、パワー
半導体素子がスイッチングした場合にのみスナバ回路配
線にパルス状の電流が流れる。この電流変化によって上
記誘導電流が生じ、スナバ回路配線のインダクタンスを
低減させることができる。
【００２１】この効果は、スイッチング時に生じるスパ
イク電圧を抑制させる。
イク電圧を抑制させる。
【００２２】また、電力変換装置の電源からパワー半導
体素子に至る配線に対して本発明の配線基板を使用すれ
ば、この配線上の電流は一般的なＰＷＭ（パルス幅変
調）制御によって、矩形状の電流が繰り返し流れるた
め、電流の立ち上がりと立ち下がり時の電流変化によっ
て上記誘導電流が生じ、配線導体のインダクタンスを低
減する効果が得られる。この効果は、配線の電磁エネル
ギーを軽減して電力変換装置の低損失化と共に、装置か
らの電磁放射ノイズを低減し、装置を囲む金属ケース及
び部品等の発熱，振動，騒音，ラジオノイズを低減させ
る。
体素子に至る配線に対して本発明の配線基板を使用すれ
ば、この配線上の電流は一般的なＰＷＭ（パルス幅変
調）制御によって、矩形状の電流が繰り返し流れるた
め、電流の立ち上がりと立ち下がり時の電流変化によっ
て上記誘導電流が生じ、配線導体のインダクタンスを低
減する効果が得られる。この効果は、配線の電磁エネル
ギーを軽減して電力変換装置の低損失化と共に、装置か
らの電磁放射ノイズを低減し、装置を囲む金属ケース及
び部品等の発熱，振動，騒音，ラジオノイズを低減させ
る。
【００２３】
【発明の実施の形態】以下、本発明の一実施例を図面に
基づいて説明する。
基づいて説明する。
【００２４】図１は本発明に係わる電力変換装置の主回
路部に関する側面図を、図２はその上面図を示す。
路部に関する側面図を、図２はその上面図を示す。
【００２５】図１及び図２では、パワー半導体素子であ
る絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢ
Ｔと呼ぶ）モジュール４と電源３の接続を図示してい
る。
る絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢ
Ｔと呼ぶ）モジュール４と電源３の接続を図示してい
る。
【００２６】ＩＧＢＴモジュール４の入力及び出力の端
子１２と電源３の正極及び負極の端子１３は、配線導体
１を用いて接続されている。ここで、配線導体１の上部
には、平行に誘導電流を流すために誘導導体２を配置す
る。
子１２と電源３の正極及び負極の端子１３は、配線導体
１を用いて接続されている。ここで、配線導体１の上部
には、平行に誘導電流を流すために誘導導体２を配置す
る。
【００２７】この実施例ではさらにこの回路に流れる電
流ループと重なるように誘導導体２の各端を導体４０で
接続して構成された環状の誘導導体２を配置している。
流ループと重なるように誘導導体２の各端を導体４０で
接続して構成された環状の誘導導体２を配置している。
【００２８】この環状の誘導導体２は、このような複数
の導体を接続したものでなくてもよい。
の導体を接続したものでなくてもよい。
【００２９】モジュール４内部のＩＧＢＴは図示してい
ない制御回路の指令に応じてオン，オフする。この制御
方法は様々あるが、いずれの方法を用いてもＩＧＢＴの
オン，オフに応じて電源３からモジュール４に流れる電
流は通電、或いは遮断され、断続的なパルス状の電流と
なる。
ない制御回路の指令に応じてオン，オフする。この制御
方法は様々あるが、いずれの方法を用いてもＩＧＢＴの
オン，オフに応じて電源３からモジュール４に流れる電
流は通電、或いは遮断され、断続的なパルス状の電流と
なる。
【００３０】この電流の時間的な変化に応じて誘導導体
２と導体４０で構成された環状導体に誘導電流が流れ、
この誘導電流によって配線導体１のインダクタンスを低
減することができる。
２と導体４０で構成された環状導体に誘導電流が流れ、
この誘導電流によって配線導体１のインダクタンスを低
減することができる。
【００３１】尚、配線導体１の両端はモジュール４の端
子１２及び端子１３と電気的に接続されているが、その
上部の誘導導体２は絶縁性カラー６及び絶縁性カラー７
を用いてボルト８及びボルト１０で締め付けており、誘
導導体２と端子１２及び端子１３とは電気的に分離され
ている。
子１２及び端子１３と電気的に接続されているが、その
上部の誘導導体２は絶縁性カラー６及び絶縁性カラー７
を用いてボルト８及びボルト１０で締め付けており、誘
導導体２と端子１２及び端子１３とは電気的に分離され
ている。
【００３２】尚、図示していないが、誘導導体２が浮遊
電位となるため誘導導体２に、例えば、１ｋΩ程度の抵
抗の片端を接続し、その抵抗の他端は基準電位に接続し
ておくことで誘導導体２に電荷が蓄積することを防ぐこ
とができる。
電位となるため誘導導体２に、例えば、１ｋΩ程度の抵
抗の片端を接続し、その抵抗の他端は基準電位に接続し
ておくことで誘導導体２に電荷が蓄積することを防ぐこ
とができる。
【００３３】上記構造上の重要な点としては、配線導体
１と誘導導体２の間隔４６であり、この間隔は可能な限
り狭くすることが望ましい。これは、配線導体１に流れ
る電流と誘導電流を可能な限り接近させていることと等
価である。しかし、本実施例では、前述のように配線導
体１と誘導導体２が電気的に絶縁されているため、両導
体の絶縁性を保つ必要があり、両導体の間隔は絶縁距離
以下にできない。このことは誘導導体２の誘導電流の効
果を最大限に発揮させる上で重要である。
１と誘導導体２の間隔４６であり、この間隔は可能な限
り狭くすることが望ましい。これは、配線導体１に流れ
る電流と誘導電流を可能な限り接近させていることと等
価である。しかし、本実施例では、前述のように配線導
体１と誘導導体２が電気的に絶縁されているため、両導
体の絶縁性を保つ必要があり、両導体の間隔は絶縁距離
以下にできない。このことは誘導導体２の誘導電流の効
果を最大限に発揮させる上で重要である。
【００３４】そこで、間隔４６と配線インダクタンスと
の関係を実験により検証したので参考としてその一例を
示す。
の関係を実験により検証したので参考としてその一例を
示す。
【００３５】図３１は、実験に用いた配線基板の形状を
示している。その構造は、ループ形状に切り出された銅
製の配線導体１上にマイカ製の絶縁体１４を接着し、配
線導体１と同形状で厚さが異なる銅製環状の誘導導体２
を絶縁体１４上に接着した構造にしている。特に、配線
導体１と環状の誘導導体２の間隔４６を変えられるよう
な構造としている。
示している。その構造は、ループ形状に切り出された銅
製の配線導体１上にマイカ製の絶縁体１４を接着し、配
線導体１と同形状で厚さが異なる銅製環状の誘導導体２
を絶縁体１４上に接着した構造にしている。特に、配線
導体１と環状の誘導導体２の間隔４６を変えられるよう
な構造としている。
【００３６】実験では、環状導体の有無と上記間隔４６
を変化させ、間隔４６に対して配線導体１のインダクタ
ンスを測定した。
を変化させ、間隔４６に対して配線導体１のインダクタ
ンスを測定した。
【００３７】その結果を図３２に示す。図３２からわか
るように、間隔４６を極めて小さくすると環状導体無し
と比べて配線インダクタンスを約１／１０にまででき
る。
るように、間隔４６を極めて小さくすると環状導体無し
と比べて配線インダクタンスを約１／１０にまででき
る。
【００３８】また図３３からわかるように間隔４６が大
きくなると配線のインダクタンスの低減効果が小さくな
る。これは、間隔４６が大きくなる程、環状の誘導導体
２と鎖交しない漏れ磁界が増えると共に、配線電流と誘
導電流との距離が離れたためだと考えられる。従って、
間隔４６は少なくとも１mm以下にすることが有効と考え
られる。
きくなると配線のインダクタンスの低減効果が小さくな
る。これは、間隔４６が大きくなる程、環状の誘導導体
２と鎖交しない漏れ磁界が増えると共に、配線電流と誘
導電流との距離が離れたためだと考えられる。従って、
間隔４６は少なくとも１mm以下にすることが有効と考え
られる。
【００３９】第２の重要な点は、誘導導体２及び導体４
０が作る環状の誘導導体２の抵抗値であり、この抵抗値
を可能な限り小さくすることが望ましい。つまり環状の
誘導導体２に流れる誘導電流の大きさは、鎖交磁束の変
化によって発生した誘導起電力と環状の誘導導体２の抵
抗値で決まる。従って、少なくとも配線導体１よりも環
状の誘導導体２の抵抗値を小さくし、環状の誘導導体２
に流れる誘導電流を増やすことが重要である。
０が作る環状の誘導導体２の抵抗値であり、この抵抗値
を可能な限り小さくすることが望ましい。つまり環状の
誘導導体２に流れる誘導電流の大きさは、鎖交磁束の変
化によって発生した誘導起電力と環状の誘導導体２の抵
抗値で決まる。従って、少なくとも配線導体１よりも環
状の誘導導体２の抵抗値を小さくし、環状の誘導導体２
に流れる誘導電流を増やすことが重要である。
【００４０】第３の重要な点は、配線導体１及び環状の
誘導導体２の断面形状である。ここで、高い周波数成分
を含む電流が配線導体１に流れる時、配線導体１に流れ
る電流に表皮効果が生じる。そして、配線導体１に流れ
る電流が作る磁界により誘導される誘導電流も高い周波
数成分を含んでおり環状の誘導導体２に流れる誘導電流
にも表皮効果が生じる。従って、配線導体１及び環状の
誘導導体２もその表面積を大きくする形状、例えば箔形
状が望ましい。また、配線基板断面形状として図示して
いないが配線導体１を覆うような誘導導体２を配線導体
１に添わせ、各誘導導体２を導体４０で環状に接続した
配線基板でも図１で示した配線基板と同様な効果が得ら
れる。
誘導導体２の断面形状である。ここで、高い周波数成分
を含む電流が配線導体１に流れる時、配線導体１に流れ
る電流に表皮効果が生じる。そして、配線導体１に流れ
る電流が作る磁界により誘導される誘導電流も高い周波
数成分を含んでおり環状の誘導導体２に流れる誘導電流
にも表皮効果が生じる。従って、配線導体１及び環状の
誘導導体２もその表面積を大きくする形状、例えば箔形
状が望ましい。また、配線基板断面形状として図示して
いないが配線導体１を覆うような誘導導体２を配線導体
１に添わせ、各誘導導体２を導体４０で環状に接続した
配線基板でも図１で示した配線基板と同様な効果が得ら
れる。
【００４１】次に、本実施例において配線導体１のイン
ダクタンスが構造で決まる自己インダクタンス以下に低
減される原理を説明する。
ダクタンスが構造で決まる自己インダクタンス以下に低
減される原理を説明する。
【００４２】図３は本発明による配線導体１のインダク
タンスが低減する原理を説明する図面である。この図に
示すように、配線導体１が作るループに３４の矢印で示
すような反時計方向に、時間的に変化する電流が流れる
と、矢印で示した磁界３２が配線導体１のループ内に発
生し、この磁束が環状に接続された誘導導体２を鎖交す
る。この鎖交磁束は電流の瞬時値に応じて変化する。こ
の結果、電磁気学的に知られるファラデー・ノイマンの
法則に従って、誘導導体２には鎖交磁束の時間的変化に
応じた誘起起電力が発生し、この誘起起電力と誘導導体
２の抵抗によって生じる電流が誘導電流４２として誘導
導体２に流れる。この誘導電流４２の向きは、鎖交磁束
を打ち消そうとする反抗磁界４１を作るように発生し、
図中で示すように時計方向に流れる。つまり、配線導体
１を流れる電流と逆向きに流れる。これは前述の公知例
で述べたように逆向きの電流が作る相互インダクタンス
で各配線の合成インダクタンスが低減する原理と等価で
あり、本発明においては誘導導体２の誘導電流を利用し
て相互インダクタンスの効果を等価的に生じさせること
が特徴である。
タンスが低減する原理を説明する図面である。この図に
示すように、配線導体１が作るループに３４の矢印で示
すような反時計方向に、時間的に変化する電流が流れる
と、矢印で示した磁界３２が配線導体１のループ内に発
生し、この磁束が環状に接続された誘導導体２を鎖交す
る。この鎖交磁束は電流の瞬時値に応じて変化する。こ
の結果、電磁気学的に知られるファラデー・ノイマンの
法則に従って、誘導導体２には鎖交磁束の時間的変化に
応じた誘起起電力が発生し、この誘起起電力と誘導導体
２の抵抗によって生じる電流が誘導電流４２として誘導
導体２に流れる。この誘導電流４２の向きは、鎖交磁束
を打ち消そうとする反抗磁界４１を作るように発生し、
図中で示すように時計方向に流れる。つまり、配線導体
１を流れる電流と逆向きに流れる。これは前述の公知例
で述べたように逆向きの電流が作る相互インダクタンス
で各配線の合成インダクタンスが低減する原理と等価で
あり、本発明においては誘導導体２の誘導電流を利用し
て相互インダクタンスの効果を等価的に生じさせること
が特徴である。
【００４３】ところで、配線導体１に流れるループ電流
３４が作る磁界３２は、誘導導体２に流れる誘導電流４
２が作る反抗磁界４１により弱められる。従って、配線
導体１から外部空間に放出される電磁放射量を減らして
いることになる。電力変換装置において、各配線経路に
本発明の配線基板を用いることで装置から放出される電
磁放射ノイズの低減につながる。このように、電磁放射
ノイズ低減効果により装置の金属ケース及び部品への鎖
交磁束が弱まり誘導電流による発熱，振動から生じる騒
音及びラジオノイズの低減に寄与することができる。
３４が作る磁界３２は、誘導導体２に流れる誘導電流４
２が作る反抗磁界４１により弱められる。従って、配線
導体１から外部空間に放出される電磁放射量を減らして
いることになる。電力変換装置において、各配線経路に
本発明の配線基板を用いることで装置から放出される電
磁放射ノイズの低減につながる。このように、電磁放射
ノイズ低減効果により装置の金属ケース及び部品への鎖
交磁束が弱まり誘導電流による発熱，振動から生じる騒
音及びラジオノイズの低減に寄与することができる。
【００４４】尚、本実施例はパワー半導体としてＩＧＢ
Ｔを用いた電力変換装置について説明したが、本発明
は、他のパワー半導体を用いた電力変換器にも当然適用
できる。
Ｔを用いた電力変換装置について説明したが、本発明
は、他のパワー半導体を用いた電力変換器にも当然適用
できる。
【００４５】図４は、本発明に係わる電力変換装置の主
回路部に関する第２の実施例を示す側面図である。図４
において前述の図１と異なる点としては、配線導体１の
厚みを薄くした点である。これは、配線導体１に時間的
に変化する電流が流れると表皮効果が生じ、電流は周波
数が高いほど導体表面のみを流れる。このため高周波電
流を流す場合においては、配線導体１の厚みを厚くして
も電流は導体内部を流れないため意味がない。配線導体
１を薄くする結果、材料コストが安くなるほか、装置重
量を軽減することができる。
回路部に関する第２の実施例を示す側面図である。図４
において前述の図１と異なる点としては、配線導体１の
厚みを薄くした点である。これは、配線導体１に時間的
に変化する電流が流れると表皮効果が生じ、電流は周波
数が高いほど導体表面のみを流れる。このため高周波電
流を流す場合においては、配線導体１の厚みを厚くして
も電流は導体内部を流れないため意味がない。配線導体
１を薄くする結果、材料コストが安くなるほか、装置重
量を軽減することができる。
【００４６】図１との第２の相違点は、配線導体１と誘
導導体２の間に絶縁体１４を積層していることである。
この絶縁体を介在して誘導導体２は配線導体１と並列に
なっている。このような構成により、上記第１の実施例
と同様に配線導体１のインダクタンスを低減でき、上記
第１の実施例と比較して配線導体１を薄く、かつ軽くし
たことで、低コスト化と装置重量の軽減に寄与できる。
導導体２の間に絶縁体１４を積層していることである。
この絶縁体を介在して誘導導体２は配線導体１と並列に
なっている。このような構成により、上記第１の実施例
と同様に配線導体１のインダクタンスを低減でき、上記
第１の実施例と比較して配線導体１を薄く、かつ軽くし
たことで、低コスト化と装置重量の軽減に寄与できる。
【００４７】図５は、本発明に係わる電力変換装置の主
回路部に関する第３の実施例を示す側面図である。図５
において図１及び図４と異なる点は、配線導体１に加え
て誘導導体２の厚みも薄くした点にある。即ち、誘導導
体２に流れる誘導電流は導体表面のみを流れることか
ら、その厚みを薄くしても本発明の効果に影響はない。
また、本実施例で配線導体１と誘導導体２の厚みを薄く
した結果、図５に示すように全体の配線基板を箔状に形
成することができ、こうした箔状の配線基板にすること
で、配線の引き回しをモジュール４や電源３等の外形の
凹凸に従って曲線的に行うことができる。このような構
成により、上記第１の実施例と同様に配線インダクタン
スを低減できると共に、上記第１の実施例と比較して配
線導体１と誘導導体２を箔形状としたことから配線基板
を容易に湾曲及び折り曲げて端子間接続に利用できるこ
とから最短距離配線が可能となり一層の配線インダクタ
ンスの低減ができる。
回路部に関する第３の実施例を示す側面図である。図５
において図１及び図４と異なる点は、配線導体１に加え
て誘導導体２の厚みも薄くした点にある。即ち、誘導導
体２に流れる誘導電流は導体表面のみを流れることか
ら、その厚みを薄くしても本発明の効果に影響はない。
また、本実施例で配線導体１と誘導導体２の厚みを薄く
した結果、図５に示すように全体の配線基板を箔状に形
成することができ、こうした箔状の配線基板にすること
で、配線の引き回しをモジュール４や電源３等の外形の
凹凸に従って曲線的に行うことができる。このような構
成により、上記第１の実施例と同様に配線インダクタン
スを低減できると共に、上記第１の実施例と比較して配
線導体１と誘導導体２を箔形状としたことから配線基板
を容易に湾曲及び折り曲げて端子間接続に利用できるこ
とから最短距離配線が可能となり一層の配線インダクタ
ンスの低減ができる。
【００４８】図６は、本発明に係わる電力変換装置の主
回路部に関する第４の実施例を示す構成図である。前述
実施例と異なる点としては、回路に流れるループ電流経
路に添うように複数の環状の誘導導体２を配置する点で
ある。この時、各環状の誘導導体２の設置場所は、各配
線導体１間で電位が異なり絶縁している配線導体１ごと
に環状の誘導導体２を用意し設置する。また各環状の誘
導導体２は、環状導体間で絶縁しつつ接近させると共
に、重なることなく配置し、回路に流れる電流が作るル
ープの内側を覆うように設置することが重要である。
回路部に関する第４の実施例を示す構成図である。前述
実施例と異なる点としては、回路に流れるループ電流経
路に添うように複数の環状の誘導導体２を配置する点で
ある。この時、各環状の誘導導体２の設置場所は、各配
線導体１間で電位が異なり絶縁している配線導体１ごと
に環状の誘導導体２を用意し設置する。また各環状の誘
導導体２は、環状導体間で絶縁しつつ接近させると共
に、重なることなく配置し、回路に流れる電流が作るル
ープの内側を覆うように設置することが重要である。
【００４９】上記実施例との第２の相違点は、配線導体
１と環状の誘導導体２を一点で電気的に接続する点であ
る。図６に示した配線４３は、配線導体１と環状の誘導
導体２を接続するための配線である。このように、一点
で接続することで配線電流が環状の誘導導体２に流入し
誘導電流によるインダクタンス低減効果を妨げることが
なく、尚且つ配線導体１と環状の誘導導体２が同電位に
なり、絶縁する必要がなくなる。従って、配線導体１と
環状の誘導導体２を極めて接近して設置できる。
１と環状の誘導導体２を一点で電気的に接続する点であ
る。図６に示した配線４３は、配線導体１と環状の誘導
導体２を接続するための配線である。このように、一点
で接続することで配線電流が環状の誘導導体２に流入し
誘導電流によるインダクタンス低減効果を妨げることが
なく、尚且つ配線導体１と環状の誘導導体２が同電位に
なり、絶縁する必要がなくなる。従って、配線導体１と
環状の誘導導体２を極めて接近して設置できる。
【００５０】上記実施例との第３の相違点は、配線導体
１と環状の誘導導体２の間に高抵抗体１４を積層してい
る点である。上記したように、配線導体１と環状の誘導
導体２が同電位であるので、高抵抗体は配線電流３４が
環状の誘導導体２に流入しない程度の抵抗値を持ってい
ればよく、約１ｋΩ程度であればよい。
１と環状の誘導導体２の間に高抵抗体１４を積層してい
る点である。上記したように、配線導体１と環状の誘導
導体２が同電位であるので、高抵抗体は配線電流３４が
環状の誘導導体２に流入しない程度の抵抗値を持ってい
ればよく、約１ｋΩ程度であればよい。
【００５１】以上のような構成により、配線導体１と環
状の誘導導体２を極めて接近して設置可能となり配線イ
ンダクタンスの低減効果及び電磁放射量低減効果を上げ
ることができる。
状の誘導導体２を極めて接近して設置可能となり配線イ
ンダクタンスの低減効果及び電磁放射量低減効果を上げ
ることができる。
【００５２】図７及び図８は、本発明に係わる電力変換
装置の主回路部に関する第５の実施例を示す側面図と上
面図である。
装置の主回路部に関する第５の実施例を示す側面図と上
面図である。
【００５３】図７及び図８に示す実施例が前述の各実施
例と異なる点は、図８で明らかなように、複数の配線導
体１に対して共通の誘導導体２を配置している点であ
る。このような構成により、配線導体１に流れる電流の
時間的な変化に応じて誘導導体２中に誘導電流の一種で
ある渦電流が流れ、その渦電流によって配線導体１のイ
ンダクタンスを低減できる他、上記第１の実施例と比べ
て配線導体１の数に対し誘導導体２の数を減らすことが
でき、装置製造組立行程の縮小が可能となる。尚、図示
していないが、誘導導体２が浮遊電位となるため誘導導
体２に高抵抗の片端を接続し、他端は基準電位に接続し
ておくことで誘導導体２に電荷が蓄積することを防ぐこ
とができる。
例と異なる点は、図８で明らかなように、複数の配線導
体１に対して共通の誘導導体２を配置している点であ
る。このような構成により、配線導体１に流れる電流の
時間的な変化に応じて誘導導体２中に誘導電流の一種で
ある渦電流が流れ、その渦電流によって配線導体１のイ
ンダクタンスを低減できる他、上記第１の実施例と比べ
て配線導体１の数に対し誘導導体２の数を減らすことが
でき、装置製造組立行程の縮小が可能となる。尚、図示
していないが、誘導導体２が浮遊電位となるため誘導導
体２に高抵抗の片端を接続し、他端は基準電位に接続し
ておくことで誘導導体２に電荷が蓄積することを防ぐこ
とができる。
【００５４】次に、本実施例が上記実施例と同様に配線
導体１のインダクタンスを構造で決まる自己インダクタ
ンス以下に低減する原理を説明する。
導体１のインダクタンスを構造で決まる自己インダクタ
ンス以下に低減する原理を説明する。
【００５５】図９は本発明による配線基板で配線導体１
のインダクタンスが低減する原理を説明する図面であ
る。この図に示すように、配線導体１に３４の矢印で示
す方向に、時間的に変化する電流が流れると、矢印に対
して時計方向に磁界３２が発生し、この磁束が誘導導体
２を鎖交する。鎖交磁束は電流の瞬時値に応じて変化す
る。この結果、電磁気学的に知られているように、誘導
導体２には鎖交磁束の時間的変化に応じた誘起起電力が
発生し、この誘起起電力と誘導導体２の抵抗によって生
じる誘導電流が渦電流３３として誘導導体２に流れる。
この渦電流３３の向きは、鎖交磁束を打ち消そうとする
反抗磁界を作るように発生する。そして各渦電流３３の
合成電流は、配線導体１の直下に流れ、渦電流３３とな
る。この渦電流３３の向きは、配線導体１を流れる電流
と逆向きになる。これは前述の公知例で述べたように逆
向きの電流が作る相互インダクタンスで各配線の合成イ
ンダクタンスが低減する原理と等価であり、本発明にお
いては誘導導体２の渦電流を利用して相互インダクタン
スの効果を等価的に生じさせることが特徴である。
のインダクタンスが低減する原理を説明する図面であ
る。この図に示すように、配線導体１に３４の矢印で示
す方向に、時間的に変化する電流が流れると、矢印に対
して時計方向に磁界３２が発生し、この磁束が誘導導体
２を鎖交する。鎖交磁束は電流の瞬時値に応じて変化す
る。この結果、電磁気学的に知られているように、誘導
導体２には鎖交磁束の時間的変化に応じた誘起起電力が
発生し、この誘起起電力と誘導導体２の抵抗によって生
じる誘導電流が渦電流３３として誘導導体２に流れる。
この渦電流３３の向きは、鎖交磁束を打ち消そうとする
反抗磁界を作るように発生する。そして各渦電流３３の
合成電流は、配線導体１の直下に流れ、渦電流３３とな
る。この渦電流３３の向きは、配線導体１を流れる電流
と逆向きになる。これは前述の公知例で述べたように逆
向きの電流が作る相互インダクタンスで各配線の合成イ
ンダクタンスが低減する原理と等価であり、本発明にお
いては誘導導体２の渦電流を利用して相互インダクタン
スの効果を等価的に生じさせることが特徴である。
【００５６】図１０及び図１１は、本発明に係わる電力
変換装置の主回路部に関する第６の実施例を示す側面図
と上面図である。
変換装置の主回路部に関する第６の実施例を示す側面図
と上面図である。
【００５７】図１０及び図１１では、パワー半導体素子
である絶縁ゲート型バイポーラトランジスタ（以下、Ｉ
ＧＢＴと呼ぶ）モジュール４と電源３の接続を図示して
おり、ＩＧＢＴモジュール４の入力及び出力の端子１２
と電源３の正極及び負極端子１３は、配線導体１を用い
て接続する。ここで、配線導体１の上部には、これと平
行に第２の誘導導体２を配置している。モジュール４内
部のＩＧＢＴは図示していない制御回路の指令に応じて
オン，オフする。この制御方法は様々あるが、いずれの
方法を用いてもＩＧＢＴのオン，オフに応じて電源３か
らモジュール４に流れる電流は通流、或いは遮断され、
断続的なパルス状の電流となる。この電流の時間的な変
化に応じて誘導導体２に誘導電流の一種である渦電流が
流れ、この渦電流によって配線導体１のインダクタンス
を低減することが本発明の狙いである。
である絶縁ゲート型バイポーラトランジスタ（以下、Ｉ
ＧＢＴと呼ぶ）モジュール４と電源３の接続を図示して
おり、ＩＧＢＴモジュール４の入力及び出力の端子１２
と電源３の正極及び負極端子１３は、配線導体１を用い
て接続する。ここで、配線導体１の上部には、これと平
行に第２の誘導導体２を配置している。モジュール４内
部のＩＧＢＴは図示していない制御回路の指令に応じて
オン，オフする。この制御方法は様々あるが、いずれの
方法を用いてもＩＧＢＴのオン，オフに応じて電源３か
らモジュール４に流れる電流は通流、或いは遮断され、
断続的なパルス状の電流となる。この電流の時間的な変
化に応じて誘導導体２に誘導電流の一種である渦電流が
流れ、この渦電流によって配線導体１のインダクタンス
を低減することが本発明の狙いである。
【００５８】配線導体１及び誘導導体２の片端は導電性
カラー１１、及びボルト１０を用いて電源の端子１３に
固定され、上記両導体は端子１３と電気的に接続されて
いる。一方、配線導体１の他端はモジュール４の端子１
２と電気的に接続されているが、その上部の誘導導体２
は絶縁性カラー６及び７を用いてボルト８で締め付けて
おり、誘導導体２と端子１２とは電気的に分離されてい
る。このように、誘導導体２の一端は電気的に接続する
が、他端は電気的に分離することは、この導体に渦電流
を流す上で重要である。即ち、誘導導体２が端子１２，
１３と接続されていれば、誘導導体２には配線導体１と
同様に、電源とモジュール間を流れる電流が流れ、両導
体を流れる電流の向きは同じであるから、後述する渦電
流によるインダクタンスの減少が起きない。また、図示
していないが、上記渦電流を利用した配線基板構造に加
えて、特に配線導体１及び誘導導体２を薄くした構造及
び配線導体１と誘導導体２の間に高抵抗体１４を積層す
る構造を持つ配線基板がある。この高抵抗体１４は、配
線導体１と誘導導体２間が同電位であるため両導体を絶
縁する必要がなく、ただ配線導体１を流れる電流が誘導
導体２に分流しない大きさの抵抗値であればよいので、
約１ｋΩ程度であればよい。このような構成により、配
線導体１に流れる電流の時間的な変化に応じて、誘導導
体２と鎖交する鎖交磁束が電流の瞬時値に応じて変化す
る。この結果、誘導導体２に鎖交磁束の時間的変化に応
じた誘起起電力が発生し、この誘起起電力と誘導導体２
の抵抗によって生じる電流が渦電流として誘導導体２に
流れる。その渦電流の合成電流によって配線導体１のイ
ンダクタンスを低減する。
カラー１１、及びボルト１０を用いて電源の端子１３に
固定され、上記両導体は端子１３と電気的に接続されて
いる。一方、配線導体１の他端はモジュール４の端子１
２と電気的に接続されているが、その上部の誘導導体２
は絶縁性カラー６及び７を用いてボルト８で締め付けて
おり、誘導導体２と端子１２とは電気的に分離されてい
る。このように、誘導導体２の一端は電気的に接続する
が、他端は電気的に分離することは、この導体に渦電流
を流す上で重要である。即ち、誘導導体２が端子１２，
１３と接続されていれば、誘導導体２には配線導体１と
同様に、電源とモジュール間を流れる電流が流れ、両導
体を流れる電流の向きは同じであるから、後述する渦電
流によるインダクタンスの減少が起きない。また、図示
していないが、上記渦電流を利用した配線基板構造に加
えて、特に配線導体１及び誘導導体２を薄くした構造及
び配線導体１と誘導導体２の間に高抵抗体１４を積層す
る構造を持つ配線基板がある。この高抵抗体１４は、配
線導体１と誘導導体２間が同電位であるため両導体を絶
縁する必要がなく、ただ配線導体１を流れる電流が誘導
導体２に分流しない大きさの抵抗値であればよいので、
約１ｋΩ程度であればよい。このような構成により、配
線導体１に流れる電流の時間的な変化に応じて、誘導導
体２と鎖交する鎖交磁束が電流の瞬時値に応じて変化す
る。この結果、誘導導体２に鎖交磁束の時間的変化に応
じた誘起起電力が発生し、この誘起起電力と誘導導体２
の抵抗によって生じる電流が渦電流として誘導導体２に
流れる。その渦電流の合成電流によって配線導体１のイ
ンダクタンスを低減する。
【００５９】上記構造で重要な点は、配線導体１と誘導
導体２の間隔であり、この間隔は可能な限り狭くするこ
とが望ましい。本実施例では、前述のように端子１３に
対して配線導体１，誘導導体２が電気的に接続されてい
るため、誘導導体２の電位は配線導体１と等しい。誘導
導体２の電位が配線導体１と異なる場合には、両導体の
絶縁性を保つ必要があり、両導体の間隔は絶縁距離以下
には短縮できない。しかしながら、本実施例では両導体
が端子１３で同電位になっているため、絶縁距離以下に
接近させることが可能になる。このことは誘導導体２の
渦電流の効果を最大限に発揮させる上で重要である。
導体２の間隔であり、この間隔は可能な限り狭くするこ
とが望ましい。本実施例では、前述のように端子１３に
対して配線導体１，誘導導体２が電気的に接続されてい
るため、誘導導体２の電位は配線導体１と等しい。誘導
導体２の電位が配線導体１と異なる場合には、両導体の
絶縁性を保つ必要があり、両導体の間隔は絶縁距離以下
には短縮できない。しかしながら、本実施例では両導体
が端子１３で同電位になっているため、絶縁距離以下に
接近させることが可能になる。このことは誘導導体２の
渦電流の効果を最大限に発揮させる上で重要である。
【００６０】第２の重要点は配線導体１と誘導導体２の
幅であり、図１１に示すように配線実装上のスペース及
び耐圧等が許す限り誘導導体２の幅を配線導体１の幅よ
り大きくすることは、渦電流の合成電流の増加につなが
り、合成電流の作るループ面積を広げ、配線電流直下を
流れる合成電流による相互インダクタンスの効果を増加
させることにつながる。
幅であり、図１１に示すように配線実装上のスペース及
び耐圧等が許す限り誘導導体２の幅を配線導体１の幅よ
り大きくすることは、渦電流の合成電流の増加につなが
り、合成電流の作るループ面積を広げ、配線電流直下を
流れる合成電流による相互インダクタンスの効果を増加
させることにつながる。
【００６１】第３の重要点は誘導導体２の材質であり、
導電性に優れた銅、或いはアルミ等が望ましい。このよ
うな良導体であれば、同じ磁束が鎖交した場合に流れる
渦電流が大きくなる。一方、配線導体１には通常のブス
バーと同様に銅を用いる。
導電性に優れた銅、或いはアルミ等が望ましい。このよ
うな良導体であれば、同じ磁束が鎖交した場合に流れる
渦電流が大きくなる。一方、配線導体１には通常のブス
バーと同様に銅を用いる。
【００６２】次に、本実施例において配線導体１のイン
ダクタンスが構造で決まる自己インダクタンス以下に低
減される原理を説明する。
ダクタンスが構造で決まる自己インダクタンス以下に低
減される原理を説明する。
【００６３】図１２は本発明による配線基板で配線導体
１のインダクタンスが低減する原理を説明する図面であ
る。この図に示すように、配線導体１に３４の矢印で示
す方向に、時間的に変化する電流が流れると、矢印に対
して反時計方向に磁界３２が発生し、この磁束が誘導導
体２を鎖交する。鎖交磁束は電流の瞬時値に応じて変化
する。この結果、電磁気学的に知られているように、誘
導導体２には鎖交磁束の時間的変化に応じた誘起起電力
が発生し、この誘起起電力と誘導導体２の抵抗によって
生じる電流が渦電流３３として誘導導体２に流れる。こ
の渦電流３３の向きは、鎖交磁束を打ち消そうとする反
抗磁界を作るように発生し、図中で配線導体１の左側で
は３３−１に示すように反時計方向、配線導体１の右側
では３３−２に示すように時計方向に発生する。誘導導
体２を流れる各渦電流を合成すると、図１３に示すよう
に配線導体１の直下では、配線導体１を流れる電流と逆
向きになる。これは前述の公知例で述べたように逆向き
の電流が作る相互インダクタンスで各配線の合成インダ
クタンスが低減する原理と等価であり、本発明において
は誘導導体２の渦電流を利用して相互インダクタンスの
効果を等価的に生じさせることが特徴である。
１のインダクタンスが低減する原理を説明する図面であ
る。この図に示すように、配線導体１に３４の矢印で示
す方向に、時間的に変化する電流が流れると、矢印に対
して反時計方向に磁界３２が発生し、この磁束が誘導導
体２を鎖交する。鎖交磁束は電流の瞬時値に応じて変化
する。この結果、電磁気学的に知られているように、誘
導導体２には鎖交磁束の時間的変化に応じた誘起起電力
が発生し、この誘起起電力と誘導導体２の抵抗によって
生じる電流が渦電流３３として誘導導体２に流れる。こ
の渦電流３３の向きは、鎖交磁束を打ち消そうとする反
抗磁界を作るように発生し、図中で配線導体１の左側で
は３３−１に示すように反時計方向、配線導体１の右側
では３３−２に示すように時計方向に発生する。誘導導
体２を流れる各渦電流を合成すると、図１３に示すよう
に配線導体１の直下では、配線導体１を流れる電流と逆
向きになる。これは前述の公知例で述べたように逆向き
の電流が作る相互インダクタンスで各配線の合成インダ
クタンスが低減する原理と等価であり、本発明において
は誘導導体２の渦電流を利用して相互インダクタンスの
効果を等価的に生じさせることが特徴である。
【００６４】ところで、図１３の関係を電気的な等価回
路で表現すると、図１４のように表すことができる。こ
の図で３５が配線導体１に、また、３６が誘導導体２に
相当する。両導体間を磁気的に結合する鎖交磁束と反抗
磁界の関係はトランスで等価的に表現した。ここで誘導
導体２に相当する３６の両端をショートする抵抗３８は
誘導導体２の抵抗である。抵抗３８は渦電流が表面付近
にのみ流れるため、誘導導体２の体積で決まる通常の抵
抗値とは異なる。ここで、誘導導体２の電気的等価回路
３６を流れる渦電流を妨げない程度に合成抵抗３８の値
を大きくすると、図中のトランスで表現された磁気的結
合を通じて、配線導体１の電気的等価回路３５の電磁エ
ネルギーを合成抵抗３８で熱的に消費することになる。
このことは配線の電磁エネルギーが原因で生じる電流、
或いは電圧の振動を抑制する上で重要である。図１４の
合成抵抗３８の値を大きくするためには、図１５に示す
ように渦電流発生を妨げないよう配線導体１の直下を避
け誘導導体２に孔３９を空けることで実現できる。渦電
流はこの孔を避けて流れることから、その電流経路が増
加し、図１４に示した合成抵抗３８を増加させる。図１
５のような構造により、配線導体１のインダクタンスに
蓄積する電磁エネルギーを誘導導体２で熱に換え、振動
を抑制することで回路の低ノイズ化に寄与することがで
きる。
路で表現すると、図１４のように表すことができる。こ
の図で３５が配線導体１に、また、３６が誘導導体２に
相当する。両導体間を磁気的に結合する鎖交磁束と反抗
磁界の関係はトランスで等価的に表現した。ここで誘導
導体２に相当する３６の両端をショートする抵抗３８は
誘導導体２の抵抗である。抵抗３８は渦電流が表面付近
にのみ流れるため、誘導導体２の体積で決まる通常の抵
抗値とは異なる。ここで、誘導導体２の電気的等価回路
３６を流れる渦電流を妨げない程度に合成抵抗３８の値
を大きくすると、図中のトランスで表現された磁気的結
合を通じて、配線導体１の電気的等価回路３５の電磁エ
ネルギーを合成抵抗３８で熱的に消費することになる。
このことは配線の電磁エネルギーが原因で生じる電流、
或いは電圧の振動を抑制する上で重要である。図１４の
合成抵抗３８の値を大きくするためには、図１５に示す
ように渦電流発生を妨げないよう配線導体１の直下を避
け誘導導体２に孔３９を空けることで実現できる。渦電
流はこの孔を避けて流れることから、その電流経路が増
加し、図１４に示した合成抵抗３８を増加させる。図１
５のような構造により、配線導体１のインダクタンスに
蓄積する電磁エネルギーを誘導導体２で熱に換え、振動
を抑制することで回路の低ノイズ化に寄与することがで
きる。
【００６５】図１６及び図１７は、本発明に係わる電力
変換装置のスナバ回路に関わる実施例を示す構成図であ
る。図１６はスナバ回路部の外観であり、図１７は図１
６に含まれる部品及び配線を回路図で描いた図面であ
る。
変換装置のスナバ回路に関わる実施例を示す構成図であ
る。図１６はスナバ回路部の外観であり、図１７は図１
６に含まれる部品及び配線を回路図で描いた図面であ
る。
【００６６】図１６及び図１７において、スイッチング
素子はＩＧＢＴであり、このモジュールを１９とする。
以下、図１６の外観図で各部品の接続関係を説明する
が、図１７の回路図を参照すると、接続関係は分かりや
すい。また、図１６に示したスナバ回路の構成は公知で
あり、本実施例ではこの公知の回路を例として、スナバ
回路の配線に前述の誘導電流を利用した配線基板を用い
ることが特徴であり、スナバ回路自体はどのような構成
であっても良い。
素子はＩＧＢＴであり、このモジュールを１９とする。
以下、図１６の外観図で各部品の接続関係を説明する
が、図１７の回路図を参照すると、接続関係は分かりや
すい。また、図１６に示したスナバ回路の構成は公知で
あり、本実施例ではこの公知の回路を例として、スナバ
回路の配線に前述の誘導電流を利用した配線基板を用い
ることが特徴であり、スナバ回路自体はどのような構成
であっても良い。
【００６７】まず、図１６で電源３の正極及び負極端子
とＩＧＢＴモジュール１９を接続する。尚、本実施例で
は図１６で配線に斜線を施したものが、本発明による配
線基板であり、電源とモジュールを接続する配線は通常
の配線になっているが、この部分も図１の実施例に示し
たように本発明の配線基板を使用しても良い。モジュー
ル１９内部には２つのＩＧＢＴが直列のブリッジ構成で
接続されているものとする。このブリッジはモータ駆動
用に用いられる３相インバータの１相分に相当する。
とＩＧＢＴモジュール１９を接続する。尚、本実施例で
は図１６で配線に斜線を施したものが、本発明による配
線基板であり、電源とモジュールを接続する配線は通常
の配線になっているが、この部分も図１の実施例に示し
たように本発明の配線基板を使用しても良い。モジュー
ル１９内部には２つのＩＧＢＴが直列のブリッジ構成で
接続されているものとする。このブリッジはモータ駆動
用に用いられる３相インバータの１相分に相当する。
【００６８】次に、スナバ回路について述べる。スナバ
回路は図１７に示すように、ブリッジ上下のＩＧＢＴに
対してそれぞれ、１つずつ備えており、エネルギー吸収
であるコンデンサー１６とダイオード１７からなる直列
接続体を、上下のＩＧＢＴの入力端子と出力端子間にそ
れぞれ並列に接続している。また、コンデンサー１６と
ダイオード１７の接続部からブリッジの正側、或いは負
側端子に対して抵抗１８を接続する。ここで、コンデン
サー１６とダイオード１７からなる直列接続体の各配
線、及びこの直列接続体をＩＧＢＴの入出力端子に並列
に接続する配線には、前述第１から第３の実施例で述べ
たいずれかの構成の配線基板を用いる。抵抗１８の接続
に関しては配線のインダクタンスが影響しないことか
ら、その配線は通常の導体でよい。
回路は図１７に示すように、ブリッジ上下のＩＧＢＴに
対してそれぞれ、１つずつ備えており、エネルギー吸収
であるコンデンサー１６とダイオード１７からなる直列
接続体を、上下のＩＧＢＴの入力端子と出力端子間にそ
れぞれ並列に接続している。また、コンデンサー１６と
ダイオード１７の接続部からブリッジの正側、或いは負
側端子に対して抵抗１８を接続する。ここで、コンデン
サー１６とダイオード１７からなる直列接続体の各配
線、及びこの直列接続体をＩＧＢＴの入出力端子に並列
に接続する配線には、前述第１から第３の実施例で述べ
たいずれかの構成の配線基板を用いる。抵抗１８の接続
に関しては配線のインダクタンスが影響しないことか
ら、その配線は通常の導体でよい。
【００６９】以上の構成において、上下いずれかのＩＧ
ＢＴがターンオフした場合を説明する。ここでは、ブリ
ッジ上部のＩＧＢＴがターンオフする場合を例とする。
まず、ＩＧＢＴがオン状態にあるとして、この時、コン
デンサー１６は抵抗１８を介して電源３の正極，負極端
子に接続されているため、その電圧は電源３の電圧に等
しい。ブリッジ上部のＩＧＢＴは図示されていない負荷
に電流を供給しているものとする。次に、このＩＧＢＴ
が図示されていない制御の指令に従いオフしようとする
と、ＩＧＢＴを流れていた電流は素子に並列に設けられ
たスナバ回路に転流する。この時、スナバ回路に流れ込
む電流は配線基板のインダクタンスＬ１を通ってコンデ
ンサー１６に至り、続いて第２の配線基板のインダクタ
ンスＬ２を通ってダイオード１７に流入し、最後にダイ
オードから第３の配線基板のインダクタンスＬ３を通っ
て図示していない負荷に流れ込む。即ち、スナバ回路に
転流する電流は３つの配線基板を通る。
ＢＴがターンオフした場合を説明する。ここでは、ブリ
ッジ上部のＩＧＢＴがターンオフする場合を例とする。
まず、ＩＧＢＴがオン状態にあるとして、この時、コン
デンサー１６は抵抗１８を介して電源３の正極，負極端
子に接続されているため、その電圧は電源３の電圧に等
しい。ブリッジ上部のＩＧＢＴは図示されていない負荷
に電流を供給しているものとする。次に、このＩＧＢＴ
が図示されていない制御の指令に従いオフしようとする
と、ＩＧＢＴを流れていた電流は素子に並列に設けられ
たスナバ回路に転流する。この時、スナバ回路に流れ込
む電流は配線基板のインダクタンスＬ１を通ってコンデ
ンサー１６に至り、続いて第２の配線基板のインダクタ
ンスＬ２を通ってダイオード１７に流入し、最後にダイ
オードから第３の配線基板のインダクタンスＬ３を通っ
て図示していない負荷に流れ込む。即ち、スナバ回路に
転流する電流は３つの配線基板を通る。
【００７０】従来のスナバ回路では、配線のインダクタ
ンスが配線の形状で決まる値より小さくならなかったた
め、上記スナバ回路の配線インダクタンスの合計値は最
低でも数百ｎＨ程度の値を有していた。そして、スナバ
回路に流れ込む電流の時間的変化はＩＧＢＴの電流遮断
速度に等しいため、スイッチング速度の速いＩＧＢＴで
は数ｋＡ／μｓにも達する。これらの結果、電流がスナ
バ回路に流れ込んだ瞬間には、配線インダクタンスの両
端にはＬｄｉ／ｄｔで表されるスパイク電圧が発生し、
その値は数百Ｖから１ｋＶ近い値となった。ＩＧＢＴの
入出力端子間には上記スパイク電圧にコンデンサー１６
の充電電圧を加算した電圧が印加され、非常に高い過電
圧となって、素子にストレスを加えていた。特に、ＩＧ
ＢＴが電流を遮断している際中であることから、ＩＧＢ
Ｔは電流を流しつつ同時に過電圧を加えられるため、両
者の積で発生する瞬間的なエネルギーによって、ＩＧＢ
Ｔが破壊に至る可能性があった。
ンスが配線の形状で決まる値より小さくならなかったた
め、上記スナバ回路の配線インダクタンスの合計値は最
低でも数百ｎＨ程度の値を有していた。そして、スナバ
回路に流れ込む電流の時間的変化はＩＧＢＴの電流遮断
速度に等しいため、スイッチング速度の速いＩＧＢＴで
は数ｋＡ／μｓにも達する。これらの結果、電流がスナ
バ回路に流れ込んだ瞬間には、配線インダクタンスの両
端にはＬｄｉ／ｄｔで表されるスパイク電圧が発生し、
その値は数百Ｖから１ｋＶ近い値となった。ＩＧＢＴの
入出力端子間には上記スパイク電圧にコンデンサー１６
の充電電圧を加算した電圧が印加され、非常に高い過電
圧となって、素子にストレスを加えていた。特に、ＩＧ
ＢＴが電流を遮断している際中であることから、ＩＧＢ
Ｔは電流を流しつつ同時に過電圧を加えられるため、両
者の積で発生する瞬間的なエネルギーによって、ＩＧＢ
Ｔが破壊に至る可能性があった。
【００７１】図１６の実施例では、前述のようにスナバ
回路の配線に上記第１から第４の実施例で説明した誘導
電流を利用した配線基板を使用しているため、スナバ回
路に電流が転流した際の時間的変化に遅延なく対応し、
配線のインダクタンスを低減し、上記スパイク電圧を抑
制することができる。特に、電流の時間的変化が上記値
であれば、その等価周波数は数ＭＨｚであり、この高周
波に応じた鎖交磁束の時間変化で誘導電流が発生するた
め、その反抗磁界も大きく、配線基板の配線導体１の合
成インダクタンスは本来の自己インダクタンスの約１／
２に低減される。即ち、発生するスパイク電圧も半減す
ることになり、ＩＧＢＴのストレスを軽減するメリット
は非常に大きい。
回路の配線に上記第１から第４の実施例で説明した誘導
電流を利用した配線基板を使用しているため、スナバ回
路に電流が転流した際の時間的変化に遅延なく対応し、
配線のインダクタンスを低減し、上記スパイク電圧を抑
制することができる。特に、電流の時間的変化が上記値
であれば、その等価周波数は数ＭＨｚであり、この高周
波に応じた鎖交磁束の時間変化で誘導電流が発生するた
め、その反抗磁界も大きく、配線基板の配線導体１の合
成インダクタンスは本来の自己インダクタンスの約１／
２に低減される。即ち、発生するスパイク電圧も半減す
ることになり、ＩＧＢＴのストレスを軽減するメリット
は非常に大きい。
【００７２】本実施例のように回路部品形状により配線
長が左右される場合、箔状の配線基板が有効であり、配
線基板を湾曲及び折り曲げて用いることができるので、
配線長も短くできる。
長が左右される場合、箔状の配線基板が有効であり、配
線基板を湾曲及び折り曲げて用いることができるので、
配線長も短くできる。
【００７３】図１８及び図１９は、本発明に係わる電力
変換装置用スナバモジュールの実施例を示す正面図と側
面図である。
変換装置用スナバモジュールの実施例を示す正面図と側
面図である。
【００７４】本実施例では、図１６に示したスナバ回路
の配線を１枚の樹脂基板２５上に集積化した例である。
本実施例は前述の図５の実施例の応用であり、樹脂基板
２５上に図１６で斜線を施した配線を箔状にして貼り付
けた例である。もちろん図５と同様に誘導導体２に相当
する箔は浮動電位状態にある。このように集積化を行う
ことによって、配線長は短くなりインダクタンスを小さ
くすることができる。図２０は、本発明に係わる電力変
換装置用パワーモジュールの実施例を示す構成図であ
り、図２１は図２０のモジュール内部に搭載される部品
を電気回路的に表したものである。
の配線を１枚の樹脂基板２５上に集積化した例である。
本実施例は前述の図５の実施例の応用であり、樹脂基板
２５上に図１６で斜線を施した配線を箔状にして貼り付
けた例である。もちろん図５と同様に誘導導体２に相当
する箔は浮動電位状態にある。このように集積化を行う
ことによって、配線長は短くなりインダクタンスを小さ
くすることができる。図２０は、本発明に係わる電力変
換装置用パワーモジュールの実施例を示す構成図であ
り、図２１は図２０のモジュール内部に搭載される部品
を電気回路的に表したものである。
【００７５】図２０において、パワーモジュールはダイ
オード２６やトランジスタ２７の取り付けられた基板部
２８と、その基板部２８の所定位置とモジュール外面に
設けられる端子を接続するための配線３１を有してお
り、上記基板部２８、及びその上に搭載される各素子の
実装法は従来のモジュールと同様である。即ち、上記基
板２８の上には、まずＡｌＮ等の絶縁セラミック板２９
が半田により固着され、その絶縁セラミック板２９上に
ダイオード２６やトランジスタ２７の電極接続用の箔導
体３０が固着され、トランジスタ２７及びダイオード２
６の各電極と上記箔導体３０は電気的にボンディングワ
イヤーにより接続される。
オード２６やトランジスタ２７の取り付けられた基板部
２８と、その基板部２８の所定位置とモジュール外面に
設けられる端子を接続するための配線３１を有してお
り、上記基板部２８、及びその上に搭載される各素子の
実装法は従来のモジュールと同様である。即ち、上記基
板２８の上には、まずＡｌＮ等の絶縁セラミック板２９
が半田により固着され、その絶縁セラミック板２９上に
ダイオード２６やトランジスタ２７の電極接続用の箔導
体３０が固着され、トランジスタ２７及びダイオード２
６の各電極と上記箔導体３０は電気的にボンディングワ
イヤーにより接続される。
【００７６】本実施例の特徴は、基板２８に設けられた
電極からモジュール外面の端子までを接続する配線に上
記第６の実施例に示した渦電流を応用した配線基板を用
いていることである。本実施例によれば、トランジスタ
２７及びダイオード２６がそれぞれスイッチングする際
に生じる電流の時間的変化に応じて、配線３１に備えら
れた誘導導体２に渦電流が流れ、前述の第５の実施例と
同様に渦電流の効果で配線３１の配線導体１に対する合
成インダクタンスを低減する。このインダクタンス低減
によって、既に述べた実施例と同様に、スパイク電圧の
低減，電圧振動を抑制することでの低ノイズ化、及び配
線の電磁エネルギーを軽減したことによる低損失化にそ
れぞれ効果がある。またインダクタンスの低減に伴いト
ランジスタ２７及びダイオード２６に印加される電圧値
が下がるため、これらの素子のスイッチング損失も低減
され、この結果としてモジュールの放熱に関わる部品を
小型或いは低コスト化できる可能性もある。尚、本実施
例はインバータ装置の１相分が内蔵されたパワーモジュ
ールについて説明したが、本発明は、他の半導体モジュ
ールにも当然適用できる。
電極からモジュール外面の端子までを接続する配線に上
記第６の実施例に示した渦電流を応用した配線基板を用
いていることである。本実施例によれば、トランジスタ
２７及びダイオード２６がそれぞれスイッチングする際
に生じる電流の時間的変化に応じて、配線３１に備えら
れた誘導導体２に渦電流が流れ、前述の第５の実施例と
同様に渦電流の効果で配線３１の配線導体１に対する合
成インダクタンスを低減する。このインダクタンス低減
によって、既に述べた実施例と同様に、スパイク電圧の
低減，電圧振動を抑制することでの低ノイズ化、及び配
線の電磁エネルギーを軽減したことによる低損失化にそ
れぞれ効果がある。またインダクタンスの低減に伴いト
ランジスタ２７及びダイオード２６に印加される電圧値
が下がるため、これらの素子のスイッチング損失も低減
され、この結果としてモジュールの放熱に関わる部品を
小型或いは低コスト化できる可能性もある。尚、本実施
例はインバータ装置の１相分が内蔵されたパワーモジュ
ールについて説明したが、本発明は、他の半導体モジュ
ールにも当然適用できる。
【００７７】図２２は、本発明に係わる電力変換装置用
パワーモジュールの実施例を示す構成図であり、図２３
は図２２のモジュール内部に搭載される部品を電気回路
的に表したものである。
パワーモジュールの実施例を示す構成図であり、図２３
は図２２のモジュール内部に搭載される部品を電気回路
的に表したものである。
【００７８】図２２において、パワーモジュールはダイ
オード２６とトランジスタ２７の組を並列に取り付けら
れた基板部２８と、その基板部２８の所定位置とモジュ
ール外面に設けられる端子を接続するための配線３１を
有しており、上記基板部２８、及びその上に搭載される
各素子の実装法は従来のモジュールと同様である。即
ち、上記基板２８の上には、まずＡｌＮ等の絶縁セラミ
ック板２９が半田により固着され、その絶縁セラミック
板２９上にダイオード２６やトランジスタ２７の電極接
続用の箔導体３０が固着され、トランジスタ２７及びダ
イオード２６の各電極と上記箔導体３０は電気的にボン
ディングワイヤーにより接続される。
オード２６とトランジスタ２７の組を並列に取り付けら
れた基板部２８と、その基板部２８の所定位置とモジュ
ール外面に設けられる端子を接続するための配線３１を
有しており、上記基板部２８、及びその上に搭載される
各素子の実装法は従来のモジュールと同様である。即
ち、上記基板２８の上には、まずＡｌＮ等の絶縁セラミ
ック板２９が半田により固着され、その絶縁セラミック
板２９上にダイオード２６やトランジスタ２７の電極接
続用の箔導体３０が固着され、トランジスタ２７及びダ
イオード２６の各電極と上記箔導体３０は電気的にボン
ディングワイヤーにより接続される。
【００７９】本実施例の特徴は、基板部２８に設けられ
た電極からモジュール外面の端子までを接続する配線の
一部に上記第６の実施例に示した渦電流を応用した配線
基板を用い各トランジスタ２７とダイオード２６の組に
流れる電流を均等化することである。本実施例によれ
ば、トランジスタ２７及びダイオード２６がそれぞれス
イッチングする際に生じる電流の時間的変化に応じて、
配線３１の一部に備えられた誘導導体２に渦電流が流
れ、前述の第６の実施例と同様に渦電流の効果で配線３
１の配線導体１に対する合成インダクタンスを低減す
る。このインダクタンス低減によって、トランジスタ２
７−１への配線３１が持つ合成インダクタンスとトラン
ジスタ２７−２への配線３１のインダクタンスが等しく
なり、各トランジスタ２７とダイオード２６の組に流れ
る電流を均等化することに貢献でき、スパイク電圧及び
スイッチング損失の均等化にも貢献できる。この結果と
してモジュールの安全な動作に寄与することができる。
尚、本実施例はダイオード２６とトランジスタ２７の組
が並列に接続されたパワーモジュールについて説明した
が、本発明は、他の半導体モジュールにも当然適用でき
る。
た電極からモジュール外面の端子までを接続する配線の
一部に上記第６の実施例に示した渦電流を応用した配線
基板を用い各トランジスタ２７とダイオード２６の組に
流れる電流を均等化することである。本実施例によれ
ば、トランジスタ２７及びダイオード２６がそれぞれス
イッチングする際に生じる電流の時間的変化に応じて、
配線３１の一部に備えられた誘導導体２に渦電流が流
れ、前述の第６の実施例と同様に渦電流の効果で配線３
１の配線導体１に対する合成インダクタンスを低減す
る。このインダクタンス低減によって、トランジスタ２
７−１への配線３１が持つ合成インダクタンスとトラン
ジスタ２７−２への配線３１のインダクタンスが等しく
なり、各トランジスタ２７とダイオード２６の組に流れ
る電流を均等化することに貢献でき、スパイク電圧及び
スイッチング損失の均等化にも貢献できる。この結果と
してモジュールの安全な動作に寄与することができる。
尚、本実施例はダイオード２６とトランジスタ２７の組
が並列に接続されたパワーモジュールについて説明した
が、本発明は、他の半導体モジュールにも当然適用でき
る。
【００８０】図２４は、本発明に係わる電力変換装置用
パワーモジュールの実施例を示す図であり、モジュール
の一部分を示した上面図である。図２５は、図２４の側
面図である。
パワーモジュールの実施例を示す図であり、モジュール
の一部分を示した上面図である。図２５は、図２４の側
面図である。
【００８１】図２４において、パワーモジュールはトラ
ンジスタ２７やダイオードの取り付けられた基板部２８
と、その基板部２８の所定位置に設けられた箔導体３０
とモジュール外面に設けられる端子を接続するための配
線を有しており、上記基板部２８、及びその上に搭載さ
れる各素子の実装法は従来のモジュールと同様である。
即ち、上記基板２８の上には、まずＡｌＮ等の絶縁セラ
ミック板２９が半田により固着され、その絶縁セラミッ
ク板２９上にトランジスタ２７やダイオードの電極接続
用の箔銅体３０が固着され、トランジスタ２７及びダイ
オードの各電極と上記銅箔３０は電気的にボンディング
ワイヤー４７により接続される。
ンジスタ２７やダイオードの取り付けられた基板部２８
と、その基板部２８の所定位置に設けられた箔導体３０
とモジュール外面に設けられる端子を接続するための配
線を有しており、上記基板部２８、及びその上に搭載さ
れる各素子の実装法は従来のモジュールと同様である。
即ち、上記基板２８の上には、まずＡｌＮ等の絶縁セラ
ミック板２９が半田により固着され、その絶縁セラミッ
ク板２９上にトランジスタ２７やダイオードの電極接続
用の箔銅体３０が固着され、トランジスタ２７及びダイ
オードの各電極と上記銅箔３０は電気的にボンディング
ワイヤー４７により接続される。
【００８２】本実施例の特徴は、半導体，箔導体３０，
ボンディングワイヤー４７の上面を覆うように絶縁層１
４を積層した誘導導体２を設けていることである。この
誘導導体２には、図示していないがモジュール外部端子
と箔導体３０を接続する配線を通す孔３９やモジュール
組立時にモジュール内に流入するゲル材を通すための孔
３９を設けている。本実施例によれば、トランジスタ２
７及びダイオードがスイッチングする際に生じる電流の
時間的変化に応じて、誘導導体２に渦電流が生じ、前述
第５の実施例と同様に渦電流の効果で箔導体３０とボン
ディングワイヤー４７の配線インダクタンスを低減でき
る。特に、図３０で示しているように誘導導体２をボン
ディングワイヤー４７に接近させ配置しているので、渦
電流によるボンディングワイヤー４７の配線インダクタ
ンス低減に貢献できる。このインダクタンス低減によっ
て、既に述べた実施例と同様に、スパイク電圧の低減，
電圧振動を抑制することでの低ノイズ化、及び配線の電
磁エネルギーを軽減したことによる低損失化にそれぞれ
効果がある。またインダクタンスの低減に伴いトランジ
スタ２７に印加される電圧値が下がるため、スイッチン
グ損失も低減され、この結果としてモジュールの放熱に
関わる部品を小型或いは低コスト化できる可能性もあ
る。尚、本実施例はトランジスタ２７が並列接続された
パワーモジュールの一部分について説明したが、本発明
は、モジュール内全体に対して当然適応でき、他の半導
体モジュールにも当然適用できる。
ボンディングワイヤー４７の上面を覆うように絶縁層１
４を積層した誘導導体２を設けていることである。この
誘導導体２には、図示していないがモジュール外部端子
と箔導体３０を接続する配線を通す孔３９やモジュール
組立時にモジュール内に流入するゲル材を通すための孔
３９を設けている。本実施例によれば、トランジスタ２
７及びダイオードがスイッチングする際に生じる電流の
時間的変化に応じて、誘導導体２に渦電流が生じ、前述
第５の実施例と同様に渦電流の効果で箔導体３０とボン
ディングワイヤー４７の配線インダクタンスを低減でき
る。特に、図３０で示しているように誘導導体２をボン
ディングワイヤー４７に接近させ配置しているので、渦
電流によるボンディングワイヤー４７の配線インダクタ
ンス低減に貢献できる。このインダクタンス低減によっ
て、既に述べた実施例と同様に、スパイク電圧の低減，
電圧振動を抑制することでの低ノイズ化、及び配線の電
磁エネルギーを軽減したことによる低損失化にそれぞれ
効果がある。またインダクタンスの低減に伴いトランジ
スタ２７に印加される電圧値が下がるため、スイッチン
グ損失も低減され、この結果としてモジュールの放熱に
関わる部品を小型或いは低コスト化できる可能性もあ
る。尚、本実施例はトランジスタ２７が並列接続された
パワーモジュールの一部分について説明したが、本発明
は、モジュール内全体に対して当然適応でき、他の半導
体モジュールにも当然適用できる。
【００８３】図３４は、本発明に係わる電力変換装置用
パワーモジュールの実施例を示す構成図であり、図３５
は図３４のモジュール内部に搭載される部品を電気回路
的に表したものであり、図３６は図３４の断面の一部を
示したものである。
パワーモジュールの実施例を示す構成図であり、図３５
は図３４のモジュール内部に搭載される部品を電気回路
的に表したものであり、図３６は図３４の断面の一部を
示したものである。
【００８４】図３４において、パワーモジュールはダイ
オード２６やトランジスタ２７の取り付けられた基板部
２８と、その基板部２８の所定位置とモジュール外面に
設けられる端子を接続するための配線５１，５２，５
３，５４を有しており、上記基板部２８、及びその上に
搭載される各素子の実装法は従来のモジュールと同様で
ある。即ち、上記基板２８の上には、まず基板２８と搭
載回路を絶縁するためＡｌＮ等の絶縁セラミック板２９
が半田により固着されているか、もしくは絶縁樹脂等が
固着され、その絶縁セラミック板２９上にダイオード２
６やトランジスタ２７の電極接続用の箔導体３０が固着
され、トランジスタ２７及びダイオード２６の各電極と
上記箔導体３０は電気的にボンディングワイヤーにより
接続される。
オード２６やトランジスタ２７の取り付けられた基板部
２８と、その基板部２８の所定位置とモジュール外面に
設けられる端子を接続するための配線５１，５２，５
３，５４を有しており、上記基板部２８、及びその上に
搭載される各素子の実装法は従来のモジュールと同様で
ある。即ち、上記基板２８の上には、まず基板２８と搭
載回路を絶縁するためＡｌＮ等の絶縁セラミック板２９
が半田により固着されているか、もしくは絶縁樹脂等が
固着され、その絶縁セラミック板２９上にダイオード２
６やトランジスタ２７の電極接続用の箔導体３０が固着
され、トランジスタ２７及びダイオード２６の各電極と
上記箔導体３０は電気的にボンディングワイヤーにより
接続される。
【００８５】本実施例の特徴は、電極３０からモジュー
ル外面の端子までを接続する配線５１，５２，５３，５
４を基板２８に近接平行に所定の位置まで配置すること
である。特に、図３６で示している配線５１，５２，５
３，５４と基板２８の間隔ｄ４６を図３３の実験結果か
ら少なくともインダクタンスの低減率を６０％以上とな
るよう３mm以下とすることである。本実施例によれば、
トランジスタ２７及びダイオード２６がそれぞれスイッ
チングする際に生じる電流の時間的変化に応じて、基板
２８内に前述図９で示した原理と同様に渦電流が配線直
下を流れ、その等価回路は図３５で示すようになり配線
５１，５２，５３，５４の基板２８に対する合成インダ
クタンスを低減する。このインダクタンス低減によっ
て、既に述べた実施例と同様に、スパイク電圧の低減，
電圧振動を抑制することで低ノイズ化でき、半導体制御
配線５１，５２と半導体入出力配線５３，５４間等の電
磁結合による誤動作を抑制できる。また、半導体入出力
配線５３，５４の電磁エネルギーを軽減したことにより
低損失化に効果があり、スイッチング時にトランジスタ
２７及びダイオード２６に印加される電圧値が下がり、
これら半導体素子の生じる損失が低減されることにな
る。従って、モジュールの放熱に関わる部品を小型或い
は低コスト化できる可能性もある。尚、本実施例はイン
バータ装置に用いられるスイッチ素子とダイオードの並
列回路が内蔵されたパワーモジュールについて説明した
が、本発明は、他の半導体モジュールにも当然適用でき
る。
ル外面の端子までを接続する配線５１，５２，５３，５
４を基板２８に近接平行に所定の位置まで配置すること
である。特に、図３６で示している配線５１，５２，５
３，５４と基板２８の間隔ｄ４６を図３３の実験結果か
ら少なくともインダクタンスの低減率を６０％以上とな
るよう３mm以下とすることである。本実施例によれば、
トランジスタ２７及びダイオード２６がそれぞれスイッ
チングする際に生じる電流の時間的変化に応じて、基板
２８内に前述図９で示した原理と同様に渦電流が配線直
下を流れ、その等価回路は図３５で示すようになり配線
５１，５２，５３，５４の基板２８に対する合成インダ
クタンスを低減する。このインダクタンス低減によっ
て、既に述べた実施例と同様に、スパイク電圧の低減，
電圧振動を抑制することで低ノイズ化でき、半導体制御
配線５１，５２と半導体入出力配線５３，５４間等の電
磁結合による誤動作を抑制できる。また、半導体入出力
配線５３，５４の電磁エネルギーを軽減したことにより
低損失化に効果があり、スイッチング時にトランジスタ
２７及びダイオード２６に印加される電圧値が下がり、
これら半導体素子の生じる損失が低減されることにな
る。従って、モジュールの放熱に関わる部品を小型或い
は低コスト化できる可能性もある。尚、本実施例はイン
バータ装置に用いられるスイッチ素子とダイオードの並
列回路が内蔵されたパワーモジュールについて説明した
が、本発明は、他の半導体モジュールにも当然適用でき
る。
【００８６】図２６は、本発明に係わる電力変換装置用
制御回路基板に関する実施例を示す上面図である。図２
７は、図２６の側面図である。
制御回路基板に関する実施例を示す上面図である。図２
７は、図２６の側面図である。
【００８７】図２６において、制御回路基板５０（以
下、プリント配線基板５０と呼ぶ。）には図示していな
いがパワー半導体素子を駆動するためのドライバー回路
やそのドライバー回路を制御するためのマイクロコンピ
ュータ及びその周辺回路や制御回路用電源等が実装され
ており、実装法は従来のプリント配線基板と同様であ
る。即ち、上記プリント配線基板５０の上には、箔導体
３０が積層され、その箔導体３０に各回路部品４９が固
着され、制御回路が構成される。
下、プリント配線基板５０と呼ぶ。）には図示していな
いがパワー半導体素子を駆動するためのドライバー回路
やそのドライバー回路を制御するためのマイクロコンピ
ュータ及びその周辺回路や制御回路用電源等が実装され
ており、実装法は従来のプリント配線基板と同様であ
る。即ち、上記プリント配線基板５０の上には、箔導体
３０が積層され、その箔導体３０に各回路部品４９が固
着され、制御回路が構成される。
【００８８】本実施例の特徴は、前記主回路配線に関す
る第６の実施例で示した渦電流を応用した配線基板を用
いてプリント配線基板５０上にジャンパー配線を行うこ
とである。この渦電流を用いた配線基板は、誘導導体２
の両側に絶縁体１４を積層し、前記プリント配線基板５
０と接していない側に設けた絶縁体１４の上面に配線導
体１を固着した構成であり、各接続端子５を接続する。
また、誘導導体２は、図示していないが接続端子５の片
端と電気的に接触させた構成でも構わない。本実施例に
よれば、パワー半導体素子をスイッチングさせるにはド
ライバー回路からドライブ電力をパワー半導体素子に供
給する必要があり、スイッチング時に制御回路、特にド
ライバー回路への電源配線やパワー半導体素子への信号
配線にはスイッチングに伴って時間的に変化する電流が
流れる。これらの配線に前記渦電流を用いたジャンパー
配線を用いると、前記主回路に関する第６の実施例と同
様に渦電流の効果で配線インダクタンスを低減できると
共に、他の制御用信号配線との干渉を低減できる。この
結果として制御回路の誤動作の低減に貢献でき、高信頼
な電力変換装置を構成できる。
る第６の実施例で示した渦電流を応用した配線基板を用
いてプリント配線基板５０上にジャンパー配線を行うこ
とである。この渦電流を用いた配線基板は、誘導導体２
の両側に絶縁体１４を積層し、前記プリント配線基板５
０と接していない側に設けた絶縁体１４の上面に配線導
体１を固着した構成であり、各接続端子５を接続する。
また、誘導導体２は、図示していないが接続端子５の片
端と電気的に接触させた構成でも構わない。本実施例に
よれば、パワー半導体素子をスイッチングさせるにはド
ライバー回路からドライブ電力をパワー半導体素子に供
給する必要があり、スイッチング時に制御回路、特にド
ライバー回路への電源配線やパワー半導体素子への信号
配線にはスイッチングに伴って時間的に変化する電流が
流れる。これらの配線に前記渦電流を用いたジャンパー
配線を用いると、前記主回路に関する第６の実施例と同
様に渦電流の効果で配線インダクタンスを低減できると
共に、他の制御用信号配線との干渉を低減できる。この
結果として制御回路の誤動作の低減に貢献でき、高信頼
な電力変換装置を構成できる。
【００８９】次に、上記実施例で述べた本発明による配
線基板の製造方法について説明する。図２８，図２９，
図３０は、配線基板及び製造方法を示す側面図と構成図
である。
線基板の製造方法について説明する。図２８，図２９，
図３０は、配線基板及び製造方法を示す側面図と構成図
である。
【００９０】図２８は、配線基板の側面図であり、配線
導体１と絶縁体１４もしくは高抵抗体１４と誘導導体２
を平行に沿わせて配置した配線基板の一部分示した側面
図である。接続端子は、図示していないがボルトを用い
た方式や半田接着及びボンディング等を用いて行う。図
２９は、ローラーを用いた熱圧着による製造方法を示し
ており、図示していないがローラー４４にはヒーターが
備えられている。加熱された状態にあるローラー４４
に、接着面に熱硬化性接着剤を塗布した配線導体１と絶
縁体１４もしくは高抵抗体１４と誘導導体２を重ねて挿
入し熱圧着してそれぞれを固着させる。図３０は、プレ
ス機械を用いた熱圧着による製造方法を示しており、図
示していないがプレス機械４５にはヒーターが備えられ
ている。加熱された状態にあるプレス機械４５に、接着
面に熱硬化性接着剤を塗布した配線導体１と絶縁体１４
もしくは高抵抗体１４と誘導導体２を重ねてプレス板上
に設置し熱圧着してそれぞれを固着させる。
導体１と絶縁体１４もしくは高抵抗体１４と誘導導体２
を平行に沿わせて配置した配線基板の一部分示した側面
図である。接続端子は、図示していないがボルトを用い
た方式や半田接着及びボンディング等を用いて行う。図
２９は、ローラーを用いた熱圧着による製造方法を示し
ており、図示していないがローラー４４にはヒーターが
備えられている。加熱された状態にあるローラー４４
に、接着面に熱硬化性接着剤を塗布した配線導体１と絶
縁体１４もしくは高抵抗体１４と誘導導体２を重ねて挿
入し熱圧着してそれぞれを固着させる。図３０は、プレ
ス機械を用いた熱圧着による製造方法を示しており、図
示していないがプレス機械４５にはヒーターが備えられ
ている。加熱された状態にあるプレス機械４５に、接着
面に熱硬化性接着剤を塗布した配線導体１と絶縁体１４
もしくは高抵抗体１４と誘導導体２を重ねてプレス板上
に設置し熱圧着してそれぞれを固着させる。
【００９１】以上、上記した全ての実施例で述べた本発
明は、ゲートターンオフサイリスタ等の他のパワー半導
体素子を用いた電力変換装置にも当然適用できる。
明は、ゲートターンオフサイリスタ等の他のパワー半導
体素子を用いた電力変換装置にも当然適用できる。
【００９２】
【発明の効果】以上述べたように、本発明によれば、電
力変換装置の電気的接続を行う配線のインダクタンスを
大幅に低減できる。この効果としてパワー素子に印加さ
れるスパイク電圧を軽減でき、素子の安全な動作に寄与
すると共に、配線の電磁エネルギーを軽減する結果、ス
ナバ回路の損失を低減し、かつ、電圧や電流の振動を抑
制して低ノイズ化し、かつ、電磁放射ノイズを低減する
ことができる。また、素子のスイッチング損失を低減
し、放熱フィンの小型化ができる等の様々な効果を持
ち、それぞれ電力変換装置にとって有益な特性を実現で
きる。
力変換装置の電気的接続を行う配線のインダクタンスを
大幅に低減できる。この効果としてパワー素子に印加さ
れるスパイク電圧を軽減でき、素子の安全な動作に寄与
すると共に、配線の電磁エネルギーを軽減する結果、ス
ナバ回路の損失を低減し、かつ、電圧や電流の振動を抑
制して低ノイズ化し、かつ、電磁放射ノイズを低減する
ことができる。また、素子のスイッチング損失を低減
し、放熱フィンの小型化ができる等の様々な効果を持
ち、それぞれ電力変換装置にとって有益な特性を実現で
きる。
【図１】本発明の電力変換装置の一実施例を示す主回路
側面図。
側面図。
【図２】図１の上面図。
【図３】図１のインダクタンス低減原理を説明する図。
【図４】本発明の電力変換装置の一実施例を示す配線側
面図。
面図。
【図５】本発明の電力変換装置の一実施例を示す配線側
面図。
面図。
【図６】本発明の電力変換装置の一実施例を示す主回路
外観図。
外観図。
【図７】本発明の電力変換装置の一実施例を示す配線側
面図。
面図。
【図８】図７の上面図。
【図９】図７のインダクタンス低減原理を説明する図。
【図１０】本発明の電力変換装置の一実施例を示す主回
路側面図。
路側面図。
【図１１】図１０の上面図。
【図１２】図１０のインダクタンス低減原理を説明する
図。
図。
【図１３】図１２の上面図。
【図１４】図１２の等価回路図。
【図１５】図１０のインダクタンス低減原理を説明する
図。
図。
【図１６】本発明の電力変換装置の一実施例を示すスナ
バ回路外観図。
バ回路外観図。
【図１７】図１６に含まれる。
【図１８】本発明の電力変換装置の一実施例を示すスナ
バモジュール正面図。
バモジュール正面図。
【図１９】本発明の電力変換装置の一実施例を示すスナ
バモジュール側面図。
バモジュール側面図。
【図２０】本発明の電力変換装置の一実施例を示すパワ
ーモジュールの構成図。
ーモジュールの構成図。
【図２１】図２０の部品及び配線を示した回路図。
【図２２】本発明の電力変換装置の一実施例を示すパワ
ーモジュールの構成図。
ーモジュールの構成図。
【図２３】図２２の部品及び配線を示した回路図。
【図２４】本発明の電力変換装置の一実施例を示すパワ
ーモジュールの上面図。
ーモジュールの上面図。
【図２５】図２４の側面図。
【図２６】本発明の電力変換装置の一実施例を示す制御
回路基板の上面図。
回路基板の上面図。
【図２７】図２６の側面図。
【図２８】本発明の配線基板の断面図。
【図２９】本発明の配線基板の製造方法を示した構成
図。
図。
【図３０】本発明の配線基板の製造方法を示した構成
図。
図。
【図３１】本発明の配線基板の実験に用いた配線基板の
構成図。
構成図。
【図３２】図３１の実験結果を示すグラフ。
【図３３】図３１の実験結果を示すグラフ。
【図３４】本発明の電力変換装置の一実施例を示すパワ
ーモジュールの構成図。
ーモジュールの構成図。
【図３５】図３４の部品及び配線を示した回路図。
【図３６】図３４の側面図。
１，１５，４３…配線導体、２，４０…誘導導体、３…
電源、４，１９…IGBTモジュール、５，９…接続端子、
６，７…絶縁カラー、８，１０…締め付けボルト、１１
…導電性カラー、１２，１３…端子、１４…高抵抗体
（絶縁体）、１６…スナバコンデンサー、１７…スナバ
ダイオード、１８…抵抗、２０…端子Ｃ１、２１…端子
Ｅ１、２２…端子Ｃ２、２３…端子Ｅ２、２４…端子Ｅ
１−Ｃ２、２５…樹脂基板、２６…ダイオード、２７…
トランジスタ、２８…基板部、２９…絶縁セラミック
板、３０…箔導体、３１−１…電力端子Ｃ１への接続配
線、３１−２…負荷出力端子Ｅ１−Ｃ２への接続配線、
３１−３…電力端子Ｅ２への接続配線、３１−４…電力
端子Ｃへの接続配線、３１−５…電力端子Ｅへの接続配
線、３２…配線の電流が作る磁界、３３…渦電流、３４
…ループ電流、３５…配線導体１の電気的等価回路、３
６…誘導導体２の電気的等価回路、３７…誘導電流（合
成された渦電流）の流れる方向を示す矢印、３８…合成
抵抗、３９…孔、４１…反抗磁界、４２…誘導電流及び
その流れる方向を示す矢印、４４…ローラー、４５…プ
レス機械、４６…間隔ｄ、４７…ボンディングワイヤ
ー、４８…モジュールケース、４９…制御回路構成部
品、５０…プリント基板、５１…半導体制御用入力配
線、５２…半導体制御用出力配線、５３…半導体への入
力配線、５４…半導体からの出力配線。
電源、４，１９…IGBTモジュール、５，９…接続端子、
６，７…絶縁カラー、８，１０…締め付けボルト、１１
…導電性カラー、１２，１３…端子、１４…高抵抗体
（絶縁体）、１６…スナバコンデンサー、１７…スナバ
ダイオード、１８…抵抗、２０…端子Ｃ１、２１…端子
Ｅ１、２２…端子Ｃ２、２３…端子Ｅ２、２４…端子Ｅ
１−Ｃ２、２５…樹脂基板、２６…ダイオード、２７…
トランジスタ、２８…基板部、２９…絶縁セラミック
板、３０…箔導体、３１−１…電力端子Ｃ１への接続配
線、３１−２…負荷出力端子Ｅ１−Ｃ２への接続配線、
３１−３…電力端子Ｅ２への接続配線、３１−４…電力
端子Ｃへの接続配線、３１−５…電力端子Ｅへの接続配
線、３２…配線の電流が作る磁界、３３…渦電流、３４
…ループ電流、３５…配線導体１の電気的等価回路、３
６…誘導導体２の電気的等価回路、３７…誘導電流（合
成された渦電流）の流れる方向を示す矢印、３８…合成
抵抗、３９…孔、４１…反抗磁界、４２…誘導電流及び
その流れる方向を示す矢印、４４…ローラー、４５…プ
レス機械、４６…間隔ｄ、４７…ボンディングワイヤ
ー、４８…モジュールケース、４９…制御回路構成部
品、５０…プリント基板、５１…半導体制御用入力配
線、５２…半導体制御用出力配線、５３…半導体への入
力配線、５４…半導体からの出力配線。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 加藤 和男
茨城県日立市大みか町七丁目１番１号
株式会社 日立製作所 日立研究所内
(72)発明者 川上 潤三
茨城県日立市大みか町七丁目１番１号
株式会社 日立製作所 日立研究所内
(56)参考文献 特開 平８−149795（ＪＰ，Ａ)
特開 平８−126302（ＪＰ，Ａ)
特開 平６−231625（ＪＰ，Ａ)
特開 平８−88966（ＪＰ，Ａ)
実開 昭63−159867（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 1/00 - 3/44
Claims (16)
- 【請求項１】回路を構成する素子間を接続し、時間的に
変化する電流が流れる複数の配線導体と、上記配線導体
とは絶縁され、上記配線導体と近接し、かつ、上記配線
導体と平行に配置された上記配線導体とは別の導体とを
有し、 上記配線導体とは別の導体は、回路が形成するループ状
の配線導体と同じループ状の形状であって、 上記複数の配線導体及び上記配線導体とは別の導体の形
状は板形状である ことを特徴とする配線基板。 - 【請求項２】請求項１において、 上記複数の配線導体及び上記配線導体とは別の導体の板
形状の厚みは０.５mm以下であることを特徴とする配線
基板。 - 【請求項３】請求項１または請求項２のいずれかにおい
て、 上記複数の配線導体と、上記配線導体とは別の導体と、
上記配線導体と上記配線導体とは別の導体との間を絶縁
する絶縁部とを積層して形成して、配置することを特徴
とする配線基板。 - 【請求項４】請求項１から請求項３のいずれかにおい
て、 上記複数の配線導体によって形成されるループ状の配線
導体と、上記ループ状の配線導体に対して、そのループ
の内側又は外側で、かつ、上面又は下面を覆うように他
の導体で形成したループ状の配線導体とは別の導体を配
置することを特徴とする配線基板。 - 【請求項５】請求項１から請求項４のうちのいずれか１
項において、 上記他の導体と基準電位との間を抵抗体で接続したこと
を特徴とする配線基板。 - 【請求項６】請求項５において、 上記抵抗体の抵抗が、１ｋΩ以上であることを特徴とす
る配線基板。 - 【請求項７】素子に接続される第１の端子と、 上記素子とは異なる他の素子に接続される第２の端子
と、 上記第１の端子と上記第２の端子との間を接続し、時間
的に変化する電流を流す配線導体と、 上記配線導体と平行に配置された板状の導体板と、 上記配線導体と上記板状の導体板とを電気的に絶縁する
絶縁部とを有し、上記板状の導体板の幅が上記配線導体
の幅より大きいことを特徴とする配線基板。 - 【請求項８】請求項７において、 上記導体板と上記絶縁部と上記板状の導体板とは積層し
て形成，配置することを特徴とする配線基板。 - 【請求項９】請求項７又は請求項８のいずれかにおい
て、 上記板状の導体板は、１ｋΩ以上の抵抗値を有する基板
であることを特徴とする配線基板。 - 【請求項１０】請求項７から請求項９のいずれかにおい
て、 上記板状の導体板は、上記第１の端子又は第２端子のい
ずれか一方と電気的に接続されていることを特徴とする
配線基板。 - 【請求項１１】請求項７から請求項１０のいずれかにお
いて、 上記絶縁部は、上記配線導体または上記板状の導体板の
いずれか一方を覆い、上記配線導体と上記板状の導体板
とは上記絶縁部を挟んで重ねて配置することを特徴とす
る配線基板。 - 【請求項１２】請求項７から請求項１１のいずれかにお
いて、 上記配線導体及び上記板状の導体板の厚みは０.５mm 以
下であることを特徴とする配線基板。 - 【請求項１３】請求項７から請求項１２のいずれかにお
いて、 上記板状の導体板には孔を空けていることを特徴とする
配線基板。 - 【請求項１４】電源から負荷に供給する電流を通流、又
は、遮断することを制御する電力変換装置の素子の入力
部又は出力部と他の素子とを接続する配線導体と、 上記配線導体とは電気的に絶縁され、上記配線導体に流
れる電流に基づいて誘導電流を発生する板状の誘導導体
とを有し、 前記配線導体と前記板状の誘導導体とは絶縁部材を介し
て積層しており、前記配線導体の幅より前記板状の誘導
導体の幅が広く、 上記配線導体に流れる電流によって上記配線導体のイン
ダクタンスを低減することを特徴とする電力変換装置。 - 【請求項１５】電源から負荷に供給する電流の通流と遮
断を制御する電力変換装置のパワー半導体素子の入力部
と出力部との間に並列に接続されるスナバ回路であっ
て、 上記スナバ回路の素子間を接続する配線導体と、 上記配線導体とは電気的に絶縁され、上記配線導体に流
れる電流に基づいて誘導電流を発生する板状の誘導導体
とを有し、 前記配線導体と前記板状の誘導導体とは絶縁部材を介し
て積層しており、前記配線導体の幅より前記板状の誘導
導体の幅が広く、 上記配線導体に流れる電流によって上記配線導体のイン
ダクタンスを低減することを特徴とする電力変換装置。 - 【請求項１６】電源から負荷に供給する電流の通流と遮
断を制御する電力変換装置のパワー半導体素子が内蔵さ
れたモジュールの端子部とパワー半導体素子を接続する
配線導体であって、 上記モジュールは金属製の基板と前記金属基板上に絶縁
層とそれに固着された箔導体を有し、上記箔導体に上記
パワー半導体素子を固着し、 上記配線導体は、端子部と同一導体で形成され、端子部
から上記箔導体を接続し、上記配線導体が所定の上記箔
導体もしくは上記パワー半導体の近傍まで上記モジュー
ルの金属基板と平行に配置し、かつ金属基板との間隔を
３mm以下として配置され、上記配線導体に流れる電流に
よって上記配線導体のインダクタンスを低減することを
特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23615596A JP3366192B2 (ja) | 1995-09-08 | 1996-09-06 | 配線基板及びそれを用いた電力変換装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-230989 | 1995-09-08 | ||
| JP23098995 | 1995-09-08 | ||
| JP23615596A JP3366192B2 (ja) | 1995-09-08 | 1996-09-06 | 配線基板及びそれを用いた電力変換装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001250970A Division JP2002112530A (ja) | 1995-09-08 | 2001-08-22 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09135565A JPH09135565A (ja) | 1997-05-20 |
| JP3366192B2 true JP3366192B2 (ja) | 2003-01-14 |
Family
ID=26529640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23615596A Expired - Fee Related JP3366192B2 (ja) | 1995-09-08 | 1996-09-06 | 配線基板及びそれを用いた電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3366192B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8705257B2 (en) | 2010-11-03 | 2014-04-22 | Denso Corporation | Switching module including a snubber circuit connected in parallel to a series-connected unit of flowing restriction elements |
| US9595500B2 (en) | 2013-07-03 | 2017-03-14 | Denso Corporation | Semiconductor device |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11235053A (ja) * | 1998-02-10 | 1999-08-27 | Takaoka Electric Mfg Co Ltd | 電力変換装置用スタック |
| JP3351410B2 (ja) * | 1999-12-20 | 2002-11-25 | 株式会社村田製作所 | インバータ用コンデンサモジュール、インバータ及びコンデンサモジュール |
| JP4475757B2 (ja) * | 2000-07-19 | 2010-06-09 | 京セラ株式会社 | インバータ制御モジュール |
| US6459605B1 (en) | 2000-08-11 | 2002-10-01 | American Superconductor Corp. | Low inductance transistor module with distributed bus |
| US6472613B1 (en) * | 2000-09-29 | 2002-10-29 | American Superconductor Corporation | Low-inductance connector for printed-circuit board |
| JP4479990B2 (ja) * | 2003-10-10 | 2010-06-09 | 学校法人慶應義塾 | 電力変換器及び電力変換器を用いたシステム |
| JP5481104B2 (ja) | 2009-06-11 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5471114B2 (ja) * | 2009-07-24 | 2014-04-16 | 日産自動車株式会社 | インバータ装置 |
| JP2012178937A (ja) * | 2011-02-28 | 2012-09-13 | Hitachi Automotive Systems Ltd | 電力変換装置 |
| JP5686887B2 (ja) * | 2011-02-28 | 2015-03-18 | 株式会社日立製作所 | 電力変換装置 |
| JP6075784B2 (ja) * | 2012-12-28 | 2017-02-08 | 株式会社神戸製鋼所 | バスバー及びバスバーモジュール、並びにバスバーの製造方法 |
| JP6530987B2 (ja) * | 2015-07-09 | 2019-06-12 | 株式会社日立製作所 | 電力変換装置 |
| JP6360865B2 (ja) * | 2016-09-28 | 2018-07-18 | 高周波熱錬株式会社 | スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置 |
| US20190206810A1 (en) * | 2016-08-22 | 2019-07-04 | Neturen Co., Ltd. | Power semiconductor module, snubber circuit, and induction heating power supply apparatus |
| JP6272537B1 (ja) * | 2017-07-04 | 2018-01-31 | 三菱電機株式会社 | 電力変換装置 |
| KR102182741B1 (ko) * | 2018-09-21 | 2020-11-26 | 한국철도기술연구원 | 유도 도체판을 이용한 파워 모듈의 내부 기생인덕턴스 저감장치 |
| JP7095711B2 (ja) * | 2020-02-12 | 2022-07-05 | 株式会社豊田中央研究所 | スイッチング電源装置 |
| JP7542390B2 (ja) * | 2020-10-08 | 2024-08-30 | 株式会社東芝 | 電気機器及び電力変換装置 |
-
1996
- 1996-09-06 JP JP23615596A patent/JP3366192B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8705257B2 (en) | 2010-11-03 | 2014-04-22 | Denso Corporation | Switching module including a snubber circuit connected in parallel to a series-connected unit of flowing restriction elements |
| US9595500B2 (en) | 2013-07-03 | 2017-03-14 | Denso Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09135565A (ja) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3366192B2 (ja) | 配線基板及びそれを用いた電力変換装置 | |
| EP1376696B1 (en) | Semiconductor device | |
| US7956566B2 (en) | Driver IC with HV-isolation, especially hybrid electric vehicle motor drive concept | |
| US7834575B2 (en) | Gate-driver IC with HV-isolation, especially hybrid electric vehicle motor drive concept | |
| US20020126465A1 (en) | EMI reduction in power modules through the use of integrated capacitors on the substrate level | |
| US8748960B2 (en) | Multi-layer integrated circuit package | |
| JP3622782B2 (ja) | 半導体装置 | |
| JP2002373971A (ja) | 半導体装置 | |
| EP2928057B1 (en) | Power converting device and railway vehicle mounted with the same | |
| JP3225847B2 (ja) | 半導体モジュール | |
| JP2903950B2 (ja) | 電力変換装置 | |
| JP2002112530A (ja) | 電力変換装置 | |
| US20240274346A1 (en) | Surface-mounted magnetic-component module | |
| US20240249874A1 (en) | Surface-mounted magnetic-component module | |
| KR100458425B1 (ko) | 반도체 소자 및 3상 전력 인버터 모듈 구동 방법 | |
| KR100457030B1 (ko) | 배선기판및그것을사용한전력변환장치 | |
| CN110506384B (zh) | 低电感半桥功率模块 | |
| US20230378035A1 (en) | Semiconductor device | |
| CN114080652A (zh) | 表面安装的磁性组件模块 | |
| JP2021093484A (ja) | 半導体モジュール | |
| US20240030105A1 (en) | Semiconductor device | |
| US11721613B2 (en) | Power module | |
| WO2024202966A1 (ja) | 半導体装置 | |
| KR102182741B1 (ko) | 유도 도체판을 이용한 파워 모듈의 내부 기생인덕턴스 저감장치 | |
| US20210012950A1 (en) | Surface-mounted magnetic-component module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131101 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |