[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3604108B2 - チップ型光半導体の製造方法 - Google Patents

チップ型光半導体の製造方法 Download PDF

Info

Publication number
JP3604108B2
JP3604108B2 JP03192497A JP3192497A JP3604108B2 JP 3604108 B2 JP3604108 B2 JP 3604108B2 JP 03192497 A JP03192497 A JP 03192497A JP 3192497 A JP3192497 A JP 3192497A JP 3604108 B2 JP3604108 B2 JP 3604108B2
Authority
JP
Japan
Prior art keywords
substrate
optical semiconductor
chip
light emitting
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03192497A
Other languages
English (en)
Other versions
JPH10229097A (ja
Inventor
誠 長山
Original Assignee
株式会社シチズン電子
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社シチズン電子 filed Critical 株式会社シチズン電子
Priority to JP03192497A priority Critical patent/JP3604108B2/ja
Publication of JPH10229097A publication Critical patent/JPH10229097A/ja
Application granted granted Critical
Publication of JP3604108B2 publication Critical patent/JP3604108B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、チップ型光半導体の製造方法に係り、特に発光ダイオード素子、フォトダイオード素子、フォトトランジスタ素子などの光半導体素子を基板の上に直接ダイボンドするタイプのチップ型光半導体の製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種のチップ型光半導体は、例えば図４及び図５に示したような工程で製造されていた。この製造方法では先ず光半導体ウエハ１をダイシングシート２に接着し（イ）、次いでダイシングシート２上の光半導体ウエハ１を枡目状にダイシングして各発光チップ３毎に分離する（ロ）。その後、発光チップ３を１個ずつ吸着し易いように、エキスパンド工程においてダイシングシート２を引っ張り、隣接する発光チップ３同士の間隔を空ける（ハ）。
【０００３】
次の工程では、図５に示したように、吸着ノズルによって発光チップ３を１個ずつ基板４上に移動し、所定の電極上に導電性接着剤５を介してダイボンドする（ニ）。ダイボンドしたのち、基板４をキュア炉に通し、導電性接着剤５を溶融して基板４に発光チップ３を接合する。キュア炉から出した後に、発光チップ３の上面と基板４上の電極とを金属細線６でボンディングする（ホ）。そして、発光チップ３及び金属細線６を保護するために透光性樹脂７で基板４の全面を樹脂封止する（ヘ）。最後に、ダイシングマシーンによって封止樹脂７及び基板４を発光チップ３毎に枡目状に切断し、１個ずつのチップ型光半導体（チップ型発光ダイオード）８を得る（ト）。
【０００４】
図６は、上記製造方法によって形成されたチップ型発光ダイオード８の拡大斜視図である。このチップ型発光ダイオード８は、基板４の表面に形成された電極４ａ，４ｂ間に電流を流すことにより発光チップ３が発光する。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のチップ型光半導体の製造方法にあっては、ダイシングした発光チップ３を１個ずつ基板４上に移し替え、各々位置合わせしてからダイボンドする工程と、ダイボンドした発光チップ３と基板４上の電極とを金属細線６を用いてワイヤボンディングする工程とが必要となっていたために、作業工程が面倒であると共に作業時間がかかってしまうという問題があった。
【０００６】
そこで、本発明は半導体チップを基板上にダイボンドする工程を容易にすると共に、ダイボンドした発光チップのワイヤボンディング工程を省略することを目的としている。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るチップ型光半導体の製造方法は、電極が形成された第１の基板に導電性接着剤を介して光半導体ウエハをダイボンドする工程と、前記第１の基板に切れ目を入れながら光半導体ウエハを個別の発光チップ毎にダイシングする工程と、ダイシングした前記光半導体ウエハの上面に導電性接着剤を介して、電極が形成された第２の基板をダイボンドする工程と、前記ダイシングによって生じた各発光チップ間の隙間に透光性樹脂を充填して封止する工程と、前記第１の基板、光半導体ウエハ及び第２の基板を前記透光性樹脂の充填箇所に沿って再度ダイシングして、両端に電極を有する個別の発光チップを得る工程とを備えたことを特徴とする。
【０００８】
また、上記第１の基板及び第２の基板は、導電性の基板もしくは表面に電極膜が形成された絶縁性の基板のいずれでも対象となる。導電性の基板としては、銅板やアルミニウム板のような金属基板が主であり、また絶縁性の基板としては、ガラスエポキシ板のような樹脂基板やポリエステルフィルム、ホリイミドフィルムのようなフレキシブル基板が主に利用される。
【０００９】
【発明の実施の形態】
以下、添付図面に基づいて本発明に係るチップ型光半導体の製造方法を詳細に説明する。図１は本発明に係るチップ型光半導体の製造工程を示したものである。この製造工程では、先ず第１に、全面に電極が形成された第１の基板９の上面全体に導電性接着剤１０を均一に塗布し、その上に光半導体ウエハ１１を位置決めして載せる（イ）。次に、これをキュア炉に通して導電性接着剤１０を硬化し、光半導体ウエハ１１と第１の基板９とを接着する。この時、導電性接着剤１０は、光半導体ウエハの全面に接着して全面電極を構成する。次のダイシング工程ではダイシングマシーンによって光半導体ウエハ１１を枡目状に切断して発光チップ１２毎に分割する（ロ）。この時、光半導体ウエハ１１と導電性接着剤１０及び第１の基板９まで切れ目を入れる。この時、第１の基板９は完全には切断しないように、ダイシングマシーンのブレードの深さを調整する。次いで、上記第１の基板９と同様に、全面に電極が形成された第２の基板１３の全面に導電性接着剤１０を塗布してから、発光チップ１２の上に位置決めして載せ、再びキュア炉に通して導電性接着剤１０を硬化し、発光チップ１２と第２の基板１３とを接着する（ハ）。そして、ダイシングによって発光チップ１２同士の間に発生した隙間に透光性樹脂１４を充填して発光チップ１２の周囲を樹脂封止する（ニ）。透光性樹脂１４はキュア炉に通すことで硬化する。なお、上記第１の基板９及び第２の基板１３に、銅板やアルミニウム板のような金属板を用いた場合には基板の全面がそのまま電極となるが、ガラスエポキシ板やフレキシブルフィルムを基板とする場合には表面に銅箔などのパターンを形成することで電極とすることができる。
【００１０】
次のダイシング工程では、上述のようにサンドイッチ構造となった第１の基板９、発光チップ１２及び第２の基板１３を、ダイシングマシーンによって発光チップ１２毎に一緒に切断する（ホ）。このダイシングマシーンに使用されるブレードは、最初のダイシングの時よりも幅の薄いものが使用される。従って、発光チップ１２の側面に樹脂封止した透光性樹脂１４を残すことができ、発光チップ１２の周囲を透光性樹脂１４が取り囲んだチップ型光半導体（チップ型発光ダイオード）１５が完成する。
【００１１】
図２は、上記製造方法によって形成されたチップ型発光ダイオード１５の拡大斜視図である。このチップ型発光ダイオード１５は、第１の基板９の電極と発光チップ１２の一方側の電極、及び第２の基板１３の電極と発光チップ１２の他方側の電極が、いずれも導電性接着剤１０を介して電気的に接続されている。従って、第１の基板９と第２の基板１３との間に電流を流すことにより発光チップ１２が発光する。
【００１２】
図３は、上記チップ型発光ダイオード１５をマザーボード１６上に実装した状態を示す断面図である。この場合、マザーボード１６に対して第１及び第２の基板９，１３が直交するようにチップ型発光ダイオード１５を載置し、マザーボード１６の表面に形成されたボード電極１７ａ，１７ｂ上に第１の基板９及び第２の基板１３の各端面を配置する。そして、両者を半田１８でそれぞれ接続することにより、第１の基板９と第２の基板１３との間に電流が流れ、発光チップ１２が発光して上方及び基板９，１３によって塞がれていない側方が光る。
【００１３】
このように、上記実施例では光半導体ウエハ１１を第１の基板９上に直接ダイボンドするので、従来のように発光チップを１個ずつ移し替えてダイボンドするのに比べて作業が極めて容易となる。また、上記実施例では第１の基板９と第２の基板１３との間に電気を流すだけで発光チップを発光させることができ、従来のようなワイヤボンディング作業を省略することができた。
【００１４】
【発明の効果】
以上説明したように、本発明に係るチップ型光半導体の製造方法によれば、光半導体ウエハを電極が形成された第１の基板及び第２の基板で挟んで形成しているので、前記第１の基板から第２の基板にかけて直接ダイシングすることによって、一対の電極で挟持された構造の発光チップを一括して大量生産することができる。また、前記第１の基板上に光半導体ウエハを接合した状態でダイシングして切り込みを入れた上で、第２の基板を接合し、前記切り込みを入れた箇所に透光性樹脂を充填し、この透光性樹脂が形成された箇所に沿ってダイシングを行っているため、ダイシング面が透光性樹脂で保護された発光チップを簡易に製造することができる。このように、本発明の製造方法によれば、少なくとも２回のダイシング工程を経ることによって、発光面となる側面が透光性樹脂で保護され、且つ一対の電極で挟持された構造の発光チップの生産が可能となる。
【図面の簡単な説明】
【図１】本発明に係るチップ型光半導体の製造工程図である。
【図２】本発明の製造方法により形成したチップ型発光ダイオードの斜視図である。
【図３】チップ型発光ダイオードのマザーボードへの実装状態を示す断面図である。
【図４】従来のチップ型光半導体の製造工程図である。
【図５】従来のチップ型光半導体の製造工程図である。
【図６】従来の製造方法により形成したチップ型発光ダイオードの斜視図である。
【符号の説明】
９ 第１の基板
１０ 導電性接着剤
１１ 光半導体ウエハ
１２ 発光チップ
１３ 第２の基板
１４ 透光性樹脂
１５ チップ型発光ダイオード（チップ型光半導体）

Claims (2)

  1. 電極が形成された第１の基板に導電性接着剤を介して光半導体ウエハをダイボンドする工程と、
    前記第１の基板に切れ目を入れながら光半導体ウエハを個別の発光チップ毎にダイシングする工程と、
    ダイシングした前記光半導体ウエハの上面に導電性接着剤を介して、電極が形成された第２の基板をダイボンドする工程と、
    前記ダイシングによって生じた各発光チップ間の隙間に透光性樹脂を充填して封止する工程と、
    前記第１の基板、光半導体ウエハ及び第２の基板を前記透光性樹脂の充填箇所に沿って再度ダイシングして、両端に電極を有する個別の発光チップを得る工程とを備えたことを特徴とするチップ型光半導体の製造方法。
  2. 上記第１の基板及び第２の基板は、導電性の基板もしくは表面に電極膜が形成された絶縁性の基板のいずれかであることを特徴とするチップ型光半導体の製造方法。
JP03192497A 1997-02-17 1997-02-17 チップ型光半導体の製造方法 Expired - Lifetime JP3604108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03192497A JP3604108B2 (ja) 1997-02-17 1997-02-17 チップ型光半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03192497A JP3604108B2 (ja) 1997-02-17 1997-02-17 チップ型光半導体の製造方法

Publications (2)

Publication Number Publication Date
JPH10229097A JPH10229097A (ja) 1998-08-25
JP3604108B2 true JP3604108B2 (ja) 2004-12-22

Family

ID=12344531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03192497A Expired - Lifetime JP3604108B2 (ja) 1997-02-17 1997-02-17 チップ型光半導体の製造方法

Country Status (1)

Country Link
JP (1) JP3604108B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3235586B2 (ja) * 1999-02-25 2001-12-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
KR100420433B1 (ko) * 1999-12-30 2004-03-03 앰코 테크놀로지 코리아 주식회사 반도체패키지용 필름 접착제
KR100444228B1 (ko) * 2001-12-27 2004-08-16 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100401975B1 (ko) * 2001-12-27 2003-10-17 삼성전기주식회사 칩 패키지 및 그 제조방법
JP5141076B2 (ja) 2006-06-05 2013-02-13 株式会社デンソー 半導体装置
DE102008014927A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von strahlungsemittierenden Bauelementen und strahlungsemittierendes Bauelement
JP5636557B2 (ja) * 2008-10-31 2014-12-10 旭化成エレクトロニクス株式会社 赤外線センサの製造方法及び赤外線センサ並びに量子型赤外線ガス濃度計
WO2011149009A1 (ja) 2010-05-28 2011-12-01 オリンパス株式会社 細胞分取装置、細胞分取システムおよび細胞分取方法
JP5744905B2 (ja) 2010-11-19 2015-07-08 オリンパス株式会社 生体試料調製方法
JP5907959B2 (ja) 2011-05-20 2016-04-26 オリンパス株式会社 基板シートの製造方法
JP5996550B2 (ja) 2011-11-24 2016-09-21 オリンパス株式会社 細胞分取装置および細胞分取方法
JP6413460B2 (ja) * 2014-08-08 2018-10-31 日亜化学工業株式会社 発光装置及び発光装置の製造方法
TWI651830B (zh) * 2015-02-17 2019-02-21 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法

Also Published As

Publication number Publication date
JPH10229097A (ja) 1998-08-25

Similar Documents

Publication Publication Date Title
US9269873B2 (en) Semiconductor light emitting device and method for manufacturing same
JP3604108B2 (ja) チップ型光半導体の製造方法
JP6126752B2 (ja) 半導体装置及びその製造方法
CN102959747A (zh) 发光装置及其制造方法
JP4234269B2 (ja) 半導体装置及びその製造方法
JP2007207921A (ja) 表面実装型光半導体デバイスの製造方法
KR20020060558A (ko) 반도체장치
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JP2000077725A (ja) 半導体のパッケージおよびその製造方法
JPH10163536A (ja) Ｌｅｄ表示装置およびその製造方法
JPH09252065A (ja) 半導体装置及びその製造方法及び基板フレーム
JP2002094123A (ja) 表面実装型発光ダイオード及びその製造方法
JP2002009347A (ja) Ｌｅｄ光源およびその製造方法
KR100523803B1 (ko) 반도체 소자의 패키지 및 그 제조 방법
JP2867954B2 (ja) チップ型半導体装置の製造方法
US10847689B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP4140867B2 (ja) チップ型半導体のパッケージ構造および製造方法
JP2003188199A (ja) 半導体パッケージ集合物
JP2003060240A (ja) 発光ダイオード及びその製造方法
JP2003101070A (ja) 半導体発光装置およびその製造方法
JP4987632B2 (ja) 半導体素子の製造方法、サブマウントの製造方法及び電子部品
JP6722745B2 (ja) チップホルダ付きリードフレーム構造
JP3308857B2 (ja) Ｌｅｄチップの製造方法
JPH0518839U (ja) 発光装置
JPH11163391A (ja) 光半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071008

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term